JP5027381B2 - ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法 - Google Patents

ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP5027381B2
JP5027381B2 JP2004134973A JP2004134973A JP5027381B2 JP 5027381 B2 JP5027381 B2 JP 5027381B2 JP 2004134973 A JP2004134973 A JP 2004134973A JP 2004134973 A JP2004134973 A JP 2004134973A JP 5027381 B2 JP5027381 B2 JP 5027381B2
Authority
JP
Japan
Prior art keywords
film
memory device
semiconductor memory
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004134973A
Other languages
English (en)
Other versions
JP2004336044A (ja
Inventor
洙 杜 蔡
▲貞▼ 雨 金
正 賢 李
▲文▼ 慶 金
顯 相 ▲黄▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004336044A publication Critical patent/JP2004336044A/ja
Application granted granted Critical
Publication of JP5027381B2 publication Critical patent/JP5027381B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Description

本発明は半導体メモリ素子に係り、詳細にはゲートにＳＯＮＯＳ構造と異なるメモリ積層物の備わった不揮発性半導体メモリ装置及びその製造方法に関する。
長時間正常に保存しなければならないデータの量が増加し、メモリスティックのように、ある場所で作業した結果を他の所に移動するのに使われるデータ保存手段が普及しつつあり、不揮発性半導体メモリ装置、特に電気的にデータの保存／消去が可能であると共に、電源が供給されずとも保存されたデータをそのまま保存できる不揮発性半導体メモリ装置への関心が高まっている。
このように、産業全般にコンピュータが広く使われるようになった結果、コンピュータが使われる分野によって不揮発性半導体メモリ装置も多様な形態で使われている。代表的な例がフラッシュメモリ装置である。
不揮発性半導体メモリ装置が使われる分野により、不揮発性半導体メモリ装置を構成する基本要素であるメモリセルの構成は変わることになる。
例えば、現在広く使われているフラッシュ半導体メモリ装置のメモリセルの場合、トランジスターのゲートは電荷が保存される、すなわちデータが保存されるフローティングゲートとこれを制御するコントロールゲートとが順次に積層されたものが一般的である。
一方、フラッシュ半導体メモリ装置がデータの不揮発特性を有するメモリ装置ではあるが、漏れ電流に起因して、保存されたデータを長時間正常に保持する特性、すなわちリテンション特性が弱いという問題を有している。
最近、フラッシュ半導体メモリ装置のこのような問題を解消しつつ垂直方向の高さも効果的に下げた（厚みを薄くした）、いわゆるＳＯＮＯＳメモリ素子と呼ばれる不揮発性半導体メモリ装置が発表され、それに対する研究が活発に進められている。
ＳＯＮＯＳメモリ素子は、フラッシュ半導体メモリ装置のメモリセルの構成で、基板とコントロールゲートとの間の積層物、すなわちフローティングゲートとその上下に積層された絶縁層とより構成された積層物を酸化膜（Ｏｘｉｄｅ）、窒化膜（Ｎｉｔｒｉｄｅ）及び酸化膜（Ｏｘｉｄｅ）が順次に積層された積層物（ＯＮＯ）に替えたものであり、前記窒化膜に電荷がトラップされることによってスレショルド電圧がシフトされる特性を利用するメモリ素子である。
これに関わるさらに詳細な内容は非特許文献１に記載されている。
図１はこのようなＳＯＮＯＳメモリ素子（以下、従来のＳＯＮＯＳ素子という）の基本構成を示す断面図である。
図１を参照して、従来のＳＯＮＯＳ素子では、半導体基板１０のソース領域Ｓとドレイン領域Ｄとの間のチャンネル領域に、第１シリコン酸化膜（ＳｉＯ2）１２が形成されている。そして、この第１シリコン酸化膜１２の一端はソース領域Ｓと、他端はドレイン領域Ｄと接触している。この第１シリコン酸化膜１２は、電荷のトンネリングのための膜である。
第１シリコン酸化膜１２上に窒化膜（Ｓｉ3Ｎ4）１４が形成されている。窒化膜１４は実質的にデータが保存される物質膜であり、第１シリコン酸化膜１２をトンネリングした電荷がトラップされる。このような窒化膜１４上に前記電荷が窒化膜１４を通過して上側に移動することを遮断するための遮断膜であって第２シリコン酸化膜１６が形成されている。第２シリコン酸化膜１６上にはゲート電極１８が形成されている。
図１に図示された従来のＳＯＮＯＳ素子は次のような問題点を有している。
具体的に、駆動電圧が非常に高い。駆動電圧を下げる場合、データの保存及び消去速度が明細書上の予想された速度よりかなり遅くなる。このような電圧特性によって窒化膜１４のトラップ密度調節も難しくなる。リテンション時間もまた所望するほど十分に長くない。
このような問題点は窒化膜１４と酸化膜１２，１６の誘電率が低くて全体的に厚くなるためである。
一方、最近に前記遮断膜としてシリコン酸化膜の代わりに、アルミニウム酸化膜（Ａｌ2Ｏ3）を使用することによって前記シリコン酸化膜を使用した時よりプログラム、消去及びリテンション特性が改善されるという事実が報告された。しかし、改善程度は微小であり、相変らず窒化膜のトラップ密度調節が難しく、印加電圧も非常に高い。
前記報告に関わるさらに詳細な内容は非特許文献２に記載されている。
Ｃ．Ｔ．Ｓｗｉｆｔ外，"Ａｎ Ｅｍｂｅｄｄｅｄ ９０ｎｍ ＳＯＮＯＳ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｕｔｉｌｉｚｉｎｇ Ｈｏｔ Ｅｌｅｃｔｒｏｎ Ｐｒｏｇｒａｍｍｉｎｇ ａｎｄ Ｕｎｉｆｏｒｍ Ｔｕｎｎｅｌ Ｅｒａｓｅ"，Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ（ＩＥＤＭ ２００２，Ｄｅｃｅｍｂｅｒ），ｐｐ．９２７−９３０ Ｃ．Ｌｅｅ外"Ｎｏｖｅｌ Ｓｔｒｕｃｔｕｒｅ ｏｆ ＳｉＯ2／ＳｉＮ／Ｈｉｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃ，Ａｌ2Ｏ3 ｆｏｒ ＳＯＮＯＳ ｔｙｐｅ ｆｌａｓｈ ｍｅｍｏｒｙ"，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ ２００２ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆ． ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｎａｇｏｙａ，Ｊａｐａｎ，Ｓｅｐｔ．２００２，ｐｐ．１６２−１６３
本発明が解決しようとする技術的課題は前述の従来技術の問題点を改善するためのものであり、ＳＯＮＯＳメモリ素子の動作電圧より低い電圧で十分に動作され、同一電圧で動作速度がさらに速く、トラップ物質層のトラップ密度を効果的に調節できる不揮発性半導体メモリ装置を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記不揮発性半導体メモリ装置の製造方法を提供するところにある。
前記技術的課題を解決するために、本発明は、ソース領域とドレイン領域とが所定距離を開けて設けられた半導体基板と、前記半導体基板上の前記ソース領域と前記ドレイン領域との間に、その一端を前記ソース領域と、その他端を前記ドレイン領域と、それぞれ接触させた状態で設けられたゲート積層物とを備える不揮発性半導体メモリ装置において、前記ゲート積層物は、トンネリング膜と、窒化膜よりも誘電率が高く、Ｄｙがドーピングされた、ＨｆＯ ２ 膜からなる第１トラップ物質膜と、前記窒化膜よりも高い誘電率を有する第１絶縁膜と、ゲート電極とが順次に積層されて構成され、前記ゲート積層物は、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に高くなる誘電率を有するとともに、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に厚さが厚く形成されていることを特徴とする不揮発性半導体メモリ装置を提供する。
前記第１絶縁膜はアルミニウム酸化膜である。
本発明の他の実施例によれば、前記トンネリング膜と前記第１トラップ物質膜間に第１酸化膜がさらに備わっており、前記第１トラップ物質膜と前記第１絶縁膜間に第２酸化膜がさらに備わっている。この時、前記第１及び第２酸化膜はアルミニウム酸化膜であり、前記第１絶縁膜はＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つである。
前記Ｄｙのドーピング濃度は１％〜２０％である。
本発明のさらに他の実施例によれば、前記第１絶縁膜と前記ゲート電極間に窒化膜より誘電率が高く、所定の第２不純物がドーピングされた第２トラップ物質膜及び前記窒化膜より誘電率の高い第２絶縁膜が順次にさらに備わっている。
ここで、前記トンネリング膜と前記第１トラップ物質膜間に第１酸化膜がさらに備わっている。この時、前記第１トラップ物質膜と前記第１絶縁膜間に第２酸化膜がさらに備わるか、前記第１絶縁膜と前記第２トラップ物質膜間に第３酸化膜がさらに備わり、前記第２トラップ物質膜と前記第２絶縁膜間に第４酸化膜がさらに備わりもする。すなわち、前記第１ないし第４酸化膜は必要によって選択的に備わりうる。
前記第２トラップ物質膜はＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2及びＡｌ2Ｏ3からなる群のうち選択されたいずれか１つである。
前記第３及び／または第４酸化膜はアルミニウム酸化膜である。
前記第２絶縁膜はＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つである。
前記所定の第２不純物はＤｙを含むランタン系元素であり、ドーピング濃度は１％〜２０％である。
前記他の技術的課題を解決するために、本発明は半導体基板上にトンネリング酸化膜、窒化膜より誘電率が高く、Ｄｙがドーピングされた、ＨｆＯ ２ 膜からなる第１トラップ物質膜、前記窒化膜より誘電率の高い第１絶縁膜及びゲート電極を順次に形成する段階と、前記ゲート電極上にゲート領域を限定する感光膜パターンを形成する段階と、前記感光膜パターン周囲の前記ゲート電極、前記第１絶縁膜、前記第１トラップ物質膜及び前記トンネリング酸化膜を順次にエッチングして前記半導体基板上にそれらのパターンからなるゲート積層物を形成する段階と、前記感光膜パターンを除去する段階及び前記ゲート積層物周囲の前記半導体基板にソース及びドレイン領域を形成する段階とを含み、前記ゲート積層物は、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に高くなる誘電率を有するとともに、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に厚さが厚く形成されていることを特徴とする不揮発性半導体メモリ装置の製造方法を提供する。
本発明による不揮発性メモリ装置を利用すれば、ドーピング濃度によってトラップ密度を効果的に調節でき、それにより従来より低い電圧でデータを保存及び消去でき、動作速度も従来より速くできる。
以下、本発明の実施例による不揮発性半導体メモリ装置を添付された図面を参照して詳細に説明する。この過程で、図面に図示された層や領域の厚さは明細書の明確性のために多少誇張されるように図示された。
＜第１実施例＞
図２を参照して、ソース領域Ｓとドレイン領域Ｄとが、互いに所定間隔を開けた状態で、半導体基板４０上に形成されている。そして、ソース領域Ｓとドレイン領域Ｄとの間の領域が、チャンネル領域に相当する。そして、このチャンネル領域の上には、ゲート積層物が設けられている。
このゲート積層物は、トンネリング酸化膜４２と、第１トラップ物質層４４と、高誘電率を有する第１絶縁膜４６と、ゲート電極４８とを、順次積層して形成されるものである。トンネリング酸化膜４２の一端は、ソース領域と接触しており、他端は、ドレイン領域と接触している。トンネリング酸化膜４２は、シリコン酸化膜であり、このトンネリング酸化膜４２の厚さは１．５ｎｍ〜４ｎｍほどである。
ゲート電極４８及びドレイン領域Ｄにそれぞれ所定の電圧が印加される場合において、トンネリング酸化膜４２を通過した電荷、例えば電子は、第１トラップ物質膜４４にトラップされる。
第１トラップ物質膜４４は、非窒化膜であることが好ましく、所定の不純物がドーピングされた高誘電率を有する絶縁膜を用いることも可能である。
このような絶縁膜として、例えば、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3などからなる群の中から選択された高誘電率を有する酸化膜から構成されることが好ましく、これらの中でも、ＨｆＯ2膜であることが好ましい。
第１トラップ物質膜４４がＨｆＯ2膜である場合、その厚さは２ｎｍ〜１５ｎｍほどである。
一方、第１トラップ物質膜４４にドープされる不純物としては、ランタン系元素、例えばＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群に含まれる元素のうちの何れか１つであることが望ましい。
これらの中でも、Ｄｙであることが好ましく、この場合のドーピング濃度は、１％〜２０％ほど、望ましくは１０％ほどである。
なお、本実施の形態において、ドーピング濃度は、第１トラップ物質膜４４を構成する主物質を基準にしたものであり、例えば、第１トラップ物質膜４４がＨｆＯ2である場合、第１トラップ物質膜にドーピングされた不純物の濃度が１％〜２０％とは、Ｈｆを基準として、１％〜２０％の不純物が第１トラップ物質膜にドーピングされたことを意味するものである。
高誘電率を有する第１絶縁膜４６は、第１トラップ物質膜４４において電荷をトラップする際に、電荷の一部が、第１トラップ物質膜４４を通り抜けて、ゲート電極４８に到達することを防止するためのものである。
この第１絶縁膜４６は、アルミニウム酸化物から構成されることが好ましいが、このアルミニウム酸化物とほぼ同じ誘電率を有する物質であれば適宜選択可能である。
ゲート電極４８は、導電性不純物がドーピングされたポリシリコン電極であることが望ましいが、このポリシリコン電極の代わりに、タングステンシリサイド電極のような他の電極を用いることも可能である。
＜第２実施例＞
この第２実施例は、第１トラップ物質膜４４の上下に、拡散を防止するための障壁層が設けられた不揮発性半導体メモリ素子に関するものである。
以下の説明において、第１実施例の説明において言及した部材と同じ部材については、第１実施例で使用した参照番号をそのまま使用して説明をする。
図３を参照して、トンネリング酸化膜４２と第１トラップ物質膜４４との間には、第１拡散障壁層である第１酸化膜５０が設けられている。
第１酸化膜５０は、アルミニウム酸化膜である。この図３に示す例の場合、トンネリング酸化膜４２の厚さは１ｎｍ〜４ｎｍほどであり、第１酸化膜５０の厚さは０．５ｎｍ〜２ｎｍほどであり、トンネリング酸化膜４２と第１酸化膜５０とが一体となって、１つのトンネリング膜を構成している。
一方、第１トラップ物質膜４４と第１絶縁膜４６との間には、第２拡散障壁層である第２酸化膜５２が設けられている。
第２酸化膜５２は、アルミニウム酸化膜であり、第１絶縁膜４６は高誘電率を有する絶縁膜であり、この第１絶縁膜４６は、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2からなる群から選択されたいずれか１つである。
本実施の形態の場合、第２酸化膜５２の厚さは、０．５ｎｍ〜２ｎｍほどであり、第１絶縁膜４６の厚さは３ｎｍ〜２０ｎｍほどである。
本実施例は第１実施例で、第１絶縁膜４６を第２酸化膜５２と共に薄く形成した後、このような第１絶縁膜４６とゲート電極４８間にＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5及びＴｉＯ2などからなる群から選択されたいずれか１つを３ｎｍ〜２０ｎｍの厚さに形成した場合と同等である。
本実施例の場合、第１酸化膜５０と第２酸化膜５２とは、いずれもアルミニウム酸化膜であるとしたが、拡散障壁層の役割を果たせるものならば、第１酸化膜５０と第２酸化膜５２のうちの何れか一方若しくは両方を、他の酸化膜や、酸化膜以外のものに置き換えることも可能である。
＜第３実施例＞
この第３実施例は、半導体基板４０のチャンネル領域上に形成されたゲート積層物に、複数のトラップ物質膜を含む不揮発性半導体メモリ装置に関するものである。
具体的には、図４を参照して、トンネリング酸化膜４２の上には、第１トラップ物質膜４４と第１絶縁膜４６とが設けられており、そして、第１絶縁膜４６の上には、第２トラップ物質膜５４と、第２絶縁膜５６とが順次積層されている。ゲート電極４８は第２絶縁膜５６上に備わっている。
第２トラップ物質膜５４は、第１トラップ物質膜４４と同様にして、ランタン系元素がドーピングされた高誘電率を有する絶縁膜であることが望ましいが、ランタン形元素に変えて、他の絶縁膜を用いることも可能である。
同様にして、第２絶縁膜５６は、第１絶縁膜４６と同じ絶縁膜であることが望ましいが、他の絶縁膜を用いることも可能である。
また、第２トラップ物質膜５４と第２絶縁膜５６の厚さは、第１トラップ物質膜４４と第１絶縁膜４６の厚さと同じであっても良いが、異なっていても良い。
＜第４実施例＞
この第４実施例は、拡散障壁層がさらに設けられた不揮発性半導体メモリ装置に関するものである。
具体的には、図５を参照して、トンネリング酸化膜４２と第１トラップ物質膜４４との間には、第１酸化膜５０が設けられており、第１トラップ物質膜４４と第１絶縁膜４６との間には、第２酸化膜５２が設けられている。そして、これら第１酸化膜５０と第２酸化膜５２に加えて、第１絶縁膜４６と第２トラップ物質膜５４との間には第３酸化膜５８が、そして、第２トラップ物質膜５４と第２絶縁膜５６との間には第４酸化膜６０が、さらに設けられている。
第３酸化膜５８と第４酸化膜６０とは、第１酸化膜５０そして第２酸化膜５２の場合と同様に拡散障壁層であり、アルミニウム酸化膜であることが望ましいが、他の酸化膜あるいは絶縁膜であっても良い。
本発明の実施例による不揮発性半導体メモリ装置の場合、ゲート積層物の第１トラップ物質膜４４と第２トラップ物質膜５４とは、ランタン系元素、例えばＤｙが所定の割合でドーピングされた高誘電率を有する絶縁膜、例えばＨｆＯ2膜である。
次に、このような本発明の実施例による不揮発性半導体メモリ装置の特徴を究明するために、本発明の第１実施例による不揮発性メモリ装置について行った実験結果について説明する。
始めに、第１トラップ物質膜４４が、ドーピングされていないＨｆＯ2膜である場合（以下、第１の場合）と、第１トラップ物質膜４４が、Ｄｙが所定の濃度でドーピングされたＨｆＯ2膜である場合（以下、第２の場合）とについて、漏れ電流密度を測定した。
図６は、その結果を示したグラフであり、「■」は前記第１の場合における漏れ電流密度の変化を示すグラフ上の参照記号であり、「★」は前記第２の場合における漏れ電流密度の変化を示すグラフ上の参照記号である。
図６から明らかなように、厚さ（Å）が同じ場合において、前記第２の場合（Ｄｙが所定の濃度でドーピングされたＨｆＯ2膜である場合）の方が、前記第１の場合（ドーピングされていないＨｆＯ2膜である場合）よりも、漏れ電流密度（Ｊg）がはるかに小さいことが判る。
図７は、前記第２の場合において、Ｄｙ濃度（％）に対する漏れ電流密度（Ｊg）と、有効厚さ（Å）の変化を示すグラフである。なお、これらの値の測定には、ＡＥＳを利用した。
図７において、「□」はフラットバンド電圧が２Ｖである時の漏れ電流密度の変化を示すグラフ（以下、第１グラフ）上の参照記号であり、「■」は前記フラットバンド電圧が１Ｖである時の漏れ電流密度の変化を示すグラフ（以下、第２グラフ）上の参照記号であり、「Ｏ」は有効厚さの変化を示すグラフ（以下、第３グラフ）上の参照記号である。
図７から明らかなように、Ｄｙ濃度が約１０％である場合に、漏れ電流密度が最も小さくなり、有効厚さも最も薄くなることが判る。すなわち、Ｄｙ濃度が約１０％である場合に、漏れ電流特性と有効厚さ特性のいずれもが最適となることが、この図から判る。
次に、本発明者はＤｙドーピングが電荷トラップに及ぼす影響を確認するために、前記第１及び第２の場合について電気的ストレス下でのフラットバンド電圧の変化を測定した。
図８はこれに関する測定結果を示すグラフである。
図８において、「Ｏ」は前記第１の場合に関するものを示すグラフ（以下、第４グラフ）上の参照記号であり、「▲」は前記第２の場合に関するものを示すグラフ（以下、第５グラフ）上の参照記号である。
図８から明らかなように、ストレスチャージ（Ｃ／ｃｍ2）が上昇するにつれて、すなわち第１トラップ物質膜４４にドーピングされるＤｙの濃度が高まるにつれて、前記第１場合と第２の場合との間において、フラットバンド電圧差が急激に大きくなることが分かる。
フラットバンド電圧が、第１トラップ物質膜４４にトラップされた電荷量と直接的な関係があるという点を考慮すると、このような結果は前記第１の場合に比べて前記第２の場合の方が、第１トラップ物質膜４４のトラップ密度を高められることを意味する。
このように、本発明に係る不揮発性半導体メモリ装置の場合、トラップ物質膜としてランタン系元素をドーピングした高誘電率絶縁膜を採用することで、トラップ物質膜の有効厚さを薄くすることができ、また、ドーピング濃度を調節することで、トラップ物質膜のトラップ密度も容易に調節することができる。
このような利点により、本発明による不揮発性半導体メモリ装置は、従来よりも低い電圧で駆動することができ、リテンション時間も、従来の装置に比べてより長くなる。
図９及び図１０は、それぞれ前者及び後者に関する結果を示すグラフである。
図９で、「Ｏ」及び「□」はそれぞれデータ保存のための印加電圧を７Ｖ及び８Ｖとした時、電圧印加時間に対するフラットバンド電圧の変化を示すグラフ（以下、それぞれ第６及び第７グラフ）上の参照記号であり、「▲」、「●」及び「■」はそれぞれ保存されたデータ消去のための印加電圧を６Ｖ、７Ｖ及び８Ｖとした時、電圧印加時間に対するフラットバンド電圧の変化を示すグラフ（以下、それぞれ第８ないし第１０グラフ）上の参照記号である。
図９から明らかなように、データ保存のために、すなわち電荷トラップのためにゲート電極に印加する電圧を、従来の場合（１０Ｖ）よりも低い電圧（８Ｖ）とした場合であっても、短時間の間に所望のフラットバンド電圧に到達することが判る。
そして、ゲート電極に印加する電圧を７Ｖとした場合、電圧を８Ｖとした時よりも、フラットバンド電圧のシフトが相対的に遅いが、データの「１」と「０」とを区分するために必要とされるフラットバンド電圧の大きさが、０．５Ｖ程度であることを考えると、ゲート電極に印加する電圧が７Ｖである場合にも、フラットバンド電圧が初期値で０．５Ｖ以上シフトするのに要する時間は非常に短いことが判る。
このような結果は、データ保存のために印加される電圧が、従来よりも低い場合であっても、データ保存が、従来よりも速く行えることを意味する。
このような事実は図１１を参照することによりさらに明確になるが、これについては後に詳述するものとする。
図９を参照して、データ消去のためにゲート電極に印加する電圧の絶対値が従来より小さい場合（−８Ｖ、−７Ｖまたは−６Ｖ）でも。相対的に差があるが、全体的にフラットバンド電圧は急激に小さくなることが判る。これはデータ消去速度が速くなるということを意味する。
次に、図１０を参照して、第１１グラフＧ１１は、ゲート電極４８に所定のゲート電圧（Ｖｇ＝８Ｖ）を印加し、ドレイン領域Ｄに所定の電圧（Ｖｄ）を印加して第１トラップ物質膜４４に電荷をトラップさせた後、すなわち第１トラップ物質膜４４にデータ「１」を保存した後に前記データ「１」が正常に保持される時間の変化、すなわち前記データ「１」に対するリテンション時間の変化によるフラットバンド電圧の変化を示すグラフである。
そして、第１２グラフＧ１２は、ゲート電極４８に消去電圧（−８Ｖ）を印加して第１トラップ物質膜４４にトラップされた電荷を全て第１トラップ物質膜４４から除去した後、すなわち第１トラップ物質膜４４にデータ「０」を保存した後に前記データ「０」に対するリテンション時間の変化によるフラットバンド電圧の変化を示すグラフである。
前記のように、データ「１」と「０」との正確な区分のために前記データを保存した後、長時間が過ぎた時点において、データ「１」に対応するフラットバンド電圧（以下、第１フラットバンド電圧）と、データ「０」に対応するフラットバンド電圧（以下、第２フラットバンド電圧）との間の電圧差が、所定値、例えば０．５Ｖ以上になることが望ましい。ここで、図１０の第１１グラフＧ１１と、第１２グラフＧ１２とから明らかなように、データ保存後１０年に対応する時点において、第１フラットバンドと第２フラットバンドとの間の電圧差は、０．５Ｖ以上であることが判る。
このような結果から、本発明に係る不揮発性半導体メモリ装置は、従来より低い電圧で動作できることが分かる。それにもかかわらず、図１０、図１１及び図１２を通じてリテンション特性、データ保存及び消去時間が、いずれも従来よりも改善されていることが判る。
図１１及び図１２は、それぞれ本発明に係る不揮発性半導体メモリ装置におけるデータ保存特性、すなわちプログラミング特性と、データ消去特性とを、従来不揮発性半導体メモリ装置における、データ保存特性と比較した結果を示すグラフである。
図１１を参照すれば、グラフ（Ｇ１３）は、ゲート積層物にＯＨＡ（Ｏｘｉｄｅ−Ｈａｆｎｉｕｍ−ｏｘｉｄｅ−Ａｌｕｍｉｎｉｕｍ ｏｘｉｄｅ）膜が設けられた本発明の実施例に係る不揮発性半導体メモリ装置において、データ保存のための電圧（８Ｖ）を印加した際の、データ保存時間、すなわちプログラミング時間に対するフラットバンド電圧の変化を示すグラフである。
そして、グラフ（Ｇ１４）は、従来技術に係る不揮発性メモリ装置において、ＯＮＯ膜が設けられたゲート積層物に、データ保存のための電圧（１０Ｖ）を印加した際のプログラミング時間に対するフラットバンド電圧の変化を示すグラフである。
また、グラフ（Ｇ１５）は、従来技術に係る不揮発性メモリ装置において、ＯＮＡ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ａｌｕｍｉｎｉｕｍ ｏｘｉｄｅ）膜が設けられたゲート積層物に、データ保存のための電圧（１０Ｖ）を印加した際のプログラミング時間に対するフラットバンド電圧の変化を示すグラフである。
また、グラフ（Ｇ１６）は、従来技術に係る不揮発性メモリ装置において、ＯＮＡ膜が設けられたゲート積層物に、データ保存のために電圧（８Ｖ）を印加した際のプログラミング時間に対するフラットバンド電圧の変化を示すグラフである。
図１１の各グラフ（Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６）から明らかなように、ゲート積層物にＯＨＡ膜が設けられている本願発明の場合、ゲート積層物にＯＮＯ膜またはＯＮＡ膜が設けられた従来例の場合に比べて、ゲート積層物に印加される電圧が低いにもかかわらず、プログラミング時間が最短のうちに、フラットバンド電圧のシフト量は最大となることが判る。
これは、本発明の実施例に係る不揮発性メモリ装置では、データ保存電圧が、従来の不揮発性メモリ装置におけるデータ保存電圧より低くても、データ保存速度は、従来の装置の場合よりも速いということを意味する。
図１２において、グラフ（Ｇ１７）は、ゲート積層物にＯＨＡ膜が設けられた本発明の実施例に係る不揮発性メモリ装置に、消去電圧（−８Ｖ）を印加した際の消去時間に対するフラットバンド電圧の変化を示すグラフである。
そして、グラフ（Ｇ１８、Ｇ１９）は、それぞれゲート積層物にＯＮＯ膜が設けられた場合と、ＯＮＡ膜が設けられた場合において、従来の不揮発性メモリ装置に、消去電圧（−１０Ｖ）を印加した時際の消去時間に対するフラットバンド電圧の変化を示すグラフである。
また、グラフ（Ｇ２０）は、ゲート積層物にＯＮＡ膜が設けられた従来の不揮発性メモリ装置に、消去電圧（−８Ｖ）を印加した際の消去時間に対するフラットバンド電圧の変化を示すグラフである。
図１２の各グラフ（Ｇ１７、Ｇ１８、Ｇ１９、Ｇ２０）から明らかなように、ＯＨＡ膜が設けられたゲート積層物に消去電圧（−８Ｖ）を印加した場合（本発明）と、ＯＮＡ膜が設けられたゲート積層物に消去電圧（−１０Ｖ）を印加した場合（従来技術）とで、結果として現れる双方の消去特性が類似していることが分かる。
しかし、前者の場合は、後者の場合よりも消去電圧が低いという点を勘案すれば、前者の場合に関するデータ消去特性が、後者の場合よりも優秀であるということが判る。
一方、図１２において、ＯＮＯ膜が設けられたゲート積層物に−１０Ｖの消去電圧を印加した場合と、ＯＮＡ膜が備わったゲート積層物に−８Ｖの消去電圧を印加した場合とを比較すると、前記本発明による場合よりもデータ消去特性がはるかに劣るということが分かる。
次に、本発明の実施例による不揮発性半導体メモリ装置の特性をエネルギーバンドの観点で述べる。
図１３には、本発明の実施例に係るゲート積層物を備えた不揮発性半導体メモリ装置のエネルギーバンドが示されており、併せて、これと比較するために、従来技術におけるＯＮＯ膜とゲート積層物との組み合わせを備えた不揮発性半導体メモリ装置のエネルギーバンドもまた、示されている。
この図１３において、参照番号１００と３００とは、それぞれ半導体基板とゲート電極のエネルギーバンドを示し、参照番号１５０と、２００と、２５０とは、従来のＯＮＯ膜のエネルギーバンド、すなわち、半導体基板とゲート電極との間に順次設けられた下部シリコン酸化膜と、窒化膜と、上部シリコン酸化膜とのエネルギーバンドをそれぞれ示している。
そして、参照符号１５０ａと、２００ａと、２５０ａとは、半導体基板とゲート電極との間に順次設けられた本発明のＯＨＡ膜に対するエネルギーバンドを示している。
図１３において参照符号Ａで指される円を参照して、
本発明のトンネリング酸化膜、すなわちシリコン酸化膜のエネルギーバンド１５０ａの傾きが、従来技術における下部シリコン酸化膜のエネルギーバンド１５０の傾きよりも、大きいことが判る。
このことは、半導体基板において、シリコン酸化膜を通過する電子のトンネリング速度が増加し、これに伴って、プログラミング速度も速くなることを示している。
従来の下部シリコン酸化膜と、これに対応する本発明のトンネリング酸化膜の厚さが同じであるという状況の下では、本発明に係るトンネリング酸化膜を通過する電子の速度の方が、従来の場合に比べて速くなる。
従って、電子の速度を低下させない範囲内において、本発明に係る前記トンネリング酸化膜の厚さを、従来の下部シリコン酸化膜よりも厚くできる。
このようにすることにより、トラップ物質膜にトラップされた電子が自然漏れする可能性も低くなり、本発明のリテンション特性も従来よりも優秀になる。
一方、参照符号Ｂで指す円を参照して、前記従来の上部シリコン酸化膜のエネルギーバンド２５０よりも、これに対応する本発明のアルミニウム酸化膜のエネルギーバンド２５０ａの傾斜がさらに緩やかであることが判る。
これにより、本発明の場合、電子のバックトンネリングが、従来に比べて減少することになり、その結果消去速度が速くなる。
また、電荷がトラップされる従来の窒化膜のエネルギーバンド２００と、これに対応する本発明のトラップ物質膜、例えばハフニウム酸化膜のエネルギーバンド２００ａとを比較すると、本発明に係るハフニウム酸化膜のエネルギーバンド２００ａの傾斜は、ランタン系元素をドーピングしていることに起因して、従来の窒化膜エネルギーバンド２００の傾斜よりも、ずっと緩やかであることが分かる。
これにより、本発明のトラップ物質膜のトラップ密度は、従来の窒化膜よりも上昇することになり、本発明の場合におけるプログラミング速度及び消去速度は、従来の場合におけるプログラミング速度及び消去速度よりも速くなる。
次表は、ＯＮＯ膜を含む従来の不揮発性半導体メモリ装置と、このＯＮＯ膜と同じ厚さのＯＨＡ膜を含む本発明の実施例による不揮発性半導体メモリ装置とに、同じ電圧、例えば１０Ｖを印加した際の、ＯＮＯ膜とＯＨＡ膜とを構成する各膜に印加される電圧分布と、電場の強さを示している。
Figure 0005027381
上の表を参照すれば、従来のＯＮＯ膜の下部シリコン酸化膜に誘起される電場の強度と、これに対応する本発明のＯＨＡ膜のトンネリング酸化膜に誘起される電場の強度とが異なることが判る。
具体的に説明すると、従来の下部シリコン酸化膜に誘起される電場（以下、第１電場）は１０．６２ＭＶ／ｃｍであるのに対し、本発明のトンネリング酸化膜に誘起される電場（以下、第２電場）は２１．１６ＭＶ／ｃｍであり、前記第１電場より前記第２電場が約２倍大きいということが分かる。
また、従来の上部シリコン酸化膜に誘起される電場（以下、第３電場）は１０．６２ＭＶ／ｃｍであるのに対し、本発明のアルミニウム酸化膜に誘起される電場（以下、第４電場）はこれより小さい８．２５ＭＶ／ｃｍであり、前記第４電場が前記第３電場より小さいということが分かる。
このように、前記第２電場が前記第１電場よりはるかに大きいために、図１３に図示されたように、本発明のトンネリング酸化膜のエネルギーバンド１５０ａの傾斜が従来の下部シリコン酸化膜のエネルギーバンド１５０より大きくなり、その結果として従来の下部シリコン酸化膜より、本発明のトンネリング酸化膜で電子のトンネリングがさらに多く、かつ速く起こるようになる。
また、前記第３電場より前記第４電場が小さいために、図１３に図示されたように本発明のアルミニウム酸化膜のエネルギーバンド２５０ａの傾斜が、従来の上部シリコン酸化膜のエネルギーバンド２５０の傾斜より小さくなり、本発明のアルミニウム酸化膜のほうが、従来の上部シリコン酸化膜よりも、バックトンネリングが起こり難くなる。
このような結果は、従来のＯＮＯ膜の誘電率分布と、本発明のＯＨＡ膜の誘電率分布とを考慮する時、当然の結果である。すなわち、ＯＮＯ膜またはＯＨＡ膜の誘電率(とそれら物質膜の両端に印加された電圧Ｖとは互いに反比例するが、このような事実は下記数式から分かる。
Ｖ＝（Ｑ×ｔ）／（ε×Ａｒｅａ）
上の数式で、ＶはＯＮＯ膜またはＯＨＡ膜に印加される電圧、Ｑはトラップ電荷量、ｔはＯＮＯ膜またはＯＨＡ膜の厚さ、(はＯＮＯ膜またはＯＨＡ膜の誘電率、Ａｒｅａは半導体基板と対面するゲート電極の面積である。
本発明のＯＨＡ膜では、トンネリング酸化膜が最も小さい誘電率を有し、トラップ物質膜であるハフニウム酸化膜は、トンネリング酸化膜やアルミニウム酸化膜よりもはるかに大きい誘電率を有し、アルミニウム酸化膜は、トンネリング酸化膜とハフニウム酸化膜の誘電率の中間程度の誘電率を有している。
従って、前記ＯＨＡ膜に所定の電圧が印加された時、前記トンネリング酸化膜に最も大きい電圧が誘起され、前記アルミニウム酸化膜にその次に大きい電圧が誘起され、前記ハフニウム酸化膜に最も小さい電圧が誘起される。
このような状況のもと、前記トンネリング酸化膜の厚さ（１．８ｎｍ）が最も薄いために、前記トンネリング酸化膜に誘起される電場が最も大きくなり、前記アルミニウム酸化膜の厚さ（４．５ｎｍ）がその次に薄いために、前記アルミニウム酸化膜に誘起される電場がその次に大きく、最も厚い（６ｎｍ）前記ハフニウム酸化膜に誘起される電場が最小になる。
従来のＯＮＯ膜の場合も各物質膜の誘電率によって各物質膜に誘起される電圧が異なる。
すなわち、各物質膜に誘起される電圧は、下部シリコン酸化膜、窒化膜及び上部シリコン酸化膜の順に大きくなるが、この時、各物質膜の厚さを考慮すれば、上部シリコン膜と下部シリコン酸化膜とに誘起される電場は同じ値になり、前記窒化膜の電場は最小値になる。
ところで、従来のＯＮＯ膜の場合、本発明のＯＨＡ膜と異なり、各物質膜間の誘電率の差が本発明の場合に比べてはるかに小さい。このような関係で、従来のＯＮＯ膜の下部シリコン酸化膜に誘起される電圧は１．９１Ｖである一方、本発明のトンネリング酸化膜に誘起される電圧は３．８１Ｖであって相互間に２倍ほどの差がつく。
ところで、従来の下部シリコン酸化膜と本発明のトンネリング酸化膜の厚さはいずれも１．８ｎｍであるので、両者に誘起される電場の値は上の表に示されたように共に２倍ほどの差がつくこととなる。
次に、前述のような特性を有する本発明の実施例による不揮発性半導体メモリ装置の動作について図２を参照して簡略に説明する。
＜保存＞
ゲート電極４８に保存電圧（Ｖｇ）を印加しつつドレイン領域Ｄに所定の電圧（Ｖｄ）を印加する。この過程で、第１トラップ物質膜４４に電荷、すなわち電子がトラップされ、トラップされた電荷の量によりフラットバンド電圧のシフト量が決まる。
＜読込み＞
ゲート電極４８に読込み電圧（Ｖｇ’）を印加しつつドレイン領域Ｄにも所定の電圧（Ｖｄ’）を印加する。この時、ソース領域Ｓとドレイン領域Ｄ間に基準電流、例えば１μＡ以上の電流が流れる場合、データ「１」を読み込んだとし、前記基準電流より少ない電流が流れる場合、データ「０」を読み込んだとする。
次には、本発明の第１実施例による不揮発性半導体メモリ装置に関わる製造方法を図２を参照して簡略に説明する。
具体的に説明すると、半導体基板４０の全面にわたって、トンネリング酸化膜４２、第１トラップ物質膜４４、第１絶縁膜４６及びゲート電極４８を順次に形成する。
トンネリング酸化膜４２はシリコン酸化膜より形成する。この時、前記シリコン酸化膜は２ｎｍ〜４ｎｍほどの厚さに形成する。
データが保存される第１トラップ物質膜４４は、ランタン系元素が１％〜２０％、望ましくは１０％程度ドーピングされた、少なくとも窒化膜より誘電率の高い高誘電率を有する物質膜である。
この物質膜は、例えば、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2及びＡｌ2Ｏ3からなる高誘電率を有する酸化膜の中から選択されたいずれか１つより形成されることが望ましいが、ＨｆＯ2膜より形成することがさらに一層望ましい。
第１トラップ物質膜４４をＨｆＯ2膜より形成する場合、その厚さは２ｎｍ〜１５ｎｍほどに形成することが望ましい。第１トラップ物質膜４４は原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法または化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法より形成する。
前記ランタン系元素はＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群のうちのいずれか１つを使用することが望ましいが、Ｄｙを使用することがさらに一層望ましい。
第１絶縁膜４６はバンドギャップが相対的に大きい、少なくとも窒化膜より誘電率の高い高誘電率を有する絶縁膜、例えばアルミニウム酸化膜より形成することが望ましい。この時、アルミニウム酸化膜はＡＬＤ法より形成することが望ましい。
一方、図３に図示されたように、第１トラップ物質膜４４と第１絶縁膜４６間に第２酸化膜５２をさらに形成する場合、第２酸化膜５２はアルミニウム酸化膜から、第１絶縁膜４６はＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5及びＴｉＯ2からなる群から選択されたいずれか１つより形成する。この時、第２酸化膜５２は０．５ｎｍ〜２ｎｍほどの厚さ、第１絶縁膜４６は３ｎｍ〜２０ｎｍほどの厚さにそれぞれ形成する。
次に、ゲート電極４８上に図２に図示されたようなゲート積層物を限定する感光膜パターン（図示せず）を形成する。前記感光膜パターンをエッチングマスクとして使用し、ゲート電極４８以下トンネリング酸化膜４２を順次にエッチングする。前記エッチングは半導体基板４０が露出されるまで実施し、エッチングが完了した後で前記感光膜パターンを除去する。このようにして、半導体基板４０の所定領域上に図２に図示されたようなトンネリング酸化膜４２、第１トラップ物質膜４４、第１絶縁膜４６及びゲート電極４８が順次に積層されたゲート積層物が形成される。このようなゲート積層物が形成された半導体基板４０の全面に半導体基板４０にドーピングされた導電性不純物、例えばＰ型不純物と反対になる導電性の不純物、例えばＮ型不純物を所定の深さにイオン注入する。その後、所定の熱処理をすることによって前記ゲート積層物の両側に前記ゲート積層物の両端と接触されるソース及びドレイン領域Ｓ，Ｄが形成される。
図３ないし図５に図示された本発明の第２ないし第４実施例による不揮発性半導体メモリ装置の製造方法は、本発明の第１実施例による不揮発性半導体メモリ装置の製造過程で、第１トラップ物質膜４４の上下に第１及び第２酸化膜５０，５２をさらに形成する場合と、第１絶縁膜４６とゲート電極４８間に第２トラップ物質膜５４及び第２絶縁膜５６を順次にさらに形成する場合、及び後者の場合で第１及び第２トラップ物質膜４４，５４それぞれの上下に酸化膜をさらに形成する場合である。
前記の各場合で、追加で形成する物質膜は本発明の第２ないし第４実施例による不揮発性半導体メモリ装置で十分に説明されたので、それに関わる説明は省略する。
前述のように、本発明による不揮発性メモリ装置はゲート電極と基板間に誘電率分布が従来のＯＮＯ膜と全く異なるＯＨＡ膜を備える。すなわち、前記ＯＨＡ膜で、「Ｏ」はトンネリング酸化膜を示し、「Ｈ」はＯＮＯ膜の窒化膜に対応する、トラップ物質膜に使われたハフニウム酸化膜を示し、「Ａ」は前記ＯＮＯ膜の上部シリコン酸化膜に対応する、遮断膜に使われたアルミニウム酸化膜を示すが、前記ＯＨＡ膜のトンネリング酸化膜に誘起される電場が従来のＯＮＯ膜の下部シリコン酸化膜に誘起される電場よりはるかに大きい。従って、電荷のトンネリング速度は従来の前記下部シリコン酸化膜でより前記ＯＨＡ膜のトンネリング酸化膜ではるかに速くなる。これは、ＯＨＡ膜を含む本発明のメモリ装置の動作速度が従来よりもはるかに速くなることを意味する。
このように、本発明の場合、電荷のトンネリング速度が従来よりも速いために、このような条件を満足する範囲内で前記トンネリング酸化膜の厚さを従来のＯＮＯ膜の下部シリコン酸化膜より厚くできる。これにより、本発明は従来よりもはるかに改善されたリテンション特性を有するようになる。
また、本発明の前記ＯＨＡ膜の場合、トラップ物質膜にランタン系元素が所定の濃度でドーピングされているために、前記ＯＨＡ膜のトラップ物質膜のトラップサイト密度は従来よりもはるかに向上する。これにより、本発明による不揮発性メモリ装置の動作電圧は従来よりも低くなる。
前記の説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するというより、望ましい実施例の例示として解釈されるべきものである。例えば、本発明が属する技術分野で当業者ならば、第３または第４実施例で第１トラップ物質膜はＤｙがドーピングされたＨｆＯ2膜であるが、第２トラップ物質膜は窒化膜である不揮発性半導体メモリ装置を具現できるであろう。また、前述の高誘電率絶縁膜と異なる高誘電率絶縁膜をトラップ物質膜に使用できるであろう。よって、本発明の範囲は説明された実施例によって定められるものではなく、特許請求範囲に記載された技術的思想により定められるものである。
メモリチップが使われる半導体装置、例えばフラッシュメモリ、携帯電話、メモリカードやスティックまたはメモリ機能を備えた電子製品（例：デジタルカメラ、カムコーダ、電子辞典、計算機など）に使われえる。
従来技術による不揮発性メモリ素子の一例であるＳＯＮＯＳメモリ素子の断面図である。 本発明の第１実施例による不揮発性メモリ素子の断面図である。 本発明の第２実施例による不揮発性メモリ素子の断面図である。 本発明の第３実施例による不揮発性メモリ素子の断面図である。 本発明の第４実施例による不揮発性メモリ素子の断面図である。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、不揮発性メモリ素子に使われた高誘電率を有する絶縁膜のドーピングいかんによる漏れ電流特性を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、不揮発性メモリ素子に使われた高誘電率を有する絶縁膜のドーピング濃度による高誘電率を有する絶縁膜の漏れ電流及び有効厚さの変化を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、ストレスチャージによるフラットバンド電圧の変化を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、保存及び読込み時間によるフラットバンド電圧の変化を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、リテンション時間によるフラットバンド電圧の変化を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面でり、プログラミング時間によるフラットバンド電圧の変化を示したグラフである。 本発明の実施例による不揮発性メモリ素子の特性を説明するための図面であり、消去時間によるフラットバンド電圧変化を示したグラフである。 本発明の第１実施例による不揮発性メモリ装置のＯＨＡ膜に対するエネルギーバンドと、従来技術によるメモリ装置のＯＮＯ膜に対するエネルギーバンドとを共に示す図面である。
符号の説明
４０ 半導体基板
４２ トンネリング酸化膜
４４ 第１トラップ物質膜
４６ 第１絶縁膜
４８ ゲート電極
Ｓ ソース領域
Ｄ ドレイン領域

Claims (40)

  1. ソース領域とドレイン領域とが、所定距離を開けて設けられた半導体基板と、
    前記半導体基板上の、前記ソース領域と前記ドレイン領域との間に、その一端を前記ソース領域と、その他端を前記ドレイン領域と、それぞれ接触させた状態で設けられたゲート積層物とを備える不揮発性半導体メモリ装置において、
    前記ゲート積層物は、
    トンネリング膜と、
    窒化膜よりも誘電率が高く、Ｄｙがドーピングされた、ＨｆＯ ２ 膜からなる第１トラップ物質膜と、
    前記窒化膜よりも高い誘電率を有する第１絶縁膜と、
    ゲート電極とが順次に積層されて構成され、
    前記ゲート積層物は、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に高くなる誘電率を有するとともに、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に厚さが厚く形成されていることを特徴とする不揮発性半導体メモリ装置。
  2. 前記トンネリング膜と前記第１トラップ物質膜との間に、第１酸化膜がさらに設けられたことを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  3. 前記第１トラップ物質膜と前記第１絶縁膜との間に、第２酸化膜がさらに設けられたことを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  4. 前記第１酸化膜はアルミニウム酸化膜であることを特徴とする請求項２に記載の不揮発性半導体メモリ装置。
  5. 前記第１絶縁膜はアルミニウム酸化膜であることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  6. 前記第１絶縁膜は、ＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群か選択されたいずれか１つであることを特徴とする請求項４に記載の不揮発性半導体メモリ装置。
  7. 前記Ｄｙのドーピング濃度は、１％〜２０％であることを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  8. 前記第１絶縁膜と前記ゲート電極との間には、
    窒化膜より誘電率が高く、所定の第２不純物がドーピングされた第２トラップ物質膜と、前記窒化膜より誘電率の高い第２絶縁膜とが、順次設けられたことを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
  9. 前記トンネリング膜と前記第１トラップ物質膜との間には、第１酸化膜がさらに設けられたことを特徴とする請求項８に記載の不揮発性半導体メモリ装置。
  10. 前記第１トラップ物質膜と前記第１絶縁膜との間には、第２酸化膜がさらに設けられたことを特徴とする請求項８または９に記載の不揮発性半導体メモリ装置。
  11. 前記第１絶縁膜と前記第２トラップ物質膜との間には、第３酸化膜がさらに設けられたことを特徴とする請求項８または９に記載の不揮発性半導体メモリ装置。
  12. 前記第１絶縁膜と前記第２トラップ物質膜との間には、第３酸化膜がさらに設けられたことを特徴とする請求項１０に記載の不揮発性半導体メモリ装置。
  13. 前記第２トラップ物質膜と前記第２絶縁膜との間には、第４酸化膜がさらに設けられたことを特徴とする請求項８または９に記載の不揮発性半導体メモリ装置。
  14. 前記第２トラップ物質膜と前記第２絶縁膜との間には、第４酸化膜がさらに設けられたことを特徴とする請求項１０に記載の不揮発性半導体メモリ装置。
  15. 前記第２トラップ物質膜と前記第２絶縁膜との間には、第４酸化膜がさらに設けられたことを特徴とする請求項１１に記載の不揮発性半導体メモリ装置。
  16. 前記第２トラップ物質膜と前記第２絶縁膜との間には、第４酸化膜がさらに設けられたことを特徴とする請求項１２に記載の不揮発性半導体メモリ装置。
  17. 前記第２トラップ物質膜は、ＨｆＯ2、ＺｒＯ2、Ｔａ2Ｏ5、ＴｉＯ2及びＡｌ2Ｏ3からなる群から選択されたいずれか１つであることを特徴とする請求項８に記載の不揮発性半導体メモリ装置。
  18. 前記第４酸化膜はアルミニウム酸化膜であることを特徴とする請求項１３に記載の不揮発性半導体メモリ装置。
  19. 前記第４酸化膜はアルミニウム酸化膜であることを特徴とする請求項１４ないし１６のうちいずれか１項に記載の不揮発性半導体メモリ装置。
  20. 前記第２絶縁膜は、ＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つであることを特徴とする請求項８、及び１４ないし１６のうちいずれか１項に記載の不揮発性半導体メモリ装置。
  21. 前記第２絶縁膜は、ＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群か選択されたいずれか１つであることを特徴とする請求項１９に記載の不揮発性半導体メモリ装置。
  22. 前記第１酸化膜はアルミニウム酸化膜であることを特徴とする請求項９に記載の不揮発性半導体メモリ装置。
  23. 前記第２酸化膜はアルミニウム酸化膜であることを特徴とする請求項１０に記載の不揮発性半導体メモリ装置。
  24. 前記第１絶縁膜は、ＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つであることを特徴とする請求項１０に記載の不揮発性半導体メモリ装置。
  25. 前記第１絶縁膜は、ＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つであることを特徴とする請求項２３に記載の不揮発性半導体メモリ装置。
  26. 前記第３酸化膜は、アルミニウム酸化膜であることを特徴とする請求項１１に記載の不揮発性半導体メモリ装置。
  27. 前記第３酸化膜は、アルミニウム酸化膜であることを特徴とする請求項１２に記載の不揮発性半導体メモリ装置。
  28. 前記Ｄｙのドーピング濃度は１％〜２０％であることを特徴とする請求項８に記載の不揮発性半導体メモリ装置。
  29. 前記所定の第２不純物はＤｙを含むランタン系元素であることを特徴とする請求項８に記載の不揮発性半導体メモリ装置。
  30. 前記ランタン系元素のドーピング濃度は１％〜２０％であることを特徴とする請求項２９に記載の不揮発性半導体メモリ装置。
  31. 半導体基板上にトンネリング酸化膜、窒化膜より誘電率が高く、Ｄｙがドーピングされた、ＨｆＯ ２ 膜からなる第１トラップ物質膜、前記窒化膜より誘電率の高い第１絶縁膜及びゲート電極を順次に形成する段階と、
    前記ゲート電極上にゲート領域を限定する感光膜パターンを形成する段階と、
    前記感光膜パターン周囲の前記ゲート電極、前記第１絶縁膜、前記第１トラップ物質膜及び前記トンネリング酸化膜を順次にエッチングしてゲート積層物を形成する段階と、
    前記感光膜パターンを除去する段階と、
    前記ゲート積層物周囲の前記半導体基板にソース及びドレイン領域を形成する段階とを含み、
    前記ゲート積層物は、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に高くなる誘電率を有するとともに、前記トンネリング膜、前記第１絶縁膜、前記第１トラップ物質膜の順に厚さが厚く形成されていることを特徴とする不揮発性半導体メモリ装置の製造方法。
  32. 前記第１トラップ物質膜の上下部のうち少なくともいずれか１ヵ所に酸化膜をさらに形成することを特徴とする請求項３１に記載の不揮発性半導体メモリ装置の製造方法。
  33. 前記第１絶縁膜と前記ゲート電極との間に、所定の第２不純物がドーピングされた第２トラップ物質膜と、第２絶縁膜とを順次にさらに形成することを特徴とする請求項３１に記載の不揮発性半導体メモリ装置の製造方法。
  34. 前記第１トラップ物質膜の上部と下部、前記第２トラップ物質膜の上部と下部のうち少なくともいずれか１ヵ所に酸化膜をさらに形成することを特徴とする請求項３３に記載の
    不揮発性半導体メモリ装置の製造方法。
  35. 前記第１絶縁膜はＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つより形成することを特徴とする請求項３１ないし３４のうちいずれか１項に記載の不揮発性半導体メモリ装置の製造方法。
  36. 前記酸化膜はアルミニウム酸化膜より形成することを特徴とする請求項３２ないし３４のうちいずれか１項に記載の不揮発性半導体メモリ装置の製造方法。
  37. 前記第２トラップ物質膜はＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜、ＴｉＯ2膜及びＡｌ2Ｏ3膜からなる群のうち選択されたいずれか１つより形成することを特徴とする請求項３３または３４に記載の不揮発性半導体メモリ装置の製造方法。
  38. 前記第２絶縁膜はＨｆＯ2膜、ＺｒＯ2膜、Ｔａ2Ｏ5膜及びＴｉＯ2膜からなる群から選択されたいずれか１つより形成することを特徴とする請求項３３に記載の不揮発性半導体メモリ装置の製造方法。
  39. 前記Ｄｙのドーピング濃度は１％〜２０％であることを特徴とする請求項３１に記載の不揮発性半導体メモリ装置の製造方法。
  40. 前記第２不純物はＤｙを含むランタン系元素であり、そのドーピング濃度は１％〜２０％であることを特徴とする請求項３３に記載の不揮発性半導体メモリ装置の製造方法。
JP2004134973A 2003-04-30 2004-04-30 ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法 Expired - Fee Related JP5027381B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-027543 2003-04-30
KR1020030027543A KR100885910B1 (ko) 2003-04-30 2003-04-30 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2004336044A JP2004336044A (ja) 2004-11-25
JP5027381B2 true JP5027381B2 (ja) 2012-09-19

Family

ID=33095651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134973A Expired - Fee Related JP5027381B2 (ja) 2003-04-30 2004-04-30 ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法

Country Status (5)

Country Link
US (2) US7420256B2 (ja)
EP (1) EP1480274A3 (ja)
JP (1) JP5027381B2 (ja)
KR (1) KR100885910B1 (ja)
CN (1) CN100353556C (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US7927950B2 (en) 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6884739B2 (en) * 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
US7274601B2 (en) * 2004-09-27 2007-09-25 Macronix International Co., Ltd. Programming and erasing method for charge-trapping memory devices
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7479425B2 (en) * 2005-01-20 2009-01-20 Chartered Semiconductor Manufacturing, Ltd Method for forming high-K charge storage device
KR100647318B1 (ko) * 2005-02-03 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
KR100644405B1 (ko) 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7602009B2 (en) * 2005-06-16 2009-10-13 Micron Technology, Inc. Erasable non-volatile memory device using hole trapping in high-K dielectrics
US7829938B2 (en) * 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
US7960774B2 (en) * 2005-12-05 2011-06-14 Electronics And Telecommunications Research Institute Memory devices including dielectric thin film and method of manufacturing the same
KR100771807B1 (ko) * 2005-12-29 2007-10-30 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
JP4649357B2 (ja) * 2006-03-30 2011-03-09 株式会社東芝 絶縁膜および半導体装置
GB2440968B (en) * 2006-08-16 2011-02-02 Advanced Risc Mach Ltd Protecting system control registers in a data processing apparatus
JP4250642B2 (ja) * 2006-08-16 2009-04-08 株式会社東芝 不揮発性半導体メモリ
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
JP4282699B2 (ja) * 2006-09-01 2009-06-24 株式会社東芝 半導体装置
US8816422B2 (en) * 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
US8294197B2 (en) 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
KR101025762B1 (ko) * 2006-09-27 2011-04-04 삼성전자주식회사 블로킹 산화막을 구비하는 플래쉬 메모리 소자의 제조 방법
JP4314259B2 (ja) 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
JP4365850B2 (ja) * 2006-11-20 2009-11-18 株式会社東芝 不揮発性半導体記憶装置
KR101146589B1 (ko) * 2006-11-30 2012-05-16 삼성전자주식회사 전하 트랩형 반도체 메모리 소자
KR101005638B1 (ko) * 2006-12-04 2011-01-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 제조방법
JP4357526B2 (ja) 2006-12-08 2009-11-04 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
JP4374037B2 (ja) 2007-03-28 2009-12-02 株式会社東芝 不揮発性半導体メモリ及びその製造方法
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
US9299568B2 (en) * 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US20080308870A1 (en) * 2007-06-15 2008-12-18 Qimonda Ag Integrated circuit with a split function gate
KR20090008620A (ko) * 2007-07-18 2009-01-22 삼성전자주식회사 커패시터리스 디램 및 그의 동작방법
CN101364615B (zh) * 2007-08-08 2011-05-25 旺宏电子股份有限公司 非易失性存储器与非易失性存储器的形成方法
US20090050953A1 (en) * 2007-08-22 2009-02-26 Macronix International Co., Ltd. Non-volatile memory device and method for manufacturing the same
JP4445534B2 (ja) * 2007-08-28 2010-04-07 株式会社東芝 不揮発性半導体メモリ装置
JP2009054951A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 不揮発性半導体記憶素子及びその製造方法
US20090067256A1 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate stack structure for non-volatile memory cells and methods for forming the same
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7759715B2 (en) 2007-10-15 2010-07-20 Micron Technology, Inc. Memory cell comprising dynamic random access memory (DRAM) nanoparticles and nonvolatile memory (NVM) nanoparticle
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
US8735963B2 (en) * 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers
JP4675990B2 (ja) 2008-07-16 2011-04-27 東京エレクトロン株式会社 メモリ装置
JP5361294B2 (ja) * 2008-09-04 2013-12-04 株式会社東芝 不揮発性半導体記憶装置
KR101065060B1 (ko) 2009-03-25 2011-09-15 광운대학교 산학협력단 전하 트랩형 비휘발성 메모리
JP4940264B2 (ja) * 2009-04-27 2012-05-30 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP2011082581A (ja) * 2011-01-25 2011-04-21 Tokyo Electron Ltd メモリ装置
JP5367763B2 (ja) * 2011-06-06 2013-12-11 株式会社東芝 不揮発性半導体メモリ
US20130294161A1 (en) * 2012-05-07 2013-11-07 Aplus Flash Technology, Inc. Low-voltage fast-write nvsram cell
KR102159845B1 (ko) * 2012-07-01 2020-09-25 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 Ｓｏｎｏｓ ｏｎｏ 스택 스케일링
JP6393104B2 (ja) 2013-09-05 2018-09-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106571367A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 真空管闪存结构及其制造方法
JP2019054149A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
CN110783343A (zh) * 2019-11-05 2020-02-11 中国科学院微电子研究所 改良的电荷俘获型存储器
CN111293122A (zh) * 2020-02-19 2020-06-16 有研工程技术研究院有限公司 一种电荷俘获型存储器及其制备方法
CN111416035B (zh) * 2020-03-26 2023-02-07 中国科学院微电子研究所 非易失霍尔传感器及其制造方法、测试方法
CN111463265A (zh) * 2020-04-14 2020-07-28 有研工程技术研究院有限公司 一种基于二维材料的电荷俘获存储器及其制备方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8521600D0 (en) * 1985-08-30 1985-10-02 Hughes Microelectronics Ltd Semiconductor memories
JPH05121764A (ja) * 1991-10-30 1993-05-18 Rohm Co Ltd 半導体記憶装置
US5357134A (en) * 1991-10-31 1994-10-18 Rohm Co., Ltd. Nonvolatile semiconductor device having charge trap film containing silicon crystal grains
KR0175390B1 (ko) * 1995-07-14 1999-02-18 김광호 다결정 규소 박막 트랜지스터 및 그 제조 방법
DE19603810C1 (de) * 1996-02-02 1997-08-28 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
US6122191A (en) * 1996-05-01 2000-09-19 Cypress Semiconductor Corporation Semiconductor non-volatile device including embedded non-volatile elements
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JPH118325A (ja) * 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
US6015739A (en) * 1997-10-29 2000-01-18 Advanced Micro Devices Method of making gate dielectric for sub-half micron MOS transistors including a graded dielectric constant
US6140676A (en) * 1998-05-20 2000-10-31 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having an improved write speed
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6417570B1 (en) * 1999-01-14 2002-07-09 Agere Systems Guardian Corporation Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies
TW432508B (en) * 1999-08-02 2001-05-01 Taiwan Semiconductor Mfg Method of fabricating an integrated circuit used to prevent undercutting due to wet etching
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
US6445015B1 (en) * 2000-05-04 2002-09-03 Osemi, Incorporated Metal sulfide semiconductor transistor devices
US6594193B2 (en) * 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
DE10039441A1 (de) * 2000-08-11 2002-02-28 Infineon Technologies Ag Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
CN100446258C (zh) * 2000-08-11 2008-12-24 因芬尼昂技术股份公司 存储单元,存储单元装置和制造方法
JP2002184873A (ja) * 2000-10-03 2002-06-28 Sony Corp 不揮発性半導体記憶装置及びその製造方法
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
DE10108913A1 (de) * 2001-02-23 2002-09-12 Infineon Technologies Ag Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements
US6586792B2 (en) * 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
JP2002280465A (ja) 2001-03-19 2002-09-27 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6867101B1 (en) * 2001-04-04 2005-03-15 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a nitride/high-k/nitride gate dielectric stack by atomic layer deposition (ALD) and a device thereby formed
US6376323B1 (en) * 2001-04-04 2002-04-23 Advanced Micro Devices, Inc. Fabrication of gate of P-channel field effect transistor with added implantation before patterning of the gate
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20030025148A1 (en) * 2001-05-04 2003-02-06 Jung-Yu Hsieh Structure of a flash memory
KR100408520B1 (ko) * 2001-05-10 2003-12-06 삼성전자주식회사 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법
CN1393934A (zh) * 2001-06-25 2003-01-29 旺宏电子股份有限公司 一种闪存的结构
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
KR100379621B1 (ko) * 2001-07-10 2003-04-10 광주과학기술원 Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US20030089935A1 (en) * 2001-11-13 2003-05-15 Macronix International Co., Ltd. Non-volatile semiconductor memory device with multi-layer gate insulating structure
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US20030155605A1 (en) * 2002-02-15 2003-08-21 Macronix International Co., Ltd. EEPROM memory cell with high radiation resistance
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US6621114B1 (en) * 2002-05-20 2003-09-16 Advanced Micro Devices, Inc. MOS transistors with high-k dielectric gate insulator for reducing remote scattering
US6790791B2 (en) * 2002-08-15 2004-09-14 Micron Technology, Inc. Lanthanide doped TiOx dielectric films
US6727134B1 (en) * 2002-11-05 2004-04-27 Taiwan Semiconductor Manufacturing Company Method of forming a nitride gate dielectric layer for advanced CMOS devices

Also Published As

Publication number Publication date
EP1480274A2 (en) 2004-11-24
CN100353556C (zh) 2007-12-05
KR20040093606A (ko) 2004-11-06
CN1571161A (zh) 2005-01-26
EP1480274A3 (en) 2006-07-26
JP2004336044A (ja) 2004-11-25
US20090068808A1 (en) 2009-03-12
KR100885910B1 (ko) 2009-02-26
US20040264236A1 (en) 2004-12-30
US7420256B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
JP5027381B2 (ja) ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法
JP4733398B2 (ja) Ｓｏｎｏｓ型メモリ素子
US9761314B2 (en) Non-volatile memory devices and methods of operating the same
US7759723B2 (en) Non-volatile semiconductor memory devices
US7247538B2 (en) Methods of fabricating floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US7763927B2 (en) Non-volatile memory device having a nitride-oxide dielectric layer
KR100688575B1 (ko) 비휘발성 반도체 메모리 소자
JP4965878B2 (ja) 不揮発性半導体メモリ装置
WO2003030264A1 (en) Non volatile memory cell structure using multilevel trapping dielectric
US8975687B2 (en) Nonvolatile memory array with continuous charge storage dielectric stack
TW201838154A (zh) 非揮發式記憶體裝置與其操作方法
US7586137B2 (en) Non-volatile memory device and method of fabricating the same
TWI261917B (en) Non-volatile memory device with improved data retention and method therefor
US7851847B2 (en) Flash memory device and method of erasing the same
JP2009512211A (ja) 改良されたデータ保持能力を有する不揮発性メモリデバイス
CN110729301A (zh) 半导体器件及其制造方法
KR100806087B1 (ko) 비 휘발성 메모리 및 그 제조방법
Ioannou-Sougleridis et al. Charge-trap memories with ion beam modified ONO stacks
KR20140079909A (ko) 불휘발성 메모리 소자
TW200805580A (en) Memory devices
KR20100111462A (ko) 플래시 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5027381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees