JP2019054149A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2019054149A JP2019054149A JP2017178221A JP2017178221A JP2019054149A JP 2019054149 A JP2019054149 A JP 2019054149A JP 2017178221 A JP2017178221 A JP 2017178221A JP 2017178221 A JP2017178221 A JP 2017178221A JP 2019054149 A JP2019054149 A JP 2019054149A
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- storage layer
- film
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 31
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 27
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910001928 zirconium oxide Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 10
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 3
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 3
- 229910052765 Lutetium Inorganic materials 0.000 claims description 3
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 3
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 claims description 3
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052706 scandium Inorganic materials 0.000 claims description 3
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 claims description 3
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 133
- 238000009826 distribution Methods 0.000 description 22
- 239000000126 substance Substances 0.000 description 18
- 229910052735 hafnium Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- -1 for example Inorganic materials 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 229910003855 HfAlO Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、半導体記憶装置100の斜視図である。図2は、半導体記憶装置100の断面図である。
図1及び図2に示すように、半導体記憶装置100には、半導体基板1が設けられている。
ここで、本明細書において、半導体基板1の上面1aに対して平行な方向であって、相互に直交する2方向をX方向及びY方向とする。X方向及びY方向の双方に対して直交する方向をZ方向とする。なお、図2は、半導体記憶装置100のY−Z断面を示している。
積層体15は、半導体基板1上に設けられている。半導体基板1は、例えば、シリコン(Si)を含む。
積層体15は、複数の電極層11と、複数の絶縁層3と、を有する。例えば、電極層11は、タングステン(W)等の金属を含む。電極層11には、例えばタングステンからなる本体部と、例えばチタン窒化物(TiN)からなり、本体部の表面を覆うバリアメタル層とが設けられても良い。絶縁層3は、シリコン酸化物(SiO)等を含む。絶縁層3は電極層11の間に設けられた層間絶縁層である。なお、電極層11の積層数は任意である。
積層体15には、メモリホール4が設けられている。積層体15上には、シリコン酸化物等を含む絶縁層12が設けられている。
チャネル膜8は、コア膜9の外周を覆うように設けられている。チャネル膜8は、半導体部であって、シリコン、例えば、アモルファスシリコンを結晶化させたポリシリコンを含む。チャネル膜8の形状は、例えば、底を有する筒状である。チャネル膜8は、2層によって構成されても良い。
ブロック膜5aの側面上にはブロック膜5bが設けられている。また、ブロック膜5bは、半導体基板1と電極層11との間、及び、電極層11と絶縁層3との間に設けられている。ブロック膜5bは、絶縁性の膜であって、例えば、アルミニウム酸化物(AlO)を含む。ブロック膜5bは、ジルコニウム酸化物、ハフニウム酸化物、ランタン酸化物(LaO)の少なくともいずれかを含んでも良い。
ブロック膜5a及びブロック膜5bによってブロック膜5が構成される。
図3は、半導体記憶装置100のエネルギーバンド図を示している。
図3において、縦軸が電子エネルギー(eV)、横軸が各要素の形成領域をそれぞれ示している。図3の横軸は、チャネル膜8のY方向の領域R8、トンネル膜7のY方向の領域R7、電荷蓄積層6のY方向の領域R6、ブロック膜5のY方向の領域R5、電極層11のY方向の領域R11をそれぞれ示している。つまり、チャネル膜8、トンネル膜7、電荷蓄積層6及びブロック膜5が電極層11に近づくにつれてこの順で位置している。
図3に示されたバンド構造によると、電荷蓄積層6において、トンネル膜7と比較して価電子帯の上端が低くなっているので、消去動作において注入された正孔のエネルギーが高くなり、マイグレーションしやすいため、消去効率が向上する。
図4において、縦軸が電荷蓄積層6内の低価数物質の濃度(atomic%)、横軸がトンネル膜7に対する電荷蓄積層6内のY方向の位置をそれぞれ示している。図4の横軸において、位置がプラス(+)に近づく程、電荷蓄積層6内のY方向の位置がトンネル膜7から離れブロック膜5aに近づくことを示している。一方、位置が0に近づく程、電荷蓄積層6内のY方向の位置がブロック膜5aから離れトンネル膜7に近づくことを示している。
図4に示された濃度分布によると、電荷蓄積層6において、低価数物質であるアルミニウムの濃度が15(atomic%)以上であって、アルミニウムの最大濃度Cmaxを有するピーク分布Pがトンネル膜7側に位置している。ここで、ピーク分布Pは斜線で示された部分であって、位置Dhalfは、電荷蓄積層6のY方向の厚さの半分の位置に相当する。つまり、図4は、ピーク分布Pが位置Dhalfよりもトンネル膜7側に位置することを示している。本実施形態においては、このようなピーク分布Pを有するようにアルミニウムがハフニウム酸化物に加えられることで、電荷蓄積層6が形成される。
図5は、半導体記憶装置の電気特性を示す図である。
図5は、電荷蓄積層の材料を変えた場合において、半導体記憶装置の書込時及び消去時におけるゲートバイアス電圧に対する閾値電圧を示している。図5において、縦軸が閾値電圧(V)、横軸がゲートバイアス電圧(V)をそれぞれ示している。曲線C1は、電荷蓄積層がシリコン窒化物(SiN)を含む場合の閾値電圧の曲線に相当する。曲線C2は、電荷蓄積層がハフニウム酸化物(HfO)を含む場合の閾値電圧の曲線に相当する。曲線C3は、電荷蓄積層がハフニウムアルミネート(HfAlO)を含む場合の閾値電圧の曲線に相当する。
図6は、電荷蓄積層の材料を変えた場合において、半導体記憶装置の書込時におけるISPP(incremental step pulse programming)スロープを表した曲線を示している。ISPPとは、大きさの増加するパルスを与えて電圧シフトを測定することで書込特性や消去特性を評価する方法である。図6において、縦軸がISPPスロープ(任意単位)、横軸がゲートバイアス電圧(V)をそれぞれ示している。曲線C4は、電荷蓄積層がシリコン窒化物(SiN)を含む場合のISPPスロープを表す曲線に相当する。曲線C5は、電荷蓄積層がハフニウム酸化物(HfO)を含む場合のISPPスロープを表す曲線に相当する。曲線C6は、電荷蓄積層がハフニウムアルミネート(HfAlO)を含む場合のISPPスロープを表す曲線に相当する。
図7(a)及び図7(b)〜図11(a)及び図11(b)、ならびに、図12は、半導体記憶装置100の製造方法を示す断面図である。図7(a)及び図7(b)〜図11(a)及び図11(b)、ならびに、図12は、図2に相当する領域を示している。
まず、図7(a)に示すように、例えばALD(Atomic Layer Deposition)法またはCVD(Chemical Vapor Deposition)法により、半導体基板1上に絶縁層3及び犠牲層2をZ方向に沿って交互に積層させて、積層体15aを形成する。半導体基板1は、例えば単結晶のシリコン基板である。犠牲層2は、例えばシリコン窒化物により形成され、絶縁層3は、例えばシリコン酸化物により形成される。
例えば、電荷蓄積層6は、ALD法により、図4のアルミニウムの濃度分布を有するようにハフニウム酸化膜及びアルミニウム酸化膜を交互に積層したハフニウムアルミネートによって形成される。
続いて、例えばRIE法により、メモリホール4の底面上に位置するチャネル膜8、トンネル膜7、電荷蓄積層6及びブロック膜5aを除去した後、除去によって露出した半導体基板1の一部を除去する。
続いて、例えばウェットエッチング法により、スリットSTを介して積層体15aの犠牲層2を選択的に除去する。犠牲層2の除去によって、積層体15aには空洞30が形成される。例えば、犠牲層2がシリコン窒化物により形成されている場合、ウェットエッチングのエッチャントにはリン酸を用いる。ブロック膜5aは、エッチングストッパーとして機能し、電荷蓄積層6をエッチングから保護する。
続いて、例えばCVD法により、積層体15の上面15A上に、シリコン酸化物を堆積して絶縁層12を形成する。その後、周知の方法により、チャネル膜8に接続するコンタクト及びビット線を形成する。
このようにして、本実施形態に係る半導体記憶装置100が製造される。
3次元構造の半導体記憶装置においては、電荷蓄積層の厚さを薄くすることでメモリセルを微細化してその数を増やすことができる。一方で、電荷蓄積層内にトラップされる電荷の数は膜厚に依存するので、電荷蓄積層を薄く形成すると電荷蓄積層において電荷が捕獲され難くなる。例えば、電荷蓄積層がシリコン窒化膜を含む場合、薄膜化によって電荷が捕獲され難くなって電荷蓄積効率が低下する。これにより、書込動作や消去動作等のメモリセルの動作特性が低下する。
本実施形態によれば、メモリセルの特性が向上した半導体記憶装置及びその製造方法を提供する。
図13は、半導体記憶装置200の断面図である。
図13に示された領域は、図2に示された領域に相当する。
本実施形態に係る半導体記憶装置200は、第1実施形態に係る半導体記憶装置100と比較して、絶縁層3の代わりに空洞31が設けられている点で異なっている。空洞31以外は、第1実施形態と同じであるので、その他の構成の詳細な説明は省略する。
Z方向において、空洞31間にはブロック膜5a及び電荷蓄積層6が位置する。つまり、ブロック膜5a及び電荷蓄積層6は、Z方向において分断されている。なお、Z方向において、空洞31間にトンネル膜7が位置しても良く、この場合、トンネル膜7はZ方向において分断される。
第2実施形態の効果は、第1実施形態の効果と同じである。
Claims (9)
- 互いに離れて積層された複数の電極層を有する積層体と、
前記積層体内に設けられ、前記複数の電極層が積層する第1方向に延びる半導体部と、
前記複数の電極層と前記半導体部との間に設けられた第1絶縁膜と、
前記複数の電極層と前記第1絶縁膜との間に設けられ、ハフニウム酸化物及びジルコニウム酸化物のうちの少なくともいずれかと、前記ハフニウム酸化物及びジルコニウム酸化物のうちの少なくともいずれかよりも価数が低い第1材料とを含む化合物を含む電荷蓄積層と、
前記複数の電極層と前記電荷蓄積層との間に設けられた第2絶縁膜と、
を備える半導体記憶装置。 - 前記第1材料は、アルミニウム、イットリウム、スカンジウム、ランタン、プラセオジム、ガドリニウム、ジスプロシウム、イッテルビウム及びルテチウムのうちの少なくとも1つである請求項1記載の半導体記憶装置。
- 前記第1材料は最大濃度が15atomic%以上であることを特徴とする請求項1または2記載の半導体記憶装置。
- 前記最大濃度は前記第2絶縁膜側よりも前記第1絶縁膜側に位置する請求項3記載の半導体記憶装置。
- 前記価数は酸化数であることを特徴とする請求項1〜4のいずれか1つに記載の半導体記憶装置。
- 前記第1方向に隣接する前記複数の電極層間には空隙が設けられることを特徴とする請求項1〜5のいずれか1つに記載の半導体記憶装置。
- 半導体基板上に、第1層及び絶縁層を交互に積層して積層体を形成し、
前記積層体に、前記積層体の積層方向に延びて前記半導体基板に達する貫通孔を形成し、
前記貫通孔の内壁に第1絶縁膜を形成し、
前記貫通孔内であって前記第1絶縁膜上に、ハフニウム酸化物及びジルコニウム酸化物のうちの少なくともいずれかと前記ハフニウム酸化物及びジルコニウム酸化物のうちの少なくともいずれかよりも価数が低い第1材料とを含む電荷蓄積層を形成し、
前記貫通孔内であって前記電荷蓄積層上に第2絶縁膜を形成する、
半導体記憶装置の製造方法。 - 前記第1材料は、アルミニウム、イットリウム、スカンジウム、ランタン、プラセオジム、ガドリニウム、ジスプロシウム、イッテルビウム及びルテチウムのうちの少なくとも1つである請求項7記載の半導体記憶装置の製造方法。
- 前記電荷蓄積層は、前記第1材料の最大濃度が前記第2絶縁膜側よりも前記第1絶縁膜側に位置するように形成されることを特徴とする請求項7または8に記載の半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017178221A JP2019054149A (ja) | 2017-09-15 | 2017-09-15 | 半導体記憶装置及びその製造方法 |
US15/910,703 US10636807B2 (en) | 2017-09-15 | 2018-03-02 | Semiconductor memory device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017178221A JP2019054149A (ja) | 2017-09-15 | 2017-09-15 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019054149A true JP2019054149A (ja) | 2019-04-04 |
Family
ID=65720729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017178221A Pending JP2019054149A (ja) | 2017-09-15 | 2017-09-15 | 半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10636807B2 (ja) |
JP (1) | JP2019054149A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022533516A (ja) * | 2019-05-09 | 2022-07-25 | インテル・コーポレーション | コンタクトの高さの差が大きいメモリ用途のための非導電性エッチングストップ構造 |
WO2022249905A1 (ja) * | 2021-05-27 | 2022-12-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI738202B (zh) * | 2019-06-03 | 2021-09-01 | 旺宏電子股份有限公司 | 三維快閃記憶體及其陣列佈局 |
KR20210075689A (ko) * | 2019-12-13 | 2021-06-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004336044A (ja) * | 2003-04-30 | 2004-11-25 | Samsung Electronics Co Ltd | ゲート積層物にoha膜を備える不揮発性半導体メモリ装置及びその製造方法 |
JP2009272348A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | 半導体装置およびその製造方法 |
US9449985B1 (en) * | 2015-05-26 | 2016-09-20 | Sandisk Technologies Llc | Memory cell with high-k charge trapping layer |
JP2017055097A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7947582B2 (en) * | 2009-02-27 | 2011-05-24 | Tel Epion Inc. | Material infusion in a trap layer structure using gas cluster ion beam processing |
JP2013084715A (ja) | 2011-10-07 | 2013-05-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
US8896052B2 (en) * | 2012-09-05 | 2014-11-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
KR102015578B1 (ko) | 2012-09-11 | 2019-08-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 형성방법 |
TWI753351B (zh) * | 2013-11-29 | 2022-01-21 | 日商索尼半導體解決方案公司 | 攝像元件及電子機器 |
JP2015149381A (ja) | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 半導体記憶装置 |
US9406693B1 (en) * | 2015-04-20 | 2016-08-02 | Sandisk Technologies Llc | Selective removal of charge-trapping layer for select gate transistors and dummy memory cells in 3D stacked memory |
-
2017
- 2017-09-15 JP JP2017178221A patent/JP2019054149A/ja active Pending
-
2018
- 2018-03-02 US US15/910,703 patent/US10636807B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004336044A (ja) * | 2003-04-30 | 2004-11-25 | Samsung Electronics Co Ltd | ゲート積層物にoha膜を備える不揮発性半導体メモリ装置及びその製造方法 |
JP2009272348A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | 半導体装置およびその製造方法 |
US9449985B1 (en) * | 2015-05-26 | 2016-09-20 | Sandisk Technologies Llc | Memory cell with high-k charge trapping layer |
JP2017055097A (ja) * | 2015-09-09 | 2017-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022533516A (ja) * | 2019-05-09 | 2022-07-25 | インテル・コーポレーション | コンタクトの高さの差が大きいメモリ用途のための非導電性エッチングストップ構造 |
WO2022249905A1 (ja) * | 2021-05-27 | 2022-12-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置 |
US11737276B2 (en) | 2021-05-27 | 2023-08-22 | Tokyo Electron Limited | Method of manufacturing semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20190088675A1 (en) | 2019-03-21 |
US10636807B2 (en) | 2020-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230274B2 (ja) | 不揮発性半導体記憶装置 | |
US9406691B2 (en) | Non-volatile memory device | |
US8674429B2 (en) | Gate structure in non-volatile memory device | |
US20100155818A1 (en) | Vertical channel type nonvolatile memory device and method for fabricating the same | |
US9754961B2 (en) | Semiconductor memory device and method for manufacturing same | |
US10636807B2 (en) | Semiconductor memory device and method of fabricating the same | |
US7902588B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US8507976B2 (en) | Nonvolatile memory device and method for fabricating the same | |
CN107134457B (zh) | 半导体存储装置及其制造方法 | |
JP2016225434A (ja) | 半導体装置及びその製造方法 | |
JP2006005006A (ja) | 不揮発性半導体メモリ装置 | |
US20190051661A1 (en) | Charge trap structure with barrier to blocking region | |
CN109643718B (zh) | 三维存储器器件及其制造方法 | |
US9006089B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US10283646B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US10833103B2 (en) | Semiconductor memory device | |
US20170263627A1 (en) | Semiconductor memory device and method for manufacturing the same | |
JP2014053371A (ja) | 不揮発性半導体記憶装置 | |
JP2015002195A (ja) | 半導体記憶装置 | |
US9761605B1 (en) | Semiconductor memory device | |
US10658480B2 (en) | Memory device | |
CN110676260A (zh) | 一种三维存储器的形成方法及三维存储器 | |
US8735246B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
US20160071948A1 (en) | Non-Volatile Memory Device and Method for Manufacturing Same | |
JP2009170929A (ja) | 不揮発性半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210330 |