CN101364615B - 非易失性存储器与非易失性存储器的形成方法 - Google Patents
非易失性存储器与非易失性存储器的形成方法 Download PDFInfo
- Publication number
- CN101364615B CN101364615B CN200710140283XA CN200710140283A CN101364615B CN 101364615 B CN101364615 B CN 101364615B CN 200710140283X A CN200710140283X A CN 200710140283XA CN 200710140283 A CN200710140283 A CN 200710140283A CN 101364615 B CN101364615 B CN 101364615B
- Authority
- CN
- China
- Prior art keywords
- layer
- nonvolatile memory
- charge
- composite bed
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种非易失性存储器，其位于一衬底上并包括：一隧穿层、一电荷捕捉复合层、一栅极以及一源极/漏极区。其中，隧穿层位于衬底上，电荷捕捉复合层位于隧穿层上，而栅极位于电荷捕捉复合层上方，源极/漏极区则位于隧穿层两侧的该衬底中。此具有电荷捕捉复合层的非易失性存储器，具有较佳的程序化、抹除化表现以及数据保持能力。此外，由于在形成电荷捕捉复合层，并不需要使用高热预算工艺因此可以降低工艺过程中的热预算。
Description
技术领域
本发明是有关于一种非易失性存储器组件与其制造方法，且特别是有关于一种具有复合层式电荷捕捉层的非易失性存储器与其制造方法。
背景技术
电可抹除可程序化只读存储器(EEPROM)和快闪存储器等已知的基于电荷存储结构的电可程序化和可抹除的非易失性存储器技术用于多种现代化应用。
随着集成电路的尺寸缩小，因为制造过程的可量测性和简易性，所以越来越关注基于电荷捕捉层的存储器单元结构。基于电荷捕捉层的存储器单元结构包括已知的(例如)产业名称是氮化物只读存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)和能带工程硅-氧化物-氮化物-氧化物-硅(BE-SONOS)等结构。这些存储器单元结构通过在电荷捕捉层(例如氮化硅)中捕捉电荷来存储数据。
另外，传统的非易失性存储器主要是以多晶硅材料作为电荷储存层(即浮置栅)，一旦在隧穿氧化层产生漏电路径，所储存的电荷将会全部流失，这对于组件的特性、可靠度以及容忍度都是一大挑战。因此，半导体层-氧化层-氮化层-氧化层-半导体层(SONOS)结构被提出来克服这个问题。因为氮化层富有电荷储存中心，可以做电荷的储存，而且本身为介电层，不会因为隧穿氧化层的漏电路径造成电荷流失。
然而，对于作为SONOS中氮化层材料的氮化硅而言，若为富含氮的氮化硅薄膜，则大多为深能阶的电荷储存中心，电荷捕捉的能力相较于浅能阶缺陷来的差。而若为富含硅的氮化硅薄膜，则大多为浅能阶的电荷储存中心，虽然电荷捕捉能力高，但电荷流失能力也很高，造成很低的电荷储存能力。所以调整氮化层的原子组成成分及其含量，可以影响组件的速度、可靠度以及容忍度等特性。
发明内容
本发明的目的就是在提供一种非易失性存储器，此非易失性存储器具有较佳的程序化与抹除化的能力。
本发明的再一目的是提供一种非易失性存储器的形成方法，以降低工艺过程中的热预算。
本发明提出一种非易失性存储器，其位于一衬底上并包括：一隧穿(tunnel)层、一电荷捕捉复合层、一栅极以及一源极/漏极区。其中，隧穿层位于衬底上，电荷捕捉复合层位于隧穿层上，其中电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物，而栅极位于电荷捕捉复合层上方，源极/漏极区则位于隧穿层两侧的该衬底中。
依照本发明的较佳实施例所述的非易失性存储器，其中电荷捕捉复合层与栅极之间有一阻障绝缘层。
依照本发明的较佳实施例所述的非易失性存储器，其中电荷捕捉复合层由一氮化硅层与一氮氧化硅层或由一氮化硅材质与一氮氧化硅材质所组成。上述氮氧化硅层位于氮化硅层上方。且氮氧化硅层的厚度约占电荷捕捉复合层的厚度的20％至80％之间，或所述的氮氧化硅材质的含量占所述的电荷捕捉复合层的20％至80％。而在此氮氧化硅层中，或所述的氮氧化硅材质中氧原子浓度约为15％以内。
依照本发明的较佳实施例所述的非易失性存储器，其中电荷捕捉复合层由一氮氧化硅材质与一氮化硅材质所组成。上述氮氧化硅材质的含量由电荷捕捉复合层的一上表面至一下表面，逐渐减少。且此氮氧化硅材质中含氧原子的浓度约为15％以内。而电荷捕捉复合层中，氮氧化硅材质的含量约为20％至80％。又，氮氧化硅材质分布于靠近电荷捕捉复合层的一上表面。
依照本发明的较佳实施例所述的非易失性存储器，其中隧穿层包括：一第一氧化层、一隧穿氮化层与一第二氧化层。其中，第一氧化层位于衬底，隧穿氮化层位于第一氧化层上，而第二氧化层位于隧穿氮化层上。而第一氧化层的厚度小于等于2纳米、0.5～2纳米或是小于等于1.5纳米。另外，隧穿氮化层的厚度小于等于2纳米或是1～2纳米。又，第二氧化层的厚度小于等于2纳米或是1.5～2纳米。
本发明又提出一种非易失性存储器的形成方法，适用于一衬底，其方法包括：于衬底上形成一隧穿层。之后，于隧穿层上形成一电荷捕捉复合层，其中该电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物。接着，于电荷捕捉复合层上方形成一栅极。
依照本发明的较佳实施例所述的非易失性存储器的形成方法，其中形成该电荷捕捉复合层的方法，还包括：形成一氮化硅层于该隧穿层上，之后形成一氮氧化硅层于该氮化硅层上。其中，形成氮化硅层的方法包括一化学汽相沉积法、一原子层沉积法或是离子增强化学沉积法。而形成氮氧化硅层的方法包括一化学汽相沉积法或是离子增强化学沉积法。又，氮氧化硅层的厚度占该电荷捕捉复合层厚度的20％至80％之间。再者，电荷捕捉复合层中，氮氧化硅层含氧原子的浓度约为15％以内。
依照本发明的较佳实施例所述的非易失性存储器的形成方法，其中形成该电荷捕捉复合层的方法包括：于隧穿层上形成一氮化硅层，之后进行一氧化工艺，以在氮化硅层中形成一氮氧化硅区，其中氮氧化硅区靠近该氮化硅层的一上表面。另外，于氧化工艺之后，还包括进行一氮化工艺，以使该氮氧化硅区转换成为一富含氮-氮氧化硅区(nitrogen rich-silicon oxynitride)。其中，氮化工艺包括离子氮化工艺与热氮化工艺。又，于氮化工艺之后，电荷捕捉复合层中，氮氧化硅层含氧原子的浓度约为15％以内。此外，富含氮-氮氧化硅区的厚度占该电荷捕捉复合层厚度的20％至80％之间。
依照本发明的较佳实施例所述的非易失性存储器的形成方法还包括于形成栅极之前，于电荷捕捉复合层上形成一阻障绝缘层。其中，阻障绝缘层的材质包括氧化硅、或氮氧化硅、或具有高介电系数的介电材料如氧化铝(Al2O3)或是氧化铪(HfO2)。
依照本发明的较佳实施例所述的非易失性存储器的形成方法，其中形成隧穿层的方法包括：于衬底上形成一第一氧化层，之后于第一氧化层上形成一隧穿氮化层，接着于隧穿氮化层上形成一第二氧化层。而第一氧化层的厚度约小于2纳米、0.5～2纳米或是小于1.5纳米。另外，隧穿氮化层的厚度约小于2纳米或是1～2纳米。又，第二氧化层的厚度约小于2纳米或是1.5～2纳米。
本发明提供具有电荷捕捉复合层的非易失性存储器，其中电荷捕捉复合层由至少两种材质所组成，因此本发明的非易失性存储器相较于使用单一材质，如氮化硅或是氮氧化硅，为电荷捕捉层的非易失性存储器，具有较佳的程序化、抹除化表现以及数据保持能力。此外，由于在形成电荷捕捉复合层的氮氧化硅层或是氮氧化硅区，并不需要使用高热预算工艺因此可以降低工艺过程中的热预算。
附图说明
图1A至图1C绘示为根据本发明一较佳实施例的一种非易失性存储器的形成方法。
图2A至图2C绘示为根据本发明另一较佳实施例的一种非易失性存储器的形成方法。
图3为本发明的非易失性存储器的程序化电压-时间曲线图。
图4为本发明的非易失性存储器的抹除电压-时间曲线图。
图5为本发明的非易失性存储器的数据保持能力曲线图。
附图标号：
100、200：衬底
102、202：隧穿层
102a、202a：第一氧化层
102b、202b：隧穿氮化层
102c、202c：第二氧化层
104、204：电荷捕捉复合层
104a：氮化硅层
104b：氮氧化硅层
106、210：阻障绝缘层
108、212：栅极
110、214：源极/漏极区
204a：氮氧化硅区
204b：富含氮-氮氧化硅区
206：氧化工艺
208：氮化工艺
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1A至图1C绘示为根据本发明一较佳实施例的一种非易失性存储器的形成方法。首先请参照图1A，提供一衬底100，之后于衬底100上形成一隧穿层102。此隧穿层102可以是单一层结构的介电层，此介电层的材质例如是氧化硅或是其他高介电常数的介电材质。而形成此单一结构介电层的方法包括化学汽相沉积法、快速高温工艺、离子氧化工艺。于本实施例中，隧穿层102，如图1A所示，具有多重层结构，而其形成方法包括先于衬底100上形成一第一氧化层102a，接着，于第一氧化层102a上形成一隧穿氮化层102b，最后，在隧穿氮化层102b上形成一第二氧化层102c。也就是本实施例中，隧穿层102是由第一氧化层102a、隧穿氮化层102b以及第二氧化层102c堆栈组成。其中，第一氧化层102a的形成方法包括化学汽相沉积法、原子层沉积法、快速高温工艺、离子氧化工艺。于一实施例中，第一氧化层102a的厚度约小于2纳米。在另一实施例中，第一氧化层102a的厚度约为0.5～2纳米。而再一实施例中，第一氧化层102a的厚度约小于1.5纳米。而隧穿氮化层102b的形成方法包括于氧化层102a上形成一介电层，例如是氧化层或是氮氧化硅层，之后进行一氮化工艺，将上述介电层氮化成隧穿氮化层102b。于一实施例中，形成此隧穿氮化层102b的方法还包括进行一化学汽相沉积法或是一原子层沉积法，以于第一氧化层102a上形成隧穿氮化层102b。于一实施例中，隧穿氮化层102b的厚度约小于2纳米。在另一实施例中，隧穿氮化层102b的厚度约为1～2纳米。再者，形成第二氧化层102c的方法包括于隧穿氮化层102b上形成一介电层，例如是氮化层或是氮氧化硅层，之后进行一氧化工艺，将上述介电层氧化成第二氧化层102c。于另一实施例中，形成此第二氧化层102c的方法还包括进行一化学汽相沉积法或是一原子层沉积法，以于隧穿氮化层102b上形成第二氧化层102c。于一实施例中，第二氧化层102c的厚度约小于2纳米。在另一实施例中，第二氧化层102c的厚度约为1.5～2纳米。
继之，请参照图1B，于隧穿层102上形成一电荷捕捉复合层104。值得注意的是，此电荷捕捉复合层104是具有至少两种不同材质的多重材质复合层，也就是，电荷捕捉复合层104的材质至少包括一氮化物与一氮氧化物。于此实施例中，此电荷捕捉复合层104是由一氮化硅层104a与一氮氧化硅层104b所堆栈组成，且氮氧化硅层104b位于氮化硅层104a上。然而本发明的电荷捕捉复合层104的结构并不限于上述所描述的结构，于另一实施例中，电荷捕捉复合层104也可以是以一层氮化硅层堆栈于一层氮氧化硅层上的架构所组成。另外，于本实施例中，形成氮化硅层104a的方法包括一化学汽相沉积法、离子增强化学沉积法、或是一原子层沉积法，而形成氮氧化硅层104b的方法包括一化学汽相沉积法或是离子增强化学沉积法。再者，于此电荷捕捉复合层104中，氮氧化硅层104b的厚度占电荷捕捉复合层104厚度的20％至80％之间，而且电荷捕捉复合层104中，氮氧化硅层含氧原子的浓度约为15％以内。
接着，请参照图1C，于电荷捕捉复合层104上，形成一阻障绝缘层(blockinglayer)106与栅极108，之后定义并图案化栅极108、阻障绝缘层106、电荷捕捉复合层104与隧穿层102，并且于图案化后隧穿层102两侧所裸露的衬底100中，形成源极/漏极区110，以完成非易失性存储器的制造。于本实施例中，阻障绝缘层106的材质包括氧化硅、氮氧化硅或是其他具有高介电常数的介电材质如氧化铝(Al2O3)或是氧化铪(HfO2)，而栅极108例如是由上下堆栈的金属或是金属硅化物层与多晶硅层所组成。上述的金属或是金属硅化物包括钨以及硅化钨。
继之，仍请参照图1C，于本实施例中，本发明提供一非易失性存储器的结构。于一衬底上100依序堆栈隧穿层102、电荷捕捉复合层104、阻障绝缘层106以与门极106。而电荷捕捉复合层104由氮化硅层104a与氮氧化硅层104b上下堆栈所组成。于此实施例中，电荷捕捉复合层104由氮化硅层104a与氮氧化硅层104b上下堆栈所组成，然而本发明的电荷捕捉复合层104的结构并不限于上述的结构。于另一实施例中，本发明的电荷捕捉复合层以氮氧化层与氮化硅层由下而上堆栈而成。
于本实施例中，氮氧化硅层104b的厚度约占电荷捕捉复合层104的厚度的20％至80％之间。此外，电荷捕捉复合层104中，氮氧化硅层含氧原子的浓度约为15％以内。再者，隧穿层102包括第一氧化层102a位于衬底100上，隧穿氮化层102b位于第一氧化层102a上以及第二氧化层102c位于隧穿氮化层102b上。而本发明的非易失性存储器，还包括源极/漏极区110位于隧穿层102两侧的衬底100中。
于本实施例中，电荷捕捉复合层104是由下而上堆栈的氮化硅层104a与氮氧化硅层104b所组成，然而本发明的电荷捕捉复合层104并不受限于此结构。
图2A至图2C绘示为根据本发明另一较佳实施例的一种非易失性存储器的形成方法。于此实施例中，请参照图2A，于其上具有一隧穿层202的一衬底202上形成一电荷捕捉复合层204。其中，隧穿层202的结构与其形成方法与前实施例中隧穿层102的结构与形成方法相同，因此不在此作赘述。而此电荷捕捉复合层204是由至少两种不同材质组成，也即，电荷捕捉复合层204的材质至少包括一氮化物与一氮氧化物，而电荷捕捉复合层204的形成方法包括：于隧穿层202上形成一氮化硅层204。之后，进行一氧化工艺206，以在氮化硅层204中形成一氮氧化硅区204a，其中氮氧化硅区204a靠近氮化硅层204的一上表面205。
接着，请参照图2B，进行一氮化工艺208，以使氮氧化硅区204a转换成为一富含氮-氮氧化硅区(nitrogen rich-silicon oxynitride)204b。其中氮化工艺208包括离子氮化工艺与热氮化工艺。而且于氮化工艺208之后，电荷捕捉复合层204中，氮氧化硅区含氧原子的浓度约为15％以内。且富含氮-氮氧化硅区204b的厚度占电荷捕捉复合层204厚度的20％至80％之间。又，电荷捕捉复合层204中仅含氮化硅材质的厚度不小于4纳米，且富含氮-氮氧化硅区204b的厚度不大于4纳米。
接着，请参照图2C，于电荷捕捉复合层204上，形成一阻障绝缘层210与栅极212，之后定义并图案化栅极212、阻障绝缘层210、电荷捕捉复合层204与隧穿层202，并且于图案化后隧穿层202两侧所裸露的衬底200中，形成源极/漏极区214，以完成非易失性存储器的制造。于本实施例中，阻障绝缘层210的材质包括氧化硅、氮氧化硅或是其他具有高介电常数的介电材质如氧化铝(Al2O3)或是氧化铪(HfO2)，而栅极212例如是由上下堆栈的金属或是金属硅化物层与多晶硅层所组成。上述的金属或是金属硅化物包括钨以及硅化钨。
接着，仍旧请参照图2C，于本实施例中，本发明的提供一非易失性存储器结构。于一衬底上200依序堆栈隧穿层202、电荷捕捉复合层204、阻障绝缘层210以与门极212。而电荷捕捉复合层204由至少两种材质所组成，例如包括一氮氧化硅材质与一氮化硅材质。其中，氮氧化硅材质的含量由电荷捕捉复合层204的一上表面205至一下表面207，逐渐减少。另外，电荷捕捉复合层204中，氮氧化硅材质含氧原子的浓度约为15％以内。再者，氮氧化硅材质的含量约为20％至80％。氮氧化硅材质分布于靠近电荷捕捉复合层204的一上表面，并且形成一氮氧化硅区204a(如图2A所示)或是富含氮-氮氧化硅区204b。
此外，隧穿层202包括第一氧化层202a位于衬底200上，隧穿氮化层202b位于第一氧化层202a上以及第二氧化层202c位于隧穿氮化层202b上。而本发明的非易失性存储器，还包括源极/漏极区214位于隧穿层202两侧的衬底200中。
图3为本发明的非易失性存储器的程序化电压-时间曲线图。图4为本发明的非易失性存储器的抹除电压-时间曲线图。图5为本发明的非易失性存储器的数据保持能力曲线图。请参照图3，可以得知本发明的具有电荷捕捉复合层的非易失性存储器，相较于使用氮氧化硅为材质的电荷捕捉层具有较佳的程序化表现，并且当电荷捕捉复合层中的氮氧化硅层或是氮氧化硅区中的氮原子含量增加时，也即氮氧化硅层或是氮氧化硅区的光折射率提高时，本发明的具有电荷捕捉复合层的非易失性存储器的程序化表现仍维持稳定。请参照图4与图5，本发明的具有电荷捕捉复合层的非易失性存储器，相较于单纯使用氮化硅为材质的电荷捕捉层，具有较佳的抹除化能力与数据保持能力。
综上所述，本发明提供具有电荷捕捉复合层的非易失性存储器，其中电荷捕捉复合层由至少两种材质所组成，因此本发明的非易失性存储器相较于使用单一材质，如氮化硅或是氮氧化硅，为电荷捕捉层的非易失性存储器，具有较佳的程序化、抹除化表现以及数据保持能力。此外，由于在形成电荷捕捉复合层的氮氧化硅层或是氮氧化硅区，并不需要使用高热预算工艺因此可以降低工艺过程中的热预算。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (26)
1.一种非易失性存储器，位于一衬底上，其特征在于，该非易失性存储器包括：
一隧穿层位于所述的衬底上；
一电荷捕捉复合层位于所述的隧穿层上，其中该电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物；
一栅极位于所述的电荷捕捉复合层上方；以及
一源极/漏极区位于所述的隧穿层两侧的衬底中；
其中，所述的电荷捕捉复合层由一氮化硅层与一氮氧化硅层或由一氮化硅材质与一氮氧化硅材质所组成，所述的氮氧化硅层中，或所述的氮氧化硅材质中氧原子浓度为15％以内。
2.如权利要求1所述的非易失性存储器，其特征在于，所述的电荷捕捉复合层与所述的栅极之间有一阻障绝缘层。
3.如权利要求1所述的非易失性存储器，其特征在于，所述的氮氧化硅层位于所述的氮化硅层上方。
4.如权利要求1所述的非易失性存储器，其特征在于，所述的氮氧化硅层的厚度占所述的电荷捕捉复合层的厚度的20％至80％之间，或所述的氮氧化硅材质的原子浓度占所述的电荷捕捉复合层的原子浓度的20％至80％。
5.如权利要求1所述的非易失性存储器，其特征在于，所述的氮氧化硅材质的含量由所述电荷捕捉复合层的一上表面至一下表面，逐渐减少。
6.如权利要求1所述的非易失性存储器，其特征在于，所述的氮氧化硅材质分布于靠近所述的电荷捕捉复合层的一上表面。
7.一种非易失性存储器，位于一衬底上，其特征在于，该非易失性存储器包括：
一隧穿层位于所述的衬底上；
一电荷捕捉复合层位于所述的隧穿层上，其中该电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物，其中，所述的氮氧化物中氧原子浓度为15％以内；
一栅极位于所述的电荷捕捉复合层上方；以及
一源极/漏极区位于所述的隧穿层两侧的衬底中；
其中，所述的隧穿层包括：
一第一氧化层位于所述的衬底上；
一隧穿氮化层位于所述的第一氧化层上；以及
一第二氧化层位于所述的隧穿氮化层上。
8.如权利要求7所述的非易失性存储器，其特征在于，所述的第一氧化层的厚度小于等于2纳米。
9.如权利要求7所述的非易失性存储器，其特征在于，所述的第一氧化层的厚度为0.5～2纳米。
10.如权利要求7所述的非易失性存储器，其特征在于，所述的第一氧化层的厚度小于等于1.5纳米。
11.如权利要求7所述的非易失性存储器，其特征在于，所述的隧穿氮化层的厚度小于等于2纳米。
12.如权利要求7所述的非易失性存储器，其特征在于，所述的隧穿氮化层的厚度为1～2纳米。
13.如权利要求7所述的非易失性存储器，其特征在于，所述的第二氧化层的厚度小于等于2纳米。
14.如权利要求7所述的非易失性存储器，其特征在于，所述的第二氧化层的厚度为1.5～2纳米。
15.一种非易失性存储器的形成方法，适用于一衬底，其特征在于，该方法包括：
于所述的衬底上形成一隧穿层；
于所述的隧穿层上形成一电荷捕捉复合层，其中该电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物；
于所述的电荷捕捉复合层上方形成一栅极；以及
图案化所述的栅极、电荷捕捉层与隧穿层，并且于所述的图案化的隧穿层两侧的衬底中形成一源极/漏极区；
其中，形成所述的电荷捕捉复合层的方法包括：
于所述的隧穿层上形成一氮化硅层；以及
进行一氧化工艺，以在所述的氮化硅层中形成一氮氧化硅区，其中该氮氧化硅区靠近该氮化硅层的一上表面；
进行一氮化工艺，以使所述的氮氧化硅区转换成为一富含氮-氮氧化硅区，其中，所述的富含氮-氮氧化硅区中氧原子浓度为15％以内。
16.如权利要求15所述的非易失性存储器的形成方法，其特征在于，形成所述的氮化硅层的方法包括一化学汽相沉积法，或一原子层沉积法。
17.如权利要求15所述的非易失性存储器的形成方法，其特征在于，形成所述的氮化硅层的方法包括一离子增强化学沉积法。
18.如权利要求15所述的非易失性存储器的形成方法，其特征在于，形成所述的氮氧化硅层的方法包括一化学汽相沉积法。
19.如权利要求15所述的非易失性存储器的形成方法，其特征在于，形成所述的氮氧化硅层的方法包括一离子增强化学沉积法。
20.如权利要求15所述的非易失性存储器的形成方法，其特征在于，所述的氮氧化硅层的厚度占所述的电荷捕捉复合层厚度的20％至80％之间。
21.如权利要求15所述的非易失性存储器的形成方法，其特征在于，所述的氮化工艺包括离子氮化工艺与热氮化工艺。
22.如权利要求15所述的非易失性存储器的形成方法，其特征在于，所述的富含氮-氮氧化硅区的厚度占所述的电荷捕捉复合层厚度的20％至80％之间。
23.如权利要求15所述的非易失性存储器的形成方法，其特征在于，所述的方法还包括于形成所述的栅极之前，于所述的电荷捕捉复合层上形成一阻障绝缘层。
24.如权利要求23所述的非易失性存储器的形成方法，其特征在于，所述的阻障绝缘层的材质包括氧化硅，或氮氧化硅，或具有高介电系数的介电材质。
25.如权利要求24所述的非易失性存储器的形成方法，其特征在于，所述的高介电系数的介电材质包括氧化铝或是氧化铪。
26.一种非易失性存储器的形成方法，适用于一衬底，其特征在于，该方法包括：
于所述的衬底上形成一隧穿层；
于所述的隧穿层上形成一电荷捕捉复合层，其中该电荷捕捉复合层的材质至少包括一氮化物与一氮氧化物，所述的氮氧化物中氧原子浓度为15％以内；
于所述的电荷捕捉复合层上方形成一栅极；以及
图案化所述的栅极、电荷捕捉层与隧穿层，并且于所述的图案化的隧穿层两侧的衬底中形成一源极/漏极区；
其中，形成所述的隧穿层的方法包括：
于所述的衬底上形成一第一氧化层；
于所述的第一氧化层上形成一隧穿氮化层；以及
于所述的隧穿氮化层上形成一第二氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710140283XA CN101364615B (zh) | 2007-08-08 | 2007-08-08 | 非易失性存储器与非易失性存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710140283XA CN101364615B (zh) | 2007-08-08 | 2007-08-08 | 非易失性存储器与非易失性存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101364615A CN101364615A (zh) | 2009-02-11 |
| CN101364615B true CN101364615B (zh) | 2011-05-25 |
Family
ID=40390872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710140283XA Active CN101364615B (zh) | 2007-08-08 | 2007-08-08 | 非易失性存储器与非易失性存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101364615B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872767B (zh) * | 2009-04-24 | 2013-02-06 | 上海华虹Nec电子有限公司 | Sonos器件的氮化硅陷阱层橄榄形能带间隙结构及制造方法 |
| CN102376555B (zh) * | 2010-08-26 | 2013-09-11 | 上海华虹Nec电子有限公司 | On膜氧化作为隧穿电介质提升sonos可靠性的方法 |
| US9412598B2 (en) * | 2010-12-20 | 2016-08-09 | Cypress Semiconductor Corporation | Edge rounded field effect transistors and methods of manufacturing |
| CN103066074A (zh) * | 2011-10-21 | 2013-04-24 | 华东师范大学 | 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法 |
| CN103066023A (zh) * | 2011-10-21 | 2013-04-24 | 上海华虹Nec电子有限公司 | 一种改善sonos存储器可靠性性能的方法 |
| CN102709330B (zh) * | 2012-05-22 | 2016-04-27 | 上海华力微电子有限公司 | 一种具有低操作电压的be-sonos结构器件及形成方法 |
| WO2022051887A1 (en) * | 2020-09-08 | 2022-03-17 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices having dummy channel structures and methods for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1571161A (zh) * | 2003-04-30 | 2005-01-26 | 三星电子株式会社 | 非易失性半导体存储器件及其制造方法 |
| CN1832201A (zh) * | 2005-02-16 | 2006-09-13 | 三星电子株式会社 | 具有多个捕获膜的非易失性存储器件 |
-
2007
- 2007-08-08 CN CN200710140283XA patent/CN101364615B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1571161A (zh) * | 2003-04-30 | 2005-01-26 | 三星电子株式会社 | 非易失性半导体存储器件及其制造方法 |
| CN1832201A (zh) * | 2005-02-16 | 2006-09-13 | 三星电子株式会社 | 具有多个捕获膜的非易失性存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101364615A (zh) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8343840B2 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
| JP5459650B2 (ja) | 不揮発性半導体記憶装置のメモリセル | |
| TWI415269B (zh) | 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置 | |
| JP4594973B2 (ja) | 不揮発性半導体記憶装置 | |
| CN101364615B (zh) | 非易失性存储器与非易失性存储器的形成方法 | |
| TWI609480B (zh) | Non-volatile semiconductor memory and non-volatile semiconductor memory manufacturing method | |
| US7772072B2 (en) | Method for manufacturing non-volatile memory | |
| KR20080031594A (ko) | 전하 트랩형 메모리 소자 | |
| US20090134450A1 (en) | Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same | |
| JP2009267366A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20080047996A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| CN106783867B (zh) | 存储器电荷存储结构中的吸气剂 | |
| JP2010062387A (ja) | 不揮発性半導体記憶装置 | |
| JP2011222932A (ja) | 連続する電荷蓄積誘電体スタックを有する不揮発性メモリアレイ | |
| JP5150606B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100945923B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR20080082844A (ko) | 전하 트랩형 메모리 소자 | |
| KR101231456B1 (ko) | 플래시 메모리 소자 | |
| TWI426610B (zh) | 電荷儲存元件及其製造方法 | |
| US20090050954A1 (en) | Non-volatile memory device including charge trap layer and method of manufacturing the same | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100880230B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20090084140A (ko) | 저온 고압 열처리를 이용한 비휘발성 메모리 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |