JP4870396B2 - 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機 - Google Patents

Description

本発明は、データ通信システムに用いられる適応型プリエンファシス装置、データ通信用送信機、データ通信用送受信装置、及び適応型プリエンファシス方法に関する。

高速にプリント配線などの伝送線を介してデータを伝送する場合、伝送線の特性に起因して信号間干渉（ＩＳＩ）が発生する。信号間干渉（ＩＳＩ）によって受信された信号の振幅と位相とは著しく歪曲され、受信段でビット誤謬を起こす主な原因となる。伝送線の長さが長くなり、データ伝送速度が増加することによって受信段で受信された信号の振幅と位相とは更に著しく歪曲される。
このような信号間干渉（ＩＳＩ）による歪曲を補償するために受信段では適応型である決定帰還等化器（ＤＥＦ）を用いる。適応型決定帰還等化器は、等化器のタップ係数をチャンネル特性に合わせて継続更新することによって、受信段から受信される信号の大きさと遅延特性とを補償する。

また、受信段で受信された信号の信号間干渉（ＩＳＩ）を減少させるために、伝送線の長さ、伝送速度などの伝送条件によってプリエンファシス強度を調節して信号をプリエンファシスして伝送する。即ち、高い周波数成分は低い周波数成分に比べて伝送線を通じて更に減衰されるので、送信段では高い周波数成分に対応するデータは強調（ｐｒｅ−ｅｍｐｈａｓｉｓ）した後、伝送する。
送信機側でデータをプリエンファシスして伝送線を介して受信機側に伝送する場合、最適のプリエンファシス強度値が存在する。前記伝送データのうちの高周波成分の減衰程度がＰＣＢ上のプリントパターンのように伝送線の長さによって変わる。伝送線の長さが変わることによって特定長さに適合した最適のプリエンファシス強度値が存在する。

もし、高周波成分のプリエンファシス強度値が大きすぎると、受信機側で受信したデータのアイサイズの測定値が減少するようになる。
送信機と受信機とがアセンブリされて用いられるデータ通信システムにおいて、伝送線の長さ及び伝送速度のような伝送条件は変化することができ、この場合、受動的に伝送条件を満たす最適のプリエンファシス強度値を設定する。
しかし、伝送速度が増加するにつれ信号間干渉（ＩＳＩ）が増加し、プリエンファシス強度を受動的に調節し難くなる。
また、従来には、送信機側のプリエンファシス回路で受動的に設定されたプリエンファシス値で伝送線を介して伝送する場合、送信機側で前記設定されたプリエンファシス値が最適のプリエンファシス値であるか否かを確認し難かった。

したがって、本発明の目的は、適応型プリエンファシスデータの伝送をループバックするための方法及び送信機を提供することにある。

前述した本発明の目的を達成するための本発明の一側面による適応型プリエンファシス装置は、プリエンファシス回路及びプリエンファシスコントローラを含む。プリエンファシス回路は、プリエンファシス制御値に基づいて、直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する。プリエンファシスコントローラは、前記プリエンファシスされた直列データストリームの伝送エラーの測定値を前記受信機から第２伝送線を介して受信し、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定する。

また、本発明の目的を達成するための他の側面による適応型プリエンファシス装置は、プリエンファシス制御値に基づいて、第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、前記第１直列データを前記受信機を経てループバックさせた後、第２伝送線を介して受信した第２直列データストリームの伝送エラーを測定する伝送エラー測定機と、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス強度値に設定するプリエンファシスコントローラとを含む。

また、本発明の目的を達成するための本発明の一側面によるデータ通信用送信機は、ｋ（ｋは２以上の自然数）ビットの並列データストリームの発生器と、前記並列データストリームを直列データストリームに変換するシリアライザと、プリエンファシス制御値に基づいて前記直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、前記伝送された直列データストリームの伝送エラーの測定値を前記受信機から第２伝送線を介して提供を受け、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含む。

また、本発明の目的を達成するための本発明の他の側面によるデータ通信用送信機は、ｋ（ｋは２以上の自然数）ビットの第２並列データを発生させるパターン発生器と、前記第１並列データを第１直列データストリームにシリアライズするシリアライザと、プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、前記第１直列データストリームを前記受信機を経てループバックさせた後、第２伝送線を介して受信した第２直列データストリームを第２並列データにデシリアライズするデシリアライザと、 前記第２並列データの伝送エラーを測定する伝送エラー測定機と、 前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラとを含む。

また、本発明の目的を達成するための本発明の一側面によるデータ通信用送受信装置は、第１伝送線と、ｋ（ｋは２以上の自然数）ビットの第１並列データをシリアライズさせた第１直列データストリームを前記第１伝送線を介して伝送する送信機と、第２伝送線と、 前記第１伝送線を介して受信した第２直列データストリームの伝送エラーを測定して前記測定された伝送エラーを前記第２伝送線を介して前記送信機に伝送する受信機とを含む。前記送信機は、前記第１並列データを発生させるパターン発生器と、前記第１並列データを前記第１直列データストリームにシリアライズするシリアライザと、プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送するプリエンファシス回路と、前記伝送エラーを前記受信機から前記第２伝送線を介して提供を受け、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含む。

また、本発明の目的を達成するための本発明の他の側面によるデータ通信用送受信装置は、第１伝送線と、ｋ（ｋは２以上の自然数）ビットの第１並列データをシリアライズさせた第１直列データストリームを前記第１伝送線を介して伝送する送信機と、第２伝送線と、前記第１直列データストリームを受信して前記第２伝送線を介して前記送信機にループバックさせる受信機とを含む。前記送信機は、前記第１並列データを発生させるパターン発生器と、前記第１並列データを前記第１直列データストリームにシリアライズするシリアライザと、プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送するプリエンファシス回路と、前記第１直列データを前記受信機を経てループバックさせた第２直列データストリームの伝送エラーを測定する伝送エラー測定機と、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含む。

また、本発明の目的を達成するための本発明の一側面による適応型プリエンファシス方法は、複数のプリエンファシス制御値で第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する段階と、前記プリエンファシスされた第１直列データストリームを第２伝送線を介して送信機にループバックさせる段階と、前記第２伝送線を介してループバックされた第２直列データストリームの伝送エラーを測定する段階と、前記測定された伝送エラーを前記複数のプリエンファシス制御値別に割り当てる段階と、前記伝送エラーが最小になるプリエンファシス制御値を最適のプリエンファシス強度値に設定する段階と、を含む。

また、本発明の目的を達成するための本発明の他の側面による適応型プリエンファシス方法は、送信機で複数のプリエンファシス制御値で第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する段階と、前記受信機で前記伝送された第１直列データストリームの伝送エラーを測定する段階と、受信機で前記測定された伝送エラーを第２伝送線を介して前記送信機に伝送する段階と、前記送信機で前記測定された伝送エラーを前記複数のプリエンファシス制御値別に割り当てる段階と、前記送信機で前記伝送エラーが最小になるプリエンファシス制御値を最適のプリエンファシス制御値に設定する段階と、を含む。

また、本発明の目的を達成するための本発明の一側面によるデータ送信方法は、受信機から送信機に提供されたエラーフィードバック信号に基づいて伝送線を介して送信機によって伝送するためのデータをプリエンファシスする段階を含むことを特徴とする。

また、本発明の目的を達成するための本発明の他の側面によるデータ送信方法は、（ａ）プリエンファシス回路を含む送信機を初期化する段階と、（ｂ）伝送線を介して前記送信機によって受信機に伝送するためのデータを所定のプリエンファシス強度値を用いてプリエンファシスする段階と、（ｃ）前記受信機から前記送信機に提供される前記プリエンファシスされたデータのエラー値を含むエラーフィードバック信号を受信する段階と、（ｄ）前記送信されたデータをプリエンファシスするために用いられる前記所定のプリエンファシス強度値に対応する前記エラー値を記録する段階と、 （ｅ）前記所定のプリエンファシス強度値を変更して後続順序の所定のプリエンファシス強度値を提供する段階と、（ｆ）前記所定のプリエンファシス強度値を前記後続順序の所定のプリエンファシス強度値として更新する段階と、（ｇ）前記プリエンファシスされたデータが最大のプリエンファシス強度値を用いて送信されるまで前記（ｂ）〜（ｆ）の段階を反復的に行う段階と、（ｈ）前記記録されたエラー値の最小値に対応する前記プリエンファシス強度値を決定して使用可能なプリエンファシス強度値を提供する段階と、（ｉ）前記使用可能なプリエンファシス強度値を適用して伝送のための前記プリエンファシスされたデータを提供する段階と、を含むことを特徴とする。

また、本発明の目的を達成するための本発明の一側面による送信機は、プリエンファシス回路に提供されるエラーフィードバック信号に基づいて伝送のためのプリエンファシスされたデータを伝送線を介して提供されるプリエンファシス回路と、前記伝送線を介して受信機によって提供される前記伝送のためのプリエンファシスされたデータに含まれたエラー値に基づいて前記エラーフィードバック信号を提供するプリエンファシス制御回路と、を含むことを特徴とする。

以下、添付した図面を参照して、本発明の望ましい実施例をより詳細に説明する。
データ通信システムを構成する受信機または受信機に用いられるシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）は、ｋ（２以上の自然数）の並列データをシリアライズして伝送線を介して直列データストリームを送受信する。

本発明では、伝送線を介して直列データを送受信する過程において、伝送線の特性による信号間干渉（ＩＳＩ）を最小化することができる最適のプリエンファシス強度値を自動的に探索する。例えば、シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）がパワーオンされた場合、最適のプリエンファシス強度値の探索モードが実行され、最適のプリエンファシス強度値が得られた後には、得られた最適のプリエンファシス強度値として直列データを伝送線を介して伝送する。

この場合、最適のプリエンファシス強度値探索モードは、パワーオンされるたびに毎回実行することもでき、伝送線が変更しない限り、得られた最適のプリエンファシス強度値を不揮発性メモリに保存し、後のパワーオンのときにプリエンファシス強度値として用いることもできる。

以下、シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）がパワーオンされた場合、最適のプリエンファシス強度値探索モードが実行される場合を例として説明する。
図１は、本発明の第１実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との直列データ通信システムを示したブロック図である。
図１を参照すると、送信機１００ａは、パターン発生器１１０、シリアライザ１２０、プリエンファシス回路１３０、プリエンファシスコントローラ１４０、レジスタ１５０、及びデシリアライザ１６０を含む。受信機１００ｂは、イコライザ２１０、デシリアライザ２２０、ビットエラー算出部２００、マルチプリクサ２５０、シリアライザ２６０、及び出力ドライバ２７０を含む。

シリアライザ１２０は、ｋ（ｋは２以上の自然数）ビットの並列データストリーム１０１をパターン発生器１１０から提供を受けて直列データストリームに変換する。
プリエンファシス回路１３０は、出力ドライバ１３２、及びプリエンファシスドライバ１３６を含む。

出力ドライバ１３２は、直列データのうち、入力信号１２２（ＩＮ，ＩＮＢ）の入力を受けて差動増幅してプリエンファシスドライバ１３６と共にプリエンファシスされた出力信号１３４（ＯＵＴ，ＯＵＴＢ）を出力する。データビットＩＮＢは、データビットＩＮを反転させた信号である。出力信号ＯＵＴＢは、出力信号ＯＵＴデータビットＩＮを反転させた信号である。

プリエンファシスドライバ１３６は、プリエンファシスコントローラ１４０からプリエンファシス制御値を所定個数のビット値ｎとして入力を受け、所定ビットで構成されたプリエンファシス強度値（ｎ）に対応するよう、入力信号１２２（ＩＮ及びＩＮＢ）を遅延させた入力信号１２４（ＤＩＮ及びＤＩＮＢ）をプリエンファシスする。例えば、プリエンファシス制御値は、所定個数のビットで構成される。例えば、プリエンファシス制御値は、プリエンファシス強度値である。ＤＩＮは、データビットＩＮを所定時間−例えば１Ｕ．Ｉ（Ｕｎｉｔ Ｉｎｔｅｒｖａｌ）−だけ遅延させた信号であり（図４参照）、ＤＩＮＢはデータビットＤＩＮを反転させた信号である。

プリエンファシスコントローラ１４０は、受信機１００ｂ、例えば、シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）から受信された伝送エラーデータをデコードしてそれぞれのプリエンファシス強度値別に割り当てる。伝送エラーデータは、例えば、ビットエラー回数、ジッタ値またはアイサイズになってもよい。

ここでは、伝送エラーデータがビットエラー回数である場合を例として説明する。それぞれのプリエンファシス強度値（ｎ）別に割り当てられたビットエラー回数は、レジスタ１５０に保存される（図２参照）。
プリエンファシスコントローラ１４０は、ビットエラー回数が最小になるプリエンファシス強度値（ｎ）を最適のプリエンファシス値に設定する。

例えば、図２に示したように、送信機１００ａのプリエンファシス回路１３０にて、０．１のプリエンファシス強度値（ｎ）でプリエンファシスしてデータ信号を伝送線３０を介して受信機１００ｂに伝送する場合、受信機１００ｂで測定された伝送されたデータ信号のビットエラー回数は１００である。

図２に示したように、それぞれのプリエンファシス強度値（ｎ）別にビットエラー回数が割り当てられた場合、受信機１００ｂで測定された伝送されたデータ信号のビットエラー回数が最小である場合は、送信機１００ａのプリエンファシス回路１３０で０．４のプリエンファシス強度値（ｎ）にプリエンファシスした場合である。

プリエンファシス回路１３０では、以後、最適のプリエンファシス値で直列データを伝送線３０を介して受信機１００ｂに伝送することによって、受信機１００ｂにおけるビットエラー発生を最小化することができる。

送信機１００ａのデシリアライザ１６０では、受信機１００ｂから伝送線３２を介してシリアライズされたデータ１６２（ビットエラー回数データまたはデータ）を受信してデシリアライズする。デシリアライザ１６０は、デシリアライズしたビットエラー回数データ１６４をプリエンファシスコントローラ１４０に提供し、データ（受信機１００ｂの２４４に対応するデータ）１６８をデシリアライズして他の処理ブロック（図示せず）に出力する。

受信機１００ｂでは、伝送線３０を介して受信した直列データのビットエラー回数を測定して測定されたビットエラー回数を伝送線３２を介して送信機１００ａに伝送する。

具体的に、イコライザ（または等化器）２１０は、伝送線３０を介して伝送される過程で信号間干渉（ＩＳＩ）によるデータ信号２０１の歪曲を補償する。即ち、データ信号２０１の大きさと遅延特性とを補償する。例えば、イコライザ２１０は、イコライザのタブ係数を伝送チャンネル特性に合うように継続更新させる適応型決定帰還等化器になることもできる。

デシリアライザ２２０は、イコライザ２１０の出力信号２０３をデシリアライズしてデシリアライズされた出力データ２２２を出力する。
ビットエラー算出部２００は、パターン比較器２３０及びエラー カウンタ２４０を含む。

パターン比較器２３０は、ＢＩＳＴ方式を適用してデシリアライザ２２０の出力データ２２２と予め準備されていたテストパターンとを比較することによってデータ２２２にビットエラーが発生したか否かを判断する。受信機１００ｂの予め準備されていたテストパターンは送信機１００ａのパターン発生器１１０で発生されたデータパターンと同一のパターンを用いることができる。

エラーカウンタ２４０は、パターン比較器２３０から出力されるビットエラー信号をカウントする。即ち、エラーカウンタ２４０は、特定のプリエンファシス強度値を用いて伝送線３０を介して伝送されたデータのビットエラー回数をカウントする。
マルチプレクサ２５０は、動作モードによって所定の選択信号によって受信機１００ｂのデータ２４４と算出されたビットエラー回数データ２４２のうちの一つ２５２をシリアライザ２６０に提供する。

例えば、マルチプレクサ２５０は、最適のプリエンファシス探索モードでは、算出されたビットエラー回数データ２４２をシリアライザ２６０に提供し、最適のプリエンファシス探索モードが終了した後のデータ伝送モードではデータ２４４をシリアライザ２６０に提供する。例えば、データ２４４は、ハードディスクドライバ（ＨＤＤ）から提供するデータとすることができる。

シリアライザ２６０は、算出されたビットエラー回数データ２４２またはデータ２４４をシリアライズし、出力ドライバ２７０はシリアライザ２６０の出力を増幅して伝送線３２を介して送受信機１００ａに伝送する。

この場合、受信機１００ｂに別途のプリエンファシスドライバ（図示せず）を具備し、算出されたビットエラー回数データまたはデータ２４４を所定のプリエンファシス強度値としてプリエンファシスして伝送線３２を介して送信機１００ａに伝送することもできる。

図３は、図１の出力ドライバとプリエンファシスドライバの一例を示した回路図であり、図４は、図３の出力ドライバとプリエンファシスドライバに入力される信号を示したタイミング図である。

図３乃至図４を参照すると、出力ドライバ１３２は抵抗Ｒ１、Ｒ２、トランジスタＭ１、Ｍ２、及びＭ８を含み、プリエンファシスドライバ１３６は、トランジスタＭ３、Ｍ４、Ｍ５、Ｍ６、及びＭ７を含む。

トランジスタＭ８のゲート電極は、バイアス電圧（Ｖｂｉａｓ）と結合し、定電流源として動作する。バイアス電圧（Ｖｂｉａｓ）によってトランジスタＭ８の定電流の大きさ（ｍａｇｎｉｔｕｄｅ）が決定される。

出力ドライバ１３２は、シリアライズされた入力データビットＩＮ（１２２ａ）及びＩＮＢ（１２２ｂ）をそれぞれトランジスタＭ１及びＭ２のゲート電極を介して入力を受けて差動増幅する。

トランジスタＭ５、Ｍ６、及びＭ７のゲート電極としては、それぞれ所定のビット値で構成されたプリエンファシス強度値（ｎ）が入力され、それぞれのビット値によってＭ５、Ｍ６、及びＭ７を介して流れる定電流Ｉ２、Ｉ３、及びＩ３の大きさを調節することができる。図３では、プリエンファシス強度値（ｎ）が、例えば、Ｓ１、Ｓ２、及びＳ３の三つのビットで構成された場合を示す。しかし、プリエンファシス強度値（ｎ）は三つのビットに限定されず、２、４、５，…個のビットとしても構成することができる。

プリエンファシスドライバ１３６は、データビットＤＩＮ（１２４ａ）及びＤＩＮＢ（１２４ｂ）の入力を受け、プリエンファシス強度値（ｎ）を用いてデータビットＤＩＮ（１２４ａ）及びＤＩＮＢ（１２４ｂ）を差動増幅する。

以下、図３乃至図５を参照して出力ドライバ１３２及びプリエンファシスドライバ１３６の動作を説明する。
図５は、図３の出力ドライバとプリエンファシスドライバの出力信号を示したタイミング図である。具体的に、出力信号Ｙは、プリエンファシスドライバ１３６が動作せず、出力ドライバ１３２のみ動作する場合のプリエンファシス回路１３０の出力信号を示す。また、出力信号ＥＭＰ＿Ｙは、出力ドライバ１３２が動作せず、プリエンファシス１３６のみ動作する場合のプリエンファシス回路１３０の出力信号を示す。

まず、プリエンファシスドライバ１３６が動作せず、出力ドライバ１３２のみが動作する場合に対して説明する。入力データビットＩＮ（１２２ａ）がハイレベルを有する場合、トランジスタＭ１がターンオンされ、トランジスタＭ２はターンオフされる。その結果、抵抗Ｒ１、トランジスタＭ１、及びトランジスタＭ８を通じて電流経路が形成され、出力ノードＹ１は抵抗Ｒ１を通じた電圧降下によってローレベルを有する。トランジスタＭ２は、ターンオフされるので、出力ノードＹ２はハイレベルを有する。

逆に、入力データビットＩＮ（１２２ａ）がローレベルを有する場合、トランジスタＭ１がターンオフされ、トランジスタＭ２はターンオンされる。その結果、出力ノードＹ１は、ハイレベルを有し、出力ノードＹ２は、抵抗Ｒ２を通じた電圧降下によってローレベルを有する。
一方、出力ドライバ１３２が動作せず、プリエンファシスドライバ１３６のみが動作する場合に対して説明する。

トランジスタＭ５、Ｍ６、及びＭ７のゲート電極を介して入力されるＳ１、Ｓ２、及びＳ３で構成されるプリエンファシス強度値（ｎ）によってトランジスタＭ５、Ｍ６、及び、Ｍ７を介して流れる定電流量が調節され、その結果、出力ノードＹ１、Ｙ２においての電圧レベルが変更される。

例えば、Ｓ３が最上位ビットであり、Ｓ１が最下位ビットであると仮定するとき、トランジスタＭ７、Ｍ６、Ｍ５のトランジスタのサイズは４：２：１に設定することができる。その結果、Ｓ３、Ｓ２、Ｓ１が示すビット値に比例するようにトランジスタＭ７、Ｍ６、Ｍ５を介して流れる総定電流（Ｉ１、Ｉ２、及びＩ３）の大きさを調節することができる。

即ち、トランジスタＭ５のゲートにハイレベルの電圧が印加された場合、トランジスタＭ５のソースとドレインを介して流れる定電流Ｉ１をＩとするなら、トランジスタＭ６のゲートにハイレベルの電圧が印加された場合、トランジスタＭ６のソースとドレインとを介して流れる定電流Ｉ２は２Ｉであり、トランジスタＭ７のゲートにハイレベルの電圧が印加される場合、トランジスタＭ７のソースとドレインとを介して流れる定電流Ｉ３は４Ｉになる。

（１−‘０００’）例えば、ハイレベルを有するデータビットＤＩＮ（１２４ａ）が入力され、トランジスタＭ３がターンオフされ、
トランジスタＭ４は、ターンオンされた状態でＳ３、Ｓ２、Ｓ１が二進値‘０００’を有する場合、トランジスタＭ７、Ｍ６、Ｍ５を介してローレベルの電圧が印加されると、トランジスタＭ７、Ｍ６、Ｍ５は、ターンオフされ、電流が流れない。その結果、抵抗Ｒ１、Ｒ２にて電圧降下がなく、出力ノードＹ１及びＹ２は、全てハイレベルの電圧を有し、プリエンファシス回路１３０の出力電圧（ＥＭＰ＿Ｙ）は０ボルトを有する。

（２−‘００１’）また、同様にトランジスタＭ３がターンオフされ、トランジスタＭ４はターンオンされた状態で、例えば、Ｓ３、Ｓ２、Ｓ１が二進値‘００１’を有する場合、トランジスタＭ５を介してハイレベルの電圧が印加され、トランジスタＭ６、Ｍ７を介してローレベルの電圧が印加されるので、トランジスタＭ７、Ｍ６、Ｍ５を通じて流れる総定電流は約Ｉになる。

その結果、抵抗Ｒ２でＩによる電圧降下が発生して出力ノードＹ２はローレベルの電圧を有し、抵抗Ｒ１では電流が流れないので、出力ノードＹ１はハイレベルの電圧を有する。
その結果、Ｓ３、Ｓ２、Ｓ１が二進値‘０００’を有する場合より、プリエンファシス回路１３０の出力電圧（ＥＭＰ＿Ｙ）は減少する。

（３−‘０１１’）また、同様にトランジスタＭ３がターンオフされ、トランジスタＭ４はターンオンされた状態で、例えば、Ｓ３、 Ｓ２、Ｓ１が二進値‘０１１’を有する場合、トランジスタＭ５及びＭ６を介してハイレベルの電圧が印加され、トランジスタＭ７を介してローレベルの電圧が印加されるので、トランジスタＭ７、Ｍ６、Ｍ５を介して流れる総定電流は約（Ｉ＋２Ｉ＝３Ｉ）になる。

Ｓ３、Ｓ２、Ｓ１が二進値‘００１’を有する場合と比較するとき、出力ノードＹ１の電圧レベルは同一であるが、プルアップ抵抗Ｒ２で電圧降下が更に増加して出力ノードＹ２の電圧レベルは更に低下する。
その結果、Ｓ３、Ｓ２、Ｓ１が二進値‘００１’を有する場合より、プリエンファシス回路１３０の出力電圧（ＥＭＰ＿Ｙ）は更に減少する。

（４−‘１１１’）また、同様にトランジスタＭ３がターンオフされ、トランジスタＭ４はターンオンされた状態で、例えば、Ｓ３、 Ｓ２、Ｓ１が二進値‘１１１’を有する場合、トランジスタＭ５、Ｍ６、及びＭ７を介してハイレベルの電圧が印加されるので、トランジスタＭ７、Ｍ６、Ｍ５を介して流れる総定電流は約（Ｉ＋２Ｉ＋４Ｉ＝７Ｉ）になる。
Ｓ３、Ｓ１、Ｓ１が二進値‘０１１’を有する場合と比較するとき、出力ノードＹ２の電圧レベルは同一であるが、プリアップ抵抗Ｒ２で電圧降下が更に増加して出力ノードＹ２の電圧レベルは更に低下する。

その結果、Ｓ３、Ｓ２、Ｓ１が二進値‘０１１’を有する場合より、プリエンファシス回路１３０の出力電圧（ＥＭＰ＿Ｙ）は減少する。
出力ドライバ１３２が動作しない場合、プリエンファシス回路１３０の出力電圧（ＥＭＰ＿Ｙ）はエンファシス強度値（ｎ）の各ビット値によって制御することができる。
出力ドライバ１３２とプリエンファシスドライバ１３６とが共に動作する場合、プリエンファシス回路１３０の出力電圧（ＯＵＴ）は図５に示したようにＹとＥＭＰ＿Ｙの和になる。

図５を参照すると、プリエンファシス回路１３０の出力電圧（ＯＵＴ）はＴ１区間で出力ドライバ１３２の出力電圧Ｙのレベル（Ｖａ）にプリエンファシスドライバ１３６の出力電圧（ＥＭＰ＿Ｙ）の電圧増分ΔＶ１だけ足す電圧レベル（Ｖａ＋ΔＶ１）を有する。
また、プリエンファシス回路１３０の出力電圧（ＯＵＴ）は、Ｔ２区間で出力ドライバ１３２の出力電圧Ｙのレベル（Ｖａ）にプリエンファシスドライバ１３６の出力電圧（ＥＭＰ＿Ｙ）の電圧減少分ΔＶ２だけ引いた電圧レベル（Ｖａ−ΔＶ２）を有する。

受信機（１００ｂ）で測定されたビットエラー回数が最小値を有する場合のプリエンファシス強度値Ｓ１、Ｓ２、Ｓ３をプリエンファシスドライバ１３６に印加することによって伝送チャンネルを介して伝送されるデータ信号のＩＳＩによるビットエラーなどを最小化することができる。

図６は、本発明の一実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との直列データ通信方法を示した順序図である。
送信機がパワーオンされた場合、最適のプリエンファシス探索モードが実行され、最適のプリエンファシス強度値が探索される。最適のプリエンファシスモードが終了した後、最適のプリエンファシス強度値で直列データを受信機に伝送する。

図６を参照すると、まず、最適のプリエンファシス探索モードで送信機１００ａでシリアライズされた信号をプリエンファシス強度値ｎにプリエンファシスして伝送線３０を介して受信機１００ｂに伝送する（段階６０１）。
受信機１００ｂでは、伝送線３０を介して受信した直列データ信号のビットエラー回数をカウントして（段階６０３）ビットエラー回数データを送信機１００ａに伝送する（段階６０５）。

送信機１００ａでは、受信されたビットエラー回数データをデコードして該当プリエンファシス強度値（ｎ）に対して割り当てる。
このプリエンファシス強度値（ｎ）に対して割り当てられたビットエラー回数はプリエンファシス強度値（ｎ）別にレジスタ１５０に保存される（段階６０７）。
ここで、プリエンファシス強度値（ｎ）に対して割り当てられたビットエラー回数は不揮発性メモリに保存されてもよく、揮発性メモリに保存されてもよい。

送信機１００ａでは、プリエンファシス強度値（ｎ）を所定の増分（Δ）だけ増加させた後（段階６０９）、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さいか否かを判断する（段階６１１）。ここで、Δは、正の値を有してもよく、負の値を有してもよい。例えば、図２に示したように、Δは＋０．１を有してもよい。

プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さい場合、段階６０１に戻って段階６１１の条件を満たす間、反復的にプリエンファシス強度値（ｎ）別に測定されたビットエラー回数を収集する。

送信機１００ａでは、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さくない場合、プリエンファシス強度値（ｎ）別にビットエラー回数が保存されたレジスタ１５０を参照してビットエラー回数が最小であるプリエンファシス強度値（ｎ）を選択する（段階６１３）。

送信機１００ａでは、選択されたプリエンファシス強度値（ｎ）を最適のプリエンファシス強度値に設定し、設定された最適のプリエンファシス強度値で直列データをプリエンファシスして伝送線３０を介して受信機に伝送する（段階６１５）。最適のプリエンファシス探索モードが終了した後には、最適のプリエンファシス強度値で直列データを受信機に伝送する。

図７は、本発明のまた他の実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との直列データ通信システムを示したブロック図である。
図７を参照すると、送信機７００ａは、パターン発生器１１０、シリアライザ１２０、プリエンファシス回路１３０、プリエンファシスコントローラ７４０、レジスタ７５０、及びデシリアライザ１６０を含む。また、受信機７００ｂは、イコライザ２１０、デシリアライザ２２０、アイサイズ測定器７３０、マルチプレクサ２５０、シリアライザ２６０、及び出力ドライバ２７０を含む。

パターン発生器１１０は、ｋ（ｋは２以上の自然数）ビットの並列データスクリーム１０１を発生する。
シリアライザ１２０は、ｋビットの並列データストリーム１０１の入力を受け、直列データストリームに変換してデータビットＩＮ、ＩＮＢ、ＤＩＮ、ＤＩＮＢを出力する。データビットＩＮＢはデータビットＩＮを反転させた信号であり、ＤＩＮはデータビットＩＮを所定時間−例えば１Ｕ．Ｉ−だけ遅延させた信号であり、ＤＩＮＢはデータビットＤＩＮを反転させた信号である。

プリエンファシス回路１３０は、出力ドライバ１３２及びプリエンファシスドライバ１３６を含む。
出力ドライバ１３２は、直列データのうち、入力信号１２２（ＩＮ，ＩＮＢ）の入力を受け、差動増幅してプリエンファシスドライバ１３６と共にプリエンファシスされた出力信号１３４（ＯＵＴ）を出力する。

プリエンファシスドライバ１３６は、プリエンファシス強度値を所定数のビット値ｎとして入力を受け、所定ビットで構成されたプリエンファシス強度値（ｎ）に対応するように入力信号１２２（ＤＩＮ，ＤＩＮＢ）をプリエンファシスする。
プリエンファシスコントローラ７４０は、受信機７００ｂから受信されたアイサイズデータをデコーディングしてそれぞれのプリエンファシス強度値（ｎ）別に割り当てる。

それぞれのプリエンファシス強度値（ｎ）別に割り当てたアイサイズはレジスタ７５０に保存される（図８参照）。
プリエンファシスコントローラ７４０は、アイサイズが最大になるプリエンファシス強度値（ｎ）を最適のプリエンファシス値に設定する。例えば、図８に示したように、送信機７００ａのプリエンファシス回路１３０で０．１のプリエンファシス強度値（ｎ）でプリエンファシスして直列データ信号を伝送線３０を介して受信機７００ｂに伝送する場合、受信機７００ｂで測定された伝送されたデータ信号のアイサイズは０．１である。

プリエンファシス回路１３０では、以後最適のプリエンファシス強度値として直列データを伝送線３０を介して受信機７００ｂに伝送することによって、受信機７００ｂで伝送線３０を介して最大のアイサイズを有したデータ信号を受信することができる。

図８に示したように、それぞれのプリエンファシス強度値（ｎ）別にアイサイズが割り当てられた場合、受信機７００ｂから測定されたデータ信号のアイサイズが最大である場合は、送信機７００ａのプリエンファシス回路１３０で０．３のプリエンファシス強度値（ｎ）で直列データ信号をプリエンファシスした場合である。

デシリアライザ１６０は、受信機７００ｂから測定されたアイサイズデータを伝送線３２を介して受信した受信アイサイズデータ１６２をデシリアライズする。
デシリアライザ１６０は、デシリアライズしたアイサイズデータ１６４をプリエンファシスコントローラ７４０に提供し、データ１６８（受信機の２４４に対応するデータ）をデシリアライズして他の処理ブロック（図示せず）に出力する。

受信機７００ｂでは、伝送線３０を介して受信した直列データ２０１のアイサイズを測定して、測定されたアイサイズデータを送信機７００ａに伝送する。
イコライザ２１０は、伝送線３０を介して伝送される過程で、信号間干渉（ＩＳＩ）による直列データ信号２０１の歪曲を補償する。
デシリアライザ２２０は、イコライザ２１０の出力信号２０３をデシリアライズしてアイサイズ測定器７３０及び他のデータ処理ブロック（図示せず）に出力する。

アイサイズ測定器７３０は、デシリアライズされたデータ信号２２２のアイサイズを測定する。
例えば、アイサイズ測定器７３０は、ＣＤＲ（図示せず）及び比較器（図示せず）を含む。

具体的に、ＣＤＲでは、デシリアライザ２２０の出力データ２２２から送信機７００ａで用いられるクロックを抽出し、抽出されたクロックを用いてイコライザ２１０とデシリアライザ２２０とを経たデータ２２２をリタイミングする。
比較器では、デシリアライザ２２０から出力されたデータ信号２２２に対して所定時間の間隔で復元されたクロックをシフトさせてアイサイズを測定する。

デシリアライザ２２０から出力されたデータ信号２２２に対して復元されたクロックをシフトさせ、所定間隔の該当ポイントでデータ信号２２２の信号レベル及び位相の変動可否をチェックする。
前記クロックシフト過程において、前記データ信号にジッタが存在する区間では、データ信号２２２の信号レベル及び位相に変動が感知されるので、データ信号２２２にビットエラーがあると判断することができる。

クロックシフト過程、データ信号２２２にジッタがない区間では、データ信号２２２の信号レベル及び位相の変動が感知されないので、データ信号にビットエラーがないと判断することができる。
測定されたアイサイズ２８２は、マルチプレクサ２４０、シリアライザ２６０、及び出力ドライバ２７０を経て伝送線３２を介して送信機１００ａに伝送される。

マルチプレクサ２５０は、動作モードによって所定の選択信号によって受信機７００ｂのデータ２４４と測定されたアイサイズデータのうち、いずれか一つをシリアライザ２６０に提供する。
例えば、マルチプレクサ２５０は、最適のプリエンファシス探索モードでは、測定されたアイサイズデータをシリアライザ２６０に提供し、最適のプリエンファシス探索モードが終了した後のデータ伝送モードでは、データ２４４をシリアライザ２６０に提供する。

シリアライザ２６０は、測定されたアイサイズデータまたはデータ２４４をシリアライズし、出力ドライバ２７０は、シリアライザ２６０の出力を増幅して伝送線３２を介して送信機７００ａに伝送する。
前記では、受信機７００ｂで伝送線３０を介して受信したデータ信号２０１のアイサイズを測定し、送信機７００ａで測定されたアイサイズ２８２を用いて最適のプリエンファシス強度値を求める過程を説明したが、受信機７００ｂで伝送線３０を介して受信したデータ信号２０１のアイサイズ２８２の代わりにジッタ値を測定し、送信機７００ａで測定されたジッタ値が最小である場合、最適のプリエンファシス強度値を算出することもできる。

図９は、本発明の他の実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との間の直列データ通信方法を示した順序図である。
図９を参照すると、まず、最適のプリエンファシス探索モードで送信機７００ａで直列データ信号をプリエンファシス強度値ｎとしてプリエンファシスし、伝送線３０を介して受信機７００ｂに伝送する（段階９０１）。
受信機７００ｂでは、前記伝送線３０を介して受信したデータ信号のアイサイズを測定して（段階９０３）、測定されたアイサイズデータを伝送線３２を通じて送信機７００ａに伝送する（段階９０５）。

送信機７００ａでは、受信されたアイサイズデータをデコードして該当プリエンファシス強度値（ｎ）に対して割り当てる（段階９０７）。プリエンファシス強度値（ｎ）に対して割り当てられたアイサイズデータは、レジスタ７５０に保存することができる。
送信機７００ａでは、前記プリエンファシス強度値（ｎ）を所定の増分（Δ）だけ増加させた後（段階９０９）、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さいか否かを判断する（段階９１１）。

ここで、Δは正の値を有してもよく、負の値を有してもよい。例えば、図８に示したように、Δは０．１を有することができる。
プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さい場合、段階９０１に戻って段階９１１の条件を満たす間、反復的にプリエンファシス強度値（ｎ）別にアイサイズを収集する。

送信機７００ａでは、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さくない場合、プリエンファシス強度値（ｎ）別にアイサイズが保存されたレジスタ７５０を参照してアイサイズが最大であるプリエンファシス強度値（ｎ）を選択する（段階９１３）。

送信機７００ａでは、選択されたプリエンファシス強度値（ｎ）を最適のプリエンファシス強度値に設定して、設定された最適のプリエンファシス強度値に直列データをプリエンファシスして伝送線３０を介して受信機７００ｂに伝送する（段階９１５）。

最適のプリエンファシス探索モードが終了した後には、最適のプリエンファシス強度値で直列データを受信機７００ｂに伝送する。
図１０は、本発明のまた他の実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との直列データ通信システムを示したブロック図である。
図１０を参照すると、送信機１０００ａは、パターン発生器１１０、シリアライザ１２０、プリエンファシス回路１３０、プリエンファシスコントローラ１０５０、レジスタ１０６０、ビットエラー算出部１０３０、デシリアライザ１０２０、及びイコライザ１０１０を含む。

受信機１０００ｂは、イコライザ１０７０、マルチプレクサ２５０、及び出力ドライバ１０８０を含む。
シリアライザ１２０は、ｋ（ｋは２以上の自然数）ビットの並列データストリーム１０１をパターン発生器１１０から提供を受けて直列データストリームに変換する。
プリエンファシス回路１３０は、出力ドライバ１３２、及びプリエンファシスドライバ１３６を含む。

出力ドライバ１３２は、直列データのうち、入力信号１２２（ＩＮ，ＩＮＢ）の入力を受け、差動増幅してプリエンファシスドライバ１３６と共にプリエンファシスされた出力信号１３４（ＯＵＴ）を出力する。
データビットＩＮＢは、データビットＩＮを反転させた信号である。

プリエンファシスドライバ１３６は、プリエンファシス強度値を所定数のビット値ｎとして入力を受け、所定ビットで構成されたプリエンファシス強度値（ｎ）に対応するよう入力信号１２２（ＤＩＮ，ＤＩＮＢ）をプリエンファシスする。ＤＩＮは、データビットＩＮを所定時間−例えば１Ｕ．Ｉ．（Ｕｎｉｔ Ｉｎｔｅｒｖａｌ）−だけ遅延させた信号であり、ＤＩＮＢはデータビットＤＩＮを反転させた信号である。

送信機１０００ａ側のイコライザ１０１０は、伝送線３２を介して受信されたデータ信号１０１２をイコライズする。
デシリアライザ１０２０は、イコライザ１０１０の出力信号１０１４をデシリアライズする。
デシリアライザ１０２０は、デシリアライズしたループバックされたデータ１０２２（受信機の１０７２に対応するデータ）をプリエンファシスコントローラ１０５０に提供し、デシリアライズしたデータ１０２４（受信機の２４４に対応するデータ）は他の処理ブロック（図示せず）に出力する。

ビットエラー算出部１０３０は、エラーカウンタ１０３４及びパターン比較器１０３２を含む。
パターン比較器１０３２は、ＢＩＳＴ方式を提供してデシリアライザ１０２０の出力データ１０２２とパターン発生器１１０で発生させたデータパターンとを比較することによって、データ１０２２にビットエラーが発生したか否かを判断する。
エラーカウンタ１０３４は、パターン比較器１０３２から出力されるビットエラー信号をカウントする。

即ち、エラーカウンタ１０３４は、特定プリエンファシス強度値を用いて送信機１０００ａから伝送線３０を介して受信機１０００ｂに伝送されたデータを再び伝送線３２を介して送信機１０００ａで受信してビットエラー回数をカウントする。

プリエンファシスコントローラ１０５０は、カウントされたビットエラー回数をそれぞれのプリエンファシス強度値別に割り当てる。該当プリエンファシス強度値（ｎ）別に割り当てられたビットエラー回数はレジスタ１０６０に保存される。
プリエンファシスコントローラ１０５０は、ビットエラー回数が最小になるプリエンファシス強度値（ｎ）を最適のプリエンファシス強度値に設定する。
受信機１０００ｂのイコライザ１０７０では、伝送線３０を介して受信した直列データ２０１をイコライズしてマルチプレクサ２５０及び他の信号処理ブロック（図示せず）に出力する。

マルチプレクサ２５０は、動作モードによって所定の選択信号によって受信機１０００ｂのデータ２４４とイコライザ１０７０の出力データ１０７２のうち、いずれか一つを出力ドライバ１０８０に提供する。
例えば、マルチプレクサ２５０は、最適のプリエンファシス探索モードでは、前記イコライザ１０７０の出力データ１０７２を出力データドライバ１０８０に提供し、最適のプリエンファシス探索モードが終了した後のデータ伝送モードでは、データ２４４を出力ドライバ１０８０に提供する。

出力ドライバ１０８０では、マルチプレクサ２５０の出力を増幅して伝送線３２を通じて送信機１０００ａに伝送する。
一方、受信機１０００ｂでは、出力ドライバ１０８０にプリエンファシスドライバ（図示せず）を付加して所定のプリエンファシス強度値に直列データをプリエンファシスして伝送線３２を介して送信機１０００ａに伝送することができる。
送信機１０００ａのプリエンファシス回路１３０では、以後探索された最適のプリエンファシス強度値で直列データをプリエンファシスして伝送線３０を介して前記受信機１０００ｂに伝送する。

その結果、受信機１０００ｂでビットエラーの発生を最小化することができる。
図１１は、本発明のまた他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信方法を示した順序図である。
図１１を参照すると、まず、最適のプリエンファシス探索モードで送信機１０００ａでシリアライズされたデータ信号をプリエンファシス強度値ｎでプリエンファシスして伝送線３０を介して受信機１０００ｂに伝送する（段階１１０１）。

受信機１０００ｂでは、伝送線３０を介して受信した直列データ信号を再び送信機１０００ａにループバックして伝送する（段階１１０３）。
送信機１０００ａでは、ループバックされたビットエラー回数をカウントする（段階１１０５）。
送信機１０００ａでは、ビットエラー回数を該当プリエンファシス強度値（ｎ）に対して割り当て、プリエンファシス強度値（ｎ）に対して割り当てられたビットエラー回数をプリエンファシス強度値（ｎ）別にレジスタ１０６０に保存する（段階１１０７）。

送信機１０００ａでは、プリエンファシス強度値（ｎ）を所定の増分（Δ）だけ増加させた後（段階１１０９）、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さいか否かを判断する（段階１１１１）。ここで、Δは正の値有してもよく、負の値を有してもよい。
プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さい場合、段階１１０１に戻って段階１１１１の条件を満たす間、反復的にプリエンファシス強度値（ｎ）別に測定されたビットエラー回数を収集する。

送信機１０００ａでは、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さくない場合、プリエンファシス強度値（ｎ）別にビットエラー回数が保存されたレジスタ１０６０を参照してビットエラー回数が最小であるプリエンファシス強度値（ｎ）を選択する（段階１１１３）。

送信機１０００ａでは、前記選択されたプリエンファシス値（ｎ）を最適のプリエンファシス強度値に設定し、設定された最適のプリエンファシス強度値で直列データをプリエンファシスして前記伝送線３０を介して受信機に伝送する（段階１１１５）。最適のプリエンファシス探索モードが終了した後には、最適のプリエンファシス強度値で直列データ受信機に伝送する。

図１２は、本発明のまた他の実施例による最適エンファシス探索モードで動作する送信機と受信機との直列データ通信システムを示したブロック図である。以下、図１０の直列データ通信システムと受信機１０００ｂとは同一であるので、説明を省略し、図１０の直列データ通信システムとの差異を重点に説明する。

図１２を参照すると、送信機１２００ａはパターン発生器１１０、シリアライザ１２０、プリエンファシス回路１３０、プリエンファシスコントローラ１２２０、レジスタ１２３０、アイサイズ測定器１２１０、デシリアライザ１０２０、及びイコライザ１０１０を含む。
シリアライザ１２０は、ｋ（ｋは２以上の自然数）ビットの並列データストリーム１０１をパターン発生器１１０から提供を受け、直列データストレームに変換する。
プリエンファシス回路１３０は、出力ドライバ１３２及びプリエンファシスドライバ１３６を含む。

出力ドライバ１３２は、シリアライザ１２０から出力される直列データ１２２のうち、入力信号１２２（ＩＮ，ＩＮＢ）の入力を受け、差動増幅してプリエンファシスドライバ１３６と共にプリエンファシスされた出力信号１３４（ＯＵＴ，ＯＵＴＢ）を出力する。データビットＩＮＢは、データビットＩＮを反転させた信号である。

プリエンファシスドライバ１３６は、プリエンファシスコントローラ１２２０からプリエンファシス強度値を所定個数のビット値ｎで入力を受け、所定ビットで構成されたプリエンファシス強度値（ｎ）に対応するように入力信号１２２（ＤＩＮ，ＤＩＮＢ）をプリエンファシスする。

ＤＩＮは、データビットＩＮを所定時間−例えば１Ｕ．Ｉ．−だけ遅延させた信号であり、ＤＩＮＢはデータビットＤＩＮを反転させた信号である。
送信機１２００ａ側のイコライザ１０１０は、前記伝送線３２を介して受信機１０００ｂから受信されたデータ信号１０１２をイコライズする。
デシリアライザ１０２０は、イコライザ１０１０の出力信号１０１４をデシリアライズする。

デシリアライザ１０２０は、デシリアライズしたループバックされたデータ１０２２（受信機の１０７２に対応するデータ）をアイサイズ測定器１２１０に提供し、デシリアライズしたデータ１０２４（受信機の２４４に対応するデータ）は他の処理ブロック（図示せず）に出力する。
アイサイズ測定器１２１０は、デシリアライザ１０２０から出力されるデータ信号１０２２のアイサイズを測定する。

例えば、アイサイズ測定器１２１０は、ＣＤＲ（図示せず）及び比較器（図示せず）を含むことができる。
具体的に、ＣＤＲでは、デシリアライザ１０２０の出力データ１０２２からクロックを抽出し、抽出されたクロックを用いてイコライザ１０１０とデシリアライザ１０２０を経たデータ１０２２をリタイミングする。

比較器では、抽出されたクロック信号を用いてデシリアライザ１０２０から出力されたデータ信号１０２２に対して所定間隔に抽出されたクロックをシフトさせてアイサイズを測定する。
プリエンファシスコントローラ１２２０は、測定されたアイサイズを該当するプリエンファシス強度値別に割り当てる。該当プリエンファシス強度値（ｎ）別に割り当てられたアイサイズはレジスタ１２３０に保存される。

プリエンファシスコントローラ１２２０は、アイサイズが最大になるプリエンファシス強度値（ｎ）を最適のプリエンファシス強度値に設定する。
プリエンファシス回路１３０では、以後、最適のエンファシス強度値で直列データを伝送線３０を介して受信機１０００ｂに伝送することで、受信機１０００ｂでのビットエラー発生を最小化することができる。

図１２では、受信機１０００ｂで伝送線を介して受信したデータ信号のアイサイズを測定し、送信機１２００ａで測定されたアイサイズを用いて最適のプリエンファシス強度値を求める過程を説明したが、受信機で伝送線を介して受信したデータ信号のアイサイズの代わりにジッタ値を測定し、送信機で測定されたジッタ値が最小である場合、最適のプリエンファシス強度値を算出することもできる。

図１３は、本発明のまた他の実施例による最適のプリエンファシス探索モードで動作する送信機と受信機との直列データ通信方法を示した順序図である。
図１３を参照すると、まず、最適のプリエンファシス探索モードで送信機１２００ａで直列データ信号をプリエンファシス強度値であるｎ値でプリエンファシスして伝送線３０を介して受信機１０００ｂに伝送する（段階１３０１）。

受信機１０００ｂでは、伝送線３０を介して受信したデータ信号をループバックして伝送線３２を介して送信機１２００ａに伝送する（段階１３０３）。

送信機１２００ａでは、ループバックされた直列データのアイサイズを測定し（段階１３０５）、測定されたアイサイズを該当プリエンファシス強度値（ｎ）に対して割り当て、プリエンファシス強度値（ｎ）に対して割り当てられたアイサイズデータをレジスタ１２３０に保存する（段階１３０７）。

送信機１２００ａでは、プリエンファシス強度値（ｎ）を所定の増分（Δ）だけ増加させた後（段階１３０９）、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さいか否かを判断する（段階１３１１）。ここで、Δは、正の値を有してもよく、負の値を有してもよい。
プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さい場合、段階１３０１に戻って段階１３１１の条件を満たす間、反復的にプリエンファシス強度値（ｎ）別に測定されたアイサイズを収集する。

送信機１２００ａでは、プリエンファシス強度値（ｎ）が所定の最大値（ｎ_ｍａｘ）より小さくない場合、プリエンファシス強度値（ｎ）別にアイサイズが保存されたレジスタ１２３０を参照してアイサイズが最大であるプリエンファシス強度値（ｎ）を選択する（段階１３１３）。

送信機１２００ａでは、選択されたプリエンファシス強度値（ｎ）を最適のプリエンファシス強度値に設定して、設定された最適のプリエンファシス強度値で直列データをプリエンファシスして伝送線３０を介して受信機１０００ｂに伝送する（段階１３１５）。

最適のプリエンファシス探索モードが全て終了した後、最適のプリエンファシス強度値で直列データを受信機に伝送する。
図１４乃至図１６は、本発明の一実施例によるプリエンファシス強度値を変化させながら伝送線を介して伝送された直列データに対してオシロスコープで測定したアイパターンを示したグラフである。

図１４は、本発明の実施例によるプリエンファシス強度値を設定せず測定した結果であって、アイが開いている部分がほぼないため、アイサイズが非常に小さい。
図１５は、本発明の実施例によるプリエンファシス強度値を中間値程度の値に設定して測定した結果であって、アイパターンの波形が図１４より改善したが、最大のアイサイズは得られていない。

図１６は本発明の実施例による最適のプリエンファシス値に設定して測定した結果であって、アイサイズが最大になることがわかる。
図１４乃至図１６を参照すると、本発明による最適のプリエンファシス探索モードを実行して最適のプリエンファシス強度値を設定して、最適のプリエンファシス強度値に直列データを伝送線を介して受信機に伝送する場合、伝送線を介して伝送されるデータ信号のジッタが減少することがわかる。

前記のような適応型プリエンファシス装置によると、データ通信システムにおいて、受信機でパワーアップ時の最適のプリエンファシス探索モードを実行して伝送線を介して受信したデータ信号のビットエラー回数、ジッター値またはアイサイズのような伝送エラーを測定し、送信機にて測定された伝送エラーを用いて最適のプリエンファシス強度値を求める。または、送信機にてパワーアップ時、最適のプリエンファシス探索モードを実行して直接データ信号のビットエラー回数、ジッタ値又はアイサイズのような伝送エラーを測定し、前記測定された伝送エラーを用いて最適のプリエンファシス強度値を求める。

したがって、送信機側で伝送線の長さ及び伝送速度などの伝送条件に一番適合する最適のプリエンファシス強度値を自動的に設定することができるので、受信されたデータの信号間干渉（ＩＳＩ）を最小化することができる。

また、伝送線の特性が変わるたびに従来の自動で最適のプリエンファシス値を設定する複雑な過程なしに適応的に最適エンファシス値を設定することができる。
また、受信機側で測定された伝送エラー値（ビットエラー回数またはアイサイズ）は送信機側に伝送線を介して伝送されるので、送信機側から受信機側に連結された第１伝送線と受信機側から送信機側に連結された第２伝送線の特性が互いに異なる場合にも、最適のプリエンファシス強度値を自動的に設定して受信されたデータの信号間干渉（ＩＳＩ）を最小化することができる。

以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

本発明を第１実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信システムを示したブロック図である。 本発明の第１実施例によるプリエンファシス強度別に図１に示したレジスタ１５０に保存されたビットエラー回数を示した図表である。 図１の送信機に含まれる出力ドライバ１３２とプリエンファシスドライバ１３６の一例を示した回路図である。 図３の出力ドライバ１３２とプリエンファシスドライバ１３６に入力される信号を示したタイミング図である。 図３の出力ドライバとプリエンファシスドライバの出力信号を示したタイミング図である。 本発明の第１実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信方法を示した順序図である。 本発明の第２実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信システムを示したブロック図である。 本発明の第２実施例によるプリエンファシス強度値別にレジスタに保存されたアイサイズを示した図表である。 本発明の他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信方法を示した順序図である。 本発明のまた他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信システムを示したブロック図である。 本発明のまた他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信方法を示した順序図である。 本発明のまた他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信システムを示したブロック図である。 本発明のまた他の実施例による最適のプリエンファシス探索モードにて動作する送信機と受信機との直列データ通信方法を示した順序図である。 本発明の一実施例による最適のプリエンファシス強度値を探索する過程にて測定されたアイパターンを示したグラフである。 本発明の一実施例による最適のプリエンファシス強度値を探索する過程にて測定されたアイパターンを示したグラフである。 本発明の一実施例による最適のプリエンファシス強度値を探索する過程にて測定されたアイパターンを示したグラフである。

符号の説明

１００ａ、８００ａ、１１００ａ、１３００ａ、１４００ａ 送信機
１００ｂ、６００ｂ、８００ｂ、１１００ｂ 受信機
１３０ プリエンファシス回路
１４０ プリエンファシスコントローラ
２００、６４０、１１３０、１３３０ ビットエラー回数測定器
８３０、１４１０ アイサイズ測定器

Claims (62)

1. プリエンファシス制御値に基づいて、直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、
   前記プリエンファシスされた直列データストリームの伝送エラーの測定値を前記受信機から第２伝送線を介して受信し、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコンローラと、を含み、
   前記プリエンファシス回路は、
   シリアライズされた第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
   前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とする適応型プリエンファシス装置。
2. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に前記受信された伝送エラー測定値を割り当てることを特徴とする請求項１記載の適応型プリエンファシス装置。
3. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に割り当てられた前記伝送エラー測定値をデコードしてメモリに保存することを特徴とする請求項２記載の適応型プリエンファシス装置。
4. 前記プリエンファシス制御値は、プリエンファシス強度値であることを特徴とする請求項１記載の適応型プリエンファシス装置。
5. 前記プリエンファシス強度値は、二進ビット値で示されることを特徴とする請求項４記載の適応型プリエンファシス装置。
6. 前記プリエンファシス回路は、
   前記二進ビット値に相応するプリエンファシス強度で前記直列データストリームをプリエンファシスして前記第１伝送線を介して受信機に伝送することを特徴とする請求項５記載の適応型プリエンファシス装置。
7. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項１記載の適応型プリエンファシス装置。
8. 前記伝送エラーは、アイサイズであることを特徴とする請求項１記載の適応型プリエンファシス装置。
9. 前記プリエンファシスコントローラは、前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項８記載の適応型プリエンファシス装置。
10. 前記プリエンファシスコントローラは、前記アイサイズをデコードして前記複数のプリエンファシス制御値別に前記アイサイズを割り当てることを特徴とする請求項８記載のプリエンファシス装置。
11. 前記伝送エラーは、ジッタ値であることを特徴とする請求項１記載の適応型プリエンファシス装置。
12. プリエンファシス制御値に基づいて、第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、
    前記第１直列データを前記受信機を経てループバックさせた後、第２伝送線を介して受信した第２直列データストリームの伝送エラーを測定する伝送エラー測定機と、
    前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス強度値に設定するプリエンファシスコントローラと、を含み、
    前記プリエンファシス回路は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とする適合型プリエンファシス装置。
13. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に前記伝送エラーを割り当てることを特徴とする請求項１２記載の適応型プリエンファシス装置。
14. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に割り当てられた前記伝送エラーをデコードしてレジスタに保存することを特徴とする請求項１３記載の適応型プリエンファシス装置。
15. 前記プリエンファシス制御値は、プリエンファシス強度値であることを特徴とする請求項１２記載の適応型プリエンファシス装置。
16. 前記プリエンファシス強度値は、二進ビット値で示されることを特徴とする請求項１５記載の適応型プリエンファシス装置。
17. 前記プリエンファシス回路は、
    前記二進ビット値に相応するプリエンファシス強度で前記第１直列データストリームをプリエンファシスして前記伝送線を介して前記受信機に伝送することを特徴とする請求項１６記載の適応型プリエンファシス装置。
18. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項１２記載のプリエンファシス装置。
19. 前記伝送エラーはアイサイズであり、前記プリエンファシスコントローラは、前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項１２記載の適応型プリエンファシス装置。
20. 前記伝送エラーは、ジッタ値であることを特徴とする請求項１２記載の適応型プリエンファシス装置。
21. ｋ（ｋは２以上の自然数）ビットの並列データストリームを発生させるパターン発生器と、
    前記並列データストリームを直列データストリームに変換するシリアライザと、
    プリエンファシス制御値に基づいて前記直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、
    前記伝送された直列データストリームの伝送エラーの測定値を前記受信機から第２伝送線を介して提供を受け、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含み、
    前記プリエンファシス回路は、
    シリアライズされた第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とするデータ通信用送信機。
22. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に前記伝送エラーの測定値を割り当てることを特徴とする請求項２１記載のデータ通信用送信機。
23. 前記プリエンファシスコントローラは、前記複数のプリエンファシス制御値別に割り当てられた前記伝送エラー測定値をデコードしてレジスタに保存することを特徴とする請求項２２記載のデータ通信用送信機。
24. 前記プリエンファシス制御値は、プリエンファシス強度値であることを特徴とする請求項２１記載のデータ通信用送信機。
25. 前記プリエンファシス強度値は、二進ビット値で示されることを特徴とする請求項２４記載のデータ通信用送信機。
26. 前記プリエンファシス回路は、
    前記二進ビット値に相応するプリエンファシス強度で前記直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送することを特徴とする請求項２５記載のデータ通信用送信機。
27. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項２１記載のデータ通信用送信機。
28. 前記伝送エラーはアイサイズであり、前記プリエンファシスコントローラは、前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項２１記載のデータ通信用送信機。
29. 前記伝送エラーは、ジッタ値であることを特徴とする請求項２１記載のデータ通信用送信機。
30. ｋ（ｋは２以上の自然数）ビットの第１並列データを発生させるパターン発生器と、
    前記第１並列データを第１直列データストリームにシリアライズするシリアライザと、
    プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送するプリエンファシス回路と、
    前記第１直列データストリームを前記受信機を経てループバックさせた後、第２伝送線を介して受信した第２直列データストリームを第２並列データにデシリアライズするデシリアライザと、
    前記第２並列データの伝送エラーを測定する伝送エラー測定器と、
    前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラとを含み、
    前記プリエンファシス回路は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とするデータ通信用送信機。
31. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項３０記載のデータ通信用送信機。
32. 前記伝送エラー測定器は、
    前記第２並列データと予め準備されていたテストパターンとを比較することによって前記ビットエラーが発生したか否かを判断するパターン比較器と、
    前記パターン比較器の判断結果を用いてビットエラー回数をカウントするエラーカウンタと、を含むことを特徴とする請求項３１記載のデータ通信用送信機。
33. 前記予め準備されていたテストパターンは、前記パターン発生器で発生した第１並列データと同一のデータパターンを有することを特徴とする請求項３２記載のデータ通信用送信機。
34. 前記伝送エラーはアイサイズであり、前記プリエンファシスコントローラは前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項３０記載のデータ通信用送信機。
35. 前記伝送エラーは、ジッタ値であることを特徴とする請求項３０記載のデータ通信用送信機。
36. 第１伝送線と、
    ｋ（ｋは２以上の自然数）ビットの第１並列データをシリアライズさせた第１直列データストリームを前記第１伝送線を介して伝送する送信機と、
    第２伝送線と、
    前記第１伝送線を介して受信した第２直列データストリームの伝送エラーを測定して前記測定された伝送エラーを前記第２伝送線を介して前記送信機に伝送する受信機とを含み、前記送信機は、
    前記第１並列データを発生させるパターン発生器と、
    前記第１並列データを前記第１直列データストリームにシリアライズするシリアライザと、
    プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送するプリエンファシス回路と、
    前記伝送エラーを前記受信機から前記第２伝送線を介して提供を受け、前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含み、
    前記プリエンファシス回路は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とするデータ通信用送受信装置。
37. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項３６記載のデータ通信用送受信装置。
38. 前記受信機は、
    前記第２直列データストリームをデシリアライズした第２並列データと予め準備されていたテストパターンとを比較することによって、ビットエラーが発生したか否かを判断するパターン比較器と、
    前記パターン比較器の判断結果を用いて前記ビットエラー回数をカウントするエラーカウンタと、を含むことを特徴とする請求項３７記載のデータ通信用送受信装置。
39. 前記予め準備されていたテストパターンは、前記パターン発生器で発生した第１並列データと同一のデータパターンを有することを特徴とする請求項３８記載のデータ通信用送受信装置。
40. 前記伝送エラーは、アイサイズであり、前記プリエンファシスコントローラは前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項３６記載のデータ通信用送受信装置。
41. 前記伝送エラーは、ジッタ値であることを特徴とする請求項３６記載のデータ通信用送受信機。
42. 第１伝送線と、
    ｋ（ｋは２以上の自然数）ビットの第１並列データをシリアライズさせた第１直列データストリームを前記第１伝送線を介して伝送する送信機と、
    第２伝送線と、
    前記第１直列データストリームを受信して前記第２伝送線を介して前記送信機にループバックさせる受信機とを含み、前記送信機は、
    前記第１並列データを発生させるパターン発生器と、
    前記第１並列データを前記第１直列データストリームにシリアライズするシリアライザと、
    プリエンファシス制御値に基づいて前記第１直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送するプリエンファシス回路と、
    前記第１直列データを前記受信機を経てループバックさせた第２直列データストリームの伝送エラーを測定する伝送エラー測定機と、
    前記伝送エラーが最小であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定するプリエンファシスコントローラと、を含み、
    前記プリエンファシス回路は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅する出力ドライバと、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力するプリエンファシスドライバとを含むことを特徴とするデータ通信用送受信装置。
43. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項４２記載の送受信装置。
44. 前記伝送エラー測定機は、
    前記第２直列データストリームをデシリアライズした第２並列データと予め準備されていたテストパターンとを比較することによってビットエラーが発生したか否かを判断するパターン比較器と、
    前記パターン比較器の判断結果を用いて前記ビットエラー回数をカウントするエラーカウントと、を含むことを特徴とする請求項４３記載のデータ通信用送受信装置。
45. 前記予め準備されていたテストパターンは、前記パターン発生器で発生した第１並列データと同一のデータパターンを有することを特徴とする請求項４４記載のデータ通信用送受信装置。
46. 前記伝送エラーはアイサイズであり、前記プリエンファシスコントローラは前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項４２記載のデータ通信用送受信装置。
47. 複数のプリエンファシス制御値で第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する第１段階と、
    前記プリエンファシスされた第１直列データストリームを第２伝送線を介して送信機にループバックさせる第２段階と、
    前記第２伝送線を介してループバックされた第２直列データストリームの伝送エラーを測定する第３段階と、
    前記測定された伝送エラーを前記複数のプリエンファシス制御値別に割り当てる第４段階と、
    前記伝送エラーが最小になるプリエンファシス制御値を最適のプリエンファシス制御値に設定する第５段階と、を含み、
    前記第１段階は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅して出力する段階と、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力する段階とを含むことを特徴とする適応型プリエンファシス方法。
48. 前記適応型プリエンファシス方法は、
    前記最適プリエンファシス制御値に基づいて前記第２直列データストリームをプリエンファシスして前記第１伝送線に提供する段階を更に含むことを特徴とする請求項４７記載の適応型プリエンファシス方法。
49. 前記プリエンファシス制御値は、プリエンファシス強度値であることを特徴とする請求項４７記載の適応型プリエンファシス方法。
50. 前記プリエンファシス強度値は、二進ビット値で示されることを特徴とする請求項４９記載の適応型プリエンファシス方法。
51. 前記複数のプリエンファシス制御値で第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する段階は、
    前記二進ビット値に相応するプリエンファシス強度で前記第１直列データストリームをプリエンファシスして前記第１伝送線を介して前記受信機に伝送することを特徴とする請求項５０記載の適応型プリエンファシス方法。
52. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項４７記載の適応型プリエンファシス方法。
53. 前記伝送エラーは、アイサイズであることを特徴とする請求項４７記載の適応型プリエンファシス方法。
54. 前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項５３記載の適応型プリエンファシス方法。
55. 前記伝送エラーは、ジッタ値であることを特徴とする請求項４７記載の適応型プリエンファシス方法。
56. 送信機で複数のプリエンファシス制御値で第１直列データストリームをプリエンファシスして第１伝送線を介して受信機に伝送する第１段階と、
    前記受信機で前記伝送された第１直列データストリームの伝送エラーを測定する第２段階と、
    受信機で前記測定された伝送エラーを第２伝送線を介して送信機に伝送する第３段階と、
    前記送信機で前記測定された伝送エラーを前記複数のプリエンファシス制御値別に割り当てる第４段階と、
    前記送信機で前記伝送エラーが最小になるプリエンファシス制御値を最適のプリエンファシス制御値に設定する第５段階と、を含み、
    前記第１段階は、
    直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅して出力する段階と、
    前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力する段階とを含むことを特徴とする適応型プリエンファシス方法。
57. 前記適応型プリエンファシス方法は、
    前記送信機で前記最適のプリエンファシス制御値に基づいて第２直列データストリームをプリエンファシスして前記第１伝送線に出力する段階を更に含むことを特徴とする請求項５６記載の適応型プリエンファシス方法。
58. 前記プリエンファシス制御値は、プリエンファシス強度値であることを特徴とする請求項５６記載の適応型プリエンファシス方法。
59. 前記伝送エラーは、ビットエラー回数であることを特徴とする請求項５６記載の適応型プリエンファシス方法。
60. 前記伝送エラーはアイサイズであり、前記アイサイズが最大であるときのプリエンファシス制御値を最適のプリエンファシス制御値に設定することを特徴とする請求項５６記載の適応型プリエンファシス方法。
61. 前記伝送エラーは、ジッタ値であることを特徴とする請求項５６記載の適応型プリエンファシス方法。
62. （ａ）プリエンファシス回路を含む送信機を初期化する段階と、
    （ｂ）伝送線を介して前記送信機によって受信機に伝送するためのデータを所定のプリエンファシス強度値を用いてプリエンファシスする段階と、
    （ｃ）前記受信機から前記送信機に提供される前記プリエンファシスされたデータのエラー値を含むエラーフィードバック信号を受信する段階と、
    （ｄ）前記送信されたデータをプリエンファシスするために用いられる前記所定のプリエンファシス強度値に対応する前記エラー値を記録する段階と、
    （ｅ）前記所定のプリエンファシス強度値を変更して後続順序の所定のプリエンファシス強度値を提供する段階と、
    （ｆ）前記所定のプリエンファシス強度値を前記後続順序の所定のプリエンファシス強度値として更新する段階と、
    （ｇ）前記プリエンファシスされたデータが最大のプリエンファシス強度値を用いて送信されるまで前記（ｂ）〜（ｆ）の段階を反復的に行う段階と、
    （ｈ）前記記録されたエラー値の最小値に対応する前記プリエンファシス強度値を決定して使用可能なプリエンファシス強度値を提供する段階と、
    （ｉ）前記使用可能なプリエンファシス強度値を適用して伝送のための前記プリエンファシスされたデータを提供する段階と、を含み、
    前記（ｂ）段階は、
    （ｂ１）直列化された第１入力データ及び前記第１入力データを反転させた第２入力データの提供を受け、差動増幅して出力する段階と、
    （ｂ２）前記第１入力データを所定時間だけ遅延させた第３入力データ、前記第３入力データを反転させた第４入力データの提供を受け、前記プリエンファシス制御値で前記第３入力データ及び第４入力データをプリエンファシスして出力する段階とを含むことを特徴とするデータ送信方法。

Images