JP3234531B2 - プリエンファシス回路 - Google Patents
プリエンファシス回路Info
- Publication number
- JP3234531B2 JP3234531B2 JP10467997A JP10467997A JP3234531B2 JP 3234531 B2 JP3234531 B2 JP 3234531B2 JP 10467997 A JP10467997 A JP 10467997A JP 10467997 A JP10467997 A JP 10467997A JP 3234531 B2 JP3234531 B2 JP 3234531B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- amplifier circuit
- output signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Optical Communication System (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、赤外線を媒体とし
た伝送システムを構成する送信側機器に用いて好適なプ
リエンファシス回路に関する。
た伝送システムを構成する送信側機器に用いて好適なプ
リエンファシス回路に関する。
【０００２】
【従来の技術】一般に、赤外線を媒体として、図２
（ハ）のようなスペクトラムで音声及び映像信号を伝送
するシステムにおいては、送信側で音声及び映像信号を
ＦＭ変調した後、赤外線を媒体にして送信し、受信側で
受信信号をＦＭ復調して音声及び映像信号を得るように
している。そのうちＦＭ復調回路では、信号周波数が高
いほど雑音振幅が大きくなる三角雑音が発生し、復調信
号中にノイズ成分が増加するという問題が発生する。そ
こで、送信側では、プリエンファシス回路を使用して、
音声及び映像信号の高周波域を強調して送信し、受信側
では、エンファシス回路を使用して、復調した後の音声
及び映像信号の高周波域を強調前のレベルに戻す。三角
雑音は受信側機器でのみ発生するため、エンファシス方
式により、三角雑音に対してのみ抑圧が行われ、三角雑
音の悪影響を低減させることができる。図３は、送信側
に構成される従来のプリエンファシス回路を示す回路図
である。
（ハ）のようなスペクトラムで音声及び映像信号を伝送
するシステムにおいては、送信側で音声及び映像信号を
ＦＭ変調した後、赤外線を媒体にして送信し、受信側で
受信信号をＦＭ復調して音声及び映像信号を得るように
している。そのうちＦＭ復調回路では、信号周波数が高
いほど雑音振幅が大きくなる三角雑音が発生し、復調信
号中にノイズ成分が増加するという問題が発生する。そ
こで、送信側では、プリエンファシス回路を使用して、
音声及び映像信号の高周波域を強調して送信し、受信側
では、エンファシス回路を使用して、復調した後の音声
及び映像信号の高周波域を強調前のレベルに戻す。三角
雑音は受信側機器でのみ発生するため、エンファシス方
式により、三角雑音に対してのみ抑圧が行われ、三角雑
音の悪影響を低減させることができる。図３は、送信側
に構成される従来のプリエンファシス回路を示す回路図
である。
【０００３】図３のプリエンファシス回路は、オペアン
プを利用した一般的なＨＰＦを使って、高周波成分を強
調している。このＨＰＦにおいて、入力端子ＩＮに印加
される入力信号のうち、高周波成分だけを通過させ、低
周波成分を減衰している。このＨＰＦの遮断周波数ｆｃ
及びゲインＫは、抵抗１及び２の値をそれぞれＲ１及び
Ｒ２とし、コンデンサー３の容量をＣ３とすると、
プを利用した一般的なＨＰＦを使って、高周波成分を強
調している。このＨＰＦにおいて、入力端子ＩＮに印加
される入力信号のうち、高周波成分だけを通過させ、低
周波成分を減衰している。このＨＰＦの遮断周波数ｆｃ
及びゲインＫは、抵抗１及び２の値をそれぞれＲ１及び
Ｒ２とし、コンデンサー３の容量をＣ３とすると、
【０００４】
【数１】
【０００５】となり、抵抗１及び２と、コンデンサー３
との値をそれぞれ任意に選ぶことによって、プリエンフ
ァシス回路の特性を設定していた。
との値をそれぞれ任意に選ぶことによって、プリエンフ
ァシス回路の特性を設定していた。
【０００６】
【発明が解決しようとする課題】ところで、図３の回路
を集積化しようとした場合、遮断周波数ｆｃやゲインＫ
を、抵抗１及び２と、コンデンサー３とだけによって設
定するため、図２（ハ）のようなスペクトルに設定しよ
うとすると、抵抗１及び２とコンデンサー３との値が大
きくなり、これらの素子すべてを集積化することが困難
であった。その為、これらの素子は外付け素子となり、
この外付け素子の存在により、図３の回路を含む集積回
路を用いた機器の小型化を阻害するなどの問題が生じて
いた。
を集積化しようとした場合、遮断周波数ｆｃやゲインＫ
を、抵抗１及び２と、コンデンサー３とだけによって設
定するため、図２（ハ）のようなスペクトルに設定しよ
うとすると、抵抗１及び２とコンデンサー３との値が大
きくなり、これらの素子すべてを集積化することが困難
であった。その為、これらの素子は外付け素子となり、
この外付け素子の存在により、図３の回路を含む集積回
路を用いた機器の小型化を阻害するなどの問題が生じて
いた。
【０００７】
【課題を解決するための手段】本発明は、入力信号を減
衰する減衰回路と、一方の入力端子に前記減衰回路の出
力信号が印加される第１差動増幅回路と、該第１差動増
幅回路の出力信号を増幅する第２差動増幅回路と、該第
２差動増幅回路の出力信号を前記第１差動増幅回路の他
方の入力端子に帰還する帰還抵抗と、前記第２差動増幅
回路の出力信号を前記減衰回路に帰還するコンデンサー
と、から成ることを特徴とする。
衰する減衰回路と、一方の入力端子に前記減衰回路の出
力信号が印加される第１差動増幅回路と、該第１差動増
幅回路の出力信号を増幅する第２差動増幅回路と、該第
２差動増幅回路の出力信号を前記第１差動増幅回路の他
方の入力端子に帰還する帰還抵抗と、前記第２差動増幅
回路の出力信号を前記減衰回路に帰還するコンデンサー
と、から成ることを特徴とする。
【０００８】また、前記第１差動増幅回路は、少なくと
も、差動接続された第１及び第２トランジスタと、前記
第１及び第２トランジスタの負荷抵抗とを含み、 ま
た、前記第２差動増幅回路は、少なくとも差動接続され
た第２及び第４トランジスタを含むことを特徴とする。
本発明によれば、入力信号は、減衰回路で減衰された
後、第１差動増幅回路及び第２差動増幅回路で順次増幅
し、第２差動増幅回路の出力信号は、帰還抵抗を介して
第１差動増幅回路に帰還されるとともに、コンデンサー
を介して減衰回路に帰還される。このような構成にする
ことにより、差動増幅回路内の差動接続されるトランジ
スタのエミッタ抵抗も利用することができるため、コン
デンサーの容量や帰還抵抗の抵抗値を大きくせずとも、
所望のプリエンファシス特性を得ることができる。
も、差動接続された第１及び第２トランジスタと、前記
第１及び第２トランジスタの負荷抵抗とを含み、 ま
た、前記第２差動増幅回路は、少なくとも差動接続され
た第２及び第４トランジスタを含むことを特徴とする。
本発明によれば、入力信号は、減衰回路で減衰された
後、第１差動増幅回路及び第２差動増幅回路で順次増幅
し、第２差動増幅回路の出力信号は、帰還抵抗を介して
第１差動増幅回路に帰還されるとともに、コンデンサー
を介して減衰回路に帰還される。このような構成にする
ことにより、差動増幅回路内の差動接続されるトランジ
スタのエミッタ抵抗も利用することができるため、コン
デンサーの容量や帰還抵抗の抵抗値を大きくせずとも、
所望のプリエンファシス特性を得ることができる。
【０００９】
【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、４は抵抗４ａ及び４ｂから成り、入力信号
を減衰する減衰回路、５は、差動接続されたトランジス
タ６ａ及び６ｂと、負荷抵抗７ａ及び７ｂとから成り、
減衰回路４の出力信号を増幅する第１差動増幅回路、８
は、差動接続されたトランジスタ９ａ及び９ｂから成
り、第１差動増幅回路５の出力信号を増幅する第２差動
増幅回路、１０は第２差動増幅回路８の出力信号を帰還
するためのコンデンサー、１１は第２差動増幅回路８の
出力信号を出力端子ＯＵＴに伝達するエミッタフォロワ
回路を成すトランジスタ、１２及び１３は出力端子ＯＵ
Ｔに導出される出力信号を帰還する抵抗である。
す図であり、４は抵抗４ａ及び４ｂから成り、入力信号
を減衰する減衰回路、５は、差動接続されたトランジス
タ６ａ及び６ｂと、負荷抵抗７ａ及び７ｂとから成り、
減衰回路４の出力信号を増幅する第１差動増幅回路、８
は、差動接続されたトランジスタ９ａ及び９ｂから成
り、第１差動増幅回路５の出力信号を増幅する第２差動
増幅回路、１０は第２差動増幅回路８の出力信号を帰還
するためのコンデンサー、１１は第２差動増幅回路８の
出力信号を出力端子ＯＵＴに伝達するエミッタフォロワ
回路を成すトランジスタ、１２及び１３は出力端子ＯＵ
Ｔに導出される出力信号を帰還する抵抗である。
【００１０】図１の回路の動作を、入出力特性を交えて
説明する。まず、入力信号Ｖｉｎは、減衰回路４で減衰
される。抵抗４ａ及び４ｂの抵抗値をそれぞれＲ４ａ及
びＲ４ｂとすると、減衰回路４の出力信号Ｖ１は、
説明する。まず、入力信号Ｖｉｎは、減衰回路４で減衰
される。抵抗４ａ及び４ｂの抵抗値をそれぞれＲ４ａ及
びＲ４ｂとすると、減衰回路４の出力信号Ｖ１は、
【００１１】
【数２】
【００１２】になる。その後、出力信号Ｖ１は、トラン
ジスタ６ａのベースに印加され、トランジスタ６ａ及び
６ｂが差動接続されるので、トランジスタ６ａ及び６ｂ
のベース電圧差に応じたコレクタ電流が発生する。出力
信号Ｖ１の変化に応じてトランジスタ６ａ及び６ｂのコ
レクタ電流は変化するため、トランジスタ６ｂのベース
電圧をＶ２とし、トランジスタ６ａ及び６ｂのエミッタ
抵抗をそれぞれｒｅ１とすると、その変化分Δｉ１は、
ジスタ６ａのベースに印加され、トランジスタ６ａ及び
６ｂが差動接続されるので、トランジスタ６ａ及び６ｂ
のベース電圧差に応じたコレクタ電流が発生する。出力
信号Ｖ１の変化に応じてトランジスタ６ａ及び６ｂのコ
レクタ電流は変化するため、トランジスタ６ｂのベース
電圧をＶ２とし、トランジスタ６ａ及び６ｂのエミッタ
抵抗をそれぞれｒｅ１とすると、その変化分Δｉ１は、
【００１３】
【数３】
【００１４】となる。トランジスタ６ａ及び６ｂのコレ
クタ電流は抵抗７ａ及び７ｂに流れ、そのコレクタ電流
により抵抗７ａ及び７ｂに電圧降下が発生し、この電圧
降下によってトランジスタ６ａ及び６ｂのコレクタ電圧
が定まる。このコレクタ電圧Ｖｃ６ａ及びＶｃ６ｂは、
抵抗７ａ及び７ｂの抵抗値をそれぞれＲ７とし、トラン
ジスタ６ａ及び６ｂのベース間電圧が０のときのコレク
タ電流をＩ１とすると、それぞれ、
クタ電流は抵抗７ａ及び７ｂに流れ、そのコレクタ電流
により抵抗７ａ及び７ｂに電圧降下が発生し、この電圧
降下によってトランジスタ６ａ及び６ｂのコレクタ電圧
が定まる。このコレクタ電圧Ｖｃ６ａ及びＶｃ６ｂは、
抵抗７ａ及び７ｂの抵抗値をそれぞれＲ７とし、トラン
ジスタ６ａ及び６ｂのベース間電圧が０のときのコレク
タ電流をＩ１とすると、それぞれ、
【００１５】
【数４】
【００１６】となる。さらに、トランジスタ６ａ及び６
ｂのコレクタ電圧Ｖｃ６ａ及びＶｃ６ｂは、差動接続さ
れるトランジスタ９ａ及び９ｂのベースに印加され、そ
のベース電圧の差に応じてトランジスタ９ａ及び９ｂか
らコレクタ電流が発生する。その為、トランジスタ９ａ
及び９ｂのエミッタ抵抗をｒｅ２とすると、トランジス
タ９ｂのコレクタ電流ｉ２は、
ｂのコレクタ電圧Ｖｃ６ａ及びＶｃ６ｂは、差動接続さ
れるトランジスタ９ａ及び９ｂのベースに印加され、そ
のベース電圧の差に応じてトランジスタ９ａ及び９ｂか
らコレクタ電流が発生する。その為、トランジスタ９ａ
及び９ｂのエミッタ抵抗をｒｅ２とすると、トランジス
タ９ｂのコレクタ電流ｉ２は、
【００１７】
【数５】
【００１８】となる。トランジスタ９ｂのコレクタ電流
ｉ２はコンデンサー１０に供給され、減衰回路４に帰還
される。また、コンデンサー１０の充放電により生じた
コンデンサー１０の端子電圧はトランジスタ１１のベー
スに印加される。トランジスタ１１はエミッタフォロワ
回路として動作し、トランジスタ１１のエミッタ電圧は
出力信号Ｖｏｕｔとして出力端子ＯＵＴから後段の回路
に伝送される。また、出力信号Ｖｏｕｔは、抵抗１２及
び１３を介してトランジスタ６ｂのベースに帰還され
る。よって、トランジスタ６ｂのベース電圧Ｖ２は、出
力電圧Ｖｏｕｔを抵抗１２及び１３で分圧した値に等し
く、抵抗１２及び１３の抵抗値をそれぞれＲ１２及びＲ
１３とすると、
ｉ２はコンデンサー１０に供給され、減衰回路４に帰還
される。また、コンデンサー１０の充放電により生じた
コンデンサー１０の端子電圧はトランジスタ１１のベー
スに印加される。トランジスタ１１はエミッタフォロワ
回路として動作し、トランジスタ１１のエミッタ電圧は
出力信号Ｖｏｕｔとして出力端子ＯＵＴから後段の回路
に伝送される。また、出力信号Ｖｏｕｔは、抵抗１２及
び１３を介してトランジスタ６ｂのベースに帰還され
る。よって、トランジスタ６ｂのベース電圧Ｖ２は、出
力電圧Ｖｏｕｔを抵抗１２及び１３で分圧した値に等し
く、抵抗１２及び１３の抵抗値をそれぞれＲ１２及びＲ
１３とすると、
【００１９】
【数６】
【００２０】になる。一方、コンデンサー１０におい
て、コレクタ電流ｉ２が入力信号Ｖｉｎに応じて変化す
ることにより、コンデンサー１０に電荷が充放電され、
その電荷量でコンデンサー１０の両端間電圧が変わる。
コンデンサー１０には入力信号Ｖｉｎ及び出力信号Ｖｏ
ｕｔが印加されているので、その電圧差に応じて電荷が
充放電され、コンデンサー１０の容量をＣとすると、ト
ランジスタ９ｂのコレクタ電流ｉ２は、
て、コレクタ電流ｉ２が入力信号Ｖｉｎに応じて変化す
ることにより、コンデンサー１０に電荷が充放電され、
その電荷量でコンデンサー１０の両端間電圧が変わる。
コンデンサー１０には入力信号Ｖｉｎ及び出力信号Ｖｏ
ｕｔが印加されているので、その電圧差に応じて電荷が
充放電され、コンデンサー１０の容量をＣとすると、ト
ランジスタ９ｂのコレクタ電流ｉ２は、
【００２１】
【数７】
【００２２】となる。次に、図１の回路の入出力の伝達
関数を求める。式（７）に、式（４）及び式（９）を代
入すると、
関数を求める。式（７）に、式（４）及び式（９）を代
入すると、
【００２３】
【数８】
【００２４】となる。さらに、式（１０）に式（３）及
び式（８）を代入すると、
び式（８）を代入すると、
【００２５】
【数９】
【００２６】になる。この式（１１）を展開して、伝達
関数Ｖｏｕｔ／Ｖｉｎは、
関数Ｖｏｕｔ／Ｖｉｎは、
【００２７】
【数１０】
【００２８】となり、式（１２）はＨＰＦの特性を示す
伝達関数である。この伝達関数より、図１の回路の出力
特性は、図２のように、通過域を定める周波数をｆ１と
し、減衰域を定める周波数をｆ２とし、ゲインをＫとす
ると、
伝達関数である。この伝達関数より、図１の回路の出力
特性は、図２のように、通過域を定める周波数をｆ１と
し、減衰域を定める周波数をｆ２とし、ゲインをＫとす
ると、
【００２９】
【数１１】
【００３０】になる。このように入力信号の低周波成分
を減衰させることにより、図１の回路は入力信号の高周
波成分を強調するプリエンファシス回路になる。式（１
３）及び式（１４）より明らかなように、周波数ｆ１及
びｆ２は、コンデンサー１０の容量と、抵抗４ａ、４
ｂ、７ａ、７ｂ、１２及び１３の抵抗値と、トランジス
タ６ａ、６ｂ、９ａ及び９ｂのエミッタ抵抗との乗算及
び除算を行うことにより設定できるため、一つ一つの素
子の値が小さくとも、任意の周波数を得ることが可能に
なる。その為、図１の回路を集積化した場合、図１の中
のすべての素子を集積化することができる。
を減衰させることにより、図１の回路は入力信号の高周
波成分を強調するプリエンファシス回路になる。式（１
３）及び式（１４）より明らかなように、周波数ｆ１及
びｆ２は、コンデンサー１０の容量と、抵抗４ａ、４
ｂ、７ａ、７ｂ、１２及び１３の抵抗値と、トランジス
タ６ａ、６ｂ、９ａ及び９ｂのエミッタ抵抗との乗算及
び除算を行うことにより設定できるため、一つ一つの素
子の値が小さくとも、任意の周波数を得ることが可能に
なる。その為、図１の回路を集積化した場合、図１の中
のすべての素子を集積化することができる。
【００３１】また、図１の回路においては、第１差動増
幅回路５の出力信号を第２差動増幅回路８でさらに増幅
している。その為、図１の回路全体のループゲインの周
波数特性は、図２（ロ）の点線に示されるような第１差
動増幅回路５及び第２差動増幅回路８のゲインが加算さ
れ、全体のゲインは図２（ロ）の実線のようになる。そ
の為、図２（ロ）より、ゲインの加算により、ループゲ
インＧＬが低下しない領域が高周波側へ広がり、より高
周波の入力信号に対してもレベルの強調が可能になる。
幅回路５の出力信号を第２差動増幅回路８でさらに増幅
している。その為、図１の回路全体のループゲインの周
波数特性は、図２（ロ）の点線に示されるような第１差
動増幅回路５及び第２差動増幅回路８のゲインが加算さ
れ、全体のゲインは図２（ロ）の実線のようになる。そ
の為、図２（ロ）より、ゲインの加算により、ループゲ
インＧＬが低下しない領域が高周波側へ広がり、より高
周波の入力信号に対してもレベルの強調が可能になる。
【００３２】
【発明の効果】本発明によれば、入力信号を減衰回路で
減衰した後、第１差動増幅回路及び第２差動増幅回路で
順次増幅し、第２差動増幅回路の出力信号を、帰還抵抗
を介して第１差動増幅回路に帰還させるとともに、コン
デンサーを介して減衰回路に帰還する構成にしたので、
それぞれの構成素子の値を小さくしても任意のプリエン
ファシス特性を得ることができる。それぞれの素子の値
を小さくできるので、本発明の回路を集積化した場合、
すべての素子を集積化でき、外付け素子を削除すること
ができる。
減衰した後、第１差動増幅回路及び第２差動増幅回路で
順次増幅し、第２差動増幅回路の出力信号を、帰還抵抗
を介して第１差動増幅回路に帰還させるとともに、コン
デンサーを介して減衰回路に帰還する構成にしたので、
それぞれの構成素子の値を小さくしても任意のプリエン
ファシス特性を得ることができる。それぞれの素子の値
を小さくできるので、本発明の回路を集積化した場合、
すべての素子を集積化でき、外付け素子を削除すること
ができる。
【００３３】また、差動増幅回路を２段で接続している
ので、本発明の回路全体のループゲインの高周波側の周
波数特性が向上する。その為、周波数の高いビデオ信号
にプリエンファシスを良好にかけれるという他の効果を
奏することができる。
ので、本発明の回路全体のループゲインの高周波側の周
波数特性が向上する。その為、周波数の高いビデオ信号
にプリエンファシスを良好にかけれるという他の効果を
奏することができる。
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明を説明するための特性図である。
【図３】従来例を示す回路図である。
４ 減衰回路 ５ 第１差動増幅回路 ８ 第２差動増幅回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚原 健太郎 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 昭61−82511（ＪＰ，Ａ) 特開 昭64−34006（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 5/00 - 11/08
Claims (2)
- 【請求項１】 入力信号を減衰する減衰回路と、 一方の入力端子に前記減衰回路の出力信号が印加される
第１差動増幅回路と、 該第１差動増幅回路の出力信号を増幅する第２差動増幅
回路と、 該第２差動増幅回路の出力信号を前記第１差動増幅回路
の他方の入力端子に帰還する帰還抵抗と、 前記第２差動増幅回路の出力信号を前記減衰回路に帰還
するコンデンサーと、から成ることを特徴とするプリエ
ンファシス回路。 - 【請求項２】 前記第１差動増幅回路は、少なくとも、
差動接続された第１及び第２トランジスタと、前記第１
及び第２トランジスタの負荷抵抗とを含み、 また、前記第２差動増幅回路は、少なくとも差動接続さ
れた第２及び第４トランジスタを含むことを特徴とする
請求項１記載のプリエンファシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10467997A JP3234531B2 (ja) | 1997-04-22 | 1997-04-22 | プリエンファシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10467997A JP3234531B2 (ja) | 1997-04-22 | 1997-04-22 | プリエンファシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294630A JPH10294630A (ja) | 1998-11-04 |
| JP3234531B2 true JP3234531B2 (ja) | 2001-12-04 |
Family
ID=14387167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10467997A Expired - Fee Related JP3234531B2 (ja) | 1997-04-22 | 1997-04-22 | プリエンファシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234531B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839572B2 (ja) * | 2003-12-22 | 2011-12-21 | 横河電機株式会社 | 入力回路 |
| KR20050076981A (ko) * | 2004-01-26 | 2005-07-29 | 엘지전자 주식회사 | 엠퍼시스 회로 |
| KR100643605B1 (ko) | 2004-08-16 | 2006-11-10 | 삼성전자주식회사 | 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법 |
-
1997
- 1997-04-22 JP JP10467997A patent/JP3234531B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294630A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019160A (en) | Signal attenuator circuit for TV tuner | |
| EP0331234B1 (en) | Circuit arrangement for linearly amplifying and demodulating an am-modulated signal, and integrated semiconductor element for said circuit arrangement | |
| JPS6139732A (ja) | 雑音検出器 | |
| JPH0474882B2 (ja) | ||
| US4288753A (en) | Muting circuit with operational amplifier | |
| US3284713A (en) | Emitter coupled high frequency amplifier | |
| JP3234531B2 (ja) | プリエンファシス回路 | |
| US4224581A (en) | Compander system having limiter in compressor and expander | |
| US4553108A (en) | Low noise feedback amplifier | |
| KR950000080B1 (ko) | 적응 대역폭 증폭기, if 증폭기/검파기 및 그 신호 대 잡음비의 최적화 방법 | |
| US3038072A (en) | Automatic-gain and bandwidth control system for transistor circuits | |
| JP3234532B2 (ja) | プリエンファシス回路 | |
| JPS595711A (ja) | 音声増幅方式 | |
| JPS61196625A (ja) | オ−トダイン受信機 | |
| US3600697A (en) | Electronic compressor network | |
| US5027080A (en) | Source follower light reception circuit | |
| JP3239563B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| JPH063857B2 (ja) | 可変エンフアシス回路 | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JPS6214763Y2 (ja) | ||
| JPH0540587Y2 (ja) | ||
| JP3300301B2 (ja) | 低域通過フィルタ | |
| JPH0611632Y2 (ja) | 自動ラウドネス制御回路 | |
| JPH0511681B2 (ja) | ||
| JP2858992B2 (ja) | プリエンファシス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070921 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |