JP2858992B2 - プリエンファシス回路 - Google Patents
プリエンファシス回路Info
- Publication number
- JP2858992B2 JP2858992B2 JP11880191A JP11880191A JP2858992B2 JP 2858992 B2 JP2858992 B2 JP 2858992B2 JP 11880191 A JP11880191 A JP 11880191A JP 11880191 A JP11880191 A JP 11880191A JP 2858992 B2 JP2858992 B2 JP 2858992B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- emphasis
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、音声信号の送受信を行
うための信号処理回路等において利用されるプリエンフ
ァシス回路に関する。
うための信号処理回路等において利用されるプリエンフ
ァシス回路に関する。
【０００２】
【従来の技術】従来より、各種の信号を送受信する場合
には、その信号の特性に応じて、信号を加工しておき、
送受信における劣化を防止することが行われている。例
えば、音声信号の送受信においては、高周波数帯域の劣
化が大きいため、送信時に高周波数帯域の信号を低周波
数帯域に比較して大きく増幅しておき（プリエンファシ
ス）しておき、受信側において高周波側を減衰すること
（デエンファシス）することが行われている。特に、コ
ードレス電話機などにおいては、親機と子機の間で無線
通信における信号の劣化を減少するため、所定のプリエ
ンファシス処理が行われている。
には、その信号の特性に応じて、信号を加工しておき、
送受信における劣化を防止することが行われている。例
えば、音声信号の送受信においては、高周波数帯域の劣
化が大きいため、送信時に高周波数帯域の信号を低周波
数帯域に比較して大きく増幅しておき（プリエンファシ
ス）しておき、受信側において高周波側を減衰すること
（デエンファシス）することが行われている。特に、コ
ードレス電話機などにおいては、親機と子機の間で無線
通信における信号の劣化を減少するため、所定のプリエ
ンファシス処理が行われている。
【０００３】図５に、従来のプリエンファシス回路を示
す。このように、入力側と出力側との間にコンデンサＣ
と抵抗Ｒとが互いに並列接続されるとともに、出力側が
抵抗Ｒ’により、アースに接続されている。従って、低
周波側が抵抗Ｒ，Ｒ’を介しアースに流れやすく、高周
波側がコンデンサＣを介し出力側に伝達されやすくな
る。従って、これらコンデンサＣ、抵抗Ｒ，Ｒ’の値を
所定の値にセットすることにより、図６に示すような所
望のプリエンファシス特性を回路に与えることができ
る。
す。このように、入力側と出力側との間にコンデンサＣ
と抵抗Ｒとが互いに並列接続されるとともに、出力側が
抵抗Ｒ’により、アースに接続されている。従って、低
周波側が抵抗Ｒ，Ｒ’を介しアースに流れやすく、高周
波側がコンデンサＣを介し出力側に伝達されやすくな
る。従って、これらコンデンサＣ、抵抗Ｒ，Ｒ’の値を
所定の値にセットすることにより、図６に示すような所
望のプリエンファシス特性を回路に与えることができ
る。
【０００４】
【発明が解決しようとする課題】ここで、従来のプリエ
ンファシス回路の伝達関数は、Ｒ＞＞Ｒ’という条件下
において、ほぼ Ｅ２／Ｅ１＝（１＋ｊωｃＲ）・Ｒ’／（Ｒ＋Ｒ’） とおける。このため、図６のような特性の３ｄＢ立ち上
がる周波数ｆ１は、 ｆ１＝１／２πＣＲ となる。そして、ｆ１＝３００Ｈｚとする場合、Ｒ＝５
０ｋΩとするとコンデンサの容量Ｃは、１００００ｐＦ
となる。
ンファシス回路の伝達関数は、Ｒ＞＞Ｒ’という条件下
において、ほぼ Ｅ２／Ｅ１＝（１＋ｊωｃＲ）・Ｒ’／（Ｒ＋Ｒ’） とおける。このため、図６のような特性の３ｄＢ立ち上
がる周波数ｆ１は、 ｆ１＝１／２πＣＲ となる。そして、ｆ１＝３００Ｈｚとする場合、Ｒ＝５
０ｋΩとするとコンデンサの容量Ｃは、１００００ｐＦ
となる。
【０００５】ところが、１００００ｐＦのコンデンサは
その容量が大きすぎるため、回路をＩＣ化する場合に、
このコンデンサをＩＣ内に取り込む事は不可能である。
従って、容量の小さなコンデンサを使用して、同様のプ
リエンファシス特性を有する回路が望まれている。
その容量が大きすぎるため、回路をＩＣ化する場合に、
このコンデンサをＩＣ内に取り込む事は不可能である。
従って、容量の小さなコンデンサを使用して、同様のプ
リエンファシス特性を有する回路が望まれている。
【０００６】本発明は、上記課題に鑑みなされたもので
あり、小さなコンデンサを利用してＩＣ化が容易なプリ
エンファシス回路を提供することを目的とする。
あり、小さなコンデンサを利用してＩＣ化が容易なプリ
エンファシス回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るプリエンフ
ァシス回路は、入力信号中の所定周波数以下の低周波信
号を通過させるローパスフィルタと、このローパスフィ
ルタを通過した信号と入力信号の差とを求める減算器と
を有し、入力信号に対して前記ローパスフィルタの特性
に応じた特性でプリエンファシス処理を施すことを特徴
とする。
ァシス回路は、入力信号中の所定周波数以下の低周波信
号を通過させるローパスフィルタと、このローパスフィ
ルタを通過した信号と入力信号の差とを求める減算器と
を有し、入力信号に対して前記ローパスフィルタの特性
に応じた特性でプリエンファシス処理を施すことを特徴
とする。
【０００８】
【作用】ローパスフィルタによって、所定周波数以上の
信号を除去する。そして、この信号を入力信号から減算
するため、入力信号に対しローパスフィルタの特性に応
じたプリエンファシス処理を施すことができる。そし
て、この構成によりＬＰＦにおけるコンデンサは遮断周
波数に応じたものとすればよいため、その容量を小さく
できる。また、プリエンファシス開始の周波数以下の特
性も容易に設定することができる。
信号を除去する。そして、この信号を入力信号から減算
するため、入力信号に対しローパスフィルタの特性に応
じたプリエンファシス処理を施すことができる。そし
て、この構成によりＬＰＦにおけるコンデンサは遮断周
波数に応じたものとすればよいため、その容量を小さく
できる。また、プリエンファシス開始の周波数以下の特
性も容易に設定することができる。
【０００９】
【実施例】以下、本発明に係るプリエンファシス回路に
ついて、図面に基づいて説明する。図１は全体構成を示
すブロック図であり、ローパスフィルタ（ＬＰＦ）１０
は、入力信号の所定の周波数以上の信号をカットする。
そして、減算器を構成するための演算増幅器２０の反転
入力端子には抵抗Ｒ１を介しＬＰＦの出力が入力され、
非反転入力端子には抵抗Ｒ２，Ｒ４によって分割された
入力信号が入力されている。また、演算増幅器２０の出
力は抵抗Ｒ３を介し反転入力端子側に帰還されている。
ついて、図面に基づいて説明する。図１は全体構成を示
すブロック図であり、ローパスフィルタ（ＬＰＦ）１０
は、入力信号の所定の周波数以上の信号をカットする。
そして、減算器を構成するための演算増幅器２０の反転
入力端子には抵抗Ｒ１を介しＬＰＦの出力が入力され、
非反転入力端子には抵抗Ｒ２，Ｒ４によって分割された
入力信号が入力されている。また、演算増幅器２０の出
力は抵抗Ｒ３を介し反転入力端子側に帰還されている。
【００１０】そして、ＬＰＦ１０は、図２に破線で示す
ように、ｆ２（例えば、３ｋＨｚ）で３ｄＢ減衰するよ
うな周波数特性を有している。そこで、演算増幅器２０
からの出力は、図２において実線で示すようにｆ１〜ｆ
２（例えば、３００Ｈｚ〜３ｋＨｚ）において直線的に
増加する特性となる。従って、この回路を利用して、従
来例と同様の入力信号に所望のプリエンファシス処理を
施すことができる。また、この回路によれば、抵抗Ｒ１
〜Ｒ４の値を調整することにより、プリエンファシス開
始の周波数ｆ１（３００Ｈｚ）以下の領域の特性をフラ
ットにすることができる。そして、このようなＬＰＦ１
０は遮断周波数ｆ２（３ｋＨｚ）に対応した構成とすれ
ばよいため、ここにおけるコンデンサを小さな容量のも
のとできる。
ように、ｆ２（例えば、３ｋＨｚ）で３ｄＢ減衰するよ
うな周波数特性を有している。そこで、演算増幅器２０
からの出力は、図２において実線で示すようにｆ１〜ｆ
２（例えば、３００Ｈｚ〜３ｋＨｚ）において直線的に
増加する特性となる。従って、この回路を利用して、従
来例と同様の入力信号に所望のプリエンファシス処理を
施すことができる。また、この回路によれば、抵抗Ｒ１
〜Ｒ４の値を調整することにより、プリエンファシス開
始の周波数ｆ１（３００Ｈｚ）以下の領域の特性をフラ
ットにすることができる。そして、このようなＬＰＦ１
０は遮断周波数ｆ２（３ｋＨｚ）に対応した構成とすれ
ばよいため、ここにおけるコンデンサを小さな容量のも
のとできる。
【００１１】次に、ＬＰＦ１０の構成について、図３に
基づいて説明する。入力信号は、トランジスタＱ１のベ
ースに入力される。このトランジスタＱ１のコレクタは
トランジスタＱ２を介し電源に接続され、エミッタは定
電流回路ＳＩ１を介しアースされている。一方、トラン
ジスタＱ１のエミッタには抵抗ＲＥを介しトランジスタ
Ｑ３のエミッタが接続されている。このトランジスタＱ
３のコレクタはトランジスタＱ４を介し電源に接続さ
れ、エミッタは定電流回路ＳＩ２を介しアースされてい
る。そして、トランジスタＱ２にはトランジスタＱ５が
カレントミラー接続されており、トランジスタＱ４には
トランジスタＱ６がカレントミラー接続されている。ま
た、これらトランジスタＱ５，Ｑ６のエミッタは電源に
接続され、コレクタはそれぞれ抵抗ＲＬ１，ＲＬ２を介
し電源の１／２の電位である端子１／２Ｖccに接続され
ている。なお、定電流回路ＳＩ１，ＳＩ２は同一の電流
Ｉ１を流すものであり、抵抗ＲＬ１，ＲＬ２は同一の抵
抗値ＲＬを有している。このため、入力信号の変化によ
りトランジスタＱ１のベース電位が変化し、トランジス
タＱ１，Ｑ３の電流値が変化し、これに応じてトランジ
スタＱ５，Ｑ６の電流値が変化して、これらのコレクタ
側に入力信号に所定の増幅を施した信号が出力される。
基づいて説明する。入力信号は、トランジスタＱ１のベ
ースに入力される。このトランジスタＱ１のコレクタは
トランジスタＱ２を介し電源に接続され、エミッタは定
電流回路ＳＩ１を介しアースされている。一方、トラン
ジスタＱ１のエミッタには抵抗ＲＥを介しトランジスタ
Ｑ３のエミッタが接続されている。このトランジスタＱ
３のコレクタはトランジスタＱ４を介し電源に接続さ
れ、エミッタは定電流回路ＳＩ２を介しアースされてい
る。そして、トランジスタＱ２にはトランジスタＱ５が
カレントミラー接続されており、トランジスタＱ４には
トランジスタＱ６がカレントミラー接続されている。ま
た、これらトランジスタＱ５，Ｑ６のエミッタは電源に
接続され、コレクタはそれぞれ抵抗ＲＬ１，ＲＬ２を介
し電源の１／２の電位である端子１／２Ｖccに接続され
ている。なお、定電流回路ＳＩ１，ＳＩ２は同一の電流
Ｉ１を流すものであり、抵抗ＲＬ１，ＲＬ２は同一の抵
抗値ＲＬを有している。このため、入力信号の変化によ
りトランジスタＱ１のベース電位が変化し、トランジス
タＱ１，Ｑ３の電流値が変化し、これに応じてトランジ
スタＱ５，Ｑ６の電流値が変化して、これらのコレクタ
側に入力信号に所定の増幅を施した信号が出力される。
【００１２】また、トランジスタＱ５，Ｑ６のコレクタ
側はそれぞれトランジスタＱ７，Ｑ８のベースに接続さ
れ、このトランジスタＱ７，Ｑ８のコレクタは電源にエ
ミッタは共通の定電流回路ＳＩ３に接続されている。そ
して、トランジスタＱ８と電源の間にはトランジスタＱ
９が挿入配置されており、このトランジスタＱ９にはト
ランジスタＱ１０がカレントミラー接続されている。従
って、トランジスタＱ７およびＱ８のベース電位変化に
応じた電流がトランジスタＱ１０に流れる。このトラン
ジスタＱ１０のコレクタは定電流回路ＳＩ４およびコン
デンサＣを介しアースされていると共に、トランジスタ
Ｑ１１のベースに接続されている。トランジスタＱ１１
のコレクタは電源に接続され、エミッタはＳＩ５を介し
アースされると共にトランジスタＱ１２のベースに接続
されている。このトランジスタＱ１２のエミッタは定電
流回路ＳＩ６を介し電源に接続され、コレクタはアース
されている。そしてこのトランジスタＱ１２のエミッタ
から出力信号ＯＵＴが出力される。なお、このトランジ
スタＱ１２のエミッタはトランジスタＱ３のベースにも
接続され、出力信号を、フィードバックしている。従っ
て、トランジスタＱ１０の電流量に応じてトランジスタ
Ｑ１１のベース電流が変化し、これに応じてトランジス
タＱ１２のエミッタ電流が変化し、出力ＯＵＴが変化す
る。
側はそれぞれトランジスタＱ７，Ｑ８のベースに接続さ
れ、このトランジスタＱ７，Ｑ８のコレクタは電源にエ
ミッタは共通の定電流回路ＳＩ３に接続されている。そ
して、トランジスタＱ８と電源の間にはトランジスタＱ
９が挿入配置されており、このトランジスタＱ９にはト
ランジスタＱ１０がカレントミラー接続されている。従
って、トランジスタＱ７およびＱ８のベース電位変化に
応じた電流がトランジスタＱ１０に流れる。このトラン
ジスタＱ１０のコレクタは定電流回路ＳＩ４およびコン
デンサＣを介しアースされていると共に、トランジスタ
Ｑ１１のベースに接続されている。トランジスタＱ１１
のコレクタは電源に接続され、エミッタはＳＩ５を介し
アースされると共にトランジスタＱ１２のベースに接続
されている。このトランジスタＱ１２のエミッタは定電
流回路ＳＩ６を介し電源に接続され、コレクタはアース
されている。そしてこのトランジスタＱ１２のエミッタ
から出力信号ＯＵＴが出力される。なお、このトランジ
スタＱ１２のエミッタはトランジスタＱ３のベースにも
接続され、出力信号を、フィードバックしている。従っ
て、トランジスタＱ１０の電流量に応じてトランジスタ
Ｑ１１のベース電流が変化し、これに応じてトランジス
タＱ１２のエミッタ電流が変化し、出力ＯＵＴが変化す
る。
【００１３】そして、トランジスタＱ１１のベースには
コンデンサＣが接続されている。従って、このコンデン
サＣの容量に応じて、高周波信号はアースに流され、所
望のＬＰＦが達成される。ここで、このＬＰＦ１０の遮
断特性は、次のように表すことができる。ここで、トラ
ンジスタＱ１，Ｑ３からなる増幅器の相互コンダクタン
スをｇｍ１、トランジスタＱ７，Ｑ８からなる増幅器の
相互コンダクタンスをｇｍ２とし、入力信号の変化をΔ
Ｖ１、トランジスタＱ７，Ｑ８のベースに入力される電
圧の変化をΔＶ２とし、トランジスタＱ１０に流れる電
流をΔＩとする。また、トランジスタＱ９とＱ１０のエ
ミッタ面積はｎ：１に設定してあるため、両者の電流比
もｎ：１となっている。
コンデンサＣが接続されている。従って、このコンデン
サＣの容量に応じて、高周波信号はアースに流され、所
望のＬＰＦが達成される。ここで、このＬＰＦ１０の遮
断特性は、次のように表すことができる。ここで、トラ
ンジスタＱ１，Ｑ３からなる増幅器の相互コンダクタン
スをｇｍ１、トランジスタＱ７，Ｑ８からなる増幅器の
相互コンダクタンスをｇｍ２とし、入力信号の変化をΔ
Ｖ１、トランジスタＱ７，Ｑ８のベースに入力される電
圧の変化をΔＶ２とし、トランジスタＱ１０に流れる電
流をΔＩとする。また、トランジスタＱ９とＱ１０のエ
ミッタ面積はｎ：１に設定してあるため、両者の電流比
もｎ：１となっている。
【００１４】従って、 ΔＶ２＝２・ＲＬ・ｇｍ１・ΔＶ１ ΔＩ＝ｇｍ２・ΔＶ２／ｎ＝２・ｇｍ１・ｇｍ２・ＲＬ・ΔＶ１／ｎ ＝ｇｍΔＶ１（ここで、ｇｍ＝２・ｇｍ１・ｇｍ２・ＲＬ） となり、このＬＰＦ１０の遮断周波数ｆｃは、 ｆｃ＝ｇｍ／２πＣ＝（１／ｎπ）・ｇｍ１・ｇｍ２・ＲＬ／Ｃ となる。
【００１５】そこで、定電流回路ＳＩ１，ＳＩ２の電流
値Ｉ１＝１０μＡ、定電流回路ＳＩ３の電流値Ｉ２＝２
０μＡ、ｆｃ＝３ｋＨｚ、コンデンサＣ＝３０ｐＦ、抵
抗値ＲＬ＝５００Ω、１／ｇｍ２＝１０．４ｋΩ（ｎ＝
５）とした場合に、 １／ｇｍ１＝（１／５π）・ｇｍ２・（ＲＬ／Ｃ）・１／ｆ ＝３４ｋΩ となる。従って、この構成において入力ダイナミックレ
ンジとして約６００ｍＶp-0 を確保することができる。
このように、ＬＰＦとして、図３に示すアクティブフィ
ルタを用いれば、コンデンサＣ値が３０ｐＦで良いこと
になり、ＩＣ内に十分取り込むことができることが理解
される。
値Ｉ１＝１０μＡ、定電流回路ＳＩ３の電流値Ｉ２＝２
０μＡ、ｆｃ＝３ｋＨｚ、コンデンサＣ＝３０ｐＦ、抵
抗値ＲＬ＝５００Ω、１／ｇｍ２＝１０．４ｋΩ（ｎ＝
５）とした場合に、 １／ｇｍ１＝（１／５π）・ｇｍ２・（ＲＬ／Ｃ）・１／ｆ ＝３４ｋΩ となる。従って、この構成において入力ダイナミックレ
ンジとして約６００ｍＶp-0 を確保することができる。
このように、ＬＰＦとして、図３に示すアクティブフィ
ルタを用いれば、コンデンサＣ値が３０ｐＦで良いこと
になり、ＩＣ内に十分取り込むことができることが理解
される。
【００１６】さらに、図４に他の実施例の構成を示す。
この例では抵抗Ｒ１およびＲ２を可変抵抗としている。
この構成によれば、抵抗Ｒ１およびＲ２の値を変更する
ことにより、ＬＰＦ１０を通過した信号と演算増幅器２
０に直接供給される信号の大きさを任意に設定すること
ができ、ＬＰＦ１０の遮断周波数ｆｃ以下の出力信号を
所定の大きさにセットでき、以後の処理に要求される値
にセットすることができる。
この例では抵抗Ｒ１およびＲ２を可変抵抗としている。
この構成によれば、抵抗Ｒ１およびＲ２の値を変更する
ことにより、ＬＰＦ１０を通過した信号と演算増幅器２
０に直接供給される信号の大きさを任意に設定すること
ができ、ＬＰＦ１０の遮断周波数ｆｃ以下の出力信号を
所定の大きさにセットでき、以後の処理に要求される値
にセットすることができる。
【００１７】
【発明の効果】以上説明したように、本発明に係るプリ
エンファシス回路によれば、コンデンサの容量を小さい
ものとでき、かつプリエンファシス開始の周波数以下の
特性をフラットにすることもできる。
エンファシス回路によれば、コンデンサの容量を小さい
ものとでき、かつプリエンファシス開始の周波数以下の
特性をフラットにすることもできる。
【図１】実施例の全体構成を示すブロック図。
【図２】実施例の回路の周波数特性図。
【図３】実施例のＬＰＦの構成を示す回路図。
【図４】他の実施例の全体構成を示すブロック図。
【図５】従来のプリエンファシス回路の回路図。
【図６】従来の回路の周波数特性図。
１０ ローパスフィルタ（ＬＰＦ） ２０ 演算増幅器
Claims (1)
- 【請求項１】 入力信号の中の所定周波数以下の低周波
信号を通過させるローパスフィルタと、このローパスフ
ィルタを通過した信号と、入力信号の差とを求める減算
器と、を有し、入力信号に対して前記ローパスフィルタ
の特性に応じた特性でプリエンファシス処理を施すこと
を特徴とするプリエンファシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880191A JP2858992B2 (ja) | 1991-05-23 | 1991-05-23 | プリエンファシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11880191A JP2858992B2 (ja) | 1991-05-23 | 1991-05-23 | プリエンファシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345312A JPH04345312A (ja) | 1992-12-01 |
| JP2858992B2 true JP2858992B2 (ja) | 1999-02-17 |
Family
ID=14745459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11880191A Expired - Fee Related JP2858992B2 (ja) | 1991-05-23 | 1991-05-23 | プリエンファシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858992B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252721A (ja) * | 1985-04-30 | 1986-11-10 | Nec Corp | プリエンフアシス装置 |
| JPS6225503A (ja) * | 1985-07-26 | 1987-02-03 | Matsushita Electric Ind Co Ltd | 信号エンフアシス装置 |
| JPS62159040U (ja) * | 1986-03-31 | 1987-10-08 |
-
1991
- 1991-05-23 JP JP11880191A patent/JP2858992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04345312A (ja) | 1992-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4310383B2 (ja) | 差動オーディオ線受信器 | |
| US3908172A (en) | Circuit arrangement for influencing frequency response by electronic means, in particular electronic tone control circuit | |
| US4394536A (en) | Sound reproduction device | |
| US3657480A (en) | Multi channel audio system with crossover network feeding separate amplifiers for each channel with direct coupling to low frequency loudspeaker | |
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| US4393353A (en) | Negative feedback amplifying circuit having voltage negative feedback and current negative feedback circuits | |
| US5914640A (en) | Method and system for matching the input impedance of an RF amplifier an antenna to impedance | |
| US4110692A (en) | Audio signal processor | |
| US4205276A (en) | Audio amplifier with low AM radiation | |
| JPH0474882B2 (ja) | ||
| US4378467A (en) | Audio amplifier | |
| JPH0683113B2 (ja) | 回線等化回路 | |
| US4289928A (en) | Tone control arrangement for use in sound reproducing instruments | |
| JP2858992B2 (ja) | プリエンファシス回路 | |
| US5325440A (en) | Loudness control circuit | |
| JPS6247017B2 (ja) | ||
| JP3438014B2 (ja) | グランドアイソレーション回路 | |
| JP3234531B2 (ja) | プリエンファシス回路 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JP2881770B2 (ja) | Ａｇｃ回路 | |
| JP3388196B2 (ja) | 利得制御回路 | |
| US20070085607A1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPS61147611A (ja) | 受信回路 | |
| JPH0286221A (ja) | 受信機とトーン・コントロール回路 | |
| JP3016942B2 (ja) | 利得切換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |