KR20150106583A - 데이터 구동 회로 - Google Patents

데이터 구동 회로 Download PDF

Info

Publication number
KR20150106583A
KR20150106583A KR1020140028819A KR20140028819A KR20150106583A KR 20150106583 A KR20150106583 A KR 20150106583A KR 1020140028819 A KR1020140028819 A KR 1020140028819A KR 20140028819 A KR20140028819 A KR 20140028819A KR 20150106583 A KR20150106583 A KR 20150106583A
Authority
KR
South Korea
Prior art keywords
data
output signal
positive
input data
output
Prior art date
Application number
KR1020140028819A
Other languages
English (en)
Inventor
이현배
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140028819A priority Critical patent/KR20150106583A/ko
Priority to US14/445,987 priority patent/US20150263704A1/en
Priority to CN201410838474.3A priority patent/CN104917509A/zh
Publication of KR20150106583A publication Critical patent/KR20150106583A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터 구동 회로는, 클럭이 제1레벨인 동안에 입력 데이터를 증폭해 출력신호로 출력하고, 상기 클럭이 제2레벨인 동안에 상기 출력신호를 이퀄라이징해 출력하는 이퀄라이저; 상기 입력 데이터에 응답해 출력 데이터를 구동하는 드라이버; 및 상기 출력신호에 응답해 상기 출력 데이터를 구동하는 보상기를 포함할 수 있다.

Description

데이터 구동 회로 {DATA DRIVING CIRCUIT}
본 발명은 데이터를 구동하는 데이터 구동 회로에 관한 것이다.
큰 로딩(heavy loading)을 가지는 전송 라인에 데이터를 구동하는 데이터 구동 회로에서, 구동력의 조절만으로는 큰 로딩을 보상하는데 한계가 있다. 따라서, 피드 포워드 이퀄라이저(FFE: Feed Foward Equalizer)인 프리 앰파시스(pre-emphasis) 또는 디앰파시스(de-emphasis) 스킴을 적용하기도 한다. 그러나, FFE의 사용은 불필요한 전류 소모를 초래하고, 노이즈(noise) 등에 의한 오프셋(offset) 및 랜덤 지터(random jitter) 성분에 취약하다는 단점을 가진다.
본 발명의 실시예들은, 데이터의 과도한 구동, 오프셋 및 랜덤 지터 성분에 의한 데이터의 전송 페일을 방지하는 데이터 구동 회로를 제공한다.
본 발명의 일실시예에 따른 데이터 구동 회로는, 클럭이 제1레벨인 동안에 입력 데이터를 출력신호로 전달하고, 상기 클럭이 제2레벨인 동안에 상기 출력신호를 이퀄라이징하는 이퀄라이저; 상기 입력 데이터에 응답해 출력 데이터를 구동하는 드라이버; 및 상기 출력신혼에 응답해 상기 출력 데이터를 구동하는 보상기를 포함할 수 있다.
상기 입력 데이터는 정입력 데이터와 부입력 데이터를 포함하고, 상기 이퀄라이저의 출력은 정출력 신호와 부출력 신호를 포함하고, 상기 출력 데이터는 정출력 데이터와 부출력 데이터를 포함할 수 있다.
상기 보상기는 상기 정출력 신호와 상기 부출력 신호를 반전해 상기 출력 데이터를 구동할 수 있다. 또한, 상기 보상기의 구동력은 상기 드라이버의 구동력보다 약할 수 있다.
상기 이퀄라이저는 정입력단에 상기 정입력 데이터를 입력받고 부입력단에 상기 부입력 데이터를 입력받아, 정출력단에 상기 정출력 신호를 출력하고 부출력단에 상기 부출력 신호를 출력하기 위한 차동 증폭기; 및 상기 클럭이 제2레벨인 동안에 상기 정출력단과 상기 부출력단을 전기적으로 연결하고, 상기 클럭이 제1레벨인 동안에 상기 정출력단과 상기 부출력단을 전기적으로 분리하기 위한 스위치를 포함할 수 있다. 또한, 상기 이퀄라이저는 상기 정출력단에 연결된 제1캐패시터; 및 상기 부출력단에 연결된 제2캐패시터를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 데이터의 과도한 구동, 오프셋 및 랜덤 지터 성분에 의한 데이터의 전송 페일을 방지하는 데이터 구동 회로를 설계하는 것이 가능해진다.
도 1은 본 발명의 일실시예에 따른 데이터 구동 회로의 구성도.
도 2는 도 1의 이퀄라이저(130)의 일실시예 구성도.
도 3은 도 1의 드라이버(120)의 일실시예 구성도.
도 4는 도 1의 보상기(140)의 일실시예 구성도.
도 5는 도 1의 드라이버(120)와 보상기(140)의 다른 실시예 구성도.
도 6은 이퀄라이저(130)와 보상기(140)가 없는 경우에 입력 데이터(DATA_IN, DATA_INB)와 출력 데이터(DATA_OUT, DATA_OUTB)를 도시한 도면.
도 7은 이퀄라이저(130)와 보상기(140)가 구비된 경우 입력 데이터(DATA_IN, DATA_INB)와 출력 데이터(DATA_OUT, DATA_OUTB)를 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 데이터 구동 회로의 구성도이다.
도 1을 참조하면, 데이터 구동 회로는, 버퍼(110), 드라이버(120), 이퀄라이저(130) 및 보상기(140)를 포함할 수 있다. 여기서 데이터 구동 회로는 입력된 데이터를 출력 라인으로 구동하는 회로를 의미한다. 일반적으로, X라는 회로의 데이터를 Y라는 회로로 송신하기 위한 송신기(transmitter)로 데이터 구동 회로가 사용될 수 있지만, X라는 회로로부터 전달된 데이터를 Y라는 회로에서 수신하기 위한 수신기(receiver)로 데이터 구동 회로가 사용될 수도 있다. 즉, 데이터 구동 회로는 송신기 또는 수신기일 수 있다.
버퍼(110)는 데이터 구동 회로 외부로부터 전달되는 데이터(DATA, DATAB)를 버퍼링해 입력 데이터(DATA_IN, DATA_INB)로 제공할 수 있다. 버퍼(110)는 클럭(CLK, CLKB)에 동기해 동작할 수도 있다. 드라이버(120)는 입력 데이터(DATA_IN, DATA_INB)에 응답해 출력 데이터(DATA_OUT, DATA_OUTB)를 구동할 수 있다.
이퀄라이저(130)는 클럭(CLK)이 제1레벨(예, 하이)인 동안에는 입력 데이터(DATA_IN, DATA_INB)를 증폭해 출력신호(EQ_OUT, EQ_OUTB)로 출력하고, 클럭(CLK)이 제2레벨(예, 로우)인 동안에는 출력신호(EQ_OUT, EQ_OUTB)를 이퀄라이징해 출력할 수 있다.
보상기(140)는 이퀄라이저(130)의 출력신호(EQ_OUT, EQ_OUTB)에 응답해 출력 데이터(DATA_OUT, DATA_OUTB)를 구동할 수 있다. 보상기(140)는 정출력 신호(EQ_OUT)와 부출력 신호(EQ_OUTB)를 반전해 출력 데이터(DATA_OUT, DATA_OUTB)를 구동할 수 있다. 즉, 보상기(140)는 정출력 신호(EQ_OUT)와 부출력 데이터(DATA_OUTB))의 레벨이 같아지고, 부출력 신호(EQ_OUTB)와 정출력 데이터(DATA_OUT)의 레벨이 같아지는 방향으로 출력 데이터(DATA_OUT, DATA_OUTB)를 구동할 수 있다.
도 2는 도 1의 이퀄라이저(130)의 일실시예 구성도이다.
도 2를 참조하면, 이퀄라이저(130)는 차동 증폭기(210)와 스위치(220)를 포함할 수 있다. 그리고, 제1캐패시터(230)와 제2캐패시터(240)를 더 포함할 수 있다.
차동 증폭기(210)는 정입력단(A)에 정입력 데이터(DATA_IN)를 입력받고 부입력단(B)에 부입력 데이터(DATA_INB)를 입력받아, 정출력단(C)에 정출력 신호(EQ_OUT)를 출력하고 부출력단(D)에 부출력 신호(EQ_OUTB)를 출력할 수 있다. 차동 증폭기(210)는 정입력 데이터(DATA_IN)의 전압 레벨이 부입력 데이터(DATA_INB)보다 높은 경우에는, 정출력 신호(EQ_OUT)를 '하이'로 부출력 신호(EQ_OUTB)를 '로우'로 구동할 수 있다. 또한, 부입력 데이터(DATA_INB)의 전압 레벨이 정입력 데이터(DATA_IN)보다 높은 경우에는 정출력 신호(EQ_OUT)를 '로우'로 부출력 신호(EQ_OUTB)를 '하이'로 구동할 수 있다.
스위치(220)는 클럭(CLK)이 제2레벨(예, 로우 레벨)인 동안에(CLKB는 제1레벨인 동안에), 정출력단(C)과 부출력단(D)을 전기적으로 연결할 수 있다. 이에 의해, 클럭(CLK)이 제2레벨인 동안에 정출력 신호(EQ_OUT)와 부출력 신호(EQ_OUTB)가 이퀄라이징될 수 있다. 한편, 스위치(220)는 클럭(CLK)이 제1레벨(예, 하이 레벨)인 동안에는 정출력단(C)과 부출력단(D)을 전기적으로 분리할 수 있다. 따라서, 클럭(CLK)이 제1레벨인 동안에는 차동 증폭기(210)에 의한 정상적인 증폭 동작이 수행될 수 있다.
제1캐패시터(230)는 정출력단(C)에 연결되고, 제2캐패시터(240)는 부출력단(D)에 연결될 수 있다. 캐패시터들(230, 240)은 출력 신호(EQ_OUT, EQ_OUTB)의 오프셋(offset) 및 랜덤 지터(random jitter) 성분을 제거할 수 있다.
도 3은 도 1의 드라이버(120)의 일실시예 구성도이다.
도 3을 참조하면, 드라이버(120)는 제1차동 비교부(310)와 제2차동 비교부(320)를 포함할 수 있다.
제1차동 비교부(310)는 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 입력받아 비교할 수 있다. 제1차동 비교부(310)는 정입력 데이터(DATA_IN)의 전압 레벨이 부입력 데이터(DATA_INB)의 전압 레벨보다 높은 레벨이면 정출력 데이터(DATA_OUT)를 '하이'레벨로 구동하고, 부입력 데이터(DATA_INB)의 전압 레벨이 정입력 데이터(DATA_IN)의 전압 레벨보다 높은 레벨이면 정출력 데이터(DATA_OUT)를 '로우'레벨로 구동할 수 있다.
제2차동 비교부(320)는 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 입력받아 비교할 수 있다. 제2차동 비교부(320)는 정입력 데이터(DATA_IN)의 전압 레벨이 부입력 데이터(DATA_INB)의 전압 레벨보다 높은 레벨이면 부출력 데이터(DATA_OUTB)를 '로우'레벨로 구동하고, 부입력 데이터(DATA_INB)의 전압 레벨이 정입력 데이터(DATA_IN)의 전압 레벨보다 높은 레벨이면 부출력 데이터(DATA_OUTB)를 '하이'레벨로 구동할 수 있다.
활성화 신호(ENB)는 드라이버(120)를 활성화/비활성화하기 위한 신호로, 드라이버(120)는 활성화 신호(ENB)가 '로우'레벨인 경우에 활성화되어 동작할 수 있다.
도 3은 입력 데이터(DATA_IN, DATA_INB)에 응답해 출력 데이터(DATA_OUT, DATA_OUTB)를 구동하는 드라이버(120)의 일예일 뿐이며, 다양한 방식으로 드라이버(120)를 설계할 수 있음은 당연하다.
도 4는 도 1의 보상기(140)의 일실시예 구성도이다.
도 4를 참조하면, 보상기(140)는 제3차동 증폭부(410)와 제4차동 증폭부(420)를 포함할 수 있다.
제3차동 증폭부(410)는 정출력 신호(EQ_OUT)와 부출력 신호(EQ_OUTB)를 입력받아 비교할 수 있다. 제3차동 증폭부(410)는 부출력 신호(EQ_OUTB)의 전압 레벨이 정출력 신호(EQ_OUT)의 전압 레벨보다 높은 레벨이면 정출력 데이터(DATA_OUT)를 '하이' 레벨로 구동하고, 정출력 신호(EQ_OUT)의 전압 레벨이 부출력 신호(EQ_OUTB)의 전압 레벨보다 높은 레벨이면 정출력 데이터(DATA_OUT)를 '로우' 레벨로 구동할 수 있다.
제4차동 증폭부(420)는 정출력 신호(EQ_OUT)와 부출력 신호(EQ_OUTB)를 입력받아 비교할 수 있다. 제4차동 증폭부(420)는 부출력 신호(EQ_OUTB)의 전압 레벨이 정출력 신호(EQ_OUT)의 전압 레벨보다 높은 레벨이면 부출력 데이터(DATA_OUTB)를 '로우' 레벨로 구동하고, 정출력 신호(EQ_OUT)의 전압 레벨이 부출력 신호(EQ_OUTB)의 전압 레벨보다 높은 레벨이면 부출력 데이터(DATA_OUTB)를 '하이' 레벨로 구동할 수 있다.
활성화 신호(ENB)는 보상기(140)를 활성화/비활성화하기 위한 신호로, 보상기(140)는 활성화 신호(ENB)가 '로우'레벨인 경우에 활성화되어 동작할 수 있다. 보상기(140)의 차동 비교부들(410, 420)은 드라이버(120)의 차동 비교부들(310, 320)보다 구동력이 약하게 설계될 수 있다. 예를 들어, 차동 비교부들(410, 420)에 흐르는 전류량은 차동 비교부들(320, 320)에 흐르는 전류량보다 적을 수 있다.
도 4는 이퀄라이저(130)의 출력신호(EQ_OUT, EQ_OUTB)를 반전해 출력 데이터(DATA_OUT, DATA_OUTB)로 구동하는 보상기(140)의 일예일 뿐이며, 다양한 방식으로 보상기(140)를 설계할 수 있음은 당연하다.
도 5는 도 1의 드라이버(120)와 보상기(140)의 다른 실시예 구성도이다. 도 5에서는 드라이버(120)와 보상기(140)가 통합된 실시예에 대해 알아보기로 한다.
도 5를 참조하면, 드라이버(120)와 보상기(140)는 제5차동 비교부(510)와 제6차동 비교부(520)를 포함할 수 있다.
제5차동 비교부(510)는 [정입력 데이터(DATA_IN)와 부출력 신호(EQ_OUTB)] 대 [부입력 데이터(DATA_INB)와 정출력 신호(EQ_OUT)]를 비교할 수 있다. 제5차동 비교부(510)는 정입력 데이터(DATA_IN)와 부출력 신호(EQ_OUTB)의 전압 레벨이 부입력 데이터(DATA_INB)와 정출력 신호(EQ_OUT)의 전압 레벨보다 높을수록 정출력 데이터(DATA_OUT)를 '하이'레벨로 구동할 수 있다. 제5차동 비교부(510)에서 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 비교하기 위한 부분은 드라이버(120)에 해당하고, 부출력 신호(EQ_OUTB)와 정출력 신호(EQ_OUT)를 비교하기 위한 부분은 보상기(140)에 해당할 수 있다. 보상기(140)는 드라이버(120)보다 구동력이 약하므로, 부출력 신호(EQ_OUTB)와 정출력 신호(EQ_OUT)를 입력받는 트랜지스터들의 구동력이 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 입력받는 트랜지스터들의 구동력보다 약하게 설계될 수 있다.
제6차동 비교부(520)는 [정입력 데이터(DATA_IN)와 부출력 신호(EQ_OUTB)] 대 [부입력 데이터(DATA_INB)와 정출력 신호(EQ_OUT)]를 비교할 수 있다. 제6차동 비교부(520)는 정입력 데이터(DATA_IN)와 부출력 신호(EQ_OUTB)의 전압 레벨이 부입력 데이터(DATA_INB)와 정출력 신호(EQ_OUT)의 전압 레벨보다 높을수록 부출력 데이터(DATA_OUTB)를 '로우'레벨로 구동할 수 있다. 제6차동 비교부(520)에서 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 비교하기 위한 부분은 드라이버(120)에 해당하고, 부출력 신호(EQ_OUTB)와 정출력 신호(EQ_OUT)를 비교하기 위한 부분은 보상기(140)에 해당할 수 있다. 보상기(140)는 드라이버(120)보다 구동력이 약하므로, 부출력 신호(EQ_OUTB)와 정출력 신호(EQ_OUT)를 입력받는 트랜지스터들의 구동력이 정입력 데이터(DATA_IN)와 부입력 데이터(DATA_INB)를 입력받는 트랜지스터들의 구동력보다 약하게 설계될 수 있다.
도 5와 같이 드라이버(120)와 보상기(140)를 통합해 구성하는 경우에, 회로 면적의 증가를 방지하고 전류 소모를 줄일 수 있다.
도 6은 이퀄라이저(130)와 보상기(140)가 없는 경우에 입력 데이터(DATA_IN, DATA_INB)와 출력 데이터(DATA_OUT, DATA_OUTB)를 도시한 도면이고, 도 7은 이퀄라이저(130)와 보상기(140)가 구비된 경우 입력 데이터(DATA_IN, DATA_INB)와 출력 데이터(DATA_OUT, DATA_OUTB)를 도시한 도면이다.
먼저, 도 6을 참조하면, 입력 데이터(DATA_IN, DATA_INB)가 동일한 레벨이 반복되다가 천이하는 구간(601)에서 출력 데이터(DATA_OUT, DATA_OUTB)가 올바른 레벨을 가지지 못하는 것을 확인할 수 있다.
그러나, 도 7에서는 이퀄라이저(130)와 보상기(140)에 의해 클럭(CLK)이 제2레벨(예, 로우 레벨)인 구간 동안에 출력 데이터(DATA_OUT, DATA_OUTB)의 스윙폭을 줄이는 동작이 수행되므로, 출력 데이터(DATA_OUT, DATA_OUTB)의 전압 레벨이 과도하게 높아지거나 낮아지는 일이 발생하지 않고, 출력 데이터(DATA_OUT, DATA_OUTB)가 항상 올바른 전압 레벨을 가지게 되는 것을 확인할 수 있다. 또한, 이퀄라이저(130)와 보상기(140)에 의한 보상 동작이 항상 수행되는 것이 아니라 반클럭(half clock) 구간 동안에만 수행되므로, 보상 동작에 의해 소모되는 전류량도 많지 않을 것이라는 것을 알 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
110: 버퍼 120: 드라이버
130: 이퀄라이저 140: 보상기

Claims (12)

  1. 클럭이 제1레벨인 동안에 입력 데이터를 출력신호로 전달하고, 상기 클럭이 제2레벨인 동안에 상기 출력신호를 이퀄라이징하는 이퀄라이저;
    상기 입력 데이터에 응답해 출력 데이터를 구동하는 드라이버; 및
    상기 출력신호에 응답해 상기 출력 데이터를 구동하는 보상기
    를 포함하는 데이터 구동 회로.
  2. 제 1항에 있어서,
    상기 입력 데이터는 정입력 데이터와 부입력 데이터를 포함하고,
    상기 출력신호는 정출력 신호와 부출력 신호를 포함하고,
    상기 출력 데이터는 정출력 데이터와 부출력 데이터를 포함하는
    데이터 구동 회로.
  3. 제 2항에 있어서,
    상기 보상기는
    상기 정출력 신호와 상기 부출력 신호를 반전해 상기 출력 데이터를 구동하는
    데이터 구동 회로.
  4. 제 3항에 있어서,
    상기 보상기의 구동력은 상기 드라이버의 구동력보다 약한
    데이터 구동 회로.
  5. 제 2항에 있어서,
    상기 이퀄라이저는
    정입력단에 상기 정입력 데이터를 입력받고 부입력단에 상기 부입력 데이터를 입력받아, 정출력단에 상기 정출력 신호를 출력하고 부출력단에 상기 부출력 신호를 출력하기 위한 차동 증폭기; 및
    상기 클럭이 제2레벨인 동안에 상기 정출력단과 상기 부출력단을 전기적으로 연결하고, 상기 클럭이 제1레벨인 동안에 상기 정출력단과 상기 부출력단을 전기적으로 분리하기 위한 스위치를 포함하는
    데이터 구동 회로.
  6. 제 5항에 있어서,
    상기 이퀄라이저는
    상기 정출력단에 연결된 제1캐패시터; 및
    상기 부출력단에 연결된 제2캐패시터를 더 포함하는
    데이터 구동 회로.
  7. 제 2항에 있어서,
    상기 드라이버는
    상기 정입력 데이터와 상기 부입력 데이터를 비교해, 상기 정입력 데이터 신호가 상기 부입력 데이터 신호보다 높은 레벨이면 상기 정출력 데이터를 하이 레벨로 구동하고, 상기 부입력 데이터가 상기 정입력 데이터보다 높은 레벨이면 상기 정출력 데이터를 로우 레벨로 구동하는 제1차동 비교부; 및
    상기 정입력 데이터와 상기 부입력 데이터를 비교해, 상기 정입력 데이터가 상기 부입력 데이터보다 높은 레벨이면 상기 부출력 데이터를 로우 레벨로 구동하고, 상기 부입력 데이터가 상기 정입력 데이터보다 높은 레벨이면 상기 부출력 데이터를 하이 레벨로 구동하는 제2차동 비교부를 포함하는
    데이터 구동 회로.
  8. 제 7항에 있어서,
    상기 보상기는
    상기 정출력 신호와 상기 부출력 신호를 비교해, 상기 부출력 신호가 상기 정출력 신호보다 높은 레벨이면 상기 정출력 데이터를 하이 레벨로 구동하고, 상기 정출력 신호가 상기 부출력 신호보다 높은 레벨이면 상기 정출력 데이터를 로우 레벨로 구동하는 제3차동 비교부; 및
    상기 정출력 신호와 상기 부출력 신호를 비교해, 상기 부출력 신호가 상기 정출력 신호보다 높은 레벨이면 상기 부출력 데이터를 로우 레벨로 구동하고, 상기 정출력 신호가 상기 부출력 신호보다 높은 레벨이면 상기 부출력 데이터를 하이 레벨로 구동하는 제4차동 비교부를 포함하는
    데이터 구동 회로.
  9. 제 2항에 있어서,
    상기 드라이버와 상기 보상기는
    [상기 정입력 데이터와 상기 부출력 신호] 대 [상기 부입력 데이터와 상기 정출력 신호]를 비교해, 그 비교 결과를 상기 정출력 데이터로 출력하는 제5차동 비교부; 및
    [상기 정입력 데이터와 상기 부출력 신호] 대 [상기 부입력 데이터와 상기 정출력 신호]를 비교해, 그 비교 결과를 상기 부출력 데이터로 출력하는 제6차동 비교부를 포함하는
    데이터 구동 회로.
  10. 제 2항에 있어서,
    전달된 데이터를 버퍼링해 상기 정입력 데이터와 부입력 데이터를 제공하기 위한 버퍼
    를 더 포함하는 데이터 구동 회로.
  11. 제 10항에 있어서,
    상기 버퍼는 상기 클럭에 동기해 동작하는
    데이터 구동 회로.
  12. 제 1항에 있어서,
    상기 제1레벨은 로우 레벨이고 상기 제2레벨은 하이 레벨인
    데이터 구동 회로.
KR1020140028819A 2014-03-12 2014-03-12 데이터 구동 회로 KR20150106583A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140028819A KR20150106583A (ko) 2014-03-12 2014-03-12 데이터 구동 회로
US14/445,987 US20150263704A1 (en) 2014-03-12 2014-07-29 Data driving circuit
CN201410838474.3A CN104917509A (zh) 2014-03-12 2014-12-29 数据驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140028819A KR20150106583A (ko) 2014-03-12 2014-03-12 데이터 구동 회로

Publications (1)

Publication Number Publication Date
KR20150106583A true KR20150106583A (ko) 2015-09-22

Family

ID=54070102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028819A KR20150106583A (ko) 2014-03-12 2014-03-12 데이터 구동 회로

Country Status (3)

Country Link
US (1) US20150263704A1 (ko)
KR (1) KR20150106583A (ko)
CN (1) CN104917509A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190103593A (ko) * 2018-02-28 2019-09-05 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
TWI764749B (zh) * 2021-06-07 2022-05-11 嘉雨思科技股份有限公司 訊號傳輸電路元件、多工器電路元件及解多工器電路元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0959468A1 (en) * 1998-05-19 1999-11-24 Hewlett-Packard Company Double pulse write driver
KR100425474B1 (ko) * 2001-11-21 2004-03-30 삼성전자주식회사 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
KR100643605B1 (ko) * 2004-08-16 2006-11-10 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
JP4680004B2 (ja) * 2005-08-23 2011-05-11 ルネサスエレクトロニクス株式会社 デエンファシス機能を有する出力バッファ回路
TWI299616B (en) * 2005-12-16 2008-08-01 Via Tech Inc Transmitter and transmission circuit
US7956645B2 (en) * 2008-03-17 2011-06-07 Broadcom Corporation Low power high-speed output driver
JP2012195885A (ja) * 2011-03-17 2012-10-11 Fujitsu Ltd 信号整形回路

Also Published As

Publication number Publication date
CN104917509A (zh) 2015-09-16
US20150263704A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
US8284848B2 (en) Differential data transferring system and method using three level voltages
US7301371B2 (en) Transmitter of a semiconductor device
CN107800654B (zh) 具有合并的馈通电容和前馈均衡的线路驱动器装置
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
US7701257B2 (en) Data receiver and semiconductor device including the data receiver
KR100995656B1 (ko) 리시버 회로
US9312846B2 (en) Driver circuit for signal transmission and control method of driver circuit
KR20070024213A (ko) 반도체 장치의 이중 기준 입력 수신기 및 이의 입력 데이터신호 수신방법
US11336491B2 (en) Decision feedback equalizer
KR20100054578A (ko) 데이터 전송 시스템
US8842745B2 (en) Transmission unit adopting a differential voltage driving system, transmission unit and receiving unit selectively adopting a differential current driving system, differential voltage driving system, and interface system
JP7168332B2 (ja) リンギング抑制回路
US9143171B1 (en) Duobinary voltage-mode transmitter
KR20150106583A (ko) 데이터 구동 회로
US8037338B2 (en) Data interface method and apparatus
KR101405241B1 (ko) 데이터 통신용 송신기
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
KR20140002180A (ko) 리시버 회로
US11336313B2 (en) Data transmission circuit
KR101148596B1 (ko) 커패시티브 커플링을 등화기를 이용한 전압모드 송신 드라이버 및 이 전압모드 송신 드라이버에서 프리앰퍼시스를 수행하는 방법
US11936353B2 (en) Direct-switching h-bridge current-mode drivers
US8941411B2 (en) Signal transmission circuit
KR102478263B1 (ko) 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템
US11476848B2 (en) Semiconductor integrated circuit device and reception device
KR101639953B1 (ko) 이중 채널 차동 모드 신호 전송 인터페이스를 가지는 전자 회로 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid