JP4708770B2 - テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル - Google Patents

テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル Download PDF

Info

Publication number
JP4708770B2
JP4708770B2 JP2004340201A JP2004340201A JP4708770B2 JP 4708770 B2 JP4708770 B2 JP 4708770B2 JP 2004340201 A JP2004340201 A JP 2004340201A JP 2004340201 A JP2004340201 A JP 2004340201A JP 4708770 B2 JP4708770 B2 JP 4708770B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring
base film
display panel
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004340201A
Other languages
English (en)
Other versions
JP2005167238A (ja
Inventor
相 鎬 朴
思 尹 姜
始 勳 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005167238A publication Critical patent/JP2005167238A/ja
Application granted granted Critical
Publication of JP4708770B2 publication Critical patent/JP4708770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、テープ配線基板に係り、より詳しくは、チップ実装部の外部に配置される配線を最小化してベースフィルムのサイズを縮小させたテープ配線基板と、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブリ（Ｄｉｓｐｌａｙ Ｐａｎｅｌ Ａｓｓｅｍｂｌｙ）に関する。
最近、例えば携帯電話、携帯情報端末機、液晶表示用パネル、ノートブック型コンピュータ等の電子機器での小型化、薄型化、軽量化が進展されている。これにより、これら機器に搭載される半導体装置を始めとして、各種部品も同様に小型化、軽量化、高機能化、高性能化、高密度化が進行されている。
ところで、液晶表示装置の場合、ワンチップ化技術を基盤として、ゲート印刷回路基板が除去される構造で変化されているものに反して、ゲート駆動用チップパッケージは、こうした変化に弾力的に対応することができない問題が発生されている。
これに、韓国特許公報２０００−６６４９３号の「テープキャリヤパッケージ、それを含んだ液晶表示パネルアセンブリ、それを採用した液晶表示装置及びこれらの組立方法」と韓国特許公報２００１−９１６４６号の「駆動時点印加時点決定モジュール、これを適用した液晶表示パネルアセンブリ及びこの液晶表示パネルアセンブリの駆動信号検査方法」及び韓国特許公報２００１−９０４４号の「液晶表示装置用信号連結部材及びこれに装着されたドライブＩＣ」では、ゲート印刷回路基板が除去された液晶表示装置の構造に対応することができる新しい形態のゲート駆動用チップテープキャリヤパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；以下、「ＴＣＰ」と称する。）構造を提案したことがある。
ところで、前述した公報に開示されているゲート駆動用チップを載置するためのＴＣＰ１２０の場合、図１に示されたように、入力配線１２２とバイパス配線１２５及び出力配線１２４が、半導体チップ１４０の外郭ラインに沿って曲がるように配置される構造でベースフィルム１２１の右側と上側及び左側にかけて長く延びるため、半導体チップ１４０の外側のベースフィルム１２１の面積が広くなる短所が発生する。すなわち、図１のベースフィルム１２１の長さＬ１が長くなってベースフィルム１２１の面積が広まれる。このように、ベースフィルム１２１の面積が広まれる場合、ＴＣＰ１２０の全体サイスが広まれる結果が招来され、これにより液晶表示装置の小型化が難しくなる。それに、高価のフィルム使用量が多くなるため、フィルムのコスト節減側面でも不利である。ここで、未説明符号１２３は、ゲート駆動信号出力配線であり、未説明符号１４２ａ及び１４２ｂは、入力パッドであり、未説明符号１４３は、出力パッドである。
米国特許第６，４５６，３５３号明細書
本発明の技術的課題は、より狭い面積のベースフィルムを使用することができるテープ配線基板を提供するところにある。
本発明の他の技術的課題は、前述した構造のテープ配線基板に半導体チップを実装し、小型化された半導体チップパッケージを提供するところにある。
本発明のさらに他の技術的課題は、前述した構造の小型化された半導体チップパッケージを含んで、製造コストを節減し、ディスプレイ装置を小型化することができるディスプレイパネルアセンブリを提供するところにある。
前述した技術的課題を達成するための本発明の一実施形態によるテープ配線基板は、ベースフィルムと、前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から前記第２の辺の方向に延びた第２の配線と、前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含み、前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、前記第４の配線は、前記チップ実装部内および外部に形成される。
また、前述した他の技術的課題を達成するための本発明の一実施形態による半導体チップパッケージは、ベースフィルムと、前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から前記第２の辺の方向に延びた第２の配線と、前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含むテープ配線基板と、周面に配置された複数の電極パッドを有し、前記電極パッドが前記第１及び第２の配線の先端部と電気的に接続されて実装された半導体チップと、を含み、前記テープ配線基板は、前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、前記第４の配線は、前記チップ実装部内および外部に形成される。
また、前述したさらに他の技術的課題を達成するための本発明の一実施形態によるディスプレイパネルアセンブリは、縁に沿って複数の電極端子を有し、電極端子を通じて外部から駆動信号を入力されて情報をディスプレイするディスプレイパネルと、ディスプレイパネルを駆動するための駆動用半導体チップを実装し、一端がディスプレイパネルの一側面と垂直な他側面に形成された電極端子に付着されて駆動信号をディスプレイパネルに印加する半導体チップパッケージと、を含む。
ここで、半導体チップパッケージは、ベースフィルムと、前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から前記第２の辺の方向に延びた第２の配線と、前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含むテープ配線基板と、周面に配置された複数の電極パッドを有し、前記電極パッドが前記第１及び第２の配線の先端部と電気的に接続されて実装された半導体チップと、を含み、前記半導体チップは、前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、前記第４の配線は、前記チップ実装部内および外部に形成される。
その他、実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
前述したように、本発明に従うテープ配線基板と、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブリによれば、半導体チップが実装される部分に入出力配線及び／又はバイパス配線を形成して、ベースフィルムに通過する回路パターンを最小化することによって、ベースフィルムのサイズを従来より縮めることができる。従って、小型化されたテープ配線基板と、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブリを得ることができ、高価のベースフィルム使用量減少により製造コストを低めることができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
本発明のディスプレイパネルアセンブリ（Ｄｉｓｐｌａｙ Ｐａｎｅｌ Ａｓｓｅｍｂｌｙ）は、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）また有機ＥＬ（Ｏｒｇａｎｉｃ ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）などの表示装置に使用することができるが、これは例示的なことに過ぎない。
また、本発明のテープ配線基板は、テープキャリヤパッケージ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ；以下、「ＴＣＰ」と称する。）、チップオンフィルム（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ；以下、「ＣＯＦ」と称する。）などのようにベースフィルム上に配線パターンが形成されたフレキシブル印刷回路基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；以下、「ＦＰＣ」と称する。）として使用することができる。さらに、本発明におけるテープ配線基板は、ポリイミド樹脂などの絶縁材料から構成された薄いフィルムに配線パターン層及びそれと接続された内部リード（ｉｎｎｅｒ ｌｅａｄ）が形成された構造として、半導体チップ上に予め形成されたバンプとテープ配線基板の内部リードを一括的に接続させるタブ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ；ＴＡＢ）技術が適用される配線基板を含む。またこれらはテープ配線基板の例示的なことに過ぎない。
以下、本発明の実施形態は、説明の便宜のためにディスプレイパネルアセンブリとしては、ＴＦＴ−ＬＣＤを、パネル駆動用半導体チップが実装された半導体チップパッケージとしては、ゲート駆動用半導体チップパッケージを、テープ配線基板としては、ＣＯＦを例に取って説明する。
以下、本発明の第１の実施形態を図２Ａ乃至図４に基づいて説明する。
図２Ａは、本発明の一実施形態によるゲート半導体チップパッケージ２２０を示した斜視図である。図面では半導体チップ２４０の入出力パッド２４２ａ，２４２ｂ，２４３とベースフィルム２２１に形成された信号伝送配線との接続状態が具体的によく示されている。
そして、本発明によるゲート半導体チップパッケージ２２０は、軟性材質のベースフィルム２２１と、このベースフィルム２２１の一面に形成された入力配線２２２と、第１の出力配線２２３と、第２の出力配線２２４と、バイパス配線２２５と、前述した各配線２２２，２２３，２２４と電気的に接続されたゲート駆動用半導体チップ２４０の組合から構成される。この際、ゲート駆動用半導体チップ２４０は、ベースフィルム２２１にフリップチップ方式で実装される。したがって、この半導体チップパッケージ２２０は半導体チップにゲート駆動用半導体チップ２４０を備えた半導体装置でありうる。
またここで、ベースフィルム２２１と、このベースフィルム２２１の一面に形成された入力配線２２２、第１の出力配線２２３、第２の出力配線２２４、及びバイパス配線２２５とによってゲートテープ配線基板が構成される。そして、ベースフィルム２２１上の半導体チップ２４０が実装される部分をチップ実装部２２６という。
チップ実装部２２６には、入力配線２２２、第１の出力配線２２３、第２の出力配線２２４の先端部２２２ｂ，２２３ａ，２２４ａがベースフィルム２２１上に形成されている。外部衝撃からテープ配線基板に形成された配線２２２，２２３，２２４の保護とこの配線２２２，２２３，２２４と半導体チップ２４０との必要としない電気的短絡を防止するために、チップ実装部２２６以外の部分は、保護膜に覆われていることが望ましい。こうした保護膜としては、ソルダレジストが代表的に使用される。
ここで、ベースフィルム２２１は、厚さ２０μｍ〜１００μｍの絶縁性材料より成っている。こうした絶縁性のベースフィルム２２１には、ポリイミド樹脂、ポリエステル樹脂などの絶縁材料を主材料として用いることができる。
入力配線２２２、第１の出力配線２２３、第２の出力配線２２４、及びバイパス配線２２５のような配線層は、５μｍ〜２０μｍ程度の厚さで形成されており、一般に銅箔（Ｃｕ）などの金属材料が用いられている。望ましくは、銅箔の表面に真鍮、金、ニッケル又は半田の鍍金を実施する。
ベースフィルム２２１上に配線層の一例である銅箔を形成する方法は、キャスティング（ｃａｓｔｉｎｇ）、ラミネーティング（ｌａｍｉｎａｔｉｎｇ）、電気鍍金（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）などがある。キャスティングは、圧延銅箔上に液相ベースフィルムを播いて熱硬化させる方法である。ラミネーティングは、ベースフィルム圧延銅箔を置いて熱圧着する方法である。電気鍍金は、ベースフィルム上に銅シード層（ｓｅｅｄ ｌａｙｅｒ）を蒸着し、銅が溶けている電解質内にベースフィルムを入れ、電気を流して銅箔を形成する方法である。
銅箔に配線をパターンする方法は、銅箔に写真／エッチング（ｐｈｏｔｏ／ｅｔｃｈｉｎｇ）工程を進行して銅箔を選択的にエッチングして所定回路を構成する配線を形成する。
図２Ａに示されたように、入力配線２２２は、チップ実装部２２６の一側面例えば、右側面でベースフィルム２２１の外郭に沿って並んで途中から曲がるように配置されて、チップ実装部２２６の右側辺を通過した後、チップ実装部２２６内に配列され、その末端は、図示後方のｂ方向、すなわち、チップ実装部２２６の右側辺に隣接する辺の方向に延びている。したがってチップ実装部２２６内での入力配線２２２は、チップ実装部２２６の右側辺に対して垂直方向に進行しつつ後方ｂの方向に折れる構造を有する。
入力配線２２２の一端２２２ａは、ディスプレイパネルのゲート駆動信号伝送線（図４の１０１ａ参照）と電気的に接続され、チップ実装部２２６内の他端２２２ｂは、半導体チップ２４０において後方ｂ方向側に設けられている入力パッド２４２ａと電気的に接続される。なお、半導体チップ２４０においては、この入力パッド２４２ａ（及び後述の出力パッド４３４）ような電極パッドが、半導体チップ２４０の周面に複数配置されている。
バイパス配線２２５は、チップ実装部２２６の一側辺、例えば、右側辺に迂回した状態でベースフィルム２２１の右側外郭に沿って並んで曲がっていて、半導体チップ２４０の長辺と平行に延びるようにベースフィルム１２１の下側外郭に沿って並んで一列に配置され、半導体チップ２４０の他側辺、例えば、左側辺を迂回した状態でベースフィルム２２１の左側外郭に沿って並んで曲がる構造を成す。バイパス配線２２５の一端２２５ａと他端２２５ｂは、全てゲート駆動信号伝送線（図４の１０１ａ，１０１ｂ参照）と接続される。
第１の出力配線２２３は、ベースフィルム２２１上でチップ実装部２２６の図示前方ｆから後方ｂ方向に向けて直線状に並んで延びてチップ実装部２２６の辺を通過した後、さらにチップ実装部２２６内にまで延びて配置されている。第１の出力配線２２３の一端２２３ａは、半導体チップ２４０の出力パッド２４３と電気的に接続接続され、第１の出力配線２２３の他端２２３ｂは、ディスプレイパネルのゲートライン（図４の１２６参照）と電気的に接続接続される。
第２の出力配線２２４は、チップ実装部２２６の他側辺、例えば、左側辺でベースフィルム２２１の外郭に沿って並んで途中から曲がり、チップ実装部２２６の左側辺を通過した後、チップ実装部２２６内に配列され、その末端は、後方ｂ方向、すなわち、チップ実装部２２６の左側辺と隣接する辺の方向に延びている。したがって、チップ実装部２２６内において第２の出力配線２２４は、チップ実装部２２６の左側辺と垂直方向に進行しつつ後方ｂの方向に折れる構造を有する。
第２の出力配線２２４の一端２２４ａは、半導体チップ２４０の入力パッド２４２ｂと電気的に接続され、第２の出力配線２２４の他端２２４ｂは、ディスプレイパネルのゲート駆動信号伝送線（図４の１０１ｂ参照）と電気的に接続される。
ここで、入力配線２２２の他端２２２ｂ及び第２の出力配線の一端２２４ａと半導体チップ２４０の周面に形成された入力パッド２４２ａ，２４２ｂとは、それぞれ接合部（図示せず）により電気的に接続される。また、第１の出力配線の一端２２３ａと出力パッド２４３は、接合部（図示せず）により電気的に接続される。この接合部は、電気的に接続する金属バンプが使用されることができる。この接合部は１０μｍ〜１８μｍ程度の厚さで形成されており、金（Ａｕ）、銅（Ｃｕ）及びソルダ（ｓｏｌｄｅｒ）などの導電性材料が用いている。この接合部と入出力配線２２２ｂ，２２３ａ，２２４ａとの接合は、熱圧着により成されることができる。
こうした入出力配線２２２，２２３，２２４の強度と安定性のため半導体チップ２４０の入出力パッド２４２ａ，２４２ｂ，２４３と接合する入出力配線の先端部２２２ｂ，２２４ａ，２２３ａを除外した他の部分の入出力配線は、保護膜、例えばソルダレジストに覆われることが望ましい。
図２Ｂは、図２ＡのＩ−Ｉ’線を基準に切断した半導体チップパッケージ２２０の断面図である。そして、図２Ｃは、図２ＡのＩＩ−ＩＩ’線を基準に切断した半導体チップパッケージ２２０の断面図である。
図２Ｂ及び図２Ｃに示されたように、半導体チップ２４０が実装されるチップ実装部２２６内に入力配線２２２と第２の出力配線２２４が形成されている。
そして、チップ実装部２２６の内部で半導体チップ２４０の入出力パッド２４２ａ，２４２ｂ，２４３と入出力配線２２２，２２３，２２４の先端部が電気的に接続され、かつその他の部分において不要な短絡を防止するために、チップ実装部２２６の外部に形成された入出力配線２２２，２２３，２２４とバイパス配線２２５は、保護膜２５０、例えばソルダレジストに覆われている。
より望ましくは、半導体チップ２４０の入出力パッド２４２ａ，２４２ｂ，２４３と接続される入出力配線２２２，２２３，２２４の強度と安定性とをさらに図るために、この入出力配線の先端部２２２ｂ，２２４ａ，２２３ａを除外した他の部分は保護膜（図示せず）に覆われる。こうした保護膜としては、ソルダレジストが代表的に使用される。
そして、半導体チップパッケージ２２０は、テープ配線基板上において、保護膜２５０から露出されてチップ実装部２２６に形成された入力配線２２２と第２の出力配線２２４と、半導体チップ２４０の周面に形成された入出力パッド２４２ａ，２４２ｂ，２４３は、絶縁性密封樹脂２５１で封じられることが望ましい。この絶縁性密封樹脂２５１は、エポキシ樹脂又はシリコン樹脂が使用されることができる。
図２Ａを参照すれば、本発明の一実施形態によるゲート駆動用半導体チップ２４０は、回路が内蔵された本体２４１と、本体２４１の後方ｂの長辺に一列に配列された複数の入力パッド２４２ａ，２４２ｂと、本体２４１の前方ｆの長辺に一列に配列された複数の出力パッド２４３と、の組合から構成されるものが分かる。
この際、後方ｂの長辺に配列された入力パッド２４２ａ，２４２ｂは、本体２４１の一定位置例えば、本体の中央を基準に二つ以上のグループに分割される構造を成す。図２Ａには、一例として、各入力パッド２４２ａ，２４２ｂが二つのグループに分割された場合が示されている。この中、第１の入力パッド２４２ａは、前述した入力配線２２２と電気的に接続され、第２の入力パッド２４２ｂは、第２の出力配線２２４と電気的に接続される構造を成す。これに比べて、出力パッド２４３は、別途の分割構造なしで全て第１の出力配線２２３と接続される構造を成す。
ここで、第１の入力パッド２４２ａと第２の入力パッド２４２ｂは、一対一電気接続関係を維持する。従って、第１の入力パッド２４２ａと第２の入力パッド２４２ｂは、いわゆる、ミラー構造（ｍｉｒｒｏｒ ｓｔｒｕｃｔｕｒｅ）を成し、半導体チップ２４０内に実装された回路を通じて一対一接続された各入力パッド２４２ａ，２４２ｂは、互いに同一な種類の信号を出力する。
このように、入力配線２２２と第２の出力配線２２４がベースフィルム２２１の上側外郭ラインを経ず、チップ実装部２２６の側辺を通過してチップ実装部２２６内に形成することによって、半導体チップ２４０の後方ｂのベースフィルム２２１のサイズＬ２を縮めることができる。従って、ゲート半導体チップパッケージ２２０とディスプレイパネルアセンブリ２００の小型化を成すことができる。それに、高価なベースフィルムの使用量を減らすことができて、フィルムのコスト節減側辺でも有利である。
例えば、本発明の一実施形態として半導体チップパッケージ２２０に使用される入力配線２２２又は第２の出力配線２２４が約１０本〜２０本である場合、望ましくは１５本である場合、そして、入力配線２２２又は第２の出力配線２２４のピッチ（ｐｉｔｃｈ）が約３０μｍ〜１００μｍである場合、望ましくは、４０μｍである場合に、入力配線２２２と第２の出力配線２２４がチップ実装部２２６の側辺を通過し、その内部に配置されることで、約６００μｍ程度のベースフィルム２２１のサイズＬ２を縮めることができる。
ここで、従来半導体チップパッケージ１２０のベースフィルム１２１の長さＬ１が約５０００μｍ〜１５０００μｍである場合、望ましくは、６０００μｍである場合、第１の実施形態によるベースフィルム２２１のサイズＬ２は、約５４００μｍになる。すなわち、約１０％程度ベースフィルム２２１のサイズＬ２が縮まれる効果がある。
図３は、本発明の第１の実施形態による半導体チップパッケージが用いられたディスプレイパネルアセンブリを示した斜視図である。
図３を参照すれば、本発明のディスプレイパネルアセンブリ２００は、ディスプレイパネル１１０、ゲート半導体チップパッケージ２２０、ソース半導体チップパッケージ１３２，１３３、及び統合印刷回路基板１３０の組み合わせより成っているものである。
ここで、ディスプレイパネル１１０は、ゲートライン、データライン、薄膜トランジスタ、画素電極などを備える下部基板１１１と、この下部基板１１１より小さいサイズで下部基板１１１に対向するように積層され、ブラックマトリックス、カラー画素、共通電極などを備える上部基板１１２から構成される。そして、上部基板１１２と下部基板１１１との間には液晶（図示せず）が介在される。
この際、ゲート半導体チップパッケージ２２０は、下部基板１１１に形成されたゲートライン１２６と接続され、ソース半導体チップパッケージ１３２，１３３は、下部基板１１１に形成されたデータライン１３４と接続される。
統合印刷回路基板１３０は、複数個の駆動部品１３１を実装しているが、こうした駆動部品１３１は、前述したワンチップ化技術により設計された半導体チップであるので、ゲート半導体チップパッケージ２２０及びソース半導体チップパッケージ１３２，１３３のそれぞれにゲート駆動信号及びデータ駆動信号を一括的に入力させ得る。
この際、ゲートライン１２６は、実質的な画像がディスプレイされる有効ディスプレイ領域では、等間隔を成しているが、下部基板１１１の枠に該当する非有効ディスプレイ領域では、ゲート半導体チップパッケージ２２０との接続を容易にするために、狭い間隔に集まった一連のグループを形成している。図３では、一例として、三つのゲートライングループがゲートライン１２６として示されている。
同様に、データライン１３４は、実質的な画像がディスプレイされる有効ディスプレイ領域では、等間隔を成しているが、下部基板１１１の枠に該当する非有効ディスプレイ領域では、ソース半導体チップパッケージ１３２，１３３との接続を容易にするために狭い間隔に集まる。図３では、一例として、５本のデータライン１３４のグループが示されている。
また、互いに最短距離の隣接されたゲート半導体チップパッケージ２２０とソース半導体チップパッケージ１３２との下部基板１１１の角部分には、第１のゲート駆動信号伝送線１０１ａが配置される。このゲート駆動信号伝送線１０１ａは、一側端部は、データライン１３４側に延び、他側端部は、ゲートライン１２６側に延びる。
ゲートライン１２６の各グループの間には、前述したゲート駆動信号伝送線１０１ａと分離されたさらに他のゲート駆動信号伝送線例えば、第２乃至第４のゲート駆動信号伝送線１０１ｂ，１０１ｃ，１０１ｄがさらに配置される。これら第２乃至第４のゲート駆動信号伝送線１０１ｂ，１０１ｃ，１０１ｄは、全て下部基板１１１の側面から延び、一連のグループを成すゲートライン１２６と平行を成しつつ約９０°角度に２回折曲がった後、再び隣接した他のゲートライン１２６と平行を成し下部基板１１１の他側面に延びる構造を成す。
そして、ソース半導体チップパッケージ１３２，１３３は、ゲート及びデータ駆動信号兼用半導体チップパッケージ１３２とデータ駆動信号専用半導体チップパッケージ１３３とに分けられて配置される。
ここで、ゲート及びデータ駆動信号兼用半導体チップパッケージ１３２は、複数本の駆動信号伝送配線１３５及びこの駆動信号伝送配線１３５と電気的に接続されたデータ駆動用半導体チップ１３６とから構成され、データ駆動用半導体チップ１３６は、ベースフィルム１３９にフリップチップ方式で実装される。
この際、駆動信号伝送配線１３５の一部は、データ駆動用半導体チップ１３６と接続されない状態に下部基板１１１の第１のゲート駆動信号伝送線１０１ａと接続される構造を成して、統合印刷回路基板１３０から出力されるゲート駆動信号をゲート半導体チップパッケージ２２０に伝送する役割をする。そして、残り一部は、データ駆動用半導体チップ１３６と接続された状態に下部基板１１１のデータライン１３４と接続される構造を成して、統合印刷回路基板１３０から出力されるデータ駆動信号を薄膜トランジスタに伝達する役割を遂行する。
また、ゲート及びデータ駆動信号兼用半導体チップパッケージ１３２と隣接配置されたデータ駆動信号専用半導体チップパッケージ１３３は、ゲート及びデータ駆動信号兼用半導体チップパッケージ１３２と同様に複数本の駆動信号伝送配線１３７及びこの駆動信号伝送配線１３７と電気的に接続されたデータ駆動用半導体チップ１３８とから構成され、チップ１３８は、ベースフィルム１３９にフリップチップ方式で実装される。
図４は、図３のＢ部分を拡大示した分解斜視図であって、ディスプレイパネルの下部基板１１１にゲート半導体チップパッケージ２２０がどのように装着され、またゲート半導体チップパッケージ２２０のベースフィルム２２１に形成された信号伝送配線がディスプレイパネル１１０の下部基板１１１に形成された信号伝送配線とどのように接続されるかが具体的によく示している。
前述したように、本発明の一実施形態によるディスプレイパネルアセンブリ構造では、図３で分かるように統合印刷回路基板１３０からゲート半導体チップパッケージ２２０への信号供給が次の通りの方式より成る。
外部情報処理装置、例えば、コンピュータ本体から出力される画像信号が統合印刷回路基板１３０に入力されれば、統合印刷回路基板１３０は、この入力された画像信号に対応してゲート駆動信号及びデータ駆動信号を発生させる。
この際、統合印刷回路基板１３０から発生されたデータ駆動信号は、ゲート・データ駆動信号兼用半導体チップパッケージ１３２及びデータ駆動信号専用半導体チップパッケージ１３３の駆動信号伝送配線１３５，１３７を経由してデータ駆動用半導体チップ１３６，１３８に入力されて処理される。以後、処理完了されたデータ駆動信号は、駆動信号伝送配線１３５，１３７を再度経由して下部基板１１１のデータライン１３４に入力される。
これと同時に、統合印刷回路基板１３０から発生されたゲート駆動信号は、ゲート及びデータ駆動信号兼用半導体チップパッケージ１３２により形成された駆動信号伝送配線１３５を経由して下部基板１１１の第１のゲート駆動信号伝送線１０１ａに入力される。
第１のゲート駆動信号伝送線１０１ａに沿ってバイパス配線２２５に入力されたゲート駆動信号は、半導体チップ２４０を経ず下部基板１１１の第２のゲート駆動信号伝送線１０１ｂに伝達される。
第１のゲート駆動信号伝送線１０１ａに沿って入力配線２２２を経由して第１の入力パッド２４２ａに入力されたゲート駆動信号は、図４に示されたように、ゲート駆動用半導体チップ２４０に伝達される。このゲート駆動信号は、半導体チップ２４０内の回路に伝達されて出力信号に変換されて、出力パッド２４３−第１の出力配線２２３の信号ラインに沿って下部基板１１１のゲートライン１２６に伝達される。
そして、第２の入力パッド２４２ｂに伝達されたゲート駆動信号は、第２の出力配線２２４を経由して次の半導体チップパッケージを駆動するために、第２のゲート駆動信号伝送線１０１ｂに出力される。このように、このゲート駆動信号伝送線１０１ｂに出力された信号は、下部基板１１１のエッジに沿って並んで形成された各ゲート半導体チップパッケージ２２０の入力配線−第１の入力パッド−第２の入力パッド−第２の出力配線の信号ラインに沿って反復的に流れる。
前述した原理により、統合印刷回路基板１３０から伝送されたゲート駆動信号をゲート半導体チップパッケージ２２０内の半導体チップ１４０に連続的に供給することができる。
前述した過程を通じて、下部基板１１１のゲートライン１２６へゲート出力信号が印加されれば、このゲート出力信号により一つの列の全ての薄膜トランジスタは、ターンオンされ、こうした薄膜トランジスタのターンオンによりデータ駆動用半導体チップ１３６，１３８に印加されていた電圧は、迅速に画素電極に出力される。その結果、画素電極と共通電極との間には、電界が形成される。こうした電界の形成により上部基板１１２と下部基板１１１との間に介在されていた液晶は、その配列が変わり、結局一定した画像情報を外部にディスプレイする。
以下、本発明の第２の実施形態を図５Ａ乃至図５Ｃに基づいて説明する。図５Ａは、本発明の一実施形態によるゲート半導体チップパッケージ３２０を示した斜視図である。図５Ｂは、図５ＡのＩＩＩ−ＩＩＩ’線を基準に切断した半導体チップパッケージ３２０の断面図である。そして、図５Ｃは、図５ＡのＩＶ−ＩＶ’線を基準に切断した半導体チップパッケージ３２０の断面図である。
図５Ａ乃至図５Ｃに示されたゲート半導体チップパッケージ及びこれを用いたディスプレイパネルアセンブリの基本構造は、第１の実施形態で提案された図２Ａ乃至図４の構造と同一なので前述した実施形態では、これと関連された言及を避け、図５Ａ及び図５Ｃを参照して第１の実施形態と対比されるゲート半導体チップパッケージ３２０の構造を中心に説明する。図５Ａ乃至図５Ｃにおいて、図２Ａ乃至図４と同一又は当該部分には同一符号を付けて説明を省略する。
第２の実施形態の場合には、バイパス配線３２５がチップ実装部３２６を通過するように配列されることにおいて、第１の実施形態と差異がある。従って、第１の実施形態のベースフィルムの長さＬ２よりさらに短い長さＬ３にチップパッケージを構成することができる。
具体的に図５Ａを参照して、第２の実施形態で提案されたゲート半導体チップパッケージ３２０は、軟性材質のベースフィルム３２１と、このベースフィルム３２１の一面に形成された入力配線３２２、第１の出力配線３２３、第２の出力配線３２４及びバイパス配線３２５と、前述した各配線（例えば、入力配線、第１及び第２の出力配線）と電気的に接続されたゲート駆動用半導体チップ３４０の組み合わせから構成されている。この際、ゲート駆動用半導体チップ３４０は、ベースフィルム３２１にフリップチップ方式で実装される。ここで、ベースフィルム３２１と、このベースフィルム３２１の一面に形成された入力配線３２２と、第１の出力配線３２３と、第２の出力配線３２４と、バイパス配線３２５と、をゲートテープ配線基板という。また、ベースフィルム３２１上に半導体チップ３４０が実装される部分をチップ実装部３２６という。
入力配線３２２、第１の出力配線３２３、第２の出力配線３２４及びバイパス配線３２５のような配線パターン層は、５μｍ〜２０μｍ程度の厚さで形成されており、一般に銅箔（Ｃｕ）などの金属材料が用いられている。望ましくは、銅箔の表面に真鍮、金、ニッケル又は半田の鍍金を実施する。
図５Ａに示されたように、入力配線３２２は、チップ実装部３２６の一側辺例えば、右側辺でベースフィルム３２１の外郭に沿って並んで延び、途中で曲がりチップ実装部３２６の右側辺を通過した後、チップ実装部３２６内に配列され、その末端は、後方ｂ方向にさらに曲がって延びて配置されている。したがって、チップ実装部３２６内で入力配線３２２は、チップ実装部３２６の右側辺と垂直方向に進行しつつ後方ｂの方向に折れる構造を有する。この際、入力配線３２２の一端３２２ａは、ディスプレイパネルのゲート駆動信号伝送線（図４の１０１ａ参照）と電気的に接続され、チップ実装部３２６内の他端３２２ｂは、半導体チップ３４０の後方ｂに設けた入力パッド３４２ａと電気的に接続される。
バイパス配線３２５は、チップ実装部３２６の一側辺例えば、右側辺に迂回した状態にベースフィルム３２１の右側外郭に沿って並んで、途中で曲がり、チップ実装部３２６の右側辺を通過した後、半導体チップ３４０の長辺と平行にチップ実装部３２６内に配列され、再びチップ実装部３２６の左側辺を通過してベースフィルム３２１の左側辺で外郭に沿って並んで、途中で曲がる構造を成す。この際、バイパス配線３２５の一端３２５ａと他端３２５ｂは全てゲート駆動信号伝送線（図４の１０１ａ，１０１ｂ参照）と接続される。そして、バイパス配線３２５は半導体チップ３４０と電気的に接続されない。
第１の出力配線３２３は、ベースフィルム３２１上でチップ実装部３２６の前方ｆから後方ｂを向いて直線状に並んで延びてチップ実装部３２６の一つの長辺を通過した後、チップ実装部３２６内で後方ｂ方向に延びて配置されている。。この際、第１の出力配線３２３の一端３２３ａは、半導体チップ３４０の出力パッド３４３と電気的に接続され、第１の出力配線３２３の他端３２３ｂは、ディスプレイパネルのゲートライン（図４の１２６参照）と電気的に接続される。
第２の出力配線３２４は、チップ実装部３２６の他側辺、例えば、左側辺でベースフィルム３２１の外郭に沿って並んで、途中で曲がり、チップ実装部３２６の左側辺を通過した後、チップ実装部３２６内に配列され、その末端は後方ｂ方向に再び曲がって配置されている。したがって、チップ実装部３２６内での第２の出力配線３２４は、チップ実装部３２６の左側辺と垂直方向に進行しつつ後方ｂの方向に折れる構造を有する。この際、第２の出力配線３２４の一端３２４ａは、半導体チップ３４０の入力パッド３４２ｂと電気的に接続され、第２の出力配線３２４の他端３２４ｂは、ディスプレイパネルのゲート駆動信号伝送線（図４の１０１ｂ参照）と電気的に接続される。
ここで、入力配線の他端３２２ｂ及び第２の出力配線の一端３２４ａの先端部と半導体チップ３４０の周面に形成された入力パッド３４２ａ，３４２ｂとはそれぞれ接合部（図示せず）により電気的に接続される。また、第１の出力配線の一端３２３ａの先端部と出力パッド３４３は、接合部（図示せず）により電気的に接続される。この接合部は、電気的に接続する金属バンプが使用されることができる。この接合部は、１０μｍ〜１８μｍ程度の厚さで形成されており、金（Ａｕ）、銅（Ｃｕ）及びソルダなどの導電性材料が用いられている。この接合部と入出力配線の先端部３２２ｂ，３２３ａ，３２４ａとの接合は、熱圧着により成されることができる。
こうした入出力配線３２２，３２３，３２４の強度と安定性とのため半導体チップ３４０の入出力パッド３４２ａ，３４２ｂ，３４３と接合する入出力配線の先端部３２２ｂ，３２４ａ，３２３ａを除外した他部分の入出力配線は、保護膜、例えばソルダレジストに覆われることが望ましい。
図５Ｂは、図５ＡのＩＩＩ−ＩＩＩ’線を基準に切断した半導体チップパッケージ３２０の断面図である。そして、図５Ｃは、ＩＶ−ＩＶ線を基準に切断した半導体チップパッケージ３２０の断面図である。
第２の実施形態の場合も、統合印刷回路基板１３０からゲート半導体チップパッケージ３２０への信号供給は、第１の実施形態と同一なルートを経て進行されるため、説明を省略する。
このように、ゲート駆動用半導体チップ３４０とゲート半導体チップパッケージ３２０のベースフィルム３２１に形成される入出力配線３２２，３２４及びバイパス配線３２５の形状を変形して、入力配線３２２、第２の出力配線３２４及びバイパス配線３２５がベースフィルム３２１の下側外郭ラインを経ず、チップ実装部３２６の側辺を通過するように形成する。
従って、半導体チップ後方ｂのベースフィルムサイズＬ３を従来より縮小させ得る。これにより、ベースフィルム３２１の使用面積を縮小させることができるため、高価のフィルム使用量を減らすことができてコストを節減することができ、ゲート半導体チップパッケージ３２０とディスプレイパネルアセンブリ２００の小型化を成し得る。
例えば、本発明の一実施形態として半導体チップパッケージ３２０に使用される入力配線３２２、第２の出力配線３２４又はバイパス配線３２５が約１０本〜２０本である場合、望ましくは、１５本である場合、そして、入力配線３２２、第２の出力配線３２４又はバイパス配線３２５のピッチが約３０μｍ〜１００μｍである場合、望ましくは、４０μｍである場合に、入力配線３２２、第２の出力配線３２４及びバイパス配線３２５がチップ実装部３２６の側辺を通過することによって、約１２００μｍ程度のベースフィルム３２１のサイズＬ３を縮めることができる。
ここで、従来テープ配線基板１２０のベースフィルム１２１の長さＬ１が約５０００μｍ〜１５０００μｍである場合、望ましくは、６０００μｍである場合、第２の実施形態によるベースフィルム３２１のサイズＬ３は、約４８００μｍになる。すなわち、約２０％程度ベースフィルム３２１のサイズＬ３が縮まれる効果がある。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明は、チップ実装部の外部に配置される配線を最小化してベースフィルムのサイズを縮小させたテープ配線基板と、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブリを含む。
従来のディスプレイパネルアセンブリのゲート駆動用チップＴＣＰを示した斜視図である。 本発明の第１の実施形態による半導体チップパッケージを示した斜視図である。 図２ＡのＩ−Ｉ’線を基準に切断した半導体チップパッケージの断面図である。 図２ＡのＩＩ−ＩＩ’線を基準に切断した半導体チップパッケージの断面図である。 本発明の第１の実施形態による半導体チップパッケージが用いられたディスプレイパネルアセンブリを示した斜視図である。 図３のＢ部分を拡大示した分解斜視図である。 本発明の第２の実施形態による半導体チップパッケージを示した斜視図である。 図５ＡのＩＩＩ−ＩＩＩ’線を基準に切断した半導体チップパッケージの断面図である。 図５ＡのＩＶ−ＩＶ’線を基準に切断した半導体チップパッケージの断面図である。
符号の説明
２２０：半導体チップパッケージ
２２１：ベースフィルム
２２２：入力配線
２２３：第１の出力配線
２２４：第２の出力配線
２２５：バイパス配線
２２６：チップ実装部
２４０：半導体チップ

Claims (18)

  1. ベースフィルムと、
    前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から、前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、
    前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から、前記第２の辺の方向に延びた第２の配線と、
    前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含み、
    前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、
    前記第４の配線は、前記チップ実装部内および外部に形成されることを特徴とするテープ配線基板。
  2. 前記ベースフィルムは、絶縁性材料よりなることを特徴とする請求項１に記載のテープ配線基板。
  3. 前記第２の辺は、前記第１の辺と直交することを特徴とする請求項１または２に記載のテープ配線基板。
  4. 前記第３の辺は、前記第１の辺と平行なことを特徴とする請求項１〜３のいずれか一項に記載のテープ配線基板。
  5. 前記第４の辺は、前記第１の辺と直交することを特徴とする請求項１〜４のいずれか一項に記載のテープ配線基板。
  6. 前記テープ配線基板は、ディスプレイパネルと電気的に接続され、前記半導体チップは、ディスプレイパネル駆動チップであり、前記第１及び第２の配線は、前記ディスプレイパネルの電極端子と電気的に接続されることを特徴とする請求項１〜５のいずれか一項に記載のテープ配線基板。
  7. ベースフィルムと、前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から前記第２の辺の方向に延びた第２の配線と、前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含むテープ配線基板と、
    周面に配置された複数の電極パッドを有し、前記電極パッドが前記第１及び第２の配線の先端部と電気的に接続されて実装された半導体チップと、を含み、
    前記テープ配線基板は、前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、
    前記第４の配線は、前記チップ実装部内および外部に形成されることを特徴とする半導体チップパッケージ。
  8. 前記ベースフィルムは、絶縁性材料よりなることを特徴とする請求項７に記載の半導体チップパッケージ。
  9. 前記第２の辺は、前記第１の辺と直交し、前記第３の辺は、前記第１の辺と平行なことを特徴とする請求項７または８に記載の半導体チップパッケージ。
  10. 前記第４の辺は、前記第１の辺と直交することを特徴とする請求項７〜９のいずれか一項に記載の半導体チップパッケージ。
  11. 前記第４の配線と前記半導体チップは、電気的に絶縁されることを特徴とする請求項７〜１０のいずれか一項に記載の半導体チップパッケージ。
  12. 前記テープ配線基板は、ディスプレイパネルと電気的に接続され、前記半導体チップは、ディスプレイパネル駆動チップであり、前記第１及び第２の配線は、前記ディスプレイパネルの電極端子と電気的に接続されることを特徴とする請求項７〜１１のいずれか一項に記載の半導体チップパッケージ。
  13. 縁に沿って複数の電極端子を有し、前記電極端子を通じて外部から駆動信号を入力されて情報をディスプレイするディスプレイパネルと、前記ディスプレイパネルを駆動するための駆動用半導体チップを実装し、一端が前記ディスプレイパネルの一側面と垂直な他側面に形成された電極端子に付着されて前記駆動信号を前記ディスプレイパネルに印加する半導体チップパッケージと、を含み、
    前記半導体チップパッケージは、ベースフィルムと、前記ベースフィルム上に形成され、半導体チップが実装されるチップ実装部内に前記チップ実装部の第１の辺から前記第１の辺と隣接する前記チップ実装部の第２の辺の方向に延びた第１の配線と、前記ベースフィルム上に形成され、前記チップ実装部内に前記第２の辺と隣接する前記チップ実装部の第３の辺から前記第２の辺の方向に延びた第２の配線と、前記ベースフィルム上に形成され、前記第２の辺に平行に延びた第４の配線と、を含むテープ配線基板と、周面に配置された複数の電極パッドを有し、前記電極パッドが前記第１及び第２の配線の先端部と電気的に接続されて実装された半導体チップと、を含み、
    前記半導体チップは、前記ベースフィルム上に形成され、前記チップ実装部内に前記第１の辺と隣接する前記チップ実装部の第４の辺から前記第２の辺の方向に延びた第３の配線をさらに含み、
    前記第４の配線は、前記チップ実装部内および外部に形成されることを特徴とするディスプレイパネルアセンブリ。
  14. 前記ベースフィルムは、絶縁性材料よりなることを特徴とする請求項１３に記載のディスプレイパネルアセンブリ。
  15. 前記第２の辺は、前記第１の辺と直交し、前記第３の辺は、前記第１の辺と平行なことを特徴とする請求項１３または１４に記載のディスプレイパネルアセンブリ。
  16. 前記第４の辺は、前記第１の辺と直交することを特徴とする請求項１３〜１５のいずれか一項に記載のディスプレイパネルアセンブリ。
  17. 前記第４の配線と前記半導体チップとは、電気的に絶縁されることを特徴とする請求項１３〜１６のいずれか一項に記載のディスプレイパネルアセンブリ。
  18. 前記テープ配線基板は、ディスプレイパネルと電気的に接続され、前記半導体チップは、ディスプレイパネル駆動チップであり、前記第１及び第２の配線は、前記ディスプレイパネルの電極端子と電気的に接続されることを特徴とする請求項１３〜１７のいずれか一項に記載のディスプレイパネルアセンブリ。
JP2004340201A 2003-12-03 2004-11-25 テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル Active JP4708770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-087297 2003-12-03
KR1020030087297A KR100598032B1 (ko) 2003-12-03 2003-12-03 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리

Publications (2)

Publication Number Publication Date
JP2005167238A JP2005167238A (ja) 2005-06-23
JP4708770B2 true JP4708770B2 (ja) 2011-06-22

Family

ID=34632064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340201A Active JP4708770B2 (ja) 2003-12-03 2004-11-25 テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル

Country Status (4)

Country Link
US (2) US7599193B2 (ja)
JP (1) JP4708770B2 (ja)
KR (1) KR100598032B1 (ja)
CN (1) CN100454118C (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094575A (ko) * 2005-02-25 2006-08-30 신코엠 주식회사 칩 온 필름 패키지
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
JP4920204B2 (ja) * 2005-06-24 2012-04-18 富士電機株式会社 半導体装置
US7429529B2 (en) 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
TWI322318B (en) * 2005-12-12 2010-03-21 Au Optronics Corp Active matrix substrate
CN101427294B (zh) * 2006-07-04 2011-05-18 日立等离子显示器股份有限公司 等离子体显示装置
KR100869795B1 (ko) * 2006-11-02 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR101348756B1 (ko) 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
JPWO2011070709A1 (ja) * 2009-12-10 2013-04-22 パナソニック株式会社 表示パネルモジュールおよび表示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
TWI429000B (zh) * 2010-07-08 2014-03-01 Novatek Microelectronics Corp 晶片線路扇出方法及薄膜晶片裝置
CN102508369B (zh) * 2011-11-16 2014-06-25 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
WO2014057650A1 (ja) 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
WO2014061235A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
US9734757B2 (en) 2012-10-17 2017-08-15 Joled Inc. Gate driver integrated circuit, and image display apparatus including the same
KR102041241B1 (ko) * 2013-04-05 2019-11-06 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101476687B1 (ko) 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102252380B1 (ko) 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
CN104157257A (zh) * 2014-08-27 2014-11-19 南京中电熊猫液晶显示科技有限公司 显示控制器、显示控制方法及显示装置
KR102251684B1 (ko) * 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102391249B1 (ko) * 2015-05-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
US9978663B2 (en) * 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
US10527487B2 (en) 2016-05-31 2020-01-07 Future Technologies In Sport, Inc. System and method for sensing high-frequency vibrations on sporting equipment
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
US10910285B2 (en) * 2017-05-05 2021-02-02 Innolux Corporation Package structure with TFTS and die covered RDL
CN111418272B (zh) * 2017-11-27 2023-08-29 住友电工印刷电路株式会社 柔性印刷电路板和制造柔性印刷电路板的方法
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102433358B1 (ko) * 2017-12-05 2022-08-16 엘지디스플레이 주식회사 표시 장치
KR20200002194A (ko) * 2018-06-29 2020-01-08 엘지디스플레이 주식회사 집적회로, 집적회로를 갖는 회로보드 및 이를 이용한 표시장치
DE102018119538A1 (de) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US20200119476A1 (en) * 2018-10-16 2020-04-16 HKC Corporation Limited Display assembly and display device
TWI682224B (zh) * 2018-12-04 2020-01-11 友達光電股份有限公司 發光模組、驅動晶片以及驅動方法
US11711892B2 (en) * 2019-07-15 2023-07-25 Velvetwire Llc Method of manufacture and use of a flexible computerized sensing device
CN210489211U (zh) * 2019-11-29 2020-05-08 北京京东方显示技术有限公司 一种驱动电路板以及显示装置
KR20210073805A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
KR20210112432A (ko) 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
CN111524450B (zh) * 2020-04-29 2022-03-08 昆山国显光电有限公司 显示装置、及其绑定阻抗检测方法和屏体裂纹检测方法
US11823635B2 (en) 2020-10-15 2023-11-21 Novatek Microelectronics Corp. LED backlight driver and LED driver of display pixels

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6071980A (ja) * 1983-09-28 1985-04-23 Seiko Epson Corp 回路実装構造
US4643526A (en) * 1984-05-12 1987-02-17 Citizen Watch Co., Ltd. Liquid crystal display device having a resin-coated IC chip
JPH08262467A (ja) * 1995-03-20 1996-10-11 Toshiba Corp 表示装置及び半導体素子
JPH10214858A (ja) * 1996-11-29 1998-08-11 Sharp Corp テープキャリアパッケージ及びそれを使った表示装置
JPH1131717A (ja) * 1997-07-11 1999-02-02 Casio Comput Co Ltd 半導体チップ及びそれを備えた表示装置
JP2001056481A (ja) * 1999-06-10 2001-02-27 Sharp Corp 液晶表示装置
JP2002131774A (ja) * 2000-10-27 2002-05-09 Kyocera Corp 液晶表示装置
JP2002164629A (ja) * 2000-09-13 2002-06-07 Seiko Epson Corp 配線基板、その製造方法、表示装置および電子機器
JP2002236458A (ja) * 2001-11-20 2002-08-23 Sharp Corp 表示装置の実装構造
JP2002287655A (ja) * 2001-03-26 2002-10-04 Sharp Corp 表示装置
JP2003255386A (ja) * 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016986A (en) * 1988-04-12 1991-05-21 Sharp Kabushiki Kaisha Display device having an improvement in insulating between conductors connected to electronic components
JPH07333636A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 液晶表示装置
KR100293982B1 (ko) * 1998-08-03 2001-07-12 윤종용 액정패널
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
US6456353B1 (en) * 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP2002311849A (ja) * 2001-04-19 2002-10-25 Seiko Epson Corp 電極駆動装置及び電子機器
JP2002368045A (ja) * 2001-06-08 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
KR100859804B1 (ko) * 2001-11-02 2008-09-23 엘지디스플레이 주식회사 실장 구조 및 이를 이용한 액정 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6071980A (ja) * 1983-09-28 1985-04-23 Seiko Epson Corp 回路実装構造
US4643526A (en) * 1984-05-12 1987-02-17 Citizen Watch Co., Ltd. Liquid crystal display device having a resin-coated IC chip
JPH08262467A (ja) * 1995-03-20 1996-10-11 Toshiba Corp 表示装置及び半導体素子
JPH10214858A (ja) * 1996-11-29 1998-08-11 Sharp Corp テープキャリアパッケージ及びそれを使った表示装置
JPH1131717A (ja) * 1997-07-11 1999-02-02 Casio Comput Co Ltd 半導体チップ及びそれを備えた表示装置
JP2001056481A (ja) * 1999-06-10 2001-02-27 Sharp Corp 液晶表示装置
JP2002164629A (ja) * 2000-09-13 2002-06-07 Seiko Epson Corp 配線基板、その製造方法、表示装置および電子機器
JP2002131774A (ja) * 2000-10-27 2002-05-09 Kyocera Corp 液晶表示装置
JP2002287655A (ja) * 2001-03-26 2002-10-04 Sharp Corp 表示装置
JP2002236458A (ja) * 2001-11-20 2002-08-23 Sharp Corp 表示装置の実装構造
JP2003255386A (ja) * 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2005167238A (ja) 2005-06-23
KR100598032B1 (ko) 2006-07-07
US7599193B2 (en) 2009-10-06
CN100454118C (zh) 2009-01-21
KR20050054022A (ko) 2005-06-10
CN1638103A (zh) 2005-07-13
US7948768B2 (en) 2011-05-24
US20100149775A1 (en) 2010-06-17
US20050121796A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
JP4708770B2 (ja) テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル
JP4708148B2 (ja) 半導体装置
JP4094656B2 (ja) 半導体装置
JP4980960B2 (ja) テープ配線基板及び半導体チップパッケージ
EP0911678A2 (en) Display device with terminals connected to a folded film substrate
JP4252518B2 (ja) 半導体装置
JP2005159365A (ja) 半導体チップ、前記チップが実装されたテープキャリアパッケージ及び前記テープキャリアパッケージを含む液晶表示装置
JP2008108987A (ja) 半導体装置並びにこれを用いた表示装置及び電子機器
JP2006100664A (ja) チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置
JP3377757B2 (ja) 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール
TWI361476B (en) Semiconductor package and display apparatus
JP2000124249A (ja) 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器
JP2005301161A (ja) 表示装置
JP2003332380A (ja) 電子デバイス及びその製造方法並びに電子機器
JP2009016578A (ja) フレキシブル配線基板、該フレキシブル配線基板を用いた半導体装置、および該半導体装置を備えた表示装置
JP2003188486A (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4585564B2 (ja) 半導体装置
JP3685196B2 (ja) 配線基板、半導体装置及びその製造方法並びに電子機器
JPH04283722A (ja) 液晶表示装置
JP3646704B2 (ja) 半導体装置
JPH08186154A (ja) フィルムキャリアと半導体装置
JP2007079097A (ja) ディスプレイ装置
JP2004177578A (ja) 電子モジュール
JP2008235791A (ja) テープ配線基板および半導体装置ならびにそれらの製造方法
KR20080098798A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

R150 Certificate of patent or registration of utility model

Ref document number: 4708770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250