KR20050054022A - 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 - Google Patents

테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 Download PDF

Info

Publication number
KR20050054022A
KR20050054022A KR1020030087297A KR20030087297A KR20050054022A KR 20050054022 A KR20050054022 A KR 20050054022A KR 1020030087297 A KR1020030087297 A KR 1020030087297A KR 20030087297 A KR20030087297 A KR 20030087297A KR 20050054022 A KR20050054022 A KR 20050054022A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
base film
wiring
display panel
chip
Prior art date
Application number
KR1020030087297A
Other languages
English (en)
Other versions
KR100598032B1 (ko
Inventor
박상호
강사윤
이시훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030087297A priority Critical patent/KR100598032B1/ko
Priority to US10/975,809 priority patent/US7599193B2/en
Priority to JP2004340201A priority patent/JP4708770B2/ja
Priority to CNB2004100980129A priority patent/CN100454118C/zh
Publication of KR20050054022A publication Critical patent/KR20050054022A/ko
Application granted granted Critical
Publication of KR100598032B1 publication Critical patent/KR100598032B1/ko
Priority to US12/584,516 priority patent/US7948768B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

반도체 장치의 소형화를 도모하는 본 발명의 테이프 배선 기판은, 베이스 필름 상에 반도체 칩이 실장되는 부분에 입출력배선 및/또는 바이패스배선을 형성하여, 베이스 필름의 외곽으로 통과하는 회로패턴을 최소화함으로써, 베이스 필름의 크기를 줄일 수 있다. 또한, 본 발명은 이 테이프 배선 기판을 이용한 반도체 칩 패키지 및 디스플레이패널 어셈블리를 제공할 수 있다.

Description

테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를 이용한 디스플레이패널 어셈블리{Tape circuit substrate, semiconductor chip package using thereof, and Display Panel Assembly using thereof}
본 발명은 테이프 배선 기판에 관한 것으로, 더욱 상세하게는 칩 실장부 외부에 배치되는 배선을 최소화하여 베이스 필름의 크기를 감소시킨 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 디스플레이패널 어셈블리(Display Panel Assembly)에 관한 것이다.
최근, 예를 들면 휴대 전화, 휴대 정보 단말기, 액정 표시용 패널, 노트북형 컴퓨터 등의 전자 기기에서의 소형화, 박형화, 경량화가 진전되고 있다. 이에 따라, 이들 기기에 탑재되는 반도체 장치를 비롯하여, 각종 부품도 마찬가지로 소형화, 경량화, 고기능화, 고성능화, 고밀도화가 진행되고 있다.
그런데, 액정표시장치의 경우 원칩화 기술을 기반으로하여, 게이트 인쇄회로기판이 제거되는 구조로 변화되고 있는데 반해, 게이크 구동용 칩 패키지는 이러한 변화에 탄력적으로 대응하지 못하는 문제가 발생되고 있다.
이에, 한국특허공보 2000-66493호의 「테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리, 그를 채용한 액정표시장치 및 이들의 조립방법」과 한국특허공보 2001-91646호의 「구동시점 인가시점 결정 모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사방법」 및 한국특허공보 2001-9044호의 「액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨」에서는 게이트 인쇄회로기판이 제거된 액정표시장치의 구조에 대응할 수 있는 새로운 형태의 게이트 구동용 칩 테이프 캐리어 패키지(Tape carrier package, 이하 TCP) 구조를 제안한 바 있다.
그런데, 상기 공부에 개시되어 있는 게이트 구동용 칩 TCP(120)의 경우, 도 1에 도시되어 있는 바와 같이, 입력배선들(122)과 바이패스 배선들(125) 및 제 2 출력배선들(124)이, 반도체 칩(140)의 외곽 라인을 따라 라운딩되는 구조로 베이스 필름(121)의 우측과 상측 및 좌측에 걸쳐 길게 연장되므로, 반도체 칩(140) 바깥쪽의 베이스 필름(121) 면적이 커지는 단점이 발생된다. 즉, 도 1의 베이스 필름(121)의 길이(L1)이 커지게 되어 베이스 필름(121)의 면적이 커지게 된다. 이처럼 베이스 필름(121) 면적이 커질 경우, 게이트 구동용 칩 TCP(120)의 전체 사이즈가 커지는 결과가 초래되고, 이로 인해 액정표시장치의 소형화가 어렵게 된다.
게다가, 고가의 필름 사용량이 많아지게 되므로, 필름의 원가 절감 측면에서도 불리하다. 여기서, 미설명부호 123은 게이트 구동신호 출력배선이고, 미설명부호 142a 및 142b는 입력패드이고, 미설명부호 143은 출력패드이다.
본 발명이 이루고자 하는 기술적 과제는, 적은 면적의 베이스 필름을 필요로 하는 테이프 배선 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 구조의 테이프 배선 기판에 반도체 칩을 실장한 소형화된 반도체 칩 패키지를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기 구조의 소형화된 반도체 칩 패키지를 포함하여, 제조비용을 절감하고 디스플레이 소자를 소형화할 수 있도록 한 디스플레이패널 어셈블리를 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 테이프 배선 기판은, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선과, 상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함한다.
상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것이 바람직하다.
상기 테이프 배선 기판은 상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것이 바람직하다.
상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것이 바람직하다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 칩 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선과, 상기 베이스 필름 상에 형성되고 상기 칩 실장부 안으로 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함하는 테이프 배선 기판 및 주면에 배치된 다수의 전극패드와 상기 제1 및 제2 배선의 선단부가 전기적으로 접합되어 실장된 반도체 칩을 포함한다.
상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것이 바람직하다.
상기 제3 배선의 선단부와 상기 반도체 칩의 접합부가 전기적으로 연결되는 것이 바람직하다.
상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것이 바람직하다.
상기 제4 배선과 상기 반도체 칩은 전기적으로 절연되는 것이 바람직하다.
상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것이 바람직하다.
또한, 상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디스플레이패널 어셈블리는, 가장자리를 따라 다수의 전극단자를 가지며 상기 전극단자를 통하여 외부에서 구동신호를 입력받아 정보를 디스플레이하는 디스플레이패널과, 상기 디스플레이패널을 구동하기 위한 구동용 반도체 칩을 실장하고 일단이 상기 디스플레이패널의 일 측면과 수직한 타 측면에 형성된 전극단자에 부착되어 상기 구동신호를 상기 디스플레이패널에 인가하는 반도체 칩 패키지를 포함한다.
여기서, 상기 반도체 칩 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선과, 상기 베이스 필름 상에 형성되고 상기 칩 실장부 안으로 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함하는 테이프 배선 기판; 및 주면에 배치된 다수의 전극패드와 상기 제1 및 제2 배선의 선단부가 전기적으로 접합되어 실장된 반도체 칩을 포함한다.
상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것이 바람직하다.
상기 제3 배선의 선단부와 상기 반도체 칩의 접합부가 전기적으로 연결되는 것이 바람직하다.
상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것이 바람직하다.
상기 제4 배선과 상기 반도체 칩은 전기적으로 절연되는 것이 바람직하다.
상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알여주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본원에서 사용되는 디스플레이패널 어셈블리(Display Panel Assembly)는 TFT-LCD(Thin Film Transistor - Liquid Crystal Display), PDP(Plasma Display Panel) 또는 유기 EL(Organic ElectroLuminescence) 등의 표시장치가 사용될 수 있으나, 이는 예시적인 것에 불과하다.
그리고, 본원에서 사용되는 테이프 배선 기판으로는 테이프 캐리어 패키지(Tape Carrier Package, 이하 TCP) 또는 칩 온 필름(Chip On Film, 이하 COF) 등과 같이 베이스 필름 상에 배선패턴이 형성된 플렉스블 인쇄회로기판(Flexible Printed Circuit Board, 이하 FPC)이 사용될 수 있다. 본원에서 사용되는 테이프 배선 기판은 폴리이미드 수지 등의 절연 재료로 구성된 얇은 필름에 배선패턴층 및 그와 연결된 내부리드(inner lead)가 형성된 구조로서, 반도체 칩 상에 미리 형성된 범프와 테이프 배선 기판의 내부리드를 일괄적으로 접합시키는 탭(TAB, Tape Automated Bonding) 기술이 적용되는 배선기판을 포함한다. 위에서 언급한 테이프 배선 기판은 예시적인 것에 불과하다.
이하, 본 발명의 실시예들에서는 설명의 편의를 위하여 디스플레이패널 어셈블리로는 TFT-LCD를, 패널 구동용 반도체 칩이 실장된 반도체 칩 패키지로는 게이트 구동용 반도체 칩 패키지를, 테이프 배선 기판으로는 COF를 예로 들어 설명한다.
이하, 본 발명의 제1 실시예를 도 2a 내지 도 4에 근거하여 설명한다.
도 2a는 본 발명의 일 실시예에 의한 게이트 반도체 칩 패키지(220)를 나타낸 사시도이다. 상기 도면에는 반도체 칩(240)의 입출력패드(242a, 242b, 243)와 베이스 필름(221)에 형성된 신호전송 배선 간의 연결 상태가 구체적으로 잘 나타나 있다.
그리고, 본 발명에 의한 게이트 반도체 칩 패키지(220)는 연성 재질의 베이스 필름(221)과, 이 베이스 필름(221) 일면에 형성된 입력배선(222)과, 제1 출력배선(223)과, 제2 출력배선(224)과, 바이패스배선(225)과, 상술한 각 배선들(222, 223, 224)과 전기적으로 접촉된 게이트 구동용 반도체 칩(240)의 조합으로 구성된다. 이때, 상기 게이트 구동용 반도체 칩(240)은 베이스 필름(221)에 플립 칩 방식으로 실장된다. 여기서, 베이스 필름(221)과, 이 베이스 필름(221) 일면에 형성된 입력배선(222)과, 제1 출력배선(223)과, 제2 출력배선(224)과, 바이패스배선(225)을 게이트 테이프 배선 기판이라 한다. 그리고, 상기 베이스 필름(221) 상에 반도체 칩(240)이 실장되는 부분을 칩 실장부(226)라 한다.
칩 실장부(226)에는 입력배선(222), 제1 출력배선(223), 제2 출력배선(224)의 선단부(222b, 223a, 224a)이 베이스 필름(221) 상에 형성되어 있다. 외부 충격으로부터 테이프 배선 기판의 형성된 배선들(222, 223, 224)의 보호와 이 배선들(222, 223, 224)과 반도체 칩(240)의 전기적 연결을 위해, 칩 실장부(226) 이외의 부분은 보호막으로 덮혀지는 것이 바람직하다. 이러한 보호막으로는 솔더레지스트가 대표적으로 사용된다.
여기서, 베이스 필름(221)은 두께 20∼100μｍ의 절연성 재질로 이루어져 있다. 이러한 절연성 베이스 필름(221)은 폴리이미드 수지, 폴리에스테르 수지 등의 절연 재료가 주 재료로서 이용될 수 있다.
입력배선(222), 제1 출력배선(223), 제2 출력배선(224) 및 바이패스배선(225)과 같은 배선층은, 5㎛ ∼ 20㎛ 정도의 두께로 형성되어 있고, 일반적으로 동박(Cu) 등의 금속 재료가 이용되고 있다. 바람직하게는, 상기 동박의 표면에 주석, 금, 니켈 또는 땜납의 도금을 실시한다.
베이스 필름(221) 위에 배선층의 일 예인 동박을 형성하는 방법은 캐스팅(casting), 라미네이팅(laminating), 전기도금(electroplating) 등이 있다.
캐스팅은 압연 동박 위에 액상 베이스 필름을 뿌려서 열경화를 시키는 방법이다. 라미네이팅은 베이스 필름 압연 동박을 놓고 열압착하는 방법이다. 전기도금은 베이스 필름 상에 구리 시드층(seed layer)를 증착하고 구리가 녹아있는 전해질 속에 베이스 필름을 넣고 전기를 흘려서 동박을 형성하는 방법이다.
동박에 배선을 패턴하는 방법은 동박에 사진/식각(photo/etching) 공정을 진행하여 동박을 선택적으로 식각하여 소정 회로를 구성하는 배선을 형성한다.
도 2a에 도시된 바와 같이, 입력배선(222)은 칩 실장부(226)의 일측면 예컨대, 우측면에서 베이스 필름(221)의 외곽을 따라 줄지어 라운딩되어 칩 실장부(226)의 우측면을 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)으로 신장된다. 칩 실장부(226) 내에서 입력배선(222)은 칩 실장부(226)의 우측면과 수직방향으로 진행하다가 후방(b) 방향으로 꺾이는 구조를 가진다. 이때, 입력배선(222)의 일단(222a)은 디스플레이패널의 게이트 구동신호 전송선(도 4의 101a 참조)과 전기적으로 접촉되고, 칩 실장부(226) 내의 타단(222b)은 반도체 칩(240)의 후방(b)에 위치한 입력패드들(242a)과 전기적으로 접촉된다.
바이패스배선(225)은 칩 실장부(226)의 일측면 예컨대, 우측면에 우회한 상태로 베이스 필름(221)의 우측 외곽을 따라 줄지어 라운딩되고, 반도체 칩(240)의 장변과 평행하게 연장되도록 베이스 필름(121)의 하측 외곽을 따라 줄지어 일렬로 배치되고, 반도체 칩(240)의 타측면 예컨대, 좌측면을 우회한 상태로 베이스 필름(221)의 좌측 외곽을 따라 줄지어 라운딩되는 구조를 이룬다. 이때, 바이패스배선(225)의 일단(225a)과 타단(225b)은 모두 게이트 구동신호 전송선(도 4의 101a, 101b 참조)과 연결된다.
제1 출력배선(223)은 베이스 필름(221) 상에서 칩 실장부(226) 전방(f)으로부터 후방(b)을 향하여 직선형상으로 줄지어 뻗어 칩 실장부(226)를 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)을 향하여 신장된다. 이때, 제1 출력배선(223)의 일단(223a)은 반도체 칩(240)의 출력패드들(243)과 전기적으로 접촉되고, 제1 출력배선(223)의 타단(223b)은 디스플레이패널의 게이트 라인들(도 4의 126 참조)과 전기적으로 접촉된다.
제2 출력배선(224)은 칩 실장부(226)의 타측면 예컨대, 좌측면에서 베이스 필름(221)의 외곽을 따라 줄지어 라운딩되어 칩 실장부(226)의 좌측면을 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)으로 신장된다. 칩 실장부(226) 내에서 제2 출력배선(224)은 칩 실장부(226)의 좌측면과 수직방향으로 진행하다가 후방(b) 방향으로 꺾이는 구조를 가진다. 이때, 제2 출력배선(224)의 일단(224a)은 반도체 칩(240)의 입력패드들(242b)과 전기적으로 접촉되고, 제2 출력배선(224)의 타단(224b)은 디스플레이패널의 게이트 구동신호 전송선(도 4의 101b 참조)과 전기적으로 접촉된다.
여기서, 입력배선(222)의 타단(222b) 및 제2 출력배선의 일단(224a) 과 반도체 칩(240)의 주면에 형성된 입력패드(242a, 242b)와는 각각 접합부(미도시)에 의해 전기적으로 연결된다. 또한, 제1 출력배선의 일단(223a) 과 출력패드(243)는 접합부(미도시)에 의해 전기적으로 연결된다. 이 접합부는 전기적으로 연결하는 금속범프가 사용될 수 있다. 이 접합부는 10㎛ ∼ 18㎛ 정도의 두께로 형성되어 있고, 금(Au), 구리(Cu) 및 솔더(solder) 등의 도전성 재료가 이용되고 있다. 이 접합부와 입출력배선(222b, 223a, 224a)과의 접합은 열압착에 의해 이루어질 수 있다.
이러한 입출력배선(222, 223, 224)들의 강도와 안정성을 위해 반도체 칩(240)의 입출력패드(242a, 242b, 243)와 접합하는 입출력배선의 선단부(222b, 224a, 223a)를 제외한 다른 부분의 입출력배선들은 보호막, 예컨데 솔더레지스트로 덮혀지는 것이 바람직하다.
도 2b는 도 2a의 Ⅰ-Ⅰ´선을 기준으로 절단한 반도체 칩 패키지(220)의 단면도이다. 그리고, 도 2c는 도 2a의 Ⅱ-Ⅱ´선을 기준으로 절단한 반도체 칩 패키지(220)의 단면도이다.
도 2b 및 도 2c에 도시된 바와 같이, 반도체 칩(240)이 실장되는 칩 실장부(226) 내에 입력배선(222)와 제2 출력배선(224)이 형성되어 있다.
그리고, 칩 실장부(226) 내부에서 반도체 칩(240)의 입출력패드(242a, 242b, 243)와 입출력배선(222, 223, 224)의 선단부가 전기적으로 연결되므로, 칩 실장부(226) 외부에 형성된 입출력배선(222, 223, 224)과 바이패스배선(225)은 보호막(250), 예컨데 솔더레지스트로 덮힌다.
더욱 바람직하게는, 반도체 칩(240)의 입출력패드(242a, 242b, 243)와 연결되는 입출력배선(222, 223, 224)들의 강도와 안정성을 더욱 도모하기 위해 이 입출력배선의 선단부(222b, 224a, 223a)를 제외한 다른 부분들은 보호막(미도시)으로 덮혀진다. 이러한 보호막으로는 솔더레지스트가 대표적으로 사용된다.
이와 같이, 테이프 배선 기판에서 보호막(50)으로부터 노출되어 칩 실장부(226)에 형성된 입력배선(222)과 제2 출력배선(224)과, 반도체 칩(240)의 주면에 형성된 입출력패드(242a, 242b, 243)는 절연성 봉지수지(251)로 봉지되는 것이 바람직하다. 이 절연성 봉지수지(251)는 에폭시 수지 또는 실리콘 수지가 사용될 수 있다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 게이트 구동용 반도체 칩(240)은 회로가 내장된 본체(241)와, 상기 본체(241)의 후방(b) 장변에 일렬로 배열된 다수의 입력패드들(242a, 242b)과, 상기 본체(241)의 전방(f) 장변에 일렬로 배열된 다수의 출력패드들(243)의 조합으로 구성됨을 알 수 있다.
이때, 후방(b) 장변에 배열된 입력패드들(242a, 242b)은 본체(241)의 일정 위치 예컨대, 본체의 중앙을 기준으로 두개 이상의 그룹으로 분할되는 구조를 이룬다. 도 2a에는 일 예로, 각 입력패드들(242a, 242b)이 2개의 그룹으로 분할된 경우가 도시되어 있다. 이중, 제1 입력패드들(242a)은 상술한 입력배선(222)과 전기적으로 접촉되고, 제2 입력패드들(242b)은 상기 제2 출력배선(224)과 전기적으로 접촉되는 구조를 이룬다. 이에 비해, 출력패드들(243)은 별도의 분할 구조없이 모두 제1 출력배선(223)과 접촉되는 구조를 이룬다.
여기서, 제1 입력패드들(242a)과 제2 입력패드들(242b)은 일대일 전기 접촉 관계를 유지한다. 따라서, 제1 입력패드들(242a)과 제2 입력패드들(242b)은 이른바, 미러 구조(mirror structure)를 이루게 되며, 반도체 칩(240) 내에 실장된 회로를 통해 일대일 연결된 각 입력패드들(242a, 242b)은 서로 동일한 종류의 신호를 출력하게 된다.
이와 같이, 입력배선(222)과 제2 출력배선(224)이 베이스 필름(221)의 상측 외곽 라인을 거치지 않고, 칩 실장부(226)의 측변을 통과하여 형성함으로써, 반도체 칩(240) 후방(b)의 베이스 필름(221)의 크기(L2)를 줄일 수 있게 된다. 따라서, 게이트 반도체 칩 패키지(220)와 디스플레이패널 어셈블리(200)의 소형화를 이룰 수 있게 된다. 게다가, 고가의 필름 사용량을 줄일 수 있어, 필름의 원가 절감 측면에서도 유리하다.
예를 들어, 본 발명의 일 실시예로서 반도체 칩 패키지(220)에 사용되는 입력배선(222) 또는 제2 출력배선(224)이 약 10 내지 20개이고, 입력배선(222) 또는 제2 출력배선(224)의 피치(pitch)가 약 30 내지 100 ㎛일 경우, 바람직하게는 입력배선(222) 또는 제2 출력배선(224)은 약 15개이고, 입력배선(222) 또는 제2 출력배선(224)의 피치는 약 40 ㎛일 경우를 생각한다. 위의 경우에, 입력배선(222)과 제2 출력배선(224)이 칩 실장부(226)의 측변을 통과함으로써, 약 600 ㎛ 정도의 베이스 필름(221)의 크기(L2)를 줄일 수 있게 된다.
여기서, 종래 반도체 칩 패키지(120)의 베이스 필름(121)의 길이(L1)가 약 5000 내지 15000 ㎛ 일 경우, 바람직하게는 6000 ㎛ 일 경우, 제1 실시예에 의한 베이스 필름(221)의 크기(L2)는 약 5400 ㎛가 된다. 즉, 약 10 % 정도 베이스 필름(221)의 크기(L2)가 줄어드는 효과가 있다.
도 3는 본 발명의 제1 실시예에 의한 반도체 칩 패키지가 이용된 디스플레이패널 어셈블리를 도시한 사시도이다.
도 3를 참조하면, 본 발명의 디스플레이패널 어셈블리(200)는 디스플레이패널(110), 게이트 반도체 칩 패키지(220), 소오스 반도체 칩 패키지(132, 133), 및 통합인쇄회로기판(130)의 조합으로 이루어져 있음을 알 수 있다.
여기서, 디스플레이패널(110)은 다시 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소전극 등을 구비하는 하부기판(111)과, 이 하부기판(111)보다 작은 크기로 하부기판(111)에 대향하도록 적층되며 블랙 매트릭스, 컬러화소, 공통전극 등을 구비하는 상부기판(112)으로 구성된다. 그리고, 상부기판(112)과 하부기판(111) 사이에는 액정(도시 안됨)이 개재된다.
이때, 게이트 반도체 칩 패키지(220)는 하부기판(111)에 형성된 게이트 라인들(126)과 접속되고, 소오스 반도체 칩 패키지(132, 133)는 하부기판(111)에 형성된 데이터 라인들(134)과 접속된다.
통합인쇄회로기판(130)은 다수개의 구동 부품들(131)을 실장하고 있는데, 이러한 구동부품들(131)은 상술한 원칩화 기술에 의해 설계된 반도체 칩들이기 때문에, 게이트 반도체 칩 패키지(220) 및 소오스 반도체 칩 패키지(132, 133)의 각각으로 게이트 구동신호 및 데이터 구동신호를 일괄적으로 입력시킬 수 있다.
이때, 게이트 라인들(126)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(111)의 테두리에 해당하는 비유효 디스플레이 영역에서는 게이트 반도체 칩 패키지(220)와의 접속을 용이하게 하기 위하여, 좁은 간격으로 모인 일련의 그룹을 형성하고 있다. 도 3에는 일 예로, 3개의 게이트 라인 그룹(126)이 도시되어 있다.
마찬가지로, 데이터 라인들(134)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(111)의 테두리에 해당하는 비유효 디스플레이 영역에서는 소오스 반도체 칩 패키지(132, 134)와의 접속을 용이하게 하기 위하여 좁은 간격으로 모이게 된다. 도 3에는 일 예로, 5개의 데이터 라인 그룹들이 도시되어 있다.
또, 서로 최단 거리 인접된 게이트 반도체 칩 패키지(220)와 소오스 반도체 칩 패키지(132) 사이의 하부기판(111) 모서리 부분에는 제1 게이트 구동신호 전송선(101a)이 배치된다. 이 게이트 구동신호 전송선(101a)은 일측 단부는 데이터 라인들(134)쪽으로 연장되고, 타측 단부는 게이트 라인들(126)쪽으로 연장된다.
게이트 라인들(126)의 각 그룹 사이 사이에는 상술한 게이트 구동신호 전송선(101a)과 분리된 또 다른 게이트 구동신호 전송선 예컨대, 제2 내지 제4 게이트 구동신호 전송선(101b, 101c, 101d)이 더 배치된다. 이들 제2 내지 제4 게이트 구동신호 전송선(101b, 101c, 101d)은 모두 하부기판(111)의 측면으로부터 연장되며, 일련의 그룹을 이루는 게이트 라인들(126)과 평행을 이루다가 약 90° 각도로 2회 절곡된 후, 다시 인접한 다른 게이트 라인(126)들과 평행을 이루며 하부기판(111)의 다른 측면으로 연장되는 구조를 이룬다.
그리고, 소오스 반도체 칩 패키지(132, 133)는 게이트 및 데이터 구동신호 겸용 반도체 칩 패키지(132)와 데이터 구동신호 전용 반도체 칩 패키지(133)로 나뉘어 배치된다.
여기서, 게이트 및 데이터 구동신호 겸용 반도체 칩 패키지(132)는 다수개의 구동신호 전송 배선(135) 및 이 구동신호 전송배선(135)과 전기적으로 접촉된 데이터 구동용 반도체 칩(136)으로 구성되며, 상기 데이터 구동용 반도체 칩(136)은 베이스 필름(139)에 플립 칩 방식으로 실장된다.
이때, 구동신호 전송배선(135)의 일부는 데이터 구동용 반도체 칩(136)과 접촉되지 않은 상태로 하부기판(111)의 제1 게이트 구동신호 전송선(101a)과 접촉되는 구조를 이루어, 통합인쇄회로기판(130)으로부터 출력되는 게이트 구동신호를 게이트 반도체 칩 패키지(220)로 전송하는 역할을 한다. 그리고, 나머지 일부는 데이터 구동용 반도체 칩(136)과 접촉된 상태로 하부기판(111)의 데이터 라인들(134)과 접촉되는 구조를 이루어, 통합인쇄회로기판(130)으로부터 출력되는 데이터 구동신호를 박막트랜지스터로 전달하는 역할을 수행한다.
또한, 게이트 및 데이터 구동신호 겸용 반도체 칩 패키지(132)와 인접 배치된 데이터 구동신호 전용 반도체 칩 패키지(133)는, 게이트 및 데이터 구동신호 겸용 반도체 칩 패키지(132)와 마찬가지로 다수개의 구동신호 전송배선(137) 및 이 구동신호 전송배선(137)과 전기적으로 접촉된 데이터 구동용 반도체 칩(138)으로 구성되며, 상기 칩(138)은 베이스 필름(139)에 플립 칩 방식으로 실장된다.
도 4는 도 3의 B 부분을 확대도시한 분해사시도로서, 디스플레이패널의 하부기판(111)에 게이트 반도체 칩 패키지(220)가 어떻게 장착되며, 또 게이트 반도체 칩 패키지(220)의 베이스 필름(221)에 형성된 신호전송 배선이 디스플레이패널(110)의 하부기판(111)에 형성된 신호전송 배선과 어떻게 연결되는지가 구체적으로 잘 나타내고 있다.
위에서 언급한 바와 같이, 본 발명의 일 실시예에 의한 디스플레이패널 어셈블리 구조에서는 도 3에서 알 수 있듯이 통합인쇄회로기판(130)으로부터 게이트 반도체 칩 패키지(220)로의 신호공급이 다음과 같은 방식으로 이루어지게 된다.
외부정보처리장치 예컨대, 컴퓨터 본체에서 출력되는 화상신호가 통합인쇄회로기판(130)으로 입력되면, 통합인쇄회로기판(130)은 이 입력된 화상신호에 대응하여 게이트 구동신호 및 데이터 구동신호를 발생시킨다.
이때, 통합인쇄회로기판(130)으로부터 발생된 데이터 구동신호는 게이트·데이터 구동신호 겸용 반도체 칩 패키지(132) 및 데이터 구동신호 전용 반도체 칩 패키지(133)의 구동신호 전송배선(135, 137)을 경유하여 데이터 구동용 반도체 칩(136, 138)으로 입력되어 처리된다. 이후, 처리 완료된 데이터 구동신호는 구동신호 전송배선(135, 137)을 재차 경유하여 하부기판(111)의 데이터 라인들(134)로 입력된다.
이와 동시에, 통합인쇄회로기판(130)으로부터 발생된 게이트 구동신호는 게이터 및 데이터 구동신호 겸용 반도체 칩 패키지(132)에 의해 형성된 구동신호 전송배선(135)을 경유하여 하부기판(111)의 제1 게이트 구동신호 전송선(101a)으로 입력된다.
제1 게이트 구동신호 전송선(101a)를 따라 바이패스배선(225)로 입력된 게이트 구동신호는, 반도체 칩(240)을 거치지 않고 하부기판(111)의 제2 게이트 구동신호 전송선(101b)으로 전달된다.
제1 게이트 구동신호 전송선(101a)을 따라 입력배선(222)과 제1 메탈라인(222a)을 경유하여 제1 입력패드들(242a)로 입력된 게이트 구동신호는 도 6에 도시된 바와 같이, 게이트 구동용 반도체 칩(240)으로 전달된다. 이 게이트 구동신호는 반도체 칩(240) 내의 회로로 전달되어 출력신호로 변환되어, 출력패드들(243)-제1 출력배선(223)의 신호라인을 따라 하부기판(111)의 게이트 라인들(126)로 전송됨과 제2 입력패드들(242b)로 빠르게 전달된다.
제2 입력패드들(242b)로 전달된 게이트 구동신호는 제2 메탈라인(224a)과 제2 출력배선(224)을 경유하여 다음 반도체 칩 패키지를 구동하기 위하여 제2 게이트 구동신호 전송선(101b)으로 출력된다. 이와 같이, 이 게이트 구동신호 전송선(101b)으로 출력된 신호는 하부기판(111)의 에지를 따라 줄지어 형성된 각 게이트 반도체 칩 패키지(220)의 입력배선-제1 입력패드들-제2 입력패드들-제2 출력배선의 신호라인을 따라 반복적으로 흐르게 된다.
상기 원리에 의해, 통합인쇄회로기판(130)으로부터 전송된 게이트 구동신호를 게이트 반도체 칩 패키지(220) 내의 반도체 칩(140)에 연속적으로 공급할 수 있게 되는 것이다.
상술한 과정을 통해, 하부기판(111)의 게이트 라인들(126)로 게이트 출력신호가 인가되면, 이 게이트 출력신호에 의하여 한열의 모든 박막트랜지스터는 턴-온되고, 이러한 박막트랜지스터의 턴-온에 의해 데이터 구동용 반도체 칩(136, 138)에 인가되어 있던 전압은 신속하게 화소전극으로 출력된다. 그 결과, 화소전극과 공통전극 사이에는 전계가 형성된다. 이러한 전계의 형성에 의해 상부기판(112)과 하부기판(111) 사이에 개재되어 있던 액정은 그 배열이 달라지게 되며, 결국 일정한 화상정보를 외부로 디스플레이 하게 된다.
이하, 본 발명의 제2 실시예를 도 5a 내지 도 5c에 근거하여 설명한다. 도 5a는 본 발명의 일 실시예에 의한 게이트 반도체 칩 패키지(320)를 나타낸 사시도이다. 도 5b는 도 5a의 Ⅲ-Ⅲ´선을 기준으로 절단한 반도체 칩 패키지(320)의 단면도이다. 그리고, 도 5c는 도 5a의 Ⅳ-Ⅳ´선을 기준으로 절단한 반도체 칩 패키지(320)의 단면도이다.
도 5a 내지 도 5c에 도시된 게이프 반도체 칩 패키지 및 이를 이용한 디스플레이패널 어셈블리의 기본 구조는 제1 실시예에서 제안된 도 2a 내지 도 4의 구조와 동일하므로 상기 실시예에서는 이와 관련된 언급을 피하고, 도 5a 및 도 5c를 참조하여 제 1 실시예와 대비되는 게이트 반도체 칩 패키지(320)의 구조를 중심으로 설명한다.
제2 실시예의 경우에는 바이패스배선(325)이 칩 실장부(226)를 통과하도록 배열된다는 것에 있어서, 제1 실시예와 차이가 있다. 따라서, 제1 실시예의 베이스 필름의 길이(L2)보다 더 짧은 길이(L3)로 칩 패키지를 구성할 수 있다.
구체적으로 도 5a를 참조하여, 제2 실시예에서 제안된 게이트 반도체 칩 패키지(320)는 연성 재질의 베이스 필름(221)과, 이 베이스 필름(221) 일면에 형성된 입력배선(322), 제1 출력배선(323), 제2 출력배선(324) 및 바이패스 배선(325)과, 상술한 각 배선들(예컨대, 입력배선, 제1 및 제2 출력배선)과 전기적으로 접촉된 게이트 구동용 반도체 칩(340)의 조합으로 구성되어 있음을 알 수 있다. 이때, 상기 게이트 구동용 반도체 칩(340)은 베이스 필름(221)에 플립 칩 방식으로 실장된다. 여기서, 베이스 필름(221)과, 이 베이스 필름(221) 일면에 형성된 입력배선(322)과, 제1 출력배선(323)과, 제2 출력배선(324)과, 바이패스배선(325)을 게이트 테이프 배선 기판이라 한다. 또한, 상기 베이스 필름(221) 상에 반도체 칩(240)이 실장되는 부분을 칩 실장부(226)라 한다.
입력배선(322), 제1 출력배선(323), 제2 출력배선(324) 및 바이패스배선(325)과 같은 배선패턴층은, 5㎛ ∼ 20㎛ 정도의 두께로 형성되어 있고, 일반적으로 동박(Cu) 등의 금속 재료가 이용되고 있다. 바람직하게는, 상기 동박의 표면에 주석, 금, 니켈 또는 땜납의 도금을 실시한다.
도 5a에 도시된 바와 같이, 입력배선(322)은 칩 실장부(326)의 일측면 예컨대, 우측면에서 베이스 필름(221)의 외곽을 따라 줄지어 라운딩되어 칩 실장부(226)의 우측면을 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)으로 신장된다. 칩 실장부(226) 내에서 입력배선(322)은 칩 실장부(226)의 우측면과 수직방향으로 진행하다가 후방(b) 방향으로 꺾이는 구조를 가진다. 이때, 입력배선(322)의 일단(322a)은 디스플레이패널의 게이트 구동신호 전송선(도 4의 101a 참조)과 전기적으로 접촉되고, 칩 실장부(226) 내의 타단(322b)은 반도체 칩(240)의 후방(b)에 위치한 입력패드들(242a)과 전기적으로 접촉된다.
바이패스배선(325)은 칩 실장부(226)의 일측면 예컨대, 우측면에 우회한 상태로 베이스 필름(221)의 우측 외곽을 따라 줄지어 라운딩되어 칩 실장부(226)의 우측면을 통과한 후 반도체 칩(240)의 장변과 평행하게 칩 실장부(226) 안으로 배열되고 다시 칩 실장부(226)의 좌측면을 통과하여 베이스 필름(321)의 좌측면에서 외곽을 따라 줄지어 라운딩되는 구조를 이룬다. 이때, 바이패스배선(325)의 일단(225a)과 타단(225b)은 모두 게이트 구동신호 전송선(도 4의 101a, 101b 참조)과 연결된다. 그리고, 바이패서배선(325)는 반도체 칩(240)과 전기적으로 연결되지 않는다.
제1 출력배선(323)은 베이스 필름(221) 상에서 칩 실장부(226) 전방(f)으로부터 후방(b)을 향하여 직선형상으로 줄지어 뻗어 칩 실장부(226)를 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)을 향하여 신장된다. 이때, 제1 출력배선(323)의 일단(323a)은 반도체 칩(240)의 출력패드들(243)과 전기적으로 접촉되고, 제1 출력배선(323)의 타단(323b)은 디스플레이패널의 게이트 라인들(도 4의 126 참조)과 전기적으로 접촉된다.
제2 출력배선(324)은 칩 실장부(226)의 타측면 예컨대, 좌측면에서 베이스 필름(221)의 외곽을 따라 줄지어 라운딩되어 칩 실장부(226)의 좌측면을 통과한 후 칩 실장부(226) 안으로 배열되고 그 말단은 후방(b)으로 신장된다. 칩 실장부(226) 내에서 제2 출력배선(324)은 칩 실장부(226)의 좌측면과 수직방향으로 진행하다가 후방(b) 방향으로 꺾이는 구조를 가진다. 이때, 제2 출력배선(324)의 일단(324a)은 반도체 칩(240)의 입력패드들(242b)과 전기적으로 접촉되고, 제2 출력배선(324)의 타단(224b)은 디스플레이패널의 게이트 구동신호 전송선(도 4의 101b 참조)과 전기적으로 접촉된다.
여기서, 입력배선의 타단(322b) 및 제2 출력배선의 일단(324a)의 선단부과 반도체 칩(240)의 주면에 형성된 입력패드(242a, 242b)와는 각각 접합부(미도시)에 의해 전기적으로 연결된다. 또한, 제1 출력배선의 일단(323a)의 선단부와 출력패드(243)는 접합부(미도시)에 의해 전기적으로 연결된다. 이 접합부는 전기적으로 연결하는 금속범프가 사용될 수 있다. 이 접합부는 10㎛ ∼ 18㎛ 정도의 두께로 형성되어 있고, 금(Au), 구리(Cu) 및 솔더(solder) 등의 도전성 재료가 이용되고 있다. 이 접합부와 입출력배선의 선단부(322b, 323a, 324a)와의 접합은 열압착에 의해 이루어질 수 있다.
이러한 입출력배선(322, 323, 324)들의 강도와 안정성을 위해 반도체 칩(240)의 입출력패드(242a, 242b, 243)와 접합하는 입출력배선의 선단부(322b, 324a, 323a)를 제외한 다른 부분의 입출력배선들은 보호막, 예컨데 솔더레지스트로 덮혀지는 것이 바람직하다.
도 5b는 도 5a의 Ⅲ-Ⅲ선을 기준으로 절단한 반도체 칩 패키지(320)의 단면도이다. 그리고, 도 5c는 도 5a의 Ⅳ-Ⅳ선을 기준으로 절단한 반도체 칩 패키지(320)의 단면도이다.
제2 실시예의 경우 역시, 통합인쇄회로기판(130)으로부터 게이트 반도체 칩 패키지(320)로의 신호공급은 제1 실시예와 동일한 루트를 거쳐 진행되므로, 여기서는 별도 언급을 피한다.
이와 같이, 게이트 구동용 반도체 칩(240)과 게이트 반도체 칩 패키지(320)의 베이스 필름(221)에 형성되는 입출력배선(322, 324) 및 바이패스배선(325)의 형상을 변경하여, 입력배선(322), 제2 출력배선(324) 및 바이패스배선(325)이 베이스 필름(221)의 하측 외곽 라인을 거치지 않고, 칩 실장부(226)의 측변을 통과하도록 형성한다.
따라서, 반도체 칩 후방(f)의 베이스 필름 크기(L3)를 종래보다 축소시킬 수 있게 된다. 이로 인해, 베이스 필름(321)의 사용 면적을 감소시킬 수 있게 되므로, 고가의 필름 사용량을 줄일 수 있어 원가를 절감할 수 있고, 게이트 반도체 칩 패키지(320)와 디스플레이패널 어셈블리(200)의 소형화를 이룰 수 있게 된다.
예를 들어, 본 발명의 일 실시예로서 반도체 칩 패키지(320)에 사용되는 입력배선(322), 제2 출력배선(324) 또는 바이패스배선(325)이 약 10 내지 20개이고, 입력배선(322), 제2 출력배선(324) 또는 바이패스배선(325)의 피치(pitch)가 약 30 내지 100 ㎛일 경우, 바람직하게는 입력배선(322), 제2 출력배선(324) 또는 바이패스배선(325)은 약 15개이고, 입력배선(322), 제2 출력배선(324) 또는 바이패스배선(325)의 피치는 약 40 ㎛일 경우를 생각한다. 위의 경우에, 입력배선(322), 제2 출력배선(324) 또는 바이패스배선(325)이 칩 실장부(326)의 측변을 통과함으로써, 약 1200 ㎛ 정도의 베이스 필름(221)의 크기(L3)를 줄일 수 있게 된다.
여기서, 종래 테이프 배선 기판(120)의 베이스 필름(121)의 길이(L1)가 약 5000 내지 15000 ㎛ 일 경우, 바람직하게는 6000 ㎛ 일 경우, 제2 실시예에 의한 베이스 필름(221)의 크기(L3)는 약 4800 ㎛가 된다. 즉, 약 20 % 정도 베이스 필름(221)의 크기(L3)가 줄어드는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명에 따른 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 디스플레이패널 어셈블리에 의하면, 반도체 칩이 실장되는 부분에 입출력배선 및/또는 바이패스배선을 형성하여, 베이스 필름으로 통과하는 회로패턴을 최소화함으로써, 베이스 필름의 크기를 종래보다 줄일 수 있다. 따라서, 소형화된 테이프 배선 기판과, 그를 이용한 반도체 칩 패키지 및 그를 이용한 디스플레이패널 어셈블리를 얻을 수 있고, 고가의 베이스 필름 사용량 감소로 인해 제조 원가를 낮출 수 있게 된다.
도 1은 종래의 디스플레이패널 어셈블리의 게이트 구동용 칩 TCP를 나타낸 사시도이다.
도 2a는 본 발명의 제1 실시예에 따른 반도체 칩 패키지를 나타낸 사시도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ´선을 기준으로 절단한 반도체 칩 패키지의 단면도이다.
도 2c는 도 2a의 Ⅱ-Ⅱ´선을 기준으로 절단한 반도체 칩 패키지의 단면도이다.
도 3는 본 발명의 제1 실시예에 의한 반도체 칩 패키지가 이용된 디스플레이패널 어셈블리를 도시한 사시도이다.
도 4는 도 3의 B 부분을 확대도시한 분해사시도이다.
도 5a는 본 발명의 제2 실시예에 따른 반도체 칩 패키지를 나타낸 사시도이다.
도 5b는 도 5a의 Ⅲ-Ⅲ´선을 기준으로 절단한 반도체 칩 패키지의 단면도이다.
도 5c는 도 5a의 Ⅳ-Ⅳ´선을 기준으로 절단한 반도체 칩 패키지의 단면도이다.

Claims (16)

  1. 절연성 재질로 이루어진 베이스 필름;
    상기 베이스 필름 상에 형성되고, 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선; 및
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함하는 테이프 배선 기판.
  2. 제 1항에 있어서,
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것을 특징으로 하는 테이프 배선 기판.
  3. 제 2항에 있어서,
    상기 테이프 배선 기판은 상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것을 특징으로 하는 테이프 배선 기판.
  4. 제 3항에 있어서,
    상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것을 특징으로 하는 테이프 배선 기판.
  5. 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선과, 상기 베이스 필름 상에 형성되고 상기 칩 실장부 안으로 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함하는 테이프 배선 기판; 및 주면에 배치된 다수의 전극패드와 상기 제1 및 제2 배선의 선단부가 전기적으로 접합되어 실장된 반도체 칩을 포함하는 반도체 칩 패키지.
  6. 제 5항에 있어서,
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제 6항에 있어서,
    상기 제3 배선의 선단부와 상기 반도체 칩의 접합부가 전기적으로 연결되는 것을 특징으로 하는 반도체 칩 패키지.
  8. 제 7항에 있어서,
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  9. 제 8항에 있어서,
    상기 제4 배선과 상기 반도체 칩은 전기적으로 절연되는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제 8항에 있어서,
    상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것을 특징으로 하는 반도체 칩 패키지.
  11. 가장자리를 따라 다수의 전극단자를 가지며, 상기 전극단자를 통하여 외부에서 구동신호를 입력받아 정보를 디스플레이하는 디스플레이패널; 및
    상기 디스플레이패널을 구동하기 위한 구동용 반도체 칩을 실장하고, 일단이 상기 디스플레이패널의 일 측면과 수직한 타 측면에 형성된 전극단자에 부착되어 상기 구동신호를 상기 디스플레이패널에 인가하는 반도체 칩 패키지를 포함하며,
    상기 반도체 칩 패키지는, 절연성 재질로 이루어진 베이스 필름과, 상기 베이스 필름 상에 형성되고 반도체 칩이 실장되는 칩 실장부 안으로 제1 변에서 상기 제1 변과 직교하는 제2 변 방향으로 신장된 제1 배선과, 상기 베이스 필름 상에 형성되고 상기 칩 실장부 안으로 제1 변과 평행한 제3 변에서 상기 제2 변 방향으로 신장된 제2 배선을 포함하는 테이프 배선 기판; 및 주면에 배치된 다수의 전극패드와 상기 제1 및 제2 배선의 선단부가 전기적으로 접합되어 실장된 반도체 칩을 포함하는 디스플레이패널 어셈블리.
  12. 제 11항에 있어서,
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부 안으로 상기 제1 변과 직교하는 제4 변에서 상기 제2 변 방향으로 신장된 제3 배선을 더 포함하는 것을 특징으로 하는 디스플레이패널 어셈블리.
  13. 제 12항에 있어서,
    상기 제3 배선의 선단부와 상기 반도체 칩의 접합부가 전기적으로 연결되는 것을 특징으로 하는 디스플레이패널 어셈블리.
  14. 제 13항에 있어서,
    상기 베이스 필름 상에 형성되고, 상기 칩 실장부를 통과하여 상기 제2 변과 평행하게 연장된 제4 배선을 더 포함하는 것을 특징으로 하는 디스플레이패널 어셈블리.
  15. 제 14항에 있어서,
    상기 제4 배선과 상기 반도체 칩은 전기적으로 절연되는 것을 특징으로 하는 디스플레이패널 어셈블리.
  16. 제 14항에 있어서,
    상기 테이프 배선 기판은 디스플레이패널과 전기적으로 연결되며, 상기 반도체 칩은 디스플레이패널 구동칩이고, 상기 제1 및 제2 배선은 상기 디스플레이패널의 전극단자와 전기적으로 연결되는 것을 특징으로 하는 디스플레이패널 어셈블리.
KR1020030087297A 2003-12-03 2003-12-03 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리 KR100598032B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030087297A KR100598032B1 (ko) 2003-12-03 2003-12-03 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
US10/975,809 US7599193B2 (en) 2003-12-03 2004-10-27 Tape circuit substrate with reduced size of base film
JP2004340201A JP4708770B2 (ja) 2003-12-03 2004-11-25 テープ配線基板、それを用いた半導体チップパッケージ及びそれを用いたディスプレイパネルアセンブル
CNB2004100980129A CN100454118C (zh) 2003-12-03 2004-12-01 具有减小尺寸带基薄膜的带型电路衬底
US12/584,516 US7948768B2 (en) 2003-12-03 2009-09-08 Tape circuit substrate with reduced size of base film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087297A KR100598032B1 (ko) 2003-12-03 2003-12-03 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리

Publications (2)

Publication Number Publication Date
KR20050054022A true KR20050054022A (ko) 2005-06-10
KR100598032B1 KR100598032B1 (ko) 2006-07-07

Family

ID=34632064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087297A KR100598032B1 (ko) 2003-12-03 2003-12-03 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리

Country Status (4)

Country Link
US (2) US7599193B2 (ko)
JP (1) JP4708770B2 (ko)
KR (1) KR100598032B1 (ko)
CN (1) CN100454118C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094575A (ko) * 2005-02-25 2006-08-30 신코엠 주식회사 칩 온 필름 패키지
KR100803778B1 (ko) * 2005-06-24 2008-02-15 엘지전자 주식회사 반도체 장치 및 플라즈마 디스플레이 모듈
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
US7429529B2 (en) 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
JP2007067272A (ja) * 2005-09-01 2007-03-15 Nitto Denko Corp Ｔａｂ用テープキャリアおよびその製造方法
TWI322318B (en) * 2005-12-12 2010-03-21 Au Optronics Corp Active matrix substrate
JP5043009B2 (ja) * 2006-07-04 2012-10-10 株式会社日立製作所 プラズマディスプレイ装置
KR100869795B1 (ko) * 2006-11-02 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR101348756B1 (ko) 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
JP4980960B2 (ja) * 2008-03-14 2012-07-18 ラピスセミコンダクタ株式会社 テープ配線基板及び半導体チップパッケージ
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
CN102246218A (zh) * 2009-12-10 2011-11-16 松下电器产业株式会社 显示屏模块以及显示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
TWI429000B (zh) * 2010-07-08 2014-03-01 Novatek Microelectronics Corp 晶片線路扇出方法及薄膜晶片裝置
US8665407B2 (en) 2011-11-16 2014-03-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film structure for liquid crystal panel
CN102508369B (zh) * 2011-11-16 2014-06-25 深圳市华星光电技术有限公司 用于液晶面板的软板上芯片构造
JP6332695B2 (ja) 2012-10-09 2018-05-30 株式会社Ｊｏｌｅｄ 画像表示装置
US9773450B2 (en) 2012-10-17 2017-09-26 Joled Inc. EL display panel with gate driver circuits mounted on flexible board including terminal connection lines connecting connection parts and control terminals
JP6248268B2 (ja) 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ 画像表示装置
KR102041241B1 (ko) * 2013-04-05 2019-11-06 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101476687B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102252380B1 (ko) 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
CN104157257A (zh) * 2014-08-27 2014-11-19 南京中电熊猫液晶显示科技有限公司 显示控制器、显示控制方法及显示装置
KR102251684B1 (ko) * 2014-09-03 2021-05-14 삼성디스플레이 주식회사 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102391249B1 (ko) * 2015-05-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
US9978663B2 (en) * 2015-12-09 2018-05-22 Samsung Display Co., Ltd. Integrated circuit assembly with heat spreader and method of making the same
US10527487B2 (en) 2016-05-31 2020-01-07 Future Technologies In Sport, Inc. System and method for sensing high-frequency vibrations on sporting equipment
JP2018128487A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
US10910285B2 (en) * 2017-05-05 2021-02-02 Innolux Corporation Package structure with TFTS and die covered RDL
WO2019103132A1 (ja) * 2017-11-27 2019-05-31 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
KR102433358B1 (ko) * 2017-12-05 2022-08-16 엘지디스플레이 주식회사 표시 장치
KR20200002194A (ko) * 2018-06-29 2020-01-08 엘지디스플레이 주식회사 집적회로, 집적회로를 갖는 회로보드 및 이를 이용한 표시장치
DE102018119538A1 (de) * 2018-08-10 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile
US20200119476A1 (en) * 2018-10-16 2020-04-16 HKC Corporation Limited Display assembly and display device
TWI682224B (zh) * 2018-12-04 2020-01-11 友達光電股份有限公司 發光模組、驅動晶片以及驅動方法
US11711892B2 (en) * 2019-07-15 2023-07-25 Velvetwire Llc Method of manufacture and use of a flexible computerized sensing device
CN210489211U (zh) * 2019-11-29 2020-05-08 北京京东方显示技术有限公司 一种驱动电路板以及显示装置
KR20210073805A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
KR20210112432A (ko) 2020-03-04 2021-09-15 삼성디스플레이 주식회사 표시 장치
CN111524450B (zh) * 2020-04-29 2022-03-08 昆山国显光电有限公司 显示装置、及其绑定阻抗检测方法和屏体裂纹检测方法
US11823635B2 (en) 2020-10-15 2023-11-21 Novatek Microelectronics Corp. LED backlight driver and LED driver of display pixels

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6071980A (ja) * 1983-09-28 1985-04-23 Seiko Epson Corp 回路実装構造
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
US5016986A (en) * 1988-04-12 1991-05-21 Sharp Kabushiki Kaisha Display device having an improvement in insulating between conductors connected to electronic components
JPH07333636A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 液晶表示装置
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
JP3570165B2 (ja) * 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
KR100293982B1 (ko) * 1998-08-03 2001-07-12 윤종용 액정패널
JP2000259091A (ja) * 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
US6664942B1 (en) * 2000-04-17 2003-12-16 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
JP3595754B2 (ja) * 1999-06-10 2004-12-02 シャープ株式会社 液晶表示装置
US6456353B1 (en) 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP3798220B2 (ja) * 2000-04-07 2006-07-19 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール
JP2002164629A (ja) * 2000-09-13 2002-06-07 Seiko Epson Corp 配線基板、その製造方法、表示装置および電子機器
JP2002131774A (ja) * 2000-10-27 2002-05-09 Kyocera Corp 液晶表示装置
JP3923271B2 (ja) * 2001-03-26 2007-05-30 シャープ株式会社 表示装置およびパネル駆動回路
KR100391843B1 (ko) * 2001-03-26 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치의 실장 방법 및 그 구조
JP2002311849A (ja) * 2001-04-19 2002-10-25 Seiko Epson Corp 電極駆動装置及び電子機器
JP2002368045A (ja) * 2001-06-08 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
KR100859804B1 (ko) * 2001-11-02 2008-09-23 엘지디스플레이 주식회사 실장 구조 및 이를 이용한 액정 표시 장치
JP2002236458A (ja) * 2001-11-20 2002-08-23 Sharp Corp 表示装置の実装構造
JP2003255386A (ja) * 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094575A (ko) * 2005-02-25 2006-08-30 신코엠 주식회사 칩 온 필름 패키지
KR100803778B1 (ko) * 2005-06-24 2008-02-15 엘지전자 주식회사 반도체 장치 및 플라즈마 디스플레이 모듈
KR101457335B1 (ko) * 2008-01-21 2014-11-04 삼성전자주식회사 배선기판, 이를 갖는 테이프 패키지 및 표시장치

Also Published As

Publication number Publication date
US20100149775A1 (en) 2010-06-17
JP4708770B2 (ja) 2011-06-22
CN1638103A (zh) 2005-07-13
US7599193B2 (en) 2009-10-06
CN100454118C (zh) 2009-01-21
JP2005167238A (ja) 2005-06-23
KR100598032B1 (ko) 2006-07-07
US7948768B2 (en) 2011-05-24
US20050121796A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR100598032B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
JP4708148B2 (ja) 半導体装置
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
US8018526B2 (en) Optical device module, fabrication method thereof, optical device unit and fabrication method thereof
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
EP0680082B1 (en) Structure for mounting semiconductor device and liquid crystal display device
US6853092B2 (en) Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device
JP4094656B2 (ja) 半導体装置
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
KR20120063202A (ko) 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
US6731511B2 (en) Wiring board, method of manufacturing the same, electronic component, and electronic instrument
TWI361476B (en) Semiconductor package and display apparatus
KR100587466B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
JP4585564B2 (ja) 半導体装置
JP2004134647A (ja) 回路基板、バンプ付き半導体素子の実装構造、及び電気光学装置、並びに電子機器
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JP2004177578A (ja) 電子モジュール
US20090179326A1 (en) Semiconductor device package
JP5259674B2 (ja) 半導体装置
JPH07239479A (ja) 液晶表示素子
JP2005101167A (ja) 配線基板、半導体装置及びその製造方法並びに電子機器
KR20080098798A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 14