KR100803778B1 - 반도체 장치 및 플라즈마 디스플레이 모듈 - Google Patents

반도체 장치 및 플라즈마 디스플레이 모듈 Download PDF

Info

Publication number
KR100803778B1
KR100803778B1 KR1020060055571A KR20060055571A KR100803778B1 KR 100803778 B1 KR100803778 B1 KR 100803778B1 KR 1020060055571 A KR1020060055571 A KR 1020060055571A KR 20060055571 A KR20060055571 A KR 20060055571A KR 100803778 B1 KR100803778 B1 KR 100803778B1
Authority
KR
South Korea
Prior art keywords
terminals
ground
edge portion
power supply
disposed
Prior art date
Application number
KR1020060055571A
Other languages
English (en)
Other versions
KR20060135512A (ko
Inventor
타카히로 노미야마
Original Assignee
엘지전자 주식회사
후지 덴키 디바이스 테크놀로지 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 후지 덴키 디바이스 테크놀로지 가부시키가이샤 filed Critical 엘지전자 주식회사
Publication of KR20060135512A publication Critical patent/KR20060135512A/ko
Application granted granted Critical
Publication of KR100803778B1 publication Critical patent/KR100803778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 외부 접속용 단자들을 구비하는 반도체 장치는 마주 보는 두 개의 엣지부 중 하나의 엣지부의 일부에 서로 근접되어 배치되는 복수의 입력 단자, 복수의 전원 공급 단자 및 복수의 접지 단자, 두 개의 엣지부 중 하나의 엣지부의 양 끝단 부근과 다른 하나의 엣지부에 배치되는 복수의 출력 단자 및 다른 하나의 엣지부로부터 인출되어 상기 복수 개의 접지 단자에 접속되는 접지 배선을 포함한다.

Description

반도체 장치 및 플라즈마 디스플레이 모듈{SEMICONDUCTOR DEVICE AND PLASMA DISPLAY MODULE}
도 1은 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로를 나타내는 평면도이다.
도 2는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 출력부의 배치를 나타내는 도이다.
도 3은 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 칩 사이즈의 견적예를 나타낸 도이다.
도 4는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 1 비트의 출력부에 대한 회로도이다.
도 5는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 TCP에 대한 실장을 나타낸 도이다.
도 6은 본 발명의 다른 실시예에 따른 PDP 어드레스 드라이브 집적회로를 나타낸 도이다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 모듈을 나타낸 것이다.
도 8은 일반적인 1열형 PDP 어드레스 드라이브 집적회로를 나타낸 것이다.
도 9는 일반적인 2열형 PDP 어드레스 드라이브 집적회로를 나타낸 것이다.
본 발명은 외부 접속용 단자들을 구비한 반도체 장치 및 플라즈마 디스플레이 모듈에 관한 것이다.
화면의 대면적화가 용이한 액정 표시 장치 및 플라즈마 디스플레이 패널은 브라운관을 사용하는 표시 장치에 비하여 관심을 끌고 있다.
이러한 플라즈마 디스플레이 패널에 있어서, 고압 회로와 고압 회로를 제어하는 로직 회로는 플라즈마 디스플레이 패널 모듈 내부의 PDP 어드레스 드라이브 집적회로의 출력 단자에 배치된다. 증폭 회로 역시 PDP어드레스 드라이브 집적 회로의 입력 단자에 배치된다. 플라즈마 디스플레이 패널의 픽셀에 대한 어드레스가 이러한 회로들의 동작에 의하여 지정된다.
PDP 모듈의 제조 비용을 줄이기 위하여, 싱글 PDP 어드레스 드라이브 집적회로의 출력 단자 개수가 증가하고 있고, PDP 모듈 내부의 부품들의 개수는 감소하고 있다. 특히, 출력 단자의 개수가 96개에서 192개 또는 256개로 증가하고 있다. 더욱이, PDP 모듈의 제조 비용을 줄이기 위하여, PDP 어드레스 드라이브 집적회로는 COF(Chip On Film)보다는 점차적으로 TCP(Tape Carrier Package)에 실장되고 있다.
복수의 입력단이 PDP 어드레스 드라이브 집적회로의 하나의 엣지부 상에 1열로 배치되고 복수의 출력단이 PDP 어드레스 드라이브 집적회로의 다른 하나의 엣지 부 상에 1열로 배치되는 기술(이하에서는 ‘1열 타입’이라 한다.)이 이미 제안되었다. 도 8은 일반적인 1열형 PDP 어드레스 드라이브 집적회로를 나타낸 것이다.
1열 타입에서는 복수 개의 입력 단자(31) 전체가 하나의 엣지부 상에 1열로 배치되고 복수 개의 출력단자(34) 전체가 다른 하나의 엣지부 상에 1열로 배치된다. 또한, 1열 타입에서는, 전원 공급 전위가 전원 공급 배선의 양 끝단에 있는 두 개의 전원 공급 단자(32)로부터 공급되고, 그라운드 전위가 접지 배선의 중앙 주위와 접지 배선의 양 끝단에 있는 세 개의 접지 단자(33)로부터 공급된다.
1열 타입에서는 PDP 어드레스 드라이브 집적회로가 TCP에 실장될 때, TCP의 단자들이 PDP 어드레스 드라이브 집적회로의 길이 방향에 평행한 방향으로 배치된다. 따라서, TCP의 감기 방향(winding direction)에서의 길이가 보다 줄어들고 PDP 모듈의 제조 비용이 줄어든다. 더욱이, 1열 타입에서는 PDP어드레스 드라이브 집적회로의 출력 단자 개수가 증가하고 소자 장치에 단자를 접속하는 배선의 인출 경로가 길어질 때, 접지 배선의 배선 저항이 커지는 것이 어렵게 된다. 왜냐하면 세 개의 접지 단자(33)가 접지 배선에 대하여 배치되기 때문이다. 따라서 배선 저항의 상승이 어려워짐에 따라 그라운드 전위가 상승하는 것이 어렵고, PDP 어드레스 드라이브 집적회로가 오동작할 가능성은 줄어든다.
복수의 출력단이 PDP 어드레스 드라이브 집적회로의 하나의 엣지부와 다른 하나의 엣지부 상에 2 열로 배치되는 기술(이하에서는 ‘2열타입’이라 한다.)이 이미 제안되었다. 도 9는 2열형 PDP 어드레스 드라이브 집적회로를 나타낸 것이다.
2열 타입에서는, 전체 입력 단자들(41)이 PDP 어드레스 드라이브 집적회로의 일측면 방향 끝단 상에 서로 근접하여 배치되고, 출력부(44)의 출력단자들(44X)은 하나의 엣지부 상 및 다른 하나의 엣지부 상에 2 열로 배치된다. 2열 타입에서는, 전원 공급 전위가 전원 공급 배선의 양 끝단에 있는 두 개의 전원 공급 단자(42)로부터 공급되고, 그라운드 전위가 접지 배선의 양 끝단에 있는 두 개의 접지 단자(43)로부터 공급된다.
2열 타입에서는, 입력 단자들(41)에 접속된 복수 개의 증폭 회로가서로 인접하게 배치되므로, 복수 개의 입력 단자(41) 부근에 있는 증폭 회로들 사이의 갭(gap)이 발생하지 않는다. 따라서, 칩 사이즈가 작아지므로, PDP 모듈과 PDP 어드레스 드라이브 집적회로의 제조 비용이 감소한다. (이에 대해서는 Gen Tada, Kazuhiro Kawamura and Masaru Saito, “PDP Address Driver IC Technology”in Fuji Electric Journal, vol. 76, No. 3(2003), pp.172-174를 참조.) 이러한 타입의 응용으로서 PDP 어드레스 드라이브 집적회로의 3 열 타입이 있다. 3 열 타입에서는, 입력단자들(44X)이 3 열로 배치된다. (이에 대해서는 Yoshihiro Shigeta and Gen Tada, A Color Plasma Display Driver IC in Fuji Electric Journal, Vol. 69, No. 8(1996), pp. 426-428 참조)
그러나, 1 열 타입에서는, 전원 공급 단자(32)와 접지 단자(33) 밑에 있고 출력 단자(34X)에 접속된 고압 회로가 출력 단자 부근에 배치되고, 입력 단자(31)에 접속된 증폭 회로가 입력 단자 부근에 배치되고, 약 70V에서 동작하는 고압 회로가 증폭 회로보다 훨씬 크다. 이러한 이유 때문에 입력 단자(31) 부근에 있는 증폭 회로들 사이에서 갭이 발생한다. 따라서, 칩 사이즈가 커지므로 PDP 모듈의 제 조 비용과 PDP 어드레스 드라이브 집적회로의 제조 비용이 증가한다.
또한, 앞서 언급한 두 개의 공개물에 개시된 2열 타입 및 3열 타입에서는, PDP 어드레스 드라이브 집적회로가 TCP에 실장될 때, TCP의 단자들이 PDP 어드레스 드라이브 집적회로의 길이 방향의 수직 방향으로 배치된다. 이러한 이유 때문에 TCP의 감기는 방향에서의 길이가 길어지고, PDP 모듈의 제조 비용이 증가한다. 더욱이, 2 열 타입 및 3 열 타입에서, PDP 어드레스 드라이브 집적회로의 출력 단자의 개수가 증가하고 소자 장치에 단자를 접속하는 배선의 인출 경로가 길어질 때, 접지 배선에 대하여 두 개의 접지 단자가 배치되기 때문에 접지 배선의 배선 저항이 상승하기 쉽다. 따라서 배선 저항이 상승하기 쉬워짐에 따라 그라운드 전위가 상승하기 쉬워지고, PDP 어드레스 드라이브 집적회로가 오동작하기 쉬워진다.
본 발명은 칩 사이즈가 작고 접지 배선의 배선 저항이 감소하는 반도체 장치를 제공하기 위한 것이다.
본 발명의 목적을 달성하기 위하여 본 발명의 외부 접속용 단자들을 구비하는 반도체 장치는 마주 보는 두 개의 엣지부 중 하나의 엣지부의 일부에 서로 근접되어 배치되는 복수의 입력 단자, 복수의 전원 공급 단자 및 복수의 접지 단자, 두 개의 엣지부 중 하나의 엣지부의 양 끝단 부근과 다른 하나의 엣지부에 배치되는 복수의 출력 단자 및 다른 하나의 엣지부로부터 인출되어 상기 복수 개의 접지 단자에 접속되는 접지 배선을 포함한다.
본 발명의 실시예가 도면을 참조하여 상세히 설명될 것이다. 본 발명의 실시예는 본 발명은 PDP 모듈 내부의 TCP에 실장되는 PDP 어드레스 드라이브 집적회로에 적용될 수 있는 일례이다.
먼저, PDP 어드레스 드라이브 집적회로(10)가 설명될 것이다. 도 1은 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로를 나타내는 평면도이고, 도 2는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 출력부의 배치를 나타내는 도이다.
PDP 어드레스 드라이브 집적회로(10)는 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)를 포함한다. 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)는 길이 방향으로 서로 마주보고 있다. 복수 개의 입력단자(11), 복수 개의 전원 공급 단자(12) 및 복수 개의 접지 단자(13)는 PDP 어드레스 드라이브 집적회로(10)의 하나의 엣지부(10a) 중앙 부근에 배치된다. 복수 개의 전원 공급 단자(12)는 주변 전원 공급 배선(18)에 접속된다. 복수 개의 접지 단자(13)는 주변 접지 배선(16)과, 다른 하나의 엣지부(10b) 중앙 부근으로부터 인출된 중앙 접지 배선(17)에 접속된다. 복수 개의 출력부(14)는 하나의 엣지부(10a)의 양 끝단 부근과 다른 하나의 엣지부(10b) 상에 배치된다. 도 2에 도시된 바와 같이, 복수 개의 출력부(14)는 복수 개의 출력 단자(14x), 복수 개의 고압 회로(14y) 및 복수 개의 논리 회로(14z)에 의하여 형성된다. 복수 개의 출력 단자(14x), 복수 개의 고압 회로(14y) 및 복수 개의 논리 회로(14z)는 PDP 어드레스 드라이브 집적회로(10)의 엣지부로부터 내부를 향하여 순차적으로 배치된다. 주변 전원 공급 배선(18)과 주변 접지 배선(16)은 복수 개의 고압 회로(14y) 상에 형성된다. 복수 개의 로직 전원 공급 배선(18a, 18b)(도 1에 미도시), 복수 개의 로직 접지 배선(16a, 16b)(도 1에 미도시) 및 복수 개의 신호 배선(미도시)이 복수 개의 상부 로직 회로(14z) 상에 형성된다. 복수 개의 로직 회로(14z)는 복수 개의 증폭 회로(15)와 복수 개의 고압 회로(14y)를 통하여 복수 개의 입력 단자(11)와 복수 개의 출력 단자(14x)와 접속된다. 주변 전원 공급 배선(18), 주변 접지 배선(16), 복수 개의 로직 전원 공급 배선(18a, 18b) 및 복수 개의 로직 접지 배선(16a, 16b)은 패터닝(patterning)에 의하여 동시에 형성된 복수 개의 금속층을 포함하고, 동일 층으로 되어 있다. 복수 개의 출력부(14)는 중앙 접지 배선이 인출된 장소에 형성되지 않고 복수 개의 하층 배선(19)(도 1에 미도시)이 형성된다. 복수 개의 로직 전원 공급 배선(18a, 18b)과 복수 개의 로직 접지 배선(16a, 16b)은 복수 개의 하층 배선(19)에 접속된다.
PDP 어드레스 드라이브 집적회로(10)에서, 플라즈마 디스플레이의 각 화소의 발광이 지정된다. 특히, 전원 공급 전위와 그라운드 전위는 복수 개의 전원 공급 단자(12)로부터 주변 전원 공급 배선(18)을 통하여, 복수 개의 접지 단자(13)로부터 주변 접지 배선(16)을 통하여, 그리고 복수 개의 접지 단자(13)로부터 중앙 접지 배선(17)을 통하여 복수 개의 고압 회로에 공급된다. 더욱이 전원 공급 전원과 그라운드 전위는 복수 개의 입력 단자(11)로부터 고압용이 아닌 회로들에 공급된다. 전원 공급 전위와 그라운드 전위를 사용함으로써 복수 개의 입력 단자(11)를 통하여 수신된 입력 신호들은 복수 개의 증폭 회로(15)에 의하여 증폭된다. 증폭된 입력 신호들에 대한 소정의 프로세싱(processing)이 이루어진다. 어드레스 신호의 역할을 하는 출력 신호들은 신호 배선들(미도시)을 통하여 복수 개의 로직 회로(14z)에 입력되고, 복수 개의 로직 회로(14z)에 의하여 제어되는 복수 개의 고압 회로(14y)에 의하여 복수 개의 출력 단자(14x)를 통하여 전송된다.
PDP 어드레스 드라이브 집적회로의 칩 사이즈에 대한 격적예가 설명될 것이다. 도 3은 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 칩 사이즈의 견적예를 나타낸 도이다.
복수 개의 고압 회로와 복수 개의 로직 회로가 중앙 접지 배선(17) 하부에 배치되지 않는 범위는 140㎛이다. 총 34개의 출력 단자(11), 복수 개의 전원 공급 단자(12) 그리고 복수 개의 접지 단자(13)가 필요하다. 또한, 총 256개의 출력 단자(14x)가 필요하다. 그리고 단자와 단자 사이의 배치 거리는 70㎛이다.
단자의 배치는 단자의 개수, 단자와 단자 사이의 배치 거리 및 PDP어드레스 드라이브 집적회로(10) 내부의 신호 흐름에 따라 가장 효율적으로 이루어진다. 특히, 단자들이 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)의 길이가 보다 가까워 지도록 배치될 때, PDP 어드레스 드라이브 집적회로의 칩 사이즈는 줄어들 수 있다.
총 56 개의 출력 단자가 있기 때문에 PDP 어드레스 드라이브 집적회로의 하나의 엣지부(10a)에서 제1 영역(10aa)은 3920(56×70)㎛이다. 총 34개의 출력 단자(11), 복수 개의 전원 공급 단자(12) 및 복수 개의 접지 단자(13)가 있기 때문에 제2 영역(10ab)은 2380(34×70)㎛이다. 총 56개의 출력 단자가 있기 때문에 제3 영역(10ac)은 3920(56×70)㎛이다. 제1 영역(10aa), 제2 영역(10ab) 및 제3 영 역(10ac)의 총 길이는 10220㎛이다.
총 72 개의 출력 단자가 있기 때문에 PDP 어드레스 드라이브 집적회로(10)의 다른 하나의 엣지부(10b)에서 제4 영역(10ba)은 5040(72×70)㎛이다. 제5 영역(10bb)은 140㎛이다. 총 72개의 출력 단자가 있기 때문에 제6 영역(10bc)은 5040(56×70) ㎛이다. 제4 영역(10ba), 제5 영역(10bb) 및 제6 영역(10bc)의 총 길이는 10220㎛이다.
이와 같은 방식으로 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)의 길이는 서로 같기 때문에 칩 사이즈는 줄어들 수 있다. 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)의 거리가 가능한 가깝도록 하는 것과 같은 PDP 어드레스 드라이브 집적회로의 규격에 따라 단자들이 배치될 경우, 하나의 엣지부(10a)와 다른 하나의 엣지부(10b)의 길이는 서로 같지 않더라도 PDP 드라이브 집적회로(10)의 칩 사이즈는 줄어들 수 있다.
다음으로 PDP 어드레스 드라이브 집적회로의 복수 개의 고압 회로(14y)가 설명된다. 도 4는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 1 비트의 출력부에 대한 회로도이다.
복수 개의 고압 회로(14y) 각각은 복수 개의 트랜지스터(Tr1, Tr2, Tr3, Tr4, Tr5, Tr6), 인버터(Inv) 및 배선 저항(R)을 포함한다.
트랜지스터(Tr1)와 트랜지스터(Tr2)는 상호적으로 인버팅하면서 각각 입력된 신호를 유지한다. 상호적으로 인버팅된 신호는 인버터(Inv)를 통하여 로직 회로(14z)로부터 트랜지스터(Tr3)와 트랜지스터(Tr4)에 입력된다. 트랜지스터(Tr5)와 트랜지스터(Tr6)는 고압 회로(14y)의 출력단이다. 배선 저항(R)은 주변 접지 배선(16)의 저항이다.
복수 개의 고압 회로(14y)에 있어서, 출력 단자는 복수 개의 고압회로(14y)로부터 출력된 출력 신호의 서스테인 기간 동안에 PDP 어드레스 드라이브 집적회로(10)의 오동작을 막기 위하여 일정 전위로 유지된다. 예를 들어, 트랜지스터(Tr6)가 턴온하고 고압 그라운드 전위가 복수 개의 출력단(14x)으로 출력될 때, 출력 신호는 0V로 유지된다. 도 9에 도시된 일반적인 PDP 어드레스 드라이브 집적회로의 2열 타입에서, 출력 신호의 전위는 배선 저항으로 인하여 상승하고, 출력 신호의 서스테인 기간에 서지 전류(surge current)가 고압 회로(14y)로 흘러들 때 잘못된 광방출과 같은 오동작이 발생한다. 그러나 본 발명의 실시예에서는, 그라운드 전위가 역시 중앙 접지 배선(17)에 의하여 공급되기 때문에 출력 신호가 0V로 유지된다. 출력 신호의 전위가 서지 전류 및 배선 저항(R)에 따라 상승하더라도 그라운드 전위 또한 중앙 접지 배선(17)에 의하여 공급되고 배선 저항(R)이 작으므로 출력 신호의 전위는 상승하지 않는다. 따라서, PDP 어드레스 드라이브 집적회로가 오동작하는 것이 어렵다.
또한, 주변 전원 공급 배선(18), 주변 접지 배선(16), 논리 전원 공급 배선(18a,18b) 및 로직 접지 배선(16a,16b)은 패턴에 의하여 동시에 형성된 복수의 금속층을 포함하므로, 이러한 배선들을 다층화함으로써 오동작이 억제될 때 주변 전원 공급 배선(16)을 넓게 형성하고 배선 저항을 낮추는 것에 비하여 제조 공정이 간단하고 제조 비용이 줄어들 수 있다.
다음으로 PDP 어드레스 드라이브 집적회로(10)가 TCP(20)에 실장되는 경우를 설명한다. 도 5는 본 발명의 실시예에 따른 PDP 어드레스 드라이브 집적회로의 TCP에 대한 실장을 나타낸 도이다.
PDP 어드레스 드라이브 집적회로(10)가 파손되는 것을 막기 위하여, PDP 어드레스 드라이브 집적회로(10)의 길이 방향과 TCP(20)의 감기 방향은 서로 수직이다. TCP(20)의 단자들은 PDP 어드레스 드라이브 집적회로(10)의 길이 방향에 평행하게 배치된다. 특히, 입력 단자들(11), 전원 공급 단자들(12) 및 접지 단자들(13)에 대응하는 단자들은 TCP(20)의 하나의 엣지부 상에 배치된다. 또한 출력 단자들(14x)에 대응하는 단자들은 TCP(20)의 다른 하나의 엣지부 상에 배치된다.
이와 같은 방법으로 장치가 구성됨으로써 복수 개의 증폭 회로(15) 복수 개의 증폭 회로(15)사이에서 불필요한 갭이 발생하지 않는다. 왜냐하면 입력 단자들에 접속된 증폭 회로들(15)이 서로 인접하게 배치되기 때문이다. 따라서 칩 사이즈가 줄어들고, PDP 어드레스 드라이브 집적회로(10)의 제조 비용이 감소할 수 있다.
더욱이 그라운드 전위 역시 중앙 접지 배선(17)으로부터 공급되고, 그라운드 전위는 세 개의 접지 단자(13)로부터 공급된다. 이러한 이유 때문에 PDP 어드레스 드라이브 집적회로(10)가 TCP(20)에 대하여 실장될 때 주변 접지 배선(16)과 중앙 접지 배선(17)의 배선 저항(R)은 줄어들 수 있다. 따라서 PDP 어드레스 드라이브 집적회로(10)와 PDP 모듈이 오동작하기가 어려워진다.
더욱이 그라운드 전위가 중앙 접지 배선(17)으로부터 공급되고, 세개의 접지 단자(13)가 하나의 엣지부(10a) 상에 배치된다. 이러한 이유 때문에 그라운드 전위 는 PDP 어드레스 드라이브 IC가 TCP(20)에 대하여 실장될 때 단일층 배선에 의하여 주변 접지 배선(16)의 부근에 대하여 공급될 수 있다. 따라서 PDP 모듈의 제조 공정이 단순화되므로 PDP 모듈의 제조 비용이 줄어들 수 있다.
또한 TCP(20)의 단자들이 PDP 어드레스 드라이브 집적회로(10)의 길이 방향에 평행하게 배치되므로 TCP(20)의 감기 방향에서의 길이는 줄어든다. 따라서 PDP 모듈의 제조 비용이 줄어들 수 있다.
복수 개의 출력부(14)가 중앙 접지 배선(17) 밑에 배치되는 것과 같이 구성되는 것이 기재될 것이다. 도 6은 본 발명의 다른 실시예에 따른 PDP 어드레스 드라이브 집적회로를 나타낸 도이다.
복수 개의 출력부(14a, 14b)는 주변 접지 배선(16)과 중앙 접지 배선(17)의 인출 경로 방향을 조정함으로써 중앙 접지 배선(17) 밑에 배치될 수 있다.
예를 들어 복수 개의 출력부(14a,14b)가 중앙 접지 배선(17) 밑에 배치될 때, 복수 개의 출력부상에 로직 접지 배선들(16a,16b)와 로직 전원 공급 배선들(18a,18b)은 주변 접지 배선(16)과 동일한 층에 형성된다. 또한 중앙 접지 배선(17)과 접속된 하층 배선들은 중앙 접지 배선(17) 밑에 배치된 고압 회로들(14y)과 로직 회로들(14z)에 형성된다. 하층 배선들은 고압 회로들(14y)과 로직 회로들(14z)이 갖고 있는 다양한 배선들을 피하도록 형성된다. 로직 접지 배선들(16a,16b)과 로직 전원 공급 배선들(18a,18b)은 로직 접지 배선들(16a,16b)과 로직 전원 공급 배선들(18a,18b)이 하층 배선들을 넘어서도록 형성된다.
도 7은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 모듈을 나타낸 것이다. 플라즈마 디스플레이 패널 모듈은 드라이빙 모듈 및 플라즈마 디스플레이 패널(22)을 포함한다. 드라이빙 모듈은 어드레스 드라이브 집적회로(20), 스캔 드라이브 집적회로(21) 및 서스테인 보드(23)로 이루어져 있다. 플라즈마 디스플레이 패널(22)은 외부로부터의 영상 신호, 소정의 신호 처리를 통하여 어드레스 드라이브 집적회로(20)로부터 출력된 어드레스 펄스, 스캔 드라이브 집적회로(21)와 서스테인 보드(23)로부터 출력된 스캔 펄스 및 서스테인 펄스를 공급받는다. 방전은 스캔 펄스에 따라 어드레스 펄스, 스캔 펄스, 서스테인 펄스 등을 입력받은 플라즈마 디스플레이 패널(22)에 포함된 복수 개의 셀들 중 선택된 셀 안에서 일어난다. 방전이 일어난 셀은 소정의 색을 지닌 광을 방출한다. 이 때, 어드레스 드라이브 집적회로(20)는 소정의 어드레스 펄스를 FPC(Flexible Printed Circuit)(미도시)와 같은 커넥터를 통하여 각 어드레스 전극(X1 ~ Xn)에 출력한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 입력 단자들에 접속된 소자 장치들이 서로 인접하여 배치됨으로써 소자 장치들 사이의 불필요한 갭이 발생하지 않고 그라운드 전위 또한 접지 배선에 의하여 공급되는 반도체 장치를 제공한다.
본 발명은 입력 단자, 전원 공급 단자 및 접지 단자가 하나의 엣지부의 일부 상에 서로 인접하여 배치되고 접지 배선이 다른 하나의 엣지부로부터 인출되어 접지 단자에 접속됨으로써 입력 단자에 접속된 소자 장치들이 서로 인접하게 배치되어 소자 장치들 사이에 불필요한 갭이 발생하지 않고, 칩 사이즈가 줄어든다.
본 발명은 그라운드 전위가 세 개의 접지 단자에 접속된 접지 배선에 의하여 공급되므로 접지 배선의 접지 저항이 줄어드는 반도체 장치를 제공한다.

Claims (20)

  1. 외부 접속용 단자들를 구비하는 반도체 장치에 있어서,
    마주 보는 두 개의 엣지부 중 하나의 엣지부의 일부에 서로 근접되어 배치되는 복수 개의 입력 단자, 복수 개의 전원 공급 단자 및 복수 개의 접지 단자;
    상기 두 개의 엣지부 중 하나의 엣지부의 양 끝단 부근과 다른 하나의 엣지부에 배치되는 복수의 출력 단자; 및
    상기 다른 하나의 엣지부로부터 인출되어 상기 복수 개의 접지 단자에 접속되는 접지 배선
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수 개의 출력 단자는 상기 접지 배선 밑에 배치되는 것을 특징으로 하는 반도체 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 복수 개의 입력 단자, 상기 복수 개의 전원 공급 단자 및 상기 복수 개의 접지 단자는 상기 하나의 엣지부의 중앙 부근에서 서로 인접하게 배치되는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 접지 배선은 상기 다른 하나의 엣지부의 중앙 부근으로부터 인출되어 상기 복수 개의 접지 단자와 접속되는 것을 특징으로 하는 반도체 장치.
  6. 어드레스 구동 집적회로를 포함하는 플라즈마 디스플레이 모듈에 있어서,
    상기 어드레스 구동 집적회로는 복수 개의 입력 단자, 복수 개의 전원 공급 단자, 복수 개의 접지 단자 및 복수 개의 출력 단자를 포함하며,
    상기 복수 개의 전원 공급 단자, 상기 복수 개의 접지 단자와 상기 복수 개의 입력 단자 전체는 상기 어드레스 구동 집적회로의 두 개의 마주보는 엣지부 중 하나의 엣지부 상에 배치되고,
    상기 복수 개의 출력 단자는 상기 어드레스 구동 집적회로의 두 개의 마주보는 엣지부 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  7. 제6항에 있어서,
    상기 하나의 엣지부 상의 상기 복수 개의 출력 단자는 상기 하나의 엣지부의 양 끝단 부근에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  8. 제6항에 있어서,
    상기 복수 개의 입력 단자는 상기 하나의 엣지부 상의 상기 복수 개의 출력 단자 사이에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  9. 제6항에 있어서,
    접지 배선은 상기 하나의 엣지부로 인입되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  10. 제6항에 있어서,
    전원 공급 배선은 상기 하나의 엣지부로 인입되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  11. 제6항에 있어서,
    상기 복수 개의 접지 단자 전체는 상기 하나의 엣지부 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  12. 제6항에 있어서,
    상기 복수 개의 전원 공급 단자 전체는 상기 하나의 엣지부 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  13. 제6항에 있어서,
    상기 어드레스 구동 집적회로는 상기 플라즈마 디스플레이 모듈 내부의 Tape Carrier Package(TCP)에 실장되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  14. 제6항에 있어서,
    중앙 접지 배선은 상기 복수 개의 입력 단자 사이에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  15. 제9항에 있어서,
    상기 접지 배선은 상기 복수 개의 접지 단자 중 적어도 하나와 복수 개의 전원 공급 단자로부터 전압을 공급하는 고압 회로 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  16. 제10항에 있어서,
    상기 전원 공급 배선은 상기 복수 개의 접지 단자 중 적어도 하나와 복수 개의 전원 공급 단자로부터 전압을 공급하는 고압 회로 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  17. 제6항에 있어서,
    주변 전원 공급 배선, 주변 접지 배선, 로직 전원 공급 배선 및 로직 접지 배선 중 적어도 두 개는 동일 층에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  18. 제17항에 있어서,
    상기 로직 전원 공급 배선과 상기 로직 접지 배선은 하층 배선에 접속된 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  19. 제6항에 있어서,
    상기 복수 개의 입력 단자, 상기 복수 개의 전원 단자 및 상기 복수 개의 접지 단자에 대응하는 단자는 Tape Carrier Package(TCP)의 하나의 엣지부 상에 배치되고,
    상기 복수 개의 출력 단자에 대응하는 단자는 Tape Carrier Package(TCP)의 다른 하나의 엣지부 상에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
  20. 복수 개의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널; 및
    상기 복수 개의 어드레스 전극에 전압을 인가하는 어드레스 드라이브 집적 회로를 포함하며,
    상기 어드레스 드라이브 집적 회로는 복수 개의 입력 단자, 복수 개의 전원 공급 단자, 복수 개의 접지 단자 및 복수 개의 출력 단자를 포함하며,
    상기 복수 개의 전원 공급 단자, 상기 복수 개의 접지 단자 및 상기 복수 개의 입력 단자는 상기 어드레스 드라이브 집적회로의 두 개의 마주보는 엣지부 중 하나의 엣지부 상에 배치되고,
    상기 복수 개의 출력 단자는 상기 어드레스 드라이브 집적회로의 두 개의 마주보는 엣지부 상에 배치되고,
    상기 복수 개의 출력단자는 상기 복수 개의 어드레스 전극에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 모듈.
KR1020060055571A 2005-06-24 2006-06-20 반도체 장치 및 플라즈마 디스플레이 모듈 KR100803778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00185687 2005-06-24
JP2005185687A JP4920204B2 (ja) 2005-06-24 2005-06-24 半導体装置

Publications (2)

Publication Number Publication Date
KR20060135512A KR20060135512A (ko) 2006-12-29
KR100803778B1 true KR100803778B1 (ko) 2008-02-15

Family

ID=37177778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055571A KR100803778B1 (ko) 2005-06-24 2006-06-20 반도체 장치 및 플라즈마 디스플레이 모듈

Country Status (5)

Country Link
US (1) US7983056B2 (ko)
EP (1) EP1736954A3 (ko)
JP (1) JP4920204B2 (ko)
KR (1) KR100803778B1 (ko)
CN (1) CN100530645C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP6018660B2 (ja) * 2015-03-04 2016-11-02 ラピスセミコンダクタ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
KR20050050919A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
KR20050054022A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885628A (en) 1984-08-22 1989-12-05 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0622270B2 (ja) * 1984-08-22 1994-03-23 株式会社日立製作所 半導体集積回路装置
JPH0428145Y2 (ko) 1987-09-09 1992-07-07
US5307464A (en) * 1989-12-07 1994-04-26 Hitachi, Ltd. Microprocessor and method for setting up its peripheral functions
JP2596495Y2 (ja) 1993-03-12 1999-06-14 シチズン時計株式会社 液晶パネル駆動ｉｃおよびその実装方法
JPH0890832A (ja) 1994-09-27 1996-04-09 Oki Electric Ind Co Ltd 発光素子アレイおよび光学ヘッド
US6492719B2 (en) * 1999-07-30 2002-12-10 Hitachi, Ltd. Semiconductor device
JP3572473B2 (ja) * 1997-01-30 2004-10-06 株式会社ルネサステクノロジ 液晶表示制御装置
EP0945752B1 (en) * 1997-10-20 2011-02-23 Citizen Holdings Co., Ltd. Liquid crystal display substrate with directly mounted integrated circuit for driving
JP3576382B2 (ja) * 1997-10-31 2004-10-13 シャープ株式会社 インターフェース回路及び液晶駆動回路
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP3675797B2 (ja) * 2000-11-08 2005-07-27 シチズン時計株式会社 液晶表示装置
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
JP4907797B2 (ja) 2001-08-21 2012-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路および液晶表示装置
US7417328B2 (en) 2001-10-23 2008-08-26 Via Technologies, Inc. External power ring with multiple tapings to reduce IR drop in integrated circuit
AU2003214699A1 (en) * 2002-04-08 2003-10-27 Samsung Electronics Co., Ltd. Liquid crystal display device
JP4074207B2 (ja) * 2003-03-10 2008-04-09 株式会社 日立ディスプレイズ 液晶表示装置
JP4442109B2 (ja) 2003-04-03 2010-03-31 富士電機システムズ株式会社 半導体集積回路装置
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム
JP4233967B2 (ja) * 2003-09-30 2009-03-04 シャープ株式会社 表示パネル駆動装置および表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
KR20050050919A (ko) * 2003-11-26 2005-06-01 삼성전자주식회사 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
KR20050054022A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리

Also Published As

Publication number Publication date
EP1736954A2 (en) 2006-12-27
US7983056B2 (en) 2011-07-19
JP2007005655A (ja) 2007-01-11
CN100530645C (zh) 2009-08-19
CN101005067A (zh) 2007-07-25
KR20060135512A (ko) 2006-12-29
JP4920204B2 (ja) 2012-04-18
US20070029985A1 (en) 2007-02-08
EP1736954A3 (en) 2010-11-10

Similar Documents

Publication Publication Date Title
US11568789B2 (en) Display panel redundancy schemes
US6696701B2 (en) Electrostatic discharge protection for pixellated electronic device
US7567231B2 (en) Display device having driving circuit
US20020109814A1 (en) Display element driving apparatus and display using the same
JP5315747B2 (ja) 表示装置
JP2009020477A (ja) フラットパネルディスプレイ用下部基板
JP2007139912A (ja) 駆動素子実装表示装置
JP4480989B2 (ja) 有機ｅｌ表示装置
US6052171A (en) Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
CN101699339A (zh) 有源元件阵列基板
JP4425264B2 (ja) 走査線駆動回路
KR100803778B1 (ko) 반도체 장치 및 플라즈마 디스플레이 모듈
JP4455165B2 (ja) 有機ｅｌ表示装置用基板および有機ｅｌ表示装置
JP3235893B2 (ja) 液晶表示装置の駆動回路
JP7440705B2 (ja) 駆動バックプレーン、表示パネル及びその製造方法
CN112906526B (zh) 显示装置
KR20070115068A (ko) 유기전계발광 표시 장치
JP2008210995A (ja) 半導体装置
KR100488944B1 (ko) 박막 트랜지스터 액정표시장치의 리페어 라인 구조
WO2022259415A1 (ja) 表示装置
JPH11126792A (ja) フェースダウン用多出力ドライバの電極位置，フェースダウン用ｉｃの電極位置，配線基板およびディスプレイモジュール
JP2001005403A (ja) 表示装置
KR100926611B1 (ko) 스캔 구동장치 및 이를 이용한 플라즈마 디스플레이 장치
JPH05158061A (ja) 半導体チップ及びこれを搭載した半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee