JP2596495Y2 - 液晶パネル駆動ｉｃおよびその実装方法 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は液晶パネルを駆動するＩ
Ｃに関し、詳しくはクロストークを低減させるＩＣの構
成と、その実装方法に関する。

【０００２】

【従来の技術】液晶パネルの電極と液晶パネル駆動ＩＣ
の出力端子を接続するために、ガラス上に液晶パネル駆
動ＩＣを直接実装する方法があり、ＣＯＧ（ＣＨＩＰ
ＯＮＧＬＡＳＳ）と呼んでいる。ガラス上ではホトリソ
グラフィで微細な配線を形成できるため、ＣＯＧ用の液
晶パネル駆動ＩＣから多数の出力を取り出すことができ
る。この例として図４に従来使用されていた走査電極駆
動ＩＣの上面図を示す。ＩＣ周辺４０１は８．２ｍｍ×
３．３ｍｍであり、出力端子４０２が１２０個、上辺の
中央付近に入力端子４０３が１４個ある。端子間の最小
ピッチは２５０μｍであり、図４のようにして多数の入
出力端子が配置できる。

【０００３】図５は図４の従来例の走査電極駆動ＩＣを
ＣＯＧで実装したときの上面図である。図５では図４の
走査電極駆動ＩＣの入力部まわりを、ガラス越しに眺め
ている。液晶パネルの外部回路とはＦＰＣ（ＦＬＥＸＩ
ＢＬＥ ＰＲＩＮＴＥＤ ＣＩＲＣＵＩＴ）で接続する
ため、走査電極駆動ＩＣの周辺５０１からガラス端５０
２までは３〜５ｍｍ必要であるが、説明のため短く図示
している。また図中の斜線部はガラス上（下面）に形成
したＩＴＯ配線であり、丸印は入出力端子である。

【０００４】図５において液晶駆動のグランドレベル
（以下ＧＮＤと呼称する）の入力端子は走査電極駆動Ｉ
Ｃに６個あり、液晶パネルのＧＮＤ用ＩＴＯ配線５０３
で接続している。ＩＴＯ配線５０３のうちガラス端５０
２から２〜３ｍｍ内側までの部分でＦＰＣと接続する。
ＧＮＤ用ＩＴＯ配線５０３は幅がおよそ１ｍｍで長さが
３ｍｍ程度なので、ＩＴＯのシート抵抗が２０Ωとすれ
ば、抵抗値が約６０Ωになる。後述するように、この抵
抗値が画質劣化の原因になる。なおＧＮＤ用ＩＴＯ配線
以外の入力端子も同様にして液晶パネルの外部回路と接
続する。また各入出力端子とＩＴＯ配線は導伝性のペー
ストで接続する。

【０００５】そのほかに走査電極駆動ＩＣの入力端子に
接続するＩＴＯ配線として、＋側の電源（以下ＶＤＤと
呼称する）５０４、−側の電源（以下ＶＳＳと呼称す
る）５０５は比較的低抵抗にしてある。走査電極の選択
開始を示す信号ＲＳＴと選択する走査電極を変更するク
ロックＣＫにたいするＩＴＯ配線５０６、５０７には細
い部分があり抵抗値が高い。動作モード（たとえば走査
電極の選択順番を逆にする等）の設定端子ＭＯ１、ＭＯ
２にたいするＩＴＯ配線５０７、５０８は細い部分が長
くなり（全体は図示せず）さらに抵抗値が高くなる。ま
た１番目から５番目の走査電極と各出力端子はＩＴＯ配
線Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５で接続する。同様に１
１６から１２０番目の走査電極と各出力端子はＴ１１
６、Ｔ１１７、Ｔ１１８、Ｔ１１９、Ｔ１２０で接続す
る。このようにＣＯＧではガラス面上の微細なＩＴＯ配
線により液晶パネル極駆動ＩＣの内側の端子と接続がと
れるので、図４のように多数の入出力端子を配置でき
る。

【０００６】液晶パネルでは電極方向に沿って透過率む
ら（以下クロストークと称する）が発生し、これが画質
を劣化させている。この現象は透明な信号電極と走査電
極の交差部が画素となるパッシブマトリクス液晶パネル
でも、画素ごとにスイッチング素子を持つアクティブマ
トリクス液晶パネルでも起こる。クロストークは液晶表
示装置も含め一般的なマトリクス表示装置に共通な問題
である。パッシブマトリクス液晶パネルではこの原因と
して、（１）駆動波形のなまり、（２）パネル内部のノ
イズ、（３）液晶の周波数応答などが知られている。以
下各原因について詳しく説明する。

【０００７】 （１）駆動波形のなまり 一般にパッシブマトリクス液晶パネルの駆動では画素の
透過率と実効値電圧が一対一に対応すると近似する。そ
して電圧平均加法を適用し、方形波で駆動する。理想的
な表示条件ではクロストークは発生しないが、配線抵抗
や浮遊容量などで駆動波形がなまると画素に印加する実
効値が減少する。この減少量は信号電極に印加するデー
タ波形に依存するため信号電極ごとに異なった値とな
る。そこで信号電極ごとに透過率がシフトしクロストー
クが発生する。

【０００８】 （２）パネル内部のノイズ 信号電極の駆動波形の極性が反転するたびにスパイク状
のノイズが発生する。これが容量結合を介して走査電極
の駆動波形に重上する。ほとんどの走査電極が非選択状
態にあるのでノイズをグランドレベルの変動として扱え
る。このノイズは走査電極群を介して別の信号電極に伝
搬し、そのデータ波形に依存して実効値をシフトさせ
る。そこで（１）と同様に信号電極方向にクロストーク
が発生する。

【０００９】 （３）液晶の周波数応答 液晶パネルの透過率の応答特性には周波数依存性があ
る。実効値応答の近似は低周波域で成立するものであ
る。駆動波形が方形波なので高域のフーリエ成分が大量
に含まれるため、実効値電圧で透過率を制御する電圧平
均化法では透過率が予定とずれる。このフーリエ成分は
データ波形に依存するので、電圧平均化法では必ずクロ
ストークが発生する。

【００１０】

【考案が解決しようとする課題】上述の原因のなかで
（２）の基本的な対策としては、走査電極のＧＮＤ関係
の配線を低抵抗化し、パネル内で発生したノイズを速や
かに液晶パネルの外部回路に放出させてしまうことであ
る。ところがＣＯＧでは薄膜のＩＴＯのシート抵抗が数
十Ωになるため、ＩＴＯ配線の抵抗が大きくなってしま
うという問題がある。

【００１１】また、走査電極駆動ＩＣの出力端子から走
査電極までの配線抵抗にくらべ、液晶パネルの外部回路
から走査電極駆動ＩＣのＧＮＤ入力端子（ＩＣ内部のＧ
ＮＤ用配線も含む）までの配線抵抗の方がクロストーク
に対して｛走査電極の本数｝倍程度の影響を与える。こ
れは各走査電極を伝わって出て来るノイズがＧＮＤ用Ｉ
ＴＯ配線の抵抗のところでまとまり、加算されるように
振る舞うためである。ところが従来例では、このＧＮＤ
用の配線抵抗にたいする配慮が少なくＧＮＤの構成に問
題がある。

【００１２】更に、このＧＮＤ用の配線抵抗が大きいた
めＣＯＧではクロストークが強く現れ画質が劣化すると
いう問題がある。

【００１３】本考案は、これらの問題を解決し、高い面
積利用効率で多数の入出力端子との接続が可能となるＣ
ＯＧの特色を保持したまま、クロストークの生じないＧ
ＮＤ構成ができる液晶パネル駆動ＩＣと実装方法を提供
することを目的とする。

【００１４】

【課題を解決するための手段】本考案は上記目的を達成
するために、回路ブロック、入力端子、出力端子から構
成され、液晶パネルにＣＯＧ方式で実装される液晶パネ
ル駆動ＩＣの構成を、前記回路ブロックを前記ＩＣの一
辺の側の中央に配置し、該回路ブロックの両側に入力端
子を、該入力端子のうちのグランド端子を一番回路ブロ
ック寄りにして配置する構成にすることを特徴とする。

【００１５】更に本考案は、液晶パネル駆動ＩＣと接続
される液晶パネルのグランドの配線パターンを、上記の
如く回路ブロック、入力端子が配置された液晶パネル駆
動ＩＣの、回路ブロック両端のグランド端子の間隔程度
の幅をもつ配線パターンにし、前記液晶パネル駆動ＩＣ
を液晶パネルにＣＯＧ方式で実装することを特徴とす
る。

【００１６】

【作用】例えば、液晶パネル駆動ＩＣが走査電極駆動Ｉ
Ｃであり、走査電極を駆動するとしたとき、液晶パネル
の外部回路から液晶パネル駆動ＩＣのＧＮＤ入力端子ま
での抵抗値をＲ１、走査電極駆動ＩＣの出力端子から走
査電極までの抵抗値をＲ２、走査線の本数をＮとすれ
ば、 Ｒ１≦Ｒ２／Ｎ となるようにＧＮＤ用ＩＴＯ配線を太くし抵抗値Ｒ１を
下げることができる。この結果、ＧＮＤ入力部の抵抗は
ノイズを加算する能力が低下し、パネル内のノイズが外
部に速やかに放出されるためクロストークが低減する。

【００１７】

【実施例】図１は本考案の実施例の走査電極駆動ＩＣの
上面図である。ＩＣ周辺１００内で上辺が入力端子側で
あり、この中央部に回路ブロック１０１がある。この左
側にはＧＮＤ入力端子１０２があり、さらに左側には順
番にＶＳＳ入力端子１０４、ＶＤＤ入力端子１０６、６
個の制御信号入力端子１０８がある。制御ブロック１０
１の右側には、ＧＮＤ入力端子１０３があり、さらに順
番にＶＳＳ入力端子１０５、ＶＤＤ入力端子１０７、６
個の制御信号入力端子１０９がある。出力端子１１０は
縦に１０個並んだ二列が隣接しており、全体で２４０あ
る（図中では一部省略し、点線で示している）。ＩＣ周
辺１００は長辺が１０ｍｍ、短辺が３ｍｍである。出力
端子１１０の最小ピッチは１５０μｍである。ＶＧＡ
（ＶＩＤＥＯ ＧＲＡＰＨＩＣ ＡＲＲＡＹ）仕様では
走査電極数が４８０なので、このパネルのためには本Ｉ
Ｃが２個必要である。図４の従来から使用しているもの
よりも入出力端子数を増加させている。

【００１８】図２は実施例の走査電極駆動ＩＣをＣＯＧ
で実装したもの上面図である。図２は図１の走査電極駆
動ＩＣの入力部まわりを、ガラス越しに眺めている。図
２において図１と同じ部材は共通の番号で示す。図中の
斜線部はガラス上（下面）に形成したＩＴＯ配線であ
る。

【００１９】図２において左右のＧＮＤ入力端子１０
２、１０３は液晶パネルのＧＮＤ用ＩＴＯ配線２０１で
接続している。ＧＮＤ用ＩＴＯ配線２０１は回路ブロッ
ク１０１の長辺方向に、回路ブロック１０１の一部分を
覆っている。このようにするとＧＮＤ用ＩＴＯ配線２０
１を太くすることが可能で、ガラス端２１０まで直線的
に配線できるため、ＧＮＤ用ＩＴＯ配線２０１を低抵抗
できる。ＩＴＯのシート抵抗が２０Ωとすれば、ＧＮＤ
用ＩＴＯ配線２０１の抵抗値は約１０Ω程度になる。こ
の液晶パネルでは走査電極駆動ＩＣの出力端子から走査
電極までの配線抵抗を約２ＫΩとしている。また、走査
電極駆動ＩＣの出力端子のＯＮ抵抗も２ＫΩ程度であ
る。従って入力部の抵抗値として４ＫΩ／２４０本＝１
７Ω以下であればよいので、図２のＧＮＤ用ＩＴＯ配線
２０１はクロストーク低減に効果がある。図４の従来の
ものにくらべ出力端子数が増大しているので、ＧＮＤ用
の入力抵抗を下げなくてはならないが、本実施令のＧＮ
Ｄ用ＩＴＯ配線の抵抗値は十分なものとなっている。

【００２０】そのほか外側のＶＳＳ用ＩＴＯ配線２０
４、２０５、ＶＤＤ用ＩＴＯ配線２０６、２０７は中程
度の太さと比較的短い配線長になっている。さらに外側
の制御信号用ＩＴＯ配線２０８、２０９には細い部分が
あるため配線抵抗は大きくなる。クロストークに最も寄
与するのはＧＮＤ用ＩＴＯ配線２０１の抵抗である。し
かし、ＶＳＳおよびＶＤＤ用ＩＴＯ配線２０４、２０
５、２０６、２０７の抵抗も選択波形のなまりに寄与す
るので、走査電極駆動ＩＣを正常に動作させる目的に加
えてクロストーク対策としてもこれらの配線抵抗は低い
方がよい。

【００２１】前述のように配線抵抗は走査電極駆動ＩＣ
内も配慮しなくてはしけない。図３に実施例の走査電極
駆動ＩＣの回路ブロックを示し、配線抵抗への配慮を説
明する。なお図１の上面図と対比しやすいようにブロッ
クを配置している。左右のＧＮＤ入力端子３０２、３０
３はＡｌ（アルミニウム）配線３１３で接続している。
またＧＮＤ入力端子３０２、３０３と出力ブロック３１
５内の各出力端子部までは低抵抗で接続させている。こ
の結果、図２の液晶パネルのＧＮＤ用ＩＴＯ配線２０１
に相当する配線３１３の抵抗は無視できる（各出力端子
までの配線抵抗も低い）。各出力端子ではＣ−ＭＯＳト
ランジスタで構成したスイッチがあり、ＧＮＤレベルの
出力を制御する。このＯＮ抵抗が約２ＫΩ程度である
（前述）。

【００２２】そのほか図３において、ＶＳＳ入力端子３
０２、３０３は出力ブロック３１５の外周をまわるＡｌ
配線３１２で接続している。ＶＤＤ入力３０４、３０５
はＶＳＳ用のＡｌ配線３１２のさらに外周をまわるＡｌ
配線３１１で接続している。なおＰ基板なので外周がＶ
ＤＤ用のＡｌ配線３１１としてある。回路ブロック３０
１には左右の制御信号群３０８、３０９が入力する。制
御信号群３０８、３０９にはスタート信号ＲＳＴやシフ
ト用のクロックＣＫの他、走査電極の選択順番や、ＣＧ
Ａ（ＣＯＬＯＲ ＧＲＡＰＨＩＣ ＡＤＡＰＴＥＲ、２
００本の走査電極数で表示する）へのモード変更などの
制御信号が含まれる。回路ブロック３０１は出力ブロッ
ク３１５内の出力端子を選択するためのアドレス信号な
どをバスラインに３１４に出力する。出力ブロック３１
５内の各出力端子部はアドレスされる（選択時）と選択
波形（ＶＤＤないしＶＳＳ）を出力し、アドレスされな
い（非選択時）とＧＮＤを出力する。

【００２３】本考案ではクロストークを低下させるため
に、回路ブロック１０１を入力端子側の長辺の中央に配
置し、制御ブロック１０１を覆うように液晶パネルのＧ
ＮＤ用ＩＴＯ配線２０１を形成し、走査電極駆動ＩＣの
ＧＮＤ入力端子１０２、１０３までのＧＮＤ配線を低抵
抗化する、という考え方に基づいている。この考え方か
ら類推できる他のレイアウトとして、制御ブロック内に
ＧＮＤ入力端子を配置してしまうものが考えられる。こ
れは制御ブロックを分割してしまうので本考案とくらべ
て配線量が増加し面積利用効率が低下する。またＧＮＤ
入力端子を回路制御ブロック１０１とＩＣ周辺１００な
いしバスライン３１３の間に配置することも考えられ
る。これはＩＣの短辺側が長くなるのでチップサイズが
増大し面積利用効率も下がる。このように本考案のＧＮ
Ｄ端子を制御ブロックの両側に配置する方法は面積利用
効率が高い。

【００２４】

【考案の効果】以上の説明から明らかなように本考案は
高い面積利用効率で液晶パネル駆動ＩＣのＧＮＤ入力端
子を離すことができる。このため走査電極駆動ＩＣをＣ
ＯＧで実装する際にＧＮＤ用ＩＴＯ配線が太くし低抵抗
化が可能となり、液晶パネル内のノイズを速やかに外部
に放出でき、クロストークが低下する。

【図面の簡単な説明】

【図１】本考案の実施例の走査電極駆動ＩＣの上面図で
ある。

【図２】本考案の実施例の走査電極駆動ＩＣの実装部付
近の上面図である。

【図３】本考案の実施例の走査電極駆動ＩＣのブロック
図である。

【図４】従来例の走査電極駆動ＩＣの上面図である。

【図５】従来例の走査電極駆動ＩＣの実装部付近の上面
図である。

【符号の説明】

１０１、３０１ 回路ブロック １０２、１０３、３０２、３０３ ＧＮＤ入力端子 ２０１ 液晶パネルのＧＮＤ
用ＩＴＯ配線

Claims (2)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 回路ブロック、入力端子、出力端子から
   構成され、液晶パネルにＣＯＧ方式で実装される液晶パ
   ネル駆動ＩＣにおいて、前記回路ブロックを前記ＩＣの
   一辺の側の中央に配置し、該回路ブロックの両側に入力
   端子を、該入力端子のうちのグランド端子を一番回路ブ
   ロック寄りにして配置することを特徴とする液晶パネル
   駆動ＩＣ。
2. 【請求項２】 液晶パネル駆動ＩＣと接続される液晶パ
   ネルのグランドの配線パターンを、請求項１に記載の液
   晶パネル駆動ＩＣの回路ブロック両端に配置されたグラ
   ンド端子の間隔程度の幅をもつ配線パターンにし、前記
   液晶パネル駆動ＩＣを液晶パネルにＣＯＧ方式で実装す
   ることを特徴とする液晶パネル駆動ＩＣの実装方法。