JP2583374B2 - 周辺回路内蔵液晶表示装置 - Google Patents
周辺回路内蔵液晶表示装置Info
- Publication number
- JP2583374B2 JP2583374B2 JP3543092A JP3543092A JP2583374B2 JP 2583374 B2 JP2583374 B2 JP 2583374B2 JP 3543092 A JP3543092 A JP 3543092A JP 3543092 A JP3543092 A JP 3543092A JP 2583374 B2 JP2583374 B2 JP 2583374B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- side drive
- built
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴと略記する。）素子を用いて駆動する液晶表
示装置の回路構成に関する。
下、ＴＦＴと略記する。）素子を用いて駆動する液晶表
示装置の回路構成に関する。
【０００２】
【従来の技術】従来の周辺回路内蔵液晶表示装置は、特
開昭５４−１５４９９２号公報に記載されている回路構
成を有しており、表示領域である画素選択部と周辺駆動
回路とを同一基板上に集積化していた。また、周辺回路
として形成されているシフトレジスタおよびコンバータ
は画素トランジスタと同様なＭＯＳ型トランジスタによ
り回路を構成していた。
開昭５４−１５４９９２号公報に記載されている回路構
成を有しており、表示領域である画素選択部と周辺駆動
回路とを同一基板上に集積化していた。また、周辺回路
として形成されているシフトレジスタおよびコンバータ
は画素トランジスタと同様なＭＯＳ型トランジスタによ
り回路を構成していた。
【０００３】
【発明が解決しようとする課題】上述した従来の周辺回
路内蔵液晶表示装置では、周辺回路である走査側駆動回
路および信号側駆動回路がそれぞれ１回路しか形成され
ていないため、画素選択部が無欠陥で形成されても、周
辺回路に欠陥が発生した場合には不良品となり歩留まり
が低下するという問題があった。そこで本発明の目的
は、外部への引出端子数を減少させて実装コストの低減
を可能にするとともに、歩留まりの高い周辺回路内蔵液
晶表示装置の構成を提供することにある。
路内蔵液晶表示装置では、周辺回路である走査側駆動回
路および信号側駆動回路がそれぞれ１回路しか形成され
ていないため、画素選択部が無欠陥で形成されても、周
辺回路に欠陥が発生した場合には不良品となり歩留まり
が低下するという問題があった。そこで本発明の目的
は、外部への引出端子数を減少させて実装コストの低減
を可能にするとともに、歩留まりの高い周辺回路内蔵液
晶表示装置の構成を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明では周辺回路として基板上に形成する信号側
駆動回路および走査側駆動回路をそれぞれ複数個配置
し、さらに走査側駆動回路を双方向の走査が可能な回路
構成にした。
に、本発明では周辺回路として基板上に形成する信号側
駆動回路および走査側駆動回路をそれぞれ複数個配置
し、さらに走査側駆動回路を双方向の走査が可能な回路
構成にした。
【０００５】
【作用】上述したように本発明では、信号側駆動回路お
よび走査側駆動回路をそれぞれ複数個配置することによ
り周辺回路に冗長性を持たせ、信号側駆動回路および走
査側駆動回路の一つに欠陥が発生しても、同一基板上に
配置された動作可能な信号側駆動回路および走査側駆動
回路で画素部を駆動し表示が可能となる。
よび走査側駆動回路をそれぞれ複数個配置することによ
り周辺回路に冗長性を持たせ、信号側駆動回路および走
査側駆動回路の一つに欠陥が発生しても、同一基板上に
配置された動作可能な信号側駆動回路および走査側駆動
回路で画素部を駆動し表示が可能となる。
【０００６】
【実施例】以下、本発明の実施例を図１〜５を用いて説
明する。図１は、本発明による周辺回路内蔵液晶表示装
置の実施例を示す回路構成図である。図１において、符
号１はガラス基板、２ａ，２ｂは信号側駆動回路、３
ａ，３ｂは走査側駆動回路、４は画素部、５はドレイン
配線、６はゲート配線、７は接続配線、８は画素用ＴＦ
Ｔである。
明する。図１は、本発明による周辺回路内蔵液晶表示装
置の実施例を示す回路構成図である。図１において、符
号１はガラス基板、２ａ，２ｂは信号側駆動回路、３
ａ，３ｂは走査側駆動回路、４は画素部、５はドレイン
配線、６はゲート配線、７は接続配線、８は画素用ＴＦ
Ｔである。
【０００７】図１に示すように、ガラス基板１上には、
画素部４と信号側駆動回路２ａ，２ｂと走査側駆動回路
３ａ，３ｂが形成されている。画素部４には表示電極が
行列方向配置され、これと対応するように画素用ＴＦＴ
８が配置されている。さらに、画素用ＴＦＴ８のドレイ
ン電極は各列ごとにドレイン配線５で共通接続され、ゲ
ート電極は各行ごとにゲート配線６で共通接続されてい
る。本実施例では、１画素に１個の画素用ＴＦＴ８を配
置したが、１画素に複数個の画素用ＴＦＴ８を配置して
もよい。この場合、画素部４にも冗長性を持たせること
ができるため、画素部の欠陥を回避することができる。
画素部４と信号側駆動回路２ａ，２ｂと走査側駆動回路
３ａ，３ｂが形成されている。画素部４には表示電極が
行列方向配置され、これと対応するように画素用ＴＦＴ
８が配置されている。さらに、画素用ＴＦＴ８のドレイ
ン電極は各列ごとにドレイン配線５で共通接続され、ゲ
ート電極は各行ごとにゲート配線６で共通接続されてい
る。本実施例では、１画素に１個の画素用ＴＦＴ８を配
置したが、１画素に複数個の画素用ＴＦＴ８を配置して
もよい。この場合、画素部４にも冗長性を持たせること
ができるため、画素部の欠陥を回避することができる。
【０００８】画素部４に形成されたドレイン配線５の両
端にはそれぞれ信号側駆動回路２ａ，２ｂが配置され、
これらは接続配線７で電気的に接続されている。さら
に、ゲート配線６の両端にはそれぞれ走査側駆動回路３
ａ，３ｂが配置され、これらは接続配線７で電気的に接
続されている。ここで、信号側駆動回路２ａと２ｂは同
一回路であり、走査側駆動回路３ａと３ｂは同一回路で
ある。また、信号側駆動回路２ａ，２ｂは、それぞれ単
独で画素部４に画像データ信号の供給が可能であり、走
査側駆動回路３ａ，３ｂもそれぞれ単独で画素部４の走
査が可能である。
端にはそれぞれ信号側駆動回路２ａ，２ｂが配置され、
これらは接続配線７で電気的に接続されている。さら
に、ゲート配線６の両端にはそれぞれ走査側駆動回路３
ａ，３ｂが配置され、これらは接続配線７で電気的に接
続されている。ここで、信号側駆動回路２ａと２ｂは同
一回路であり、走査側駆動回路３ａと３ｂは同一回路で
ある。また、信号側駆動回路２ａ，２ｂは、それぞれ単
独で画素部４に画像データ信号の供給が可能であり、走
査側駆動回路３ａ，３ｂもそれぞれ単独で画素部４の走
査が可能である。
【０００９】本実施例によれば、同一基板上に画素部４
と、単独の回路で画素部４に画像データ信号の供給が可
能な信号側駆動回路２および単独の回路で画素部４の走
査が可能な走査側駆動回路３とを複数個形成することに
より、外部への引出端子数を減少させて実装コストの低
減を可能にするとともに、歩留まりの高い周辺回路内蔵
液晶表示装置が得られる。
と、単独の回路で画素部４に画像データ信号の供給が可
能な信号側駆動回路２および単独の回路で画素部４の走
査が可能な走査側駆動回路３とを複数個形成することに
より、外部への引出端子数を減少させて実装コストの低
減を可能にするとともに、歩留まりの高い周辺回路内蔵
液晶表示装置が得られる。
【００１０】また本実施例において、走査側駆動回路３
ａ，３ｂは双方向に走査可能な回路構成となっている。
図２は、双方向の走査が可能な走査側駆動回路の出力信
号電圧波形であり、図２（ａ）は順方向走査時の出力信
号電圧波形、図２（ｂ）は逆方向走査時の出力信号電圧
波形である。また、図２において、Ｖｇ（１），Ｖｇ
（２），Ｖｇ（３），……，Ｖｇ（ｎ−１），Ｖｇ
（ｎ）は走査側駆動回路の出力信号電圧、Ｔｗは選択時
間、Ｔｈは非選択時間である。図３は、周辺回路内蔵液
晶表示装置における周辺回路の切断例を示し、図１と同
一の構成要素には同一符号を付けてある。図４は、接続
配線７のパターン形状である。図５は、図３に示した周
辺回路の一部を切断した周辺回路内蔵液晶表示装置を用
いた大面積液晶表示装置である。
ａ，３ｂは双方向に走査可能な回路構成となっている。
図２は、双方向の走査が可能な走査側駆動回路の出力信
号電圧波形であり、図２（ａ）は順方向走査時の出力信
号電圧波形、図２（ｂ）は逆方向走査時の出力信号電圧
波形である。また、図２において、Ｖｇ（１），Ｖｇ
（２），Ｖｇ（３），……，Ｖｇ（ｎ−１），Ｖｇ
（ｎ）は走査側駆動回路の出力信号電圧、Ｔｗは選択時
間、Ｔｈは非選択時間である。図３は、周辺回路内蔵液
晶表示装置における周辺回路の切断例を示し、図１と同
一の構成要素には同一符号を付けてある。図４は、接続
配線７のパターン形状である。図５は、図３に示した周
辺回路の一部を切断した周辺回路内蔵液晶表示装置を用
いた大面積液晶表示装置である。
【００１１】図２（ａ）に示すように、通常の走査側駆
動回路はＶｇ（１），Ｖｇ（２），Ｖｇ（３），……，
Ｖｇ（ｎ−１），Ｖｇ（ｎ）の順に選択時間Ｔｗの選択
電圧Ｖｈが順次出力される。このとき、選択時間Ｔｗの
選択電圧Ｖｈが印加されている任意のゲート配線６に接
続された画素用ＴＦＴ８のみが導通状態となり、画素に
画像データ信号電圧が印加される。この後、非選択電位
Ｖ１が非選択期間Ｔｈの間だけ印加され、遮断状態とな
った画素用ＴＦＴ８により画素に印加された画像データ
信号電圧が保持される。
動回路はＶｇ（１），Ｖｇ（２），Ｖｇ（３），……，
Ｖｇ（ｎ−１），Ｖｇ（ｎ）の順に選択時間Ｔｗの選択
電圧Ｖｈが順次出力される。このとき、選択時間Ｔｗの
選択電圧Ｖｈが印加されている任意のゲート配線６に接
続された画素用ＴＦＴ８のみが導通状態となり、画素に
画像データ信号電圧が印加される。この後、非選択電位
Ｖ１が非選択期間Ｔｈの間だけ印加され、遮断状態とな
った画素用ＴＦＴ８により画素に印加された画像データ
信号電圧が保持される。
【００１２】これに対して、双方向の走査が可能な回路
では、上述した図２（ａ）に示す様な回路動作のほか
に、図２（ｂ）に示すように、通常走査とは逆にＶｇ
（ｎ），Ｖｇ（ｎ−１），……，Ｖｇ（３），Ｖｇ
（２），Ｖｇ（１）の順に、順次選択時間Ｔｗの選択電
圧Ｖｈも出力できるような回路構成にしている。
では、上述した図２（ａ）に示す様な回路動作のほか
に、図２（ｂ）に示すように、通常走査とは逆にＶｇ
（ｎ），Ｖｇ（ｎ−１），……，Ｖｇ（３），Ｖｇ
（２），Ｖｇ（１）の順に、順次選択時間Ｔｗの選択電
圧Ｖｈも出力できるような回路構成にしている。
【００１３】次に、図３に示すように、双方向走査が可
能な走査側駆動回路３ａ，３ｂを形成した周辺回路内蔵
液晶表示装置の信号側駆動回路２ｂと走査側駆動回路３
ｂとをガラス基板１ごと切断する。切断する信号側駆動
回路２と走査側駆動回路３とは、欠陥の発生した回路で
あるが、全ての回路が無欠陥の場合には任意の信号側駆
動回路と信号側駆動回路の組合せで切断する。また、全
ての回路に欠陥が発生した場合には、全回路を切断し、
別の基板から切り離された無欠陥の信号側駆動回路２と
走査側駆動回路３を接続することもできる。そのため
に、図４に示すように、回路部２（３）と画素部４を接
続している接続配線７を、回路部２（３）および画素部
４で用いている配線よりも十分太い配線とする。これに
より、切断された画素部４と信号側駆動回路２および走
査側駆動回路３との接続が容易になる。
能な走査側駆動回路３ａ，３ｂを形成した周辺回路内蔵
液晶表示装置の信号側駆動回路２ｂと走査側駆動回路３
ｂとをガラス基板１ごと切断する。切断する信号側駆動
回路２と走査側駆動回路３とは、欠陥の発生した回路で
あるが、全ての回路が無欠陥の場合には任意の信号側駆
動回路と信号側駆動回路の組合せで切断する。また、全
ての回路に欠陥が発生した場合には、全回路を切断し、
別の基板から切り離された無欠陥の信号側駆動回路２と
走査側駆動回路３を接続することもできる。そのため
に、図４に示すように、回路部２（３）と画素部４を接
続している接続配線７を、回路部２（３）および画素部
４で用いている配線よりも十分太い配線とする。これに
より、切断された画素部４と信号側駆動回路２および走
査側駆動回路３との接続が容易になる。
【００１４】図５に示すように、上述した周辺回路の一
部を切断した周辺回路内蔵液晶表示装置９ａ，９ｂ，９
ｃ，９ｄを大面積のガラス基板１上に平面的に配置し、
ガラス基板と屈折率の近い透明度の高い接着剤で張り合
わせることにより、周辺回路を内蔵した大面積液晶表示
装置が得られる。また、周辺回路の一部を切断した周辺
回路内蔵液晶表示装置９ａ，９ｂ，９ｃ，９ｄを、所定
の間隙を持たせて配置し、前述した方法でガラス基板１
に接着固定してもよい。また、周辺回路の一部を切断し
た周辺回路内蔵液晶表示装置９ａ，９ｂ，９ｃ，９ｄの
走査側駆動回路は、双方向走査が可能であるため、配置
が容易になる。本実施例によれば、外部への引出端子数
を減少させて実装コストの低減を可能にするとともに、
歩留まりの高い大面積の周辺回路内蔵液晶表示装置が得
られる。
部を切断した周辺回路内蔵液晶表示装置９ａ，９ｂ，９
ｃ，９ｄを大面積のガラス基板１上に平面的に配置し、
ガラス基板と屈折率の近い透明度の高い接着剤で張り合
わせることにより、周辺回路を内蔵した大面積液晶表示
装置が得られる。また、周辺回路の一部を切断した周辺
回路内蔵液晶表示装置９ａ，９ｂ，９ｃ，９ｄを、所定
の間隙を持たせて配置し、前述した方法でガラス基板１
に接着固定してもよい。また、周辺回路の一部を切断し
た周辺回路内蔵液晶表示装置９ａ，９ｂ，９ｃ，９ｄの
走査側駆動回路は、双方向走査が可能であるため、配置
が容易になる。本実施例によれば、外部への引出端子数
を減少させて実装コストの低減を可能にするとともに、
歩留まりの高い大面積の周辺回路内蔵液晶表示装置が得
られる。
【００１５】
【発明の効果】請求項１，２記載の発明によれば、画素
部と複数個の信号側駆動回路および走査側駆動回路を同
一基板上に形成しているため、外部への引出端子数が減
少し、さらに、ドライバＩＣが不要となるため、実装コ
ストの低減ができるという効果がある。しかも信号側駆
動回路および走査側駆動回路がそれぞれ複数個設けられ
ているので、周辺回路における冗長性が得られ、信号側
駆動回路および走査側駆動回路に欠陥が発生しても、他
の欠陥がない駆動回路で画素部を駆動して表示を行なう
ことが可能である。したがって、画素部と駆動回路とを
同一基板に設けた場合には周辺回路の欠陥による歩留り
の低下が問題となるが、本発明はこのような問題を解決
して、実装コストが低く、かつ歩留りの高い周辺回路内
蔵液晶表示装置が得られるものである。さらに本発明に
よれば、走査側駆動回路が双方向に走査可能な回路構成
となっているので、駆動回路を基板ごと切り離したり、
張り合せたりすることができ、大面積の周辺回路内蔵液
晶表示装置を高い歩留まりで製造できるという効果があ
る。
部と複数個の信号側駆動回路および走査側駆動回路を同
一基板上に形成しているため、外部への引出端子数が減
少し、さらに、ドライバＩＣが不要となるため、実装コ
ストの低減ができるという効果がある。しかも信号側駆
動回路および走査側駆動回路がそれぞれ複数個設けられ
ているので、周辺回路における冗長性が得られ、信号側
駆動回路および走査側駆動回路に欠陥が発生しても、他
の欠陥がない駆動回路で画素部を駆動して表示を行なう
ことが可能である。したがって、画素部と駆動回路とを
同一基板に設けた場合には周辺回路の欠陥による歩留り
の低下が問題となるが、本発明はこのような問題を解決
して、実装コストが低く、かつ歩留りの高い周辺回路内
蔵液晶表示装置が得られるものである。さらに本発明に
よれば、走査側駆動回路が双方向に走査可能な回路構成
となっているので、駆動回路を基板ごと切り離したり、
張り合せたりすることができ、大面積の周辺回路内蔵液
晶表示装置を高い歩留まりで製造できるという効果があ
る。
【図１】本発明による周辺回路内蔵液晶表示装置の実施
例を示す回路構成図である。
例を示す回路構成図である。
【図２】双方向の走査が可能な走査側駆動回路の出力信
号電圧波形を示す図である。
号電圧波形を示す図である。
【図３】周辺回路内蔵液晶表示装置における周辺回路の
切断例を示す図である。
切断例を示す図である。
【図４】接続配線のパターン形状の例を示す図である。
【図５】周辺回路の一部を切断した周辺回路内蔵液晶表
示装置を用いた大面積液晶表示装置の一例を示す図であ
る。
示装置を用いた大面積液晶表示装置の一例を示す図であ
る。
１ ガラス基板 ２ 信号側駆動回路 ３ 走査側駆動回路 ４ 画素部 ５ ドレイン配線 ６ ゲート配線 ７ 接続配線 ８ 画素様ＴＦＴ ９ 周辺回路の一部を切断した周辺回路内蔵液晶表示装
置
置
Claims (2)
- 【請求項１】 行列方向に配置された画素と、この画素
に対応するように設けられた画素用薄膜トランジスタ
と、この画素用薄膜トランジスタのゲート電極を各列ご
とに共通接続したゲート配線と、画素用薄膜トランジス
タのドレイン電極を各行ごとに共通接続したドレイン配
線と、ゲート配線に接続された走査側駆動回路と、ドレ
イン配線に接続された信号側駆動回路からなる周辺回路
内蔵液晶表示装置において、前記ゲート配線、ドレイン
配線、走査側駆動回路、および信号側駆動回路を同一基
板上に設け、かつ１つの回路群で液晶表示装置に画像信
号を供給可能な信号側駆動回路をドレイン配線の両端に
接続すると共に、１つの回路群で液晶表示装置を双方向
に走査可能な走査側駆動回路をゲート配線の両端に接続
したことを特徴とする周辺回路内蔵液晶表示装置。 - 【請求項２】 請求項１記載の周辺回路内蔵液晶表示装
置において、任意の走査側駆動回路と信号側駆動回路を
基板ごと切断した周辺回路内蔵液晶表示装置を複数枚平
面的に張り合わせたことを特徴とする周辺回路内蔵液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543092A JP2583374B2 (ja) | 1992-02-21 | 1992-02-21 | 周辺回路内蔵液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3543092A JP2583374B2 (ja) | 1992-02-21 | 1992-02-21 | 周辺回路内蔵液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05232510A JPH05232510A (ja) | 1993-09-10 |
| JP2583374B2 true JP2583374B2 (ja) | 1997-02-19 |
Family
ID=12441647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3543092A Expired - Lifetime JP2583374B2 (ja) | 1992-02-21 | 1992-02-21 | 周辺回路内蔵液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583374B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0827463B2 (ja) * | 1986-11-05 | 1996-03-21 | セイコーエプソン株式会社 | アクテイブマトリクスパネル |
| JPH0248222A (ja) * | 1988-08-08 | 1990-02-19 | Mazda Motor Corp | 車両のドア構造 |
| JPH0830814B2 (ja) * | 1988-09-26 | 1996-03-27 | 富士通株式会社 | 液晶表示装置 |
-
1992
- 1992-02-21 JP JP3543092A patent/JP2583374B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05232510A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7251009B2 (en) | Liquid crystal display device | |
| US7038675B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2003202840A (ja) | 表示装置 | |
| JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3948883B2 (ja) | 液晶表示装置 | |
| US6873378B2 (en) | Liquid crystal display panel | |
| US8164731B2 (en) | Liquid crystal display device | |
| US8456581B2 (en) | Liquid crystal display | |
| JPH08234237A (ja) | 液晶表示装置 | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2002244578A (ja) | 表示装置 | |
| JP3345349B2 (ja) | シフトレジスタ回路および画像表示装置 | |
| JP3107312B2 (ja) | アクティブマトリクス表示装置 | |
| JPH11352520A (ja) | アクティブ駆動装置 | |
| JP2583374B2 (ja) | 周辺回路内蔵液晶表示装置 | |
| JPH04251892A (ja) | 液晶表示装置 | |
| KR20030055845A (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| KR100973803B1 (ko) | 액정 표시 장치 | |
| JP3343098B2 (ja) | アクティブマトリクス表示装置 | |
| WO2004107030A1 (ja) | 平面表示装置用アレイ基板 | |
| KR100934973B1 (ko) | 액정표시장치 | |
| JP3130829B2 (ja) | 液晶表示装置 | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JPH10161086A (ja) | 液晶表示装置用駆動回路 | |
| JPH07114045A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960924 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |