JP2001331156A5 - - Google Patents

Claims (11)

1. 少なくとも一方が透明な一対の基板と、
   前記一対の基板間に挟持された液晶層とを有し、
   前記一対の基板の一方の基板上には、複数の走査配線と、これらの走査配線と交差するように配置した複数の信号配線と、
   前記複数の信号配線と前記複数の走査配線とのそれぞれの交点に対応して配置したアクティブ素子と、
   該アクティブ素子に接続された画素電極と、
   前記走査配線のそれぞれの間に形成された共通配線と、
   前記画素電極と画素電極との間に配置されそれぞれが前記共通配線に接続した対向電極を配置し、
   前記画素電極及び前記対向電極に印加した電圧により液晶層の液晶分子を動かして表示を行う液晶表示装置において、
   前記複数の対向電極と、それらに対応する画素電極と、それらの画素電極と前記アクティブ素子を介して接続されている前記走査配線とは異なる走査配線に接続されている複数の第２のアクティブ素子を有し、
   前記画素電極に画像信号を書き込むための走査配線の選択パルスと、次の画像を表示するための前記走査配線の選択パルスとの間に、前記画素電極に対応する共通配線を選択し、前記画素電極に印加されている画像信号をクリアするパルスを印加する液晶表示装置。
2. 前記液晶層に前記画素電極と前記対向電極に電圧を印加していない場合に黒表示をするノーマリーブラック特性の表示をする請求項１の液晶表示装置。
3. 前記第２のアクティブ素子が接続されている走査配線は、前記画素電極を挟む２本の走査配線のうち、前記アクティブ素子が接続されている走査配線とは別の走査配線であり、前記第２のアクティブ素子は前記別の走査配線上に画素電極と対向電極を延長して構成されている請求項２の液晶表示装置。
4. 前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の５０％以下である請求項２又は３記載の液晶表示装置。
5. 前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の２５％以下である請求項２又は３記載の液晶表示装置。
6. 前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が、前記画像信号を書き込むための走査配線選択パルス間隔の１２.５％ 以下である請求項２又は３の液晶表示装置。
7. 前記画素電極に画像信号を書き込むための走査配線の選択パルスから、前記画素電極に印加されている画像信号をクリアするための共通配線の選択パルスまでの期間が可変である請求項２又は３記載の液晶表示装置。
8. 前記液晶層の応答時間が１０ｍ秒以下である請求項７の液晶表示装置。
9. 前記液晶層の応答時間が５ｍ秒以下である請求項７の液晶表示装置。
10. 前記液晶層の応答時間が３ｍ秒以下である請求項７の液晶表示装置。
11. 前記複数の走査配線に選択パルスを供給する走査配線駆動回路と、前記複数の信号配線に画像信号を供給する信号配線駆動回路と、前記複数の共通配線に選択パルスを供給する共通配線駆動回路と、それらの駆動回路に制御信号や画像信号を供給すると共に動画判定回路を内蔵する液晶表示コントローラを有し、
    前記液晶表示コントローラは内蔵する動画判定回路により、動画が動くスピードを判定し、そのスピードに従って前記走査配線の選択パルスから前記共通配線の選択パルスまでの期間を調整して、各駆動回路をタイミング制御する請求項７から１０のいずれかに記載の液晶表示装置。