JP6515090B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、詳しくは、画像の表示に寄与する信号のノイズ対策に関する。

近年、例えば、意匠性を向上させる観点から、表示領域が矩形以外の形状を有する表示装置が提案されている。このような表示装置として、例えば、特許第５２９９７３０号に記載の面表示装置がある。

上記面表示装置においては、表示装置要素が、一筆書きの要領で、表示装置基板上に連続して配置されている。表示装置要素は、単位回路と、画素回路とを含む。単位回路は、走査回路を構成する。画素回路は、単位回路の出力ノードに接続されている。

上記面表示装置においては、走査回路を駆動するためのクロック信号を伝送する配線と、画素の階調を示すデータ信号を伝送する配線との交点が多数存在する。当該交点は、寄生容量を形成する。当該寄生容量により、データ信号が影響を受ける。つまり、上記面表示装置においては、データ信号にノイズが重畳しやすい。

本発明の目的は、画像の表示に寄与する信号にノイズが重畳しにくい表示装置を提供することである。

本発明の実施の形態による表示装置は、複数の信号線と、複数のゲート線と、駆動部とを備える。複数の信号線には、画像の表示に寄与する電位が与えられる。複数のゲート線は、複数の信号線とは別に設けられている。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバと、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも１つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差する。複数の配線は、第１配線と、第２配線とを含む。第２配線は、第１配線と交差する信号線に対して、第１配線とは異なる位置で交差する。駆動部は、所定のタイミングで、第１配線の電位を切り替える。駆動部は、第１配線の電位を切り替えるタイミングで、第１配線の電位を切り替える方向とは反対の方向に、第２配線の電位を切り替える。

本発明の実施の形態による表示装置は、画像の表示に寄与する信号にノイズが重畳しにくい。

第１の実施の形態による液晶表示装置の概略構成を示す模式図である。 図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 図１に示すアクティブマトリクス基板の概略構成を示す模式図である。 ゲートドライバの等価回路の一例を示す図である。 図４に示すゲートドライバの表示領域内での配置を示す模式図である。 図５の一部を拡大して示す模式図である。 図５の一部であって、図５Ａとは異なる部分を拡大して示す模式図である。 図５の一部であって、図５Ａ及び図５Ｂとは異なる部分を拡大して示す模式図である。 図４に示すゲートドライバがゲート線の電位を制御するときのタイミングチャートである。 複数のソース線と、複数の配線とが交差している状態を示す模式図である。 図７に示す複数のソース線のうちｊ番目のソース線と、複数の配線とが交差している状態を示す模式図である。 クロック信号ＣＫＡを伝送する配線から延びだす配線のみがソース線と交差する状態を示す模式図である。 図９に示す状態でのクロック信号ＣＫＡ、ＣＫＢとノイズとの関係を示すタイミングチャートである。 クロック信号ＣＫＡを伝送する配線から延びだす配線、及び、クロック信号ＣＫＢを伝送する配線から延びだす配線が、ソース線と交差する状態を示す模式図である。 図１１に示す状態でのクロック信号ＣＫＡ、ＣＫＢとノイズとの関係を示すタイミングチャートである。 図４に示すゲートドライバがゲート線の電位を制御するときのタイミングチャートであって、図６に示す場合とは異なる制御をするときのタイミングチャートである。 ４相のクロック信号ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＤとノイズとの関係を示すタイミングチャートである。 クロック信号ＣＫＡ、ＣＫＢが入力されることで駆動され、ゲート線ＧＬ（ｋ）の電位を制御するゲートドライバ１１（ｋ）の等価回路の一例を示す図である。 クロック信号ＣＫＣ、ＣＫＤが入力されることで駆動され、ゲート線ＧＬ（ｋ＋１）の電位を制御するゲートドライバ１１（ｋ＋１）の等価回路の一例を示す図である。 図１５に示すゲートドライバの表示領域内での配置を示す模式図である。 図１６に示すゲートドライバの表示領域内での配置を示す模式図である。 図１７Ａの一部を拡大して示す模式図である。 図１７Ａの一部であって、図１８Ａとは異なる部分を拡大して示す模式図である。 図１７Ａの一部であって、図１８Ａ及び図１８Ｂとは異なる部分を拡大して示す模式図である。 図１７Ｂの一部を拡大して示す模式図である。 図１７Ｂの一部であって、図１９Ａとは異なる部分を拡大して示す模式図である。 図１７Ｂの一部であって、図１９Ａ及び図１９Ｂとは異なる部分を拡大して示す模式図である。 図４に示すゲートドライバの表示領域内での配置を示す模式図である。 図２０の一部を拡大して示す模式図である。 複数のｎｅｔＡがソース線と交差する状態を示す模式図である。 図２１に示す状態でのｎｅｔＡ（ｋ−１）、ｎｅｔＡ（ｋ）及びｎｅｔＡ（ｋ＋１）の電位とノイズとの関係を示すタイミングチャートである。 図４に示すゲートドライバの表示領域内での配置を示す模式図である。 図２３の一部を拡大して示す模式図である。 複数のｎｅｔＢがソース線と交差する状態を示す模式図である。 図２４に示す状態でのｎｅｔＢ（ｋ−１）、ｎｅｔＢ（ｋ）、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ＋２）の電位とノイズとの関係を示すタイミングチャートである。 図４に示すゲートドライバの表示領域内での配置を示す模式図である。 図２６の一部を拡大して示す模式図である。 図４に示すゲートドライバの表示領域内での配置を示す模式図である。 図２７の一部を拡大して示す模式図である。 ｎｅｔＢ（ｋ）及びｎｅｔＢ（ｋ＋２）がソース線と交差し、且つ、クロック信号を伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。 図２８に示す状態でのｎｅｔＢ（ｋ＋２）及びｎｅｔＢ（ｋ）の電位と、クロック信号と、ノイズとの関係を示すタイミングチャートである。 複数のｎｅｔＢがソース線と交差し、且つ、クロック信号ＣＫＡを伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。 複数のｎｅｔＢがソース線と交差し、且つ、クロック信号ＣＫＢを伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。 ｎｅｔＢ（１）〜ｎｅｔＢ（８）の電位と、クロック信号と、ノイズとの関係を示すタイミングチャートである。 画素内における配線の配置例を示す模式図である。 画素内における配線の配置例を示す模式図である。 液晶の動作モードがＶＡ方式である場合の画素の等価回路を示す図面である。 液晶の動作モードがＩＰＳ方式又はＦＦＳ方式である場合の画素の等価回路を示す図面である。 コモン配線が透明な導電層のみからなる場合を示す説明図である。 コモン配線における電位の変動が局所的にとどまり、互いに逆位相のノイズを相殺できない場合を示す説明図である。 コモン配線が透明な導電層及び金属配線からなる場合を示す説明図である。 コモン配線において互いに逆位相のノイズを相殺できる場合を示す説明図である。 本発明の第８の実施の形態でのクロック信号の位相の切替を示すタイミングチャートである。 図３８に示すクロック信号の位相の切替を実現するための回路の一例を示す図面である。

本発明の実施の形態による表示装置は、複数の信号線と、複数のゲート線と、駆動部とを備える。複数の信号線には、画像の表示に寄与する電位が与えられる。複数のゲート線は、複数の信号線とは別に設けられている。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバと、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも１つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差する。複数の配線は、第１配線と、第２配線とを含む。第２配線は、第１配線と交差する信号線に対して、第１配線とは異なる位置で交差する。駆動部は、所定のタイミングで、第１配線の電位を切り替える。駆動部は、第１配線の電位を切り替えるタイミングで、第１配線の電位を切り替える方向とは反対の方向に、第２配線の電位を切り替える。

上記表示装置においては、第１配線と信号線との交点、及び、第２配線と信号線との交点に、寄生容量が形成される。当該寄生容量は、信号線に与えられる電位に影響を及ぼす。この点について、以下に詳しく説明する。

画像の表示に寄与する電位は、例えば、画素の階調を示すものであってもよいし、画素の階調を維持するために与えられるものであってもよい。このような電位は、例えば、画像の表示に寄与する信号として出力される。つまり、画像の表示に寄与する信号は、例えば、信号線に与えられる電位によって規定される。上記寄生容量により、信号線に与えられる電位が変化する。つまり、信号にノイズが重畳する。そのため、例えば、画像の表示に寄与する電位が画素の階調を示すものである場合、当該電位が変化すると、画素の階調が、所期の階調とならない。その結果、輝度ムラが発生する。

上記表示装置においては、第１配線と交差する信号線に対して、第２配線が交差する。第１配線の電位と第２配線の電位とが同じタイミングで切り替わる。第１配線の電位と第２配線の電位とは、反対の方向に切り替わる。例えば、第１配線の電位が高くなれば、第２配線の電位が低くなる。第１配線の電位が低くなれば、第２配線の電位が高くなる。そのため、第１配線と信号線との交点に形成される寄生容量に起因する信号のノイズと、第２配線と信号線との交点に形成される寄生容量に起因する信号のノイズとが、互いに打ち消しあうように作用する。つまり、信号にノイズが重畳し難くなる。

上記第１配線及び第２配線と交差する信号線は、例えば、画像の表示に用いられるデータ信号を伝送するデータ線であってもよい。

本発明の実施の形態による表示装置は、さらに、複数の画素と、薄膜トランジスタと、画素電極と、補助容量配線とを備えていてもよい。複数の画素は、表示領域内に形成されている。薄膜トランジスタは、複数の画素の各々に配置されている。画素電極は、薄膜トランジスタに接続されている。補助容量配線は、画素電極との間で補助容量を形成する。この場合、第１配線及び第２配線と交差する信号線は、例えば、補助容量配線であってもよい。

本発明の実施の形態による表示装置は、さらに、複数の画素と、薄膜トランジスタと、画素電極と、コモン配線とを備えていてもよい。複数の画素は、表示領域内に形成されている。薄膜トランジスタは、複数の画素の各々に配置されている。画素電極は、薄膜トランジスタに接続されている。コモン配線は、画素電極が形成された基板と同じ基板に配置され、画素電極との間に画素容量を形成する。この場合、第１配線及び第２配線と交差する信号線は、例えば、コモン配線であってもよい。

上記態様において、コモン配線は、好ましくは、透明導電層と、複数の金属配線とを含む。複数の金属配線は、透明導電層上に形成されている。複数の金属配線は、コモン配線に沿って延びている。複数の金属配線は、コモン配線の幅方向に所定の間隔で並んでいる。

この場合、コモン配線が透明導電層のみで形成される場合と比べて、互いに逆位相のノイズを低減することができる。その理由は、以下のとおりである。

コモン配線が透明導電層のみで形成される場合、コモン配線のシート抵抗が大きくなり、電位変動が局所的に留まる。そのため、互いに逆位相のノイズを低減できないおそれがある。

これに対して、上記態様では、コモン配線のシート抵抗を下げることができる。そのため、電位変動が局所的に留まるのを回避できる。その結果、互いに逆位相のノイズを低減することができる。

本発明の実施の形態による表示装置には、第１寄生容量と、第２寄生容量とが形成されていてもよい。第１寄生容量は、第１配線とデータ線との交点に形成される。第２寄生容量は、第１配線が交差するデータ線と、第２配線との交点に形成される。好ましくは、第１寄生容量と第１配線における電位変化量との積と、第２寄生容量と第２配線における電位変化量との積との総和の絶対値が、第１寄生容量と第１配線における電位変化量との積の絶対値、又は、第２寄生容量と第２配線における電位変化量との積の絶対値よりも小さい。

この場合、寄生容量に起因するノイズを低減することができる。なお、上記総和は、ゼロ又は略ゼロであることが好ましい。

本発明の実施の形態による表示装置において、好ましくは、複数の配線は、第１配線と同じ数の第２配線を含む。この場合、第１配線と信号線との交点に形成される寄生容量の数と、第２配線と信号線との交点に形成される寄生容量の数とを同じにすることができる。そのため、寄生容量に起因するノイズを低減することができる。

本発明の実施の形態による表示装置において、駆動部は、信号供給部と、複数の第１クロック信号線と、複数の第２クロック信号線とをさらに含んでいてもよい。信号供給部は、複数のゲートドライバの各々に対して、第１クロック信号と、第１クロック信号とは逆位相の第２クロック信号とを供給する。複数の第１クロック信号線は、第１クロック信号を伝送する。複数の第２クロック信号線は、第２クロック信号を伝送する。複数のゲートドライバの何れかに接続された第１クロック信号線は、複数の信号線の何れかと交差する第１配線部を含む。複数のゲートドライバの何れかに接続された第２クロック信号線は、第１配線部が交差する信号線に対して、第１配線部とは異なる位置で交差する第２配線部を含む。第１配線部が、第１配線である。第２配線部が、第２配線である。

上記態様において、信号供給部は、好ましくは、生成部と、第１信号供給線と、第１スイッチと、第２信号供給線と、第２スイッチと、接続線と、抵抗と、第３スイッチと、制御部とを備える。生成部は、第１クロック信号及び第２クロック信号を生成する。第１信号供給線は、複数の第１クロック信号線の何れかと生成部とを接続し、第１クロック信号を伝送する。第１スイッチは、第１信号供給線に配置され、第１クロック信号線と生成部とが電気的に接続された状態と接続されていない状態とを切り替える。第２信号供給線は、複数の第２クロック信号線の何れかと生成部とを接続し、第２クロック信号を伝送する。第２スイッチは、第２信号供給線に配置され、第２クロック信号線と生成部とが電気的に接続された状態と接続されていない状態とを切り替える。接続線は、第１信号供給線と第２信号供給線とを接続する。抵抗は、接続線に配置されている。第３スイッチは、接続線に配置され、第１信号供給線と第２信号供給線とが電気的に接続された状態と接続されていない状態とを切り替える。制御部は、第１スイッチ、第２スイッチ及び第３スイッチの動作を制御する。第１クロック信号及び第２クロック信号の位相を切り替えるタイミングでは、第１クロック信号線及び第２クロック信号線が生成部と電気的に接続されておらず、且つ、第１信号供給線が第２信号供給線と電気的に接続された状態とする。第１クロック信号及び第２クロック信号の位相を切り替えるタイミング以外では、第１クロック信号線及び第２クロック信号線が生成部と電気的に接続され、且つ、第１信号供給線が第２信号供給線と電気的に接続されていない状態とする。

この場合、第１信号供給線と第２信号供給線との間で電荷を移動させることにより、第１クロック信号及び第２クロック信号の位相の切替を補助することができる。そのため、電力の消費を抑えることができる。

本発明の実施の形態による表示装置において、複数の配線は、第３配線をさらに含んでいてもよい。第３配線は、第１配線及び第２配線が交差する信号線に対して、第１配線及び第２配線とは異なる位置で交差する。表示装置には、第１寄生容量、第２寄生容量及び第３寄生容量が形成されていてもよい。第１寄生容量は、第１配線と信号線との交点に形成される。第２寄生容量は、第１配線が交差する信号線と、第２配線との交点に形成される。第３寄生容量は、第１配線が交差する信号線と、第３配線との交点に形成される。複数のゲートドライバは、第１ゲートドライバと、第２ゲートドライバと、第３ゲートドライバとを含む。第１ゲートドライバは、複数のゲート線の何れかに接続され、第１配線を含む。第２ゲートドライバは、第１ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、第２配線を含む。第３ゲートドライバは、第１ゲートドライバが接続されたゲート線、及び、第２ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、第３配線を含む。駆動部は、第１配線の電位を低くする。駆動部は、第１配線の電位を低くするタイミングで、第２配線の電位を高くする。駆動部は、第１配線の電位を低くするタイミングで、第３配線の電位を高くする。好ましくは、第１寄生容量と第１配線における電位変化量との積と、第２寄生容量と第２配線における電位変化量との積と、第３寄生容量と第３配線における電位変化量との積との総和の絶対値が、第１寄生容量と第１配線における電位変化量との積の絶対値、第２寄生容量と第２配線における電位変化量との積の絶対値、及び、第３寄生容量と第３配線における電位変化量との積の絶対値の何れかよりも小さい。

この場合、寄生容量に起因するノイズを低減することができる。なお、上記総和は、ゼロ又は略ゼロであることが好ましい。

本発明の実施の形態による表示装置において、複数の配線は、配線群を含んでいてもよい。配線群は、Ｎ本の第１配線と、（Ｎ−１）本の第２配線とからなる。好ましくは、駆動部は、Ｎ本の第１配線の何れかについては、残りの第１配線及び第２配線において電位を切り替えるタイミングで、電位を切り替えない。

この場合、寄生容量に起因するノイズを低減することができる。

駆動部は、信号供給部と、複数のクロック信号線とを含んでいてもよい。信号供給部は、複数のゲートドライバの各々に対して、クロック信号を供給する。複数のクロック信号線は、クロック信号を伝送する。複数のデータ線は、所定の方向に並んで配置される。複数のクロック信号線の各々は、信号線部を含む。信号線部は、所定の方向で隣り合う２つの信号線の間に配置される。好ましくは、所定の方向において、隣り合う２つの信号線の一方と信号線部との離隔距離が、隣り合う２つの信号線の他方と信号線部との離隔距離と同じである。

この場合、一方の信号線と信号線部との間に形成される寄生容量と、他方の信号線と信号線部との間に形成される寄生容量とを同じにすることができる。そのため、信号にノイズが重畳しにくくなる。

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

［第１の実施の形態］
［液晶表示装置］
図１を参照しながら、本発明の第１の実施の形態による表示装置としての液晶表示装置１について説明する。図１は、液晶表示装置１の概略構成を示す図面である。

液晶表示装置１は、表示パネル２、ソースドライバ３、表示制御回路４及び電源５を備える。表示パネル２は、アクティブマトリクス基板２０ａと、対向基板２０ｂと、これらの基板間に封入された液晶層（図示略）とを含む。

アクティブマトリクス基板２０ａは、ソースドライバ３に対して、電気的に接続されている。ソースドライバ３は、例えば、フレキシブル基板に形成されている。表示制御回路４は、表示パネル２、ソースドライバ３及び電源５に対して、電気的に接続されている。表示制御回路４は、ソースドライバ３と、ゲートドライバ１１（図３参照）とに対して、制御信号を出力する。ゲートドライバ１１は、アクティブマトリクス基板２０ａに形成されている。制御信号には、例えば、リセット信号（ＣＬＲ）、クロック信号（ＣＫＡ，ＣＫＢ）、データ信号等が含まれる。電源５は、表示パネル２、ソースドライバ３及び表示制御回路４に対して、電気的に接続されている。電源５は、表示パネル２、ソースドライバ３及び表示制御回路４に対して、電源電圧（ＶＳＳ）を供給する。

［アクティブマトリクス基板］
図２及び図３を参照しながら、アクティブマトリクス基板２０ａについて説明する。図２は、アクティブマトリクス基板２０ａの概略構成を示す図面である。図３は、ソース線ＳＬの図示を省略したアクティブマトリクス基板２０ａと、アクティブマトリクス基板２０ａに接続されている各部の概略構成を示す図面である。

図２に示すように、アクティブマトリクス基板２０ａにおいては、複数（本実施形態では、ｎ本）のゲート線ＧＬがＹ方向に略一定の間隔で形成されている。アクティブマトリクス基板２０ａにおいては、複数のデータ線としての複数のソース線ＳＬがＸ方向に略一定の間隔で形成されている。複数のソース線ＳＬは、複数のゲート線ＧＬと交差する。Ｙ方向で隣り合う２つのゲート線ＧＬと、Ｘ方向で隣り合う２つのソース線ＳＬとで囲まれる領域が、１つの画素を形成している。対向基板２０ｂが、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタを含む場合、各画素は、カラーフィルタのいずれかの色に対応して配置される。つまり、複数のゲート線ＧＬ及び複数のソース線ＳＬにより、表示領域が規定されている。

図３に示すように、ゲートドライバ１１は、Ｙ方向で隣り合う２つのゲート線ＧＬの間に形成されている。各ゲート線ＧＬに対して、４つのゲートドライバ１１が接続されている。４つのゲートドライバ１１は、略等間隔に配置されている。

アクティブマトリクス基板２０ａの額縁領域には、端子部１２ｇが形成されている。端子部１２ｇは、制御回路４及び電源５と接続されている。端子部１２ｇには、制御回路４から出力される制御信号や、電源５から出力される電源電圧が入力される。端子部１２ｇに入力された制御信号及び電源電圧は、配線１５Ｌを介して各ゲートドライバ１１に供給される。

ゲートドライバ１１は、供給される制御信号に応じて、接続されているゲート線ＧＬに対し、状態信号を出力する。状態信号は、ゲートドライバ１１に接続されているゲート線ＧＬが選択された状態であるか否かを示す。また、ゲートドライバ１１は、次段のゲート線ＧＬに対し、上記状態信号を出力する。１つのゲート線ＧＬに接続されている４つのゲートドライバ１１の動作は、同期している。

アクティブマトリクス基板２０ａの額縁領域には、ソースドライバ３とソース線ＳＬとを接続する端子部１２ｓが形成されている。ソースドライバ３は、表示制御回路４から入力される制御信号に応じて、各ソース線ＳＬにデータ信号を出力する。

［ゲートドライバの構成］
図４を参照しながら、ゲートドライバ１１の構成について説明する。図４は、ゲート線ＧＬ（ｋ）とゲート線ＧＬ（ｋ−１）の間に配置され、ゲート線ＧＬ（ｋ）に接続されているゲートドライバ１１（以下、ゲートドライバ１１（ｋ）とする）の等価回路の一例を示す図である。ここで、ｋは、１〜ｎまでの任意の整数である。

ゲートドライバ１１は、複数のスイッチング素子として、アルファベットＡ〜Ｊで示す薄膜トランジスタ（以下、ＴＦＴ−Ａ〜ＴＦＴ-Ｊ）を含む。ゲートドライバ１１は、キャパシタＣｂｓｔと、内部配線としてのｎｅｔＡ及びｎｅｔＢをさらに含む。ここで、ｎｅｔＡは、ＴＦＴ-Ａのドレインと、ＴＦＴ−Ｂのドレインと、ＴＦＴ−Ｃのドレインと、キャパシタＣｂｓｔの一方の電極と、ＴＦＴ−Ｆのゲートとを接続する。ｎｅｔＢは、ＴＦＴ−Ｃのゲートと、ＴＦＴ−Ｇのドレインと、ＴＦＴ−Ｈのドレインと、ＴＦＴ−Ｉのドレインと、ＴＦＴ−Ｊのドレインとを接続する。

ＴＦＴ−Ａにおいて、ゲートには、リセット信号ＣＬＲが入力される。ドレインには、ｎｅｔＡが接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｂにおいて、ゲート及びソースには、前段のゲート線ＧＬ（ｋ−１）が接続されている。つまり、ゲート及びソースには、セット信号ＳＳが入力される。なお、ゲート線ＧＬ（１）を駆動するゲートドライバ１１のＴＦＴ−Ｂにおいては、セット信号ＳＳとして、表示制御回路４から出力されるゲートスタートパルス信号が入力される。ＴＦＴ−Ｂにおいて、ドレインには、ｎｅｔＡが接続されている。

ＴＦＴ−Ｃにおいて、ゲートには、ｎｅｔＢが接続されている。ドレインには、ｎｅｔＡが接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｄにおいて、ゲートには、クロック信号ＣＫＢが入力される。ドレインには、ゲート線ＧＬ（ｋ）が接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｅにおいて、ゲートには、リセット信号ＣＬＲが入力される。ドレインには、ゲート線ＧＬ（ｋ）が接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｆにおいて、ゲートには、ｎｅｔＡが接続されている。ドレインには、ゲート線ＧＬ（ｋ）が接続されている。ソースには、クロック信号ＣＫＡが入力される。

ＴＦＴ−Ｇにおいて、ゲート及びソースには、クロック信号ＣＫＢが入力される。ドレインには、ｎｅｔＢが接続されている。

ＴＦＴ−Ｈにおいて、ゲートには、クロック信号ＣＫＡが入力される。ドレインには、ｎｅｔＢが接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｉにおいて、ゲートには、リセット信号ＣＬＲが入力される。ドレインには、ｎｅｔＢが接続されている。ソースには、電源電圧ＶＳＳが入力される。

ＴＦＴ−Ｊにおいて、ゲートには、前段のゲート線ＧＬ（ｋ−１）が接続されている。つまり、ゲートには、セット信号ＳＳが入力される。ドレインには、ｎｅｔＢが接続されている。ソースには、電源電圧ＶＳＳが入力される。

ここで、ＴＦＴ−Ｊは、ＴＦＴ−Ｇよりも能力が大きく設定されている。具体的には、例えば、以下の（１）〜（３）の何れかである。
（１）ＴＦＴ−Ｊのチャネル幅がＴＦＴ−Ｇのチャネル幅より大きい。
（２）ＴＦＴ−Ｊのチャネル長がＴＦＴ−Ｇのチャネル長より短い。
（３）ＴＦＴ−Ｊのチャネル幅がＴＦＴ−Ｇのチャネル幅より大きく、且つ、ＴＦＴ−Ｊのチャネル長がＴＦＴ−Ｇのチャネル長より短い。

キャパシタＣｂｓｔにおいて、一方の電極は、ｎｅｔＡと接続されている。他方の電極は、ゲート線ＧＬ（ｋ）と接続されている。

クロック信号ＣＫＡとクロック信号ＣＫＢは、一水平走査期間毎に位相が反転する２相のクロック信号である（図６参照）。図４は、ゲートドライバ１１（ｋ）を示しているが、後段のゲートドライバ１１（ｋ＋１）及び前段のゲートドライバ１１（ｋ−１）では、ＴＦＴ−Ｄのゲートに入力されるクロック信号は、クロック信号ＣＫＡである。ＴＦＴ−Ｆのソースに入力されるクロック信号は、クロック信号ＣＫＢである。ＴＦＴ−Ｇのゲート及びソースに入力されるクロック信号は、クロック信号ＣＫＡである。ＴＦＴ−Ｈのゲートに入力されるクロック信号は、クロック信号ＣＫＢである。

［ゲートドライバの配置］
図５を参照しながら、表示領域内でのゲートドライバ１１の配置について説明する。図５は、表示領域内でのゲートドライバ１１の配置を示す模式図である。なお、図５におけるアルファベットＡ〜Ｊは、図４に示すＴＦＴ−Ａ〜ＴＦＴ−Ｊに対応している。

隣り合う２つのゲート線ＧＬの間には、ゲートドライバ１１を構成する各素子が分散して配置されている。図５に示す例では、ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊとに接続されている。配線Ｌ、ｎｅｔＡ及びｎｅｔＢは、例えば、層間コンタクトを介して、ソース線ＳＬが形成された層と、ソース線ＳＬが形成された層とは異なる層とに形成される。これにより、配線Ｌ、ｎｅｔＡ及びｎｅｔＢと、ソース線ＳＬとの電気的な短絡が回避される。

［ゲートドライバの動作］
図４及び図６を参照しながら、ゲートドライバ１１の動作について説明する。図６は、ゲートドライバ１１（ｋ）がゲート線ＧＬ（ｋ）の電位を制御するときのタイミングチャートである。

ゲートドライバ１１（ｋ）には、表示制御回路４から供給され、一水平走査期間（１Ｈ）毎に位相が反転するクロック信号ＣＫＡ、ＣＫＢが入力される。なお、図６では図示を省略しているが、ゲートドライバ１１（ｋ）には、表示制御回路４から供給され、一垂直走査期間毎に一定期間Ｈ（High）レベルとなるリセット信号ＣＬＲが入力される。リセット信号ＣＬＲが入力されることにより、ｎｅｔＡ、ｎｅｔＢ及びゲート線ＧＬ（ｋ）の電位は、Ｌ（Low）レベルになる。

図６の時刻ｔ０からｔ１において、Ｌレベルのクロック信号ＣＫＡがＴＦＴ−Ｆのソース及びＴＦＴ−Ｈのゲートに入力される。また、Ｈレベルのクロック信号ＣＫＢがＴＦＴ−Ｄのゲート、及び、ＴＦＴ−Ｇのゲート及びソースに入力される。これにより、ＴＦＴ−Ｇがオンになり、ＴＦＴ−Ｈがオフになる。その結果、ｎｅｔＢの電位がＨレベルになる。また、ＴＦＴ−Ｃがオンになることで、ｎｅｔＡの電位がＬレベルになる。さらに、ＴＦＴ−Ｄがオンになり、且つ、ＴＦＴ−Ｆがオフになることで、ゲート線ＧＬ（ｋ）の電位がＬレベルになる。つまり、ゲート線ＧＬ（ｋ）が非選択の状態となる。

図６の時刻ｔ１において、クロック信号ＣＫＡがＨレベルとなり、クロック信号ＣＫＢがＬレベルになる。これにより、ＴＦＴ−Ｇがオフになり、ＴＦＴ−Ｈがオンになる。その結果、ｎｅｔＢの電位がＬレベルになる。また、ＴＦＴ−Ｃがオフになることで、ｎｅｔＡの電位がＬレベルに維持される。さらに、ＴＦＴ−Ｄがオフになることで、ゲート線ＧＬ（ｋ）の電位がＬレベルに維持される。

図６の時刻ｔ２において、クロック信号ＣＫＡがＬレベル、クロック信号ＣＫＢがＨレベルになる。このタイミングで、ゲート線ＧＬ（ｋ−１）を介して、セット信号ＳＳが、ＴＦＴ−Ｂのゲート及びソースと、ＴＦＴ−Ｊのゲートとに、入力される。その結果、ＴＦＴ−Ｂがオンになり、ｎｅｔＡの電位がＨレベルからＴＦＴ−Ｂの閾値電圧Ｖｔｈを差し引いたレベルになる。また、ＴＦＴ−Ｊ及びＴＦＴ−Ｇがオンになり、ＴＦＴ−Ｈがオフになる。ここで、ＴＦＴ−Ｊは、ＴＦＴ−Ｇよりも能力が大きい。そのため、ｎｅｔＢの電位がＬレベルに維持される。また、ＴＦＴ−Ｃ及びＴＦＴ−Ｆはオフになる。これにより、ｎｅｔＡの電位が維持される。このとき、ＴＦＴ−Ｄはオンになっている。これにより、ゲート線ＧＬ（ｋ）の電位がＬレベルに維持される。

図６の時刻ｔ３において、クロック信号ＣＫＡがＨレベルとなり、クロック信号ＣＫＢがＬレベルとなる。これにより、ＴＦＴ−Ｆがオンになり、ＴＦＴ−Ｄがオフになる。ｎｅｔＡとゲート線ＧＬ（ｋ）との間には、キャパシタＣｂｓｔが配置されている。そのため、ＴＦＴ−Ｆのドレインの電位が上昇するのに伴って、ｎｅｔＡの電位はクロック信号ＣＫＡのＨレベルよりも高くなる。このとき、ＴＦＴ−Ｇ及びＴＦＴ−Ｊがオフになり、ＴＦＴ−Ｈがオンになる。これにより、ｎｅｔＢの電位がＬレベルに維持される。また、ＴＦＴ−Ｃはオフである。これにより、ゲート線ＧＬ（ｋ）の電位がＨレベルになる。つまり、ゲート線ＧＬ（ｋ）が選択された状態となる。

図６の時刻ｔ４において、クロック信号ＣＫＡがＬレベルとなり、クロック信号ＣＫＢがＨレベルになる。これにより、ＴＦＴ−Ｇがオンになり、ＴＦＴ−Ｈがオフになる。その結果、ｎｅｔＢの電位がＨレベルになる。ｎｅｔＢの電位がＨレベルになることにより、ＴＦＴ−Ｃがオンになり、ｎｅｔＡの電位がＬレベルになる。このとき、ＴＦＴ−Ｄがオンになり、ＴＦＴ−Ｆがオフになる。これにより、ゲート線ＧＬ（ｋ）の電位がＬレベルになる。つまり、ゲート線ＧＬ（ｋ）が選択されていない状態となる。

このようにして、ゲートドライバ１１（ｋ）からセット信号ＳＳがゲート線ＧＬ（ｋ）に出力されることにより、ゲート線ＧＬ（ｋ）が選択された状態となる。液晶表示装置１は、複数のゲートドライバ１１によって複数のゲート線ＧＬを順次走査し、ソースドライバ３によって各ソース線ＳＬにデータ信号を供給することにより表示パネル２に画像を表示する。

［データ信号のノイズ対策］
図５Ａは、図５の一部を拡大して示す模式図である。図５Ｂは、図５の一部であって、図５Ａとは異なる部分を拡大して示す模式図である。図５Ｃは、図５の一部であって、図５Ａ及び図５Ｂとは異なる部分を拡大して示す模式図である。

ゲートドライバ１１を表示領域内に配置する場合、図５Ａ、図５Ｂ及び図５Ｃにおいて破線で囲んだ部分に示すように、クロック信号ＣＫＡを伝送する配線１７Ａ、及び、クロック信号ＣＫＢを伝送する配線１７Ｂは、ソース線ＳＬと交差する。配線１７Ａは、クロック信号ＣＫＡを伝送する配線１５ＬからＸ方向に延び出している。配線１７Ｂは、クロック信号ＣＫＢを伝送する配線１５ＬからＸ方向に延び出している。配線１７Ａとソース線ＳＬとの交点には、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}が形成されている。配線１７Ｂとソース線ＳＬとの交点には、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}が形成されている。

本実施形態では、各ソース線ＳＬについて、以下の式（１）を満たすように、クロック信号ＣＫＡの振幅、つまり、配線１７Ａにおける電位の変化量ΔＶ_（Ａ）と、クロック信号ＣＫＢの振幅、つまり、配線１７Ｂにおける電位の変化量ΔＶ_（Ｂ）と、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}と、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}とを設定する。

本実施形態では、ΔＶ_（Ａ）と、ΔＶ_（Ｂ）とは同じ大きさである。Ｃ_{ｓ−ｃｌ（Ａ）}と、Ｃ_{ｓ−ｃｌ（Ｂ）}とは同じ大きさである。したがって、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}の数、つまり、１つのソース線ＳＬに対して、配線１７Ａが交わる回数と、配線１７Ｂが交わる回数とを同じにすることにより、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズとが打ち消しあう。その結果、複数のソース線ＳＬのうち、配線１７Ａ及び配線１７Ｂと交差するソース線ＳＬが伝送するデータ信号にノイズが重畳しにくくなる。以下、その理由について説明する。

図７は、複数のソース線ＳＬと、複数の配線１７Ｌとが交差している状態を示す模式図である。図８は、図７に示す複数のソース線ＳＬのうちｊ番目のソース線ＳＬ（以下、ソース線ＳＬ（ｊ）とする）と、複数の配線１７Ｌとが交差している状態を示す模式図である。ここで、配線１７Ｌは、所定のタイミングで電位が切り替わる配線である。具体的には、例えば、上記の配線１７Ａ又は配線１７Ｂである。

図８に示すように、ソース線ＳＬにおいては、各配線１７Ｌとの交点に、寄生容量Ｃ_ｊ ^ｉが形成される。ソース線ＳＬ（ｊ）と、対向基板２０ｂに配置される共通電極との間に、寄生容量Ｃ_{ｐａｒａｊ}が形成される。ソース線ＳＬ（ｊ）の寄生容量のうち、ｉ番目の配線１７Ｌ（以下、配線１７Ｌ（ｉ）とする）との寄生容量を除いたものは、以下の式（２）で表される。

ソース線ＳＬ（ｊ）において、配線１７Ｌ（ｉ）に起因するノイズは、以下の式（３）で表される。

ソース線ＳＬ（ｊ）において、複数の配線１７Ｌに起因するノイズは、以下の式（４）で表される。

配線１７Ｌの数が多い場合や、共通電極との寄生容量が大きい場合には、任意のｉに対して、以下の式（５）が成立する。

このとき、寄生容量をｉに因らないものとすることが近似できる。その結果、以下の式（６）が成立する。

このとき、ソース線ＳＬ（ｊ）において、複数の配線１７Ｌに起因するノイズは、以下の式（７）で表される。

つまり、ノイズを低減するためには、以下の式（８）が成立すればよい。

ここで、全てのｉについて、ソース線ＳＬと各配線１７Ｌとの交点に形成される寄生容量の大きさが等しい場合には、以下の式（９）が成立する。

このとき、ソース線ＳＬ（ｊ）において、複数の配線１７Ｌに起因するノイズは、以下の式（１０）で表される。

つまり、ノイズを低減するためには、以下の式（１１）が成立すればよい。

図９は、配線１７Ａのみがソース線ＳＬと交差する状態を示す模式図である。図１０は、図９に示す状態でのクロック信号ＣＫＡ、ＣＫＢとノイズとの関係を示すタイミングチャートである。図１１は、配線１７Ａ及び配線１７Ｂがソース線ＳＬと交差する状態を示す模式図である。図１２は、図１１に示す状態でのクロック信号ＣＫＡ、ＣＫＢとノイズとの関係を示すタイミングチャートである。

図９に示すように、配線１７Ａのみがソース線ＳＬと交差する場合を想定する。この場合、図１０に示すように、ソース線ＳＬが伝送するデータ信号には、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズだけがのる。当該ノイズは、クロック信号ＣＫＡが切り替わるときに発生する。

続いて、図１１に示すように、配線１７Ａ及び配線１７Ｂがソース線ＳＬと交差する場合を想定する。この場合図１２に示すように、ソース線ＳＬが伝送するデータ信号には、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズとがのる。

ここで、クロック信号ＣＫＡの電位が高くなるときには、クロック信号ＣＫＢの電位が低くなる。クロック信号ＣＫＡの電位が低くなるときには、クロック信号ＣＫＢの電位が高くなる。寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズは、クロック信号ＣＫＡが切り替わるときに発生する。寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズは、クロック信号ＣＫＢが切り替わるときに発生する。したがって、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズとは、同じタイミングで発生し、一方が他方を打ち消すように作用する。

上述のように、本実施形態では、クロック信号ＣＫＡの振幅ΔＶ_（Ａ）と、クロック信号ＣＫＢの振幅ΔＶ_（Ｂ）とは同じ大きさである。寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}と、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}とは同じ大きさである。寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}の数とが同じである。したがって、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズとの総和は、図１２に示すように、ゼロになる。

本実施形態では、図５Ａ、図５Ｂ及び図５Ｃにおいて一点鎖線で囲んだ部分に示すように、配線１７Ａを延長してソース線ＳＬと交差させ、且つ、配線１７Ｂを延長してソース線ＳＬと交差させる。これにより、図５Ａ、図５Ｂ及び図５Ｃにおいて二点鎖線で囲んだ部分に示すように、１つのソース線ＳＬにおいて、配線１７Ａが交差する回数と、配線１７Ｂが交差する回数とを同じにすることができる。つまり、１つのソース線ＳＬ上における寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}の数とを同じにすることができる。

［第１の実施の形態の応用例１］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢの電位は、ＨレベルとＬレベルしかなかったが、例えば、図１３に示すように、Ｈレベル及びＬレベルに加えて、ＨレベルとＬレベルとの中間の電位に設定されてもよい。

［第１の実施の形態の応用例２］
第１の実施の形態では、２相のクロック信号ＣＫＡ、ＣＫＢをゲートドライバ１１に供給する場合について説明したが、例えば、４相のクロック信号ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＤをゲートドライバ１１に供給してもよい。

この場合、図１４に示すように、各クロック信号ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＤは、２水平期間（２Ｈ）ごとにＨレベルとＬレベルとを繰り返す。クロック信号ＣＫＡと、クロック信号ＣＫＢとは、互いに逆位相となる。クロック信号ＣＫＣと、クロック信号ＣＫＤとは、互いに逆位相となる。クロック信号ＣＫＡと、クロック信号ＣＫＣとは、位相が１／４ずれている。クロック信号ＣＫＢと、クロック信号ＣＫＤとは、位相が１／４ずれている。

図１５には、クロック信号ＣＫＡ、ＣＫＢが入力されることで駆動され、ゲート線ＧＬ（ｋ）の電位を制御するゲートドライバ１１（ｋ）が示されている。図１５に示すゲートドライバ１１（ｋ）は、図４に示すゲートドライバと比べて、セット信号ＳＳがゲート線ＧＬ（ｋ−２）から入力される。つまり、クロック信号ＣＫＡ、ＣＫＢが入力されることで駆動されるゲートドライバには、２段前のゲート線ＧＬからセット信号ＳＳが入力される。

図１６には、クロック信号ＣＫＣ、ＣＫＤが入力されることで駆動され、ゲート線ＧＬ（ｋ＋１）の電位を制御するゲートドライバ１１（ｋ＋１）が示されている。図１６に示すゲートドライバ１１（ｋ＋１）は、図４に示すゲートドライバ１１と比べて、クロック信号ＣＫＡの代わりに、クロック信号ＣＫＣが入力される。クロック信号ＣＫＢの代わりに、クロック信号ＣＫＤが入力される。セット信号ＳＳがゲート線ＧＬ（ｋ−１）から入力される。つまり、クロック信号ＣＫＣ、ＣＫＣが入力されることで駆動されるゲートドライバには、２段前のゲート線ＧＬからセット信号ＳＳが入力される。

図１７Ａには、クロック信号ＣＫＡ、ＣＫＢが入力されることで駆動されるゲートドライバ１１（ｋ）、１１（ｋ＋２）の表示領域内での配置が示されている。なお、図１７ＡにおけるアルファベットＡ〜Ｊは、図１５に示すＴＦＴ−Ａ〜ＴＦＴ−Ｊに対応している。

ゲートドライバ１１（ｋ）は、ゲート線ＧＬ（ｋ）の電位を制御する。ゲートドライバ１１（ｋ＋２）は、ゲート線ＧＬ（ｋ＋２）の電位を制御する。隣り合う２つのゲート線ＧＬ（ｋ）とゲート線ＧＬ（ｋ−１）との間には、ゲートドライバ１１（ｋ）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋２）とゲート線ＧＬ（ｋ＋１）との間には、ゲートドライバ１１（ｋ＋２）を構成する各素子が分散して配置されている。ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

図１７Ｂには、クロック信号ＣＫＣ、ＣＫＤが入力されることで駆動されるゲートドライバ１１（ｋ−１）、１１（ｋ＋１）の表示領域内での配置が示されている。なお、図１７ＢにおけるアルファベットＡ〜Ｊは、図１６に示すＴＦＴ−Ａ〜ＴＦＴ−Ｊに対応している。

ゲートドライバ１１（ｋ−１）は、ゲート線ＧＬ（ｋ−１）の電位を制御する。ゲートドライバ１１（ｋ＋１）は、ゲート線ＧＬ（ｋ＋１）の電位を制御する。隣り合う２つのゲート線ＧＬ（ｋ−１）とゲート線ＧＬ（ｋ−２）との間には、ゲートドライバ１１（ｋ−１）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋１）とゲート線ＧＬ（ｋ）との間には、ゲートドライバ１１（ｋ＋１）を構成する各素子が分散して配置されている。ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

図１７Ａ及び図１７Ｂに示すように、クロック信号ＣＫＡ、ＣＫＢが入力されることで駆動されるゲートドライバ１１を構成する各素子は、クロック信号ＣＫＣ、ＣＫＤが入力されることで駆動されるゲートドライバ１１を構成する各素子とは、異なる列の画素ＰＩＸに配置されている。

図１８Ａは、図１７Ａの一部を拡大して示す模式図である。図１８Ｂは、図１７Ａの一部であって、図１８Ａとは異なる部分を拡大して示す模式図である。図１８Ｃは、図１７Ａの一部であって、図１８Ａ及び図１８Ｂとは異なる部分を拡大して示す模式図である。図１９Ａは、図１７Ｂの一部を拡大して示す模式図である。図１９Ｂは、図１７Ｂの一部であって、図１９Ａとは異なる部分を拡大して示す模式図である。図１９Ｃは、図１７Ｂの一部であって、図１９Ａ及び図１９Ｂとは異なる部分を拡大して示す模式図である。

本応用例では、図１８Ａ、図１８Ｂ及び図１８Ｃにおいて一点鎖線で囲んだ部分に示すように、配線１７Ａを延長してソース線ＳＬと交差させ、且つ、配線１７Ｂを延長してソース線ＳＬと交差させる。これにより、図１８Ａ、図１８Ｂ及び図１８Ｃにおいて二点鎖線で囲んだ部分に示すように、１つのソース線ＳＬにおいて、配線１７Ａが交差する回数と、配線１７Ｂが交差する回数とを同じにすることができる。つまり、１つのソース線ＳＬ上における寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}の数とを同じにすることができる。したがって、上述の式（１）を満たすように、クロック信号ＣＫＡの振幅、つまり、クロック信号ＣＫＡにおける電位の変化量ΔＶ_（Ａ）と、クロック信号ＣＫＢの振幅、つまり、クロック信号ＣＫＢにおける電位の変化量ΔＶ_（Ｂ）と、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}と、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}とを設定することにより、寄生容量Ｃ_{ｓ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｂ）}に起因するノイズとが打ち消しあう。その結果、複数のソース線ＳＬのうち、配線１７Ａ及び配線１７Ｂと交差するソース線ＳＬが伝送するデータ信号にノイズが重畳しにくくなる。

本応用例では、図１９Ａ、図１９Ｂ及び図１９Ｃにおいて一点鎖線で囲んだ部分に示すように、配線１７Ｃを延長してソース線ＳＬと交差させ、且つ、配線１７Ｄを延長してソース線ＳＬと交差させる。配線１７Ｃは、クロック信号ＣＫＣを伝送する配線１５ＬからＸ方向に延び出している。配線１７Ｄは、クロック信号ＣＫＤを伝送する配線１５ＬからＸ方向に延び出している。配線１７Ｃとソース線ＳＬとの交点には、寄生容量Ｃ_{ｓ−ｃｌ（Ｃ）}が形成されている。配線１７Ｄとソース線ＳＬとの交点には、寄生容量Ｃ_{ｓ−ｃｌ（Ｄ）}が形成されている。上述のように、配線１７Ｃを延長してソース線ＳＬと交差させ、且つ、配線１７Ｄを延長してソース線ＳＬと交差させることにより、図１９Ａ、図１９Ｂ及び図１９Ｃにおいて二点鎖線で囲んだ部分に示すように、１つのソース線ＳＬにおいて、配線１７Ｃが交差する回数と、配線１７Ｄが交差する回数とを同じにすることができる。つまり、１つのソース線ＳＬ上における寄生容量Ｃ_{ｓ−ｃｌ（Ｃ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｄ）}の数とを同じにすることができる。

本応用例では、各ソース線ＳＬについて、以下の式（１２）を満たすように、クロック信号ＣＫＣの振幅、つまり、配線１７Ｃにおける電位の変化量ΔＶ_（Ｃ）と、クロック信号ＣＫＤの振幅、つまり、配線１７Ｄにおける電位の変化量ΔＶ_（Ｄ）と、寄生容量Ｃ_{ｓ−ｃｌ（Ｃ）}と、寄生容量Ｃ_{ｓ−ｃｌ（Ｄ）}とを設定する。

本応用例では、ΔＶ_（Ｃ）と、ΔＶ_（Ｄ）とは同じ大きさである。Ｃ_{ｓ−ｃｌ（Ｃ）}と、Ｃ_{ｓ−ｃｌ（Ｄ）}とは同じ大きさである。寄生容量Ｃ_{ｓ−ｃｌ（Ｃ）}の数と寄生容量Ｃ_{ｓ−ｃｌ（Ｄ）}の数、つまり、１つのソース線ＳＬに対して、配線１７Ｃが交わる回数と、配線１７Ｄが交わる回数とは同じである。そのため、寄生容量Ｃ_{ｓ−ｃｌ（Ｃ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｃｌ（Ｄ）}に起因するノイズとが打ち消しあう。その結果、複数のソース線ＳＬのうち、配線１７Ｃ及び配線１７Ｄと交差するソース線ＳＬが伝送するデータ信号にノイズが重畳しにくくなる。

［第２の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第２の実施の形態では、ｎｅｔＡがソース線ＳＬと交差する場合のノイズ対策について説明する。

［ゲートドライバの配置］
図２０を参照しながら、表示領域内でのゲートドライバ１１の配置について説明する。図２０は、表示領域内でのゲートドライバ１１の配置を示す模式図である。なお、図２０におけるアルファベットＡ〜Ｊは、図４に示すＴＦＴ−Ａ〜ＴＦＴ−Ｊに対応している。

隣り合う２つのゲート線ＧＬの間には、ゲートドライバ１１を構成する各素子が分散して配置されている。図２０に示す例では、ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

図２０Ａに示すように、ゲートドライバ１１（ｋ−１）のｎｅｔＡ（以下、ｎｅｔＡ（ｋ−１）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ）のｎｅｔＡ（以下、ｎｅｔＡ（ｋ）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋１）のｎｅｔＡ（以下、ｎｅｔＡ（ｋ＋１）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋２）のｎｅｔＡ（以下、ｎｅｔＡ（ｋ＋２）とする）は、ソース線ＳＬと交差する。つまり、本実施形態では、図２１に示すように、各ゲートドライバ１１のｎｅｔＡとソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＡ}が形成されている。

［データ信号のノイズ対策］
上述のように、本実施形態では、各ゲートドライバ１１のｎｅｔＡとソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＡ}が形成されている。そのため、このままでは、ソース線ＳＬが伝送するデータ信号に対して、寄生容量Ｃ_{ｓ−ｎｅｔＡ}に起因するノイズがのる。

そこで、本実施形態では、１つのソース線ＳＬと交差する複数のｎｅｔＡのうち、３つのｎｅｔＡにおいて、１つのｎｅｔＡの電位が低くなるタイミングで、他の２つのｎｅｔＡの電位を高くする。具体的には、例えば、図２２において破線で囲んだ部分に示すように、ｎｅｔＡ（ｋ−１）の電位が低くなるタイミング（図２２中の時刻ｔ２）で、ｎｅｔＡ（ｋ）の電位を高くし、且つ、ｎｅｔＡ（ｋ＋１）の電位を高くする。このとき、ｎｅｔＡ（ｋ−１）の電位変化量と、ｎｅｔＡ（ｋ）の電位変化量と、ｎｅｔＡ（ｋ＋１）の電位変化量との総和をゼロにする。つまり、電位を低くしたｎｅｔＡの電位変化量と、電位を高くしたｎｅｔＡの電位変化量との総和をゼロにする。

また、上記３つのｎｅｔＡの各々とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＡ}の大きさを同じにする。具体的には、上記の例では、ｎｅｔＡ（ｋ−１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＡ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ−１）}とする）の大きさと、ｎｅｔＡ（ｋ）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＡ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ）}とする）の大きさと、ｎｅｔＡ（ｋ＋１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＡ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ＋１）}とする）の大きさとを同じにする。

これにより、図２２中の時刻ｔ２の時点では、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ−１）}に起因するノイズに対して、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｎｅｔＡ（ｋ＋１）}に起因するノイズとが打ち消しあうように作用する。同様に、他の時刻においても、寄生容量Ｃ_{ｓ−ｎｅｔＡ}に起因するノイズが打ち消しあう。したがって、本実施形態では、ｎｅｔＡとソース線ＳＬとが交差していても、ソース線ＳＬが伝送するデータ信号にノイズがのり難くなる。

［第３の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第３の実施の形態では、ｎｅｔＢがソース線ＳＬと交差する場合のノイズ対策について説明する。

［ゲートドライバの配置］
図２３を参照しながら、表示領域内でのゲートドライバ１１の配置について説明する。図２３は、表示領域内でのゲートドライバ１１の配置を示す模式図である。なお、図２３におけるアルファベットＡ〜Ｊは、図４に示すＴＦＴ−Ａ〜ＴＦＴ−Ｊに対応している。

隣り合う２つのゲート線ＧＬの間には、ゲートドライバ１１を構成する各素子が分散して配置されている。図２３に示す例では、ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊとに接続されている。

図２３Ａに示すように、ゲートドライバ１１（ｋ−１）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ−１）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋１）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ＋１）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋２）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ＋２）とする）は、ソース線ＳＬと交差する。つまり、本実施形態では、図２４に示すように、各ゲートドライバ１１のｎｅｔＢとソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＢ}が形成されている。

［データ信号のノイズ対策］
上述のように、本実施形態では、各ゲートドライバ１１のｎｅｔＢとソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＢ}が形成されている。そのため、このままでは、ソース線ＳＬが伝送するデータ信号に対して、寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズがのる。

そこで、本実施形態では、図２５に示すように、ｎｅｔＢ（ｋ−１）、ｎｅｔＢ（ｋ）、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ＋２）の何れか２つにおいて、一方の電位が高くなるタイミングで、他方の電位を低くする。例えば、図２５の時刻ｔ１では、ｎｅｔＢ（ｋ−１）及びｎｅｔＢ（ｋ＋１）の電位が低くなり、ｎｅｔＢ（ｋ）及びｎｅｔＢ（ｋ＋２）の電位が高くなる。例えば、図２５の時刻ｔ６では、ｎｅｔＢ（ｋ−１）の電位が高くなり、ｎｅｔＢ（ｋ＋２）の電位が低くなる。

本実施形態では、ｎｅｔＢ（ｋ−１）、ｎｅｔＢ（ｋ）、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ＋２）の何れか２つにおいて、一方の電位変化量と、他方の電位変化量との総和をゼロにする。また、ｎｅｔＢ（ｋ−１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ−１）}とする）の大きさと、ｎｅｔＢ（ｋ）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ）}とする）の大きさと、ｎｅｔＢ（ｋ＋１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋１）}とする）の大きさと、ｎｅｔＢ（ｋ＋２）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}（以下、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋２）}とする）の大きさとを同じにする。

これにより、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ−１）}、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ）}、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋１）}及び寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋２）}のうちの何れか２つにおいて、一方の寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズと、他方の寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズとが打ち消しあうように作用する。例えば、図２５の時刻ｔ１では、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ−１）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ）}に起因するノイズとが打ち消しあい、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋１）}に起因するノイズと、寄生容量Ｃ_{ｓ−ｎｅｔＢ（ｋ＋２）}に起因するノイズとが打ち消しあう。したがって、本実施形態では、ｎｅｔＢとデータ線ＳＬとが交差していても、データ線ＳＬが伝送するデータ信号にノイズがのり難くなる。

［第３の実施の形態の応用例１］
本応用例では、図２６に示すように、隣り合う２つのゲート線ＧＬ（ｋ）とゲート線ＧＬ（ｋ−１）との間に、ゲートドライバ１１（ｋ）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋２）とゲート線ＧＬ（ｋ＋１）との間に、ゲートドライバ１１（ｋ＋２）を構成する各素子が分散して配置されている。なお、図２６におけるアルファベットＡ〜Ｃ、Ｆ〜Ｊは、図４に示すＴＦＴ−Ａ〜ＴＦＴ−Ｃ、ＴＦＴ−Ｆ〜ＴＦＴ−Ｊに対応している。図２６では、ＴＦＴ−Ｄ及びＴＦＴ−Ｅの図示は省略している。

ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

本応用例では、隣り合う２つのゲート線ＧＬ（ｋ−１）とゲート線ＧＬ（ｋ−２）との間に、ゲートドライバ１１（ｋ−１）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋１）とゲート線ＧＬ（ｋ）との間に、ゲートドライバ１１（ｋ＋１）を構成する各素子が分散して配置されている。

ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

ゲートドライバ１１（ｋ）、１１（ｋ＋２）を構成する各素子と、ゲートドライバ１１（ｋ−１）、１１（ｋ＋１）を構成する各素子とは、異なる列の画素ＰＩＸに配置されている。

本応用例において、ｎｅｔＢ（ｋ−１）、ｎｅｔＢ（ｋ）、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ＋２）の電位は、図２５に示すとおりである。そのため、このままでは、ｎｅｔＢ（ｋ＋２）及びｎｅｔＢ（ｋ）と交差するソース線ＳＬが伝送するデータ信号に対して、ｎｅｔＢ（ｋ＋２）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズと、ｎｅｔＢ（ｋ）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズとが、互いに強めあうように作用する。ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ−１）と交差するソース線ＳＬが伝送するデータ信号に対して、ｎｅｔＢ（ｋ＋１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズと、ｎｅｔＢ（ｋ−１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズとが、互いに強めあうように作用する。

そこで、本応用例では、図２６Ａに示すように、ｎｅｔＢ（ｋ−１）及びｎｅｔＢ（ｋ＋１）を延長して、一点鎖線で囲んだ部分に示すように、ｎｅｔＢ（ｋ）及びｎｅｔＢ（ｋ＋２）が交差するソース線ＳＬと交差させる。ｎｅｔＢ（ｋ）及びｎｅｔＢ（ｋ＋２）を延長して、一点鎖線で囲んだ部分に示すように、ｎｅｔＢ（ｋ−１）及びｎｅｔＢ（ｋ＋１）が交差するソース線ＳＬと交差させる。つまり、図２４に示すように、１つのソース線ＳＬに対して、ｎｅｔＢ（ｋ−１）、ｎｅｔＢ（ｋ）、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ＋２）を交差させる。これにより、第３の実施の形態と同様に、ｎｅｔＢとデータ線ＳＬとが交差していても、データ線ＳＬが伝送するデータ信号にノイズがのり難くなる。

［第４の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第４の実施の形態では、ｎｅｔＢがソース線ＳＬと交差する場合のノイズ対策について説明する。

［ゲートドライバの配置］
図２７を参照しながら、表示領域内でのゲートドライバ１１の配置について説明する。図２７は、表示領域内でのゲートドライバ１１の配置を示す模式図である。なお、図２７におけるアルファベットＡ〜Ｃ、Ｆ〜Ｊは、図４に示すＴＦＴ−Ａ〜ＴＦＴ−Ｃ、ＴＦＴ−Ｆ〜ＴＦＴ−Ｊに対応している。図２７では、ＴＦＴ−Ｄ及びＴＦＴ−Ｅの図示は省略している。

隣り合う２つのゲート線ＧＬ（ｋ）とゲート線ＧＬ（ｋ−１）との間に、ゲートドライバ１１（ｋ）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋２）とゲート線ＧＬ（ｋ＋１）との間に、ゲートドライバ１１（ｋ＋２）を構成する各素子が分散して配置されている。

ゲートドライバ１１（ｋ）を構成する各素子と、ゲートドライバ１１（ｋ＋２）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋２）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

図示はしていないが、隣り合う２つのゲート線ＧＬ（ｋ−１）とゲート線ＧＬ（ｋ−２）との間に、ゲートドライバ１１（ｋ−１）を構成する各素子が分散して配置されている。隣り合う２つのゲート線ＧＬ（ｋ＋１）とゲート線ＧＬ（ｋ）との間に、ゲートドライバ１１（ｋ＋１）を構成する各素子が分散して配置されている。

図示はしていないが、ゲートドライバ１１（ｋ−１）を構成する各素子と、ゲートドライバ１１（ｋ＋１）を構成する各素子とは、同じ列の画素ＰＩＸに配置されている。ゲートドライバ１１（ｋ−１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊは、配線１５Ｌを介して、ゲートドライバ１１（ｋ＋１）を構成するＴＦＴ−Ａ〜ＴＦＴ−Ｊと接続されている。

ゲートドライバ１１（ｋ）、１１（ｋ＋２）を構成する各素子と、ゲートドライバ１１（ｋ−１）、１１（ｋ＋１）を構成する各素子とは、異なる列の画素ＰＩＸに配置されている。

図２７Ａに示すように、ゲートドライバ１１（ｋ）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋２）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ＋２）とする）は、ソース線ＳＬと交差する。つまり、本実施形態では、図２８に示すように、ｎｅｔＢ（ｋ）とソース線ＳＬとの交点、及び、ｎｅｔＢ（ｋ＋２）とソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＢ}が形成されている。

図示はしていないが、ゲートドライバ１１（ｋ−１）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ−１）とする）は、ソース線ＳＬと交差する。ゲートドライバ１１（ｋ＋１）のｎｅｔＢ（以下、ｎｅｔＢ（ｋ＋１）とする）は、ソース線ＳＬと交差する。つまり、本実施形態では、ｎｅｔＢ（ｋ−１）とソース線ＳＬとの交点、及び、ｎｅｔＢ（ｋ＋１）とソース線ＳＬとの交点に、寄生容量Ｃ_{ｓ−ｎｅｔＢ}が形成されている。

本実施形態において、ｎｅｔＢ（ｋ）及びｎｅｔＢ（ｋ＋２）の電位は、図２９に示すとおりである。そのため、このままでは、ｎｅｔＢ（ｋ＋２）及びｎｅｔＢ（ｋ）と交差するソース線ＳＬが伝送するデータ信号に対して、ｎｅｔＢ（ｋ＋２）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズと、ｎｅｔＢ（ｋ）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズとが、互いに強めあうように作用する。同様に、ｎｅｔＢ（ｋ＋１）及びｎｅｔＢ（ｋ−１）と交差するソース線ＳＬが伝送するデータ信号に対して、ｎｅｔＢ（ｋ＋１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズと、ｎｅｔＢ（ｋ−１）とソース線ＳＬとの交点に形成される寄生容量Ｃ_{ｓ−ｎｅｔＢ}に起因するノイズとが、互いに強めあうように作用する。

そこで、本実施形態では、図２７Ａに示すように、隣り合う２つのゲート線ＧＬ（ｋ）、ＧＬ（ｋ＋１）の間、及び、隣り合う２つのゲート線ＧＬ（ｋ−１）、ＧＬ（ｋ−２）の間に、配線１９Ａを形成する。配線１９Ａは、クロック信号ＣＫＡを伝送する配線１５Ｌから延びだす。配線１９Ａは、ｎｅｔＢ（ｋ＋２）及びｎｅｔＢ（ｋ）が交差するソース線ＳＬと交差する。これにより、図２９において破線で囲んだ部分に示すように、１つの配線１９Ａに起因するノイズのみが、ｎｅｔＢ（ｋ＋２）及びｎｅｔＢ（ｋ）と交差するソース線ＳＬが伝送するデータ信号にのる。つまり、本実施形態では、ｎｅｔＢとデータ線ＳＬとが交差していても、データ線ＳＬが伝送するデータ信号にノイズがのり難くなる。

［第４の実施の形態の応用例］
本応用例では、図３０Ａに示すように、ｎｅｔＢ（１）とｎｅｔＢ（３）との間、ｎｅｔＢ（３）とｎｅｔＢ（５）との間、及び、ｎｅｔＢ（５）とｎｅｔＢ（７）との間に、配線１９Ａが形成されている。配線１９Ａは、クロック信号ＣＫＡを伝送する配線１５Ｌから延び、データ信号を伝送するソース線ＳＬと交差する。ｎｅｔＢ（１）と、ｎｅｔＢ（３）と、ｎｅｔＢ（５）と、ｎｅｔＢ（７）と、３つの配線１９Ａとにより、１つの配線群２１Ａが形成されている。

本応用例では、図３０Ｂに示すように、ｎｅｔＢ（２）とｎｅｔＢ（４）との間、ｎｅｔＢ（４）とｎｅｔＢ（６）との間、及び、ｎｅｔＢ（６）とｎｅｔＢ（８）との間に、配線１９Ｂが形成されている。配線１９Ｂは、クロック信号ＣＫＢを伝送する配線１５Ｌから延び、データ信号を伝送するソース線ＳＬと交差する。ｎｅｔＢ（１）と、ｎｅｔＢ（３）と、ｎｅｔＢ（５）と、ｎｅｔＢ（７）と、３つの配線１９Ｂとにより、１つの配線群２１Ｂが形成されている。

なお、図３０Ａ及び図３０Ｂにおいて、ソース線ＳＬは同じものを示している。つまり、本応用例では、１つのソース線ＳＬに対して、８つのｎｅｔＢ、３つの配線１９Ａ及び３つの配線１９Ｂが交差している。

図３１は、ｎｅｔＢの電位と、クロック信号ＣＫＡ、ＣＫＢとの関係を示すタイミングチャートである。なお、図３１の上段には、配線群２１ＡにおけるｎｅｔＢの電位とクロック信号ＣＫＡとの関係を示している。図３１の下段には、配線群２１ＢにおけるｎｅｔＢの電位とクロック信号ＣＫＢとの関係を示している。

図３１に示すように、配線群２１Ａにおいては、表示期間のうち、時刻ｔ１及び時刻ｔ２において、ｎｅｔＢ（３）の電位が変化しない。そのため、時刻ｔ１及び時刻ｔ２においては、ノイズが相殺される。時刻ｔ３及び時刻ｔ４において、ｎｅｔＢ（５）の電位が変化しない。そのため、時刻ｔ３及び時刻ｔ４においては、ノイズが相殺される。時刻ｔ５及び時刻ｔ６において、ｎｅｔＢ（７）の電位が変化しない。そのため、時刻ｔ５及び時刻ｔ６においては、ノイズが相殺される。時刻ｔ７及びｔ８においては、破線で囲んだ部分に示すように、ｎｅｔＢ（７）の電位変化に起因するノイズのみが、ソース線ＳＬが伝送するデータ信号にのる。

図３１に示すように、配線群２１Ｂにおいては、表示期間のうち、時刻ｔ１において、ｎｅｔＢ（２）の電位が変化しない。そのため、時刻ｔ１においては、ノイズが相殺される。時刻ｔ２及び時刻ｔ３において、ｎｅｔＢ（４）の電位が変化しない。そのため、時刻ｔ２及び時刻ｔ３においては、ノイズが相殺される。時刻ｔ４及び時刻ｔ５において、ｎｅｔＢ（６）の電位が変化しない。そのため、時刻ｔ４及び時刻ｔ５においては、ノイズが相殺される。時刻ｔ６及びｔ７においては、ｎｅｔＢ（８）の電位が変化しない。そのため、ノイズが相殺される。時刻ｔ８においては、破線で囲んだ部分に示すように、ｎｅｔＢ（８）の電位変化に起因するノイズのみが、ソース線ＳＬが伝送するデータ信号にのる。

したがって、本応用例においては、第４の実施の形態と同様に、ｎｅｔＢとデータ線ＳＬとが交差していても、データ線ＳＬが伝送するデータ信号にノイズがのり難くなる。

［第５の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第５の実施の形態では、ソース線ＳＬと配線１５Ｌとの間に形成される寄生容量に起因するノイズの対策について説明する。

図３２は、配線１５Ｌの配置例を示す模式図である。配線１５Ｌは、隣り合う２つのソース線ＳＬからの距離が略同じとなる位置に配置される。この場合、一方のソース線ＳＬと配線１５Ｌとの間に形成される寄生容量と、他方のソース線ＳＬと配線１５Ｌとの間に形成される寄生容量とを同じにすることができる。そのため、これらの寄生容量に起因するノイズを低減することができる。なお、ソース線ＳＬ及び配線１５Ｌは、図３３に示すように、屈曲していてもよい。

［第６の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第６の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌと補助容量配線とが交差する場合について説明する。

図３４は、液晶の動作モードがＶＡ方式である場合の画素の等価回路を示す。ＶＡ方式では、図３４に示すように、補助容量配線７０が形成されている。

補助容量配線７０は、画素電極７２との間に、補助容量７４を形成する。補助容量７４は、画像を表示するときに、画素電極７２の電位を所望の電位に維持するための電荷を蓄える。補助容量配線７０には、補助容量７４に電荷を蓄えるための電位が与えられる。

補助容量配線７０は、クロック信号ＣＫＡを伝送する配線１５Ｌと、クロック信号ＣＫＢを伝送する配線１５Ｌと交差する。クロック信号ＣＫＡを伝送する配線１５Ｌと、補助容量配線７０との交点には、寄生容量Ｃ_{ｓｌ−ｃｌ（Ａ）}が形成される。クロック信号ＣＫＢを伝送する配線１５Ｌと、補助容量配線７０との交点には、寄生容量Ｃ_{ｓｌ−ｃｌ（Ｂ）}が形成される。

本実施形態では、補助容量配線７０について、以下の式（１３）を満たすように、クロック信号ＣＫＡの振幅、つまり、クロック信号ＣＫＡを伝送する配線１５Ｌにおける電位の変化量ΔＶ_（Ａ）と、クロック信号ＣＫＢの振幅、つまり、クロック信号ＣＫＢを伝送する配線１５Ｂにおける電位の変化量ΔＶ_（Ｂ）と、寄生容量Ｃ_{ｓｌ−ｃｌ（Ａ）}と、寄生容量Ｃ_{ｓｌ−ｃｌ（Ｂ）}とを設定する。

本実施形態では、ΔＶ_（Ａ）と、ΔＶ_（Ｂ）とは同じ大きさである。Ｃ_{ｓｌ−ｃｌ（Ａ）}と、Ｃ_{ｓｌ−ｃｌ（Ｂ）}とは同じ大きさである。したがって、寄生容量Ｃ_{ｓｌ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｓｌ−ｃｌ（Ｂ）}の数、つまり、１つの補助容量配線７０に対して、クロック信号ＣＫＡを伝送する配線１５Ｌが交わる回数と、クロック信号ＣＫＢを伝送する配線１５Ｌが交わる回数とを同じにすることにより、寄生容量Ｃ_{ｓｌ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｓｌ−ｃｌ（Ｂ）}に起因するノイズとが打ち消しあう。その結果、クロック信号ＣＫＡを伝送する配線１５Ｌ及びクロック信号ＣＫＢを伝送する配線１５Ｌと交差する補助容量配線７０に印加される電位にノイズが重畳しにくくなる。

ここで、補助容量配線７０の電位は、補助容量７４を介して、画素電極７２の電位に影響を与える。そのため、補助容量配線７０の電位にノイズが重畳しにくくなると、画素電極７２の電位がノイズの影響を受け難くなる。つまり、液晶層に印加される電圧がノイズの影響を受け難くなる。

［第７の実施の形態］
第１の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌから延びだす配線１７Ａ、１７Ｂとソース線ＳＬとが交差する場合について説明した。第７の実施の形態では、クロック信号ＣＫＡ、ＣＫＢを伝送する配線１５Ｌとコモン配線とが交差する場合について説明する。

図３５は、液晶の動作モードがＩＰＳ方式又はＦＦＳ方式である場合の画素の等価回路を示す。これらの方式では、図３５に示すように、コモン配線８０が形成されている。

コモン配線８０は、アクティブマトリクス基板２０ａに形成されている。コモン配線８０は、コモン電極と電気的に接続されている。コモン電極は、画素電極８４との間で横電界を形成する。コモン配線８０は、画素電極８４との間に、画素容量８６を形成する。画素容量８６は、画像を表示するときに、画素電極８４の電位を所望の電位に維持するための電荷を蓄える。コモン配線８０には、画素容量８６に電荷を蓄えるための電位が与えられる。

コモン配線８０は、クロック信号ＣＫＡを伝送する配線１５Ｌと、クロック信号ＣＫＢを伝送する配線１５Ｌと交差する。クロック信号ＣＫＡを伝送する配線１５Ｌと、コモン配線８０との交点には、寄生容量Ｃ_{ｃ−ｃｌ（Ａ）}が形成される。クロック信号ＣＫＢを伝送する配線１５Ｌと、コモン配線８０との交点には、寄生容量Ｃ_{ｃ−ｃｌ（Ｂ）}が形成される。

本実施形態では、コモン配線８０について、以下の式（１４）を満たすように、クロック信号ＣＫＡの振幅、つまり、クロック信号ＣＫＡを伝送する配線１５Ｌにおける電位の変化量ΔＶ_（Ａ）と、クロック信号ＣＫＢの振幅、つまり、クロック信号ＣＫＢを伝送する配線１５Ｂにおける電位の変化量ΔＶ_（Ｂ）と、寄生容量Ｃ_{ｃ−ｃｌ（Ａ）}と、寄生容量Ｃ_{ｃ−ｃｌ（Ｂ）}とを設定する。

本実施形態では、ΔＶ_（Ａ）と、ΔＶ_（Ｂ）とは同じ大きさである。Ｃ_{ｃ−ｃｌ（Ａ）}と、Ｃ_{ｃ−ｃｌ（Ｂ）}とは同じ大きさである。したがって、寄生容量Ｃ_{ｃ−ｃｌ（Ａ）}の数と寄生容量Ｃ_{ｃ−ｃｌ（Ｂ）}の数、つまり、１つのコモン配線８０に対して、クロック信号ＣＫＡを伝送する配線１５Ｌが交わる回数と、クロック信号ＣＫＢを伝送する配線１５Ｌが交わる回数とを同じにすることにより、寄生容量Ｃ_{ｃ−ｃｌ（Ａ）}に起因するノイズと、寄生容量Ｃ_{ｃ−ｃｌ（Ｂ）}に起因するノイズとが打ち消しあう。その結果、クロック信号ＣＫＡを伝送する配線１５Ｌ及びクロック信号ＣＫＢを伝送する配線１５Ｌと交差するコモン配線８０に印加される電位にノイズが重畳しにくくなる。

ここで、コモン配線８０の電位は、液晶層８２及び画素容量８６を介して、画素電極８４の電位に影響を与える。そのため、コモン配線８０の電位にノイズが重畳しにくくなると、画素電極８４の電位がノイズの影響を受け難くなる。つまり、液晶層８２に印加される電圧がノイズの影響を受け難くなる。

［第７の実施の形態の応用例］
図３５に示すように、コモン配線８０は、アクティブマトリクス基板２０ａに形成され、画素電極８４との間で画素容量８６を形成する。そのため、コモン配線８０は、透明な導電膜で形成される。

ここで、図３６Ａに示すように、コモン配線８０が透明な導電層８０Ａのみからなる場合、コモン配線８０のシート抵抗が大きくなる。そのため、図３６Ｂに示すように、電位の変動が局所的にとどまり、互いに逆位相のノイズを相殺できない場合がある。

そこで、本応用例では、図３７Ａに示すように、コモン配線８０は、透明な導電層８０Ａと、複数の金属配線８０Ｂとを備える。導電層８０Ａは、例えば、インジウム酸化錫膜である。金属配線８０Ｂは、導電層８０Ａに接して形成されている。金属配線８０Ｂは、導電層８０Ａよりも高い導電率を有しており、例えば、アルミニウム等の金属からなる。金属配線８０Ｂは、コモン配線８０に沿って延びている。つまり、金属配線８０Ｂは、導電層８０Ａに沿って延びている。複数の金属配線８０Ｂは、導電層８０Ａの幅方向（コモン配線８０の幅方向）に所定の間隔で並んでいる。

本応用例では、コモン配線８０のシート抵抗を下げることができる。その結果、コモン配線８０において、電位の変動が局所的にとどまるのを回避して、互いに逆位相のノイズを相殺することができる。

［第８の実施の形態］
図３８及び図３９を参照しながら、本発明の第８の実施の形態について説明する。クロック信号ＣＫＡ及びクロック信号ＣＫＢを切り替えるときの波形は、図３８に示すものであってもよい。このような波形は、例えば、図３９に示す回路９０によって実現される。

回路９０は、表示制御回路４（図３参照）内に配置される。回路９０は、生成部９２と、信号供給線９４１と、信号供給線９４２と、スイッチ９４Ａと、スイッチ９４Ｂと、端子９４Ｃと、端子９４Ｄと、接続線９８と、抵抗９８Ａと、スイッチ９８Ｂと、制御部１００とを含む。

生成部９２は、クロック信号ＣＫＡ及びクロック信号ＣＫＢを生成する。生成部９２には、信号供給線９４１及び信号供給線９４２が接続されている。

信号供給線９４１には、端子９４Ｃが接続されている。端子９４Ｃは、クロック信号ＣＫＡを伝送する配線１５Ｌに接続されている。信号供給線９４１には、スイッチ９４Ａが配置されている。スイッチ９４Ａは、クロック信号ＣＫＡを伝送する配線１５Ｌと生成部９２とが電気的に接続された状態と接続されていない状態とを切り替える。

信号供給線９４２には、端子９４Ｄが接続されている。端子９４Ｄは、クロック信号ＣＫＢを伝送する配線１５Ｌに接続されている。信号供給線９４２には、スイッチ９４Ｂが配置されている。スイッチ９４Ｂは、クロック信号ＣＫＢを伝送する配線１５Ｌと生成部９２とが電気的に接続された状態と接続されていない状態とを切り替える。

接続線９８は、信号供給線９４１と信号供給線９４２とを接続する。接続線９８には、抵抗９８Ａと、スイッチ９８Ｂとが配置されている。スイッチ９８Ｂは、信号供給線９４１と信号供給線９４２とが電気的に接続された状態と接続されていない状態とを切り替える。

制御部１００は、スイッチ９４Ａ、スイッチ９４Ｂ及びスイッチ９８Ｂの動作を制御する。具体的には、以下のとおりである。

クロック信号ＣＫＡ及びクロック信号ＣＫＢの位相を切り替えるタイミングでは、クロック信号ＣＫＡを伝送する配線１５Ｌ及びクロック信号ＣＫＢを伝送する配線１５Ｌが生成部９２と電気的に接続されていない状態にする。また、信号供給線９４１が信号供給線９４２と電気的に接続されている状態にする。

クロック信号ＣＫＡ及びクロック信号ＣＫＢの位相を切り替えるタイミング以外では、クロック信号ＣＫＡを伝送する配線１５Ｌ及びクロック信号ＣＫＢを伝送する配線１５Ｌが生成部９２と電気的に接続されている状態にする。また、信号供給線９４１が信号供給線９４２と電気的に接続されていない状態にする。

本実施の形態では、信号供給線９４１と信号供給線９４２との間で電荷を移動させることにより、クロック信号ＣＫＡ及びクロック信号ＣＫＢの位相の切替を補助することができる。そのため、電力の消費を抑えることができる。

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形、又は組み合わせて実施することが可能である。

Claims (12)

1. 表示領域に画像を表示する表示装置であって、
   前記画像の表示に寄与する電位が与えられる複数の信号線と、
   前記複数の信号線とは別に設けられた複数のゲート線と、
   前記複数のゲート線に接続され、前記複数のゲート線の電位を制御する駆動部とを備え、
   前記駆動部は、
   前記表示領域内に配置され、前記複数のゲート線の各々に少なくとも１つ接続される複数のゲートドライバと、
   前記複数のゲートドライバの何れかを動作させるための電位が与えられ、前記複数の信号線の何れかと交差する複数の配線とを含み、
   前記複数の配線は、
   第１配線と、
   前記第１配線と交差する信号線に対して、前記第１配線とは異なる位置で交差する第２配線とを含み、
   前記駆動部は、
   所定のタイミングで、前記第１配線の電位を切り替え、
   前記第１配線の電位を切り替えるタイミングで、前記第１配線において電位を切り替える方向とは反対の方向に、前記第２配線の電位を切り替える、表示装置。
2. 請求項１に記載の表示装置であって、
   前記第１配線及び前記第２配線と交差する信号線は、画像の表示に用いられるデータ信号を伝送するデータ線である、表示装置。
3. 請求項１又は２に記載の表示装置であって、さらに、
   前記表示領域内に形成された複数の画素と、
   前記複数の画素の各々に配置された薄膜トランジスタと、
   前記薄膜トランジスタに接続された画素電極と、
   前記画素電極との間で補助容量を形成する補助容量配線とを備え、
   前記第１配線及び前記第２配線と交差する信号線は、前記補助容量配線である、表示装置。
4. 請求項１又は２に記載の表示装置であって、さらに、
   前記表示領域内に形成された複数の画素と、
   前記複数の画素の各々に配置された薄膜トランジスタと、
   前記薄膜トランジスタに接続された画素電極と、
   前記画素電極が形成された基板に設けられ、前記画素電極との間に画素容量を形成するコモン配線とを備え、
   前記第１配線及び前記第２配線と交差する信号線は、前記コモン配線である、表示装置。
5. 請求項４に記載の表示装置であって、
   前記コモン配線は、
   透明導電層と、
   前記透明導電層上に形成され、前記コモン配線に沿って延び、且つ、前記コモン配線の幅方向に所定の間隔で並ぶ複数の金属配線とを含む、表示装置。
6. 請求項１〜５の何れか１項に記載の表示装置であって、
   前記第１配線と前記第１配線が交差する信号線との交点には、第１寄生容量が形成されており、
   前記第１配線が交差する信号線と前記第２配線との交点には、第２寄生容量が形成されており、
   前記第１寄生容量と前記第１配線における電位変化量との積と、前記第２寄生容量と前記第２配線における電位変化量との積との総和の絶対値が、前記第１寄生容量と前記第１配線における電位変化量との積の絶対値、又は、前記第２寄生容量と前記第２配線における電位変化量との積の絶対値よりも小さい、表示装置。
7. 請求項１〜５の何れか１項に記載の表示装置であって、
   前記複数の配線は、前記第１配線と同じ数の前記第２配線を含む、表示装置。
8. 請求項１〜５の何れか１項に記載の表示装置であって、
   前記駆動部は、さらに、
   前記複数のゲートドライバの各々に対して、第１クロック信号と、前記第１クロック信号とは逆位相の第２クロック信号とを供給する信号供給部と、
   前記第１クロック信号を伝送する複数の第１クロック信号線と、
   前記第２クロック信号を伝送する複数の第２クロック信号線とを含み、
   前記複数のゲートドライバの何れかに接続された第１クロック信号線は、前記複数の信号線の何れかと交差する第１配線部を含み、
   前記複数のゲートドライバの何れかに接続された第２クロック信号線は、前記第１配線部が交差する信号線に対して、前記第１配線部とは異なる位置で交差する第２配線部を含み、
   前記第１配線部が、前記第１配線であり、
   前記第２配線部が、前記第２配線である、表示装置。
9. 請求項８に記載の表示装置であって、
   前記信号供給部は、
   前記第１クロック信号及び前記第２クロック信号を生成する生成部と、
   前記複数の第１クロック信号線の何れかと前記生成部とを接続し、前記第１クロック信号を伝送する第１信号供給線と、
   前記第１信号供給線に配置され、前記第１クロック信号線と前記生成部とが電気的に接続された状態と接続されていない状態とを切り替える第１スイッチと、
   前記複数の第２クロック信号線の何れかと前記生成部とを接続し、前記第２クロック信号を伝送する第２信号供給線と、
   前記第２信号供給線に配置され、前記第２クロック信号線と前記生成部とが電気的に接続された状態と接続されていない状態とを切り替える第２スイッチと、
   前記第１信号供給線と前記第２信号供給線とを接続する接続線と、
   前記接続線に配置された抵抗と、
   前記接続線に配置され、前記第１信号供給線と前記第２信号供給線とが電気的に接続された状態と接続されていない状態とを切り替える第３スイッチと、
   前記第１スイッチ、前記第２スイッチ及び前記第３スイッチの動作を制御し、前記第１クロック信号及び前記第２クロック信号の位相を切り替えるタイミングでは、前記第１クロック信号線及び前記第２クロック信号線が前記生成部と電気的に接続されておらず、且つ、第１信号供給線が第２信号供給線と電気的に接続された状態とし、前記第１クロック信号及び前記第２クロック信号の位相を切り替えるタイミング以外では、前記第１クロック信号線及び前記第２クロック信号線が前記生成部と電気的に接続され、且つ、前記第１信号供給線が前記第２信号供給線と電気的に接続されていない状態とする制御部とを備える、表示装置。
10. 請求項１〜５の何れか１項に記載の表示装置であって、
    前記複数の配線は、さらに、
    前記第１配線及び前記第２配線が交差する信号線に対して、前記第１配線及び前記第２配線とは異なる位置で交差する第３配線を含み、
    前記第１配線が交差する信号線と前記第１配線との交点には、第１寄生容量が形成されており、
    前記第１配線が交差する信号線と前記第２配線との交点には、第２寄生容量が形成されており、
    前記第１配線が交差する信号線と前記第３配線との交点には、第３寄生容量が形成されており、
    前記複数のゲートドライバは、
    前記複数のゲート線の何れかに接続され、前記第１配線を含む第１ゲートドライバと、
    前記第１ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、前記第２配線を含む第２ゲートドライバと、
    前記第１ゲートドライバが接続されたゲート線、及び、前記第２ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、前記第３配線を含む第３ゲートドライバとを含み、
    前記駆動部は、
    前記第１配線の電位を低くし、
    前記第１配線の電位を低くするタイミングで、前記第２配線の電位を高くし、
    前記第１配線の電位を低くするタイミングで、前記第３配線の電位を高くし、
    前記第１寄生容量と前記第１配線における電位変化量との積と、前記第２寄生容量と前記第２配線における電位変化量との積と、前記第３寄生容量と前記第３配線における電位変化量との積との総和の絶対値が、前記第１寄生容量と前記第１配線における電位変化量との積の絶対値、前記第２寄生容量と前記第２配線における電位変化量との積の絶対値、及び、前記第３寄生容量と前記第３配線における電位変化量との積の絶対値の何れかよりも小さい、表示装置。
11. 請求項１〜５の何れか１項に記載の表示装置であって、
    前記複数の配線は、
    Ｎ本の前記第１配線と、（Ｎ−１）本の前記第２配線とからなる配線群を含み、
    前記駆動部は、
    Ｎ本の前記第１配線の何れかについては、残りの前記第１配線及び前記第２配線において電位を切り替えるタイミングで、電位を切り替えない、表示装置。
12. 請求項１〜５の何れか１項に記載の表示装置であって、
    前記駆動部は、さらに、
    前記複数のゲートドライバの各々に対して、クロック信号を供給する信号供給部と、
    前記クロック信号を伝送する複数のクロック信号線とを含み、
    前記複数の信号線は、所定の方向に並んで配置され、
    前記複数のクロック信号線の各々は、前記所定の方向で隣り合う２つの信号線の間に配置される信号線部を含み、
    前記所定の方向において、前記隣り合う２つの信号線の一方と前記信号線部との離隔距離は、前記隣り合う２つの信号線の他方と前記信号線部との離隔距離と同じである、表示装置。

Images