JP2016197148A - 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機 - Google Patents

Abstract

【課題】液晶表示装置の表示品位を高める。
【解決手段】第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備え、第１および第２容量配線それぞれに容量信号が供給され、一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とが設けられている。
【選択図】図３

Description

本発明は、液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機に関する。

特許文献１には、１画素に設けた第１画素電極および第２画素電極それぞれを、別々のトランジスタを介して同一データ信号線および同一走査信号線に接続するともに、第１画素電極と容量を形成する容量配線と、第２画素電極を容量を形成する容量配線とに異なる容量信号を供給することで、１画素内に明サブ画素と暗サブ画素とを形成する駆動方法が開示されている。

日本国公開特許公報２００４−６２１４６（公開日：２００４年２月２６日）

前記駆動方法においては、走査信号線がアクティブ状態から非アクティブ状態になるタイミングで容量信号にリップルが発生し、これによって、明サブ画素と暗サブ画素とが適正に形成されない現象が起こりうることが見いだされた。本発明の目的の１つは、このような現象を抑えて表示品位を高めることにある。

本液晶表示装置は、第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備え、第１および第２容量配線それぞれに、第１および第２電位が交互に供給され、一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とが設けられていることを特徴とする。

前記構成によれば、谷期間における電位降下および電位上昇が寄与して第１および第２容量配線それぞれに生じるリップルが抑制される。これにより、明サブ画素と暗サブ画素とを適正に形成することができる。

本液晶表示装置の概略構成を示す模式図である。 実施の形態１の液晶パネルの構成を示す回路図である。 （ａ）〜（ｃ）は、実施の形態１の本液晶表示装置の駆動方法を示す模式図である。 実施の形態１の液晶表示装置の駆動方法を示すタイミングチャートである。 本液晶表示装置の具体的構成を示す模式図である。 実施の形態２の液晶表示装置の駆動方法を示すタイミングチャートである。 実施の形態３の液晶表示装置の駆動方法を示すタイミングチャートである。 実施の形態３の液晶表示装置の別駆動方法を示すタイミングチャートである。 実施の形態４の液晶表示装置の駆動方法を示すタイミングチャートである。 （ａ）〜（ｃ）は、実施の形態５の本液晶表示装置の駆動方法を示す模式図である。 （ａ）（ｂ）は、実施の形態６の液晶ＴＶの構成を示す模式図である。 参考例である液晶表示装置の駆動方法を示すタイミングチャートである。

本発明の実施の形態を図１〜図１２に基づいて以下に説明する。

図１は、本液晶表示装置の構成を示す模式図である。図１に示すように、液晶表示装置２は、液晶パネル３と、バックライト４と、液晶パネル３の複数の走査信号線（例えば、走査信号線ＧＬｊ）を駆動するゲートドライバ６と、液晶パネル３の複数のデータ信号線（例えば、データ信号線ＤＬ１・ＤＬ２）を駆動するソースドライバ７と、液晶パネル３の複数の容量配線（例えば、容量配線ＣＬｉ・ＣＬｊ）を駆動するＣＳドライバ８と、ゲートドライバ６およびソースドライバ７並びにＣＳドライバ８を制御する表示制御回路１０とを備える。液晶パネル３には、ｊ番目の走査信号線ＧＬｊおよびデータ信号線ＤＬの交差部分に画素ＰＸｊが形成されている。

〔実施の形態１〕
図２は、図１の液晶パネル３の構成を示す回路図である。図２に示すように、画素ＰＸｊは、第１画素電極ＰＥ１および第２画素電極ＰＥ２を含み、第１画素電極ＰＥ１および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ１が形成され、第２画素電極ＰＥ２および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ２が形成される。

第１画素電極ＰＥ１は、トランジスタＴＲ１を介してデータ信号線ＤＬ１および走査信号線ＧＬｊに接続され、第１画素電極ＰＥ１と容量配線ＣＬｉとの間には補助容量Ｃ１が形成されている。同様に、第２画素電極ＰＥ２は、トランジスタＴＲ２を介してデータ信号線ＤＬ１および走査信号線ＧＬｊに接続され、第２画素電極ＰＥ２と容量配線ＣＬｊとの間には補助容量Ｃ２が形成されている。

また、画素ＰＸｋは、第３画素電極ＰＥ３および第４画素電極ＰＥ４を含み、第３画素電極ＰＥ３および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ３が形成され、第４画素電極ＰＥ４および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ４が形成される。

第３画素電極ＰＥ３は、トランジスタＴＲ３を介して、データ信号線ＤＬ１に隣接するデータ信号線ＤＬ２および走査信号線ＧＬｋに接続され、第３画素電極ＰＥ３と容量配線ＣＬｊとの間には補助容量Ｃ３が形成されている。同様に、第４画素電極ＰＥ４は、トランジスタＴＲ４を介してデータ信号線ＤＬ２および走査信号線ＧＬｋに接続され、第４画素電極ＰＥ４と容量配線ＣＬｋとの間には補助容量Ｃ４が形成されている。

なお、ＣＳドライバ８には１２本の幹配線（幹配線Ｍ１・Ｍ２を含む）が設けられており、容量配線ＣＬｉはＣＳ幹配線Ｍ１に接続され、容量配線ＣＬｊはＣＳ幹配線Ｍ２に接続され、容量配線ＣＬｋはＣＳ幹配線Ｍ３に接続されている。

以上のように、液晶表示装置２は、１画素列に２本のデータ信号線を配したダブルソース構造であり、走査信号線は２本ずつ（例えば、走査信号線ＧＬｊと走査信号線１６ＧＬｋ）同時選択され、画素ＰＸｊおよび画素ＰＸｋの４つの画素電極（第１〜第４画素電極ＰＥ１〜ＰＥ４）に同時にデータ信号が書き込まれる。なお、以下では、主として画素ＰＸｊと、画素ＰＸｊに接続される走査信号線ＧＬｊおよびデータ信号線ＤＬ１と、画素ＰＸｊ（サブ画素ＳＰ１・ＳＰ２）と容量を形成する容量配線ＣＬｉ・ＣＬｊについて説明していく。

図３（ａ）・（ｂ）は、本実施の形態の液晶表示装置の駆動方法を示すタイミングチャートである。走査信号線を２本ずつ順次走査するゲートドライバ６は、例えば、走査信号線ＧＬｊにゲートパルスＧＰｊを供給することでこれを選択する。ソースドライバ７は、データ信号線ＤＬ１にデータ信号ＤＳを供給する。ＣＳドライバ８は、ＣＳ幹配線Ｍ１を介して容量配線ＣＬｉに第１容量信号ＣＳｉを供給するとともに、ＣＳ幹配線Ｍ２を介して容量配線ＣＬｊに第２容量信号ＣＳｊを供給する。

図３（ａ）・（ｂ）に示すように、第１容量信号ＣＳｉおよび第２容量信号ＣＳｊはともに、第１電位（以下、適宜「Ｌｏｗ」と記載）と第１電位よりも高い第２電位（以下、適宜「Ｈｉｇｈ」と記載）とが交互に入れ替わる信号であり、互いに位相が半周期分ずれた反転関係にある。

図３（ｃ）に示すように、ゲートパルスＧＰｊは、谷期間Ｕ１を挟んで並ぶ２つのサブパルスＡ１・Ｂ１からなる。すなわち、各垂直走査期間には、走査信号線ＧＬｊについて、電位が上昇して最大レベル（Ｈｉｇｈ）へ至る第１タイミングＴ１と、電位が下降して最小レベル（Ｌｏｗ）に至る第２タイミングＴ２と、第１タイミングＴ１および第２タイミングＴ２間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間Ｕ１とが設けられている。なお、走査信号線ＧＬｊは、その電位が最小レベル以上閾値レベル未満の時に非アクティブ状態、その電位が前記閾値レベル以上最大レベル以下のときにアクティブ状態となる。ここでは、走査信号線ＧＬｊにゲートパルスＧＰｊが供給される選択期間のうち、サブパルスＡ１に対応する期間に、データ信号線ＤＬ１から第１および第２画素電極ＰＥ１・ＰＥ２にプリチャージが行われ、サブパルスＢ１に対応する期間（書き込み期間）に、データ信号線ＤＬ１から第１および第２画素電極ＰＥ１・ＰＥ２にデータ信号が書き込まれる（本チャージ）。

図３（ａ）に示すように、第１垂直走査期間内の選択期間（第１選択期間）に第１容量信号ＣＳｉがＬｏｗ、第２容量信号ＣＳｊがＨｉｇｈとなっており、この選択期間で第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性のデータ信号が書き込まれた後に、第１容量信号ＣＳｉがＨｉｇｈに、第２容量信号ＣＳｊがＬｏｗに反転する。

第１および第２容量信号ＣＳｉ・ＣＳｊは、第１垂直走査期間内の選択期間から第２垂直走査期間内の選択期間までの１フレーム期間ＦＰの実効電位が、第１電位（Ｌｏｗ）および第２電位（Ｈｉｇｈ）の中間値である第３電位（例えば、共通電極ＣＯＭの電位である共通電位Ｖｃｏｍ）である。

このように、１フレーム期間ＦＰの第１容量信号ＣＳｉの実効値が第３電位であり、第１垂直走査期間の選択期間終了時（トランジスタＴＲ１のＯＦＦ時）の第１容量信号ＣＳｉがＬｏｗ（第１電位）であるため、第１画素電極ＰＥ１（容量配線ＣＬ１と容量Ｃ１を形成）の実効値は、第１垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（プラス）から引き上げられる。これにより、第１画素電極ＰＥ１を含むサブ画素ＳＰ１は、データ信号の想定よりも明るい明サブ画素となる。

また、１フレーム期間ＦＰの第１容量信号ＣＳｊの実効値が第３電位であり、第１垂直走査期間の選択期間終了時（トランジスタＴＲ２のＯＦＦ時）の第２容量信号ＣＳｊがＨｉｇｈ（第２電位）であるため、第２画素電極ＰＥ２（容量配線ＣＬ２と容量Ｃ２を形成）の１フレーム期間ＦＰの実効値は、第１垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（プラス）から引き下げられる。これにより、第２画素電極ＰＥ２を含むサブ画素ＳＰ２は、データ信号の想定よりも暗い暗サブ画素となる。

図３（ａ）に示すように、第２垂直走査期間内の選択期間（第２選択期間）に第１容量信号ＣＳｉがＨｉｇｈ、第２容量信号ＣＳｊがＬｏｗとなっており、この選択期間で第１および第２画素電極ＰＥ１・ＰＥ２にプラス極性のデータ信号が書き込まれた後に、第１容量信号ＣＳｉがＬｏｗに、第２容量信号ＣＳｊがＨｉｇｈに反転する。

第１および第２容量信号ＣＳｉ・ＣＳｊは、第２垂直走査期間内の選択期間から第３垂直走査期間内の選択期間までの１フレーム期間の実効電位が、第１電位（Ｌｏｗ）および第２電位（Ｈｉｇｈ）の中間値である第３電位（例えば、共通電位Ｖｃｏｍ）である。

このように、１フレーム期間の第１容量信号ＣＳｉの実効値が第３電位であり、第２垂直走査期間の選択期間終了時（トランジスタＴＲ１のＯＦＦ時）の第１容量信号ＣＳｉがＨｉｇｈ（第２電位）であるため、第１画素電極ＰＥ１（容量配線ＣＬ１と容量Ｃ１を形成）の実効値は、第２垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（プラス）から引き下げられる。これにより、第１画素電極ＰＥ１を含むサブ画素ＳＰ１は、データ信号の想定よりも暗い暗サブ画素となる。

また、１フレーム期間の第１容量信号ＣＳｊの実効値が第３電位であり、第２垂直走査期間の選択期間終了時（トランジスタＴＲ２のＯＦＦ時）の第２容量信号ＣＳｊがＬｏｗ（第１電位）であるため、第２画素電極ＰＥ２（容量配線ＣＬ２と容量Ｃ２を形成）の１フレーム期間の実効値は、第２垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（プラス）から引き上げられる。これにより、第２画素電極ＰＥ２を含むサブ画素ＳＰ２は、データ信号の想定よりも明るい明サブ画素となる。

図３（ｂ）に示すように、第３垂直走査期間内の選択期間（第３選択期間）に第１容量信号ＣＳｉがＨｉｇｈ、第２容量信号ＣＳｊがＬｏｗとなっており、この選択期間で第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性のデータ信号が書き込まれた後に、第１容量信号ＣＳｉがＬｏｗに、第２容量信号ＣＳｊがＨｉｇｈに反転する。

第１および第２容量信号ＣＳｉ・ＣＳｊは、第３垂直走査期間内の選択期間から第４垂直走査期間内の選択期間までの１フレーム期間の実効電位が、第３電位（例えば、共通電位Ｖｃｏｍ）である。

このように、１フレーム期間の第１容量信号ＣＳｉの実効値が第３電位であり、第３垂直走査期間の選択期間終了時（トランジスタＴＲ１のＯＦＦ時）の第１容量信号ＣＳｉがＨｉｇｈ（第２電位）であるため、第１画素電極ＰＥ１（容量配線ＣＬ１と容量Ｃ１を形成）の実効値は、第３垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（マイナス）から引き下げられる。これにより、第１画素電極ＰＥ１を含むサブ画素ＳＰ１は、データ信号の想定よりも明るい明サブ画素となる。

また、１フレーム期間の第１容量信号ＣＳｊの実効値が第３電位であり、第３垂直走査期間の選択期間終了時（トランジスタＴＲ２のＯＦＦ時）の第２容量信号ＣＳｊがＬｏｗ（第１電位）であるため、第２画素電極ＰＥ２（容量配線ＣＬ２と容量Ｃ２を形成）の１フレーム期間の実効値は、第３垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（マイナス）から引き上げられる。これにより、第２画素電極ＰＥ２を含むサブ画素ＳＰ２は、データ信号の想定よりも暗い暗サブ画素となる。

図３（ｂ）に示すように、第４垂直走査期間内の選択期間（第４選択期間）に第１容量信号ＣＳｉがＬｏｗ、第２容量信号ＣＳｊがＨｉｇｈとなっており、この選択期間で第１および第２画素電極ＰＥ１・ＰＥ２にマイナス極性のデータ信号が書き込まれた後に、第１容量信号ＣＳｉがＨｉｇｈに、第２容量信号ＣＳｊがＬｏｗに反転する。

第１および第２容量信号ＣＳｉ・ＣＳｊは、第４垂直走査期間内の選択期間から次の垂直走査期間内の選択期間までの１フレーム期間の実効電位が、第３電位（例えば、共通電極ＣＯＭの電位である共通電位Ｖｃｏｍ）である。

このように、１フレーム期間ＦＰの第１容量信号ＣＳｉの実効値が第３電位であり、第４垂直走査期間の選択期間終了時（トランジスタＴＲ１のＯＦＦ時）の第１容量信号ＣＳｉがＬｏｗ（第１電位）であるため、第１画素電極ＰＥ１（容量配線ＣＬ１と容量Ｃ１を形成）の実効値は、第４垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（マイナス）から引き上げられる。これにより、第１画素電極ＰＥ１を含むサブ画素ＳＰ１は、データ信号の想定よりも暗い暗サブ画素となる。

また、１フレーム期間ＦＰの第１容量信号ＣＳｊの実効値が第３電位であり、第４垂直走査期間の選択期間終了時（トランジスタＴＲ２のＯＦＦ時）の第２容量信号ＣＳｊがＨｉｇｈ（第２電位）であるため、第２画素電極ＰＥ２（容量配線ＣＬ２と容量Ｃ２を形成）の１フレーム期間ＦＰの実効値は、第４垂直走査期間の選択期間終了時に書き込まれたデータ信号の電位（マイナス）から引き下げられる。これにより、第２画素電極ＰＥ２を含むサブ画素ＳＰ２は、データ信号の想定よりも明るい明サブ画素となる。

このように、１画素（ＰＸｊ）内に、明サブ画素および暗サブ画素を形成することで、視野角特性を高めることができる。さらに、１画素（ＰＸｊ）内の明サブ画素および暗サブ画素の位置（垂直方向、上下方向）を１垂直走査期間ごとに入れ替えることで、垂直方向の見かけの解像度を２倍に高めることができる。

ここで、一般的なひとやまのゲートパルスを用いた参考例を図１２を用いて説明する。この参考例では、図１２（ｃ）・（ｄ）に示すように、例えばゲートパルスの立ち下がり時に容量信号に大きなリップルが生じ、これによって、ゲートパルス立ち下がり時の容量信号の電位が沈んでしまう。このため、図１２（ｃ）のように容量信号がマイナス側に反転する場合は、画素電極の電位の突き下げが足りず、図１２（ｄ）のように容量信号がプラス側に反転する場合は、画素電極の電位の突き上げが過剰になってしまう。

このため、図１２（ａ）に示すように、データ信号の極性がプラスである第１および第２垂直走査期間では、第１サブ画素ＳＰ１および第２サブ画素ＳＰ２がともに明方向にシフトし、図１２（ｂ）に示すように、データ信号の極性がマイナスである第３および第４垂直走査期間では第１サブ画素ＳＰ１および第２サブ画素ＳＰ２がともに暗方向にシフトする。ここで、駆動周波数を１２０Ｈｚとすると、２垂直走査期間ごとに（６０Ｈｚで）面面が明暗に振れることになり、フリッカとして視認される。

一方、本液晶表示装置２では、図３（ｃ）に示すように、ゲートパルスＧＰｊは、谷期間Ｕ１を挟んで並ぶ２つのサブパルスＡ１・Ｂ１からなるため、谷期間Ｕ１におけるサブパルスＡ１の立ち下げとサブパルスＢ１の立ち上げとが寄与して第１および第２容量信号ＣＳｉ・ＣＳｊのリップルが抑制され、これら容量信号の波形を適正に維持することができる。これにより、図３（ａ）・（ｂ）のように各垂直走査期間において明サブ画素および暗サブ画素の輝度を適正に設定することができ、図１２のような参考例で生じるフリッカを抑制することができる。

図４は、液晶表示装置２の駆動例を示すタイミングチャートである。図４に示すように、ゲートクロック信号ＧＣＫとゲートイネイブル信号ＧＯＥを用いて、走査信号線ＧＬｊに供給する走査信号ＧＳｊ（図３のゲートパルスＧＰｊを含む）を形成することができる。

まずは、ＧＣＫのＨｉｇｈ期間を３．２［ｕｓ］、ＧＣＫのＬｏｗ期間を４．２［ｕｓ］、ＧＯＥのＨｉｇｈ期間を４．２［ｕｓ］、ＧＯＥのＬｏｗ期間を３．２［ｕｓ］とし、ＧＣＫおよびＧＯＥの立ち下がりタイミングを同期させておく。

そして、サブパルスＡ１の立ち上がりを、ＧＣＫのパルスＸ１およびＧＯＥのパルスＹ１の同時立ち下がりに同期させ、サブパルスＡ１の立ち下がりを、ＧＯＥのパルスＹ２の立ち上がりに同期させ、ＧＯＥのパルスＹ２の立ち上がりタイミングとＧＯＥのパルスＹ２の立ち下がりタイミングとの間を谷期間Ｕ１とし、サブパルスＢ１の立ち上がりを、ＧＣＫのパルスＸ２およびＧＯＥのパルスＹ２の同時立ち下がりに同期させ、サブパルスＢ１の立ち下がりを、ＧＣＫのパルスＸ３の立ち上がりに同期させる。なお、パルスＸ１〜Ｘ３は連続する３つのパルスであり、パルスＹ１〜Ｙ３は連続する３つのパルスである。

また、ラッチパルスＬＰｉはパルスＸ１のアクティブ期間内に配され、ラッチパルスＬＰｊはパルスＸ２のアクティブ期間内に配され、ラッチパルスＬＰｋはパルスＸ３のアクティブ期間内に配され、ラッチパルスＬＰｉおよびラッチパルスＬＰｊ間に走査信号線ＧＬｉに対応するデータ信号が出力され、ラッチパルスＬＰｊおよびラッチパルスＬＰｋ間に走査信号線ＧＬｊに対応するデータ信号が出力される。すなわち、画素ＰＸｊは、サブパルスＡ１のアクティブ期間にプリチャージされ、サブパルスＢ１のアクティブ期間に本チャージされる。

また、第１容量信号ＣＳｉは、ＧＣＫのパルスＸ３の中程で第１電位（Ｌｏｗ）から第２電位（Ｈｉｇｈ）に反転し、第１容量信号ＣＳｊは、ＧＣＫのパルスＸ３の中程で第２電位（Ｈｉｇｈ）から第１電位（Ｌｏｗ）に反転する。

液晶表示装置２では走査信号線の２本同時選択が行われるため、ゲートパルスＧＰｊおよびゲートパルスＧＰｋは全体が時間的に重なり、ゲートパルスＧＰｊのサブパルスＡ１は、直前に選択される走査信号線へのゲートパルスＧＰｉのサブパルスＢ１と時間的に重なっている。

図５は本液晶表示装置２における各種信号および供給電位の流れを示すブロック図である。図５に示すように、図１の表示制御回路１０に設けられるタイミングコントローラ１１は、ゲートスタートパルス信号（ＧＳＰ）、ゲートクロック信号（ＧＣＫ）、ゲートオンイネイブル信号（ＧＯＥ）をゲートドライバ６に出力し、表示データＤＡＴ（例えばＬＶＤＳ信号）およびラッチストローブ信号ＬＳをソースドライバ７に供給する。また、ソースドライバ７には、階調電位（ＶＨ２５５、ＶＨ１２８、ＶＨ６４等）が入力される。

ＣＳドライバ８には、ＣＳレベルシフタ１３、ＤＡ変換回路１４、およびＣＳ幹配線Ｍ１〜Ｍ１２が含まれる。タイミングコントローラ１１は、ＣＳ駆動のＯＮ／ＯＦＦを制御するフラグ信号（ＣＳ−ＥＮ）およびＣＳタイミング信号（ＣＳＡ〜ＣＳＬ）をＣＳレベルシフタ１３に出力する。ＣＳレベルシフタ１３には、低電位側のＶＣＣ電位（例えば、３．３Ｖ）および高電位側のＶＬＳ電位（例えば、１５．６Ｖ）並びに共通電極電位Ｖｃｏｍが供給され、ＤＡ変換回路１４には、低電位側のＶＣＣ電位（例えば、３．３Ｖ）および高電位側のＶＬＳ電位（例えば、１５．６Ｖ）が供給される。

ＤＡ変換回路１４は、ＶＣＣ電位およびＶＬＳ電位からＶＣＳＸ電位、ＶＣＳＹ電位、ＶＣＳｙ電位、およびＶＣＳｘ電位を作成し、これらをＣＳレベルシフタ１３に供給する。

ＣＳレベルシフタ１３は、ＣＳタイミング信号（ＣＳＡ〜ＣＳＬ）に従い、ＶＣＳＸ電位、ＶＣＳＹ電位、ＶＣＳｙ電位、およびＶＣＳｘ電位を用いて容量信号ＣＳ１〜１２を生成し、これらをＣＳ幹配線Ｍ１〜Ｍ１２を介して各容量配線に出力する。

〔実施の形態２〕
図６（ａ）は、図４のゲートパルスＧＰｊ（サブパルスＡ１およびサブパルスＢ１）を示しており、Ａ１の長さ＜Ｂ１の長さである。ここで、図４における第１タイミングＴ１および第２タイミングＴ２間の幅をＷとして、図６（ａ）のゲートパルスＧＰｊを以下のように設定することもできる。すなわち、（ｂ）のように、サブパルスＡ１を伸ばしてサブパルスＡ２とし、谷期間Ｕ１を短縮して谷期間Ｕ２としてもよい（Ａ２の長さ＜Ｂ１の長さ）。また、（ｃ）のように、サブパルスＡ１を伸ばしてサブパルスＡ２とし、谷期間Ｕ１を短縮して谷期間Ｕ２とし、サブパルスＢ１を伸ばしてサブパルスＢ２とてもよい（Ａ２の長さ＜Ｂ２の長さ）。また、（ｄ）のように、サブパルスを３つとし、谷期間を２つ設けてもよい。具体的には、サブパルスＡ１を伸ばしてサブパルスＡ２とし、谷期間Ｕ１を短縮して谷期間Ｕ３とし、サブパルスＢ１を分割してサブパルスＢ４およびサブパルスＢ５とし、サブパルスＢ４とサブパルスＢ５との間隙を谷期間Ｕ４とすることもできる（Ｂ５の長さ＜Ａ２の長さ＜Ｂ４の長さ、Ｕ３の長さ＜Ｕ４の長さ）。

〔実施の形態３〕
実施の形態１〜２では、走査信号ＧＳｊのゲートパルスＧＰｊを、間隔を空けた２つのサブパルスで構成しているがこれに限定されない。図７のように、ゲートパルスＧＰｊを、ひとやまパルスの一部に切欠き形状の谷期間を設けた構成とすることもできる。

すなわち、ＧＣＫのパルスＸ１の立ち下がりに同期してゲートパルスＧＰｊを最大レベルに立ち上げ（第１タイミングＴ１）、ＧＣＫのパルスＸ２の立ち上がり前からスロープ状に一旦電位降下させた後にＧＣＫのパルスＸ３の立ち上がりに同期して最大レベルに戻すことで谷期間Ｕ１を設け、ＧＣＫのパルスＸ３の立ち上がり前からスロープ状に電位降下させて、ＧＣＫのパルスＸ３の立ち上がりと同期して最小レベルとする。ここでは、谷期間Ｕ１での電位降下量を最大レベルおよび最小レベル間の電位差よりも小さくし、閾値レベル未満には落とさない（谷期間Ｕ１でも走査信号線ＧＬｊのアクティブ状態を維持する）ようにしている。

また、第１容量信号ＣＳｉは、ＧＣＫのパルスＸ３の中程で第１電位（Ｌｏｗ）から第２電位（Ｈｉｇｈ）に反転し、第１容量信号ＣＳｊは、ＧＣＫのパルスＸ３の中程で第２電位（Ｈｉｇｈ）から第１電位（Ｌｏｗ）に反転する。

また、ラッチパルスＬＰｉはパルスＸ１のアクティブ期間内に配され、ラッチパルスＬＰｊはパルスＸ２のアクティブ期間内に配され、ラッチパルスＬＰｋはパルスＸ３のアクティブ期間内に配され、ラッチパルスＬＰｉおよびラッチパルスＬＰｊ間に走査信号線ＧＬｉに対応するデータ信号が出力され、ラッチパルスＬＰｊおよびラッチパルスＬＰｋ間に走査信号線ＧＬｊに対応するデータ信号が出力される。

また、ゲートパルスＧＰｊおよびゲートパルスＧＰｋは全体が時間的に重なり、ゲートパルスＧＰｊと、直前に選択される走査信号線へのゲートパルスＧＰｉとは、ＧＣＫのパルスＸ１およびパルスＸ２の間隙の期間だけ重なっている。

なお、図８に示すゲートパルスＧＰｊのように、谷期間Ｕ１での電位降下量を最大レベルおよび最小レベル間の電位差と等しくする（谷期間Ｕ１で最小レベルまで電位降下させ、走査信号線ＧＬｊを一旦非アクティブ状態とする）こともできる。

また、図８に示すように、ゲートパルスＧＰｊと、直前に選択される走査信号線へのゲートパルスＧＰｉとを時間的に重ねない構成も可能である。

また、図７・図８では、ゲートパルス１つに１つの谷期間を設けているがこれに限定されない。ゲートパルス１つに対して切欠き状の谷期間を複数設けることもできる。

〔実施の形態４〕
実施の形態１〜３ではダブルソース構造を前提に説明しているが、これに限定されない。図９のように、シングルソースの構造でも当然構わない。この場合、画素ＰＸｋは、第３画素電極ＰＥ３および第４画素電極ＰＥ４を含み、第３画素電極ＰＥ３および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ３が形成され、第４画素電極ＰＥ４および共通電極ＣＯＭ（対向電極）並びにこれらで挟まれた液晶層によってサブ画素ＳＰ４が形成される。

第３画素電極ＰＥ３は、トランジスタＴＲ３を介して、データ信号線ＤＬ１および走査信号線ＧＬｋに接続され、第３画素電極ＰＥ３と容量配線ＣＬｊとの間には補助容量Ｃ３が形成されている。同様に、第４画素電極ＰＥ４は、トランジスタＴＲ４を介してデータ信号線ＤＬ１および走査信号線ＧＬｋに接続され、第４画素電極ＰＥ４と容量配線ＣＬｋとの間には補助容量Ｃ４が形成されている。

〔実施の形態５〕
図３で示した実施の形態１の駆動方法を図１０のように変形することもできる。すなわち、図１０（ａ）・（ｂ）に示すように、第１および第２容量信号ＣＳｉ・ＣＳｊそれぞれについて、１フレーム期間ＦＰ内に、第１電位と第２電位とが交互に入れ替わるスイング期間ＳＴと、第１および第２電位の中間値である第３電位Ｖｃｏｍが維持される非スイング期間ＮＴとを設ける。例えば、垂直走査期間に相当する１０８０Ｈ分をスイング期間ＳＴとし、垂直帰線期間に相当する、フレーム期間の末尾（例えば４０Ｈ分）を、Ｖｃｏｍが維持される非スイング期間ＮＴする。これにより、ＣＳドライバ８の駆動負荷が軽減され、表示品位を高めることができる。なお、第１および第２容量信号ＣＳｉ・ＣＳｊそれぞれの周期が２４Ｈで垂直帰線期間が４０Ｈの場合、４０Ｈの内の２４Ｈをスイング期間ＳＴに付け足し（ＳＴ＝１１０４とする）、余った１６Ｈを非スイング期間ＮＴとすることもできる。

〔実施の形態６〕
図１１（ａ）に示すように、実施の形態１〜５の液晶表示装置２を、テレビジョン放送のチューナ装置２０と組み合わせることで、例えば、図１１（ｂ）に示すような液晶テレビ３０を構成することが可能である。

〔まとめ〕
以上のように、本発明の第１態様にかかる液晶表示装置は、第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備え、第１および第２容量配線それぞれに、第１および第２電位が交互に供給され、一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とが設けられていることを特徴とする。

前記構成によれば、谷期間における電位降下および電位上昇が寄与して第１および第２容量配線それぞれに生じるリップルが抑制される。これにより、１画素内に明サブ画素と暗サブ画素とを適正に形成することができる。

本発明の第２態様にかかる液晶表示装置は、前記第１態様について、上記谷期間において上記電位が最大レベルからスロープ状に下降することを特徴とする。

このように、谷期間において上記電位を最大レベルからスロープ状に下降させることで、容量信号の波形をより適正に維持することができる。

本発明の第３態様にかかる液晶表示装置は、前記第１または２態様について、上記谷期間において上記電位が一旦最大レベルから最小レベルまで下降することを特徴とする。

このように、谷期間において上記電位を一旦最大レベルから最小レベルまで下降させることで、谷期間における電位降下および電位上昇が効果的に寄与し、容量信号のリップルを大幅に抑制することができる。

本発明の第４態様にかかる液晶表示装置は、前記第１〜３態様のいずれかについて、上記第１および第２トランジスタに接続するデータ信号線を備え、上記第１および第２タイミング間である第１選択期間に、第１容量配線が第１電位であって、第２容量配線が第２電位であり、第１選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第１極性の信号電位が書き込まれることを特徴とする。

前記構成によれば、１画素内に明サブ画素と暗サブ画素とを形成し、視野角特性を高めることができる。

本発明の第５態様にかかる液晶表示装置は、前記第１〜４態様のいずれかについて、上記第１選択期間においては上記谷期間が上記書き込み期間の前に設けられていることを特徴とする。

前記構成によれば、谷期間を設けながら画素充電率を維持することができる。

本発明の第６態様にかかる液晶表示装置は、前記第１〜５態様のいずれかについて、上記第１選択期間の次の第２選択期間に、第１容量配線が第２電位であって、第２容量配線が第１電位であり、第２選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第１極性の信号電位が書き込まれ、上記第２選択期間の次の第３選択期間に、第１容量配線が第２電位であって、第２容量配線が第１電位であり、第３選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第２極性の信号電位が書き込まれ、上記第３選択期間の次の第４選択期間に、第１容量配線が第１電位であって、第２容量配線が第２電位であり、第４選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第２極性の信号電位が書き込まれることを特徴とする。

前記構成によれば、１画素内において明サブ画素および暗サブ画素の位置を垂直走査期間ごとに入れ替えることができ、見かけの解像度を高めることができる。

そして、前記のとおり、第１および第２容量配線それぞれに生じるリップルが抑制されるため、フリッカの低減された表示を実現することができる。

本液晶表示装置の駆動方法は、第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備えた液晶表示装置の駆動方法であって、第１および第２容量配線それぞれに、第１および第２電位を交互に供給し、一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とを設けることを特徴とする。

前記構成によれば、谷期間における電位降下および電位上昇が寄与して第１および第２容量配線それぞれに生じるリップルが抑制される。これにより、１画素内に明サブ画素と暗サブ画素とを適正に形成することができる。

本テレビジョン受像機は、前記第１〜６態様にかかるいずれかの液晶表示装置と、チューナとを備えることを特徴とする。

本発明は前記の実施の形態に限定されるものではなく、前記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。

本液晶表示装置は、液晶テレビ、液晶モニタ、テレビモニタ等に好適である。

２ 液晶表示装置
３ 液晶パネル
４ バックライト
６ ソースドライバ
７ ゲートドライバ
８ ＣＳドライバ
１０ 表示制御回路
３０ 液晶テレビ
ＰＸｊ 画素
ＧＬｊ 走査信号線
ＤＬ１・ＤＬ２ データ信号線
ＣＬｉ ＣＬｊ 容量配線
ＰＥ１ 第１画素電極
ＰＥ２ 第２画素電極
ＧＰｉ・ＧＰｊ ゲートパルス
Ｕ１〜Ｕ３ 谷期間
ＣＳｉ 第１容量信号
ＣＳｊ 第２容量信号
ＤＳ データ信号
ＳＴ スイング期間
ＮＴ 非スイング期間
ＦＰ １フレーム期間

Claims (8)

1. 第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備え、
   第１および第２容量配線それぞれに、第１および第２電位が交互に供給され、
   一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とが設けられている液晶表示装置。
2. 上記谷期間において上記電位が最大レベルからスロープ状に下降する請求項１記載の液晶表示装置。
3. 上記谷期間において上記電位が一旦最大レベルから最小レベルまで下降する請求項１記載の液晶表示装置。
4. 上記第１および第２トランジスタに接続するデータ信号線を備え、
   上記第１および第２タイミング間である第１選択期間に、第１容量配線が第１電位であって、第２容量配線が第２電位であり、
   第１選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第１極性の信号電位が書き込まれる請求項１記載の液晶表示装置。
5. 上記第１選択期間においては上記谷期間が上記書き込み期間の前に設けられている請求項４記載の液晶表示装置。
6. 上記第１選択期間の次の第２選択期間に、第１容量配線が第２電位であって、第２容量配線が第１電位であり、第２選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第１極性の信号電位が書き込まれ、
   上記第２選択期間の次の第３選択期間に、第１容量配線が第２電位であって、第２容量配線が第１電位であり、第３選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第２極性の信号電位が書き込まれ、
   上記第３選択期間の次の第４選択期間に、第１容量配線が第１電位であって、第２容量配線が第２電位であり、第４選択期間内の書き込み期間に、上記データ信号線から第１および第２画素電極に第２極性の信号電位が書き込まれる請求項４記載の液晶表示装置。
7. 第１および第２画素電極を含む画素と、第１画素電極と容量を形成する第１容量配線と、第２画素電極と容量を形成する第２容量配線と、第１トランジスタを介して第１画素電極に接続し、かつ第２トランジスタを介して第２画素電極に接続する走査信号線とを備えた液晶表示装置の駆動方法であって、
   第１および第２容量配線それぞれに、第１および第２電位を交互に供給し、
   一垂直走査期間内に、上記走査信号線について、電位が上昇して最大レベルへ至る第１タイミングと、電位が下降して最小レベルに至る第２タイミングと、第１および第２タイミング間にあって、電位が最大レベルから一旦下降した後に最大レベルに戻る谷期間とを設ける液晶表示装置の駆動方法。
8. 請求項１〜６のいずれか１項に記載の液晶表示装置と、チューナとを備えるテレビジョン受像機。

Images