JPWO2009050926A1 - 表示駆動回路、表示装置及び表示駆動方法 - Google Patents

Abstract

各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするためのゲート信号（Ｇ１、Ｇ２、Ｇ３、…）を出力するゲートライン駆動回路と、各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなソース信号（Ｓ）を出力するソースバスライン駆動回路と、各行の水平走査期間以降に、この水平走査期間におけるソース信号（Ｓ）の極性に応じて定められた方向（ロー→ハイ又はハイ→ロー）へ電位が切り替わるＣＳ信号（ＣＳ１、ＣＳ２、ＣＳ３、…）を出力するＣＳバスライン駆動回路とを備え、ＣＳバスライン駆動回路は、第１フレームにおいて、当該行のスイッチング素子がオンからオフに切り替えられた時点のＣＳ信号の電位が、隣接する行では互いに異なるように、該ＣＳ信号を出力する。これにより、ライン反転駆動を前提としたＣＣ駆動において、映像信号の表示を開始する第１フレームにおける横筋の発生を解消する。

Description

本発明は、例えばアクティブマトリクス型液晶表示パネルのように、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動するための、表示駆動回路及び表示駆動方法に関するものである。

従来、アクティブマトリクス方式の液晶表示装置において、「ＣＣ（Charge Coupling）駆動」と称される駆動方式が採用されている。このＣＣ駆動は例えば特許文献１に開示されている。この特許文献１の開示内容を例にとり、ＣＣ駆動について説明すれば以下のとおりである。

ＣＣ駆動を実現する装置の構成を図８の等価回路に、ＣＣ駆動における各種信号の動作波形を図９のタイミングチャートにそれぞれ示す。

図８の等価回路に示すように、ＣＣ駆動を行う液晶表示装置は、複数のソースライン（信号線）１０１と、これらソースライン１０１に直交する複数のゲートライン（走査線）１０２と、これらの交点近傍に設けられたスイッチング素子１０３と、スイッチング素子１０３に接続された画素電極１０４と、ゲートライン１０２と対をなしかつ平行に配置された複数のＣＳ（Capacity Storage）バスライン（共通電極線）１０５と、画素電極１０４に一端を接続し他端はＣＳバスライン１０５に接続された保持容量１０６と、液晶１０７を介して対向する対向電極１０９とを画像表示部１１０内に設けている。

スイッチング素子１０３は、非晶質シリコン（ａ−Ｓｉ）、多結晶ポリシリコン（ｐ−Ｓｉ）、単結晶シリコン（ｃ−Ｓｉ）などによって形成され、その構造上ゲート−ドレイン間に容量１０８が形成される。この容量１０８により、ゲートライン１０２からのゲートパルスが画素電極１０４の電位を負側にシフトする現象が発生する。

また、この液晶表示装置は、ソースライン１０１を駆動するソースライン駆動回路１１１、ゲートライン１０２を駆動するゲートライン駆動回路１１２、及びＣＳバスライン１０５を駆動するＣＳバスライン駆動回路１１３を画像表示部１１０の外側に設けている。

この液晶表示装置における各種信号の動作波形は図９のとおりである。すなわち、あるゲートライン１０２の波形Ｗｇは、当該ゲートライン１０２が選択されているＨ期間（水平走査期間）においてのみＶｏｎとなり、その他の期間はＶｏｆｆに保持される。ソースライン１０１の波形Ｗｓは、表示する映像信号によってその振幅は異なるが、Ｈ期間毎に極性が反転し、かつ、同一のゲートライン１０２に関する隣接するＨ期間では極性が逆転した波形となる（ライン反転駆動）。なお、図９では、一様な映像信号が入力されている場合を想定しているので、波形Ｗｓの振幅は一定である。

画素電極１０４の波形Ｗｄは、ＷｇがＶｏｎの期間では、スイッチング素子１０３が導通するので、ソースライン１０１の波形Ｗｓと同電位となり、ＷｇがＶｏｆｆとなる瞬間、ゲート−ドレイン間容量１０８を通じて僅かに負側にシフトする。

ＣＳバスライン１０５の波形Ｗｃは、対応するゲートライン１０２が選択されているＨ期間及びその次のＨ期間はＶｅ＋であり、さらにその次のＨ期間においてＶｅ−へ切り替わり、その後、次のフィールドまでＶｅ−を保持する。この切り替わりにより、画素電極１０４の波形Ｗｄは、保持容量１０６を介して負側にシフトされることになる。

その結果、画素電極１０４の波形Ｗｄは、ソースライン１０１の波形Ｗｓの振幅よりも大きな振幅を得ることになるので、ソースライン１０１の波形Ｗｓとしてはより振幅を小さくすることができる。これにより、ソースライン駆動回路１１１における回路構成の簡略化、消費電力の削減を図ることができる。
日本国公開特許公報「特開２００１−８３９４３号公報（公開日：２００１年３月３０日）」

本願発明者らは、上述したライン反転駆動を前提としたＣＣ駆動を採用した液晶表示装置において、表示開始時の表示に不具合が発生することに気付いた。その不具合とは、表示開始後の最初のフレームにおいて、１行（表示装置の１水平ライン）毎の明暗からなる横筋が観察されるというものであった。そこで、本願発明者らは、上記不具合の原因を検討することとした。

その結果、本願発明者らは、各種信号の動作波形の関係が表示開始時と通常表示時とでは一部異なっていることが原因であることを突き止めた。この原因について図１０のタイミングチャートに基づいて説明すれば以下のとおりである。

図１０において、Ｖｓｙｎｃは垂直走査のタイミングを規定する垂直同期信号、Ｈｓｙｎｃは水平走査のタイミングを規定する水平同期信号である。そして、Ｖｓｙｎｃの立ち下がりから次の立ち下がりまでの期間が１垂直走査期間（１Ｖ期間）となり、Ｈｓｙｎｃの立ち下がりから次の立ち下がりまでの期間が１水平走査期間（１Ｈ期間）となる。また、ＰＯＬは、水平走査期間に同期して極性が反転する極性信号である。

また、図１０には、ソースライン駆動回路からあるソースライン（第ｘ列に設けられたソースライン）に供給されるソース信号Ｓ、ゲートライン駆動回路及びＣＳバスライン駆動回路から第１行に設けられたゲートライン及びＣＳバスラインにそれぞれ供給されるゲート信号Ｇ１及びＣＳ信号ＣＳ１、第１行かつ第ｘ列に設けられた画素電極の電位波形Ｐｉｘ１をこの順に図示している。また、第２行に設けられたゲートライン及びＣＳバスラインにそれぞれ供給されるゲート信号Ｇ２及びＣＳ信号ＣＳ２、第２行かつ第ｘ列に設けられた画素電極の電位波形Ｐｉｘ２をこの順に図示し、さらに、第３行に設けられたゲートライン及びＣＳバスラインにそれぞれ供給されるゲート信号Ｇ３及びＣＳ信号ＣＳ３、第３行かつ第ｘ列に設けられた画素電極の電位波形Ｐｉｘ３をこの順に図示している。なお、電位波形Ｐｉｘ１・Ｐｉｘ２・Ｐｉｘ３における二点鎖線は対向電極の電位を示している。

図１０のタイミングチャートにおいて、液晶表示装置に電源が投入されるなどして液晶表示装置が動作し始めた後、表示すべき映像に応じた表示（以下「映像表示」と称する）の開始フレームである第１フレームの直前は、映像表示を行わない初期状態、すなわち、ソースライン駆動回路、ゲートライン駆動回路及びＣＳバスライン駆動回路の何れも通常動作に入る前の準備段階あるいは停止状態にある。そのため、ゲート信号Ｇ１・Ｇ２・Ｇ３はゲートオフ電位（スイッチング素子のゲートをオフする電位）に固定、ＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は一方の電位（例えばＶｓｓ）に固定されている。

初期状態の後の第１フレームでは、ソースライン駆動回路、ゲートライン駆動回路及びＣＳバスライン駆動回路の何れも通常動作を行う。

これにより、ソース信号Ｓは、映像信号の示す階調に応じた振幅を有し、かつ、１Ｈ期間毎に極性が反転する信号となる。なお、図１０では、一様な映像を表示する場合を想定しているため、ソース信号Ｓの振幅は一定である。また、ゲート信号Ｇ１・Ｇ２・Ｇ３は、各フレームのアクティブ期間（有効走査期間）におけるそれぞれ第１、第２及び第３番目の１Ｈ期間においてゲートオン電位（スイッチング素子のゲートをオンする電位）となり、その他の期間においてゲートオフ電位となる。

そして、ＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は、対応するゲート信号Ｇ１・Ｇ２・Ｇ３の立ち下がりの後に反転し、かつ、その反転方向が互いに逆の関係となるような波形をとる。すなわち、奇数フレームでは、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち上がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち下がることになり、偶数フレームでは、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち下がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち上がることになる（なお、上述した説明において、奇数フレームと偶数フレームとは逆であってもよい）。なお、ＣＳ信号の反転するタイミングは、ゲート信号の立ち下がり以降、すなわち対応する水平走査期間以降であればよく、水平走査期間が終了する瞬間（ゲート信号の立ち下がりに同期して反転）であってもよい。

ただし、第１フレームについては、初期状態においてＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３が何れも一方の電位に固定されていることから、変則的な波形となる。すなわち、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３の立ち下がりの後に立ち上がることになる点では他の奇数フレームと同じであるが、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２の立ち下がりの後において同一電位を保持している点において他の奇数フレームとは異なる。

この変則的な波形こそが、表示開始時の表示不具合の原因である。つまり、第１フレームにおいて第１行・第３行の画素電極では、ＣＳ信号ＣＳ１・ＣＳ３の電位変化が通常どおり起こるため、電位波形Ｐｉｘ１・Ｐｉｘ３はＣＳ信号ＣＳ１・ＣＳ３の電位変化に起因する電位シフトを受けたものとなる一方、第２行の画素電極では、ＣＳ信号ＣＳ２の電位変化が起こらないため、電位波形Ｐｉｘ２は電位シフトを受けないものとなる（図１０の斜線部）。その結果、同一階調のソース信号Ｓが入力されているにもかかわらず、電位波形Ｐｉｘ１・Ｐｉｘ３と、Ｐｉｘ２とは異なるものとなり、第１行及び第３行と、第２行との間で輝度差が生じてしまう。この輝度差は、画像表示部全体としては奇数行と偶数行との間の輝度差として現れることになる。そのため、第１フレームの映像には、１行毎の明暗からなる横筋が観察されてしまうことになる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、上述した横筋の発生を解消して表示品位の向上を図ることができる表示駆動回路及び表示駆動方法を提供することにある。

本発明に係る表示駆動回路は、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動回路であって、上記課題を解決するために、前記各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力する走査信号線駆動回路と、前記各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなデータ信号を出力するデータ信号線駆動回路と、前記各行の水平走査期間以降に、この水平走査期間におけるデータ信号の極性に応じて定められた方向へ２値の電位の間で電位が切り替わる電位シフト信号を出力する容量結合配線駆動回路とを備え、前記容量結合配線駆動回路は、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間において、当該行のスイッチング素子がオンからオフに切り替えられた時点の前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することを特徴としている。

上記表示駆動回路によって駆動される表示パネルは、上述のとおりの構成を有しており、その典型的な配置は例えば、行列状に画素電極が多数配列され、各行に沿って走査信号線、スイッチング素子及び容量結合配線が配置され、各列に沿ってデータ信号線が配置されたものである。なお、この典型的な配置において、「行」及び「列」、「水平」及び「垂直」は、それぞれ表示パネルの横方向及び縦方向の並びであることが多いが、必ずしもこのとおりである必要はなく、縦横の関係が逆転していてもよい。したがって、本発明における「行」、「列」、「水平」及び「垂直」とは、特に方向を限定するものではない。

この表示パネルを駆動する上記表示駆動回路は、走査信号によって、各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンし、このオンされたスイッチング素子に接続された画素電極に対し、各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなデータ信号に応じた電位を書き込む。これにより、いわゆるライン反転駆動が実現される。

また、上記表示駆動回路は、電位シフト信号によって、容量結合配線と容量結合された画素電極の電位をシフトさせる。この電位シフト信号は、各行の水平走査期間以降に２値の電位の間で電位が切り替わるものであり、この切り替わりの方向（ローレベルからハイレベル、又はハイレベルからローレベル。）は各行の水平走査期間におけるデータ信号の極性に応じて定められた方向である。これにより、いわゆるＣＣ駆動が実現される。

このようなライン反転駆動を前提としたＣＣ駆動の場合、通常、上述したとおり、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間（第１フレーム）において、１行（１ライン）毎の明暗からなる横筋が観察されてしまうことになる。これは、同欄において詳述したとおり、第１垂直走査期間については電位シフト信号（ＣＳ信号ＣＳ１・ＣＳ２）が、第１垂直走査期間よりも後の通常の垂直走査期間とは異なる変則的な波形となるためである。

そこで、上記表示駆動回路では、前記容量結合配線駆動回路により、当該行のスイッチング素子がオンからオフに切り替えられた時点の前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号が出力される。これにより、第１垂直走査期間において横筋の原因となる上記変則的な波形を解消することができ、第１垂直走査期間における横筋の発生を防止して表示品位の向上を図るという効果を奏することができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、当該行における前記電位シフト信号の電位が、当該行のスイッチング素子がオンしたときと、当該行よりも後の次行のスイッチング素子がオンしたときとで互いに異なるように、前記電位シフト信号を出力することが望ましい。

上記の構成によれば、電位シフト信号は、当該行における該電位シフト信号の電位が、当該行のスイッチング素子がオンしたときと、当該行よりも後の次行のスイッチング素子がオンしたときとで互いに異なるため、当該行のスイッチング素子がオンからオフに切り替えられた時点の電位が、隣接する行で互いに異なることになる。

これにより、第１垂直走査期間において横筋の原因となる上記変則的な波形を解消することができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、当該行の走査信号及び当該行よりも後の次行の走査信号を入力する第１の入力部と、前記電位シフト信号の電位に対応する、前記各行の水平走査期間に同期して極性が反転する極性信号を入力する第２の入力部と、当該行における前記電位シフト信号を出力する出力部とを備え、当該行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の第１の極性を、前記電位シフト信号の第１の電位として出力する一方、当該行よりも後の次行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の第２の極性を、前記電位シフト信号の第２の電位として出力することが望ましい。

なお、前記容量結合配線駆動回路は、Ｄラッチ回路により構成されていてもよい。

これにより、簡易な回路構成により、上述した、第１垂直走査期間における横筋の発生を防止して表示品位の向上を図るという効果を奏することができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記電位シフト信号の初期状態における電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することが望ましい。

ここで、初期状態とは、液晶表示装置に電源が投入されるなどして液晶表示装置が動作を開始する時点の状態を言い、この初期状態では、容量結合配線駆動回路は、通常動作に入る前の準備段階あるいは停止状態にある。

上記の構成では、初期状態において、既に電位シフト信号の電位レベルが、隣接する行で互いに異なるため、第１垂直走査期間から容量結合配線駆動回路の動作を適正に開始することが可能となる。これにより、第１垂直走査期間において横筋の原因となる上記変則的な波形を解消することができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記信号線駆動回路及び容量結合配線駆動回路を制御する制御回路をさらに備え、前記制御回路は、前記電位シフト信号の初期状態における電位が、隣接する行では互いに異なるように、前記各行の水平走査期間に同期して極性が反転する極性信号に応じた、隣接する行で互いに異なる制御信号を、前記容量結合配線駆動回路に入力することが望ましい。

上記の構成によれば、初期状態における電位シフト信号の電位レベルを、隣接する行で互いに異ならせることができるため、第１垂直走査期間において横筋の原因となる上記変則的な波形を解消することができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記制御回路は、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号が第１の極性となる場合には、第１の制御信号を出力する一方、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号が第２の極性となる場合には、第２の制御信号を出力することが望ましい。

上記の構成によれば、極性信号の極性に応じて、異なる制御信号が出力される。ここで、第１垂直走査期間において走査信号がオンしているときの極性信号は、隣接する行で互いに異なる。そのため、隣接する行において、互いに異なる制御信号が入力されることになる。これにより、初期状態における電位シフト信号の電位レベルを、隣接する行で互いに異ならせることができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、Ｄラッチ回路により構成され、前記制御回路は、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号の極性がローとなる場合には、前記第１の制御信号としてのリセット信号を、前記容量結合配線駆動回路に入力する一方、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号の極性がハイとなる場合には、前記第２の制御信号としてのセット信号を、前記容量結合配線駆動回路に入力することが望ましい。

これにより、簡易な回路構成により、初期状態における電位シフト信号の電位レベルを、隣接する行で互いに異ならせることができる。

本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、当該行よりも後の次行の走査信号を入力する第１の入力部と、前記電位シフト信号の電位レベルに対応する、前記各行の水平走査期間に同期して極性が反転する極性信号を入力する第２の入力部と、当該行における前記電位シフト信号を出力する出力部とを備え、当該行よりも後の次行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の極性に基づいて、前記電位シフト信号の電位を切り替えることが望ましい。

上記の構成によれば、当該行よりも後の次行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の極性に基づいて、前記電位シフト信号の電位を切り替えている。すなわち、電位シフト信号の電位の切り替えにおいて、当該行の走査信号を考慮する必要がない。そのため、回路構成を簡略化することが可能となる。

本発明に係る表示装置は、上記何れかの表示駆動回路と、前記表示パネルとを備えることを特徴としている。

上記構成では、上記表示駆動回路による横筋の発生防止効果により、表示品位の良好な表示装置を提供することができる。

本発明に係る表示駆動方法は、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動方法であって、上記課題を解決するために、前記各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力する走査信号線駆動処理と、前記各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなデータ信号を出力するデータ信号線駆動処理と、前記各行の水平走査期間以降に、この水平走査期間におけるデータ信号の極性に応じて定められた方向へ２値の電位の間で電位が切り替わる電位シフト信号を出力する容量結合配線駆動処理とを含み、前記容量結合配線駆動処理では、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間において、当該行のスイッチング素子がオンからオフに切り替えられた時点の前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することを特徴としている。

上記方法では、上記表示駆動回路に関して述べた効果と同じく、第１垂直走査期間における横筋の発生を防止して表示品位の向上を図るという効果を奏することができる。

なお、本発明に係る表示装置は、液晶表示装置であることが望ましい。

本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

本発明の実施の一形態に係る液晶表示装置の構成を示すブロック図である。 図１の液晶表示装置における各画素の電気的構成を示す等価回路図である。 実施の形態１における液晶表示装置の各種信号の波形を示すタイミングチャートである。 実施の形態１におけるＣＳバスライン駆動回路の構成を示すブロック図である。 実施の形態１におけるＣＳバスライン駆動回路に入出力される各種信号の波形を示すタイミングチャートである。 実施の形態２における液晶表示装置の各種信号の波形を示すタイミングチャートである。 実施の形態２におけるＣＳバスライン駆動回路の構成を示すブロック図である。 ＣＣ駆動を行う従来の液晶表示装置の構成を示すブロック図である。 従来のＣＣ駆動における各種信号の波形を示すタイミングチャートである。 液晶表示装置における各種信号の波形の比較例を示すタイミングチャートである。

符号の説明

１ 液晶表示装置（表示装置）
１０ 液晶表示パネル（表示パネル）
１１ ソースバスライン（データ信号線）
１２ ゲートライン（走査信号線）
１３ ＴＦＴ（スイッチング素子）
１４ 画素電極
１５ ＣＳバスライン（容量結合配線）
２０ ソースバスライン駆動回路（データ信号線駆動回路）
３０ ゲートライン駆動回路（走査信号線駆動回路）
４０ ＣＳバスライン駆動回路（容量結合配線駆動回路）
４１ａ，４２ａ，４３ａ，４ｎａ Ｄラッチ回路（容量結合配線駆動回路）
５０ コントロール回路（制御回路）

本発明の一実施形態について図１から図７に基づいて説明すると以下の通りである。

まず、図１及び図２に基づいて本発明の表示装置に相当する液晶表示装置１の構成について説明する。なお、図１は液晶表示装置１の全体構成を示すブロック図であり、図２は液晶表示装置１の画素の電気的構成を示す等価回路図である。

液晶表示装置１は、本発明の表示パネル、データ信号線駆動回路、走査信号線駆動回路、容量結合配線駆動回路、及び制御回路にそれぞれ相当するアクティブマトリクス型の液晶表示パネル１０、ソースバスライン駆動回路２０、ゲートライン駆動回路３０、ＣＳバスライン駆動回路４０、及びコントロール回路５０を備えている。

液晶表示パネル１０は、図示しないアクティブマトリクス基板と対向基板との間に液晶を挟持して構成されており、行列状に配列された多数の画素Ｐを有している。

そして、液晶表示パネル１０は、アクティブマトリクス基板上に、本発明のデータ信号線、走査信号線、スイッチング素子、画素電極、及び容量結合配線にそれぞれ相当するソースバスライン１１、ゲートライン１２、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称する）１３、画素電極１４、及びＣＳバスライン１５を備え、対向基板上に対向電極１９を備えている。なお、ＴＦＴ１３は、図２にのみ図示し、図１では省略している。

ソースバスライン１１は、列方向（縦方向）に互いに平行となるように各列に１本ずつ形成されており、ゲートライン１２は行方向（横方向）に互いに平行となるように各行に１本ずつ形成されている。ＴＦＴ１３及び画素電極１４は、ソースバスライン１１とゲートライン１２との各交点に対応してそれぞれ形成されており、ＴＦＴ１３のソース電極ｓがソースバスライン１１に、ゲート電極ｇがゲートライン１２に、ドレイン電極ｄが画素電極１４にそれぞれ接続されている。また、画素電極１４は、対向電極１９との間に液晶を介して液晶容量１７を形成している。

これにより、ゲートライン１２に供給されるゲート信号（走査信号）によってＴＦＴ１３のゲートをオンし、ソースバスライン１１からのソース信号（データ信号）を画素電極１４に書き込んで画素電極１４を上記ソース信号に応じた電位に設定し、対向電極１９との間に介在する液晶に対して上記ソース信号に応じた電圧を印加することによって、上記ソース信号に応じた階調表示を実現することができる。

ＣＳバスライン１５は、行方向（横方向）に互いに平行となるように各行に１本ずつ形成されており、ゲートライン１２と対をなすように配置されている。この各ＣＳバスライン１５は、それぞれ各行に配置された画素電極１４と容量結合されており、各画素電極１４との間で保持容量（「補助容量」ともいう。）１６を形成している。

なお、ＴＦＴ１３には、その構造上、ゲート電極ｇとドレイン電極ｄとの間に引込容量１８が形成されてしまうことから、画素電極１４の電位はゲートライン１２の電位変化による影響（引き込み）を受けることになるが、説明の簡略化のため、上記影響については考慮しないこととする。

上記構成の液晶表示パネル１０は、ソースバスライン駆動回路２０、ゲートライン駆動回路３０、ＣＳバスライン駆動回路４０、及びこれらを制御するコントロール回路５０によって駆動される。上記各回路は、本発明の表示駆動回路に相当している。

本実施形態では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。

そのために、ゲートライン駆動回路３０は、ＴＦＴ１３をオンするためのゲート信号を各行の水平走査期間に同期して当該行のゲートライン１２に対して順次出力する。

また、ソースバスライン駆動回路２０は、各ソースバスライン１１に対してソース信号を出力する。このソース信号は、液晶表示装置１の外部からコントロール回路５０を介してソースバスライン駆動回路２０に供給された映像信号を、ソースバスライン駆動回路２０において各列に割り当て、昇圧等を施した信号である。また、ソースバスライン駆動回路２０は、いわゆるライン反転駆動を行うために、出力するソース信号の極性を、各行の水平走査期間に同期して反転させつつ、同一行の隣接する水平走査期間では逆転するようにしている。例えば、第１行の水平走査期間と、第２行の水平走査期間とでは、ソース信号の極性は反転しており、また、第１フレームにおける第１行の水平走査期間と、第２フレームにおける第１行の水平走査期間とでは、ソース信号の極性は逆転している（後述する図３参照）。

ＣＳバスライン駆動回路４０は、本発明の電位シフト信号に相当するＣＳ信号を各ＣＳバスライン１５に対して出力する。このＣＳ信号は、電位が２値の間で切り替わる（立ち上がる、又は立ち下がる）ものであり、当該行のＴＦＴ１３がオンからオフに切り替えられた時点（ゲート信号が立ち下がった時点）の電位が、隣接する行では互いに異なるように制御されている。このＣＳバスライン駆動回路４０の詳細については後述する。

コントロール回路５０は、上述したゲートライン駆動回路３０、ソースバスライン駆動回路２０、ＣＳバスライン駆動回路４０を制御することにより、これら各回路から図３に示す信号を出力させるものである。

本発明は、上記各部材により構成される液晶表示装置１において、特に、ＣＳバスライン駆動回路に特徴を有するものであり、以下では、ＣＳバスライン駆動回路４０及び４０’の詳細について、それぞれ、実施の形態１及び２に説明する。なお、各実施の形態においては、ＣＳバスライン駆動回路４０を備える液晶表示装置１、及びＣＳバスライン駆動回路４０’を備える液晶表示装置１として説明する。

〔実施の形態１〕
図３は、実施の形態１の液晶表示装置１における各種信号の波形を示すタイミングチャートである。図３では、図１０と同じく、Ｖｓｙｎｃは垂直走査のタイミングを規定する垂直同期信号、Ｈｓｙｎｃは水平走査のタイミングを規定する水平同期信号である。そして、Ｖｓｙｎｃの立ち下がりから次の立ち下がりまでの期間が１垂直走査期間（１Ｖ期間）となり、Ｈｓｙｎｃの立ち下がりから次の立ち下がりまでの期間が１水平走査期間（１Ｈ期間）となる。また、ＰＯＬは、水平走査期間に同期して極性が反転する極性信号である。

また、図３では、ソースバスライン駆動回路２０からあるソースバスライン１１（第ｘ列に設けられたソースバスライン１１）に供給されるソース信号Ｓ、ゲートライン駆動回路３０及びＣＳバスライン駆動回路４０から第１行に設けられたゲートライン１２及びＣＳバスライン１５にそれぞれ供給されるゲート信号Ｇ１及びＣＳ信号ＣＳ１、第１行かつ第ｘ列に設けられた画素電極１４の電位波形Ｐｉｘ１をこの順に図示している。また、第２行に設けられたゲートライン１２及びＣＳバスライン１５にそれぞれ供給されるゲート信号Ｇ２及びＣＳ信号ＣＳ２、第２行かつ第ｘ列に設けられた画素電極１４の電位波形Ｐｉｘ２をこの順に図示し、さらに、第３行に設けられたゲートライン１２及びＣＳバスライン１５にそれぞれ供給されるゲート信号Ｇ３及びＣＳ信号ＣＳ３、第３行かつ第ｘ列に設けられた画素電極１４の電位波形Ｐｉｘ３をこの順に図示している。なお、電位波形Ｐｉｘ１・Ｐｉｘ２・Ｐｉｘ３における点線は対向電極１９の電位を示している。

図３のタイミングチャートでは、液晶表示装置１に電源が投入されるなどして液晶表示装置１が動作し始めた後、表示すべき映像に応じた表示（以下「映像表示」と称する。）の開始フレームである第１フレームの直前は、映像表示を行わない初期状態である。

本実施の形態１では、図３に示すように、初期状態においては、図１０の場合と同様、ＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は何れも一方の電位（図３ではローレベル）に固定されているが、ＣＳ信号ＣＳ２は、対応するゲート信号Ｇ２の立ち上がりに同期してローレベルからハイレベルへ切り替わり、ゲート信号Ｇ２の立ち下がりの時点においては、ハイレベルとなっている。そのため、各行において、対応するゲート信号が立ち下がる時点のＣＳ信号の電位は、隣接する行におけるＣＳ信号の電位とは互いに異なっている。例えば、ＣＳ信号ＣＳ１では、対応するゲート信号Ｇ１が立ち下がる時点でローレベルであり、ＣＳ信号ＣＳ２では、上述したように、対応するゲート信号Ｇ２が立ち下がる時点でハイレベルであり、ＣＳ信号ＣＳ３では、対応するゲート信号Ｇ３が立ち下がる時点でローレベルである。

ここで、ソース信号Ｓは、映像信号の示す階調に応じた振幅を有し、かつ、１Ｈ期間毎に極性が反転する信号となる。なお、図３では、一様な映像を表示する場合を想定しているため、ソース信号Ｓの振幅は一定である。また、ゲート信号Ｇ１・Ｇ２・Ｇ３は、各フレームのアクティブ期間（有効走査期間）におけるそれぞれ第１、第２及び第３番目の１Ｈ期間においてゲートオン電位となり、その他の期間においてゲートオフ電位となる。

そして、ＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は、対応するゲート信号Ｇ１・Ｇ２・Ｇ３の立ち下がりの後に反転し、かつ、その反転方向が互いに逆の関係となるような波形をとる。すなわち、奇数フレーム（第１フレーム、第３フレーム、…）では、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち上がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち下がることになり、偶数フレーム（第２フレーム、第４フレーム、…）では、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち下がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち上がることになる（なお、上述した説明において、奇数フレームと偶数フレームとは逆であってもよい）。

図３のタイミングチャートでは、第１フレームにおいてゲート信号が立ち下がる時点のＣＳ信号の電位が、隣接する行では互いに異なっているため、第１フレームにおけるＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は通常の奇数フレーム（例えば、第３フレーム）と同じ波形となる。そのため、画素電極１４の電位波形Ｐｉｘ１・Ｐｉｘ２・Ｐｉｘ３は何れもＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３によって適正にシフトされることになるので、同一階調のソース信号Ｓが入力されると、対向電極電位とシフト後の画素電極１４の電位との電位差は正極性と負極性とで同じになる。その結果、第１フレームにおける横筋の発生を解消し、表示品位の向上を図ることができる。

（ＣＳバスライン駆動回路４０の構成）
本実施の形態１におけるＣＳバスライン駆動回路４０では、上述のように、第１フレームにおいて、ＣＳ信号ＣＳ２は、対応するゲート信号Ｇ２の立ち上がりに同期してローレベルからハイレベルへ切り替わる。このように、１行毎（ＣＳ２、ＣＳ４、…）に、ＣＳ信号が、対応するゲート信号の立ち上がりに同期してローレベルからハイレベルへ切り替わることにより、各行において、対応するゲート信号が立ち下がる時点のＣＳ信号の電位が、隣接する行におけるＣＳ信号の電位とは互いに異なるようになる。

ここで、上述した制御を実現するためのＣＳバスライン駆動回路４０の具体的な構成について説明する。

上述した制御を実現するために、ＣＳバスライン駆動回路４０は、その内部に図４に示す複数の回路４１，４２，４３，…，４ｎを、各行に対応して備えている。

各回路４１，４２，４３，…，４ｎは、それぞれ、Ｄラッチ回路４１ａ，４２ａ，４３ａ，…，４ｎａ、ＯＲ回路４１ｂ，４２ｂ，４３ｂ，…，４ｎｂを備えている。以下では、説明の便宜上、第１及び第２行目に対応する回路４１・４２を代表例に挙げて説明する。

回路４１への入力信号は、ゲート信号Ｇ１，Ｇ２、極性信号ＰＯＬ、及びリセット信号ＲＥＳＥＴであり、回路４２への入力信号は、ゲート信号Ｇ２，Ｇ３、極性信号ＰＯＬ、及びリセット信号ＲＥＳＥＴである。極性信号ＰＯＬ及びリセット信号ＲＥＳＥＴは、コントロール回路５０から入力される。

Ｄラッチ回路４１ａの端子ＣＬには、リセット信号ＲＥＳＥＴが入力され、端子Ｄ（第２の入力部）には、極性信号ＰＯＬが入力され、端子Ｇ（第１の入力部）には、ＯＲ回路４１ｂの出力が入力される。このＤラッチ回路４１ａは、端子Ｇに入力される信号の電位レベルの変化（ローレベル→ハイレベル、又はハイレベル→ローレベル）に応じて、端子Ｄに入力される極性信号ＰＯＬの入力状態（ローレベル又はハイレベル）を電位レベルの変化を示すＣＳ信号ＣＳ１として出力するものである。具体的には、Ｄラッチ回路４１ａは、端子Ｇに入力される信号の電位レベルがハイレベルのときは、端子Ｄに入力される極性信号ＰＯＬの入力状態（ローレベル又はハイレベル）を出力し、端子Ｇに入力される信号の電位レベルがハイレベルからローレベルに変化すると、変化した時点の端子Ｄに入力される極性信号ＰＯＬの入力状態（ローレベル又はハイレベル）をラッチし、次に端子Ｇに入力される信号の電位レベルがハイレベルになるまでラッチした状態を保持する。そして、Ｄラッチ回路４１ａの端子Ｑから、電位レベルの変化を示すＣＳ信号ＣＳ１として出力される。

また、Ｄラッチ回路４２ａの端子ＣＬ及び端子Ｄには、同様に、リセット信号ＲＥＳＥＴ及び極性信号ＰＯＬが入力される一方、端子Ｇには、ＯＲ回路４２ｂの出力が入力される。これにより、Ｄラッチ回路４２ａの端子Ｑ（出力部）から、電位レベルの変化を示すＣＳ信号ＣＳ２が出力される。

ＯＲ回路４１ｂは、対応するゲートライン１２のゲート信号Ｇ１、及び次行のゲートライン１２のゲート信号Ｇ２が入力されることにより、図５に示す信号ｇ１を出力する。また、ＯＲ回路４２ｂは、対応するゲートライン１２のゲート信号Ｇ２、及び次行のゲートライン１２のゲート信号Ｇ３が入力されることにより、図５に示す信号ｇ２を出力する。なお、各ＯＲ回路に入力されるゲート信号は、図４に示す、Ｄ型フリップフロップ回路を備えるゲートライン駆動回路３０において、周知の方法により生成されるものであり、詳細な説明は省略する。

図５は、液晶表示装置１のＣＳバスライン駆動回路４０に入出力される各種信号の波形を示すタイミングチャートである。

まず、第１行目の各種信号の波形の変化について説明する。初期状態において、回路４１におけるＤラッチ回路４１ａの端子Ｄには極性信号ＰＯＬが入力され、端子ＣＬにはリセット信号ＲＥＳＥＴが入力される。このリセット信号ＲＥＳＥＴにより、Ｄラッチ回路４１ａの端子Ｑから出力されるＣＳ信号ＣＳ１の電位はローレベルで保持される。その後、ゲートライン駆動回路３０から、１行目のゲートライン１２にゲート信号Ｇ１が供給されるとともに、回路４１におけるＯＲ回路４１ｂの一方の端子にもゲート信号Ｇ１が入力される。すると、端子Ｇには、信号ｇ１におけるゲート信号Ｇ１の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちローレベルが転送され、次に端子Ｇに入力される信号ｇ１におけるゲート信号Ｇ１の電位変化（ハイ→ロー）があるまで（信号ｇ１がハイレベルの期間）、ローレベルが出力される。次に、端子Ｇに信号ｇ１におけるゲート信号Ｇ１の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちローレベルがラッチされる。その後、信号ｇ１がハイレベルになるまで、ローレベルを保持する。

次に、ＯＲ回路４１ｂの他方の端子に、ゲートライン駆動回路３０において２行目にシフトされたゲート信号Ｇ２が入力される。なお、このゲート信号Ｇ２は、さらに、２行目のゲートライン１２に供給されるとともに、回路４２におけるＯＲ回路４２ｂの一方の端子に入力される。

そして、Ｄラッチ回路４１ａの端子Ｇには、信号ｇ１におけるゲート信号Ｇ２の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちハイレベルが転送される。すなわち、ゲート信号Ｇ２が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ１の電位が、ローレベルからハイレベルに切り替わる。そして、次に端子Ｇに入力される信号ｇ１におけるゲート信号Ｇ２の電位変化（ハイ→ロー）があるまで（信号ｇ１がハイレベルの期間）、ハイレベルが出力される。次に、端子Ｇに信号ｇ１におけるゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちハイレベルがラッチされる。その後、信号ｇ１が第２フレームにおいてハイレベルになるまで、ハイレベルを保持する。

第２フレームでは、信号ｇ１におけるゲート信号Ｇ１のハイレベルの期間、端子Ｄに入力される極性信号ＰＯＬの入力状態（ハイレベル）が転送された後、ゲート信号Ｇ１の電位変化（ハイ→ロー）が入力されたときの極性信号ＰＯＬの入力状態（ハイレベル）がラッチされ、信号ｇ１が次にハイレベルになるまで、ハイレベルを保持する。

次に、Ｄラッチ回路４１ａの端子Ｇには、ゲート信号Ｇ２の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちローレベルが転送される。すなわち、ゲート信号Ｇ２が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ１の電位が、ハイレベルからローレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ２の電位変化（ハイ→ロー）があるまで（信号ｇ１がハイレベルの期間）、ローレベルが出力される。次に、端子Ｇにゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちローレベルがラッチされる。その後、信号ｇ１が第３フレームにおいてハイレベルになるまで、ローレベルを保持する。第３フレーム以降では、上記第１フレーム及び第２フレームの処理が交互に繰り返される。

次に、第２行目の各種信号の波形の変化について説明する。初期状態において、回路４２におけるＤラッチ回路４２ａの端子Ｄには極性信号ＰＯＬが入力され、端子ＣＬにはリセット信号ＲＥＳＥＴが入力される。このリセット信号ＲＥＳＥＴにより、Ｄラッチ回路４２ａの端子Ｑから出力されるＣＳ信号ＣＳ２の電位はローレベルで保持される。その後、上述したように、ゲートライン駆動回路３０から、２行目のゲートライン１２にゲート信号Ｇ２が供給されるとともに、回路４２におけるＯＲ回路４２ｂの一方の端子にもゲート信号Ｇ２が入力される。すると、端子Ｇには、信号ｇ２におけるゲート信号Ｇ２の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちハイレベルが転送される。すなわち、ゲート信号Ｇ２が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ２の電位が、ローレベルからハイレベルに切り替わる。次に端子Ｇに入力される信号ｇ２におけるゲート信号Ｇ２の電位変化（ハイ→ロー）があるまで（信号ｇ２がハイレベルの期間）、ハイレベルが出力される。次に、端子Ｇに信号ｇ２におけるゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちハイレベルがラッチされる。その後、信号ｇ２がハイレベルになるまで、ハイレベルを保持する。

次に、ＯＲ回路４２ｂの他方の端子に、ゲートライン駆動回路３０において３行目にシフトされたゲート信号Ｇ３が入力される。なお、このゲート信号Ｇ３は、さらに、３行目のゲートライン１２に供給されるとともに、回路４３におけるＯＲ回路４３ｂの一方の端子に入力される。

そして、Ｄラッチ回路４２ａの端子Ｇには、信号ｇ２におけるゲート信号Ｇ３の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちローレベルが転送される。すなわち、ゲート信号Ｇ３が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ２の電位が、ハイレベルからローレベルに切り替わる。そして、次に端子Ｇに入力される信号ｇ２におけるゲート信号Ｇ３の電位変化（ハイ→ロー）があるまで（信号ｇ２がハイレベルの期間）、ローレベルが出力される。次に、端子Ｇに信号ｇ２におけるゲート信号Ｇ３の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちローレベルがラッチされる。その後、信号ｇ２が第２フレームにおいてハイレベルになるまで、ローレベルを保持する。

第２フレームでは、信号ｇ２におけるゲート信号Ｇ２のハイレベルの期間、端子Ｄに入力される極性信号ＰＯＬの入力状態（ローレベル）が転送された後、ゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されたときの極性信号ＰＯＬの入力状態（ローレベル）がラッチされ、信号ｇ２が次にハイレベルになるまで、ローレベルを保持する。

次に、Ｄラッチ回路４２ａの端子Ｇには、ゲート信号Ｇ３の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちハイレベルが転送される。すなわち、ゲート信号Ｇ３が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ２の電位が、ローレベルからハイレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ３の電位変化（ハイ→ロー）があるまで（信号ｇ２がハイレベルの期間）、ハイレベルが出力される。次に、端子Ｇにゲート信号Ｇ３の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態、すなわちハイレベルがラッチされる。その後、信号ｇ２が第３フレームにおいてハイレベルになるまで、ハイレベルを保持する。

なお、この第２行目の第２フレームの動作は、第１行目の第１フレームの動作と同様であり、２行目の第３フレーム以降では、第１行目の上記第２フレーム及び第３フレームの処理が交互に繰り返される。そして、上述の第１行目の動作及び第２行目の動作は、各奇数行及び各偶数行における動作を示している。

このように、各行に対応した回路４１，４２，４３，…，４ｎにより、全フレームにおいて、当該行のゲート信号が立ち下がった時点（ＴＦＴ１３がオンからオフに切り替えられた時点）のＣＳ信号の電位が、隣接する行では互いに異なるように、該ＣＳ信号が出力される。すなわち、本実施の形態１では、ｎ行目のＣＳバスライン１５に出力されるＣＳ信号は、ｎ行目のゲート信号Ｇｎの立ち上がり時の極性信号ＰＯＬの電位レベル、及び、（ｎ＋１）行目のゲート信号Ｇ（ｎ＋１）の立ち上がり時の極性信号ＰＯＬの電位レベルをラッチすることにより生成される。これにより、第１フレームにおいてＣＳバスライン駆動回路４０を適正に動作させることが可能となるため、第１フレームにおいて横筋の原因となる上記変則的な波形を解消することができ、第１フレームにおける横筋の発生を防止して表示品位の向上を図るという効果を奏することができる。

なお、本実施の形態１におけるＣＳバスライン駆動回路４０は、既存のゲートライン駆動回路３０の内部に組み込まれる構成であっても良く、また、ゲートライン駆動回路３０の外部に設けられるとともに、ゲートライン駆動回路３０に接続される構成であっても良い。

〔実施の形態２〕
本発明の他の実施形態について、図６及び図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施の形態１において示した部材と同一の機能を有する部材には、同一の符号を付し、その説明を省略する。また、実施の形態１において定義した用語については、特に断らない限り本実施の形態においてもその定義に則って用いるものとする。

図６は、実施の形態２における液晶表示装置１の各種信号の波形を示すタイミングチャートである。図６では、初期状態における各行のＣＳ信号の電位が、上記実施の形態１において説明した図３のように一方の電位（ローレベル）に固定されず、１行毎に電位（ローレベル又はハイレベル）が異なっている。すなわち、第１・第３行目のＣＳバスライン１５に出力されるＣＳ信号ＣＳ１・ＣＳ３の初期状態の電位レベルは、ローレベルであるのに対して、第２行目のＣＳバスライン１５に出力されるＣＳ信号ＣＳ２の初期状態の電位レベルは、ハイレベルとなっている。

そして、ＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は、対応するゲート信号Ｇ１・Ｇ２・Ｇ３の立ち下がりの後に反転し、かつ、その反転方向が互いに逆の関係となるような波形をとる。すなわち、奇数フレーム（第１フレーム、第３フレーム、…）では、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち上がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち下がることになり、偶数フレーム（第２フレーム、第４フレーム、…）では、ＣＳ信号ＣＳ１・ＣＳ３は対応するゲート信号Ｇ１・Ｇ３が立ち下がった後に立ち下がり、ＣＳ信号ＣＳ２は対応するゲート信号Ｇ２が立ち下がった後に立ち上がることになる（なお、上述した説明において、奇数フレームと偶数フレームとは逆であってもよい）。

図６のタイミングチャートでは、第１フレームにおいてゲート信号が立ち下がる時点だけでなく、初期状態からＣＳ信号の電位が、隣接する行で互いに異なっているため、第１フレームにおけるＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３は通常の奇数フレーム（例えば、第３フレーム）と同じ波形となる。そのため、画素電極１４の電位波形Ｐｉｘ１・Ｐｉｘ２・Ｐｉｘ３は何れもＣＳ信号ＣＳ１・ＣＳ２・ＣＳ３によって適正にシフトされることになるので、同一階調のソース信号Ｓが入力されると、対向電極電位とシフト後の画素電極１４の電位との電位差は正極性と負極性とで同じになる。その結果、第１フレームにおける横筋の発生を解消し、表示品位の向上を図ることができる。

（ＣＳバスライン駆動回路４０’の構成）
本実施の形態２におけるＣＳバスライン駆動回路４０’では、上述のように、初期状態における各行のＣＳ信号の電位レベルが、１行毎に異なっている。

ここで、上述した制御を実現するためのＣＳバスライン駆動回路４０’の具体的な構成について説明する。

上述した制御を実現するために、ＣＳバスライン駆動回路４０’は、その内部に図７に示す複数の回路４１’，４２’，４３’，…，４ｎ’を、各行に対応して備えている。

各回路４１’，４２’，４３’，…，４ｎ’は、それぞれ、Ｄラッチ回路４１ａ’，４２ａ’，４３ａ’，…，４ｎａ’を備えている。以下では、説明の便宜上、第１及び第２行目に対応する回路４１’・４２’を代表例に挙げて説明する。

回路４１’への入力信号は、ゲート信号Ｇ２、極性信号ＰＯＬ、及びリセット信号ＲＥＳＥＴ（第１の制御信号）であり、回路４２’への入力信号は、ゲート信号Ｇ３、極性信号ＰＯＬ、及びセット信号ＳＥＴ（第２の制御信号）である。極性信号ＰＯＬ、リセット信号ＲＥＳＥＴ及びセット信号ＳＥＴは、コントロール回路５０（制御回路）から入力される。

Ｄラッチ回路４１ａ’の端子ＣＬには、リセット信号ＲＥＳＥＴが入力され、端子Ｄ（第２の入力部）には、極性信号ＰＯＬが入力され、端子Ｇ（第１の入力部）には、次行のゲートライン１２のゲート信号Ｇ２が入力され、端子Ｑ（出力部）からは、電位レベルの変化を示すＣＳ信号ＣＳ１が出力される。

また、Ｄラッチ回路４２ａ’の端子ＣＬには、セット信号ＳＥＴが入力され、端子Ｄには、極性信号ＰＯＬが入力され、端子Ｇには、次行のゲートライン１２のゲート信号Ｇ３が入力され、端子Ｑからは、電位レベルの変化を示すＣＳ信号ＣＳ２が出力される。

なお、Ｄラッチ回路４１ａ’、４２ａ’の基本的な動作は、Ｄラッチ回路４１ａと同様である。

図６を参照しつつ、液晶表示装置１のＣＳバスライン駆動回路４０’に入出力される各種信号の波形の変化について説明する。

まず、第１行目の各種信号の波形の変化について説明する。第１行目の第１フレームの動作は、上記実施の形態１で説明した内容と同一の動作である。すなわち、初期状態において、回路４１’におけるＤラッチ回路４１ａ’の端子Ｄには、極性信号ＰＯＬが入力され、端子ＣＬには、リセット信号ＲＥＳＥＴが入力される。このリセット信号ＲＥＳＥＴにより、Ｄラッチ回路４１ａ’の端子Ｑから出力されるＣＳ信号ＣＳ１の電位はローレベルで保持される。その後、端子Ｇには、ゲートライン駆動回路３０からゲート信号Ｇ２が入力され、このときの極性信号ＰＯＬの入力状態（ハイレベル）が転送される。すなわち、ゲート信号Ｇ２が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ１の電位が、ローレベルからハイレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ２の電位変化（ハイ→ロー）があるまで（ゲート信号Ｇ２がハイレベルの期間）、ハイレベルが出力される。次に、端子Ｇにゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態（ハイレベル）がラッチされる。その後、ゲート信号Ｇ２が第２フレームにおいてハイレベルになるまで、ハイレベルを保持する。

第２フレームでは、ゲート信号Ｇ２の電位変化があるまでハイレベルを保持し、Ｄラッチ回路４１ａ’の端子Ｇに入力されるゲート信号Ｇ２のレベルがローレベルからハイレベルに変化すると、このときの極性信号ＰＯＬの入力状態（ローレベル）が転送される。すなわち、ゲート信号Ｇ２が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ１の電位が、ハイレベルからローレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ２の電位変化（ハイ→ロー）があるまで（ゲート信号Ｇ２がハイレベルの期間）、ローレベルが出力される。次に、端子Ｇにゲート信号Ｇ２の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態（ローレベル）がラッチされる。その後、ゲート信号Ｇ２が第３フレームにおいてハイレベルになるまで、ローレベルを保持する。第３フレーム以降では、上記第１フレーム及び第２フレームの処理が交互に繰り返される。

次に、第２行目の各種信号の波形の変化について説明する。第２行目の第１フレームの動作は、上述した第１行目における第２フレームの動作と同様である。すなわち、初期状態において、回路４２’におけるＤラッチ回路４２ａ’の端子Ｄには、極性信号ＰＯＬが入力され、端子ＣＬにはセット信号ＳＥＴが入力される。このセット信号ＳＥＴにより、Ｄラッチ回路４２ａ’の端子Ｑから出力されるＣＳ信号ＣＳ２の電位はハイレベルで保持される。その後、端子Ｇには、ゲートライン駆動回路３０からゲート信号Ｇ３が入力される。すると、端子Ｇには、ゲート信号Ｇ３の電位変化（ロー→ハイ）が入力され、このときの端子Ｄに入力される極性信号ＰＯＬの入力状態、すなわちローレベルが転送される。すなわち、ゲート信号Ｇ３が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ２の電位が、ハイレベルからローレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ３の電位変化（ハイ→ロー）があるまで（ゲート信号Ｇ３がハイレベルの期間）、ローレベルが出力される。次に、端子Ｇにゲート信号Ｇ３の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態（ローレベル）がラッチされる。その後、ゲート信号Ｇ３が第２フレームにおいてハイレベルになるまで、ローレベルを保持する。

第２フレームでは、ゲート信号Ｇ３の電位変化があるまでローレベルを保持し、Ｄラッチ回路４２ａ’の端子Ｇに入力されるゲート信号Ｇ３のレベルがローレベルからハイレベルに変化すると、このときの極性信号ＰＯＬの入力状態（ハイレベル）が転送される。すなわち、ゲート信号Ｇ３が電位変化（ロー→ハイ）したタイミングで、ＣＳ信号ＣＳ２の電位が、ローレベルからハイレベルに切り替わる。そして、次に端子Ｇに入力されるゲート信号Ｇ３の電位変化（ハイ→ロー）があるまで（ゲート信号Ｇ３がハイレベルの期間）、ハイレベルが出力される。次に、端子Ｇにゲート信号Ｇ３の電位変化（ハイ→ロー）が入力されると、このときの極性信号ＰＯＬの入力状態（ハイレベル）がラッチされる。その後、ゲート信号Ｇ３が第３フレームにおいてハイレベルになるまで、ハイレベルを保持する。第３フレーム以降では、上記第１フレーム及び第２フレームの処理が交互に繰り返される。

上述の第１行目の動作及び第２行目の動作は、各奇数行及び各偶数行における動作を示している。

このように、各行に対応した回路４１’，４２’，４３’，…，４ｎ’により、初期状態における各行のＣＳ信号の電位レベルが１行毎に異なるように、該ＣＳ信号が出力される。これにより、第１フレームにおいてＣＳバスライン駆動回路４０を適正に動作させることが可能となるため、第１フレームにおいて横筋の原因となる上記変則的な波形を解消することができ、第１フレームにおける横筋の発生を防止して表示品位の向上を図るという効果を奏することができる。

なお、リセット信号ＲＥＳＥＴ及びセット信号ＳＥＴは、極性信号ＰＯＬのレベルに応じて決定されるものである。すなわち、極性信号ＰＯＬが、図６に示す波形である場合には、奇数行目（第１行目、３行目、…）に対応する回路４１’には、リセット信号ＲＥＳＥＴが入力され、偶数行目（第２行目、４行目、…）に対応する回路４２’には、セット信号ＳＥＴが入力されるのに対して、極性信号ＰＯＬが、図６に示す波形に対してレベル（ハイレベル／ローレベル）が逆転した波形である場合には、奇数行目に対応する回路４１’には、セット信号ＳＥＴが入力され、偶数行目に対応する回路４２’には、リセット信号ＲＥＳＥＴが入力される。このように、極性信号ＰＯＬと、リセット信号ＲＥＳＥＴ及びセット信号ＳＥＴ信号とは関連付けされており、これは、例えば、コントロール回路５０の仕様に応じて、予め、Ｄラッチ回路のリセット信号ＲＥＳＥＴ／セット信号ＳＥＴを設定することにより構成することができる。

また、本実施の形態２では、ｎ行目のＣＳバスライン１５に出力されるＣＳ信号は、（ｎ＋１）行目のゲート信号Ｇ（ｎ＋１）の立ち上がりのタイミングで、極性信号ＰＯＬの電位レベルをラッチすることにより、その電位レベルが切り替わる構成であるが、これに限定されるものではない。すなわち、ＣＳ信号の電位レベルが切り替わるタイミングは、各行の水平走査期間以降であればよく、各行の水平走査期間の終了時に対してタイムラグがあってもよい。これにより、ＣＳバスライン駆動回路４０’は、画素電極１４の電位を水平走査期間以降の時点でシフトさせる。

以上のように、実施の形態１及び２に示した液晶表示装置１の表示駆動回路では、ゲートライン駆動回路３０により、各行に順次割り当てられた水平走査期間に当該行のＴＦＴ１３をオンするためのゲート信号を出力し、ソースバスライン駆動回路２０により、各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなソース信号を出力し、ＣＳバスライン駆動回路４０・４０’により、各行の水平走査期間以降に、この水平走査期間におけるソース信号の極性に応じて定められた方向へ２値の電位の間で電位が切り替わるＣＳ信号を出力する。そして、ＣＳバスライン駆動回路４０・４０’は、当該行のＴＦＴ１３がオンからオフに切り替えられた時点（ゲートオフ時）のＣＳ信号の電位が、隣接する行では互いに異なるように、該ＣＳ信号を出力する。

これにより、第１フレームにおいてＣＳ信号による画素電極１４の電位シフトを適正に実行し、第１フレームにおける横筋の発生を解消することができる。その結果、液晶表示装置１の表示品位の向上を図ることができる。

本発明に係る表示駆動回路及び表示駆動方法は、以上のように、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間において、当該行のスイッチング素子がオフしたときの前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号を出力するものである。

上記構成及び方法では、上述した表示の不具合、すなわち、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間（第１フレーム）において、１行（１ライン）毎の明暗からなる横筋が観察されてしまうという不具合を解消し、表示品位の向上を図るという効果を奏することができる。

発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

本発明は、アクティブマトリクス型液晶表示装置の駆動に特に好適に適用できる。

Claims (12)

1. 走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動回路において、
   前記各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力する走査信号線駆動回路と、
   前記各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなデータ信号を出力するデータ信号線駆動回路と、
   前記各行の水平走査期間以降に、この水平走査期間におけるデータ信号の極性に応じて定められた方向へ２値の電位の間で電位が切り替わる電位シフト信号を出力する容量結合配線駆動回路とを備え、
   前記容量結合配線駆動回路は、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間において、当該行のスイッチング素子がオンからオフに切り替えられた時点の前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することを特徴とする表示駆動回路。
2. 前記容量結合配線駆動回路は、当該行における前記電位シフト信号の電位が、当該行のスイッチング素子がオンしたときと、当該行よりも後の次行のスイッチング素子がオンしたときとで互いに異なるように、前記電位シフト信号を出力することを特徴とする請求の範囲第１項に記載の表示駆動回路。
3. 前記容量結合配線駆動回路は、当該行の走査信号及び当該行よりも後の次行の走査信号を入力する第１の入力部と、前記電位シフト信号の電位に対応する、前記各行の水平走査期間に同期して極性が反転する極性信号を入力する第２の入力部と、当該行における前記電位シフト信号を出力する出力部とを備え、
   当該行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の第１の極性を、前記電位シフト信号の第１の電位として出力する一方、
   当該行よりも後の次行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の第２の極性を、前記電位シフト信号の第２の電位として出力することを特徴とする請求の範囲第２項に記載の表示駆動回路。
4. 前記容量結合配線駆動回路は、Ｄラッチ回路により構成されていることを特徴とする請求の範囲第３項に記載の表示駆動回路。
5. 前記容量結合配線駆動回路は、前記電位シフト信号の初期状態における電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することを特徴とする請求の範囲第１項に記載の表示駆動回路。
6. 前記信号線駆動回路及び容量結合配線駆動回路を制御する制御回路をさらに備え、
   前記制御回路は、前記電位シフト信号の初期状態における電位が、隣接する行では互いに異なるように、前記各行の水平走査期間に同期して極性が反転する極性信号に応じた、隣接する行で互いに異なる制御信号を、前記容量結合配線駆動回路に入力することを特徴とする請求の範囲第５項に記載の表示駆動回路。
7. 前記制御回路は、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号が第１の極性となる場合には、第１の制御信号を出力する一方、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号が第２の極性となる場合には、第２の制御信号を出力することを特徴とする請求の範囲第６項に記載の表示駆動回路。
8. 前記容量結合配線駆動回路は、Ｄラッチ回路により構成され、
   前記制御回路は、前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号の極性がローとなる場合には、前記第１の制御信号としてのリセット信号を、前記容量結合配線駆動回路に入力する一方、
   前記第１垂直走査期間において当該行の走査信号がオンするときの前記極性信号の極性がハイとなる場合には、前記第２の制御信号としてのセット信号を、前記容量結合配線駆動回路に入力することを特徴とする請求の範囲第７項に記載の表示駆動回路。
9. 前記容量結合配線駆動回路は、当該行よりも後の次行の走査信号を入力する第１の入力部と、前記電位シフト信号の電位レベルに対応する、前記各行の水平走査期間に同期して極性が反転する極性信号を入力する第２の入力部と、当該行における前記電位シフト信号を出力する出力部とを備え、
   当該行よりも後の次行の走査信号が前記第１の入力部に入力されたときの、前記第２の入力部に入力された前記極性信号の極性に基づいて、前記電位シフト信号の電位を切り替えることを特徴とする請求の範囲第６項から第８項の何れか１項に記載の表示駆動回路。
10. 請求の範囲第１項から第９項の何れか１項に記載の表示駆動回路と、前記表示パネルとを備えることを特徴とする表示装置。
11. 前記表示装置は、液晶表示装置であることを特徴とする請求の範囲第１０項に記載の表示装置。
12. 走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動方法において、
    前記各行に順次割り当てられた水平走査期間に当該行のスイッチング素子をオンするための走査信号を出力する走査信号線駆動処理と、
    前記各行の水平走査期間に同期して極性が反転しつつ、同一行の隣接する水平走査期間では極性が逆転するようなデータ信号を出力するデータ信号線駆動処理と、
    前記各行の水平走査期間以降に、この水平走査期間におけるデータ信号の極性に応じて定められた方向へ２値の電位の間で電位が切り替わる電位シフト信号を出力する容量結合配線駆動処理とを含み、
    前記容量結合配線駆動処理では、表示すべき映像に応じたデータ信号の出力を開始する第１垂直走査期間において、当該行のスイッチング素子がオンからオフに切り替えられた時点の前記電位シフト信号の電位が、隣接する行では互いに異なるように、該電位シフト信号を出力することを特徴とする表示駆動方法。

Images