JP3750537B2 - 液晶デバイスおよび画像表示装置 - Google Patents
液晶デバイスおよび画像表示装置 Download PDFInfo
- Publication number
- JP3750537B2 JP3750537B2 JP2001052198A JP2001052198A JP3750537B2 JP 3750537 B2 JP3750537 B2 JP 3750537B2 JP 2001052198 A JP2001052198 A JP 2001052198A JP 2001052198 A JP2001052198 A JP 2001052198A JP 3750537 B2 JP3750537 B2 JP 3750537B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- common
- liquid crystal
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶デバイスの各画素に共通に供給される共通信号の生成技術に関する。
【０００２】
【従来の技術】
画像を形成するための電気光学デバイスとして液晶パネルが多く利用されている。液晶パネルは、各画素を形成する液晶に表示信号に応じた電圧を印加して各画素の光の透過率を制御することにより、表示信号に応じた画像を形成するための電気光学デバイスである。
【０００３】
従来の液晶パネルは、表示信号とは別に表示信号のレベルの基準を示す共通信号を専用に設けられた入力端子を介して入力する構成がとられている。従って、従来の液晶パネルを利用して画像表示装置等の電子機器を構成する場合、共通信号を生成するための共通信号生成回路が設けられる。
【０００４】
また、共通信号の信号レベルは、デバイスに依存して異なるオフセットを有している。このため、共通信号生成回路としては、通常、発生するオフセットに応じて共通信号の信号レベルを調整できるような構成がとられている。
【０００５】
【発明が解決しようとする課題】
しかし、液晶パネルの信頼性の向上や製造コストの低減を考慮した場合、外部から供給される信号の入力端子を削減することが望まれている。
【０００６】
また、液晶パネルを利用して構成される電子機器の信頼性の向上、小型化、簡略化、および製造コストの低減を考慮した場合、共通信号生成回路を省略することも望まれている。
【０００７】
この発明は、従来技術における上述の課題を解決するためになされたものであり、液晶パネルの信頼性の向上を図るとともに、液晶パネルを適用した電子機器の信頼性の向上、小型化、簡略化、および製造コストの低減を図ることが可能な技術を提供することを目的とする。
【０００８】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の液晶デバイスは、
複数の画素を有する液晶デバイスであって、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中の、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子を備えることを特徴とする。
【０００９】
本発明の液晶デバイスは、複数の画素に対応して与えるべき複数の画素信号を含む表示信号中に、複数の画像に共通に与えるべき共通信号を生成するための所定の信号を埋め込んで入力することができるので、従来の液晶デバイスにおいて専用に設けられていた共通信号を入力するための入力端子を省略することが可能である。これにより、液晶デバイスの信頼性の向上を図ることができる。
【００１０】
ここで、前記所定の期間は、水平走査期間中の有効水平走査期間を除く期間の一部の期間であることが好ましい。あるいは、前記所定の期間は、垂直走査期間中の有効垂直走査期間を除く期間の一部の期間であることも好ましい。
【００１１】
上記いずれの期間も、表示信号中において複数の画素信号が含まれない期間であるので、共通信号を生成するための所定の信号を表示信号中に容易に埋め込むことが可能である。
【００１２】
上記発明の液晶デバイスは、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備えることが好ましい。
【００１３】
こうすれば、共通信号線駆動回路によって、複数の画素に共通信号線を介して共通信号を容易に供給することができる。
【００１４】
なお、前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路により容易に構成することが可能である。
【００１５】
ここで、前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記信号線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を前記共通信号線駆動回路に供給することが好ましい。
【００１６】
こうすれば、水平走査期間中の有効水平走査期間を除く期間中に、所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に容易に供給することが可能である。
【００１７】
また、前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記走査線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に供給するようにしてもよい。
【００１８】
こうすれば、垂直走査期間中の有効垂直査期間を除く期間中に、所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に容易に供給することが可能である。
【００１９】
また、本発明の画像処理装置は、
複数の画素を有する液晶デバイスに入力させるべき表示信号を生成する画像処理装置であって、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備えることを特徴とする。
【００２０】
本発明の画像処理装置によれば、本発明の液晶デバイスに入力させるべき表示信号を容易に生成することが可能である。
【００２１】
また、本発明の画像表示装置は、
複数の画素を有する液晶デバイスと、
前記液晶デバイスに入力させるべき表示信号を生成する画像処理装置と、を備え、
前記液晶デバイスは、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中において、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子を備え、
前記画像処理装置は、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備えることを特徴とする。
【００２２】
本発明の画像表示装置は、本発明の液晶デバイスおよび画像処理装置を適用することにより構成されているので、液晶デバイスの信頼性の向上に伴って画像表示装置の信頼性の向上を図ることが可能である。また、従来において必要であった共通信号生成回路を省略することが可能であるので、これに伴って画像表示装置の信頼性の向上、装置の小型化、簡略化、および製造コストの低減を図ることが可能である。
【００２３】
なお、上記画像表示装置において、
前記画像処理装置は、前記共通信号生成回路によって出力される前記所定の信号に含まれるデータ値を調整する調整制御回路を備えることが好ましい。
【００２４】
こうすれば、液晶デバイスに依存して変化する共通信号の値を容易に調整することが可能である。
【００２５】
なお、本発明は、種々の形態で実現することが可能であり、例えば、液晶デバイス、画像処理装置、画像表示装置、液晶デバイスの複数の画素に共通に与えるべき共通信号を生成するための所定の信号を入力する入力方法、液晶デバイスに入力すべき表示信号を生成するための画像処理方法の他種々の形態で実現することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態を実施例に基づいて以下の手順で説明する。
Ａ．液晶パネルの構成および動作：
Ａ１．液晶パネルの第１実施例：
Ａ２．液晶パネルの第２実施例：
Ｂ．液晶パネルを適用した画像表示装置の構成および動作：
Ｂ１．画像表示装置の第１実施例：
Ｂ２．画像表示装置の第２実施例：
Ｃ．変形例：
【００２７】
Ａ．液晶パネルの構成および動作：
Ａ１．液晶パネルの第１実施例：
図１は、本発明の第１実施例としての液晶パネルの電気的な構成を示す概略回路図である。この液晶パネル１０は、画像表示部１００と、信号線駆動回路２００と、サンプリング回路３００と、共通信号線駆動回路４００と、走査線駆動回路５００とを備えている。また、液晶パネル１０は、外部からアナログの表示信号ＶＩＮと、タイミング信号としての垂直同期信号ＶＲＳＴ、水平同期信号ＨＲＳＴ、垂直クロック信号ＶＣＬＫ、水平クロック信号子ＨＣＬＫとを入力する入力端子を有している。なお、この液晶パネル１０は、プリチャージ回路等の本発明に必須の要件でない回路や、電源入力端子等の入力端子の図示を省略して示している。以下の説明では、入力端子名と信号線名と信号名とに同じ符号を用いて説明する。
【００２８】
画像表示部１００は、水平方向に伸びるｎ本（ｎは２以上の整数）の走査線ＳＬ（ＳＬ１〜ＳＬｎ）と、これに垂直に伸びるｍ本（ｍは２以上の整数）の信号線ＤＬ（ＤＬ１〜ＤＬｍ）とによって構成されるマトリクス配線を有している。マトリクス配線の各交点にはそれぞれ画素ＰＥが設けられている。
【００２９】
画像表示部１００の各画素ＰＥは、画素選択用のＴＦＴ（Thin Film Transistor）１１０と、図示しない液晶セルを有する液晶画素１２０とで構成されている。ＴＦＴ１１０のゲート電極（Ｇ）は対応する走査線ＳＬに接続され、ドレイン電極（Ｄ）は対応する信号線ＤＬに接続され、ソース電極（Ｓ）は液晶画素１２０の画素電極１２１に接続されている。液晶画素１２０は、画素電極１２１と、対向電極１２２と、画素電極１２１および対向電極１２２の間に挟まれた液晶とで構成されている。対向電極１２２は共通信号線ＶＣＯＭに接続されている。従って、ｎ行ｍ列に配列された全ての画素ＰＥは液晶画素１２０の対向電極１２２を介して共通信号線ＶＣＯＭに接続されている。
【００３０】
ｎ行の走査線ＳＬは、走査線駆動回路５００に接続されている。また、ｍ列の信号線ＤＬは、サンプリング回路３００を介して表示信号線ＶＩＮに接続されている。共通信号線ＶＣＯＭは、共通信号線駆動回路４００を介して表示信号線ＶＩＮに接続されている。
【００３１】
サンプリング回路３００は、各データ線ＤＬに対応するスイッチＳＷ（ＳＷ１〜ＳＷｍ）を備えている。スイッチＳＷは、例えばＴＦＴのような半導体素子により構成される。各スイッチＳＷのドレイン電極（Ｄ）は、表示信号線ＶＩＮに共通に接続され、各ソース電極（Ｓ）はそれぞれ対応する信号線ＤＬに接続され、各ゲート電極（Ｇ）はそれぞれ対応するサンプリング信号線ＧＳ（ＧＳ１〜ＧＳｍ）を介して信号線駆動回路２００に接続されている。サンプリング回路３００は信号線駆動回路２００から供給される各サンプリング信号ＧＳに基づいて、表示信号ＶＩＮをサンプリングして各信号線ＤＬに供給する機能を有する。
【００３２】
共通信号線駆動回路４００は、スイッチ４１０とコンデンサ４２０とバッファアンプ４３０とを備えるサンプル／ホールド回路である。スイッチ４１０は、サンプリング回路３００のスイッチＳＷと同様に半導体素子で構成される。スイッチ４１０のドレイン電極（Ｄ）は表示信号線ＶＩＮに接続され、ソース電極（Ｓ）はコンデンサ４２０の一方の端子およびバッファアンプ４３０の入力端子に接続されている。スイッチ４１０のゲート電極（Ｇ）は、サンプル／ホールド駆動信号線ＳＨを介して信号線駆動回路２００に接続されている。コンデンサ４２０の他方の端子は接地されている。共通信号線駆動回路４００は、後述するようにサンプル／ホールド駆動信号ＳＨに基づいて表示信号ＶＩＮをサンプル／ホールドして、共通信号ＶＣＯＭを生成する。
【００３３】
走査線駆動回路５００は、後述するように垂直同期信号ＶＲＳＴおよび垂直クロック信号ＶＣＬＫに基づいて、所定のタイミングで各走査線ＳＬに走査線信号（パルス信号）を線順次で印加する。
【００３４】
信号線駆動回路２００は、後述するように水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫに基づいて、走査線駆動回路５００が各走査線ＳＬに走査信号を印加するタイミングに合わせて、各サンプリング信号線ＧＳにサンプリング信号（パルス信号）を線順次で印加する。また、サンプル／ホールド駆動信号線ＳＨにサンプル／ホールド駆動信号（パルス信号）を印加する。なお、サンプリング回路３００と信号線駆動回路２００とが本発明の信号線駆動回路に相当する。
【００３５】
図２は、液晶パネル１０の走査線駆動回路５００の動作を示すタイミングチャートである。タイミング信号としての垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫは、図２（ａ）〜（ｄ）に示すようなタイミングで入力される。図２（ａ）の垂直同期信号ＶＲＳＴは、垂直走査の開始タイミングを示す周期信号である。立下りエッジで始まるパルス信号の１周期が１フレームの画像を表示するための垂直走査周期（垂直走査期間）Ｖを示している。
【００３６】
図２（ｂ）の垂直クロック信号ＶＣＬＫは、垂直同期信号ＶＲＳＴに同期するクロック信号であり、走査線駆動回路５００の動作タイミング、すなわち、各走査線ＳＬの駆動周期を示している。なお、本明細書において「同期する」とは、２つの信号が一定の位相を保って変化することを意味する。
【００３７】
垂直クロック信号ＶＣＬＫの立ち上がりエッジで始まるパルス信号の周期は１つの走査線ＳＬの駆動期間、すなわち、水平走査期間（水平走査周期）Ｈを示している。本例の垂直走査期間Ｖは、（８＋ｎ）回の水平走査期間Ｈ、すなわち、期間（８＋ｎ）Ｈに等しくなるように設定されている。なお、以下では、１番目の水平走査周期期間を「１Ｈ期間」、２番目の水平走査周期期間を「２Ｈ期間」、…（８＋ｎ）番目の水平走査周期期間を「（８＋ｎ）Ｈ期間」のように呼ぶ。
【００３８】
図２（ｃ）の水平同期信号ＨＲＳＴは、図２（ｂ）の垂直クロック信号ＶＣＬＫとほぼ同じタイミングで立ち上がるパルス信号である。この水平同期信号ＨＲＳＴは、後述するように水平走査の開始タイミングを示す周期信号である。水平同期信号ＨＲＳＴは、通常、垂直クロック信号ＶＣＬＫに比べてハイレベルのパルス幅が狭く設定されている。
【００３９】
図２（ｄ）の水平クロック信号ＨＣＬＫは、水平同期信号ＨＲＳＴに同期するクロック信号であり、後述するように信号線駆動回路２００の動作タイミング、すなわち、各信号線ＤＬの駆動タイミングを示している。なお、垂直クロック信号ＶＣＬＫおよび水平同期信号ＨＲＳＴは、どちらか一方を省略することも可能である。
【００４０】
表示信号ＶＩＮには、図２（ｅ）に示すように、各垂直走査期間Ｖのうち、６Ｈ期間から（５＋ｎ）Ｈ期間までの期間ＥＶ（以下、「有効垂直走査期間」とも呼ぶ）において、各走査線ＳＬによって駆動される画素に供給される信号が供給される。なお、表示信号ＶＩＮとして供給される信号は、後述する水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫとに同期して供給される。
【００４１】
走査線駆動回路５００は、図２（ｆ−１）〜（ｆ−ｎ）に示すように、有効垂直走査期間ＥＶの各水平走査周期期間６Ｈ〜（５＋ｎ）Ｈにおいて、走査線信号としてハイレベルとなるパルス信号をそれぞれ対応する走査線ＳＬ（ＳＬ１〜ＳＬｎ）に線順次に供給する。なお、走査線駆動回路５００は、垂直クロック信号ＶＣＬＫをシフトクロックとするシフトレジスタにより容易に構成することができる。
【００４２】
図３は、液晶パネル１０の信号線駆動回路２００および共通信号線駆動回路４００の動作を示すタイミングチャートである。このタイミングチャートは、図２の６番目の水平走査周期期間である６Ｈ期間を拡大して示している。図３（ａ）および（ｂ）は、図２（ｃ）および（ｄ）の水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫを示している。また、図３（ｃ）は、図２（ｅ）の表示信号ＶＩＮを示している。
【００４３】
図３（ｃ）に示す水平クロック信号ＨＣＬＫの立ち下がりエッジで始まるパルス信号の周期は、１つの信号線ＤＬの駆動周期、すなわち、画素周期Ｔを示している。本例の水平走査期間Ｈは、（４＋ｍ）回の画素周期Ｔ、すなわち、期間（４＋ｍ）Ｔに等しくなるように設定されている。なお、以下では、１番目の画素周期期間を「１Ｔ期間」、２番目の画素周期期間を「２Ｔ期間」、…（４＋ｍ）番目の画素周期期間を「（４＋ｍ）Ｔ期間」のように呼ぶ。
【００４４】
表示信号ＶＩＮとしては、図３（ｃ）に示すように、４Ｔ期間から（３＋ｍ）Ｔ期間までの期間ＥＨ（以下、「有効水平走査期間」とも呼ぶ）において、各信号線ＤＬ（ＤＬ１〜ＤＬｍ）に供給される信号Ｐ１〜Ｐｍが水平クロック信号ＨＣＬＫに同期して供給される。
【００４５】
また、表示信号ＶＩＮとしては、２Ｔ期間から３Ｔ期間までの期間（以下、「共通信号生成期間」とも呼ぶ）において、共通信号ＶＣＯＭに相当する信号ＣＯＭが水平クロック信号ＨＣＬＫに同期して供給される。
【００４６】
信号線駆動回路２００は、図３（ｄ）に示すように、サンプル／ホールド駆動信号線ＳＨに、共通信号生成期間においてハイレベルとなるパルス信号を供給する。このとき、共通信号線駆動回路４００は、表示信号線ＶＩＮとして供給されている信号ＣＯＭの信号レベルをサンプリングして、図３（ｆ）に示すように共通信号ＶＣＯＭとして出力する。そして、サンプル／ホールド駆動信号ＳＨがローレベルの期間、すなわち、サンプル／ホールド駆動信号ＳＨがハイレベルになるまでの期間において、共通信号ＶＣＯＭの信号レベルをサンプリングされた信号ＣＯＭの表す信号レベルで保持するように動作する。
【００４７】
また、信号線駆動回路２００は、図３（ｅ−１）〜（ｅ−ｍ）に示すように、有効水平走査期間ＥＨの各画素周期期間４Ｔ〜（３＋ｍ）Ｔにおいて、サンプリング信号としてハイレベルとなるパルス信号をそれぞれ対応するサンプリング信号線ＧＳ（ＧＳ１〜ＧＳｍ）に線順次に供給する。これにより、有効水平走査期間ＥＨ内の各画素周期期間ごとに表示信号線ＶＩＮに供給されている信号Ｐ１〜Ｐｍが、それぞれ対応する信号線ＤＬ１〜ＤＬｍに線順次に供給される。なお、信号線駆動回路２００は、水平クロック信号ＨＣＬＫをシフトクロックとするシフトレジスタにより容易に構成することができる。
【００４８】
以上のようにして、走査線駆動回路５００および信号線駆動回路２００によって選択された走査線ＳＬおよび信号線ＤＬに接続されている画素ＰＥがアクティブ状態となる。このとき、アクティブ状態となった画素ＰＥにサンプリング回路３００を介して供給された表示信号ＶＩＮが、液晶画素１２０の画素電極１２１に印加される。また、共通信号線駆動回路４００を介して供給された共通信号ＶＣＯＭが、液晶画素１２０の対向電極１２２に印加される。そして、これら２つの電極１２１，１２２間の電位差に応じて、液晶画素１２０が動作する。これにより、画像表示部１００において、供給される表示信号に応じた画像の表示が可能となる。
【００４９】
以上説明したように、この液晶パネル１０は、有効水平走査期間ＥＨの開始直前の画素周期期間である２Ｔ期間および３Ｔ期間（共通信号生成期間）において、共通信号ＶＣＯＭに相当する信号ＣＯＭが表示信号入力端子ＶＩＮを介して供給されると、これを共通信号線駆動回路４００においてサンプル／ホールドすることにより、各画素ＰＥに供給する共通信号ＶＣＯＭを生成している。従って、この液晶パネル１０は、従来の液晶パネルのように、専用に設けられた入力端子から共通信号ＶＣＯＭを供給する必要がないので、入力端子を削減することができる。これにより、デバイスの信頼性の向上を図ることが可能となる。
【００５０】
なお、本例の液晶パネル１０は、有効水平走査期間ＥＨの直前の２Ｔおよび３Ｔの２画素周期を共通信号生成期間として設定しているが、１画素周期を共通信号生成期間とするようにしてもよい。また、３画素周期以上の期間を共通信号生成期間とするようにしてもよい。また、有効水平走査期間ＥＨの直後の期間を共通信号生成期間に設定するようにしてもよい。すなわち、有効水平走査期間ＥＨを除く期間に共通信号生成期間を設定するようにすればよい。なお、この場合、液晶パネル１０の信号線駆動回路２００は、設定された共通信号生成期間に対応するようにサンプル／ホールド駆動信号ＳＨを出力するように構成される。
【００５１】
Ａ２．液晶パネルの第２実施例：
図４は、本発明の第２実施例としての液晶パネルの電気的な構成を示す概略回路図である。この液晶パネル１０Ａは、共通信号線駆動回路４００Ａに含まれるスイッチ４１０のゲート電極（Ｇ）が、第１実施例の液晶パネル１０における共通信号線駆動回路４００（図１）のようにサンプル／ホールド駆動信号線ＳＨを介して信号線駆動回路２００に接続されるのではなく、サンプルホールド駆動信号線ＳＶを介して走査線駆動回路５００Ａに接続されている点に特徴を有している。
【００５２】
図５は、液晶パネル１０Ａの走査線駆動回路５００Ａの動作を示すタイミングチャートである。図５（ａ）〜（ｄ）、および図５（ｆ−１）〜（ｆ−ｎ）は、図２（ａ）〜（ｄ）、および図２（ｆ−１）〜（ｆ−ｎ）と同じである。
【００５３】
走査線駆動回路５００Ａは、図５（ｇ）に示すサンプル／ホールド駆動信号線ＳＶに、有効垂直走査期間ＥＶの開始直前の水平走査周期期間５Ｈ（共通信号生成期間）においてハイレベルとなるパルス信号を供給する。このとき、共通信号線駆動回路４００Ａは、表示信号ＶＩＮとして供給されている共通信号ＶＣＯＭに相当する信号ＣＯＭの信号レベルをサンプリングして、ローレベルの期間ホールドすることにより共通信号ＶＣＯＭを生成する。
【００５４】
このように、本例の液晶パネル１０Ａは、有効垂直走査期間の開始直前に設定された共通信号生成期間において、表示信号線ＶＩＮとして供給される共通信号ＶＣＯＭに相当する信号ＣＯＭの信号レベルをサンプリングすることにより共通信号ＶＣＯＭを生成することができる。
【００５５】
この構成の液晶パネル１０Ａにおいても、従来の液晶パネルのように、専用に設けられた入力端子から共通信号ＶＣＯＭを供給する必要がないので、入力端子を削減することができる。これにより、デバイスの信頼性の向上を図ることが可能となる。
【００５６】
なお、本例の液晶パネル１０Ａは、有効垂直走査期間ＥＶの直前の５Ｈ期間の１水平走査周期を共通信号生成期間として設定しているが、２水平走査周期以上の期間を共通信号生成期間とするようにしてもよい。また、有効垂直走査期間ＥＶの直後の期間を共通信号生成期間に設定するようにしてもよい。すなわち、有効垂直走査期間ＥＶをのぞく期間内に共通信号生成期間を設定するようにすればよい。なお、この場合、液晶パネル１０Ａの走査線駆動回路５００Ａは、設定された共通信号生成期間に対応するようにサンプル／ホールド駆動信号ＳＶを出力するように設定されればよい。
【００５７】
Ｂ．液晶パネルを適用した画像表示装置の構成および動作：
Ｂ１．画像表示装置の第１実施例：
図６は、本発明の液晶パネル１０を適用した画像表示装置の構成を示す概略ブロック図である。この画像表示装置ＤＰ１は、液晶パネル１０と、画像処理回路２０と、Ｄ／Ａコンバータ３０とを備えている。画像処理回路２０は、画像信号変換回路２２と、ＣＯＭ信号生成回路２４と、タイミング制御回路２６とを備えている。タイミング制御回路２６は、液晶パネル１０に供給するタイミング信号、すなわち、垂直同期信号ＶＲＳＴ、水平同期信号ＨＲＳＴ，垂直クロック信号ＶＣＬＫ、水平クロック信号ＨＣＬＫとを生成するとともに、後述するＤ／Ａコンバータ３０の出力極性を制御する極性反転信号ＶＩＮＶを生成する。また、タイミング制御回路２６は、画像信号変換回路２２およびＣＯＭ信号生成回路２４の動作を制御する。
【００５８】
画像信号変換回路２２は、図示しないパーソナルコンピュータやビデオレコーダ等の画像供給装置から供給された画像信号を液晶パネル１０に供給可能なタイミングの画像信号に変換して出力する。具体的には、アナログ画像信号をディジタル画像データに変換し、変換されたディジタル画像データを同期信号に同期して画像信号変換回路２２内の図示しないフレームメモリに書き込む。また、フレームメモリに書き込まれたディジタル画像データを液晶パネル１０に供給可能なタイミング、すなわち、タイミング制御回路２６で生成されたタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫに基づいて読み出す。そして、この書き込みと読み出しの処理の過程において、種々の画像処理を実行する。なお、画像供給装置から供給された画像信号がアナログ画像信号ではなくディジタル画像信号である場合には、アナログ画像信号をディジタル画像データに変換する処理は省略される。
【００５９】
ＣＯＭ信号生成回路２４は、画像信号変換回路２２から出力されたディジタル画像信号ＶＤＴに共通信号線ＶＣＯＭに供給すべき信号レベルに相当する信号ＣＯＭを合成して、ディジタル表示信号ＶＤＡＴＡとして出力する。
【００６０】
Ｄ／Ａコンバータ３０は、画像処理回路２０から出力されたディジタル表示信号ＶＤＡＴＡをアナログ画像信号に変換して表示信号ＶＩＮとして液晶パネル１０に供給する。またＤ／Ａコンバータ３０にはタイミング制御回路２６から極性反転信号ＶＩＮＶが供給される。後述するようにＤ／Ａコンバータ３０の出力は、タイミング制御回路２６から垂直同期信号ＶＲＳＴおよび水平同期同期信号ＨＲＳＴに同期して出力される極性反転信号ＶＩＮＶに応じて出力信号の極性が反転される。
【００６１】
図７は、液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。このタイミングチャートは、図２に示した有効垂直走査期間ＥＶ中の１番目の水平走査周期期間である６Ｈ期間を示している。また、図７（ａ）および（ｂ）の水平同期信号ＨＲＳＴと水平クロック信号ＨＣＬＫの関係は、図３（ａ）および（ｂ）と同じである。なお、本実施例における垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫ、および表示信号ＶＩＮの関係は、図２と同じであるので図示および説明を省略する。また、有効垂直操作期間ＥＶ中の他の水平走査周期期間も、後述する極性反転信号ＶＩＮＶのタイミングを除いて同じであるので説明を省略する。
【００６２】
画像信号変換回路２２は、図７（ｃ）に示すように、有効水平走査期間ＥＨ（画素周期期間４Ｔ〜（３＋ｍ）Ｔ）において、ディジタル画像信号ＶＤＴとして各画素周期期間に対応する画素データＰ１〜Ｐｍを出力する。ディジタル画像信号ＶＤＴは本発明のタイミング変換信号に相当する。ＣＯＭ信号生成回路２４は、図７（ｄ）に示すように、有効水平走査期間ＥＨの直前の画素周期期間である２Ｔ期間および３Ｔ期間（共通信号生成期間）において、ディジタル画像信号ＶＤＴに共通信号ＶＣＯＭを表す信号ＣＯＭを合成して、ディジタル表示信号ＶＤＡＴＡとして出力する。
【００６３】
タイミング制御回路２６は、図７（ｅ）に示すように、水平走査周期ごとにハイレベルとローレベルを繰り返す極性反転信号ＶＩＮＶをＤ／Ａコンバータ３０に供給する。ただし、極性反転信号ＶＩＮＶは、後述する理由により共通信号生成期間中は、必ずハイレベルとなるように制御される。すなわち、図７（ｅ）に示す水平走査周期期間６Ｈは、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期であるが、画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶは、ローレベルに変化せずハイレベルが維持される。
【００６４】
Ｄ／Ａコンバータ３０は、図７（ｆ）に示すようにディジタル表示信号ＶＤＡＴＡをアナログ信号に変換してアナログ表示信号ＶＩＮとして出力する。このとき、Ｄ／Ａコンバータ３０は、極性反転信号ＶＩＮＶのレベルに応じて出力の極性を反転する。具体的には、以下に示すような処理が行われる。
【００６５】
画像信号変換回路２２に供給される画像信号は８ビットの階調データを表しており、黒レベルが”０”で白レベルが”２５５”であるとする。このとき、本実施例の画像表示装置ＤＰ１では、画像信号変換回路２２およびＣＯＭ信号生成回路２４は、ディジタル画像信号ＶＤＴおよびディジタル表示信号ＶＤＡＴＡを黒レベルが”０”で白レベルが”２５５”の８ビットの階調データとして出力する。そして、極性反転信号ＶＩＮＶがローレベルにおいてＤ／Ａコンバータ３０は、黒レベルの階調データ”０”に対して中心電圧Ｖｃを出力し、白レベルの階調データ”２５５”に対して中心電圧Ｖｃよりも電圧Ｖｆだけ高い電圧（Ｖｃ＋Ｖｆ）を出力する。一方、極性反転信号ＶＩＮＶがハイレベルにおいてＤ／Ａコンバータ３０は、黒レベルの階調データ”０”に対して中心電圧Ｖｃを出力し、白レベルの階調データ”２５５”に対して中心電圧Ｖｃよりも電圧Ｖｆだけ低い電圧（Ｖｃ−Ｖｆ）を出力する。すなわち、Ｄ／Ａコンバータ３０は、極性反転信号ＶＩＮＶに応じて、ディジタル表示信号ＶＤＡＴＡの表すデータを中心電圧Ｖｃを中心に極性が反転するアナログの表示信号ＶＩＮに変換する。
【００６６】
このように表示信号ＶＩＮの極性を反転させるのは、画素を構成する液晶に長時間ＤＣ電圧を印加すると、その液晶に劣化現象が発生するため、劣化現象を抑制して液晶パネルの寿命をのばすためである。なお、この極性反転は、水平走査周期ごとだけでなく、さらに、フレーム周期、すなわち、垂直走査周期ごとに各画素に印加する極性を反転することが好ましい。
【００６７】
なお、上述したように、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期中の画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶをローレベルに変化させずにハイレベルを維持するのは、以下の理由による。すなわち、共通信号ＶＣＯＭの信号レベルは、理想的には表示信号の中心電圧Ｖｃに等しく設定される。しかしながら、実際の共通信号ＶＣＯＭの信号レベルは、中心電圧Ｖｃよりも低い電圧であることが一般的であるのに対し、極性反転信号ＶＩＮＶがローレベルである場合のＤ／Ａコンバータ３０の出力は中心電圧Ｖｃよりも低い電圧となるため、共通信号生成期間に極性反転信号ＶＩＮＶがローレベルであると、実際の共通信号ＶＣＯＭの信号レベルに相当する電圧をＤ／Ａコンバータ３０から出力することができないことになる。そこで、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期中の画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶをローレベルに変化させずにハイレベルを維持して、共通信号生成期間において極性反転信号ＶＩＮＶがハイレベルとなるようにしている。なお、本実施例の画像表示装置ＤＰ１においては、共通信号ＶＣＯＭのレベルは、階調データ”５５”に設定されている。
【００６８】
本実施例の画像表示装置ＤＰ１においては、画像処理回路２０のタイミング制御回路２６によって液晶パネル１０に供給するタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫを生成している。また、画像処理回路２０のＣＯＭ信号生成回路２４によって、共通信号生成期間において共通信号ＶＣＯＭを表す信号ＣＯＭをディジタル表示信号ＶＤＡＴＡとして出力し、このディジタル表示信号ＶＤＡＴＡをＤ／Ａコンバータ３０によってアナログ信号である表示信号ＶＩＮに変換している。これにより、液晶パネル１０を適用した画像表示装置を構成することができる。
【００６９】
以上、説明からわかるように、ＣＯＭ信号生成回路２４およびＤ／Ａコンバータ３０が本発明の表示信号生成回路に相当し、画像処理回路２０およびＤ／Ａコンバータ３０が本発明の画像処理装置に相当する。
【００７０】
なお、この画像表示装置ＤＰ１は、装置の全体を制御するコントローラを備えるようにしてもよい。そして、ユーザがコントローラを介して画像処理回路２０のＣＯＭ信号生成回路２４が生成する信号ＣＯＭの表す階調データの値を変更（調整）可能とするようにしてもよい。これにより、液晶パネル１０の共通信号ＶＣＯＭの信号レベルを容易に調整することができる。なお、この場合、コントローラが本発明の調整制御回路に相当する。
【００７１】
Ｂ２．画像表示装置の第２実施例：
図８は、本発明の液晶パネル１０を適用した別の画像表示装置の構成を示す概略ブロック図である。この画像表示装置ＤＰ２は、液晶パネル１０と、画像処理回路２０Ａと、Ｄ／Ａコンバータ３０Ａとを備えている。また、画像処理回路２０Ａは、画像信号変換回路２２Ａと、ＣＯＭ信号生成回路２４Ａと、タイミング制御回路２６Ａとを備えている。画像処理回路２０Ａの各回路２２Ａ〜２６ＡおよびＤ／Ａコンバータ３０Ａの各機能は画像処理回路２０の各回路２２〜２６およびＤ／Ａコンバータ３０（図６）と基本的に同じである。以下では、画像表示装置ＤＰ２が画像表示装置ＤＰ１と異なる点について説明する。
【００７２】
図９は、液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。このタイミングチャートも、図７のタイミングチャートと同様に、図２に示した有効垂直走査期間ＥＶ中の１番目の水平走査周期期間である６Ｈ期間を示している。図９（ａ）および（ｂ）の水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫの関係も、図３（ａ）および（ｂ）と同じである。なお、本実施例における垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫ、および表示信号ＶＩＮの関係も、図２と同じであるので図示および説明を省略する。
【００７３】
ここで、図９（ｃ）のディジタル画像信号ＶＤＴおよび図９（ｄ）のディジタル表示信号ＶＤＡＴＡのタイミングは、図７（ｃ）および図７（ｄ）と同じである。
【００７４】
本実施例の画像表示装置ＤＰ２における画像処理回路２０Ａの画像信号変換回路２２ＡおよびＣＯＭ信号生成回路２４Ａは、第１実施例の画像表示装置ＤＰ１における画像処理回路２０の画像信号変換回路２２およびＣＯＭ信号生成回路２４と出力する階調データの値が、以下で説明するように異なっている。
【００７５】
ここで、画像信号変換回路２２Ａに供給される画像信号も８ビットの階調データを表しており、黒レベルが”０”で白レベルが”２５５”の階調データであるとする。このとき、本実施例の画像表示装置ＤＰ２では、画像信号変換回路２２Ａは、ディジタル画像信号ＶＤＴおよびディジタル表示信号ＶＤＡＴＡを９ビットの階調データとして出力する。具体的には、画像信号変換回路２２Ａは、表示信号の極性を反転しない場合、黒レベルの階調データを”２５５”とし白レベルの階調データを”５１１”に対応させて出力する。そして、表示信号の極性を反転する場合、黒レベルの階調データを”２５５”とし白レベルの階調データを”０”として出力する。また、ＣＯＭ信号生成回路２４Ａもこれに対応して、共通信号ＶＣＯＭを示す階調データを９ビットのデータとして出力する。本実施例においては、共通信号ＶＣＯＭのレベルは、階調データで”２００”に設定されている。
【００７６】
Ｄ／Ａコンバータ３０Ａは、画像処理回路２０Ａから出力される９ビットのディジタル画像信号ＶＤＡＴＡをアナログ信号の表示信号ＶＩＮに変換する。これにより、黒レベルに対応する階調データ”２５５”を中心電圧Ｖｃに変換し、正極性の白レベルに対応する階調データ”５１１”を電圧（Ｖｃ＋Ｖｆ）に変換し、負極性の白レベルに対応する階調データ”０”を電圧（Ｖｃ−Ｖｆ）に変換する。これにより、画像処理回路２０ＡおよびＤ／Ａコンバータ３０Ａは、液晶パネル１０に供給する表示信号ＶＩＮを画像処理回路２０およびＤ／Ａコンバータ３０による場合と同様に生成することが可能である。
【００７７】
本実施例の画像表示装置ＤＰ２においても、画像処理回路２０Ａのタイミング制御回路２６Ａによって液晶パネル１０に供給するタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫを生成している。また、画像処理回路２０ＡのＣＯＭ信号生成回路２４Ａによって、共通信号生成期間において共通信号ＶＣＯＭを表す信号ＣＯＭをディジタル表示信号ＶＤＡＴＡとして出力し、このディジタル表示信号ＶＤＡＴＡをＤ／Ａコンバータ３０Ａによってアナログ信号である表示信号ＶＩＮに変換している。これにより、液晶パネル１０を適用した画像表示装置を構成することができる。
【００７８】
以上、説明からわかるように、ＣＯＭ信号生成回路２４ＡおよびＤ／Ａコンバータ３０Ａが本発明の表示信号生成回路に相当し、画像処理回路２０ＡおよびＤ／Ａコンバータ３０Ａが本発明の画像処理装置に相当する。
【００７９】
なお、この画像表示装置ＤＰ２も、第１実施例の画像表示装置ＤＰ１と同様に、装置の全体を制御するコントローラを備えるようにしてもよい。そして、ユーザがコントローラを介して画像処理回路２０ＡのＣＯＭ信号生成回路２４Ａが生成する信号ＣＯＭの表す階調データの値を変更（調整）可能とするようにしてもよい。これにより、液晶パネル１０の共通信号ＶＣＯＭの信号レベルを容易に調整することができる。
【００８０】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８１】
上記実施例の画像表示装置ＤＰ１およびＤＰ２は、第１実施例としての液晶パネル１０を適用した画像表示装置を示しているが、同様に第２実施例としての液晶パネル１０Ａを適用して画像表示装置を構成することも可能である。液晶パネル１０Ａを適用して画像表示装置を構成する場合における画像処理回路のＣＯＭ信号生成回路は、液晶パネル１０Ａに対応する共通信号生成期間において共通信号ＶＣＯＭに相当する信号ＣＯＭを生成するようにすればよい。
【００８２】
また、上記実施例では、本発明の液晶パネル１０を適用した電子機器として、外部の画像供給装置から供給された画像を表示する画像表示装置を例に説明しているがこれに限定されるものではなく、画像処理装置と、のＤ／Ａコンバータと、液晶パネルとを備える種々の電子機器に適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例としての液晶パネルの電気的な構成を示す概略回路図である。
【図２】液晶パネル１０の走査線駆動回路５００の動作を示すタイミングチャートである。
【図３】液晶パネル１０の信号線駆動回路２００および共通信号線駆動回路４００の動作を示すタイミングチャートである。
【図４】本発明の第２実施例としての液晶パネルの電気的な構成を示す概略回路図である。
【図５】液晶パネル１０Ａの走査線駆動回路５００Ａの動作を示すタイミングチャートである。
【図６】本発明の液晶パネル１０を適用した画像表示装置の構成を示す概略ブロック図である。
【図７】液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。
【図８】本発明の液晶パネル１０を適用した別の画像表示装置の構成を示す概略ブロック図である。
【図９】液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。
【符号の説明】
１０…液晶パネル
１０Ａ…液晶パネル
１０…第１の液晶パネル
２０…画像処理回路
２０Ａ…画像処理回路
２２…画像信号変換回路
２２Ａ…画像信号変換回路
２４…ＣＯＭ信号生成回路
２４Ａ…ＣＯＭ信号生成回路回路
２６…タイミング制御回路
２６Ａ…タイミング制御回路
１００…画像表示部
ＰＥ…画素
１２０…液晶画素
１２１…画素電極
１２２…対向電極
２００…信号線駆動回路
３００…サンプリング回路
４００…共通信号線駆動回路
４００Ａ…共通信号線駆動回路
４１０…スイッチ
４２０…コンデンサ
４３０…バッファアンプ
５００…走査線駆動回路
５００Ａ…走査線駆動回路
【発明の属する技術分野】
この発明は、液晶デバイスの各画素に共通に供給される共通信号の生成技術に関する。
【０００２】
【従来の技術】
画像を形成するための電気光学デバイスとして液晶パネルが多く利用されている。液晶パネルは、各画素を形成する液晶に表示信号に応じた電圧を印加して各画素の光の透過率を制御することにより、表示信号に応じた画像を形成するための電気光学デバイスである。
【０００３】
従来の液晶パネルは、表示信号とは別に表示信号のレベルの基準を示す共通信号を専用に設けられた入力端子を介して入力する構成がとられている。従って、従来の液晶パネルを利用して画像表示装置等の電子機器を構成する場合、共通信号を生成するための共通信号生成回路が設けられる。
【０００４】
また、共通信号の信号レベルは、デバイスに依存して異なるオフセットを有している。このため、共通信号生成回路としては、通常、発生するオフセットに応じて共通信号の信号レベルを調整できるような構成がとられている。
【０００５】
【発明が解決しようとする課題】
しかし、液晶パネルの信頼性の向上や製造コストの低減を考慮した場合、外部から供給される信号の入力端子を削減することが望まれている。
【０００６】
また、液晶パネルを利用して構成される電子機器の信頼性の向上、小型化、簡略化、および製造コストの低減を考慮した場合、共通信号生成回路を省略することも望まれている。
【０００７】
この発明は、従来技術における上述の課題を解決するためになされたものであり、液晶パネルの信頼性の向上を図るとともに、液晶パネルを適用した電子機器の信頼性の向上、小型化、簡略化、および製造コストの低減を図ることが可能な技術を提供することを目的とする。
【０００８】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の液晶デバイスは、
複数の画素を有する液晶デバイスであって、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中の、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子を備えることを特徴とする。
【０００９】
本発明の液晶デバイスは、複数の画素に対応して与えるべき複数の画素信号を含む表示信号中に、複数の画像に共通に与えるべき共通信号を生成するための所定の信号を埋め込んで入力することができるので、従来の液晶デバイスにおいて専用に設けられていた共通信号を入力するための入力端子を省略することが可能である。これにより、液晶デバイスの信頼性の向上を図ることができる。
【００１０】
ここで、前記所定の期間は、水平走査期間中の有効水平走査期間を除く期間の一部の期間であることが好ましい。あるいは、前記所定の期間は、垂直走査期間中の有効垂直走査期間を除く期間の一部の期間であることも好ましい。
【００１１】
上記いずれの期間も、表示信号中において複数の画素信号が含まれない期間であるので、共通信号を生成するための所定の信号を表示信号中に容易に埋め込むことが可能である。
【００１２】
上記発明の液晶デバイスは、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備えることが好ましい。
【００１３】
こうすれば、共通信号線駆動回路によって、複数の画素に共通信号線を介して共通信号を容易に供給することができる。
【００１４】
なお、前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路により容易に構成することが可能である。
【００１５】
ここで、前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記信号線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を前記共通信号線駆動回路に供給することが好ましい。
【００１６】
こうすれば、水平走査期間中の有効水平走査期間を除く期間中に、所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に容易に供給することが可能である。
【００１７】
また、前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記走査線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に供給するようにしてもよい。
【００１８】
こうすれば、垂直走査期間中の有効垂直査期間を除く期間中に、所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に容易に供給することが可能である。
【００１９】
また、本発明の画像処理装置は、
複数の画素を有する液晶デバイスに入力させるべき表示信号を生成する画像処理装置であって、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備えることを特徴とする。
【００２０】
本発明の画像処理装置によれば、本発明の液晶デバイスに入力させるべき表示信号を容易に生成することが可能である。
【００２１】
また、本発明の画像表示装置は、
複数の画素を有する液晶デバイスと、
前記液晶デバイスに入力させるべき表示信号を生成する画像処理装置と、を備え、
前記液晶デバイスは、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中において、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子を備え、
前記画像処理装置は、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備えることを特徴とする。
【００２２】
本発明の画像表示装置は、本発明の液晶デバイスおよび画像処理装置を適用することにより構成されているので、液晶デバイスの信頼性の向上に伴って画像表示装置の信頼性の向上を図ることが可能である。また、従来において必要であった共通信号生成回路を省略することが可能であるので、これに伴って画像表示装置の信頼性の向上、装置の小型化、簡略化、および製造コストの低減を図ることが可能である。
【００２３】
なお、上記画像表示装置において、
前記画像処理装置は、前記共通信号生成回路によって出力される前記所定の信号に含まれるデータ値を調整する調整制御回路を備えることが好ましい。
【００２４】
こうすれば、液晶デバイスに依存して変化する共通信号の値を容易に調整することが可能である。
【００２５】
なお、本発明は、種々の形態で実現することが可能であり、例えば、液晶デバイス、画像処理装置、画像表示装置、液晶デバイスの複数の画素に共通に与えるべき共通信号を生成するための所定の信号を入力する入力方法、液晶デバイスに入力すべき表示信号を生成するための画像処理方法の他種々の形態で実現することができる。
【００２６】
【発明の実施の形態】
次に、本発明の実施の形態を実施例に基づいて以下の手順で説明する。
Ａ．液晶パネルの構成および動作：
Ａ１．液晶パネルの第１実施例：
Ａ２．液晶パネルの第２実施例：
Ｂ．液晶パネルを適用した画像表示装置の構成および動作：
Ｂ１．画像表示装置の第１実施例：
Ｂ２．画像表示装置の第２実施例：
Ｃ．変形例：
【００２７】
Ａ．液晶パネルの構成および動作：
Ａ１．液晶パネルの第１実施例：
図１は、本発明の第１実施例としての液晶パネルの電気的な構成を示す概略回路図である。この液晶パネル１０は、画像表示部１００と、信号線駆動回路２００と、サンプリング回路３００と、共通信号線駆動回路４００と、走査線駆動回路５００とを備えている。また、液晶パネル１０は、外部からアナログの表示信号ＶＩＮと、タイミング信号としての垂直同期信号ＶＲＳＴ、水平同期信号ＨＲＳＴ、垂直クロック信号ＶＣＬＫ、水平クロック信号子ＨＣＬＫとを入力する入力端子を有している。なお、この液晶パネル１０は、プリチャージ回路等の本発明に必須の要件でない回路や、電源入力端子等の入力端子の図示を省略して示している。以下の説明では、入力端子名と信号線名と信号名とに同じ符号を用いて説明する。
【００２８】
画像表示部１００は、水平方向に伸びるｎ本（ｎは２以上の整数）の走査線ＳＬ（ＳＬ１〜ＳＬｎ）と、これに垂直に伸びるｍ本（ｍは２以上の整数）の信号線ＤＬ（ＤＬ１〜ＤＬｍ）とによって構成されるマトリクス配線を有している。マトリクス配線の各交点にはそれぞれ画素ＰＥが設けられている。
【００２９】
画像表示部１００の各画素ＰＥは、画素選択用のＴＦＴ（Thin Film Transistor）１１０と、図示しない液晶セルを有する液晶画素１２０とで構成されている。ＴＦＴ１１０のゲート電極（Ｇ）は対応する走査線ＳＬに接続され、ドレイン電極（Ｄ）は対応する信号線ＤＬに接続され、ソース電極（Ｓ）は液晶画素１２０の画素電極１２１に接続されている。液晶画素１２０は、画素電極１２１と、対向電極１２２と、画素電極１２１および対向電極１２２の間に挟まれた液晶とで構成されている。対向電極１２２は共通信号線ＶＣＯＭに接続されている。従って、ｎ行ｍ列に配列された全ての画素ＰＥは液晶画素１２０の対向電極１２２を介して共通信号線ＶＣＯＭに接続されている。
【００３０】
ｎ行の走査線ＳＬは、走査線駆動回路５００に接続されている。また、ｍ列の信号線ＤＬは、サンプリング回路３００を介して表示信号線ＶＩＮに接続されている。共通信号線ＶＣＯＭは、共通信号線駆動回路４００を介して表示信号線ＶＩＮに接続されている。
【００３１】
サンプリング回路３００は、各データ線ＤＬに対応するスイッチＳＷ（ＳＷ１〜ＳＷｍ）を備えている。スイッチＳＷは、例えばＴＦＴのような半導体素子により構成される。各スイッチＳＷのドレイン電極（Ｄ）は、表示信号線ＶＩＮに共通に接続され、各ソース電極（Ｓ）はそれぞれ対応する信号線ＤＬに接続され、各ゲート電極（Ｇ）はそれぞれ対応するサンプリング信号線ＧＳ（ＧＳ１〜ＧＳｍ）を介して信号線駆動回路２００に接続されている。サンプリング回路３００は信号線駆動回路２００から供給される各サンプリング信号ＧＳに基づいて、表示信号ＶＩＮをサンプリングして各信号線ＤＬに供給する機能を有する。
【００３２】
共通信号線駆動回路４００は、スイッチ４１０とコンデンサ４２０とバッファアンプ４３０とを備えるサンプル／ホールド回路である。スイッチ４１０は、サンプリング回路３００のスイッチＳＷと同様に半導体素子で構成される。スイッチ４１０のドレイン電極（Ｄ）は表示信号線ＶＩＮに接続され、ソース電極（Ｓ）はコンデンサ４２０の一方の端子およびバッファアンプ４３０の入力端子に接続されている。スイッチ４１０のゲート電極（Ｇ）は、サンプル／ホールド駆動信号線ＳＨを介して信号線駆動回路２００に接続されている。コンデンサ４２０の他方の端子は接地されている。共通信号線駆動回路４００は、後述するようにサンプル／ホールド駆動信号ＳＨに基づいて表示信号ＶＩＮをサンプル／ホールドして、共通信号ＶＣＯＭを生成する。
【００３３】
走査線駆動回路５００は、後述するように垂直同期信号ＶＲＳＴおよび垂直クロック信号ＶＣＬＫに基づいて、所定のタイミングで各走査線ＳＬに走査線信号（パルス信号）を線順次で印加する。
【００３４】
信号線駆動回路２００は、後述するように水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫに基づいて、走査線駆動回路５００が各走査線ＳＬに走査信号を印加するタイミングに合わせて、各サンプリング信号線ＧＳにサンプリング信号（パルス信号）を線順次で印加する。また、サンプル／ホールド駆動信号線ＳＨにサンプル／ホールド駆動信号（パルス信号）を印加する。なお、サンプリング回路３００と信号線駆動回路２００とが本発明の信号線駆動回路に相当する。
【００３５】
図２は、液晶パネル１０の走査線駆動回路５００の動作を示すタイミングチャートである。タイミング信号としての垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫは、図２（ａ）〜（ｄ）に示すようなタイミングで入力される。図２（ａ）の垂直同期信号ＶＲＳＴは、垂直走査の開始タイミングを示す周期信号である。立下りエッジで始まるパルス信号の１周期が１フレームの画像を表示するための垂直走査周期（垂直走査期間）Ｖを示している。
【００３６】
図２（ｂ）の垂直クロック信号ＶＣＬＫは、垂直同期信号ＶＲＳＴに同期するクロック信号であり、走査線駆動回路５００の動作タイミング、すなわち、各走査線ＳＬの駆動周期を示している。なお、本明細書において「同期する」とは、２つの信号が一定の位相を保って変化することを意味する。
【００３７】
垂直クロック信号ＶＣＬＫの立ち上がりエッジで始まるパルス信号の周期は１つの走査線ＳＬの駆動期間、すなわち、水平走査期間（水平走査周期）Ｈを示している。本例の垂直走査期間Ｖは、（８＋ｎ）回の水平走査期間Ｈ、すなわち、期間（８＋ｎ）Ｈに等しくなるように設定されている。なお、以下では、１番目の水平走査周期期間を「１Ｈ期間」、２番目の水平走査周期期間を「２Ｈ期間」、…（８＋ｎ）番目の水平走査周期期間を「（８＋ｎ）Ｈ期間」のように呼ぶ。
【００３８】
図２（ｃ）の水平同期信号ＨＲＳＴは、図２（ｂ）の垂直クロック信号ＶＣＬＫとほぼ同じタイミングで立ち上がるパルス信号である。この水平同期信号ＨＲＳＴは、後述するように水平走査の開始タイミングを示す周期信号である。水平同期信号ＨＲＳＴは、通常、垂直クロック信号ＶＣＬＫに比べてハイレベルのパルス幅が狭く設定されている。
【００３９】
図２（ｄ）の水平クロック信号ＨＣＬＫは、水平同期信号ＨＲＳＴに同期するクロック信号であり、後述するように信号線駆動回路２００の動作タイミング、すなわち、各信号線ＤＬの駆動タイミングを示している。なお、垂直クロック信号ＶＣＬＫおよび水平同期信号ＨＲＳＴは、どちらか一方を省略することも可能である。
【００４０】
表示信号ＶＩＮには、図２（ｅ）に示すように、各垂直走査期間Ｖのうち、６Ｈ期間から（５＋ｎ）Ｈ期間までの期間ＥＶ（以下、「有効垂直走査期間」とも呼ぶ）において、各走査線ＳＬによって駆動される画素に供給される信号が供給される。なお、表示信号ＶＩＮとして供給される信号は、後述する水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫとに同期して供給される。
【００４１】
走査線駆動回路５００は、図２（ｆ−１）〜（ｆ−ｎ）に示すように、有効垂直走査期間ＥＶの各水平走査周期期間６Ｈ〜（５＋ｎ）Ｈにおいて、走査線信号としてハイレベルとなるパルス信号をそれぞれ対応する走査線ＳＬ（ＳＬ１〜ＳＬｎ）に線順次に供給する。なお、走査線駆動回路５００は、垂直クロック信号ＶＣＬＫをシフトクロックとするシフトレジスタにより容易に構成することができる。
【００４２】
図３は、液晶パネル１０の信号線駆動回路２００および共通信号線駆動回路４００の動作を示すタイミングチャートである。このタイミングチャートは、図２の６番目の水平走査周期期間である６Ｈ期間を拡大して示している。図３（ａ）および（ｂ）は、図２（ｃ）および（ｄ）の水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫを示している。また、図３（ｃ）は、図２（ｅ）の表示信号ＶＩＮを示している。
【００４３】
図３（ｃ）に示す水平クロック信号ＨＣＬＫの立ち下がりエッジで始まるパルス信号の周期は、１つの信号線ＤＬの駆動周期、すなわち、画素周期Ｔを示している。本例の水平走査期間Ｈは、（４＋ｍ）回の画素周期Ｔ、すなわち、期間（４＋ｍ）Ｔに等しくなるように設定されている。なお、以下では、１番目の画素周期期間を「１Ｔ期間」、２番目の画素周期期間を「２Ｔ期間」、…（４＋ｍ）番目の画素周期期間を「（４＋ｍ）Ｔ期間」のように呼ぶ。
【００４４】
表示信号ＶＩＮとしては、図３（ｃ）に示すように、４Ｔ期間から（３＋ｍ）Ｔ期間までの期間ＥＨ（以下、「有効水平走査期間」とも呼ぶ）において、各信号線ＤＬ（ＤＬ１〜ＤＬｍ）に供給される信号Ｐ１〜Ｐｍが水平クロック信号ＨＣＬＫに同期して供給される。
【００４５】
また、表示信号ＶＩＮとしては、２Ｔ期間から３Ｔ期間までの期間（以下、「共通信号生成期間」とも呼ぶ）において、共通信号ＶＣＯＭに相当する信号ＣＯＭが水平クロック信号ＨＣＬＫに同期して供給される。
【００４６】
信号線駆動回路２００は、図３（ｄ）に示すように、サンプル／ホールド駆動信号線ＳＨに、共通信号生成期間においてハイレベルとなるパルス信号を供給する。このとき、共通信号線駆動回路４００は、表示信号線ＶＩＮとして供給されている信号ＣＯＭの信号レベルをサンプリングして、図３（ｆ）に示すように共通信号ＶＣＯＭとして出力する。そして、サンプル／ホールド駆動信号ＳＨがローレベルの期間、すなわち、サンプル／ホールド駆動信号ＳＨがハイレベルになるまでの期間において、共通信号ＶＣＯＭの信号レベルをサンプリングされた信号ＣＯＭの表す信号レベルで保持するように動作する。
【００４７】
また、信号線駆動回路２００は、図３（ｅ−１）〜（ｅ−ｍ）に示すように、有効水平走査期間ＥＨの各画素周期期間４Ｔ〜（３＋ｍ）Ｔにおいて、サンプリング信号としてハイレベルとなるパルス信号をそれぞれ対応するサンプリング信号線ＧＳ（ＧＳ１〜ＧＳｍ）に線順次に供給する。これにより、有効水平走査期間ＥＨ内の各画素周期期間ごとに表示信号線ＶＩＮに供給されている信号Ｐ１〜Ｐｍが、それぞれ対応する信号線ＤＬ１〜ＤＬｍに線順次に供給される。なお、信号線駆動回路２００は、水平クロック信号ＨＣＬＫをシフトクロックとするシフトレジスタにより容易に構成することができる。
【００４８】
以上のようにして、走査線駆動回路５００および信号線駆動回路２００によって選択された走査線ＳＬおよび信号線ＤＬに接続されている画素ＰＥがアクティブ状態となる。このとき、アクティブ状態となった画素ＰＥにサンプリング回路３００を介して供給された表示信号ＶＩＮが、液晶画素１２０の画素電極１２１に印加される。また、共通信号線駆動回路４００を介して供給された共通信号ＶＣＯＭが、液晶画素１２０の対向電極１２２に印加される。そして、これら２つの電極１２１，１２２間の電位差に応じて、液晶画素１２０が動作する。これにより、画像表示部１００において、供給される表示信号に応じた画像の表示が可能となる。
【００４９】
以上説明したように、この液晶パネル１０は、有効水平走査期間ＥＨの開始直前の画素周期期間である２Ｔ期間および３Ｔ期間（共通信号生成期間）において、共通信号ＶＣＯＭに相当する信号ＣＯＭが表示信号入力端子ＶＩＮを介して供給されると、これを共通信号線駆動回路４００においてサンプル／ホールドすることにより、各画素ＰＥに供給する共通信号ＶＣＯＭを生成している。従って、この液晶パネル１０は、従来の液晶パネルのように、専用に設けられた入力端子から共通信号ＶＣＯＭを供給する必要がないので、入力端子を削減することができる。これにより、デバイスの信頼性の向上を図ることが可能となる。
【００５０】
なお、本例の液晶パネル１０は、有効水平走査期間ＥＨの直前の２Ｔおよび３Ｔの２画素周期を共通信号生成期間として設定しているが、１画素周期を共通信号生成期間とするようにしてもよい。また、３画素周期以上の期間を共通信号生成期間とするようにしてもよい。また、有効水平走査期間ＥＨの直後の期間を共通信号生成期間に設定するようにしてもよい。すなわち、有効水平走査期間ＥＨを除く期間に共通信号生成期間を設定するようにすればよい。なお、この場合、液晶パネル１０の信号線駆動回路２００は、設定された共通信号生成期間に対応するようにサンプル／ホールド駆動信号ＳＨを出力するように構成される。
【００５１】
Ａ２．液晶パネルの第２実施例：
図４は、本発明の第２実施例としての液晶パネルの電気的な構成を示す概略回路図である。この液晶パネル１０Ａは、共通信号線駆動回路４００Ａに含まれるスイッチ４１０のゲート電極（Ｇ）が、第１実施例の液晶パネル１０における共通信号線駆動回路４００（図１）のようにサンプル／ホールド駆動信号線ＳＨを介して信号線駆動回路２００に接続されるのではなく、サンプルホールド駆動信号線ＳＶを介して走査線駆動回路５００Ａに接続されている点に特徴を有している。
【００５２】
図５は、液晶パネル１０Ａの走査線駆動回路５００Ａの動作を示すタイミングチャートである。図５（ａ）〜（ｄ）、および図５（ｆ−１）〜（ｆ−ｎ）は、図２（ａ）〜（ｄ）、および図２（ｆ−１）〜（ｆ−ｎ）と同じである。
【００５３】
走査線駆動回路５００Ａは、図５（ｇ）に示すサンプル／ホールド駆動信号線ＳＶに、有効垂直走査期間ＥＶの開始直前の水平走査周期期間５Ｈ（共通信号生成期間）においてハイレベルとなるパルス信号を供給する。このとき、共通信号線駆動回路４００Ａは、表示信号ＶＩＮとして供給されている共通信号ＶＣＯＭに相当する信号ＣＯＭの信号レベルをサンプリングして、ローレベルの期間ホールドすることにより共通信号ＶＣＯＭを生成する。
【００５４】
このように、本例の液晶パネル１０Ａは、有効垂直走査期間の開始直前に設定された共通信号生成期間において、表示信号線ＶＩＮとして供給される共通信号ＶＣＯＭに相当する信号ＣＯＭの信号レベルをサンプリングすることにより共通信号ＶＣＯＭを生成することができる。
【００５５】
この構成の液晶パネル１０Ａにおいても、従来の液晶パネルのように、専用に設けられた入力端子から共通信号ＶＣＯＭを供給する必要がないので、入力端子を削減することができる。これにより、デバイスの信頼性の向上を図ることが可能となる。
【００５６】
なお、本例の液晶パネル１０Ａは、有効垂直走査期間ＥＶの直前の５Ｈ期間の１水平走査周期を共通信号生成期間として設定しているが、２水平走査周期以上の期間を共通信号生成期間とするようにしてもよい。また、有効垂直走査期間ＥＶの直後の期間を共通信号生成期間に設定するようにしてもよい。すなわち、有効垂直走査期間ＥＶをのぞく期間内に共通信号生成期間を設定するようにすればよい。なお、この場合、液晶パネル１０Ａの走査線駆動回路５００Ａは、設定された共通信号生成期間に対応するようにサンプル／ホールド駆動信号ＳＶを出力するように設定されればよい。
【００５７】
Ｂ．液晶パネルを適用した画像表示装置の構成および動作：
Ｂ１．画像表示装置の第１実施例：
図６は、本発明の液晶パネル１０を適用した画像表示装置の構成を示す概略ブロック図である。この画像表示装置ＤＰ１は、液晶パネル１０と、画像処理回路２０と、Ｄ／Ａコンバータ３０とを備えている。画像処理回路２０は、画像信号変換回路２２と、ＣＯＭ信号生成回路２４と、タイミング制御回路２６とを備えている。タイミング制御回路２６は、液晶パネル１０に供給するタイミング信号、すなわち、垂直同期信号ＶＲＳＴ、水平同期信号ＨＲＳＴ，垂直クロック信号ＶＣＬＫ、水平クロック信号ＨＣＬＫとを生成するとともに、後述するＤ／Ａコンバータ３０の出力極性を制御する極性反転信号ＶＩＮＶを生成する。また、タイミング制御回路２６は、画像信号変換回路２２およびＣＯＭ信号生成回路２４の動作を制御する。
【００５８】
画像信号変換回路２２は、図示しないパーソナルコンピュータやビデオレコーダ等の画像供給装置から供給された画像信号を液晶パネル１０に供給可能なタイミングの画像信号に変換して出力する。具体的には、アナログ画像信号をディジタル画像データに変換し、変換されたディジタル画像データを同期信号に同期して画像信号変換回路２２内の図示しないフレームメモリに書き込む。また、フレームメモリに書き込まれたディジタル画像データを液晶パネル１０に供給可能なタイミング、すなわち、タイミング制御回路２６で生成されたタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫに基づいて読み出す。そして、この書き込みと読み出しの処理の過程において、種々の画像処理を実行する。なお、画像供給装置から供給された画像信号がアナログ画像信号ではなくディジタル画像信号である場合には、アナログ画像信号をディジタル画像データに変換する処理は省略される。
【００５９】
ＣＯＭ信号生成回路２４は、画像信号変換回路２２から出力されたディジタル画像信号ＶＤＴに共通信号線ＶＣＯＭに供給すべき信号レベルに相当する信号ＣＯＭを合成して、ディジタル表示信号ＶＤＡＴＡとして出力する。
【００６０】
Ｄ／Ａコンバータ３０は、画像処理回路２０から出力されたディジタル表示信号ＶＤＡＴＡをアナログ画像信号に変換して表示信号ＶＩＮとして液晶パネル１０に供給する。またＤ／Ａコンバータ３０にはタイミング制御回路２６から極性反転信号ＶＩＮＶが供給される。後述するようにＤ／Ａコンバータ３０の出力は、タイミング制御回路２６から垂直同期信号ＶＲＳＴおよび水平同期同期信号ＨＲＳＴに同期して出力される極性反転信号ＶＩＮＶに応じて出力信号の極性が反転される。
【００６１】
図７は、液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。このタイミングチャートは、図２に示した有効垂直走査期間ＥＶ中の１番目の水平走査周期期間である６Ｈ期間を示している。また、図７（ａ）および（ｂ）の水平同期信号ＨＲＳＴと水平クロック信号ＨＣＬＫの関係は、図３（ａ）および（ｂ）と同じである。なお、本実施例における垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫ、および表示信号ＶＩＮの関係は、図２と同じであるので図示および説明を省略する。また、有効垂直操作期間ＥＶ中の他の水平走査周期期間も、後述する極性反転信号ＶＩＮＶのタイミングを除いて同じであるので説明を省略する。
【００６２】
画像信号変換回路２２は、図７（ｃ）に示すように、有効水平走査期間ＥＨ（画素周期期間４Ｔ〜（３＋ｍ）Ｔ）において、ディジタル画像信号ＶＤＴとして各画素周期期間に対応する画素データＰ１〜Ｐｍを出力する。ディジタル画像信号ＶＤＴは本発明のタイミング変換信号に相当する。ＣＯＭ信号生成回路２４は、図７（ｄ）に示すように、有効水平走査期間ＥＨの直前の画素周期期間である２Ｔ期間および３Ｔ期間（共通信号生成期間）において、ディジタル画像信号ＶＤＴに共通信号ＶＣＯＭを表す信号ＣＯＭを合成して、ディジタル表示信号ＶＤＡＴＡとして出力する。
【００６３】
タイミング制御回路２６は、図７（ｅ）に示すように、水平走査周期ごとにハイレベルとローレベルを繰り返す極性反転信号ＶＩＮＶをＤ／Ａコンバータ３０に供給する。ただし、極性反転信号ＶＩＮＶは、後述する理由により共通信号生成期間中は、必ずハイレベルとなるように制御される。すなわち、図７（ｅ）に示す水平走査周期期間６Ｈは、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期であるが、画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶは、ローレベルに変化せずハイレベルが維持される。
【００６４】
Ｄ／Ａコンバータ３０は、図７（ｆ）に示すようにディジタル表示信号ＶＤＡＴＡをアナログ信号に変換してアナログ表示信号ＶＩＮとして出力する。このとき、Ｄ／Ａコンバータ３０は、極性反転信号ＶＩＮＶのレベルに応じて出力の極性を反転する。具体的には、以下に示すような処理が行われる。
【００６５】
画像信号変換回路２２に供給される画像信号は８ビットの階調データを表しており、黒レベルが”０”で白レベルが”２５５”であるとする。このとき、本実施例の画像表示装置ＤＰ１では、画像信号変換回路２２およびＣＯＭ信号生成回路２４は、ディジタル画像信号ＶＤＴおよびディジタル表示信号ＶＤＡＴＡを黒レベルが”０”で白レベルが”２５５”の８ビットの階調データとして出力する。そして、極性反転信号ＶＩＮＶがローレベルにおいてＤ／Ａコンバータ３０は、黒レベルの階調データ”０”に対して中心電圧Ｖｃを出力し、白レベルの階調データ”２５５”に対して中心電圧Ｖｃよりも電圧Ｖｆだけ高い電圧（Ｖｃ＋Ｖｆ）を出力する。一方、極性反転信号ＶＩＮＶがハイレベルにおいてＤ／Ａコンバータ３０は、黒レベルの階調データ”０”に対して中心電圧Ｖｃを出力し、白レベルの階調データ”２５５”に対して中心電圧Ｖｃよりも電圧Ｖｆだけ低い電圧（Ｖｃ−Ｖｆ）を出力する。すなわち、Ｄ／Ａコンバータ３０は、極性反転信号ＶＩＮＶに応じて、ディジタル表示信号ＶＤＡＴＡの表すデータを中心電圧Ｖｃを中心に極性が反転するアナログの表示信号ＶＩＮに変換する。
【００６６】
このように表示信号ＶＩＮの極性を反転させるのは、画素を構成する液晶に長時間ＤＣ電圧を印加すると、その液晶に劣化現象が発生するため、劣化現象を抑制して液晶パネルの寿命をのばすためである。なお、この極性反転は、水平走査周期ごとだけでなく、さらに、フレーム周期、すなわち、垂直走査周期ごとに各画素に印加する極性を反転することが好ましい。
【００６７】
なお、上述したように、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期中の画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶをローレベルに変化させずにハイレベルを維持するのは、以下の理由による。すなわち、共通信号ＶＣＯＭの信号レベルは、理想的には表示信号の中心電圧Ｖｃに等しく設定される。しかしながら、実際の共通信号ＶＣＯＭの信号レベルは、中心電圧Ｖｃよりも低い電圧であることが一般的であるのに対し、極性反転信号ＶＩＮＶがローレベルである場合のＤ／Ａコンバータ３０の出力は中心電圧Ｖｃよりも低い電圧となるため、共通信号生成期間に極性反転信号ＶＩＮＶがローレベルであると、実際の共通信号ＶＣＯＭの信号レベルに相当する電圧をＤ／Ａコンバータ３０から出力することができないことになる。そこで、極性反転信号ＶＩＮＶが水平同期信号ＨＲＳＴの立ち上がりタイミングでハイレベルからローレベルに変化すべき水平走査周期中の画素周期期間１Ｔ〜３Ｔまでの期間において、極性反転信号ＶＩＮＶをローレベルに変化させずにハイレベルを維持して、共通信号生成期間において極性反転信号ＶＩＮＶがハイレベルとなるようにしている。なお、本実施例の画像表示装置ＤＰ１においては、共通信号ＶＣＯＭのレベルは、階調データ”５５”に設定されている。
【００６８】
本実施例の画像表示装置ＤＰ１においては、画像処理回路２０のタイミング制御回路２６によって液晶パネル１０に供給するタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫを生成している。また、画像処理回路２０のＣＯＭ信号生成回路２４によって、共通信号生成期間において共通信号ＶＣＯＭを表す信号ＣＯＭをディジタル表示信号ＶＤＡＴＡとして出力し、このディジタル表示信号ＶＤＡＴＡをＤ／Ａコンバータ３０によってアナログ信号である表示信号ＶＩＮに変換している。これにより、液晶パネル１０を適用した画像表示装置を構成することができる。
【００６９】
以上、説明からわかるように、ＣＯＭ信号生成回路２４およびＤ／Ａコンバータ３０が本発明の表示信号生成回路に相当し、画像処理回路２０およびＤ／Ａコンバータ３０が本発明の画像処理装置に相当する。
【００７０】
なお、この画像表示装置ＤＰ１は、装置の全体を制御するコントローラを備えるようにしてもよい。そして、ユーザがコントローラを介して画像処理回路２０のＣＯＭ信号生成回路２４が生成する信号ＣＯＭの表す階調データの値を変更（調整）可能とするようにしてもよい。これにより、液晶パネル１０の共通信号ＶＣＯＭの信号レベルを容易に調整することができる。なお、この場合、コントローラが本発明の調整制御回路に相当する。
【００７１】
Ｂ２．画像表示装置の第２実施例：
図８は、本発明の液晶パネル１０を適用した別の画像表示装置の構成を示す概略ブロック図である。この画像表示装置ＤＰ２は、液晶パネル１０と、画像処理回路２０Ａと、Ｄ／Ａコンバータ３０Ａとを備えている。また、画像処理回路２０Ａは、画像信号変換回路２２Ａと、ＣＯＭ信号生成回路２４Ａと、タイミング制御回路２６Ａとを備えている。画像処理回路２０Ａの各回路２２Ａ〜２６ＡおよびＤ／Ａコンバータ３０Ａの各機能は画像処理回路２０の各回路２２〜２６およびＤ／Ａコンバータ３０（図６）と基本的に同じである。以下では、画像表示装置ＤＰ２が画像表示装置ＤＰ１と異なる点について説明する。
【００７２】
図９は、液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。このタイミングチャートも、図７のタイミングチャートと同様に、図２に示した有効垂直走査期間ＥＶ中の１番目の水平走査周期期間である６Ｈ期間を示している。図９（ａ）および（ｂ）の水平同期信号ＨＲＳＴおよび水平クロック信号ＨＣＬＫの関係も、図３（ａ）および（ｂ）と同じである。なお、本実施例における垂直同期信号ＶＲＳＴ、垂直クロック信号ＶＣＬＫ、水平同期信号ＨＲＳＴ、水平クロック信号ＨＣＬＫ、および表示信号ＶＩＮの関係も、図２と同じであるので図示および説明を省略する。
【００７３】
ここで、図９（ｃ）のディジタル画像信号ＶＤＴおよび図９（ｄ）のディジタル表示信号ＶＤＡＴＡのタイミングは、図７（ｃ）および図７（ｄ）と同じである。
【００７４】
本実施例の画像表示装置ＤＰ２における画像処理回路２０Ａの画像信号変換回路２２ＡおよびＣＯＭ信号生成回路２４Ａは、第１実施例の画像表示装置ＤＰ１における画像処理回路２０の画像信号変換回路２２およびＣＯＭ信号生成回路２４と出力する階調データの値が、以下で説明するように異なっている。
【００７５】
ここで、画像信号変換回路２２Ａに供給される画像信号も８ビットの階調データを表しており、黒レベルが”０”で白レベルが”２５５”の階調データであるとする。このとき、本実施例の画像表示装置ＤＰ２では、画像信号変換回路２２Ａは、ディジタル画像信号ＶＤＴおよびディジタル表示信号ＶＤＡＴＡを９ビットの階調データとして出力する。具体的には、画像信号変換回路２２Ａは、表示信号の極性を反転しない場合、黒レベルの階調データを”２５５”とし白レベルの階調データを”５１１”に対応させて出力する。そして、表示信号の極性を反転する場合、黒レベルの階調データを”２５５”とし白レベルの階調データを”０”として出力する。また、ＣＯＭ信号生成回路２４Ａもこれに対応して、共通信号ＶＣＯＭを示す階調データを９ビットのデータとして出力する。本実施例においては、共通信号ＶＣＯＭのレベルは、階調データで”２００”に設定されている。
【００７６】
Ｄ／Ａコンバータ３０Ａは、画像処理回路２０Ａから出力される９ビットのディジタル画像信号ＶＤＡＴＡをアナログ信号の表示信号ＶＩＮに変換する。これにより、黒レベルに対応する階調データ”２５５”を中心電圧Ｖｃに変換し、正極性の白レベルに対応する階調データ”５１１”を電圧（Ｖｃ＋Ｖｆ）に変換し、負極性の白レベルに対応する階調データ”０”を電圧（Ｖｃ−Ｖｆ）に変換する。これにより、画像処理回路２０ＡおよびＤ／Ａコンバータ３０Ａは、液晶パネル１０に供給する表示信号ＶＩＮを画像処理回路２０およびＤ／Ａコンバータ３０による場合と同様に生成することが可能である。
【００７７】
本実施例の画像表示装置ＤＰ２においても、画像処理回路２０Ａのタイミング制御回路２６Ａによって液晶パネル１０に供給するタイミング信号ＶＲＳＴ，ＨＲＳＴ，ＶＣＬＫ，ＨＣＬＫを生成している。また、画像処理回路２０ＡのＣＯＭ信号生成回路２４Ａによって、共通信号生成期間において共通信号ＶＣＯＭを表す信号ＣＯＭをディジタル表示信号ＶＤＡＴＡとして出力し、このディジタル表示信号ＶＤＡＴＡをＤ／Ａコンバータ３０Ａによってアナログ信号である表示信号ＶＩＮに変換している。これにより、液晶パネル１０を適用した画像表示装置を構成することができる。
【００７８】
以上、説明からわかるように、ＣＯＭ信号生成回路２４ＡおよびＤ／Ａコンバータ３０Ａが本発明の表示信号生成回路に相当し、画像処理回路２０ＡおよびＤ／Ａコンバータ３０Ａが本発明の画像処理装置に相当する。
【００７９】
なお、この画像表示装置ＤＰ２も、第１実施例の画像表示装置ＤＰ１と同様に、装置の全体を制御するコントローラを備えるようにしてもよい。そして、ユーザがコントローラを介して画像処理回路２０ＡのＣＯＭ信号生成回路２４Ａが生成する信号ＣＯＭの表す階調データの値を変更（調整）可能とするようにしてもよい。これにより、液晶パネル１０の共通信号ＶＣＯＭの信号レベルを容易に調整することができる。
【００８０】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８１】
上記実施例の画像表示装置ＤＰ１およびＤＰ２は、第１実施例としての液晶パネル１０を適用した画像表示装置を示しているが、同様に第２実施例としての液晶パネル１０Ａを適用して画像表示装置を構成することも可能である。液晶パネル１０Ａを適用して画像表示装置を構成する場合における画像処理回路のＣＯＭ信号生成回路は、液晶パネル１０Ａに対応する共通信号生成期間において共通信号ＶＣＯＭに相当する信号ＣＯＭを生成するようにすればよい。
【００８２】
また、上記実施例では、本発明の液晶パネル１０を適用した電子機器として、外部の画像供給装置から供給された画像を表示する画像表示装置を例に説明しているがこれに限定されるものではなく、画像処理装置と、のＤ／Ａコンバータと、液晶パネルとを備える種々の電子機器に適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施例としての液晶パネルの電気的な構成を示す概略回路図である。
【図２】液晶パネル１０の走査線駆動回路５００の動作を示すタイミングチャートである。
【図３】液晶パネル１０の信号線駆動回路２００および共通信号線駆動回路４００の動作を示すタイミングチャートである。
【図４】本発明の第２実施例としての液晶パネルの電気的な構成を示す概略回路図である。
【図５】液晶パネル１０Ａの走査線駆動回路５００Ａの動作を示すタイミングチャートである。
【図６】本発明の液晶パネル１０を適用した画像表示装置の構成を示す概略ブロック図である。
【図７】液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。
【図８】本発明の液晶パネル１０を適用した別の画像表示装置の構成を示す概略ブロック図である。
【図９】液晶パネル１０に供給される表示信号ＶＩＮの生成動作を示すタイミングチャートである。
【符号の説明】
１０…液晶パネル
１０Ａ…液晶パネル
１０…第１の液晶パネル
２０…画像処理回路
２０Ａ…画像処理回路
２２…画像信号変換回路
２２Ａ…画像信号変換回路
２４…ＣＯＭ信号生成回路
２４Ａ…ＣＯＭ信号生成回路回路
２６…タイミング制御回路
２６Ａ…タイミング制御回路
１００…画像表示部
ＰＥ…画素
１２０…液晶画素
１２１…画素電極
１２２…対向電極
２００…信号線駆動回路
３００…サンプリング回路
４００…共通信号線駆動回路
４００Ａ…共通信号線駆動回路
４１０…スイッチ
４２０…コンデンサ
４３０…バッファアンプ
５００…走査線駆動回路
５００Ａ…走査線駆動回路
Claims (4)
- 複数の画素を有する液晶デバイスであって、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中の、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子と、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備え、
前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路であり、
さらに、
前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記信号線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を前記共通信号線駆動回路に供給する、液晶デバイス。 - 複数の画素を有する液晶デバイスであって、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中の、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子と、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備え、
前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路であり、
さらに、
前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記走査線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に供給する、液晶デバイス。 - 画像表示装置であって、
複数の画素を有する液晶デバイスと、
前記液晶デバイスに入力させるべき表示信号を生成する画像処理装置と、を備え、
前記液晶デバイスは、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中において、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子と、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備え、
前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路であり、
前記液晶デバイスは、さらに、
前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記信号線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を前記共通信号線駆動回路に供給し
前記画像処理装置は、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備える画像表示装置。 - 画像表示装置であって、
複数の画素を有する液晶デバイスと、
前記液晶デバイスに入力させるべき表示信号を生成する画像処理装置と、を備え、
前記液晶デバイスは、
前記複数の画素に対応して与えるべき複数の画素信号を含む表示信号であって、前記表示信号中において、前記画素信号が含まれない所定の期間に、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号が埋め込まれた表示信号を入力する入力端子と、
前記複数の画素に共通に接続される共通信号線と、
前記入力端子から入力される前記表示信号に含まれる前記所定の信号に基づいて前記共通信号を生成して、生成された前記共通信号を前記共通信号線に供給する共通信号線駆動回路と、を備え、
前記共通信号線駆動回路は、前記入力端子から入力される前記表示信号に含まれる前記所定の信号をサンプリングし、サンプリングされた前記所定の信号を前記共通信号として出力するサンプル／ホールド回路であり、
前記液晶デバイスは、さらに、
前記複数の画素を選択するための複数行の走査線および複数列の信号線と、
前記複数行の走査線の並び順に従って、前記複数行の走査線にそれぞれ対応する走査信号を供給する走査線駆動回路と、
前記複数列の信号線の並び順に従って、前記複数列の信号線にそれぞれ対応する表示信号をサンプリングし、サンプリングした表示信号をそれぞれ対応する信号線に供給するための信号線駆動回路と、を備え、
前記走査線駆動回路は、前記所定の信号をサンプリングするためのサンプル／ホールド信号を共通信号線駆動回路に供給し、
前記画像処理装置は、
入力される画像信号を変換して、前記液晶デバイスの前記複数の画素に対応して与えるべき複数の画素信号を生成する画像信号変換回路と、
前記複数の画素信号と、前記複数の画素に共通に与えるべき共通信号を生成するための所定の信号とを合成して１つの前記表示信号を生成する表示信号生成回路と、
を備える画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052198A JP3750537B2 (ja) | 2001-02-27 | 2001-02-27 | 液晶デバイスおよび画像表示装置 |
| US10/068,879 US7126570B2 (en) | 2001-02-27 | 2002-02-11 | Liquid crystal device, image processing device, image display apparatus with these devices, signal input method, and image processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052198A JP3750537B2 (ja) | 2001-02-27 | 2001-02-27 | 液晶デバイスおよび画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258800A JP2002258800A (ja) | 2002-09-11 |
| JP3750537B2 true JP3750537B2 (ja) | 2006-03-01 |
Family
ID=18912866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052198A Expired - Fee Related JP3750537B2 (ja) | 2001-02-27 | 2001-02-27 | 液晶デバイスおよび画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7126570B2 (ja) |
| JP (1) | JP3750537B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8928562B2 (en) * | 2003-11-25 | 2015-01-06 | E Ink Corporation | Electro-optic displays, and methods for driving same |
| JP4677917B2 (ja) * | 2006-02-09 | 2011-04-27 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP2010113274A (ja) * | 2008-11-10 | 2010-05-20 | Seiko Epson Corp | ビデオ電圧供給回路、電気光学装置および電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455576A (en) * | 1981-04-07 | 1984-06-19 | Seiko Instruments & Electronics Ltd. | Picture display device |
| JPH04109218A (ja) | 1990-08-30 | 1992-04-10 | Sharp Corp | アクティブマトリックス駆動方式の液晶表示素子 |
| JPH0689073A (ja) | 1992-09-08 | 1994-03-29 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置 |
| KR0130368B1 (ko) * | 1994-07-21 | 1998-04-09 | 구자홍 | 액정 디스플레이의 구동장치 |
| US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
| JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
| US6456266B1 (en) * | 1998-06-30 | 2002-09-24 | Canon Kabushiki Kaisha | Liquid crystal display apparatus |
| JP3147104B2 (ja) * | 1998-11-06 | 2001-03-19 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置とその駆動方法 |
| JP3747768B2 (ja) * | 2000-03-17 | 2006-02-22 | 株式会社日立製作所 | 液晶表示装置 |
-
2001
- 2001-02-27 JP JP2001052198A patent/JP3750537B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-11 US US10/068,879 patent/US7126570B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7126570B2 (en) | 2006-10-24 |
| US20020118156A1 (en) | 2002-08-29 |
| JP2002258800A (ja) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209132B2 (en) | Liquid crystal display device, method of controlling the same, and mobile terminal | |
| JP2642204B2 (ja) | 液晶表示装置の駆動回路 | |
| KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP4425556B2 (ja) | 駆動装置およびそれを備えた表示モジュール | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| KR101258900B1 (ko) | 액정표시장치 및 데이터 구동회로 | |
| KR20040023901A (ko) | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 | |
| JP2004151222A (ja) | 液晶表示制御装置および液晶表示装置 | |
| JP4378125B2 (ja) | 液晶表示装置 | |
| JP2003316334A (ja) | 表示装置及び表示用駆動回路 | |
| US20040212577A1 (en) | Liquid crystal display apparatus and method of driving LCD panel | |
| JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JP2002350808A (ja) | 駆動回路および表示装置 | |
| JP3750537B2 (ja) | 液晶デバイスおよび画像表示装置 | |
| JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
| KR101323469B1 (ko) | 액정표시장치와 그 구동방법 | |
| JP3770360B2 (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
| JPH11282422A (ja) | 液晶表示装置 | |
| JP2007264368A (ja) | 液晶表示装置 | |
| JP2806718B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2006023576A (ja) | 液晶表示装置 | |
| KR20150057855A (ko) | 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 | |
| JPH0618843A (ja) | 液晶表示装置 | |
| JP2004226435A (ja) | 表示装置および携帯端末 | |
| JPH08328515A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |