JPH0669940U - 液晶パネル駆動ｉｃおよびその実装方法 - Google Patents

Abstract

(57)【要約】 【目的】 クロストークを低減するために有効なレイア
ウトをもつ液晶パネル駆動ＩＣと、該ＩＣの実装方法を
提供する。 【構成】 液晶パネル駆動ＩＣの回路ブロック１０１を
入力端子側の中央に配置する。この両側に液晶駆動のグ
ランドレベルの入力端子１０２、１０３を配置する。液
晶パネルにこのＩＣを実装する際には、液晶パネルのグ
ランド配線を端子１０２、１０３の間隔程度に太くし、
ＩＣをＣＯＧ方式で実装する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は液晶パネルを駆動するＩＣに関し、詳しくはクロストークを低減させ るＩＣの構成と、その実装方法に関する。

【０００２】

【従来の技術】

液晶パネルの電極と液晶パネル駆動ＩＣの出力端子を接続するために、ガラス 上に液晶パネル駆動ＩＣを直接実装する方法があり、ＣＯＧ（ＣＨＩＰ ＯＮ ＧＬＡＳＳ）と呼んでいる。ガラス上ではホトリソグラフィで微細な配線を形成 できるため、ＣＯＧ用の液晶パネル駆動ＩＣから多数の出力を取り出すことがで きる。この例として図４に従来使用されていた走査電極駆動ＩＣの上面図を示す 。ＩＣ周辺４０１は８．２ｍｍ×３．３ｍｍであり、出力端子４０２が１２０個 、上辺の中央付近に入力端子４０３が１４個ある。端子間の最小ピッチは２５０ μｍであり、図４のようにして多数の入出力端子が配置できる。

【０００３】 図５は図４の従来例の走査電極駆動ＩＣをＣＯＧで実装したときの上面図であ る。図５では図４の走査電極駆動ＩＣの入力部まわりを、ガラス越しに眺めてい る。液晶パネルの外部回路とはＦＰＣ（ＦＬＥＸＩＢＬＥ ＰＲＩＮＴＥＤ Ｃ ＩＲＣＵＩＴ）で接続するため、走査電極駆動ＩＣの周辺５０１からガラス端５ ０２までは３〜５ｍｍ必要であるが、説明のため短く図示している。また図中の 斜線部はガラス上（下面）に形成したＩＴＯ配線であり、丸印は入出力端子であ る。

【０００４】 図５において液晶駆動のグランドレベル（以下ＧＮＤと呼称する）の入力端子 は走査電極駆動ＩＣに６個あり、液晶パネルのＧＮＤ用ＩＴＯ配線５０３で接続 している。ＩＴＯ配線５０３のうちガラス端５０２から２〜３ｍｍ内側までの部 分でＦＰＣと接続する。ＧＮＤ用ＩＴＯ配線５０３は幅がおよそ１ｍｍで長さが ３ｍｍ程度なので、ＩＴＯのシート抵抗が２０Ωとすれば、抵抗値が約６０Ωに なる。後述するように、この抵抗値が画質劣化の原因になる。なおＧＮＤ用ＩＴ Ｏ配線以外の入力端子も同様にして液晶パネルの外部回路と接続する。また各入 出力端子とＩＴＯ配線は導伝性のペーストで接続する。

【０００５】 そのほかに走査電極駆動ＩＣの入力端子に接続するＩＴＯ配線として、＋側の 電源（以下ＶＤＤと呼称する）５０４、−側の電源（以下ＶＳＳと呼称する）５ ０５は比較的低抵抗にしてある。走査電極の選択開始を示す信号ＲＳＴと選択す る走査電極を変更するクロックＣＫにたいするＩＴＯ配線５０６、５０７には細 い部分があり抵抗値が高い。動作モード（たとえば走査電極の選択順番を逆にす る等）の設定端子ＭＯ１、ＭＯ２にたいするＩＴＯ配線５０７、５０８は細い部 分が長くなり（全体は図示せず）さらに抵抗値が高くなる。また１番目から５番 目の走査電極と各出力端子はＩＴＯ配線Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５で接続す る。同様に１１６から１２０番目の走査電極と各出力端子はＴ１１６、Ｔ１１７ 、Ｔ１１８、Ｔ１１９、Ｔ１２０で接続する。このようにＣＯＧではガラス面上 の微細なＩＴＯ配線により液晶パネル極駆動ＩＣの内側の端子と接続がとれるの で、図４のように多数の入出力端子を配置できる。

【０００６】 液晶パネルでは電極方向に沿って透過率むら（以下クロストークと称する）が 発生し、これが画質を劣化させている。この現象は透明な信号電極と走査電極の 交差部が画素となるパッシブマトリクス液晶パネルでも、画素ごとにスイッチン グ素子を持つアクティブマトリクス液晶パネルでも起こる。クロストークは液晶 表示装置も含め一般的なマトリクス表示装置に共通な問題である。パッシブマト リクス液晶パネルではこの原因として、（１）駆動波形のなまり、（２）パネル 内部のノイズ、（３）液晶の周波数応答などが知られている。以下各原因につい て詳しく説明する。

【０００７】 （１）駆動波形のなまり 一般にパッシブマトリクス液晶パネルの駆動では画素の透過率と実効値電圧が 一対一に対応すると近似する。そして電圧平均加法を適用し、方形波で駆動する 。理想的な表示条件ではクロストークは発生しないが、配線抵抗や浮遊容量など で駆動波形がなまると画素に印加する実効値が減少する。この減少量は信号電極 に印加するデータ波形に依存するため信号電極ごとに異なった値となる。そこで 信号電極ごとに透過率がシフトしクロストークが発生する。

【０００８】 （２）パネル内部のノイズ 信号電極の駆動波形の極性が反転するたびにスパイク状のノイズが発生する。 これが容量結合を介して走査電極の駆動波形に重上する。ほとんどの走査電極が 非選択状態にあるのでノイズをグランドレベルの変動として扱える。このノイズ は走査電極群を介して別の信号電極に伝搬し、そのデータ波形に依存して実効値 をシフトさせる。そこで（１）と同様に信号電極方向にクロストークが発生する 。

【０００９】 （３）液晶の周波数応答 液晶パネルの透過率の応答特性には周波数依存性がある。実効値応答の近似は 低周波域で成立するものである。駆動波形が方形波なので高域のフーリエ成分が 大量に含まれるため、実効値電圧で透過率を制御する電圧平均化法では透過率が 予定とずれる。このフーリエ成分はデータ波形に依存するので、電圧平均化法で は必ずクロストークが発生する。

【００１０】

【考案が解決しようとする課題】

上述の原因のなかで（２）の基本的な対策としては、走査電極のＧＮＤ関係の 配線を低抵抗化し、パネル内で発生したノイズを速やかに液晶パネルの外部回路 に放出させてしまうことである。ところがＣＯＧでは薄膜のＩＴＯのシート抵抗 が数十Ωになるため、ＩＴＯ配線の抵抗が大きくなってしまうという問題がある 。

【００１１】 また、走査電極駆動ＩＣの出力端子から走査電極までの配線抵抗にくらべ、液 晶パネルの外部回路から走査電極駆動ＩＣのＧＮＤ入力端子（ＩＣ内部のＧＮＤ 用配線も含む）までの配線抵抗の方がクロストークに対して｛走査電極の本数｝ 倍程度の影響を与える。これは各走査電極を伝わって出て来るノイズがＧＮＤ用 ＩＴＯ配線の抵抗のところでまとまり、加算されるように振る舞うためである。 ところが従来例では、このＧＮＤ用の配線抵抗にたいする配慮が少なくＧＮＤの 構成に問題がある。

【００１２】 更に、このＧＮＤ用の配線抵抗が大きいためＣＯＧではクロストークが強く現 れ画質が劣化するという問題がある。

【００１３】 本考案は、これらの問題を解決し、高い面積利用効率で多数の入出力端子との 接続が可能となるＣＯＧの特色を保持したまま、クロストークの生じないＧＮＤ 構成ができる液晶パネル駆動ＩＣと実装方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】

本考案は上記目的を達成するために、回路ブロック、入力端子、出力端子から 構成され、液晶パネルにＣＯＧ方式で実装される液晶パネル駆動ＩＣの構成を、 前記回路ブロックを前記ＩＣの一辺の側の中央に配置し、該回路ブロックの両側 に入力端子を、該入力端子のうちのグランド端子を一番回路ブロック寄りにして 配置する構成にすることを特徴とする。

【００１５】 更に本考案は、液晶パネル駆動ＩＣと接続される液晶パネルのグランドの配線 パターンを、上記の如く回路ブロック、入力端子が配置された液晶パネル駆動Ｉ Ｃの、回路ブロック両端のグランド端子の間隔程度の幅をもつ配線パターンにし 、前記液晶パネル駆動ＩＣを液晶パネルにＣＯＧ方式で実装することを特徴とす る。

【００１６】

【作用】

例えば、液晶パネル駆動ＩＣが走査電極駆動ＩＣであり、走査電極を駆動する としたとき、液晶パネルの外部回路から液晶パネル駆動ＩＣのＧＮＤ入力端子ま での抵抗値をＲ１、走査電極駆動ＩＣの出力端子から走査電極までの抵抗値をＲ ２、走査線の本数をＮとすれば、 Ｒ１≦Ｒ２／Ｎ となるようにＧＮＤ用ＩＴＯ配線を太くし抵抗値Ｒ１を下げることができる。こ の結果、ＧＮＤ入力部の抵抗はノイズを加算する能力が低下し、パネル内のノイ ズが外部に速やかに放出されるためクロストークが低減する。

【００１７】

【実施例】

図１は本考案の実施例の走査電極駆動ＩＣの上面図である。ＩＣ周辺１００内 で上辺が入力端子側であり、この中央部に回路ブロック１０１がある。この左側 にはＧＮＤ入力端子１０２があり、さらに左側には順番にＶＳＳ入力端子１０４ 、ＶＤＤ入力端子１０６、６個の制御信号入力端子１０８がある。制御ブロック １０１の右側には、ＧＮＤ入力端子１０３があり、さらに順番にＶＳＳ入力端子 １０５、ＶＤＤ入力端子１０７、６個の制御信号入力端子１０９がある。出力端 子１１０は縦に１０個並んだ二列が隣接しており、全体で２４０ある（図中では 一部省略し、点線で示している）。ＩＣ周辺１００は長辺が１０ｍｍ、短辺が３ ｍｍである。出力端子１１０の最小ピッチは１５０μｍである。ＶＧＡ（ＶＩＤ ＥＯ ＧＲＡＰＨＩＣ ＡＲＲＡＹ）仕様では走査電極数が４８０なので、この パネルのためには本ＩＣが２個必要である。図４の従来から使用しているものよ りも入出力端子数を増加させている。

【００１８】 図２は実施例の走査電極駆動ＩＣをＣＯＧで実装したもの上面図である。図２ は図１の走査電極駆動ＩＣの入力部まわりを、ガラス越しに眺めている。図２に おいて図１と同じ部材は共通の番号で示す。図中の斜線部はガラス上（下面）に 形成したＩＴＯ配線である。

【００１９】 図２において左右のＧＮＤ入力端子１０２、１０３は液晶パネルのＧＮＤ用Ｉ ＴＯ配線２０１で接続している。ＧＮＤ用ＩＴＯ配線２０１は回路ブロック１０ １の長辺方向に、回路ブロック１０１の一部分を覆っている。このようにすると ＧＮＤ用ＩＴＯ配線２０１を太くすることが可能で、ガラス端２１０まで直線的 に配線できるため、ＧＮＤ用ＩＴＯ配線２０１を低抵抗できる。ＩＴＯのシート 抵抗が２０Ωとすれば、ＧＮＤ用ＩＴＯ配線２０１の抵抗値は約１０Ω程度にな る。この液晶パネルでは走査電極駆動ＩＣの出力端子から走査電極までの配線抵 抗を約２ＫΩとしている。また、走査電極駆動ＩＣの出力端子のＯＮ抵抗も２Ｋ Ω程度である。従って入力部の抵抗値として４ＫΩ／２４０本＝１７Ω以下であ ればよいので、図２のＧＮＤ用ＩＴＯ配線２０１はクロストーク低減に効果があ る。図４の従来のものにくらべ出力端子数が増大しているので、ＧＮＤ用の入力 抵抗を下げなくてはならないが、本実施令のＧＮＤ用ＩＴＯ配線の抵抗値は十分 なものとなっている。

【００２０】 そのほか外側のＶＳＳ用ＩＴＯ配線２０４、２０５、ＶＤＤ用ＩＴＯ配線２０ ６、２０７は中程度の太さと比較的短い配線長になっている。さらに外側の制御 信号用ＩＴＯ配線２０８、２０９には細い部分があるため配線抵抗は大きくなる 。クロストークに最も寄与するのはＧＮＤ用ＩＴＯ配線２０１の抵抗である。し かし、ＶＳＳおよびＶＤＤ用ＩＴＯ配線２０４、２０５、２０６、２０７の抵抗 も選択波形のなまりに寄与するので、走査電極駆動ＩＣを正常に動作させる目的 に加えてクロストーク対策としてもこれらの配線抵抗は低い方がよい。

【００２１】 前述のように配線抵抗は走査電極駆動ＩＣ内も配慮しなくてはしけない。図３ に実施例の走査電極駆動ＩＣの回路ブロックを示し、配線抵抗への配慮を説明す る。なお図１の上面図と対比しやすいようにブロックを配置している。左右のＧ ＮＤ入力端子３０２、３０３はＡｌ（アルミニウム）配線３１３で接続している 。またＧＮＤ入力端子３０２、３０３と出力ブロック３１５内の各出力端子部ま では低抵抗で接続させている。この結果、図２の液晶パネルのＧＮＤ用ＩＴＯ配 線２０１に相当する配線３１３の抵抗は無視できる（各出力端子までの配線抵抗 も低い）。各出力端子ではＣ−ＭＯＳトランジスタで構成したスイッチがあり、 ＧＮＤレベルの出力を制御する。このＯＮ抵抗が約２ＫΩ程度である（前述）。

【００２２】 そのほか図３において、ＶＳＳ入力端子３０２、３０３は出力ブロック３１５ の外周をまわるＡｌ配線３１２で接続している。ＶＤＤ入力３０４、３０５はＶ ＳＳ用のＡｌ配線３１２のさらに外周をまわるＡｌ配線３１１で接続している。 なおＰ基板なので外周がＶＤＤ用のＡｌ配線３１１としてある。回路ブロック３ ０１には左右の制御信号群３０８、３０９が入力する。制御信号群３０８、３０ ９にはスタート信号ＲＳＴやシフト用のクロックＣＫの他、走査電極の選択順番 や、ＣＧＡ（ＣＯＬＯＲ ＧＲＡＰＨＩＣ ＡＤＡＰＴＥＲ、２００本の走査電 極数で表示する）へのモード変更などの制御信号が含まれる。回路ブロック３０ １は出力ブロック３１５内の出力端子を選択するためのアドレス信号などをバス ラインに３１４に出力する。出力ブロック３１５内の各出力端子部はアドレスさ れる（選択時）と選択波形（ＶＤＤないしＶＳＳ）を出力し、アドレスされない （非選択時）とＧＮＤを出力する。

【００２３】 本考案ではクロストークを低下させるために、回路ブロック１０１を入力端子 側の長辺の中央に配置し、制御ブロック１０１を覆うように液晶パネルのＧＮＤ 用ＩＴＯ配線２０１を形成し、走査電極駆動ＩＣのＧＮＤ入力端子１０２、１０ ３までのＧＮＤ配線を低抵抗化する、という考え方に基づいている。この考え方 から類推できる他のレイアウトとして、制御ブロック内にＧＮＤ入力端子を配置 してしまうものが考えられる。これは制御ブロックを分割してしまうので本考案 とくらべて配線量が増加し面積利用効率が低下する。またＧＮＤ入力端子を回路 制御ブロック１０１とＩＣ周辺１００ないしバスライン３１３の間に配置するこ とも考えられる。これはＩＣの短辺側が長くなるのでチップサイズが増大し面積 利用効率も下がる。このように本考案のＧＮＤ端子を制御ブロックの両側に配置 する方法は面積利用効率が高い。

【００２４】

【考案の効果】

以上の説明から明らかなように本考案は高い面積利用効率で液晶パネル駆動Ｉ ＣのＧＮＤ入力端子を離すことができる。このため走査電極駆動ＩＣをＣＯＧで 実装する際にＧＮＤ用ＩＴＯ配線が太くし低抵抗化が可能となり、液晶パネル内 のノイズを速やかに外部に放出でき、クロストークが低下する。

【図面の簡単な説明】

【図１】本考案の実施例の走査電極駆動ＩＣの上面図で
ある。

【図２】本考案の実施例の走査電極駆動ＩＣの実装部付
近の上面図である。

【図３】本考案の実施例の走査電極駆動ＩＣのブロック
図である。

【図４】従来例の走査電極駆動ＩＣの上面図である。

【図５】従来例の走査電極駆動ＩＣの実装部付近の上面
図である。

【符号の説明】

１０１、３０１ 回路ブロック １０２、１０３、３０２、３０３ ＧＮＤ入力端子 ２０１ 液晶パネルのＧＮＤ
用ＩＴＯ配線

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 回路ブロック、入力端子、出力端子から
   構成され、液晶パネルにＣＯＧ方式で実装される液晶パ
   ネル駆動ＩＣにおいて、前記回路ブロックを前記ＩＣの
   一辺の側の中央に配置し、該回路ブロックの両側に入力
   端子を、該入力端子のうちのグランド端子を一番回路ブ
   ロック寄りにして配置することを特徴とする液晶パネル
   駆動ＩＣ。
2. 【請求項２】 液晶パネル駆動ＩＣと接続される液晶パ
   ネルのグランドの配線パターンを、請求項１に記載の液
   晶パネル駆動ＩＣの回路ブロック両端に配置されたグラ
   ンド端子の間隔程度の幅をもつ配線パターンにし、前記
   液晶パネル駆動ＩＣを液晶パネルにＣＯＧ方式で実装す
   ることを特徴とする液晶パネル駆動ＩＣの実装方法。