JP4767554B2

JP4767554B2 - 表示装置

Info

Publication number: JP4767554B2
Application number: JP2005051310A
Authority: JP
Inventors: 努松平; 弘樹塙; 耕一谷川; 直雄今野
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2004-07-13
Filing date: 2005-02-25
Publication date: 2011-09-07
Anticipated expiration: 2025-02-25
Also published as: JP2006053521A; US20060012539A1

Description

本発明は、パッシブマトリクス液晶パネルやアクティブマトリクス液晶パネルや有機ＥＬなどの表示パネルが両面に配置された両面パネルを備えた表示装置、およびこのような表示装置を用いた携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ−Ｄｉｇｉｔａｌ−Ａｓｓｉｓｔａｎｔ）などの電子機器に関する。

従来の表示装置、例えば、ＳＴＮ型液晶表示装置では、図１５に示すようにＩＴＯからなるライン状のセグメント電極とコモン電極をマトリクス状に配置して、ドットマトリックスが形成されている。各電極の表面にはポリイミドなどの配向膜が形成され、その間に液晶層が設けられている。各電極に時分割で電圧を印加すること、すなわち、セグメント信号とコモン信号をそれぞれライン状の電極群に供給することにより表示が行われる。ドットマトリクスを構成するライン電極毎にドライバＩＣの出力電極を接続して、信号を印加する。現在では、画素数が１６０×１２８ドット程度であれば、セグメント信号とコモン信号を出力するドライバＩＣは１チップで構成されているが、それ以上の画素数ではセグメント専用のドライバＩＣとコモン専用のドライバＩＣを個別に使用している。また、ドライバＩＣの駆動信号の出力数と画素数の関係に応じて、複数のドライバＩＣを使用することもある。

近年携帯電話は、二つに開くシェルタイプが多く採用されており、メイン画面とその背面のサブ画面を表示画面として搭載した形態（以下、両面パネルと称す）が増えている。この二つの画面は、別々の表示パネルで構成されており（例えば、特許文献１を参照）、その表示パネルを駆動するＩＣもそれぞれに実装して、画面を駆動していた。あるいは、二つの表示画面のサイズを足した画素数に対応したドライバＩＣ１個で二つの画面を駆動する方法もあった。この方法は、例えばＳＴＮ型液晶の場合、メインの表示パネルに駆動信号を入力する側の一辺と対向する辺からサブの表示パネルに信号を供給していた。このとき、セグメント信号についてはメインパネルの表示電極であるセグメント電極を経由してサブパネルに一部のセグメント信号を供給することにより、信号を二つのパネルで共用した。また、メインパネルとドライバＩＣとの電気的接続部で、セグメント信号の接続端子の両外側に設けられたメインパネル用コモン信号の接続端子のさらに両外側にサブパネル用コモン信号の接続端子を設け、この接続端子からメインパネルの外周部を経由して、サブパネルにコモン信号を供給して、二つの画面を駆動した。あるいは、ＩＣから出力した信号をメインパネルに供給する端子部で分岐してサブパネルに供給する方法では、セグメント信号だけではなくコモン信号も共用することができる。
特開２０００−３３８４８３号公報（第２頁、第１図）

しかしながら、両面パネルを１チップで駆動する場合に、駆動信号をメインパネルとサブパネルで共有した部分としていない部分でメインパネルのコントラストの差が発生するという、メインパネルの画質の劣化が発生した。図１４に、ドライバＩＣとＳＴＮ型液晶のメインパネル及びサブパネルを接続する回路図の一例を示す。階調表示において、駆動信号を共有した部分と共有していない部分の境界部でコントラストムラが発生していた。コントラストムラは、駆動信号を共有した部分としていない部分にかかる液晶の容量差が大きいために発生する。すなわち、図１４の回路図で説明すると、メインパネルのＣＯＭ４とＣＯＭ５の間、ならびにＣＯＭ６８とＣＯＭ６９の間の２カ所でコントラストムラが発生した。そこで、本発明は、駆動信号をメインパネルとサブパネルで共有した部分としていない部分とのコントラスト差の生じない表示装置を実現することを目的する。

そこで、本発明の表示装置では、メインパネルのコントラストの差が発生する境界部に隣接した共有していなかった電極を、サブパネルに形成したダミー電極に接続する。ダミー電極は、サブパネルの画素を形成する１つの電極の総重なり面積より小さくする。ダミー電極が複数なら段階的に小さくする。そうすることで、液晶の容量が段階的に小さくなり、人間の目では識別できないレベルのコントラストの差とすることができた。つまり、メインパネルとサブパネルを同一のドライバＩＣで駆動する表示装置で、駆動信号を共用する信号電極と共用しない信号電極の境界に発生するコントラストムラを目視では実質的に見えなくなるように、その境界にある、サブパネルと共用しないメインパネルの信号電極群を、サブパネルに形成された容量負荷が段階的に小さくなるように設けられたダミー電極群に接続することとした。

しかし、この方法だけではサブパネルの容量が大きい場合は、特にメインパネルがグレー１色の表示画面にしたときに、サブパネルを接続した画面としていない画面の領域において帯状のコントラストムラが顕著に生じる。

そこで、メインパネルのドライバＩＣから表示画面まで間の配線において、サブパネルを接続してある配線は、サブパネルを接続していない配線より、配線抵抗を大きくする構成とした。このコントラストムラの発生原因は、駆動波形の遅延による波形のなまり原因である。この遅延を模式的に簡略した回路理論式は、誘電正接ｔａｎδで表すことができる。メインパネルの容量Ｃ１，サブパネルの容量Ｃ２，メインパネルのメインパネルだけ駆動する配線抵抗をＲ１，メインパネルのサブパネルと接続して駆動する配線抵抗をＲ２とした場合、角周波数をω、メインパネルのみ駆動する誘電正接をｔａｎδ１、サブパネルと接続してメインパネルを駆動する誘電正接をｔａｎδ２とすると下記の式のとおりになる。
ｔａｎδ１＝ｔａｎδ２・・・・・・・・・・・・式（１）
ω×Ｃ１×Ｒ１＝ω×（Ｃ１＋Ｃ２）×Ｒ２・・・式（２）
Ｒ１＝（Ｃ１＋Ｃ２）／Ｃ１×Ｒ２・・・・・・・式（３）
ここで、メインパネルの配線抵抗は、サブパネルを接続したメインパネルの配線抵抗Ｒ２より、計算式のとおりにＲ１の配線抵抗を大きくすることで理論的に設計することができる。メインパネルの配線抵抗値は、領域毎に全て同一の抵抗にならない場合がある。つまり、メインパネルのみ駆動している配線抵抗値もコントラストムラとして見えない範囲で段階的に徐々に変化していることもある。そのような場合には、メインパネルのみ駆動している領域とサブパネルと接続して駆動している領域の境界同士の抵抗値を考えればよい。このように設計することで、コントラストムラを理論的には解決することが可能である。

しかし、現実的にはドライバＩＣのＯＮ抵抗値のばらつき、メインパネルとサブパネルの液晶材料、その容量などにばらつきがある。更にプロセス起因では、ＩＴＯの膜厚、エッチング条件、焼成温度によって配線抵抗値自体がばらつくこと、そしてパネルの配線面積やパネルのギャップによって容量がばらつくこと、更に表示画面つまり液晶がＯＮ状態かＯＦＦ状態かで容量が変わること、その他にも様々な寄生容量が生じている。材料ロットや製造ロットの差等も含め、配線抵抗の補正だけでは、完全にコントラストムラの問題を解決することは非常に難しい。

そこで、上記説明した配線抵抗を補正した上に、メインパネルのメインパネルのみ駆動する領域とメインパネルとサブパネルとを接続して駆動する領域の境界には、上記ｔａｎδ１とｔａｎδ２の中間の値になるようにする構成とした。つまり、サブパネルにはサブパネルの画面を構成する容量の１／２の容量のダミーを配置し、そのダミー電極をメインパネルのみ駆動する境界の電極に接続する構成とした。更にその電極の配線抵抗は、メインパネルのみ駆動する配線の配線抵抗値とサブパネルを接続して駆動するメインパネルの配線抵抗値の中間の値にすることで、何らかのばらつきにより抵抗値の変動やサブパネルの容量の変動があっても、その境界の電極は、ほぼｔａｎδ１とｔａｎδ２の中間の値のｔａｎδにすることができる。つまり、コントラストのムラを段階的にすることで、一層目視でわからないようにすることができる。更に均一にするためには、このダミー電極の本数を増やし、ダミーの面積を段階的にできれば均等に減らし、それと対応して、配線抵抗は、同様にできれば均等になるように段階的に増やす構成にすることで、一層均一な画像を得ることができる。

ドライバＩＣを１チップで駆動信号を共有した両面パネルにおいて、メインパネルの表示ムラを解消し、ドライバＩＣの１チップ構成での低コスト化と高画質を両立した表示装置を提供できるようになった。

第一の表示パネルと第二の表示パネルとドライバＩＣを備える表示装置であって、ドライバＩＣから出力された液晶パネルを駆動するための駆動信号は、第一及び第二の表示パネルで共有してそれぞれに供給される構成となっているが、第二の表示パネルは第一の表示パネルより画素数が少なく、第一の表示パネルには、駆動信号を共有した部分と共有していない部分がある。共有した部分と共有していない境界でのドライバＩＣに対する容量負荷の変化を段階的にするために、第二の表示パネルにダミー電極を配置して、境界部の容量負荷を段階的にする。第二の表示パネルに形成するダミー電極は第二の表示パネルの画素を形成する電極の持つ容量より小さくするために、電極の面積を小さくする。ダミーの本数は多いほどよく、第二の表示パネルの画面の信号と共用した電極と共用していない電極の間を、連続的にダミー電極の負荷容量を変化させる。更に、第一の表示パネルの画面を構成する領域以外、つまりドライバＩＣと表示画面までの配線の配線抵抗値を、第一の表示パネルのみ駆動する配線と、第一の表示パネルと第二の表示パネルを駆動する配線とを分けて、第一の表示パネルのみ駆動する配線の配線抵抗値を大きくして構成した。更に上記ダミーと接続した表示画面までの配線抵抗値は、第一の表示パネルのみ駆動する配線抵抗値と第一の表示パネルと第二の表示パネルを駆動する配線抵抗値との差を段階的に変えた構成にした。

すなわち、本発明の表示装置は、第一の表示パネルと、第一の表示パネルより画素数が少ない第二の表示パネルと、ドライバＩＣを備えており、ドライバＩＣは、第一及び第二の表示パネルを共に駆動するためにそれぞれに供給される共通駆動信号と第一の表示パネルのみを駆動するために供給される駆動信号を出力する。さらに、第二の表示パネルには表示画素を構成するライン電極とは別にダミー電極が設けられており、このダミー電極には第一の表示パネルのみを駆動するための駆動信号が供給される。

さらに、このダミー電極を第二の表示パネルの表示画面より外側の領域に設けることとした。さらに、ダミー電極を隣接するように複数本設けることとした。さらに、この複数本のダミー電極は、表示画面から離れるにつれて、表示画面を構成するライン電極の面積よりも面積が小さくなるように形成することとした。更に、第一の表示パネルの画面を構成する領域以外の、つまりドライバＩＣと表示画面までの配線の配線抵抗値を、第一の表示パネルのみ駆動する配線と、第一の表示パネルと第二の表示パネルを駆動する配線とを分けて、第一の表示パネルのみ駆動する配線の配線抵抗値を大きくして構成した。
更に上記ダミーと接続した表示画面までの配線抵抗値は、第一の表示パネルのみ駆動する配線抵抗値と第一の表示パネルと第二の表示パネルを駆動する配線抵抗値との差をダミーの容量との増減は逆に段階的に変えた構成にした。

本実施例の液晶表示装置を図面に基づいて説明する。図１は、バックライトを組み込む前の表示装置の側面図である。ドライバＩＣ３を実装した第一のＦＰＣ４からメインパネル１に駆動信号を供給し、さらに第２のＦＰＣ５によりサブパネル２に駆動信号を供給する。図２に、メインパネルとサブパネルの間にバックライト６を設けた状態を模式的に示す。両面発光型のバックライト６によりメインパネル１とサブパネル２に光を供給する。この状態をサブパネル２側から見た模式図を図３に示す。ただし、ここではバックライト６は図示していない。ここで、モジュール構成を部品の模式図を使って、詳細に説明する。図４は、メインパネル１の端子部の拡大図である。接続のための認識マーク７が左右に各２個ずつ設けられており、その間に駆動信号をドライバＩＣから表示電極に供給するための電極端子８が一定間隔で配置されている。図５はドライバＩＣ３を実装した第一のＦＰＣ４の外観図で、メインパネルの電極端子８と同一数同一間隔で接続端子９が形成されている。ポリイミドフィルムにシード層をスパッタリングし、さらに銅をスパッタリングと電気メッキにより形成した材料をフォトエッチングによりパターニングし、さらに、ソルダーレジスト後にスズメッキをすることにより、ＦＰＣ４は形成されている。実装の条件による伸びが発生する場合は、接続端子を縮小補正する事もある。

図６は、第二のＦＰＣ５の外観図で、第一のＦＰＣと同じ構成である。本実施例では、第二のＦＰＣ５には、第一の接続端子群１０がメインパネル１の電極端子と同一数同一間隔で形成されている。更に、第二の接続端子群１１がサブパネル２の端子と同一数同一間隔で形成されている。すなわち、第一の接続端子群１０には第二の接続端子群と接続しない電極端子も同一形状で配置されている。これは、パネルの電極端子とＦＰＣを異方性導電膜により接続するときに歩留まりと信頼性を安定化するためである。図７は、サブパネル２の端子部の外観図である。左右の認識マーク１２の間に駆動電極端子１３が一定間隔で形成されている。メインパネル１と第一のＦＰＣ４を接合した様子を示す模式図を図８に、第二のＦＰＣとサブパネル２を接合した様子を示す模式図を図９に示す。この第二のＦＰＣの接続端子をメインパネル１に形成された内側の認識マークの位置でメインパネル１に接続する。このようにしてドライバＩＣと二つのパネルの配線接続が完成する。

メインパネルには通常の電圧で駆動できる液晶を使用する。一方、サブパネルには低電圧で駆動する液晶を使用する。メインパネルはノーマリーブラックでサブパネルはノーマリーホワイトにする。メインパネルを使用するときには、サブパネルでは選択／非選択に関わらず液晶はＯＮ状態となり画面は黒表示となる。サブパネルを使用するときには、パーシャル駆動で使用する。このような構成では、サブパネルを使用するときには問題ないが、メインパネルを表示するときにサブパネルの容量がメインパネルに影響し、特に階調表示する場合にサブパネルに接続した電極部でコントラストが暗くなり接続していない部分との間でコントラストの差が生じ、コントラストムラになる。

そこで、画素数１２８×１６０ドットのメインパネルと、９６×６４ドットのサブパネル（ともにＳＴＮ方式）を例にとり、本実施例の配線接続を図１０の模式的な回路図を用いて説明する。まずドライバＩＣとメインパネル１は通常とおりに一対一で接続する。一方、サブパネル２はメインパネル１とドット数が違うため、必要な本数だけドライバＩＣとサブパネルを接続する。例えば、メインパネルのＳＥＧ１７〜１１２の電極端子にサブパネルのＳＥＧ１〜９６を接続し、メインパネルのＣＯＭ５〜６８の電極端子にサブパネルのＣＯＭ１〜６４を接続する。このとき、表示画面を駆動する上述の電極端子だけでなく、メインパネルのＣＯＭ３、４、および、ＣＯＭ６９、７０をサブパネルのダミー電極（ＤＭＹ１〜４）に接続する。サブパネルを構成する透明電極を図１１に模式的に示す。コモン電極群（ＣＯＭ１−６４）とセグメント電極群（ＳＥＧ１−９６）がマトリクス状に重なり合った部分を表示画素として用いており、一点鎖線が画面として見える範囲である。ダミー電極（ＤＭＹ１−４）はこの一点鎖線外に配置されている。

このような構成によれば、メインパネルとサブパネルと接続した部分で駆動信号の波形が歪むことにより生じる非接続部とのコントラストの差が、ダミー電極で波形の歪を段階的に変化させることで、コントラスト差の境界をぼかし、ムラを解消できる。また、コントラストを段階的に変化させるために、表示画面側のダミー電極（ＤＭＹ２）と外側のダミー電極（ＤＭＹ２）の幅を変えることとした。これによりライン電極が保有する液晶容量を段階的に変化させている。本実施例では、ダミー電極の本数はＣＯＭ側に各２本ずつ接続したが、本数は多い程良い。また、ＣＯＭ側のみに配置した実施例であったが、ＳＥＧ側にもムラが生じる場合はＣＯＭと同様にダミー電極を配置すればよい。

図１３に、実施例１のダミー電極形状を変えた実施例を示す。図示するように、電極の長さを変えることで液晶容量を段階的に変えた。ＣＯＭ１からＤＭＹ２、ＤＭＹ１と、段階的に容量が減っている。幅や長さを変えることでダミー電極の面積は小さくなるので、それに対応して容量が変化する。ダミー電極の形状はクシバやＬ字などでもよい。また、もう一方の境界では、ＤＭＹ３〜６は同一幅でダミー電極を形成している。ここではダミー電極を４本配置し、図１２の回路図のメインパネルのＣＯＭ１〜４までをＣＯＭ５と同じ容量で接続している。この場合には、画面の端まで同一負荷容量のダミー電極に接続しているので、境界が無くなる。あるいは、１本おきにダミー電極を接続してもよい。その場合はムラ消しの効果は減るが、ダミー電極を減らすことができる。

本実施例では、サブパネルとメインパネルを接続しているドライバＩＣから表示領域までのＩＴＯ配線の配線抵抗値によりコントラストムラを改善した。図１６に実施例３のメインパネルを構成する透明電極を模式的に示す。図１４に示した回路構成である。サブパネルは図１５に示した透明電極の構成である。図１６に示すメインパネルのセグメント信号はＳＥＧ１〜ＳＥＧ１２８と図面下側からドライバＩＣ（図示せず）より信号が印加される。透明電極の配線抵抗値はほぼ一定である。コモン信号は左側よりドライバＩＣ（図示せず）より信号が印加される。ここでサブパネルは、図１４に示した回路図のとおりにメインパネルのＣＯＭ５〜ＣＯＭ６８を共用して並列にサブパネルに接続している。メインパネルのサブパネルに接続している透明電極ＣＯＭ５〜ＣＯＭ６８と、それ以外は配線幅により配線抵抗値が異なる。

メインパネルは高速応答タイプの液晶を使っており、ＣＯＭ電極の液晶の容量は、３．８×１０^−１０Ｆ／μｍ^２である。サブパネルには、低電圧タイプの液晶を使っており、ＣＯＭ電極の液晶の容量は、１．９７×１０^−１０Ｆ／μｍ^２である。メインパネルを表示しているときには、サブパネルは駆動信号のＯＮ信号ＯＦＦ信号に関わらず、液晶分子は全ＯＮ状態になっている。誘電正接よりサブパネルを接続していないメインパネルのＣＯＭ電極のＣＯＭ６９ではｔａｎδ１＝ω・Ｃ１・Ｒ１＝３．８×１０^−１０ω・Ｒ１であり、サブパネルを接続しているＣＯＭ電極ＣＯＭ６８ではｔａｎδ２＝ω・Ｃ２・Ｒ２＝（１．９７×１０^−１０＋３．８×１０^−１０）ω・Ｒ２＝５．７７×１０^−１０ω・Ｒ２となり、ｔａｎδ１＝ｔａｎδ２により、Ｒ１＝１．５２Ｒ２となり、ＣＯＭ６９はＣＯＭ６８の１．５２倍の配線抵抗となる。配線抵抗を調節するのは、画素までの配線幅を細くすることで調節する。

サブパネルは、ポジ型の光学設計で、メインパネルを表示しているときには、メインパネルの液晶の駆動電圧にあわせ１／１６０ｄｕｔｙで駆動する。サブパネルの液晶は全ＯＮ状態なので全黒表示となる。メインパネルは、配線抵抗を補正することでほぼ均一な表示画像を得ることができた。サブパネルを表示するには駆動電圧を下げて１／６４ｄｕｔｙで駆動する。サブパネルは、メインパネルの容量が同一条件で全配線に接続してあるので、均一な画質を得ることができる。サブパネルは、画素数により表示駆動条件であるｄｕｔｙを最適にすればよい。配線抵抗の他にドライバのＯＮ抵抗や接続抵抗を考慮するとより一層精度の良い補正ができる。上記実施例では、ＣＯＭ側の補正を行っているが、ＳＥＧ側でムラが発生する場合は、ＳＥＧ側の配線にも同様に実施して良い。

本実施例は、メインパネルのサブパネルと接続している領域（ＣＯＭ５〜ＣＯＭ６８）以外は、実施例３に示したように配線抵抗を補正する他に、メインパネルのサブパネルを接続した境界の配線抵抗とサブパネルに形成したダミー電極をあわせた補正を行った実施例である。図１７は、メインパネルの透明電極を模式的に示した正面図である。図１８はサブパネルの透明電極を模式的に表した正面図である。図１９はメインパネルとサブパネルを接続した状態を示した回路図である。

メインパネルのＣＯＭ４の配線抵抗値は、ＣＯＭ５とＣＯＭ３の中間の値で、ＣＯＭ５の配線抵抗の１．２６倍の設計である。このＣＯＭ４と接続したサブパネルのＤＭＹ１は、サブパネルのＣＯＭ１の容量の半分の値である。メインパネルとサブパネルの液晶のギャップによりメインパネルとサブパネルの容量が変動しても、また、配線抵抗の膜厚により抵抗値がばらついても、ＣＯＭ５とＣＯＭ３のｔａｎδに対してＣＯＭ４は、この中間の値になるようになる。また、メインパネルのＣＯＭ６９とＣＯＭ７０は、２段階に補正しており、ＣＯＭ６９はＣＯＭ７１に対し３３％、ＣＯＭ７０は６６％の比率で抵抗補正する。また、ＣＯＭ６９に接続するサブパネルのダミーＤＭＹ２の容量は逆に画面のＣＯＭ電極の容量に対して６６％とし、ＣＯＭ７０に接続するはダミーＤＭＹ３の容量は画面のＣＯＭ電極の容量に対して３３％とした。引き回し配線抵抗値の膜厚やエッチングのばらつきやサブパネルの液晶のギャップなどによる容量のばらつきの両方があっても、サブパネルの接続した領域とサブパネルを接続していない領域の境界の段階的に補正することができる。

このように配線抵抗値と容量の２つをあわせた補正の方法は、画面のムラの均一性が高く、特にカメラ画像の表示で安定した画質が得られる。上記実施例では、ＣＯＭ側の補正を行っているが、ＳＥＧ側でムラが発生する場合は、ＳＥＧ側の配線にも同様に実施して良い。

本発明の表示装置の概要を示す模式図。本発明の表示装置の外観を示す模式図。本発明の表示装置をサブパネル側からみた模式図。メインパネルの端子部の外観図。ドライバＩＣを実装した第一のＦＰＣを示す外観図。第二のＦＰＣの外観図。サブパネルの端子部の外観図。メインパネルと第一のＦＰＣを実装した状態を示す模式図。サブパネルと第二のＦＰＣを実装した状態を示す模式図。本発明によるドライバＩＣとメインパネル及びサブパネルの接続を模式的に示す回路図。本発明によるサブパネルの電極構成を示す模式図。本発明によるドライバＩＣとメインパネル及びサブパネルの接続を模式的に示す回路図。本発明によるサブパネルの電極構成を示す模式図。ドライバＩＣとメインパネル及びサブパネルの接続の一例を示す回路図。従来表示パネルの透明電極を説明する模式図。本発明によるメインパネルの電極構造を示す模式図本発明によるメインパネルの電極構造を示す模式図本発明によるサブパネルの電極構造を示す模式図本発明によるドライバＩＣとメインパネル及びサブパネルの接続を模式的に示す回路図。

符号の説明

１メインパネル
２サブパネル
３ドライバＩＣ
４第一のＦＰＣ
５第二のＦＰＣ
６バックライト
１０メインパネルと接続するための第一の接続端子群
１１サブパネルと接続するための第二の接続端子群

Claims

第一表示パネルと、
前記第一表示パネルより表示画素数が少ない第二表示パネルと、
前記第一表示パネル及び前記第二表示パネルの表示画素に画像を表示させるための共通駆動信号と、前記第一表示パネルの表示画素のみに画像を表示させるための駆動信号を出力するドライバＩＣと、を備える表示装置であって、
前記第一表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極と前記駆動信号が供給される第二ライン電極で構成され、
前記第二表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極で構成され、
前記第二表示パネルには、表示画面の外側に前記第一ライン電極と隣接して複数本のダミー電極が設けられ、
前記複数本のダミー電極は、表示画面から離れるにつれて、前記第二表示パネルの第一ライン電極の面積より面積が段々と小さくなるように形成され、
表示画面に近いダミー電極ほど、前記第一表示パネルの第一ライン電極に近い第二ライン電極の駆動信号が供給されることを特徴とする表示装置。
第一表示パネルと、前記第一表示パネルより表示画素数が少ない第二表示パネルと、
前記第一表示パネル及び前記第二表示パネルの表示画素に画像を表示させるための共通駆動信号と前記第一表示パネルの表示画素のみに画像を表示させるための駆動信号を出力するドライバＩＣと、を備える表示装置であって、
前記第一表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極と前記駆動信号が供給される第二ライン電極で構成され、
前記第二表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極で構成され、
前記第一表示パネルにおいて、前記ドライバＩＣから前記第二ライン電極までの配線は前記ドライバＩＣから前記第一ライン電極までの配線より、抵抗が大きいことを特徴とする表示装置。
前記第二表示パネルには、表示画面の外側に前記第一ライン電極と隣接して複数本のダミー電極が設けられ、
前記複数本のダミー電極は、表示画面から離れるにつれて、前記第二表示パネルの前記第一ライン電極の面積より面積が段々と小さくなるとともに、
前記第一表示パネルにおいて、前記第一表示パネルの前記第一ライン電極に近いほど、前記ドライバＩＣから前記第二ライン電極までの配線は、抵抗が小さくなるように形成されたことを特徴とする請求項２に記載の表示装置。
第一表示パネルと、前記第一表示パネルより表示画素数が少ない第二表示パネルと、
前記第一表示パネル及び前記第二表示パネルの表示画素に画像を表示させるための共通駆動信号と前記第一表示パネルの表示画素のみに画像を表示させるための駆動信号を出力するドライバＩＣと、を備える表示装置であって、
前記第一表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極と前記駆動信号が供給される第二ライン電極で構成され、
前記第二表示パネルの表示画面は、前記共通駆動信号が供給される第一ライン電極で構成され、
前記第二表示パネルには、前記第二表示パネルの前記第一ライン電極と表示画面の外側で隣接する一本のダミー電極が設けられ、
前記ダミー電極は、前記第二表示パネルの前記第一ライン電極の面積の約１／２であって、
前記第一表示パネルにおいて、前記ダミー電極に供給される前記駆動信号と同一の信号が供給された前記第二ライン電極から前記ドライバＩＣまでの配線は、前記第一ライン電極から前記ドライバＩＣまでの配線の抵抗値と、前記ダミー電極に供給される前記駆動信号と異なる信号が供給された前記第二ライン電極から前記ドライバＩＣまでの配線の抵抗値との、中間の抵抗値を持つことを特徴とする表示装置。
前記ドライバＩＣは、同一のセグメント信号と同一のコモン信号を前記第一表示パネルと前記第二表示パネルに同時に出力するとともに、
前記駆動信号と前記共通駆動信号は、前記コモン信号と前記セグメント信号の少なくとも一方の信号であることを特徴とする請求項１〜４のいずれか一項に記載の表示装置。