KR20050050919A - 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 - Google Patents

반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 Download PDF

Info

Publication number
KR20050050919A
KR20050050919A KR1020030084582A KR20030084582A KR20050050919A KR 20050050919 A KR20050050919 A KR 20050050919A KR 1020030084582 A KR1020030084582 A KR 1020030084582A KR 20030084582 A KR20030084582 A KR 20030084582A KR 20050050919 A KR20050050919 A KR 20050050919A
Authority
KR
South Korea
Prior art keywords
input
semiconductor chip
patterns
main body
pads
Prior art date
Application number
KR1020030084582A
Other languages
English (en)
Other versions
KR100665184B1 (ko
Inventor
김동한
강사윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030084582A priority Critical patent/KR100665184B1/ko
Priority to US10/947,220 priority patent/US20050110935A1/en
Priority to JP2004340995A priority patent/JP2005159365A/ja
Priority to CNA2004100958271A priority patent/CN1621925A/zh
Publication of KR20050050919A publication Critical patent/KR20050050919A/ko
Application granted granted Critical
Publication of KR100665184B1 publication Critical patent/KR100665184B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

입력패드를 2개의 상호 대향하는 양변에 나누어 배치하고, 바이패스 패턴을 칩 내부에 배선패턴 형태로 구비하며, 입·출력패턴이 칩 내부에 구비된 별도의 배선패턴에 의해 칩 내측에서 연결되도록 하여, 베이스 필름을 통과하는 회로패턴을 최소화시킨 구조의 게이트 TCP와, 상기 TCP에 실장되는 반도체 칩 그리고 상기 TCP가 적용된 액정표시장치가 제공된다.
이처럼, 반도체 칩과 베이스 필름에 형성되는 회로패턴들의 구조를 변경하여 게이트 TCP와 액정표시장치를 설계하면, 반도체 칩과 베이스 필름의 크기를 종래대비 줄일 수 있을 뿐 아니라 이로 인해 제조 비용을 절감할 수 있고, 또한 이를 채용할 경우 TCP와 액정표시장치의 소형화를 구현할 수 있게 된다.

Description

반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및 상기 테이프 캐리어 패키지를 포함하는 액정표시장치{Semiconductor chip, Tape Carrier Package(TCP) mounted on the chip and Liquid Crystal Display device including the TCP}
본 발명은 게이트 인쇄회로기판이 제거된 액정표시장치에 관한 것으로, 보다 상세하게는 반도체 칩의 입력패드 구조를 변경하여 입·출력패턴이 칩 내측에서 연결되도록 하고, 바이패스 패턴을 칩 내측에 배선패턴으로 구성하여 베이스 필름으로 통과하는 회로패턴을 최소화하므로써, 반도체 칩과 베이스 필름의 크기를 줄이고, 이를 채용한 게이트 테이프 캐리어 패키지(TCP:Tape Carrier Package)와 디스플레이 소자를 소형화할 수 있도록 한 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및 상기 테이프 캐리어 패키지를 포함하는 액정표시장치에 관한 것이다.
최근, 기술이 급격한 발전을 이루면서, 게이트 인쇄회로기판의 역할을 소오스 인쇄회로기판이 통합적으로 대행할 수 있게 되었다. 게이트 인쇄회로기판의 역할을 소오스 인쇄회로기판이 통합적으로 대행할 경우, 액정표시장치 설계시 게이트 인쇄회로기판이 따로 필요없으므로, 외부 스트레스에 의한 신호연결 부재의 손상을 방지할 수 있을 뿐 아니라 소오스 인쇄회로기판과 게이트 인쇄회로기판 간을 연결하는 커넥터를 제거할 수 있어 액정표시장치의 전체적인 두께 및 무게를 대폭 줄일 수 있다는 잇점을 얻을 수 있다.
이처럼, 액정표시장치는 게이트 인쇄회로기판이 제거되는 구조로 변화되고 있는데 반해, TCP는 상술한 액정표시장치의 구조 변화에도 불구하고 단지 액정표시패널과 통합 인쇄회로기판을 연결하기에 적합한 구조를 크게 벗어나지 못하고 있다. 여기서 통합인쇄회로기판이란, 게이트 인쇄회로기판 및 소오스 인쇄회로기판이 수행하던 역할을 통합적으로 수행할 수 있도록 설계된 인쇄회로기판을 뜻한다.
이로 인해, 최근 개발이 진행되고 있는 게이트 인쇄회로기판이 제거된 액정표시장치의 구조에 TCP들(예컨대, 게이트 TCP)이 탄력적으로 대응하지 못하는 문제가 발생되고 있다.
이를 개선하고자, 한국특허공보 2000-66493호의 "테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리, 그를 채용한 액정표시장치 및 이들의 조립방법"과 한국특허공보 2001-91646호의 "구동시점 인가시점 결정 모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사방법" 및 한국특허공보 2001-9044호의 "액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨"에서는 게이트 인쇄회로기판이 제거된 액정표시장치의 구조에 탄력적으로 대응할 수 있는 새로운 형태의 게이트 TCP 구조를 제안한 바 있다.
도 1 내지 도 3을 참조하여 상기 특허공보들에서 제안하고 있는 게이트 TCP 구조와 반도체 칩 구조에 대하여 개략적으로 살펴보면 다음과 같다.
도 1은 게이트 인쇄회로기판이 제거된 종래의 액정표시장치 중에서 게이트 TCP가 놓여진 부분만을 개략적으로 나타낸 사시도이다. 여기서는 일 예로서, 액정표시패널(110)에 게이트 TCP(120)가 3개 연결된 경우를 도시해 놓았다. 상기 도면에서 참조번호 111은 액정표시패널을 이루는 하부기판을 나타내고, 112는 상부기판을 나타내며, 101a 내지 101d는 하부기판에 형성된 게이트 신호전송라인들을 나타내고, 126은 하부기판에 형성된 게이트 라인들을 나타낸다.
도 1을 참조하면, 종래의 액정표시장치는 크게, 액정표시패널(110), 게이트 TCP(120), 소오스 TCP(도시 안됨) 및 통합인쇄회로기판(도시 안됨)으로 구성됨을 알 수 있다.
게이트 TCP(120)는 도시된 바와 같이, 절연 재질의 베이스 필름(121)과, 이 베이스 필름(121) 일면에 형성된 입력패턴들(122), 제 1 출력패턴들(123), 제 2 출력패턴들(124) 및 바이패스 패턴들(125)과, 상술한 각 패턴들(예컨대, 입력패턴들, 제 1 · 제 2 출력패턴들)과 전기적으로 접촉된 게이트 구동용 반도체 칩(140)의 조합으로 구성된다. 이때, 상기 칩(140)은 베이스 필름(121)에 플립 칩 방식으로 실장된다.
도 2는 도 1의 Ⅰ 부분을 확대도시한 분해사시도로서, 액정표시패널의 하부기판(111)에 게이트 TCP(120)가 어떻게 장착되며, 또 게이트 TCP(120)의 베이스 필름(121)에 형성된 신호전송 패턴들이 액정표시패널(110)의 하부기판(111)에 형성된 신호전송 패턴들과 어떻게 연결되는지가 구체적으로 잘 나타나 있다.
도시된 바와 같이, 입력패턴들(122)은 반도체 칩(140)의 제 1변을 우회하여 라운딩되도록 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 입력패턴들(122)의 입력단은 신호전송라인 즉, 하부기판(111)의 제 1 게이트 구동신호 전송선(101a)과 전기적으로 접촉되며, 입력패턴들(122)의 출력단은 일부는 반도체 칩(140)의 입력패드들(142)과 접촉되고, 나머지 일부는 바이패스 패턴(125)과 전기적으로 접촉된다.
제 1 출력패턴들(123)은 반도체 칩(140)의 제 1변에 수직하는 제 3변의 베이스 필름(121) 상에 일렬로 줄지어 배열되는 구조를 이룬다. 이때, 제 1 출력패턴들(123)의 입력단은 반도체 칩(140)의 출력패드들(143) 전기적으로 접촉되고, 제 1 출력패턴들(123)의 출력단은 신호전송라인 즉, 하부기판(111)의 게이트 라인들(126)과 전기적으로 접촉된다.
제 2 출력패턴들(124)은 반도체 칩(140)의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 제 2 출력패턴들(124)의 입력단은 반도체 칩(140)의 입력패드들(142)과 전기적으로 접촉되고, 제 2 출력패턴들(124)의 출력단은 신호전송라인 즉, 하부기판(111)의 제 2 게이트 구동신호 전송선(101b)과 전기적으로 접촉된다.
그리고, 바이패스 패턴들(125)은 반도체 칩(140)의 제 1변과 수직하는 제 4변에 평행한 방향으로 베이스 필름(121) 상에 줄지어 배열된다. 이때, 바이패스 패턴(125)의 입력단은 입력패턴들(122)의 출력단과 접촉되고, 바이패스 패턴(125)의 출력단은 출력패턴들(124)의 입력단과 접촉된다.
도 3은 도 1의 게이트 TCP를 확대도시한 사시도로서, 반도체 칩의 입·출력패드와 베이스 필름에 형성된 신호전송 패턴들 간의 연결 상태가 구체적으로 잘 나타나 있다.
도시된 바와 같이, 게이트 구동용 반도체 칩(140)은 본체(141)와, 본체의 제 3변 및 제 4변 에지에 서로 대향하여 일렬로 배치되도록 형성된 다수개의 입·출력패드들(142),(143)로 구성된다.
이때, 각 입력패드들(142)은 본체(141)의 일정 위치 예컨대, 본체의 중앙을 기준으로 두개 이상의 그룹으로 분할되는 구조를 이룬다.
도 3에는 일 예로, 각 입력패드들(142)이 2개의 그룹(A),(B)으로 분할된 경우가 도시되어 있다. 이중, 그룹 A에 속한 입력패드들(142)은 상술한 입력패턴들(122)과 전기적으로 접촉되고, 그룹 B에 속한 입력패드들(142)은 상기 제 2 출력패턴들(124)과 전기적으로 접촉되는 구조를 이룬다. 이에 반해, 출력패드들(143)은 별도의 분할구조없이 모든 출력패드들(143)이 상기 제 1 출력패턴들(123)과 전기적으로 접촉되는 구조를 이룬다.
그리고, 각 입력패드들(142)중에서 그룹 A에 속한 입력패드들(142)은 그룹 B에 속한 입력패드들(142)과 반도체 칩(140) 내에 실장된 코어회로(144)를 통해 전기적으로 일대일 연결되는 구조를 이룬다. 따라서, 코어회로(144)를 통해 일대일 연결된 각 입력패드들(142)은 서로 동일한 종류의 신호를 출력하게 된다.
하지만, 상기 구조로 게이트 TCP(120)와 이에 실장되는 반도체 칩의 입력패드를 설계하면, 액정표시장치의 소형화 측면에서 다음과 같은 몇가지의 문제가 발생된다.
첫째, 입력패드(142)가 출력패드(143)에 대향하는 반도체 칩(212)의 제 4변 에지부를 따라 일렬로 배치되므로, 반도체 칩의 상·하 폭(w)이 길어지게 되어, 칩 사이즈 축소 및 제조원가 측면에서 불리하다.
둘째, 입력패턴들(122)과 바이패스 패턴들(125) 및 제 2 출력패턴들(124)이, 반도체 칩(140)의 제 1변과 제 4변 및 제 2변을 따라 라운딩되는 구조로 베이스 필름(121) 상에 길게 걸쳐 형성되므로, 베이스 필름(121)의 크기가 커지는 단점이 발생된다. 이처럼 베이스 필름(121)의 크기가 커질 경우, 게이트 TCP(120)의 전체 사이즈가 커지는 결과가 초래되고, 이로 인해 액정표시패널 어셈블리의 소형화가 어렵게 된다. 게다가, 고가의 필름 사용량이 많아지게 되므로, 필름의 원가 절감 측면에서도 불리하다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 칩 상면의 입력패드를 2개의 상호 대향하는 양변 예컨대, 제 1변 및 제 2변에 나누어 배선 연결하고, 바이패스 패턴을 칩 내측에 배선패턴으로 구성하여, 입·출력패턴들이 칩 내측에서 연결될 수 있도록 한 구조의 한 반도체 칩을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 구조의 반도체 칩을 적용해서 게이트 TCP를 제작하므로써, 베이스 필름으로 통과하는 회로패턴을 최소화하여 베이스 필름 크기를 줄이고 제조 비용을 절감하며 TCP의 전체 크기를 줄일 수 있도록 한 TCP를 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는, 상기 구조의 TCP를 포함해서 액정표시패널 어셈블리를 제작하므로써, 디스플레이 소자를 소형화할 수 있도록 한 액정표시장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 반도체 칩은, 코아회로가 내장된 본체와; 상기 본체의 제 1변에 배열된 제 1 입력패드들과; 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과; 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들 및 상기 본체 내에 내장되며, 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로를 거치지 않고 직접 제 2 입력패드들에 전송하는 바이패스 패턴들;을 포함한다.
이때, 바이패스 패턴은 코아회로의 제 1변과 수직하는 제 4변에 평행한 방향으로 줄지어 배열되는 구조로 형성되고, 제 1 입력패드들과 제 2 입력패드들은 전기적으로 일대일 연결되도록 형성된다.
그리고, 본체 내에는 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로로 입력시키는 제 1 배선패턴들과, 코아회로를 통해 처리되지 않은 구동신호를 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들이 추가로 구비된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열되는 구조로 형성된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열되는 구조로 형성된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 테이프 캐리어 패키지는, 절연재질의 베이스 필름과; 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과, 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들과, 상기 본체 내에 내장되며, 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로를 거치지 않고 직접 상기 제 2 입력패드들에 전송하는 바이패스 패턴들을 포함하는 반도체 칩과; 반도체 칩의 제 1 입력패드들과 연결되도록 베이스 필름 상에 형성된 입력패턴들과; 반도체 칩의 출력패드들에 연결되도록 베이스 필름 상에 형성된 제 1 출력패턴들; 및 반도체 칩의 제 2 입력패드들에 연결되도록 베이스 필름 상에 형성된 제 2 출력패턴들;을 포함한다.
이때, 바이패스 패턴은 코아회로의 제 1변과 수직하는 제 4변에 평행한 방향으로 줄지어 배열되는 구조로 형성되고, 제 1 입력패드들과 제 2 입력패드들은 전기적으로 일대일 연결되도록 형성된다.
그리고, 반도체 칩의 본체 내에는 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로로 입력시키는 제 1 배선패턴들과, 코아회로를 통해 처리되지 않은 구동신호를 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들이 추가로 구비된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열되는 구조로 형성된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열되는 구조로 형성된다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 액정표시장치는, 컬러필터 기판과, 게이트 라인과 데이터 라인 및 게이트 구동신호를 전송하는 신호전송라인들이 구비된 박막트랜지스터 기판을 포함하는 액정표시패널과; 액정표시패널의 일측면에 배치되며, 게이트 구동신호 및 데이터 구동신호가 발생하는 통합인쇄회로기판과; 일단은 박막트랜지스터 기판의 데이터 라인에 접속되고, 타단은 통합인쇄회로기판에 접속된 적어도 1개 이상의 게이트 TCP; 및 액정표시패널의 일측면과 수직한 타측면에 부착되며, 일단이 박막트랜지스터 기판의 게이트 라인에 접속된 적어도 1개 이상의 소오스 TCP;의 조합으로 구성된다. 이때, 게이트 TCP 및 이에 실장되는 반도체 칩은 제 1 실시예의 구조가 그대로 적용된다.
제 1 실시예와 같이 반도체 칩과 게이트 TCP 및 액정표시장치를 설계하면, 바이패스 패턴들이 반도체 칩 내부에 배선패턴 형태로 내장되고, 입력패턴들과 제 2 출력패턴들이 제 1 및 제 2 배선패턴들을 통해 칩 내측에서 연결되므로, 베이스 필름을 통과하는 회로패턴을 최소화할 수 있게 된다. 그 결과, 베이스 필름 크기를 종래대비 줄일 수 있게 된다. 또한, 입력패드가 반도체 칩의 제 1변 및 제 2변에 각각 나누어 배치되므로, 칩의 상·하 폭을 줄일 수 있어 칩 사이즈 축소가 가능하게 된다.
한편, 상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 반도체 칩은, 코아회로가 내장된 본체와; 상기 본체의 제 1변에 배열된 제 1 입력패드들과; 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과; 및 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들;을 포함한다.
이때, 제 1 입력패드들과 제 2 입력패드들은 전기적으로 일대일 연결되도록 형성된다.
그리고, 반도체 칩의 본체 내에는 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로로 입력시키는 제 1 배선패턴들과, 코아회로를 통해 처리되지 않은 구동신호를 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들이 추가로 구비된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열되는 구조로 형성된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열되는 구조로 형성된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 테이프 캐리어 패키지는, 절연재질의 베이스 필름과; 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들 및 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들을 포함하는 반도체 칩과; 반도체 칩의 제 1변과 수직하는 제 4변에 평행한 방향으로 베이스 필름 상에 줄지어 배열된 바이패스 패턴들과; 반도체 칩의 제 1 입력패드들 및 바이패스 패턴들의 일측 단부와 연결되도록 베이스 필름 상에 형성된 입력패턴들과; 반도체 칩의 출력패드들에 연결되도록 베이스 필름 상에 형성된 제 1 출력패턴들; 및 반도체 칩의 제 2 입력패드들 및 바이패스 패턴들의 타측 단부와 연결되도록 베이스 필름 상에 형성된 제 2 출력패턴들;을 포함한다.
이때, 제 1 입력패드들과 제 2 입력패드들은 전기적으로 일대일 연결되도록 형성된다.
그리고, 반도체 칩의 본체 내에는 제 1 입력패드들을 통해 전송된 구동신호의 일부를 코아회로로 입력시키는 제 1 배선패턴들과, 코아회로를 통해 처리되지 않은 구동신호를 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들이 추가로 구비된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열된다.
바람직하게는, 제 1 배선패턴들은 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들은 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열된다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 액정표시장치는, 기본 구조는 제 1 실시예와 동일하고, 게이트 TCP와 상기 TCP에 실장되는 반도체 칩이 제 2 실시예에서 제안된 구조가 적용된다는 점에서만 차이가 있다.
제 2 실시예와 같이 반도체 칩과 게이트 TCP 및 액정표시장치를 설계하면, 바이패스 패턴이 베이스 필름 상에 형성되기는 하나, 입력패턴들과 제 2 출력패턴들이 제 1 및 제 2 배선패턴들을 통해 칩 내측에서 연결되므로, 종래대비 베이스 필름 크기를 줄일 수 있게 된다. 또한, 입력패드가 칩의 제 1변 및 제 2변에 각각 나누어 배치되므로, 상기 칩의 상·하 폭을 줄일 수 있어 칩 사이즈 축소가 가능하게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 게이트 인쇄회로기판이 제거된 액정표시장치를 도시한 사시도이다.
도 4를 참조하면, 본 발명에서 제안된 액정표장치(100)는 액정표시패널(110), 게이트 TCP(120), 소오스 TCP(132),(133) 및 통합인쇄회로기판(130)으로 구성됨을 알 수 있다.
액정표시패널(110)은 다시 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소전극 등을 구비하는 하부기판(111)과, 이 하부기판(111)보다 작은 크기로 하부기판(111)에 대향하도록 적층되며 블랙 매트릭스, 컬러화소, 공통전극 등을 구비하는 상부기판(112)으로 구성된다. 그리고, 상부기판(112)과 하부기판(111) 사이에는 액정(도시 안됨)이 개재된다.
이때, 게이트 TCP(120)는 하부기판(111)에 형성된 게이트 라인들(126)과 접속되고, 소오스 TCP(130)는 하부기판(111)에 형성된 데이터 라인들(134)과 접속된다.
통합인쇄회로기판(130)은 다수개의 구동 부품들(131)을 실장하고 있으며, 이들 구동부품들(131)은, 게이트 TCP(120) 및 소오스 TCP(132),(133)의 각각으로 게이트 구동신호 및 데이터 구동신호를 일괄적으로 입력시키는 역할을 한다.
이때, 게이트 라인들(126)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(111)의 테두리에 해당하는 비유효 디스플레이 영역에서는 게이트 TCP(120)와의 접속을 용이하게 하기 위하여, 좁은 간격으로 모인 일련의 그룹을 형성하고 있다. 도면에는 일 예로, 3개의 게이트 라인 그룹(126)이 도시되어 있다.
마찬가지로, 데이터 라인들(134)은 실질적인 화상이 디스플레이되는 유효 디스플레이 영역에서는 등간격을 이루고 있지만, 하부기판(111)의 테두리에 해당하는 비유효 디스플레이 영역에서는 소오스 TCP(132),(134)와의 접속을 용이하게 하기 위하여 좁은 간격으로 모이게 된다. 도면에는 일 예로, 5개의 데이터 라인 그룹들이 도시되어 있다.
또, 서로 최단 거리 인접된 게이트 TCP(120)와 소오스 TCP(132) 사이의 하부기판(111) 모서리 부분에는 제 1 게이트 구동신호 전송선(101a)이 배치된다. 이 게이트 구동신호 전송선(101a)은 일측 단부는 데이터 라인들(134)쪽으로 연장되고, 타측 단부는 게이트 라인들(126)쪽으로 연장된다.
게이트 라인들(126)의 각 그룹 사이 사이에는 상술한 게이트 구동신호 전송선(101a)과 분리된 또 다른 게이트 구동신호 전송선 예컨대, 제 2 내지 제 4 게이트 구동신호 전송선(101b),(101c),(101d)이 더 배치된다. 이들 제 2 내지 제 4 게이트 구동신호 전송선(101b),(101c),(101d)은 모두 하부기판(111)의 측면으로부터 연장되며, 일련의 그룹을 이루는 게이트 라인들(126)과 평행을 이루다가 90° 각도로 2회 절곡된 후, 다시 인접한 다른 게이트 라인(126)들과 평행을 이루며 하부기판(111)의 다른 측면으로 연장되는 구조를 이룬다.
그리고, 소오스 TCP(132),(133)는 게이트·데이터 구동신호 겸용 TCP(132)와 데이터 구동신호 전용 TCP(133)로 나뉘어 배치된다.
게이트·데이터 구동신호 겸용 TCP(132)는 다수개의 구동신호 전송 패턴들(135) 및 이 구동신호 전송패턴들(135)과 전기적으로 접촉된 데이터 구동용 반도체 칩(136)으로 구성되며, 상기 칩(136)은 베이스 필름(139)에 플립 칩 방식으로 실장된다. 이때, 구동신호 전송패턴들(135)의 일부는 반도체 칩(136)과 접촉되지 않은 상태로 하부기판(111)의 제 1 게이트 구동신호 전송선(101a)과 접촉되는 구조를 이루어, 통합인쇄회로기판(130)으로부터 출력되는 게이트 구동신호를 게이트 TCP(120)로 전송하는 역할을 하며, 나머지 일부는 반도체 칩(136)과 접촉된 상태로 하부기판(111)의 데이터 라인들(134)과 접촉되는 구조를 이루어, 통합인쇄회로기판(130)으로부터 출력되는 데이터 구동신호를 박막트랜지스터로 전달하는 역할을 수행한다.
데이터 구동신호 전용 TCP(133)은 게이트·데이터 구동신호 겸용 TCP(132)와 마찬가지로 다수개의 구동신호 전송패턴들(137) 및 이 구동신호 전송패턴들(137)과 전기적으로 접촉된 데이터 구동용 반도체 칩(136)으로 구성되며, 상기 칩(136)은 베이스 필름(139)에 플립 칩 방식으로 실장된다.
한편, 게이트 TCP(120)는 절연 재질의 베이스 필름(121)과, 이 베이스 필름(121) 일면에 형성된 입력패턴들(122), 제 1 출력패턴들(123) 및 제 2 출력패턴들(124)과, 상술한 각 패턴들(예컨대, 입력패턴들, 제 1 · 제 2 출력패턴들)과 전기적으로 접촉된 게이트 구동용 반도체 칩(140)으로 구성된다. 이때, 상기 칩(140)은 베이스 필름(121)에 플립 칩 방식으로 실장된다.
도 5는 도 4의 Ⅰ 부분을 확대도시한 분해사시도로서, 액정표시패널의 하부기판(111)에 게이트 TCP(120)가 어떻게 장착되며, 또 게이트 TCP(120)의 베이스 필름(121)에 형성된 신호전송 패턴들이 액정표시패널(110)의 하부기판(111)에 형성된 신호전송 패턴들과 어떻게 연결되는지가 구체적으로 잘 나타나 있다.
도 5에 도시된 바와 같이, 입력패턴들(122)은 반도체 칩(140)의 제 1변에서 라운딩되도록 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 입력패턴들(122)의 입력단은 신호전송라인 즉, 하부기판(111)의 제 1 게이트 구동신호 전송선(101a)과 전기적으로 접촉되고, 입력패턴들(122)의 출력단은 반도체 칩(140)의 제 1 입력패드들(142a)과 전기적으로 접촉된다.
제 1 출력패턴들(123)은 반도체 칩(140)의 제 1변과 수직하는 제 3변의 베이스 필름(121) 상에 일렬로 줄지어 배열되는 구조를 이룬다. 이때, 제 1 출력패턴들(123)의 입력단은 반도체 칩(140)의 출력패드들(143)과 전기적으로 접촉되고, 제 1 출력패턴들(123)의 출력단은 신호전송라인 즉, 하부기판(111)의 게이트 라인들(126)과 전기적으로 접촉된다.
제 2 출력패턴들(124)은 반도체 칩(140)의 제 1변과 평행한 제 2변에서 라운딩되도록 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 제 2 출력패턴들(124)의 입력단은 반도체 칩(140)의 제 2 입력패드들(142b)과 전기적으로 접촉되고, 제 2 출력패턴들(124)의 출력단은 신호전송라인 즉, 하부기판(111)의 제 2 게이트 구동신호 전송선(101b)과 전기적으로 접촉된다.
그리고, 본 발명의 중요부인 반도체 칩(140), 입력패턴들(122), 제 1 출력패턴들(123), 제 2 출력패턴들(124)은 모두 베이스 필름(121)의 어느 한면 예컨대, 이면에 한꺼번에 형성된다.
도 6a 및 도 6b는 도 4의 게이트 TCP(120)를 확대도시한 사시도이다.
도 6a 및 도 6b를 참조하면, 상기 실시예에서 제안된 게이트 구동용 반도체 칩(140)은 크게, 코아회로(144)가 내장된 본체(141)와, 상기 본체(141)의 제 1변에 형성된 제 1 입력패드들(142a)과, 상기 본체(141)의 제 1변과 평행한 제 2변에 일렬로 배열된 제 2 입력패드들(142b)과, 상기 본체(141)의 제 1변과 수직하는 제 3변에 일렬로 배열된 출력패드들(143) 및 상기 본체(141) 내에 내장되며, 제 1 입력패드(142a)들을 통해 전송된 구동신호의 일부를 코아회로(144)를 거치지 않고 직접 제 2 입력패드들(142b)에 전송하는 바이패스 패턴들(125)로 구성되어 있음을 알 수 있다.
이때, 제 1변에 배열된 제 1 입력패드들(142a)은 입력패턴(122)들과 전기적으로 접촉되고, 제 2 입력패드들(142b)은 제 2 출력패턴(124)과 접촉된다. 이에 비해, 출력패드들(143)은 별도의 분할 구조없이 모두 제 1 출력패턴들(123)과 접촉되는 구조를 이룬다.
그리고, 제 1 입력패드들(142a)과 제 2 입력패드들(142b)은 일대일 전기 접촉 관계를 유지한다. 따라서, 제 1 입력패드들(142a)과 제 2 입력패드들(142b)은 이른바 미러 구조(mirror structure)를 이루게 되며, 반도체 칩(140) 내에 실장된 코아회로(144)를 통해 일대일 연결된 제 1, 제 2 입력패드들(142a),(142b)은 서로 동일한 종류의 신호를 출력하게 된다.
또, 상기 본체(141) 내에는 제 1 입력패드들(142a)을 통해 전송된 게이트 구동신호의 일부를 코아회로(144)로 입력시키는 제 1 배선패턴들(150)과, 코아회로(144)를 통해 처리되지 않은 게이트 구동신호를 다시 제 2 입력패드(142b)를 통해 출력시키는 제 2 배선패턴들(152)이 추가로 구비된다.
이때, 제 1 및 제 2 배선패턴들(150),(152)은 다음의 두가지 구조가 모두 적용 가능하다.
즉, 도 6a와 같이 제 1 배선패턴들(150)은 코아회로(144)의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들(152)은 코아회로(144)의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열되는 구조로 형성할 수도 있고, 반면 도 6b와 같이 제 1 배선패턴들(150)은 코아회로(144)의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들(152)은 코아회로(144)의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열되는 구조로 형성할 수도 있다.
따라서, 상기 구조의 액정표시장치에서는 도 4의 사시도에서 알 수 있듯이 통합인쇄회로기판(130)으로부터 게이트 TCP(120)로의 신호공급이 다음과 같은 방식으로 이루어지게 된다.
외부정보처리장치 예컨대, 컴퓨터 본체에서 출력되는 화상신호가 통합인쇄회로기판(130)으로 입력되면, 통합인쇄회로기판(130)은 이 입력된 화상신호에 대응하여 게이트 구동신호 및 데이터 구동신호를 발생시킨다.
이때, 통합인쇄회로기판(130)으로부터 발생된 데이터 구동신호는 게이트·데이터 구동신호 겸용 TCP(132) 및 데이터 구동신호 전용 TCP(133)의 구동신호 전송패턴들(135),(137)을 경유하여 데이터 구동용 반도체 칩(136),(138)으로 입력되어 처리된다. 이후, 처리 완료된 데이터 구동신호는 구동신호 전송패턴들(135),(137)을 재차 경유하여 하부기판(111)의 데이터 라인들(134)로 입력된다.
이와 동시에, 통합인쇄회로기판(130)으로부터 발생된 게이트 구동신호는 게이트·데이터 구동신호 겸용 TCP(132)에 형성된 구동신호 전송패턴들(135)을 경유하여 하부기판(111)의 제 1 게이트 구동신호 전송선(101a)으로 입력된다.
제 1 게이트 구동신호 전송선(101a)으로 입력된 게이트 구동신호는 입력패턴들(122)을 경유하여 도 6a 및 도 6b의 제 1 입력패드들(142a)로 입력된다.
제 1 입력패드들(142a)로 입력된 게이트 구동신호 중, 일부는 코아회로(144)를 거치지 않고, "바이패스 패턴들(125), 제 2 입력패드들(142b) 및 제 2 출력패턴들(124)"의 신호라인을 따라 인접한 게이트 TCP로 전달되고, 다른 일부는 제 1 배선패턴들(150)을 따라 칩(140) 내의 코아회로(144)로 전달된다.
반도체 칩(140) 내의 코아회로(144)로 전달된 게이트 구동신호는 코아회로에 의해 신호처리되어 출력신호로 변환되고, 이 출력신호로 변환된 신호는 "출력패드들(143), 제 1 출력패턴들(123)"의 신호라인을 따라 하부기판(111)의 게이트 라인들(126)로 전송된다. 그리고, 신호처리되지 않은 구동신호는 제 2 배선패턴들(152)을 경유하여 제 2 입력패드들(142b)로 전달된다.
제 2 입력패드들(142b)로 전달된 게이트 구동신호는 인접한 게이트 TCP를 구동하기 위하여 제 2 게이트 구동신호 전송선(101b)으로 출력되고, 이 게이트 구동신호 전송선(101b)으로 출력된 신호는 하부기판(111)의 에지를 따라 줄지어 형성된 각 게이트 TCP(120)의 "입력패턴들, 제 1 입력패드들, 제 2 입력패드들 및 제 2 출력패턴들"의 신호라인을 따라 반복적으로 흐르게 된다.
상기 원리에 의해, 통합인쇄회로기판(130)으로부터 전송된 게이트 구동신호를 게이트 TCP(120) 내의 반도체 칩(140)에 연속적으로 공급할 수 있게 되는 것이다.
상술한 과정을 통해, 하부기판(111)의 게이트 라인들(126)로 게이트 출력신호가 인가되면, 이 게이트 출력신호에 의하여 한 열의 모든 박막트랜지스터는 턴-온되고, 이러한 박막트랜지스터의 턴-온에 의해 데이터 구동용 반도체 칩(136),(138)에 인가되어 있던 전압은 신속하게 화소전극으로 출력된다. 그 결과, 화소전극과 공통전극 사이에는 전계가 형성된다. 이러한 전계의 형성에 의해 상부기판(112)과 하부기판(111) 사이에 개재되어 있던 액정은 그 배열이 달라지게 되며, 결국 일정한 화상정보를 외부로 디스플레이 하게 된다.
이와 같이, 게이트 구동용 반도체 칩(140)과 게이트 TCP(120)의 설계를 변경하면 상기 칩(140)의 입력패드들(142a),(142b)이 2개의 상호 대향하는 양변 예컨대, 제 1변 및 제 2변에 나뉘어 배치되므로, 출력패드들(143)이 형성된 제 3변과 대향하는 제 4변쪽에는 입력패드들이 놓이지 않게 된다. 그 결과, 반도체 칩(140)의 상·하 폭을 도 3의 W에서 도 6a 및 도 6b의 W'사이즈로 줄일 수 있게 되므로, 제조 원가가 절감되는 효과를 얻을 수 있다.
또한, 칩(140) 내부에 바이패스 패턴들(125)이 구비되고, 베이스 필름(121) 상의 입력패턴들(122)과 제 2 출력패턴들(124)이 제 1 및 제 2 배선패턴들(150),(152)을 통해 칩(140) 내측에서 연결되므로, 베이스 필름(121)으로 통과하는 회로패턴을 최소화할 수 있어, 게이트 TCP(120) 설계시 베이스 필름(121)의 상·하 폭을 도 3의 ℓ에서 도 6a 및 도 6b의 ℓ-α 사이즈로 줄일 수 있게 된다. 따라서, 상기 게이트 TCP(120)를 채용해서 액정표시장치를 설계하면, 종래대비 디스플레이 소자의 소형화를 실현할 수 있게 된다. 게다가, 고가의 필름 사용량을 줄일 수 있어, 필름의 원가 절감 측면에서도 유리하다.
도 7은 본 발명의 제 2 실시예에서 제안된 게이트 인쇄회로기판이 제거된 액정표시장치를 도시한 사시도이고, 도 8은 도 7의 I 부분을 확대도시한 분해사시도이며, 도 9a 및 도 9b는 도 7의 액정표시장치에 적용 가능한 게이트 TCP 구조를 확대도시한 사시도이다.
도 7에 도시된 액정표시장치의 기본 구조는 제 1 실시예에서 제안된 도 4의 구조와 동일하므로 상기 실시예에서는 이와 관련된 언급을 피하고, 도 8과 도 9a 및 도 9b를 참조하여 제 1 실시예와 대비되는 게이트 TCP를 중심으로 설명한다.
도 7 및 도 8을 참조하면, 상기 실시예에서 제안된 게이트 TCP(120)는 절연재질의 베이스 필름(121)과, 이 베이스 필름(121) 일면에 형성된 입력패턴들(122), 제 1 출력패턴들(123), 제 2 출력패턴들(124) 및 바이패스 패턴들(125)과, 상술한 각 패턴들(예컨대, 입력패턴들, 제 1 · 제 2 출력패턴들)과 전기적으로 접촉된 게이트 구동용 반도체 칩(140)으로 구성되어 있음을 알 수 있다. 이때, 상기 칩(140)은 베이스 필름(121)에 플립 칩 방식으로 실장된다.
입력패턴들(122)은, 출력단이 2개의 그룹(122a),(122b)으로 분리된 상태로 반도체 칩(140)의 제 1변쪽 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 참조번호 122a에 속한 그룹은 반도체 칩(140)의 제 1변에서 라운딩되고, 참조번호 122b에 속한 그룹은 반도체 칩(140)의 제 1변을 우회하여 라운딩되도록 설계된다. 따라서, 입력패턴들(122)의 입력단은 신호전송라인 즉, 하부기판(111)의 제 1 게이트 구동신호 전송선(101a)과 전기적으로 접촉되며, 입력패턴들(122)의 출력단 중, 참조번호 122a에 속한 그룹은 반도체 칩(140)의 제 1 입력패드들(142a)과 전기적으로 접촉되고, 참조번호 122b에 속한 그룹은 후술할 바이패스 패턴들(125)의 입력단과 접촉되는 구조를 이룬다.
제 1 출력패턴들(123)은 반도체 칩(140)의 제 1변과 수직하는 제 3변의 베이스 필름(121) 상에 일렬로 줄지어 배열되는 구조를 이룬다. 이때, 제 1 출력패턴들(123)의 입력단은 반도체 칩(140)의 출력패드들(143)과 전기적으로 접촉되고, 제 1 출력패턴들(123)의 출력단은 신호전송라인 즉, 하부기판(111)의 게이트 라인들(126)과 전기적으로 접촉된다.
제 2 출력패턴들(124)은 입력단이 2개의 그룹(124a),(124b)으로 분리된 상태로 반도체 칩(140)의 제 2변쪽 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 참조번호 124a에 속한 그룹은 반도체 칩(140)의 제 2변에서 라운딩되고, 참조번호 124b에 속한 그룹은 반도체 칩(140)의 제 2변을 우회하여 라운딩되도록 설계된다. 따라서, 제 2 출력패턴들(124)의 입력단 중, 참조번호 124a에 속한 그룹은 반도체 칩(140)의 제 2 입력패드들(142b)과 전기적으로 접촉되고, 참조번호 124b에 속한 그룹은 후술할 바이패스 패턴들(125)의 출력단과 접촉되는 구조를 이룬다. 또, 제 2 출력패턴들(124)의 출력단은 신호전송라인 즉, 하부기판(111)의 제 2 게이트 구동신호 전송선(101b)과 전기적으로 접촉되는 구조를 이룬다.
바이패스 패턴들(125)은 반도체 칩(140)의 제 1변과 수직하는 제 4변에 평행한 방향으로 베이스 필름(121) 상에 줄지어 배열되는 구조를 이룬다. 이때, 바이패스 패턴들(125)의 입력단은 기 언급된 바와 같이 입력패턴들(122)의 출력단 중, 참조번호 122b로 표기된 출력단과 접촉되고, 바이패스 패턴들(125)의 출력단은 입력패턴들(122)의 입력단 중, 참조번호 124b로 표기된 입력단과 접촉된다.
그리고, 본 발명의 중요부인 반도체 칩(140), 입력패턴들(122), 제 1 출력패턴들(123), 제 2 출력패턴들(124), 바이패스 패턴들(125)은 모두 베이스 필름(121)의 어느 한면 예컨대, 이면에 한꺼번에 형성된다.
한편, 이들 신호전송 패턴들과 연결 가능한 반도체 칩(140) 구조는 크게 둘로 구분되는데 그 하나는 도 9a에 도시된 구조이고, 다른 하나는 도 9b에 도시된 구조이다.
도 9a 및 도 9b를 참조하면, 상기 실시예에서 제안된 게이트 구동용 반도체 칩(140)은 크게, 코아회로(144)가 내장된 본체(141)와, 상기 본체(141)의 제 1변에 형성된 제 1 입력패드들(142a)과, 상기 본체(141)의 제 1변과 평행한 제 2변에 일렬로 배열된 제 2 입력패드들(142b) 및 상기 본체(141)의 제 1변과 수직하는 제 3변에 일렬로 배열된 출력패드들(143)로 구성되어 있음을 알 수 있다.
이때, 반도체 칩(140)의 제 1변에 배열된 입력패드들(142a)은 입력패턴들(122)의 분리된 출력단 중, 참조번호 122a로 표시된 그룹과 연결되고, 제 2변에 배열된 제 2 입력패드들(142b)은 제 2 출력패턴(124)의 분리된 입력단 중, 참조번호 124a로 표시된 그룹과 연결되며, 출력패드들(143)은 별도의 분할 구조없이 모두 제 1 출력패턴들(123)과 접촉되는 구조를 이룬다.
그리고, 제 1 입력패드들(142a)과 제 2 입력패드들(142b)은 일대일 전기 접촉 관계를 유지한다. 따라서, 제 1 입력패드들(142a)와 제 2 입력패드들(142b)은 이른바, 미러 구조를 이루게 되며, 반도체 칩(140) 내에 실장된 코아회로(144)를 통해 일대일 연결된 각 입력패드들(142a),(142b)은 서로 동일한 종류의 신호를 출력하게 된다.
또, 상기 본체(141) 내에는 제 1 입력패드들(142a)을 통해 전송된 게이트 구동신호의 일부를 코아회로(144)로 입력시키는 제 1 배선패턴들(150)과, 코아회로(144)를 통해 처리되지 않은 게이트 구동신호를 다시 제 2 입력패드(142b)를 통해 출력시키는 제 2 배선패턴들(152)이 추가로 구비된다.
이때, 제 1 및 제 2 배선패턴들(150),(152)은 다음의 두가지 구조가 모두 적용 가능하다.
즉, 도 9a와 같이 제 1 배선패턴들(150)은 코아회로(144)의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 제 2 배선패턴들(152)은 코아회로(144)의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열되는 구조로 형성할 수도 있고, 반면 도 9b와 같이 제 1 배선패턴들(150)은 코아회로(144)의 제 1변과 수직한 방향으로 줄지어 배열되고, 제 2 배선패턴들(152)은 코아회로(144)의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열되는 구조로 형성할 수도 있다.
이 경우 역시, 통합인쇄회로기판(130)으로부터 게이트 TCP(120)로의 신호공급은 제 1 실시예와 동일한 루트를 거쳐 진행되므로, 여기서는 별도의 언급을 피한다.
이와 같이, 게이트 구동용 반도체 칩(140)과 게이트 TCP(120)의 설계를 변경하면, 제 1 실시예와는 달리 바이패스 패턴들(125)이 베이스 필름(121) 상에 형성되고 있기는 하나, 이 경우 역시 베이스 필름(121) 상의 입력패턴들(122)과 제 2 출력패턴들(124)이 반도체 칩(140) 내에 구비된 제 1 및 제 2 배선패턴들(150),(152)을 통해 칩(140) 내측에서 연결되므로, 종래대비 베이스 필름(121)으로 통과하는 회로패턴을 최소화한 효과를 얻을 수 있게 된다. 이로 인해, 베이스 필름(121)의 상·하 폭을 도 3의 ℓ에서 도 9a 및 도 9b의 ℓ-β 사이즈로 감소시킬 수 있게 되므로, 고가의 필름 사용량을 줄일 수 있어 원가를 절감 효과를 얻을 수 있고, 게이트 TCP(120)와 액정표시장치의 소형화를 이룰 수 있게 된다.
또한, 반도체 칩(140)의 입력패드들(142a),(142b)이 제 1 실시예와 같이 2개의 상호 대향하는 양변 예컨대, 제 1변 및 제 2변에 나뉘어 배치되므로, 반도체 칩(140)의 상·하 폭을 도 3의 W 사이즈에서 도 9a 및 도 9b의 W'사이즈로 줄일 수 있게 된다. 그 결과, 반도체 칩의 전체 사이즈가 감소되므로, 제조 원가를 절감시킬 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있음은 물론이다.
이상에서 살펴본 바와 같이 본 발명에 의하면, ① 반도체 칩의 입력패드가 2개의 상호 대향하는 양변에 나뉘어 배치되므로, 종래대비 칩 사이즈를 줄일 수 있고, ② 바이패스 패턴이 반도체 칩 내부에 형성될 뿐 아니라 입·출력패턴이 상기 칩 내부에 별도 구비된 배선패턴들을 통해 칩 내측에서 연결되므로, 베이스 필름으로 통과하는 회로패턴을 최소화할 수 있어 베이스 필름 사이즈를 줄일 수 있으며, ③ 이를 채용할 경우, 게이트 TCP와 액정표시장치의 소형화를 구현할 수 있고, ④ 칩 사이즈 축소 및 고가의 필름 사용량 감소로 인해 제조 비용을 감소시킬 수 있게 된다.
도 1은 종래의 액정표시장치를 도시한 사시도이고,
도 2는 도 1의 I 부분을 확대도시한 분해사시도이며,
도 3은 도 1의 게이트 TCP를 확대도시한 사시도이다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치를 도시한 사시도이고,
도 5는 도 4의 I 부분을 확대도시한 분해사시도이며,
도 6a 및 도 6b는 도 4의 게이트 TCP를 확대도시한 사시도이다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치를 도시한 사시도이고,
도 8은 도 7의 I 부분을 확대도시한 분해사시도이며,
도 9a 및 도 9b는 도 7의 게이트 TCP를 확대도시한 사시도이다.

Claims (22)

  1. 코아회로가 내장된 본체;
    상기 본체의 제 1변에 배열된 제 1 입력패드들;
    상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들;
    상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들; 및
    상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로를 거치지 않고 직접 상기 제 2 입력패드들에 전송하는 바이패스 패턴들을 포함하는 것을 특징으로 하는 반도체 칩.
  2. 제 1항에 있어서,
    상기 바이패스 패턴은 상기 코아회로의 제 1변과 수직하는 제 4변에 평행한 방향으로 줄지어 배열된 것을 특징으로 하는 반도체 칩.
  3. 제 2항에 있어서, 상기 반도체 칩은
    상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로로 입력시키는 제 1 배선패턴들; 및
    상기 본체 내에 내장되며, 상기 코아회로를 통해 처리되지 않은 구동신호를 상기 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들;을 추가로 구비한 것을 특징으로 하는 반도체 칩.
  4. 제 3항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열된 것을 특징으로 하는 반도체 칩.
  5. 제 4항에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 반도체 칩.
  6. 제 3항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열된 것을 특징으로 하는 반도체 칩.
  7. 제 6항에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 반도체 칩.
  8. 절연재질의 베이스 필름;
    상기 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과, 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들과, 상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로를 거치지 않고 직접 상기 제 2 입력패드들에 전송하는 바이패스 패턴들을 포함하는 반도체 칩; 상기 반도체 칩의 상기 제 1 입력패드들과 연결되도록 상기 베이스 필름 상에 형성된 입력패턴들; 상기 반도체 칩의 상기 출력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 1 출력패턴들; 및 상기 반도체 칩의 상기 제 2 입력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 2 출력패턴들;을 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
  9. 제 8항에 있어서,
    상기 바이패스 패턴은 상기 코아회로의 제 1변과 수직하는 제 4변에 평행한 방향으로 줄지어 배열된 것을 특징으로 하는 테이프 캐리어 패키지.
  10. 제 9항에 있어서, 상기 반도체 칩은
    상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로로 입력시키는 제 1 배선패턴들; 및
    상기 본체 내에 내장되며, 상기 코아회로를 통해 처리되지 않은 구동신호를 상기 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들;을 추가로 구비한 것을 특징으로 하는 테이프 캐리어 패키지.
  11. 제 10항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열된 것을 특징으로 하는 테이프 캐리어 패키지.
  12. 제 11항에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 테이프 캐리어 패키지.
  13. 제 10항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열된 것을 특징으로 하는 테이프 캐리어 패키지.
  14. 제 13항에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 테이프 캐리어 패키지.
  15. 컬러필터 기판과, 게이트 라인과 데이터 라인 및 게이트 구동신호를 전송하는 신호전송라인들이 구비된 박막트랜지스터 기판을 포함하는 액정표시패널;
    상기 액정표시패널의 일측면에 배치되며, 게이트 구동신호 및 데이터 구동신호가 발생하는 통합인쇄회로기판;
    일단은 상기 박막트랜지스터 기판의 상기 데이터 라인에 접속되고, 타단은 상기 통합인쇄회로기판에 접속된 적어도 1개 이상의 제 1 테이프 캐리어 패키지; 및
    상기 액정표시패널의 일측면과 수직한 타측면에 부착되며, 일단이 상기 박막트랜지스터 기판의 상기 게이트 라인에 접속된 적어도 1개 이상의 제 2 테이프 캐리어 패키지를 포함하며,
    상기 제 2 테이프 캐리어 패키지는, 절연재질의 베이스 필름; 상기 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과, 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들과, 상기 본체 내에 내장되며 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로로 입력시키는 제 1 배선패턴들과, 상기 본체 내에 내장되며 상기 코아회로를 통해 처리되지 않은 구동신호를 상기 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들 및 상기 본체 내에 내장되며 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로를 거치지 않고 직접 상기 제 2 입력패드들에 전송하는 바이패스 패턴들을 포함하는 반도체 칩; 상기 반도체 칩의 상기 제 1 입력패드들과 연결되도록 상기 베이스 필름 상에 형성된 입력패턴들; 상기 반도체 칩의 상기 출력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 1 출력패턴들; 및 상기 반도체 칩의 상기 제 2 입력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 2 출력패턴들;로 구성된 것을 특징으로 하는 액정표시장치.
  16. 절연재질의 베이스 필름;
    상기 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들 및 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들을 포함하는 반도체 칩;
    상기 반도체 칩의 제 1변과 수직하는 제 4변에 평행한 방향으로 상기 베이스 필름 상에 줄지어 배열된 바이패스 패턴들;
    상기 반도체 칩의 상기 제 1 입력패드들 및 상기 바이패스 패턴들의 일측 단부와 연결되도록 상기 베이스 필름 상에 형성된 입력패턴들;
    상기 반도체 칩의 상기 출력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 1 출력패턴들; 및
    상기 반도체 칩의 상기 제 2 입력패드들 및 상기 바이패스 패턴들의 타측 단부와 연결되도록 상기 베이스 필름 상에 형성된 제 2 출력패턴들;을 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.
  17. 제 16항에 있어서, 상기 반도체 칩은
    상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로로 입력시키는 제 1 배선패턴들; 및
    상기 본체 내에 내장되며, 상기 코아회로를 통해 처리되지 않은 구동신호를 상기 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들;을 추가로 구비한 것을 특징으로 하는 테이프 캐리어 패키지.
  18. 제 17항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변을 우회하여 라운딩되도록 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변을 우회하여 라운딩되도록 줄지어 배열된 것을 특징으로 하는 테이프 캐리어 패키지.
  19. 제 18항에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 테이프 캐리어 패키지.
  20. 제 17항에 있어서,
    상기 제 1 배선패턴들은 상기 코아회로의 제 1변과 수직한 방향으로 줄지어 배열되고, 상기 제 2 배선패턴들은 상기 코아회로의 제 1변과 평행한 제 2변에 수직한 방향으로 줄지어 배열된 것을 특징으로 하는 테이프 캐리어 패키지.
  21. 제 20에 있어서,
    상기 제 1 입력패드들과 상기 제 2 입력패드들은 전기적으로 일대일 연결된 것을 특징으로 하는 테이프 캐리어 패키지.
  22. 컬러필터 기판과, 게이트 라인과 데이터 라인 및 게이트 구동신호를 전송하는 신호전송라인들이 구비된 박막트랜지스터 기판을 포함하는 액정표시패널;
    상기 액정표시패널의 일측면에 배치되며, 게이트 구동신호 및 데이터 구동신호가 발생하는 통합인쇄회로기판;
    일단은 상기 박막트랜지스터 기판의 상기 데이터 라인에 접속되고, 타단은 상기 통합인쇄회로기판에 접속된 적어도 1개 이상의 제 1 테이프 캐리어 패키지; 및
    상기 액정표시패널의 일측면과 수직한 타측면에 부착되며, 일단이 상기 박막트랜지스터 기판의 상기 게이트 라인에 접속된 적어도 1개 이상의 제 2 테이프 캐리어 패키지를 포함하며,
    상기 제 2 테이프 캐리어 패키지는, 절연재질의 베이스 필름; 상기 베이스 필름 상에 실장되며, 코아회로가 내장된 본체와, 상기 본체의 제 1변에 배열된 제 1 입력패드들과, 상기 본체의 제 1변과 평행한 제 2변에 배열된 제 2 입력패드들과, 상기 본체의 제 1변과 수직하는 제 3변에 배열된 출력패드들과, 상기 본체 내에 내장되며, 상기 제 1 입력패드들을 통해 전송된 구동신호의 일부를 상기 코아회로로 입력시키는 제 1 배선패턴들 및 상기 본체 내에 내장되며, 상기 코아회로를 통해 처리되지 않은 구동신호를 상기 제 2 입력패드들을 통해 출력시키는 제 2 배선패턴들을 포함하는 반도체 칩; 상기 반도체 칩의 제 1변과 수직하는 제 4변에 평행한 방향으로 상기 베이스 필름 상에 줄지어 배열된 바이패스 패턴들; 상기 반도체 칩의 상기 제 1 입력패드들 및 상기 바이패스 패턴들의 일측 단부와 연결되도록 상기 베이스 필름 상에 형성된 입력패턴들; 상기 반도체 칩의 상기 출력패드들에 연결되도록 상기 베이스 필름 상에 형성된 제 1 출력패턴들; 및 상기 반도체 칩의 상기 제 2 입력패드들 및 상기 바이패스 패턴들의 타측 단부와 연결되도록 상기 베이스 필름 상에 형성된 제 2 출력패턴들;로 구성된 것을 특징으로 하는 액정표시장치.
KR1020030084582A 2003-11-26 2003-11-26 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치 KR100665184B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030084582A KR100665184B1 (ko) 2003-11-26 2003-11-26 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
US10/947,220 US20050110935A1 (en) 2003-11-26 2004-09-23 Semiconductor chip, tape carrier package having the same mounted thereon, and liquid crystal display apparatus including the tape carrier package
JP2004340995A JP2005159365A (ja) 2003-11-26 2004-11-25 半導体チップ、前記チップが実装されたテープキャリアパッケージ及び前記テープキャリアパッケージを含む液晶表示装置
CNA2004100958271A CN1621925A (zh) 2003-11-26 2004-11-26 半导体芯片、有半导体芯片的带载封装及液晶显示器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084582A KR100665184B1 (ko) 2003-11-26 2003-11-26 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050050919A true KR20050050919A (ko) 2005-06-01
KR100665184B1 KR100665184B1 (ko) 2007-01-04

Family

ID=34588093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084582A KR100665184B1 (ko) 2003-11-26 2003-11-26 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치

Country Status (4)

Country Link
US (1) US20050110935A1 (ko)
JP (1) JP2005159365A (ko)
KR (1) KR100665184B1 (ko)
CN (1) CN1621925A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR100803778B1 (ko) * 2005-06-24 2008-02-15 엘지전자 주식회사 반도체 장치 및 플라즈마 디스플레이 모듈
KR20170086818A (ko) * 2016-01-19 2017-07-27 주식회사 실리콘웍스 칩온필름 패키지용 회로 기판

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101266506B1 (ko) * 2005-12-08 2013-05-23 삼성디스플레이 주식회사 표시장치용 보호커버 및 이를 갖는 표시장치
TWI322318B (en) 2005-12-12 2010-03-21 Au Optronics Corp Active matrix substrate
CN100399175C (zh) * 2005-12-29 2008-07-02 友达光电股份有限公司 主动组件阵列基板
US7683607B2 (en) * 2007-09-25 2010-03-23 Himax Display, Inc. Connection testing apparatus and method and chip using the same
KR100926611B1 (ko) * 2008-07-15 2009-11-11 삼성에스디아이 주식회사 스캔 구동장치 및 이를 이용한 플라즈마 디스플레이 장치
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN104750888A (zh) * 2013-12-30 2015-07-01 北京华大九天软件有限公司 一种版图中两组垂直端口之间直角等宽度连接的布线方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837027B2 (ja) * 1992-06-17 1998-12-14 シャープ株式会社 テープキャリアパッケージ
JPH07254629A (ja) * 1994-03-16 1995-10-03 Casio Comput Co Ltd Ｉｃチップおよびこのｉｃチップとの接続構造
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
JP3405657B2 (ja) * 1996-11-29 2003-05-12 シャープ株式会社 テープキャリアパッケージ及びそれを使った表示装置
US6525718B1 (en) * 1997-02-05 2003-02-25 Sharp Kabushiki Kaisha Flexible circuit board and liquid crystal display device incorporating the same
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
JP3426140B2 (ja) * 1998-08-27 2003-07-14 シャープ株式会社 テープキャリアパッケージ
JP2000172193A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd マトリックス表示装置及びその製造方法並びに熱圧着接続用ヘッド
JP3490353B2 (ja) * 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
KR100599516B1 (ko) * 1999-07-07 2006-07-13 삼성전자주식회사 액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
JP2003167269A (ja) * 2001-11-29 2003-06-13 Sharp Corp 表示装置
JP3948393B2 (ja) * 2002-03-13 2007-07-25 ソニー株式会社 半導体装置及びその製造方法
JP4314084B2 (ja) * 2002-09-17 2009-08-12 シャープ株式会社 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803778B1 (ko) * 2005-06-24 2008-02-15 엘지전자 주식회사 반도체 장치 및 플라즈마 디스플레이 모듈
KR100723492B1 (ko) * 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR20170086818A (ko) * 2016-01-19 2017-07-27 주식회사 실리콘웍스 칩온필름 패키지용 회로 기판

Also Published As

Publication number Publication date
KR100665184B1 (ko) 2007-01-04
CN1621925A (zh) 2005-06-01
JP2005159365A (ja) 2005-06-16
US20050110935A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
US7948768B2 (en) Tape circuit substrate with reduced size of base film
US4862153A (en) Flat display panel with framing for flexible substrate folding
EP2474964B1 (en) Display device substrate
US20050219178A1 (en) Liquid crystal display
KR100665184B1 (ko) 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
JP4780638B2 (ja) フレキシブル回路基板およびこれを用いた液晶表示装置
US20010005254A1 (en) Liquid crystal display, and method for transferring its signal, and liquid crystal panel
TWI235869B (en) Electrode driving device and electronic machine
US6603527B1 (en) Liquid crystal display device
US6864941B2 (en) Display apparatus characterized by wiring structure
US5654730A (en) Liquid crystal display device
JP3237038B2 (ja) 液晶表示装置
JP2005301161A (ja) 表示装置
JPH06242462A (ja) 液晶表示装置
KR100696618B1 (ko) 액정 디스플레이 모듈 구조
JP2004184884A (ja) 表示装置
JP2006106132A (ja) 表示駆動回路および表示装置
JP2823031B2 (ja) 平面実装構造
US20050104832A1 (en) LCD panel driving device and circuit array using the same
JPH11268333A (ja) 光プリントヘッド
JPH086058A (ja) 液晶表示装置
JP4581327B2 (ja) 配線基板及び表示モジュール及び電子機器
JP4431348B2 (ja) 液晶表示装置
JP2838176B2 (ja) 画像装置
KR100188103B1 (ko) 탭-아이시

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee