JP4459028B2 - 表示装置の駆動方法 - Google Patents

表示装置の駆動方法 Download PDF

Info

Publication number
JP4459028B2
JP4459028B2 JP2004336903A JP2004336903A JP4459028B2 JP 4459028 B2 JP4459028 B2 JP 4459028B2 JP 2004336903 A JP2004336903 A JP 2004336903A JP 2004336903 A JP2004336903 A JP 2004336903A JP 4459028 B2 JP4459028 B2 JP 4459028B2
Authority
JP
Japan
Prior art keywords
current
data
signal line
precharge
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004336903A
Other languages
English (en)
Other versions
JP2005157366A (ja
Inventor
東 蓉 申
Original Assignee
三星モバイルディスプレイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星モバイルディスプレイ株式会社 filed Critical 三星モバイルディスプレイ株式会社
Publication of JP2005157366A publication Critical patent/JP2005157366A/ja
Application granted granted Critical
Publication of JP4459028B2 publication Critical patent/JP4459028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は逆多重化器を用いた表示装置及びその駆動方法に関し、特に逆多重化される信号の入力線にプリチャージを施した表示装置に関する。
表示装置には走査線を駆動するための走査駆動部とデータ線を駆動するためのデータ駆動部が必要である。この時、データ駆動部はデジタルデータ信号をアナログ信号に変換して全てのデータ線に画素信号を印加することが必要なので、データ線の本数に相当する出力端子を持つ必要がある。ところで、通常のデータ駆動部は複数の同一集積回路を用いて製作されるが、経済性を高めるため、一つの集積回路が有する出力端子の個数は制限されていて、全てのデータ線を駆動するためには多くの集積回路が必要である。それで集積回路の個数を減らすために多重化伝送を用いる方法が提案された。
例えば、１:２逆多重化器は、データ駆動部から一つの信号線を通じて時分割多重化形式で印加されるデータ信号を２つのデータ線に分けて印加する。従って、１:２逆多重化器を用いる場合には集積回路の個数を半分に減らすことができる。最近、液晶表示装置と有機電界発光表示装置の分野では、データ駆動部用集積回路が表示パネルの上に直接搭載される形態に製作される傾向にあって、このような場合に集積回路の個数を更に減らす必要がある。
この状況を図で説明すると、図１７は表示パネルの部品配置を示し、逆多重化器４０、データ駆動部５０及び走査駆動部２０、３０のための集積回路が表示パネルの上に直接搭載される形態に製作されていて、画素に電源電圧を供給するための電源供給点９０、電源供給線８０及び電源配線６０、７０が形成されている。
図１７を見ると、画面中央付近に破線で囲まれた表示領域１０があり、その左側に選択信号を選択走査線ＳＥ１〜ＳＥｍに印加するための走査駆動部２０が配置され、表示領域１０の右側に画素の発光を制御する信号を発光走査線ＥＭ１〜ＥＭｍに印加するための走査駆動部３０が配置される。そして表示領域１０の下端には、データ線Ｄ１〜Ｄｎにデータ信号を印加するための逆多重化部４０とデータ駆動部５０が配置される。この時、各画素に電源電圧を供給するために縦方向に縦線６０が形成されており、基板の上端に縦線６０に連結される電源線７０が横方向に形成されている。そして基板上端の電源線７０と外部の電源供給線８０が電源供給点９０を通じて連結されており、電源供給線８０は二つの走査駆動部２０、３０を囲む形態で形成されている。
この構成において、画素が電源電圧を用いる場合には、電源線７０と縦線６０を通じて電流が流れるので、電源供給線７０と縦線６０に存在する寄生抵抗のために電源供給線７０と縦線６０で電圧降下が発生する。このような電圧降下は電源供給点９０から遠く離れるほど大きくなるが、図１７では電源供給線７０の中央付近と縦線６０の下端付近で大きくなる。
通常の画素では、駆動トランジスタの特性偏差が存在するために、駆動トランジスタの特性曲線に現れる飽和領域のマージンを確保すべきである。ところが電圧降下が大きくなる場合には飽和領域の十分なマージンのために電源電圧を高くする必要があって、消費電力が増加するようになる。また、１:Ｎ逆多重化のために逆多重化器でサンプル/ホールド回路を用いる場合に、一つの水平周期の１/Ｎ時間の間一つのデータ線に対応するデータ電流をサンプリングしなければならないのでサンプリング時間が短くて、これによりデータ電流を適切にサンプリングできない問題点がある。
本発明が目的とする技術的課題は、電圧降下を減らすことができる逆多重化器を用いた表示装置を提供することにある。また、本発明は与えられた時間内で適切にサンプリングできる表示装置を提供することをその技術的課題とする。
前記課題を解決するために、本発明は逆多重化部でデータをサンプリングする前に逆多重化部とデータ駆動部の間の信号線をデータ電流に対応する電圧にプリチャージする。本発明の一つの特徴による表示装置は表示領域、複数の第１信号線、複数の第１信号線に電気的に連結されたデータ駆動部、逆多重化部及びプリチャージ部を含む。表示領域には画像を示すデータ電流を伝達する複数のデータ線と、データ線に電気的に連結されている複数の画素回路を含む。データ駆動部はデータ電流に対応する第１電流を時分割多重化形式で第１信号線に伝達し、逆多重化部は複数の第１信号線から第１電流を各々受信する複数の逆多重化器を含む。プリチャージ部は制御信号に応答して複数の第１信号線で第１電流に対応するプリチャージ電流を伝達する。そして逆多重化器は第１信号線から第１電流を受信して少なくとも二つのデータ線でデータ電流を伝達し、第１信号線で一つのデータ線に対応する第１電流が伝達される前にプリチャージ電流が伝達される。
本発明の一つの実施例によると、逆多重化器は第１信号線に電気的に連結される複数のサンプル/ホールド回路を含むことができる。一つの水平周期で、複数のサンプル/ホールド回路のうちの一つのグループのサンプル/ホールド回路が第１信号線を通じて順次に印加される第１電流を順次にサンプリングする間、他のグループのサンプル/ホールド回路が直前水平周期の間サンプリングした電流を少なくとも二つのデータ線で同時にホールディングする。本発明の他の実施例によると、複数のサンプルホールド/回路は、第１信号線に入力端が各々連結されて少なくとも二つのデータ線のうちの第１データ線に出力端が各々連結される第１及び第２サンプル/ホールド回路、そして第１信号線に入力端が各々連結されて少なくとも二つのデータ線のうちの第２データ線に出力端が各々連結される第３及び第４サンプル/ホールド回路を含むことができる。ここで第１及び第３サンプル/ホールド回路が一つのグループのサンプル/ホールド回路を形成し、第２及び第４サンプル/ホールド回路が他のグループのサンプル/ホールド回路を形成する。
本発明の他の実施例によると、サンプル/ホールド回路は、サンプリング信号に応答して導通するサンプリングスイッチング素子、ホールディング信号に応答して導通するホールディングスイッチング素子、そしてサンプリングスイッチング素子の導通時に第１電流をサンプリングした後、ホールディングスイッチング素子の導通時にサンプリングした電流をホールディングするデータ貯蔵素子を含むことができる。サンプリング信号は複数のサンプル/ホールド回路に順次に印加される。ここで、データ貯蔵素子は、サンプリング信号に応答してソースが第１電源に電気的に連結されてゲートとドレーンが第１信号線に電気的に連結される第１トランジスタ、そして第１トランジスタのゲートとソースの間に連結されてゲートとドレーン側に伝達される電流に対応する電圧を貯蔵する第１キャパシタを含むことができる。そして、リチャージ部は、制御信号に応答してソースが第１電源に電気的に連結されてゲートとドレーンが第１信号線に電気的に連結される第２トランジスタを含むことができる。
本発明の他の実施例によると、サンプリング信号は制御信号の遮断と実質的に同時に印加できる。ここでプリチャージ電流は第１電流のＭ（Ｍは１より大きい実数）倍であり、第２トランジスタの（チャンネル幅）/（チャンネル長さ）が第１トランジスタの（チャンネル幅）/（チャンネル長さ）のＭ倍である。本発明の他の実施例によると、サンプリング信号は制御信号と実質的に同時に印加されてサンプリング信号が印加される間制御信号が遮断できる。プリチャージ電流は第１電流のＭ（Ｍは１より大きい実数）倍であり、第２トランジスタの（チャンネル幅）/（チャンネル長さ）が第１トランジスタの（チャンネル幅）/（チャンネル長さ）の（Ｍ-１）倍である。本発明の他の実施例によると、第１トランジスタと第２トランジスタは同一な導電タイプでありうる。本発明の他の実施例によると、サンプリングスイッチング素子は第１トランジスタのゲートと第１信号線の間に電気的に連結される第１スイッチング素子、サンプリング信号に応答して第１トランジスタをダイオード形態で連結する第２スイッチング素子、そして第１電源と第１トランジスタのソースの間に電気的に連結される第３スイッチング素子を含むことができる。また、ホールディングスイッチング素子は、第１トランジスタのドレーンと第２電源の間に電気的に連結される第４スイッチング素子、そしてサンプル/ホールド回路の出力端と第１トランジスタの間に連結される第５スイッチング素子を含むことができる。
本発明の他の実施例によると、表示領域は画素回路に電源電圧を供給する複数の第２信号線を含むことができる。また、本発明の表示装置は、逆多重化部とデータ駆動部の間で第１信号線と絶縁されて交差する方向に形成されて第２信号線で電源電圧を伝達する電源線を更に含むことができる。ここで、第１電源は電源線に電気的に連結されることができる。本発明の他の実施例によると、プリチャージ部は逆多重化部とデータ駆動部の間に形成されることができる。本発明の他の実施例によると、画素回路は、データ線を通じて伝達されるデータ電流に対応する電圧を貯蔵する第２キャパシタ、キャパシタがソースとゲートに連結されており、第２キャパシタに貯蔵された電圧に対応する電流が流れる第３トランジスタ、そして第３トランジスタの電流に対応して発光する発光素子を含むことができる。ここで、発光素子は有機物質の電界発光を用いる発光素子でありうる。
本発明の他の特徴によると、画像を示すデータ電流を伝達する複数のデータ線、複数のデータ線に電気的に連結されていてデータ電流によって画像を表示する複数の画素回路、各々複数のデータ線のうちの少なくとも二つのデータ線に対応してデータ電流に対応する電流を順次に伝達する複数の第１信号線を含む表示装置を駆動する方法が提供される。本発明の駆動方法は、第１信号線に第１プリチャージ電流を印加する段階、第１信号線に少なくとも二つのデータ線のうちの第１データ線に印加されるデータ電流に対応する第１電流を印加する段階、第１信号線に第２プリチャージ電流を印加する段階、第１信号線に少なくとも二つのデータ線のうちの第２データ線に印加されるデータ電流に対応する第２電流を印加する段階、そして第１及び第２データ線に各々第１及び第２電流に対応するデータ電流を印加する段階を含む。ここで、第１及び第２プリチャージ電流は各々第１及び第２電流のＭ（Ｍは１より大きい実数）倍に該当する電流である。
本発明の一つの実施例によると、第１信号線に第１電流を印加する段階は、第１信号線と第１データ線の間に電気的に連結される第１サンプル/ホールド回路が第１電流をサンプリングする段階を含み、第１信号線に第２電流を印加する段階は、第１信号線と第２データ線の間に電気的に連結される第２サンプル/ホールド回路が第２電流をサンプリングする段階を含むことができる。本発明の他の実施例によると、第１信号線に第１プリチャージ電流が印加される場合に第１プリチャージ電流は第１信号線に電気的に連結されるプリチャージ回路に伝達され、第１信号線に第２プリチャージ電流が印加される場合に第２プリチャージ電流はプリチャージ回路に伝達されることができる。本発明の他の実施例によると、第１信号線に第１プリチャージ電流が印加される場合に第１プリチャージ電流のうちの第１電流の（Ｍ-１）倍に該当する電流は第１信号線に電気的に連結されるプリチャージ回路に伝達されて第１電流に該当する電流は第１サンプル/ホールド回路に伝達されることができる。同様に、第１信号線に第２プリチャージ電流が印加される場合に第２プリチャージ電流のうちの第２電流の（Ｍ-１）倍に該当する電流はプリチャージ回路に伝達されて第２電流に該当する電流は第２サンプル/ホールド回路に伝達されることができる。
本発明の他の特徴による表示装置は、表示領域、第１信号線、第１及び第２サンプル/ホールド回路、データ駆動部及びプリチャージ部を含む。表示領域は一つの方向に伸びている第１及び第２データ線、第１及び第２データ線に電気的に連結されている複数の画素回路を含む。第１サンプル/ホールド回路は第１信号線と第１データ線の間に電気的に連結されて画像を示す第１データ電流を第１データ線でホールディングし、第２サンプル/ホールド回路は第１信号線と第２データ線の間に電気的に連結されて画像を示す第２データ電流を第２データ線でホールディングする。データ駆動部は第１信号線に電気的に連結されて第１及び第２データ電流に各々対応する第１及び第２電流を順次に第１信号線に伝達する。プリチャージ部は第１信号線に電気的に連結されて第１信号線に第１電流が印加される前に第１信号線に第１プリチャージ電流が伝達されるように動作して第１信号線に第２電流が印加される前に各々第１信号線に第２プリチャージ電流が伝達されるように動作する。ここで第１及び第２サンプル/ホールド回路は一つの水平周期の間第１及び第２電流を各々サンプリングし、次の水平周期の間第１及び第２データ電流を同時にホールディングする。本発明の一つの実施例によると、第１及び第２プリチャージ電流は各々第１及び第２電流のＭ（Ｍは１より大きい実数）倍に該当する電流でありうる。
このように本発明によると、逆多重化器を用いた表示装置において、電源電圧を供給する電源線を追加配置することにより、縦に長く伸びている縦線での電圧降下を減らすことができる。また、逆多重化部とデータ駆動部の間の信号線をプリチャージすることで与えられた時間内でデータ電流をサンプリングすることができる。
下記では添付した図面を参考として本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異した形態で実現できてここで説明する実施例に限定されない。
図面から本発明を明確に説明するために説明と関係ない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。ある部分が他の部分と連結されていてする時、これは直接的に連結されている場合のみだけでなくその中間に他の素子を隔てて電気的に連結（接続）されている場合も含む。
次に本発明の実施例による逆多重化器を用いた表示装置に対して図面を参考として詳細に説明する。
図１本発明の第１実施例による逆多重化器を用いた表示装置の概略的な正面図であり、図２は図１表示装置では、１個づつ用いたデータ駆動部と逆多重化部を、各々複数個のブロックに分割した場合を示す図面である。
図１示したように、本発明の第１実施例による表示装置は絶縁基板１を含み、絶縁基板１は表示装置の使用者に画面として示す領域である表示領域１００とその外側の周辺領域に分けることができる。周辺領域には選択走査駆動部２００、発光走査駆動部３００、逆多重化部４００及びデータ駆動部５００が形成されている。この時、図１は異なり、データ動部５００を絶縁基板１の周辺領域に形成せず、別途に形成して絶縁基板１と連結してもよい。回路動作を制御する能動素子には、電界効果トランジスタ、特に、ＭＯＳＦＥＴを用い、一部のダイオードもＭＯＳＦＥＴをダイオード接続して構成する。
表示領域１００には、複数のデータ線Ｄ１〜Ｄｎ、複数の選択走査線ＳＥ１〜ＳＥｍ、複数の発光走査線ＥＭ１〜ＥＭｍ及び複数の画素回路１１０を含む。両走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍは絶縁基板１の上に形成され、各走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍにはトランジスタのゲート電極（図示せず）が連結される。そして走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍは絶縁膜（図示せず）で覆われ、ゲート電極の下側または上側には非晶質シリコンまたは多結晶シリコンなどからなる半導体層（図示せず）が絶縁層を隔てて形成される。そして複数のデータ線Ｄ１〜Ｄｎが走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍを覆っている絶縁膜上に形成され、各データ線Ｄ１〜Ｄｎにはソース電極またはドレーン電極が連結される。ゲート電極、ソース電極及びドレーン電極は薄膜トランジスタの三端子であって、ソース電極とドレーン電極の間に位置する半導体層がこのトランジスタのチャンネル層として、近接するゲート電極の電圧に応じて電流を流す。
図２を見ると、複数のデータ線Ｄ１〜Ｄｎは縦方向に伸びていて画像を示すデータ電流を画素回路１１０に伝達し、複数の選択走査線ＳＥ１〜ＳＥｍと発光走査線ＥＭ１〜ＥＭｍは横方向に伸びていて各々選択信号と発光信号を画素回路１１０に伝達する。隣接した二つのデータ線と隣接した二つの選択走査線は画素領域を定義して、この画素領域に画素回路１１０が形成される。
選択走査駆動部２００は複数の選択走査線ＳＥ１〜ＳＥｍに選択信号を順次に印加し、発光走査駆動部３００は複数の発光走査線ＥＭ１〜ＥＭｍに発光信号を順次に印加する。データ駆動部５００は逆多重化部４００にデータ電流を時分割多重化形式で印加し、逆多重化部４００はデータ駆動部５００から時分割多重化形式で入力されるデータ電流を原データに復元してデータ線Ｄ１〜Ｄｎに印加する。逆多重化部４００が１:Ｎの逆多重化をする場合にデータ駆動部５００から逆多重化部４００にデータ電流を伝達する信号線Ｘ１〜Ｘｎ／Ｎは（ｎ/Ｎ）本である。つまり、一つの信号線Ｘ１は時分割多重化形式で印加されるデータ電流をＮ個のデータ線Ｄ１〜ＤＮに復元して伝達する。
この時、選択及び発光走査駆動部２００、３００、逆多重化部４００及びデータ駆動部５００は絶縁基板１の上に集積回路形態で直接に形成または装着され、各々絶縁基板１に形成された走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ、信号線Ｘ１〜Ｘｎ／Ｎ及びデータ線Ｄ１〜Ｄｎに電気的に連結（接続）されている。または走査駆動部２００、３００、逆多重化部４００及び/またはデータ駆動部５００を絶縁基板１の上で走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ、信号線Ｘ１〜Ｘｎ／Ｎ、データ線Ｄ１〜Ｄｎ及び画素回路１１０のトランジスタを形成する層と同一な層で形成することもできる。またはデータ駆動部５００を逆多重化部４００に接着して電気的に連結したＴＣＰ（テープキャリアパッケージ）、ＦＰＣ（フレキシブル印刷回路）またはＴＡＢ（テープ形式自動装着）にチップなどの形態で装着することもできる。
再び図１を見ると、表示領域１００には画素回路１１０に電源電圧を伝達するための複数の縦線Ｖ１〜Ｖｎが縦方向に伸びていて、各縦線Ｖ１〜Ｖｎは縦方向に配列されている複数の画素回路１１０に連結されている。このような縦線Ｖ１〜Ｖｎは走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍと重ならないようにデータ線Ｄ１〜Ｄｎと同じ層に形成できる。そして電源線６００が絶縁基板１の上端で横方向に長く形成されて縦線Ｖ１〜Ｖｎの一端と連結されており、電源線７００が逆多重化部４００とデータ駆動部５００の間を通過するように横方向に伸びている。そして縦線Ｖ１〜Ｖｎが逆多重化部４００を通過するように伸びていて、延長された縦線Ｖ１〜Ｖｎの終わりが電源線７００と連結されている。この時、電源線７００は信号線Ｘ１〜Ｘｎ／Ｎと重ならないように信号線Ｘ１〜Ｘｎ／Ｎと異なる層に形成されている。
そして、電源供給線６１０、６２０は絶縁基板１の上に形成されて各々電源供給点６３０、６４０を通じて表示領域１００の電源線６００と連結されており、同様に電源供給線７１０、７２０が絶縁基板１の上に形成されて各々電源供給点７３０、７４０を通じて表示領域１００の電源線７００と連結されている。電源供給線６１０、６２０は走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ、データ線Ｄ１〜Ｄｎ及び信号線Ｘ１〜Ｘｎ／Ｎと重ならないように電源供給点６３０、６４０から横方向に走査駆動部２００、３００の外側まで延長された後、下方向に曲げられて伸びている。同様に、電源供給線７１０、７２０も走査線ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ、データ線Ｄ１〜Ｄｎ及び信号線Ｘ１〜Ｘｎ／Ｎと重ならないように電源供給点７３０、７４０から下方向に伸びている。
この時、縦方向に伸びている電源供給線６１０、６２０、７１０、７２０の一端にはパッド（図示せず）が連結されており、パッドを通じて電源供給線６１０、６２０、７１０、７２０は外部回路基板と電気的に連結（接続）される。
そして、電源線６００、７００と電源供給線６１０、６２０、７１０、７２０は複数の縦線Ｖ１〜Ｖｎで電流または電圧を伝達するので一般に縦線Ｖ１〜Ｖｎより幅が広く形成される。
このようにすると、絶縁基板１の上に電源供給点６３０、６４０、７３０、７４０を四つ形成することができる。従って、縦線Ｖ１〜Ｖｎの下端で発生する電圧降下を解決することができる。
そして、図２に示したように、逆多重化部４００とデータ駆動部５００が多数のブロックに分割形成される場合には、二つのデータ駆動部５００の間に電源供給線７１０、７２０を追加配置して電源供給点の個数を多くできる。
次に、図３乃至図７を参照して、本発明の第１実施例による表示装置において、逆多重化部が電流のサンプル/ホールド回路を用いる第１実施例について説明する。そして、下記では便宜上、逆多重化部が１:２逆多重化を遂行するものとして説明する。また、図４乃至図７では、便宜上、第１信号線Ｘ１とこの信号線Ｘ１に対応するデータ線Ｄ１、Ｄ２を例に挙げて説明する。
図３は本発明の第１実施例による逆多重化部を示す図面で、図４はサンプル/ホールド回路を用いる逆多重化器を示す図面である。
図３に示すように、本発明の第１実施例による逆多重化部４００は複数の逆多重化器４０１を含む。図３及び図４を見ると、逆多重化器４０１は四つのサンプル/ホールド回路４１０、４２０、４３０、４４０を含む。各サンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、データ貯蔵素子（データ記憶素子）４１１、４２１、４３１、４４１及びホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４を含む。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４の第１端は各々データ貯蔵素子４１１、４２１、４３１、４４１に連結され、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４の第１端も各々データ貯蔵素子４１１、４２１、４３１、４４１に連結される。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４の第２端は信号線Ｘ１に共通で連結されている。サンプル/ホールド回路４１０、４３０のホールディングスイッチング素子Ｈ１、Ｈ３の第２端はデータ線Ｄ１に共通で連結され、サンプル/ホールド回路４２０、４４０のホールディングスイッチング素子Ｈ２、Ｈ４の第２端はデータ線Ｄ２に共通で連結されている。そして、下記ではサンプル/ホールド回路４１０、４２０、４３０、４４０で信号線Ｘ１と連結されるサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４の第２端を入力端といい、データ線Ｄ１、Ｄ２と連結されるホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４の第２端を出力端という。
各々のサンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４が導通されるとサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を通じて伝達される電流をサンプリングして電圧形態でデータ貯蔵素子４１１、４２１、４３１、４４１に貯蔵し、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４が導通されるとデータ貯蔵素子４１１、４２１、４３１、４４１に貯蔵された電圧に対応する電流をホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４を通じてホールディングする。
図４では、信号線Ｘ１とデータ線Ｄ１の間に連結されたサンプル/ホールド回路４１０、４３０が一つのサンプル/ホールド回路部を形成し、二つのサンプル/ホールド回路４１０、４３０がサンプリングとホールディングを交互に遂行する。同様に、信号線Ｘ１とデータ線Ｄ２の間に連結されたサンプル/ホールド回路４２０、４４０が一つのサンプル/ホールド回路部を形成し、二つのサンプル/ホールド回路４２０、４４０がサンプリングとホールディングを交互に遂行する。
ここで、導通されて入力される電流を電圧形態でデータ貯蔵素子に記録することを´サンプリング´と定義し、データ貯蔵素子（記憶素子）に記録されたデータを維持するだけの状態を´待機´と定義し、データ貯蔵素子に記録されたデータに対応する電流を出力することを´ホールディング´と定義する。
次に、図５、図６（Ａ）乃至図６（Ｄ）を参照して図４の逆多重化器の動作について説明する。
図５は図４の逆多重化器のスイッチング素子の駆動タイミング図であり、図６（Ａ）乃至図６（Ｄ）は各々図５のタイミングによる図４の逆多重化器の動作を示す図面である。図５でサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４は制御信号がローレベルである時に導通し、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４は制御信号がハイレベルである時に導通する。
図５と図６（Ａ）を見ると、Ｔ１区間では制御信号に応答してサンプリングスイッチング素子Ｓ１とホールディングスイッチング素子Ｈ３、Ｈ４が導通する。サンプリングスイッチング素子Ｓ１が導通するとサンプル/ホールド回路４１０は信号線Ｘ１を通じて印加されるデータ電流を貯蔵素子４１１にサンプリングするための準備をする。ホールディングスイッチング素子Ｈ３、Ｈ４が導通するとサンプル/ホールド回路４３０、４４０は貯蔵素子４３１、４４１に各々貯蔵されたデータに対応する電流を各々データ線Ｄ１、Ｄ２でホールディングする。そしてサンプリングスイッチング素子Ｓ２とホールディングスイッチング素子Ｈ２が全て遮断されているサンプル/ホールド回路４２０は待機状態にある。
次に、図５と図６（Ｄ）を見ると、Ｔ２区間ではホールディングスイッチング素子Ｈ３、Ｈ４が導通した状態で、制御信号に応答してサンプリングスイッチング素子Ｓ１が遮断されてサンプリングスイッチング素子Ｓ２が導通する。ホールディングスイッチング素子Ｈ３、Ｈ４が導通しているので貯蔵素子４３１、４４１に各々貯蔵されたデータに対応する電流は続いてデータ線Ｄ１、Ｄ２でホールディングされる。そしてサンプリングスイッチング素子Ｓ２が導通するとサンプル/ホールド回路４２０は信号線Ｘ１を通じて印加されるデータ電流を貯蔵素子４２１にサンプリングする。
図５と図６（Ｄ）を見ると、Ｔ３区間では制御信号に応答してサンプリングスイッチング素子Ｓ２とホールディングスイッチング素子Ｈ３、Ｈ４が遮断されてサンプリングスイッチング素子Ｓ３とホールディングスイッチング素子Ｈ１、Ｈ２が導通する。サンプリングスイッチング素子Ｓ３が導通するとサンプル/ホールド回路４３０は信号線Ｘ１を通じて印加されるデータ電流を貯蔵素子４３１にサンプリングする。ホールディングスイッチング素子Ｈ１、Ｈ２が導通するとサンプル/ホールド回路４１０、４２０は各々Ｔ１及びＴ２区間で貯蔵素子４１１、４２１に貯蔵したデータに対応する電流をデータ線Ｄ１、Ｄ２でホールディングする。
次に、図５と図６（Ｄ）を見ると、Ｔ４区間ではホールディングスイッチング素子Ｈ１、Ｈ２が導通した状態で制御信号に応答してサンプリングスイッチング素子Ｓ３が遮断されてスイッチング素子Ｓ４が導通する。ホールディングスイッチング素子Ｈ１、Ｈ２が導通しているので貯蔵素子４１１、４２１に各々貯蔵されたデータに対応する電流は続いてデータ線Ｄ１、Ｄ２でホールディングされる。そして、サンプリングスイッチング素子Ｓ４が導通するとサンプル/ホールド回路４４０は信号線Ｘ１を通じて印加されるデータ電流を貯蔵素子４４１にサンプリングする。
このように、逆多重化器４０１のサンプル/ホールド回路４１０、４２０、４３０、４４０をサンプリングとホールディング動作によって二つのグループに分けることができ、第１グループのサンプル/ホールド回路４１０、４２０がサンプリングをする間に第２グループのサンプル/ホールド回路４３０、４４０が直前にサンプリングしたデータをホールディングする。同様に第２グループのサンプル/ホールド回路４３０、４４０がサンプリングをする間に第１グループのサンプル/ホールド回路４１０、４２０が直前にサンプリングしたデータをホールディングする。そしてホールディングスイッチング素子Ｈ１、Ｈ２は同一なタイミングで動作するので同一な制御信号に二つのホールディングスイッチング素子Ｈ１、Ｈ２を駆動することができ、同様に同一な制御信号で二つのホールディングスイッチング素子Ｈ３、Ｈ４を駆動することができる。
この時、Ｔ１またはＴ２の期間は、選択信号によって一つの行の走査線に連結された画素回路にデータが印加される期間（以下、"水平周期"とする）に対応し、Ｔ３またはＴ４の期間は、次の水平周期に対応する。このように、一つの水平周期の間は継続的にデータ電流をデータ線に印加できるので、画素にデータを記入する時間を確保することができる。そしてＴ１乃至Ｔ４の期間が繰り返されることによって１フレームの間データ電流をデータ線に伝達することができる。
図４の逆多重化器に含まれる四つのサンプル/ホールド回路は実質的に互いに同一に実現できるので、下記では図４のサンプル/ホールド回路のうちの一つのサンプル/ホールド回路４１０に対して図７を参照して詳細に説明する。
図７は図４のサンプル/ホールド回路の概略的な回路図である。
図７のサンプル/ホールド回路は信号線Ｘ１とデータ線Ｄ１の間に連結され、トランジスタＭ１、キャパシタＣｈ及び五個のスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂを含む。このようなデータ線Ｄ１には寄生抵抗成分と寄生キャパシタンス成分が形成されており、図７では寄生抵抗成分をＲ１、Ｒ２に、寄生キャパシタンス成分をＣ１、Ｃ２、Ｃ３で例示した。そして図７ではトランジスタＭ１をｐチャンネル型電界効果トランジスタ、特にＭＯＳＦＥＴとして示した。
スイッチング素子Ｓａは電源電圧ＶＤＤ１とトランジスタＭ１のソースの間に連結され、スイッチング素子Ｈａは電源電圧ＶＳＳ１とトランジスタＭ１のドレーンに連結される。トランジスタＭ１がｐチャンネル型であるので、電源電圧ＶＤＤ１は電源電圧ＶＳＳ１より高い電圧を有して電源線７００に連結された縦線Ｖ１〜Ｖｎによって供給される。スイッチング素子Ｓｂは入力端である信号線Ｘ１とトランジスタＭ１のゲートの間に連結され、スイッチング素子ＨｂはトランジスタＭ１のソースと出力端であるデータ線Ｄ１の間に連結される。スイッチング素子Ｓｃは入力端である信号線Ｘ１とトランジスタＭ１のドレーンの間に連結されてスイッチング素子Ｓｂ、Ｓｃが導通する場合にトランジスタＭ１をダイオード形態で連結する。この時、スイッチング素子ＳｃはトランジスタＭ１のゲートとドレーンの間に連結されてトランジスタＭ１をダイオード形態で連結することもできる。そしてスイッチング素子ＳｃがトランジスタＭ１のゲートとドレーンの間に連結される場合にスイッチング素子Ｓｂを信号線Ｘ１とトランジスタＭ１のドレーンの間に連結することもできる。
次に、図７のサンプル/ホールド回路の動作について説明する。ここで、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは同一なタイミングで導通及び遮断され、スイッチング素子Ｈａ、Ｈｂも同一なタイミングで導通及び遮断される。
まず、スイッチング素子Ｓａ、Ｓｂ、Ｓｃが導通されてスイッチング素子Ｈａ、Ｈｂが遮断されると、トランジスタＭ１はダイオード形態で連結され、キャパシタＣｈに電流が供給されて電圧が充電されてトランジスタＭ１のゲート電位が低下してソースからドレーンに電流が流れる。時間経過によってキャパシタＣｈの充電電圧が高まってトランジスタＭ１のドレーン電流が信号線Ｘ１からのデータ電流ＩＤＡＴＡと同一になるとキャパシタＣｈの充電電流が停止してキャパシタＣｈが一定の電圧で充電される。この時、トランジスタＭ１のソースとゲートの間に電圧の絶対値（以下、"ソース-ゲート電圧"という）ＶＳＧと信号線Ｘ１からのデータ電流ＩＤＡＴＡの間には数１の関係が成立する。このような方法でサンプル/ホールド回路４１０は信号線Ｘ１からのデータ電流ＩＤＡＴＡをサンプリングする。
Figure 0004459028
ここで、βはトランジスタＭ１にチャンネル幅とチャンネル長さによって決定される定数値であり、ＶＴＨはトランジスタＭ１の敷居電圧の絶対値である。
次に、スイッチング素子Ｓａ、Ｓｂ、Ｓｃが遮断されてスイッチング素子Ｈａ、Ｈｂが導通すると、キャパシタＣｈに充電されたソース-ゲート電圧ＶＳＧに対応する電流、つまり、データ電流ＩＤＡＴＡがスイッチング素子Ｈｂを経てデータ線Ｄ１に伝達される。このような方法でサンプル/ホールド回路４１０はデータ線Ｄ１で電流をホールディングする。
そしてサンプル/ホールド回路４１０は図４のサンプル/ホールド回路４２０がサンプリングする間Ｔ２にはスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂが全て遮断されてキャパシタＣｈに充電された電圧を維持する。つまり、サンプル/ホールド回路４１０は待機状態になる。
スイッチング素子Ｓａ、Ｓｂ、Ｓｃが導通する場合にサンプル/ホールド回路４１０はサンプリング動作を行うのでスイッチング素子Ｓａ、Ｓｂ、Ｓｃは図４のサンプリングスイッチング素子Ｓ１に対応し、スイッチング素子Ｈａ、Ｈｂが導通する場合にサンプル/ホールド回路４１０はホールディング動作を行うのでスイッチング素子Ｈａ、Ｈｂは図４のホールディングスイッチング素子Ｈ１に対応する。そしてキャパシタＣｈとトランジスタＭ１はデータ電流に対応する電圧を貯蔵する役割を果たすのでデータ貯蔵素子４１１に対応する。また、図７でスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂはｐチャンネルまたはｎチャンネルの電界効果トランジスタに実現でき、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは同一導電型のトランジスタに、同様にスイッチング素子Ｈａ、Ｈｂも同一導電型のトランジスタに実現できる。また、図５のタイミングで駆動されるためにはスイッチング素子Ｓａ、Ｓｂ、Ｓｃはｐチャンネル型、スイッチング素子Ｈａ、Ｈｂはｎチャンネル型トランジスタに実現できる。
そして、図７でサンプル/ホールド回路はサンプリング動作の間信号線Ｘ１、つまり、入力端でデータ電流をソーシング（送出）し、ホールディング動作の間データ線Ｄ１、つまり、出力端からデータ電流をシンク（吸収）する。従って、図７に示したサンプル/ホールド回路は信号線Ｘ１でデータ電流をシンクする形態、つまり、出力端が電流シンク形態であるデータ駆動部５００と共に用いることができる。一般に出力端が電流シンク形態である駆動集積回路は、出力端が電流ソース（送出）形態である駆動集積回路に比べて安価なのでデータ駆動部５００の単価が低減する。
また、図７でトランジスタＭ１をｎチャンネル型電界効果トランジスタに実現して電源電圧ＶＤＤ１と電源電圧ＶＳＳ１の相対的電圧レベルを互いに変えると入力端が電流シンク形態であり、出力端が電流ソース形態であるサンプル/ホールド回路を実現することができる。このようなサンプル/ホールド回路の構成は当該技術分野における通常の知識を有する者であれば本発明の実施例から容易に挑出することができるのでその説明を省略する。
以上で説明したように、図４の逆多重化器は一つの水平周期の間信号線Ｘ１を通じて時分割多重化形式で印加されるデータ電流を順次にサンプリングした後、次の水平周期の間サンプリングした電流をデータ線Ｄ１、Ｄ２に同時に印加する。逆多重化器が１:Ｎ逆多重化動作を行う場合に、逆多重化器が一つのデータ線Ｄ１に対応するデータ電流をサンプリングすることができる時間は一つの水平周期の１/Ｎに当該する。従って逆多重化器４００が一つの水平周期の１/Ｎに該当する時間の間一つのデータ線に対応するデータ電流をサンプリングする必要がある。このような条件を満足するためにはデータ駆動部５００が信号線Ｘ１を通じてデータ電流を印加する時、信号線Ｘ１に掛かるキャパシタンス成分が逆多重化部４００が一つのデータ線Ｄ１を通じてサンプリングした電流を印加する時、データ線Ｄ１に掛かるキャパシタンス成分の１/Ｎより小さい必要がある。
一つの水平周期の間信号線Ｘ１を通じて時分割多重化形式で印加されるデータ電流を順次にサンプリングした後、次の水平周期の間サンプリングした電流をデータ線Ｄ１、Ｄ２に同時に印加する。逆多重化器が１:Ｎ逆多重化動作を行う場合に、逆多重化器が一つのデータ線Ｄ１に対応するデータ電流をサンプリングすることができる時間は一つの水平周期の１/Ｎに当該する。従って逆多重化器４００が一つの水平周期の１/Ｎに該当する時間の間一つのデータ線に対応するデータ電流をサンプリングする必要がある。このような条件を満足するためにはデータ駆動部５００が信号線Ｘ１を通じてデータ電流を印加する時、信号線Ｘ１に掛かるキャパシタンス成分が逆多重化部４００が一つのデータ線Ｄ１を通じてサンプリングした電流を印加する時、データ線Ｄ１に掛かるキャパシタンス成分の１/Ｎより小さい必要がある。下記ではこのような実施例に対して図８乃至図１１を参照して詳細に説明する。
図８は本発明の第２実施例による逆多重化器を用いた表示装置の概略的な平面図である。
図８に示したように、本発明の第２実施例による表示装置は逆多重化部４００とデータ駆動部５００の間に形成される電流プリチャージ部８００を更に含む。電流プリチャージ部８００はデータ駆動部５００が逆多重化部４００にデータ電流を伝達する前に信号線Ｘ１〜Ｘｎ／Ｎにデータ電流ＩＤＡＴＡのＭ（Ｍは１より大きい実数）倍に該当するプリチャージ電流（ＭＩＤＡＴＡ）を伝達する。そして電源線７００は電流チャージ部８００とデータ駆動部５００の間を通過する。また、データ駆動部５００はデータ電流と共にプリチャージ電流生成のための付加電流を生成する。そしてこのような付加電流はデータ電流ＩＤＡＴＡのＭ-１倍に該当する電流[（Ｍ-１）ＩＤＡＴＡ]であり、電流ミラー回路などを用いてデータ電流ＩＤＡＴＡから生成できる。電流ミラー回路などで付加電流[（Ｍ-１）ＩＤＡＴＡ]を生成する方法は本発明の属する技術分野における通常の知識を持つ者には自明の技術であるので詳細な説明を省略する。
次に、図９及び図１０を参照して図８の電流プリチャージ部８００に対して詳細に説明する。図９は図８のデータ駆動部、電流プリチャージ部及び逆多重化部を示す図面であり、図１０は図９で一つのサンプル/ホールド回路と逆多重化器を示す図面である。図９を見ると、電流プリチャージ部８００は複数のプリチャージ回路８１０を含み、各プリチャージ回路８１０は一つの逆多重化器４０１に連結されている。プリチャージ回路８１０は各々信号線Ｘ１〜Ｘｎ／２を通じてデータ駆動部５００に連結されている。そしてデータ駆動部５００から時分割多重化形式で印加されるデータ電流によって、逆多重化器４０１のサンプル/ホールド回路４１０、４２０、４３０、４４０の中でそのデータ電流に対応する一つのサンプル/ホールド回路だけが印加されるデータ電流をサンプリングするので、下記では信号線Ｘ１に連結されるプリチャージ回路８１０と信号線Ｘ１とデータ線Ｄ１の間に連結されるサンプル/ホールド回路４１０を中心に説明する。
図９及び図１０を見ると、プリチャージ回路８１０はトランジスタＭ２とスイッチング素子Ｓｄを含む。トランジスタＭ２はサンプル/ホールド回路４１０のトランジスタＭ１と同一なチャンネルタイプを有し、図１０ではトランジスタＭ２をトランジスタＭ１のようにｐチャンネル型電界効果トランジスタに示した。そしてトランジスタＭ２のチャンネル幅Ｗ２とチャンネル長さＬ２の比（Ｗ２/Ｌ２）はサンプル/ホールド回路４１０のトランジスタＭ１のチャンネル幅Ｗ１とチャンネル長さＬ１の比（Ｗ１/Ｌ１）のＭ倍である。トランジスタＭ２のソースは電源電圧ＶＤＤ１に連結されてゲートは信号線Ｘ１に連結されており、電源電圧ＶＤＤ１はサンプル/ホールド回路８１０に供給される電源電圧ＶＤＤ１と同一である。トランジスタＭ２のソースとゲートの間には寄生キャパシタンス成分が形成され、トランジスタＭ２のソースとゲートにキャパシタを追加に連結することもできる。トランジスタＭ２のドレーンと信号線Ｘ１の間またはトランジスタＭ２のドレーンとゲートの間にはスイッチング素子Ｓｄが連結されており、スイッチング素子Ｓｄが導通する場合にトランジスタＭ２はダイオード形態で連結される。
次に、図１１、図１２及び図１３を参照して図１０のプリチャージ回路８１０及びサンプル/ホールド回路４１０の動作に対して詳細に説明する。
図１１及び図１２は各々本発明の第２実施例によるプリチャージ方法を示す図面であり、図１３は本発明の第２実施例によるプリチャージ方法のための駆動タイミング図である。図１３でスイッチング素子Ｓｄとサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、つまり、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは制御信号がローレベルである時導通し、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４、つまり、スイッチング素子Ｈａ、Ｈｂは制御信号がハイレベルである時導通する。
まず、図１１及び図１３を見ると、サンプル/ホールド回路４１０でデータ電流をサンプリングする動作が行われる前に、プリチャージ期間Ｔｐ１の間サンプリング時間を減少させるためにプリチャージ動作が行われる。詳しく説明すると、まず、データ駆動部５００で信号線Ｘ１でデータ電流ＩＤＡＴＡと共に付加電流[（Ｍ-１）ＩＤＡＴＡ]が印加される。これと同時にスイッチング素子Ｓｄが導通されてトランジスタＭ２がダイオード形態で連結される。従って、信号線Ｘ１を通じてデータ電流ＩＤＡＴＡのＭ倍に該当するプリチャージ電流ＭＩＤＡＴＡがトランジスタＭ２のドレーンに伝達される。そしてトランジスタＭ２のチャンネル幅とチャンネル長さの比Ｗ２/Ｌ２はトランジスタＭ１のチャンネル幅とチャンネル長さの比Ｗ１/Ｌ１のＭ倍であるので、トランジスタＭ２の定数値はトランジスタＭ１の定数値βのＭ倍である。これからトランジスタＭ２のソース-ゲート電圧ＶＳＧ２は数２のようになるので、サンプル/ホールド回路４１０にデータ電流ＩＤＡＴＡが供給される時成立する数１から数３の関係が成立する。
Figure 0004459028
ここで、ＶＴＨ２はトランジスタＭ２の敷居電圧である。
Figure 0004459028
数３を見ると、トランジスタＭ１の敷居電圧ＶＴＨとトランジスタＭ２の敷居電圧ＶＴＨ２が同一であるとプリチャージ電流ＭＩＤＡＴＡによるトランジスタＭ２のソース-ゲート電圧ＶＳＧ２がデータ電流ＩＤＡＴＡによるトランジスタＭ１のソース-ゲート電圧ＶＳＧと同一である。そしてトランジスタＭ１、Ｍ２のソースに掛かる電圧である電源電圧ＶＤＤ１が同一であるので、プリチャージ電流ＭＩＤＡＴＡによってトランジスタＭ２のゲート電圧がデータ電流ＩＤＡＴＡによってトランジスタＭ１のゲート電圧と同一になる。従って、プリチャージ電流ＭＩＤＡＴＡに信号線Ｘ１をデータ電流ＩＤＡＴＡに対応する電圧で充電させることができる。
しかし、前述したことのように信号線Ｘ１に形成される寄生キャパシタンス成分のためにプリチャージ電流ＭＩＤＡＴＡによって信号線Ｘ１がデータ電流ＩＤＡＴＡに対応する電圧で充電することに時間が掛かる。しかし、プリチャージ電流ＭＩＤＡＴＡはデータ電流ＩＤＡＴＡよりＭ倍大きい電流であるのでデータ電流ＩＤＡＴＡに信号線Ｘ１を充電する時より短時間内に信号線Ｘ１が充電できる。従ってプリチャージ時間が短くても信号線Ｘ１がデータ電流ＩＤＡＴＡに対応する電圧に近い電圧で充電できる。
次に、図１２及び図１３を見ると、サンプリング期間Ｔｓ１の間、データ駆動部５００で付加電流[（Ｍ-１）ＩＤＡＴＡ]が遮断されると同時にスイッチング素子Ｓｄが遮断されてスイッチング素子Ｓａ、Ｓｂ、Ｓｃ[図９のスイッチング素子（Ｓ１）]が導通する。スイッチング素子Ｓａ、Ｓｂ、Ｓｃ[図９のスイッチング素子（Ｓ１）]が導通すると信号線Ｘ１からのデータ電流ＩＤＡＴＡがトランジスタＭ１のドレーンに伝達される。従って、キャパシタＣｈには数１で説明したトランジスタＭ１のソース-ゲート電圧ＶＧＳが充電される。特に、プリチャージ動作によって信号線Ｘ１にデータ電流ＩＤＡＴＡ）に近いプリチャージ電圧が掛かっているので、信号線Ｘ１に寄生キャパシタンス成分が存在してもキャパシタＣｈにデータ電流ＩＤＡＴＡに該当する電圧が急速に充電できる。
以上、一つのサンプル/ホールド回路４１０を例に挙げてプリチャージ動作を説明したが、逆多重化器４０１内でサンプル/ホールド回路４３０、４４０、４１０、４２０が順次にサンプリング動作を行う時サンプリング動作前にプリチャージをすることができる。つまり、図１３に図示したように、期間Ｔ１、Ｔ２、Ｔ３、Ｔ４を各々プリチャージ期間Ｔｐ１、Ｔｐ２、Ｔｐ３、Ｔｐ４とサンプリング期間Ｔｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４に分離することができる。このようにすると、各サンプル/ホールド回路４１０、４２０、４３０、４４０がデータ電流ＩＤＡＴＡをサンプリングをする前に信号線Ｘ１がデータ電流ＩＤＡＴＡに該当する電圧に近い電圧でプリチャージされているので速い時間内にデータ電流ＩＤＡＴＡがサンプリングできる。
以上、本発明の第２実施例による表示装置でデータ駆動部５００と逆多重化部４００の間の信号線Ｘ１〜Ｘｎ／Ｎをプリチャージ方法について説明した。以上で説明した方法とは他の方法で信号線Ｘ１〜Ｘｎ／Ｎをプリチャージすることができ、下記ではこのような実施例に対して詳細に説明する。
図１４は本発明の第３実施例によるプリチャージ方法を示す図面であり、図１５は本発明の第３実施例によるプリチャージ方法のための駆動タイミング図である。図１５でも図１３と同様にスイッチング素子Ｓｄとサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、つまり、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは制御信号がローレベルである時に導通し、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４、つまり、スイッチング素子Ｈａ、Ｈｂは制御信号がハイレベルである時に導通する。
本発明の第３実施例によるチャージ方法でも図９及び図１０で示した回路を用い、但しトランジスタＭ２のトランジスタＭ１のチャンネル幅とチャンネル長さの比Ｗ１/Ｌ１に対してＭ-１倍のチャンネル幅とチャンネル長さの比Ｗ２/Ｌ２を有するという点で差がある。そして第３実施例によるプリチャージ方法はプリチャージ期間Ｔｐ１、Ｔｐ２、Ｔｐ３、Ｔｐ４の間サンプリングスイッチング素子Ｓａ、Ｓｂ、Ｓｃが導通しているという点で第２実施例と差がある。
図１４及び図１５を見ると、プリチャージ期間Ｔｐ１の間制御信号に応答してスイッチング素子Ｓａ、Ｓｂ、Ｓｃ[図９のスイッチング素子（Ｓ１）]とスイッチング素子Ｓｄが導通してトランジスタＭ１、Ｍ２が各々ダイオード形態で連結される。これと同時にデータ駆動部５００で信号線Ｘ１でデータ電流ＩＤＡＴＡと共に付加電流[（Ｍ-１）ＩＤＡＴＡ]が印加される。ところがトランジスタＭ２のチャンネル幅とチャンネル長さの比（Ｗ２/Ｌ２）はトランジスタＭ１のチャンネル幅とチャンネル長さの比Ｗ１/Ｌ１のＭ-１倍であるので、トランジスタＭ２のドレーンで（Ｍ-１）ＩＤＡＴＡ電流が伝達されてトランジスタＭ１のドレーンでＩＤＡＴＡ電流が伝達される。その結果、信号線Ｘ１にはデータ電流ＩＤＡＴＡに該当する電圧に近い電圧が充電される。そして本発明の第３実施例ではプリチャージ期間Ｔｐ１の間サンプル/ホールド回路４１０はサンプリング動作も遂行する。
次に、図１５を見ると、サンプリング期間Ｔｓ１の間制御信号に応答してスイッチング素子Ｓｄが遮断されると同時にデータ駆動部５００で付加電流[（Ｍ-１）ＩＤＡＴＡ]が遮断される。従って、図１２に示したように信号線Ｘ１からのデータ電流ＩＤＡＴＡに対応する電圧がキャパシタＣｈに充電される。
そして図１５のように図５で期間Ｔ１、Ｔ２、Ｔ３、Ｔ４のうちの最初の一定の期間をプリチャージ期間Ｔｐ１、Ｔｐ２、Ｔｐ３、Ｔｐ４とすると、各サンプル/ホールド回路４３０、４４０、４１０、４２０がデータ電流ＩＤＡＴＡをサンプリングをする前に信号線Ｘ１がデータ電流ＩＤＡＴＡに該当する電圧に近い電圧でプリチャージできる。
次に、本発明の第１乃至第３実施例による表示装置の画素領域に形成される画素回路を図１６を参照して説明する。図１６は画素回路の概略的な回路図である。
図１６を見ると、データ線Ｄ１に画素回路１１０が連結されており、この画素回路１１０は電流によってデータが記入されて有機物質の電界発光を利用する画素回路である。この画素回路１１０は４つのトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、キャパシタＣｓｔ及び発光素子ＯＬＥＤを含む。図１６ではトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４をｐチャンネル型電界効果トランジスタに示した。
トランジスタＰ１のソースは電源電圧ＶＤＤ２に連結され、トランジスタＰ１のソースとゲートの間にキャパシタＣｓｔが連結されている。電源電圧ＶＤＤ２は縦線Ｖ１に連結されている。トランジスタＰ２はデータ線Ｄ１とトランジスタＰ１のゲートの間に連結され、選択走査線ＳＥ１からの選択信号に応答する。トランジスタＰ３はトランジスタＰ１のドレーンとデータ線Ｄ１の間に連結されて選択走査線ＳＥ１からの選択信号に応答してトランジスタＰ２と協働してトランジスタＰ１をダイオード形態に連結する。トランジスタＰ４はトランジスタＰ１のドレーンと発光素子ＯＬＥＤの間に連結されて発光走査線ＥＭ１からの発光信号に応答してトランジスタＰ１からの電流を発光素子ＯＬＥＤに伝達する。発光素子ＯＬＥＤのカソードは電源電圧ＶＤＤ２より低い電源電圧ＶＳＳ２に連結されている。
この時、選択走査線ＳＥ１からの選択信号によってトランジスタＰ２、Ｐ３が導通するとデータ線Ｄ１からの電流がトランジスタＰ１のドレーンに流れ、この電流に対応するトランジスタＰ１のソース-ゲート電圧がキャパシタＣｓｔに貯蔵される。そして発光走査線ＥＭ１から発光信号が印加されるとトランジスタＰ４が導通され、キャパシタＣｓｔに貯蔵された電圧に対応するトランジスタＰ１の電流ＩＯＬＥＤが発光素子ＯＬＥＤに供給される。この電流によって発光素子ＯＬＥＤは発光する。
このように、画素回路内では電源電圧ＶＤＤ２が縦線Ｖ１によって供給され、縦線Ｖ１に電圧を伝達する電源線６００、７００が表示領域の上下に各々形成されているので、縦線Ｖ１での電圧降下を減らすことができる。
以上、本発明の実施例では逆多重化部が１:２の逆多重化を遂行説明したが、本発明はこれに限定されず、１:Ｎの逆多重化を遂行する逆多重化部にも適用できる。
また、本発明の実施例ではサンプル/ホールド回路の電源電圧ＶＤＤ１が電源線７００に連結された縦線Ｖ１〜Ｖｎから供給されると説明したが、電源電圧ＶＤＤ１は電源線７００に連結された縦線Ｖ１〜Ｖｎではない他の線から供給することもできる。また、電源線７００が縦線Ｖ１〜Ｖｎと連結されない場合にも第２及び第３実施例で説明した駆動方法を適用することができる。
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなくて、特許請求の範囲で定義している本発明の基本概念を用いた当業者の多様な変形及び改良形態も、また本発明の権利範囲に属するものである。
本発明の第１実施例による逆多重化器を用いた表示装置の概略的な正面図である。 図１の表示装置でデータ駆動部と逆多重化部が複数個からなる形態を示す図面である。 本発明の実施例による逆多重化部を示す図面である。 サンプル/ホールド回路からなる逆多重化器を示す図面である。 図４の逆多重化器のスイッチング素子の駆動タイミング図である。 各々図５のタイミングによる図４の逆多重化器の動作を示す図面である。 図４のサンプル/ホールド回路の概略的な回路図である。 本発明の第２実施例による逆多重化器を用いた表示装置の概略的な正面図である。 図８のデータ駆動部、電流プリチャージ部及び逆多重化部を示す図面である。 図９で一つのサンプル/ホールド回路と逆多重化器を示す図面である。 各々本発明の第２実施例によるプリチャージ方法を示す図面である。 各々本発明の第２実施例によるプリチャージ方法を示す図面である。 本発明の第２実施例によるプリチャージ方法のための駆動タイミング図である。 本発明の第３実施例によるプリチャージ方法を示す図面である。 本発明の第３実施例によるプリチャージ方法のための駆動タイミング図である。 画素回路の概略的な回路図である。 従来技術による逆多重化器を用いた表示装置の概略的な正面図である。
符号の説明
４００ 逆多重化部
４０１ 逆多重化器
４１０、４２０、４３０、４４０ サンプル/ホールド回路
Ｓ１、Ｓ２、Ｓ３、Ｓ４ サンプリングスイッチング素子
Ｈ１、Ｈ２、Ｈ３、Ｈ４ ホールディングスイッチング素子

Claims (4)

  1. 画像を示すデータ電流を伝達する複数のデータ線、前記複数のデータ線に電気的に連結されていて前記データ電流によって画像を表示する複数の画素回路、各々前記複数のデータ線のうちの少なくとも二つのデータ線に対応して前記データ電流に対応する電流を順次に伝達する複数の第１信号線を含む表示装置を駆動する方法において、
    前記第１信号線に第１プリチャージ電流を印加する段階と、
    前記第１信号線に前記少なくとも二つのデータ線のうちの第１データ線に印加されるデータ電流に対応する第１電流を印加する段階と、
    前記第１信号線に第２プリチャージ電流を印加する段階と、
    前記第１信号線に前記少なくとも二つのデータ線のうちの第２データ線に印加されるデータ電流に対応する第２電流を印加する段階と、
    前記第１及び第２データ線に各々前記第１及び第２電流に対応するデータ電流を印加する段階とを含み、
    前記第１及び第２プリチャージ電流は各々前記第１及び第２電流のＭ（Ｍは１より大きい実数）倍に該当する電流である表示装置の駆動方法であって、
    前記第１信号線に前記第１電流を印加する段階は、前記第１信号線と前記第１データ線の間に電気的に連結される第１サンプル/ホールド回路が前記第１電流をサンプリングする段階とを含み、
    前記第１信号線に前記第２電流を印加する段階は、前記第１信号線と前記第２データ線の間に電気的に連結される第２サンプル/ホールド回路が前記第２電流をサンプリングする段階を含み、
    前記第１信号線に前記第１プリチャージ電流が印加される場合に、前記第１プリチャージ電流のうちの前記第１電流の（Ｍ-１）倍に該当する電流は前記第１信号線に電気的に連結されるプリチャージ回路に伝達されて前記第１電流に該当する電流は前記第１サンプル/ホールド回路に伝達され、
    前記第１信号線に前記第２プリチャージ電流が印加される場合に、前記第２プリチャージ電流のうちの前記第２電流の（Ｍ-１）倍に該当する電流は前記プリチャージ回路に伝達されて前記第２電流に該当する電流は前記第２サンプル/ホールド回路に伝達され、
    前記プリチャージ回路は前記第１プリチャージ電流が印加される場合にゲートとドレーンが前記第１信号線に電気的に連結される第１トランジスタを含み、
    前記第１サンプル/ホールド回路は前記第１プリチャージ電流及び前記第１電流が印加される場合にゲートとドレーンが前記第１信号線に電気的に連結される第２トランジスタを含み、
    前記第２サンプル/ホールド回路は前記第２プリチャージ電流及び前記第２電流が印加される場合にゲートとドレーンが前記第１信号線に電気的に連結される第３トランジスタを含み、
    前記第１トランジスタの（チャンネル幅）/（チャンネル長さ）が前記第２及び第３トランジスタの（チャンネル幅）/（チャンネル長さ）の前記（Ｍ-１倍）であることを特徴とする表示装置の駆動方法。
  2. 前記第１、第２及び第３トランジスタのソースには実質的に同一な電源電圧が供給されることを特徴とする、請求項１に記載の表示装置の駆動方法。
  3. 前記画素回路は前記データ電流に対応する電圧を貯蔵した後、前記貯蔵された電圧に対応する電流によって光を発光することを特徴とする、請求項１に記載の表示装置の駆動方法。
  4. 前記発光は有機物質の電界発光を用いることを特徴とする、請求項３に記載の表示装置の駆動方法。
JP2004336903A 2003-11-27 2004-11-22 表示装置の駆動方法 Active JP4459028B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085077A KR100578913B1 (ko) 2003-11-27 2003-11-27 역다중화기를 이용한 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
JP2005157366A JP2005157366A (ja) 2005-06-16
JP4459028B2 true JP4459028B2 (ja) 2010-04-28

Family

ID=34698370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004336903A Active JP4459028B2 (ja) 2003-11-27 2004-11-22 表示装置の駆動方法

Country Status (4)

Country Link
US (1) US7728827B2 (ja)
JP (1) JP4459028B2 (ja)
KR (1) KR100578913B1 (ja)
CN (1) CN100369080C (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589381B1 (ko) 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
TWI297484B (en) * 2005-04-01 2008-06-01 Au Optronics Corp Time division driven display and method for driving same
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
JP2006301166A (ja) * 2005-04-19 2006-11-02 Hitachi Displays Ltd 表示装置及びその駆動方法
KR100666646B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 구동방법
JP2007108503A (ja) * 2005-10-14 2007-04-26 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置およびその駆動方法
KR100796136B1 (ko) * 2006-09-13 2008-01-21 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
KR101100947B1 (ko) * 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
CN102646389B (zh) * 2011-09-09 2014-07-23 京东方科技集团股份有限公司 Oled面板及oled面板驱动方法
US20150049099A1 (en) * 2013-08-13 2015-02-19 Mediatek Inc. Data processing apparatus for transmitting/receiving compressed pixel data groups of picture over display interface and related data processing method
KR102261352B1 (ko) * 2014-12-31 2021-06-04 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
TWI562120B (en) * 2015-11-11 2016-12-11 Au Optronics Corp Pixel circuit
USD859746S1 (en) * 2016-05-06 2019-09-10 Container Limited Compact
JP6805604B2 (ja) * 2016-07-26 2020-12-23 セイコーエプソン株式会社 電気光学装置および電子機器
CN106356026B (zh) * 2016-11-30 2019-02-01 广东聚华印刷显示技术有限公司 一种显示装置以及显示装置的驱动方法
CN106847151B (zh) * 2017-01-06 2019-11-19 昆山工研院新型平板显示技术中心有限公司 一种集成电路及手机和显示器
CN108417173B (zh) 2018-05-23 2019-12-24 友达光电（昆山）有限公司 一种显示装置
CN109887458B (zh) * 2019-03-26 2022-04-12 厦门天马微电子有限公司 显示面板和显示装置
CN112259036B (zh) * 2020-11-06 2023-12-22 合肥芯颖科技有限公司 一种显示面板和电子设备
KR20220161903A (ko) * 2021-05-31 2022-12-07 엘지디스플레이 주식회사 표시패널, 표시패널을 포함한 표시장치, 및 이를 이용한 개인 몰입형 시스템

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836005A (en) * 1973-09-13 1974-09-17 Gen Motors Corp Dry cleaning filter element assembly
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
GB8607513D0 (en) * 1986-03-26 1986-04-30 Barrington R B Filter for dry cleaning solvent
JPH0754420B2 (ja) 1989-05-22 1995-06-07 日本電気株式会社 液晶表示装置の駆動方法
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JPH06337400A (ja) * 1993-05-31 1994-12-06 Sharp Corp マトリクス型表示装置及び駆動方法
US5555001A (en) * 1994-03-08 1996-09-10 Prime View Hk Limited Redundant scheme for LCD display with integrated data driving circuit
US5633653A (en) * 1994-08-31 1997-05-27 David Sarnoff Research Center, Inc. Simultaneous sampling of demultiplexed data and driving of an LCD pixel array with ping-pong effect
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
KR100430091B1 (ko) * 1997-07-10 2004-07-15 엘지.필립스 엘시디 주식회사 액정표시장치
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
GB2333174A (en) * 1998-01-09 1999-07-14 Sharp Kk Data line driver for an active matrix display
MXPA00011202A (es) 1998-05-16 2003-04-22 Thomson Multimedia Sa Una configuracion de bucle para un activador de video.
US6348906B1 (en) * 1998-09-03 2002-02-19 Sarnoff Corporation Line scanning circuit for a dual-mode display
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100701892B1 (ko) 1999-05-21 2007-03-30 엘지.필립스 엘시디 주식회사 데이터라인 구동방법 및 그를 이용한 액정 표시장치
JP2001195042A (ja) * 2000-01-05 2001-07-19 Internatl Business Mach Corp <Ibm> 液晶パネル用ソース・ドライバ及びソース・ドライバ出力バラツキの平準化方法
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP2002162934A (ja) * 2000-09-29 2002-06-07 Eastman Kodak Co 発光フィードバックのフラットパネルディスプレイ
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP4155389B2 (ja) 2001-03-22 2008-09-24 株式会社半導体エネルギー研究所 発光装置、その駆動方法及び電子機器
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP2003058108A (ja) 2001-08-22 2003-02-28 Sony Corp カラー表示装置およびカラー有機エレクトロルミネッセンス表示装置
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
EP1288901B1 (en) * 2001-08-29 2019-05-15 Gold Charm Limited A semiconductor device for driving a current load device and a current load device provided therewith
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP3890948B2 (ja) 2001-10-17 2007-03-07 ソニー株式会社 表示装置
JP3601499B2 (ja) * 2001-10-17 2004-12-15 ソニー株式会社 表示装置
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
US7006072B2 (en) 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP2003157048A (ja) 2001-11-19 2003-05-30 Matsushita Electric Ind Co Ltd アクティブマトリックス型表示装置
JP3982249B2 (ja) 2001-12-11 2007-09-26 株式会社日立製作所 表示装置
KR100840675B1 (ko) * 2002-01-14 2008-06-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100649243B1 (ko) 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
JP3637911B2 (ja) * 2002-04-24 2005-04-13 セイコーエプソン株式会社 電子装置、電子機器、および電子装置の駆動方法
JP4490650B2 (ja) 2002-04-26 2010-06-30 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
JP3970110B2 (ja) 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
US20040056852A1 (en) * 2002-09-23 2004-03-25 Jun-Ren Shih Source driver for driver-on-panel systems
JP4103544B2 (ja) 2002-10-28 2008-06-18 セイコーエプソン株式会社 有機ｅｌ装置
DE10297630T5 (de) * 2002-11-20 2005-01-13 Mitsubishi Denki K.K. Bildanzeigevorrichtung
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
CN1754316B (zh) * 2003-02-28 2011-07-13 株式会社半导体能源研究所 半导体装置及其驱动方法
JP3786101B2 (ja) * 2003-03-11 2006-06-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
KR100515299B1 (ko) * 2003-04-30 2005-09-15 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널 및 구동 방법
US6771028B1 (en) * 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
KR100515300B1 (ko) * 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
KR100529075B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100649244B1 (ko) * 2003-11-27 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부

Also Published As

Publication number Publication date
CN100369080C (zh) 2008-02-13
JP2005157366A (ja) 2005-06-16
KR100578913B1 (ko) 2006-05-11
US20050140666A1 (en) 2005-06-30
CN1637794A (zh) 2005-07-13
US7728827B2 (en) 2010-06-01
KR20050051310A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
JP4459028B2 (ja) 表示装置の駆動方法
JP4324021B2 (ja) 逆多重化器を用いる発光表示装置
KR100589381B1 (ko) 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) 역다중화기를 이용한 표시 장치
JP4029840B2 (ja) マトリックス型電流負荷駆動回路を備えた半導体装置とその駆動方法
TWI232423B (en) Electronic circuit, driving method of electronic circuit, electro-optical apparatus, driving method of electro-optical apparatus and electronic machine
KR100578911B1 (ko) 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
TW518543B (en) Integrated current driving framework of active matrix OLED
TWI261213B (en) Optoelectronic apparatus and electronic machine
CN109741709A (zh) 发光二极管显示器
US8040297B2 (en) Emission control driver and organic light emitting display having the same
US20050264495A1 (en) Display device and demultiplexer
TW200403613A (en) Electronic circuit, electro-optic device, driving method of electro-optic device and electronic machine
JP2003152185A5 (ja) 発光装置及び電流記憶回路
CN101572054B (zh) 有机电致发光显示装置及其驱动方法
JP2011221070A (ja) 発光装置および電子機器、発光装置の駆動方法
KR100529075B1 (ko) 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
JP2005141212A (ja) 逆多重化装置及びこれを利用したディスプレイ装置
JP2005017485A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR102673949B1 (ko) 게이트 드라이버, 표시장치 및 그의 구동방법
KR100749487B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
KR100739638B1 (ko) 전류 샘플/홀드 회로 및 이를 이용한 표시 장치
JP4241144B2 (ja) 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置
JPH0552498B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Ref document number: 4459028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250