JP4324021B2 - 逆多重化器を用いる発光表示装置 - Google Patents

Description

本発明は逆多重化器を用いた発光表示装置に関し、特に逆多重化器を用いる発光表示装置の電源配線に関する。

表示装置には走査線を駆動するための走査駆動部とデータ線を駆動するためのデータ駆動部が必要である。この時、データ駆動部はデジタルデータ信号をアナログ信号に変換して全てのデータ線に同時に印加すべきであるので、データ線の個数に該当する出力端子を有するべきである。ところで、一般にデータ駆動部は複数の同種集積回路で製作され、一つの集積回路が有する出力端子の個数が制限されていることを考慮すると、全てのデータ線を同時に駆動するためには多くの同種集積回路を並列的に用いるべきである。それで、集積回路の個数を減らすために逆多重化器を使用する方法が提案された。

例えば、１:２逆多重化器はデータ駆動部から一つの信号線を通じて時分割多重化されて印加されるデータ信号を二つのデータ線に分けて送出し、負荷に印加する。従って、１:２逆多重化器を用いる場合には集積回路の個数を半分に減らすことができる。最近、液晶表示装置と有機電界発光表示装置では、データ駆動部用集積回路をパネルの上に直接に形成または搭載する形態で製作される傾向にあり、このような場合には、集積回路の個数を更に減らす必要がある。

そして、逆多重化器、データ駆動部及び走査駆動部のための集積回路をパネル上に直接に形成または搭載される形態で製作する時、画素に電源電圧を供給するために図１のように電源供給点、電源供給線及び電源配線が形成された。図１は、従来技術による逆多重化器を用いた有機ＥＬ表示装置用パネルの平面的な部品配置図である。

図１を見ると、表示領域１０の左側に選択信号を選択走査線ＳＥ_１〜ＳＥ_ｍに印加するための走査駆動部２０が配置され、表示領域１０の右側に画素の発光を制御する信号を発光走査線ＥＭ_１〜ＥＭ_ｍに印加するための発光駆動部３０が配置される。発光駆動部３０は画素の内部で発光を制御する信号を用いない場合には除去できる。そして、表示領域１０の下側にデータ線Ｄ_１〜Ｄ_ｎにデータ信号を印加するための逆多重化部４０とデータ駆動部５０が配置される。この時、各画素に電源電圧を供給するために複数の縦線６０が形成されており、基板上端に縦線６０に連結される電源線７０が横に長く形成されている。そして、基板上端の電源線７０と外部の電源供給線８０が電源供給点９０を通じて連結されており、電源供給線８０は二つの走査駆動部２０、発光駆動部３０を囲む形態で配置されている。そして、電源供給線８０はパネルの下端に形成されたパッド（図示せず）を通じて外部電源に接続される。

図２は有機ＥＬ表示装置の画素回路の概略的な回路図である。図２では二つのトランジスタＭ１、Ｍ２を用いて発光走査線ＥＭ_１〜ＥＭ_ｍを用いない基本的な画素回路を示した。図２の画素回路では選択走査線ＳＥ_１からの選択信号に応答してスイッチングトランジスタＭ２が導通する場合にデータ線Ｄ_１からのデータ電圧が駆動トランジスタＭ１のゲートに印加される。そして、キャパシタＣ１には駆動トランジスタＭ１のソース-ゲート電圧が貯蔵され、この貯蔵された電圧に対応して駆動トランジスタＭ１から電流が有機ＥＬ素子ＯＬＥＤに供給されて画像が表示される。

このように有機ＥＬ表示装置の画素回路では画像が表示される間、電源電圧ＶＤＤから有機ＥＬ素子ＯＬＥＤに続いて電流が供給されるべきである。つまり、画像が表示される間、電源ＶＤＤに結ばれた縦線６０、電源線７０及び電源供給線８０に電流が流れるので、配線に存在する寄生抵抗によって常に電圧降下が発生する。このような電圧降下によって電源供給点９０から電源線７０及び縦線６０に沿って配置された画素回路の位置によって電源電圧ＶＤＤ受電用端子での電源電圧が変わる。従って、画素回路の位置によってトランジスタＭ１のソース-ゲートの電圧に差が生じて有機ＥＬ素子ＯＬＥＤに供給される電流の大きさが変わり、これにより画素回路の位置によって輝度が変わる問題を生じる。

このような電圧降下を補償するための画素回路としてロービンなどにより提案された米国登録特許６、２２９、５０６号とシモンにより提案された米国公開特許２００２/００３３７１８号がある。前者はキャパシタＣ１に電圧を記入するために電圧を用いる画素回路（以下、"電圧記入型画素回路"という）に関するもので、後者はキャパシタＣ１に電圧を記入するために電流を用いる画素回路（以下、"電流記入型画素回路"という）に関する。これらの回路は電圧降下によって駆動トランジスタのソース電圧が変わるほど駆動トランジスタのゲート電圧を替えるのでキャパシタに貯蔵される駆動トランジスタのソース-ゲート電圧を補償する。ところが、これらの回路は駆動トランジスタのソース-ゲート電圧だけを補償して駆動トランジスタの動作点設定に必要なマージンＭｇ（図３にて説明）を補償することはできない。

具体的には、電流記入型画素回路（図１３参照）において、有機ＥＬ素子の発光時に電流駆動トランジスタのソース-ゲートの電圧による駆動トランジスタの電流とドレーンの電圧の間の特性曲線は図３の（１）、（２）、（３）及び（４）のようになって、有機ＥＬ素子を通じて流れる電流とこれに従う有機ＥＬ素子ＯＬＥＤのアノード電圧の間の特性曲線はＬ１のようになる。図３に示す各特性曲線（（１）、（２）、（３）、（４））は駆動トランジスタの互いに異なるソース-ゲート電圧に対応する。電流記入型画素回路は駆動トランジスタに流れる電流に対応する電圧をキャパシタに貯蔵し、キャパシタに貯蔵された電圧によって駆動トランジスタに流れる電流で有機ＥＬ素子を発光させることによって駆動トランジスタの偏差を補償できる。

この時、有機ＥＬ素子の特性曲線と駆動トランジスタの特性曲線の交点で動作点Ｐが決定されるが、この動作点Ｐは駆動トランジスタの特性曲線の飽和領域でマージンＭｇをおいて設定されるべきである。ところが、電流記入型画素回路で動作点が飽和領域を逸脱すれば駆動トランジスタの偏差を補償できないので、動作点Ｐが飽和領域で一定のマージンＭｇをおいて設定されるべきである。このマージンは有機ＥＬ素子に流れる電流が増加するほど狭くなるので、有機ＥＬ素子の最大電流Ｉ_ｍａｘで一定のマージンＭｇが確保されるべきである。

ところが、電源電圧ＶＤＤで電圧降下が生ずると、電圧降下の大きさＶｄと同程度は駆動トランジスタの特性曲線が左に移動して動作点Ｐが飽和領域を逸脱して形成される場合があり、これにより駆動トランジスタ及び有機ＥＬ素子の特性偏差を補償できない。そして、電圧降下を考慮してマージンを確保するためには電源電圧ＶＤＤと有機ＥＬ素子のカソードに連結される電圧ＶＳＳの差を増加させなければならないので、消費電力が増加する問題点がある。

本発明は前記問題点を解消するためのものであって、本発明の目的は、電圧降下を軽減できる逆多重化器を用いた発光表示装置を提供するものである。また、本発明は逆多重化器を用いた発光表示装置で消費電力を減らし輝度を均一にできるようにするものをその技術的課題とする。

このような課題を解決するために、本発明は逆多重化部が形成された領域に電源供給点を追加に形成する。本発明の一つの特徴による発光表示装置は、画面として表示される表示領域とその外側の周辺領域を含む基板、複数のデータ線、複数の画素回路、複数の第１及び第２信号線、データ駆動部、逆多重化部、第１及び第２電源線を含む。複数のデータ線は表示領域に形成され、画像を示すデータ信号を伝達し、複数の画素回路は表示領域に形成され、データ線と電気的に連結されている。複数の第１信号線は表示領域で第１方向に伸び、画素回路に電源電圧を供給し、複数の第２信号線は周辺領域に形成されている。データ駆動部は複数の第２信号線に電気的に連結されてデータ信号に対応する第１信号を時分割多重化して第２信号線に伝達する。逆多重化部は周辺領域に形成され、複数の第２信号線からの第１信号を各々受信する複数の逆多重化器を含む。逆多重化器は第１信号線から第１信号を受信して少なくとも二つのデータ線でデータ信号を伝達する。第１電源線は周辺領域で第１方向と実質的に交差する第２方向に伸び、第２信号線の第１段と電気的に連結され、第２電源線は周辺領域で第２方向に伸び、第２信号線の第２段と電気的に連結される。

本発明の一つの実施例によると、第１電源線はデータ駆動部と逆多重化部の間で第２信号線と絶縁して形成できる。

本発明の他の実施例によると、第１電源線は逆多重化部と表示領域の間で周辺領域に延長したデータ線と絶縁して形成できる。

本発明のまた他の実施例によると、逆多重化器は少なくとも二つのデータ線のうちの第１データ線と第２信号線の間に電気的に連結される第１スイッチング素子、そして少なくとも二つのデータ線のうちの第２データ線と第２信号線の間に電気的に連結される第２スイッチング素子を含むことができる。

本発明の他の実施例によると、第１信号とデータ信号は電流形態で印加され、逆多重化器は複数のサンプル/ホールド回路を含むことができる。複数のサンプル/ホールド回路のうちの少なくとも二つのサンプル/ホールド回路は入力端を通じて印加される電流をサンプリングした後、サンプリングした電流に対応する電流を出力端を通じて少なくとも二つのデータ線で各々出力する。

本発明の他の実施例によると、一つのデータ線に付随する寄生キャパシタンスＣ１と、第２信号線と第１電源線の間に付随する寄生キャパシタンスＣ２との量的関係は、一つの第２信号線に対応するデータ線の個数をＮとする時、
Ｃ２＜（Ｃ１／Ｎ）が成立するといえる。

本発明の他の実施例によると、表示領域でデータ線と絶縁して交差する複数の第３信号線を更に含み、第１電源線の幅Ｗｖと一つの第２信号線に対応するデータ線の個数Ｎ、データ線の幅Ｗｄ、第２信号線の幅Ｗｘ及び複数の第３信号線の幅の総合計Ｗｓの間で
Ｗｖ＜（Ｗｓ×Ｗｄ／（Ｎ×Ｗｘ））が成立するといえる。

本発明の他の実施例によると、一つのデータ線に形成される寄生キャパシタンスＣ１、データ線と第１電源線の間で形成される寄生キャパシタンスＣ２及び一つの第２信号線に対応するデータ線の個数Ｎの間で
Ｃ２＞（Ｃ１／（Ｎ−１））が成立するといえる。

本発明の他の実施例によると、表示領域でデータ線と絶縁して交差する複数の第３信号線を更に含み、第１電源線の幅Ｗｖと一つの第２信号線に対応するデータ線の個数Ｎ及び複数の第３信号線の幅の合計Ｗｓの間で
Ｗｖ＞（Ｗｓ／（Ｎ−１））が成立するといえる。

本発明の他の実施例によると、表示領域でデータ線と絶縁して交差する複数の第３信号線をさらに含み、第１電源善意幅Ｗｖ、一つの第２信号線に対応するデータ線の個数Ｎ、データ線の幅Ｗｄ、第２信号線の幅Ｗｘ及び複数の第３信号線の幅の合計Ｗｓの間で
Ｗｖ＞（Ｗｓ×Ｗｄ／（Ｎ×Ｗｘ−Ｗｄ））が成立するといえる。

本発明の他の実施例によると、発光表示装置は第１電源線の両端に各々電気的に連結して電源電圧を伝達する第１及び第２電源供給線、そして第２電源線の両端に各々電気的に連結して電源電圧を伝達する第３及び第４電源供給線を更に含むことができる。

本発明の他の特徴によれば発光表示装置は、画面として表示される表示領域とその外側の周辺領域を含む基板、複数のデータ線、複数の画素回路、複数の第１信号線、逆多重化部、第１電源線及びデータ駆動部を含む。データ線は表示領域に形成され、画像を示すデータ信号を伝達し、画素回路は表示領域に形成され、データ線と電気的に連結している。第１信号線は表示領域に形成され、画素回路に電源電圧を供給する。逆多重化部は周辺領域に形成され、複数のデータ線のうちの少なくとも二つのデータ線に各々電気的に連結される複数の逆多重化器を含み、逆多重化器はデータ駆動部からの第１信号を受信して少なくとも二つのデータ線でデータ信号を伝達する。第１電源線は逆多重化部と表示領域の間で周辺領域に延長されたデータ線と絶縁して交差する方向に形成され、第１信号線の第１段で電源電圧を伝達する。データ駆動部は逆多重化部と電気的に連結して逆多重化器にデータ信号に対応する第１信号を時分割多重化して伝達する。

本発明の他の特徴によると、発光表示装置は、画面として表示される表示領域とその外側の周辺領域を含む基板、複数のデータ線、複数の画素回路、複数の第１及び第２信号線、逆多重化部、第１電源線及びデータ駆動部を含む。データ線は表示領域に形成され、画像を示すデータ信号を伝達し、画素回路は表示領域に形成され、データ線と電気的に連結している。逆多重化部は周辺領域に形成され、複数のデータ線のうちの少なくとも二つのデータ線に各々電気的に連結される複数の逆多重化器を含み、逆多重化器はデータ駆動部からの第１信号を受信して少なくとも二つのデータ線でデータ信号を伝達する。第１信号線は表示領域に形成され、画素回路に電源電圧を供給し、第２信号線は周辺領域に形成され、複数の逆多重化器に各々電気的に連結される。第１電源線は逆多重化部とデータ駆動部の間で第２信号線と絶縁して交差する方向に形成され、第１信号線の第１段で電源電圧を伝達する。データ駆動部は第２信号線と電気的に連結して第２信号線にデータ信号に対応する第１信号を時分割多重化して伝達する。

本発明の一つの実施例によると、逆多重化部は時分割多重化して印加される第１信号を少なくとも二つのデータ線で順次に伝達できる。

本発明の他の実施例によると、データ信号及び第１信号は電流形態の信号であり、逆多重化部は一つの水平周期の間順次に印加される第１信号を順次にサンプリングした後、次の水平周期の間少なくとも二つのデータ線でサンプリングした信号を同時に印加できる。

本発明の他の実施例によると、発光表示装置は、周辺領域で第１電源線と実質的に並んだ方向に形成され、第１信号線の第２端で電源電圧を伝達する第２電源線を更に含むことができる。この時、第１電源線の両端及び第２電源線の両端に各々外部から電源電圧が供給される。

このように本発明によると、逆多重化器を用いた発光表示装置において、電源電圧を供給する電源線を追加に配置することによって、縦に長く伸びている縦線での電圧降下を減らすことができ、また、電圧降下が減るので画素の位置に関係なく発光時の輝度を殆ど一定化できる。そして、本発明では電源供給点を追加することで電源線と縦線で発生する電圧降下を減らし、これにより動作点を確保するために電源電圧を増加させる必要がないので消費電力を減らすことができる。

以下、添付した図面を参考して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様に相異する形態で実現できてここで説明する実施例に限定されない。図面で本発明を明確に説明するために説明と関係ない部分は省略した。明細書の全体を通じて類似した部分については同一な図面符号を付けた。

次に本発明の実施例による逆多重化器を用いた発光表示装置に対して図面を参考として詳細に説明する。従来技術で説明したように画素回路自体で電圧降下が補償されても低い消費電力で画素回路の動作マージンを確保するためには画素回路に電圧が伝えられる電源線及び縦線で発生する電圧降下を減らす必要がある。
冒頭で述べたように、図１の従来構造によれば、外部電源から画素回路に供給される電流は、パネル上端の電源供給線８０と電源供給点９０を通じて供給される。電源供給点各々には一つの以上の電源供給線を連結でき、電源供給線は電源供給点以外の位置で他の電源供給線と連結して外部電源に連結できる。

図１では、電源供給線８０を外部電源に連結するためのパッド（図示せず）がパネル下端に形成されるため、パネル上端の電源供給点９０からパネル下端のパッドまで、電源供給線の長さが長い。このため、電源供給線が二本あっても発光時にパネルに供給する全体電流の１/２に相当する大きい電流が一本の電源供給線を通じて流れるので電源供給線で大きい電圧降下が発生する。従って、電源供給線を拡幅する必要があるが、商品構成上、発光領域（表示領域）を確保して非発光領域（周辺領域）を減らす必要があって電源供給線の拡幅が困難であり、電源供給線を追加しても走査駆動部の横を通らなければならないので、非発光領域が増えるという問題点がある。また、配線の厚さを増しても解決できるが、剥離などの問題がある。このために本発明の実施例では逆多重化部の近くに電源線を追加してこの電源線に電源供給点を形成し、縦線（画素給電線）と電源供給線（または外部電源線）を接続して、課題を解決する。

先ず、図４及び図５を参照して本発明の第１実施例による逆多重化器を用いた発光表示装置に対して詳細に説明する。
図４は本発明の第１実施例による逆多重化器を利用した発光表示装置の概略的な平面図であり、図５は図４の発光表示装置でデータ駆動部と逆多重化部が複数個からなる場合を現す図面である。

図４に示したように、本発明の第１実施例による発光表示装置は表示パネルを形成するための基板１を含み、基板１は発光表示装置の使用者に画面として示される領域である表示領域１００、つまり、発光領域とその外側の周辺領域、つまり、非発光領域に分けることができる。周辺領域には選択走査駆動部２００、発光走査駆動部３００、逆多重化部４００及びデータ駆動部５００が形成されている。この時、図４とは違いデータ駆動部５００は基板１の周辺領域に形成されないで別途に形成して基板１と連結してもよい。

表示領域１００は複数のデータ線（Ｄ_１〜Ｄ_ｎ）、複数の選択走査線（ＳＥ_１〜ＳＥ_ｍ）、複数の発光走査線（ＥＭ_１〜ＥＭ_ｍ）及び複数の画素回路１１０を含む。両走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）は基板１の上に形成され、各走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）にはスイッチ・トランジスタのゲート電極（図示せず）が連結される。そして、走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）は絶縁膜（図示せず）で覆われ、ゲート電極下部には非晶質シリコンまたは多結晶シリコンなどからなる半導体層（図示せず）が絶縁層を隔てて形成される。そして複数のデータ線（Ｄ_１〜Ｄ_ｎ）が走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）を覆っている絶縁膜の上に形成され、各データ線（Ｄ_１〜Ｄ_ｎ）にはソース電極またはドレーン電極が連結される。ゲート電極、ソース電極及びドレーン電極は薄膜トランジスタの三端子になり、ソース電極とドレーン電極の間に位置する半導体層がこのトランジスタのチャンネル層になる。

図４を見ると、複数のデータ線（Ｄ_１〜Ｄ_ｎ）は縦方向に伸び、画像を示すデータ信号を画素回路１１０に伝達し、複数の選択走査線（ＳＥ_１〜ＳＥ_ｍ）と発光走査線（ＥＭ_１〜ＥＭ_ｍ）は横方向に伸び、各々選択信号と発光信号を画素回路１１０に伝達する。隣接した二つのデータ線と隣接した二つの選択走査線は画素領域を定義し、この画素領域に画素回路１１０が形成される。

選択走査駆動部２００は複数の選択走査線（ＳＥ_１〜ＳＥ_ｍ）に選択信号を順次に印加し、発光走査駆動部３００は複数の発光走査線（ＥＭ_１〜ＥＭ_ｍ）に発光信号を順次に印加する。データ駆動部５００は逆多重化部４００にデータ信号を時分割多重化して印加し、逆多重化部４００はデータ駆動部５００から時分割多重化して入力されるデータ信号をデータ線（Ｄ_１〜Ｄ_ｎ）で印加する。逆多重化部４００が１:Ｎの逆多重化をする場合にデータ駆動部５００で逆多重化部４００にデータ信号を伝達する信号線（Ｘ_１〜Ｘ_ｎ/Ｎ）はｎ/Ｎ個である。つまり、一つの信号線（Ｘ_１）は時分割多重化して印加されるデータ信号をＮ個のデータ線（Ｄ_１〜Ｄ_Ｎ）に伝達する。

この時、選択及び発光走査駆動部２００、３００、逆多重化部４００及びデータ駆動部５００は基板１の上に集積回路形態で直接装着され、各々基板１に形成された走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）、信号線（Ｘ_１〜Ｘ_ｎ/Ｎ）及びデータ線（Ｄ_１〜Ｄ_ｎ）に電気的に連結している。または選択及び発光走査駆動部２００、３００、逆多重化部４００及び/またはデータ駆動部５００を基板１の上で走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）、信号線（Ｘ_１〜Ｘ_ｎ/Ｎ）、データ線（Ｄ_１〜Ｄｎ）及び画素回路１１０のトランジスタを形成する層と同一層などで形成することもできる。またはデータ駆動部５００を逆多重化部４００に接着し電気的に連結したＴＣＰ（テープキャリア封止）、ＦＰＣ（可撓性印刷回路）またはＴＡＢ（テープ式自動接続）にチップなどの形態で装着することもできる。

再び図４を見ると、表示領域１００には画素回路１１０に電源電圧を伝達するための複数の縦線（Ｖ１〜Ｖｎ）が縦方向に伸び、各縦線（Ｖ１〜Ｖｎ）は縦方向に配列されている複数の画素回路１１０に連結されている。このような縦線（Ｖ１〜Ｖｎ）は走査線（ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ）と衝突しないようにデータ線（Ｄ１〜Ｄｎ）と同一層に形成できる。そして、電源線６００が基板１の上端で横方向に長く形成されて縦線（Ｖ１〜Ｖｎ）の一端と連結されており、電源線７００が逆多重化部４００とデータ駆動部５００の間を通過するように横方向に伸びている。そして、縦線（Ｖ１〜Ｖｎ）が逆多重化部４００を通過するように伸びており、延長された縦線（Ｖ１〜Ｖｎ）の終端（下端）が電源線７００と連結されている。この時、電源線７００は信号線（Ｘ１〜Ｘｎ/Ｎ）と衝突しないように信号線（Ｘ１〜Ｘｎ/Ｎ）とは異なる層に形成されている。このために電源線７００をデータ線（Ｄ１〜Ｄｎ）と同一層に形成して信号線（Ｘ１〜Ｘｎ/Ｎ）を走査線（ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ）と同一層に形成でき、または電源線７００を走査線（ＳＥ１〜ＳＥｍ、ＥＭ１〜ＥＭｍ）と同一層に形成して信号線（Ｘ１〜Ｘｎ/Ｎ）をデータ線（Ｄ１〜Ｄｎ）と同一層に形成することもできる。

そして、電源供給線６１０、６２０は基板１上に形成されて各々電源供給点６３０、６４０を通じて表示領域１００の電源線６００と連結されており、同様に電源供給線７１０、７２０が基板１上に形成されて各々電源供給点７３０、７４０を通じて表示領域１００の電源線７００と連結されている。電源供給線６１０、６２０は走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）、データ線（Ｄ_１〜Ｄ_ｎ）又は信号線（Ｘ_１〜Ｘ_ｎ/Ｎ）と衝突しないように電源供給点６３０、６４０で横方向に選択及び発光走査駆動部２００、３００郊外周辺まで拡張された後、縦方向にのびている。同様に、電源供給線７１０、７２０も走査線（ＳＥ_１〜ＳＥ_ｍ、ＥＭ_１〜ＥＭ_ｍ）、データ線（Ｄ_１〜Ｄ_ｎ）及び信号線（Ｘ_１〜Ｘ_ｎ/Ｎ）と衝突しないように電源供給点７３０、７４０で縦方向に伸びている

。
この時、縦方向に伸びている電源供給線６１０、６２０、７１０、７２０の一端にはパッド（図示せず）が連結されており、パッドを通じて電源供給線６１０、６２０、７１０、７２０は外部回路基板と電気的に連結される。そして電源線６００、７００と電源供給線６１０、６２０、７１０、７２０には表示領域１００全体の画素回路に供給するための大きい電流が流れるので、これらの線幅は縦線（Ｖ_１〜Ｖ_ｎ）に比べて広く形成される。

このようにすると本発明の第１実施例によれば逆多重化部４００とデータ駆動部５００の間に電源線７００を追加形成することによって、電源供給点６３０、６４０、７３０、７４０を伸ばすことができる。従って、縦線（Ｖ_１〜Ｖ_ｎ）の下端で発生する電圧降下を減らすことができる。

そして、本発明の第１実施例では電源供給線６１０、６２０、７１０、７２０と外部回路基板を連結するためのパッドを基板１の下端に形成したが、パッドが基板１の上端に形成される場合にも本発明の第１実施例のように電源線７００を逆多重化部４００とデータ駆動部５００の間に追加して電源供給点７３０、７４０を伸ばすことによって電圧降下を減らすことができる。

例えば、発光時に全ての画素回路１１０でＩ_ｄａｔａの電流が流れると仮定すれば、図１のように電源供給点９０が基板１の上端だけ形成される場合には選択走査線（ＳＥ_１）に連結された画素回路１１０では縦線を通じてｍ×Ｉ_ｄａｔａの電流が流れ、選択走査線（ＳＥ_２）に連結された画素回路１１０では縦線を通じて（ｍ-１）×Ｉ_ｄａｔａの電流が流れる。この時、単位画素の長さ当り、縦線に形成される寄生抵抗をＲとすれば、電圧降下が最も大きく発生する選択走査線（ＳＥ_ｍ）に連結された画素回路部分では数式１の大きさほどの電圧降下が発生する。
［数式１］
｛ｍ＋（ｍ−１）＋…＋１｝×Ｒ×Ｉ_data＝ｍ×（ｍ＋１）×Ｒ×Ｉ_data／２

ところが、本発明の第１実施例のように下端に電源線７００を追加に形成して電源供給点７３０、７４０を伸ばせば電圧降下が最も大きく発生する画素回路１１０は中央に位置する画素回路１１０である。そして、電源線６００、７００が基板１の上端及び下端に位置するので、選択走査線（ＳＥ_１、ＳＥ_ｍ）に連結された画素回路１１０では縦線を通じて（ｍ/２）×Ｉ_ｄａｔａの電流が流れ、選択走査線（ＳＥ_２、ＳＥ_ｍ-１）に連結された画素回路１１０では縦線を通じて（（ｍ/２）-１）×Ｉ_ｄａｔａの電流が流れる。従って、電圧降下が最も大きく発生する選択走査線（ＳＥ_ｍ/２）に連結された画素回路部分では数式２大きさほどの電圧降下が発生する。つまり、基板１の下端に電源線７００と電源供給点７３０、７４０を追加することによって電圧降下の大きさを大略１/４に減らすことができる。
［数式２］
{ｍ／２＋（ｍ／２-１）＋…＋１}×Ｒ×Ｉ_data
＝（ｍ／２）×（ｍ／２＋１）×Ｒ×Ｉ _data ／２

ところが、基板１上端に電源供給点を２つ追加すれば電圧降下の大きさを大略１/２に減らすことができるので、基板１下端に電源供給点を追加することが更に効果的である。従って、外部回路基板と電気的に連結されるパッドの位置に関係なく本発明の第１実施例のように基板１の下端に電源供給点と電源線を追加するのが好ましい。

以上、図４では逆多重化部４００とデータ駆動部５００の間に一つの電源線７００と二つの電源供給点７３０、７４０が形成されることと図示したが、図５に示したように逆多重化部４００とデータ駆動部５００がいくつか幾つに形成される場合には二つのデータ駆動部５００の間に電源供給点７３０、７４０を追加に形成して電源供給点の個数を伸ばすことができる。

そして、前述したことのように電源線７００の幅が広いので電源線７００によって寄生キャパシタンスが大きく形成されるが、逆多重化部４００にはデータ線（Ｄ_１〜Ｄ_ｎ）と走査線（ＳＥ_１〜ＳＥ_ｎ、ＥＭ_１〜ＥＭ_ｎ）によって形成される大きい寄生キャパシタンスが既に負荷に連結されている。従って、本発明の第１実施例のように電源線７００が逆多重化部４００とデータ駆動部５００の間に形成されると電源線７００による寄生キャパシタンスがデータ駆動部５００の負荷として作用するので逆多重化部４００に掛かる負荷を減らすことができる。そして、電源線７００が逆多重化部４００とデータ駆動部５００の間に形成されると逆多重化部４００を駆動するための制御信号を伝達する信号線を電源供給線７１０、７２０と衝突しないように配置することもできるので、この信号線によって発生することができる寄生キャパシタンスを除去できる。

次に、逆多重化部４００を例を挙げて本発明の第１実施例による発光表示装置について説明する。下記では便宜上、逆多重化部が１:２逆多重化を遂行することとして説明する。

先ず、図６及び図７を参照して逆多重化部がアナログスイッチング素子からなる実施例について説明する。図６は本発明の実施例による逆多重化部を示す図面であり、図７はアナログスイッチング素子からなる逆多重化器を示す図面である。そして、図７では便宜上第１信号線（Ｘ_１）とこの信号線（Ｘ_１）に対応するデータ線（Ｄ_１、Ｄ_２）を例を挙げて説明する。

図６に示したように、本発明の実施例による逆多重化部４００は複数の逆多重化器４０１を含む。そして、図６及び図７を見ると、逆多重化器４０１は一つの信号線（Ｘ_１）と二つのデータ線（Ｄ_１、Ｄ_２）の間に連結されており、二つのスイッチング素子（Ａ１、Ａ２）を含む。スイッチング素子（Ａ１、Ａ２）の第１端子は信号線（Ｘ_１）に共通で連結されており、スイッチング素子（Ａ１、Ａ２）の第２端子はデータ線（Ｄ_１、Ｄ_２）に各々連結されている。スイッチング素子（Ａ１、Ａ２）が順次にターンオンされて信号線（Ｘ_１）から時分割多重化されて印加されるデータ信号をデータ線（Ｄ_１、Ｄ_２）で順次に伝達する。

このようなアナログスイッチング素子（Ａ１、Ａ２）を用いる場合には電流及び電圧形態のデータ信号を信号線（Ｘ_１）を通じてデータ線（Ｄ_１、Ｄ_２）に伝達できる。

次に、図８乃至図１１を参照して本発明の第１実施例による発光表示装置で逆多重化部が電流をサンプル/ホールドする回路からなる実施例について説明する。そして、図８乃至図１１でも第１信号線（Ｘ_１）とこの信号線（Ｘ_１）に対応するデータ線（Ｄ_１、Ｄ_２）を例を挙げて説明する。

先ず、サンプル/ホールド回路からなる逆多重化器の構造と動作に対して図８乃至図１１を参照して詳細に説明する。

図８はサンプル/ホールド回路からなる逆多重化器を示す図面である。
図８に示したように、逆多重化器４０１は四つのサンプル/ホールド回路４１０、４２０、４３０、４４０を含む。各サンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４、データ貯蔵素子４１１、４２１、４３１、４４１及びホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４を含む。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４の第１端は各々データ貯蔵素子４１１、４２１、４３１、４４１に連結され、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４の第１端も各々データ貯蔵素子４１１、４２１、４３１、４４１に連結される。サンプル/ホールド回路４１０、４２０、４３０、４４０のサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４の第２端は信号線Ｘ_１に共通で連結されている。サンプル/ホールド回路４１０、４３０のホールディングスイッチング素子Ｈ１、Ｈ３の第２端はデータ線Ｄ_１に共通で連結され、サンプル/ホールド回路４２０、４４０のホールディングスイッチング素子Ｈ２、Ｈ４の第２端はデータ線Ｄ_２に共通で連結されている。そして、下記ではサンプル/ホールド回路４１０、４２０、４３０、４４０で信号線Ｘ_１と連結される端を入力端といい、データ線Ｄ_１、Ｄ_２と連結される端を出力端という。

其々のサンプル/ホールド回路４１０、４２０、４３０、４４０はサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４するためのプリチャサンプリングスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を通じて伝えられる電流をサンプリングして電圧形態でデータ貯蔵素子４１１、４２１、４３１、４４１に貯蔵し、ホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４が導通するとデータ貯蔵素子４１１、４２１、４３１、４４１に貯蔵された電圧に対応する電流をホールディングスイッチング素子Ｈ１、Ｈ２、Ｈ３、Ｈ４を通じてホールディングする。

ここで、入力される電流を電圧形態でデータ貯蔵素子に記録することを‘サンプリング’と定義し、データ貯蔵素子に記録されたデータを維持することを‘待機’と定義し、データ貯蔵素子に記録されたデータに対応する電流を出力することを‘ホールディング’と定義する。

次に、図９、図１０（ａ）乃至図１０（ｄ）を参照して図８の逆多重化器の動作について説明する。図９は図８の逆多重化器のスイッチング素子のタイミング図で、図１０（ａ）乃至図１０（ｄ）は各々図９のタイミングによる図８の逆多重化器の動作を示す図面である。図９でローレベルに表示されたものは各スイッチング素子がターンオンされた状態を示し、ハイレバルに表示されたものは各スイッチング素子がターンオフされた状態を示す。

図９と図１０（ａ）を見ると、Ｔ１区間ではサンプリングスイッチング素子Ｓ３とホールディングスイッチング素子Ｈ１、Ｈ２が導通する。サンプリングスイッチング素子Ｓ３が導通すると信号線Ｘ_１を通じて印加されるデータ電流が貯蔵素子４３１にサンプリングされる。ホールディングスイッチング素子Ｈ１、Ｈ２が導通すると貯蔵素子４１１、４２１に各々貯蔵されたデータに対応する電流が各々データ線Ｄ_１、Ｄ_２でホールディングされる。そして、サンプリングスイッチング素子Ｓ４とがホールディングスイッチング素子Ｈ４が全てターンオフされているサンプル/ホールド回路は待機状態にある。

次に、図９と図１０（ｂ）を見ると、Ｔ２区間ではホールディングスイッチング素子Ｈ１、Ｈ２がターンオンされた状態でサンプリングスイッチング素子Ｓ３がターンオフされてサンプリングスイッチング素子Ｓ４が導通する。ホールディングスイッチング素子Ｈ１、Ｈ２がターンオンされているので貯蔵素子４１１、４２１に各々貯蔵されたデータに対応する電流は継続してデータ線Ｄ１、Ｄ２でホールディングされる。そして、サンプリングスイッチング素子Ｓ４が導通すると、信号線Ｘ_１を通じて印加されるデータ電流が貯蔵素子４４１にサンプリングされる。

図９と図１０（ｃ）を見ると、Ｔ３区間ではサンプリングスイッチング素子Ｓ４とホールディングスイッチング素子Ｈ１、Ｈ２がターンオフされてサンプリングスイッチング素子Ｓ１とホールディングスイッチング素子Ｈ３、Ｈ４が導通する。サンプリングスイッチング素子Ｓ１が導通すると信号線Ｘ_１を通じて印加されるデータ電流が貯蔵素子４１１にサンプリングされる。ホールディングスイッチング素子Ｈ３、Ｈ４が導通するとＴ１及びＴ２区間で貯蔵素子４３１、４４１に各々貯蔵されたデータに対応する電流が各々データ線Ｄ_１、Ｄ_２でホールディングされる。

次に、図９と図１０（ｄ）を見ると、Ｔ４区間ではホールディングスイッチング素子Ｈ３、Ｈ４がターンオンされた状態でサンプリングスイッチング素子Ｓ１がターンオフされてスイッチング素子Ｓ２が導通する。ホールディングスイッチング素子Ｈ３、Ｈ４がターンオンされているので貯蔵素子４３１、４４１に各々貯蔵されたデータに対応する電流は継続してデータ線Ｄ_１、Ｄ_２でホールディングされる。そしてサンプリングスイッチング素子Ｓ_２が導通すると信号線Ｘ_１を通じて印加されるデータ電流が貯蔵素子４２１にサンプリングされる。

この時、Ｔ１とＴ２区間が選択信号によって一つの行の走査線に連結された画素回路にデータが印加される期間（以下、"水平周期"という）に該当し、Ｔ３とＴ４区間が次の水平周期に該当する。このように、一つの水平周期の間データ電流をデータ線に継続して印加できるので、画素にデータを記入する時間を確保できる。そして、Ｔ１乃至Ｔ４区間が反復されるので、一つのフレームの間は継続してデータ電流をデータ線に伝達できる。

図８の逆多重化器に含まれる４つのサンプル/ホールド回路は実質的に互いに同一に実現できるので、下記では図８のサンプル/ホールド回路のうちの一つのサンプル/ホールド回路４１０に対して図１１を参照して詳細に説明する。

図１１は図８のサンプル/ホールド回路の概略的な回路図である。
図１１のサンプル/ホールド回路は信号線Ｘ_１とデータ線Ｄ_１の間に連結され、トランジスタＭ１、キャパシタＣｈ及び５個のスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂを含む。このようなデータ線Ｄ_１には寄生抵抗成分と寄生キャパシタンスが形成されており、図１１では寄生抵抗成分をＲ１、Ｒ２に、寄生キャパシタンスをＣ１、Ｃ２、Ｃ３で例示した。そして、図１１ではトランジスタＭ１をｐチャンネル型電界効果トランジスタ、特にＭＯＳＦＥＴ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ-ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）として示した。

スイッチング素子Ｓａは電源電圧ＶＤＤ１とトランジスタＭ１のソースの間に連結され、スイッチング素子Ｈａは電源電圧ＶＳＳ１とトランジスタＭ１のドレーンに連結される。トランジスタＭ１がｐチャンネル型であるので、電源電圧ＶＤＤ１は電源電圧ＶＳＳ１より高い電圧を有して電源線７００に連結された縦線Ｖ_１〜Ｖ_ｎによって供給できる。スイッチング素子Ｓｂは信号線Ｘ_１とトランジスタＭ１のゲートの間に連結され、スイッチング素子ＨｂはトランジスタＭ１のソースとデータ線Ｄ_１の間に連結される。スイッチング素子Ｓｃは信号線Ｘ_１とトランジスタＭ１のドレーンの間に連結されてスイッチング素子Ｓｂ、Ｓｃが導通する場合にトランジスタＭ１をダイオード形態で連結する。この時、スイッチング素子ＳｃはトランジスタＭ１のゲートとドレーンの間に連結されてトランジスタＭ１をダイオード形態で連結することもできる。そして、スイッチング素子ＳｃがトランジスタＭ１のゲートとドレーンの間に連結される場合にスイッチング素子Ｓｂを信号線Ｘ_１とトランジスタＭ１のドレーンの間に連結することもできる。

次に、図１１のサンプル/ホールド回路の動作について説明する。ここで、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは実質的に同一なタイミングでターンオン及びターンオフされ、スイッチング素子Ｈａ、Ｈｂも実質的に同一なタイミングでターンオン及びターンオフされる。

先ず、スイッチング素子Ｓａ、Ｓｂ、Ｓｃがターンオンされてスイッチング素子Ｈａ、Ｈｂがターンオフされると、トランジスタＭ１はダイオード形態で連結され、キャパシタＣｈに電流が供給されて電圧が充電されてトランジスタＭ１のゲート電位が低下してソースからドレーンに電流が流れる。時間経過によってキャパシタＣｈの充電電圧が高まってトランジスタＭ１のドレーン電流が信号線Ｘ１からのデータ電流Ｉ_{ｄａｔａ１}と同一にするとキャパシタＣｈの充電電流が停止してキャパシタＣｈが一定の電圧で充電される。つまり、信号線Ｘ_１からのデータ電流Ｉ_{ｄａｔａ１}に対応する電圧であるトランジスタＭ１のソース-ゲート電圧Ｖ_ＳＧがキャパシタＣｈに充電される。このような方法でサンプル/ホールド回路４１０は信号線Ｘ１からのデータ電流Ｉ_{ｄａｔａ１}をサンプリングする。

次に、スイッチング素子Ｓａ、Ｓｂ、Ｓｃがターンオフされてスイッチング素子Ｈａ、Ｈｂが導通すると、キャパシタＣｈに充電されたソース-ゲート電圧Ｖ_ＳＧに対応する電流がスイッチング素子Ｈｂを経てデータ線Ｄ１に伝達される。このような方法でサンプル/ホールド回路４１０はデータ線Ｄ_１で電流をホールディングする。

そして、サンプル/ホールド回路４１０は図８のサンプル/ホールド回路４２０がサンプリングする間Ｔ２にはスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂが全てターンオフされてキャパシタＣｈに充電された電圧を維持する。つまり、サンプル/ホールド回路４１０は待機状態になる。

スイッチング素子Ｓａ、Ｓｂ、Ｓｃが導通する場合にサンプル/ホールド回路４１０はサンプリング動作を遂行するので、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは図８のサンプリングスイッチング素子Ｓ１に対応し、スイッチング素子Ｈａ、Ｈｂが導通する場合にサンプル/ホールド回路４１０はホールディング動作を遂行するので、スイッチング素子Ｈａ、Ｈｂは図８のホールディングスイッチング素子Ｈ１に対応する。そして、キャパシタＣ１とトランジスタＭ１はデータ電流に対応する電圧を貯蔵する役割を果たすのでデータ貯蔵素子４１１に対応する。

これによりスイッチング素子Ｓａ、Ｓｂ、Ｓｃはサンプリングスイッチング素子Ｓ１のタイミングと実質的に同一で、スイッチング素子Ｈａ、Ｈｂはホールディングスイッチング素子Ｈ１のタイミングと実質的に同一である。このようなタイミングは回路内での遅延などでよって差が有りえる。また、スイッチング素子Ｓａ、Ｓｂ、Ｓｃは一つの制御信号に制御でき、互いに異なる制御信号に制御されることもできる。同様に、スイッチング素子Ｈａ、Ｈｂも一つの制御信号に制御できて互いに異なる制御信号に制御されることもできる。また、図９でスイッチング素子Ｓａ、Ｓｂ、Ｓｃ、Ｈａ、Ｈｂはｐチャンネルまたはｎチャンネルの電界効果トランジスタに実現できる。

そして、図１１でサンプル/ホールド回路はサンプリング動作の間信号線Ｘ_１、つまり、入力端でデータ電流を定電流源化し、ホールディング動作の間データ線Ｄ_１、つまり、出力端からデータ電流を吸い込む。従って、図１１に示したサンプル/ホールド回路は信号線Ｘ_１でデータ電流を吸い込む形態、つまり、出力端が電流シンク形態であるデータ駆動部５００と共に用いることができる。一般に出力端が電流シンク形態である駆動集積回路が出力端が電流ソース形態である駆動集積回路に比べて安いのでデータ駆動部５００の値段が低減する。

また、図１１でトランジスタＭ１をｎチャンネル型電界効果トランジスタで実現して電源電圧ＶＤＤ１と電源電圧ＶＳＳ１の相対的電圧レベルを互いに変えると入力端が電流シンク（吸い込み）形態であり出力端が電流ソース（送り出し）形態であるサンプル/ホールド回路を実現できる。このようなサンプル/ホールド回路の構成は当該技術分野における通常の知識を有する者であれば、本実施例から容易に導出できるので、その説明を省略する。

以上で説明したように、図８の逆多重化器は一つの水平周期の間信号線Ｘ _１ を通じて時分割多重化されて印加されるデータ電流を順次にサンプリングした後、次の水平周期の間サンプリングした電流をデータ線Ｄ _１ 、Ｄ _２ で同時に印加する。この時、逆多重化器が１:Ｎ逆多重化動作を行う場合に、逆多重化器が一つのデータ線Ｄ _１ に対応するデータ電流をサンプリングできる時間は一つの水平周期の１/Ｎに該当する。従って、逆多重化器が一つの水平周期の１/Ｎに該当する時間の間、データ電流をサンプリングできるように電源線７００の幅が設定される必要がある。下記では電源線７００の条件について説明する。

前述したサンプリング条件を満足するためには、データ駆動部３００が信号線Ｘ _１ を通じてデータ電流を印加する時、信号線Ｘ _１ に掛かるキャパシタンスが逆多重化部４００が一つのデータ線Ｄ _１ を通じてサンプリングした電流を印加する時、データ線Ｄ _１ に掛かるキャパシタンスの１/Ｎより小さい必要がある。

この時、一つのデータ線Ｄ _１ とｍ個の選択走査線ＳＥ _１ 〜ＳＥ _ｍ 及びｍ個の発光走査線ＥＭ _１ 〜ＥＭ _ｍ によって形成される寄生キャパシタンスの大きさをＣ１、一つの信号線Ｘ _１ と電源線７００によって形成される寄生キャパシタンスの大きさをＣ２に仮定する。

図４を見ると、データ駆動部３００が信号線Ｘ _１ を通じて逆多重化部４００に一つのデータ線に該当するデータ電流を印加する場合には、信号線Ｘ _１ と電源線７００によってＣ２の寄生キャパシタンスが形成される。そして、逆多重化部４００が一つのデータ線Ｄ _１ にサンプリングしたデータ電流を印加する場合にはＣ１の寄生キャパシタンスが形成される。従って、前述したように信号線Ｘ _１ に掛かる寄生キャパシタンスＣ２とデータ線Ｄ _１ に掛かる寄生キャパシタンスＣ１の間には数式３の条件が成立する必要がある。
［数式３］
Ｃ２＜Ｃ１／Ｎ

この時、図４で説明したように信号線Ｘ _１ はデータ線Ｄ _１ が形成された層と走査線ＳＥ _１ 〜ＳＥ _ｍ 、ＥＭ _１ 〜ＥＭ _ｍ が形成された層のうちの一つの層に形成されて電源線７００は他の一つの層に形成される。従って、信号線Ｘ _１ と電源線７００の間及びデータ線Ｄ _１ と走査線ＳＥ _１ 〜ＳＥ _ｍ 、ＥＭ _１ 〜ＥＭ _ｍ の間には同一な絶縁膜が形成されて二つのキャパシタンスＣ１、Ｃ２は同一な誘電率を有し、また、信号線Ｘ _１ と電源線７００の間の距離及びデータ線Ｄ _１ と走査線ＳＥ _１ 〜ＳＥ _ｍ 、ＥＭ _１ 〜ＥＭ _ｍ の間の距離は同一である。

一般に二つの平面金属によって形成されるキャパシタンスは対向する平面金属の面積に比例して二つの金属間の距離に反比例する。ところが、寄生キャパシタンスＣ１、Ｃ２で対向する平面金属間の距離と誘電率が同一で、寄生キャパシタンスＣ１を形成する平面金属でした一辺の長さは一つのデータ線Ｄ _１ の幅、他の辺の長さはｍ個の選択走査線ＳＥ _１ 〜ＳＥ _ｍ とｍ個の発光走査線ＥＭ _１ 〜ＥＭ _ｍ の幅で与えられ、寄生キャパシタンスＣ２を形成する平面金属で一辺の長さは一つの信号線Ｘ１の幅、他の辺の長さは電源線７００の幅で与えられる。この時、一つのデータ線Ｄ１の幅をＷｄ、一つの信号線Ｘ _１ の幅をＷｘ、一つの選択走査線ＳＥ _１ と一つの発光走査線ＥＭ _１ の幅の合計をＷｓ、電源線７００の幅をＷｖとすれば、数式３から数式４の条件が成立する。従って、電源線７００の幅（Ｗｖ）が数式５の条件を満足すれば与えられた時間内で逆多重化部がサンプリングを遂行できる。
［数式４］
Ｗｘ×Ｗｖ＜ｍ×Ｗｓ×Ｗｄ／Ｎ
［数式５］
Ｗｖ＜ｍ×Ｗｓ×Ｗｄ／（Ｎ×Ｗｘ）

そして、前述した電源線７００、データ線Ｄ _１ 、信号線Ｘ _１ 及び走査線ＳＥ _１ 〜ＳＥ _ｍ 、ＥＭ _１ 〜ＥＭ _ｍ の幅は各々他の線と交差する領域での幅を意味し、これは下記で説明する他の実施例でも同一である。

数式５によれば電源線７００の幅Ｗｖの上限が決定されるが、電圧降下を更に改善するためには電源線７００の幅Ｗｖを数式５の条件よりさらに広くする必要がある。

次に、図１２の発光表示装置で逆多重化部４００がアナログスイッチング素子からなる実施例について説明する。前述したことのように、アナログスイッチング素子からなる逆多重化器４０１を用いて信号線Ｘ_１から時分割多重化されて印加される電流及び電圧形態のデータ信号をデータ線Ｄ_１、Ｄ_２に順次に印加できる。

図１２の発光表示装置の場合には電源線７００とデータ線Ｄ_１によって追加的な寄生キャパシタンスが形成され、図４の発光表示装置では電源線７００と信号線Ｘ_１によって寄生キャパシタンスが形成される。もし、データ線Ｄ_１と信号線Ｘ_１の線幅が同一ならば図４と図１２で電源線７００によって形成されるキャパシタンスが同一である。

ところが、１:Ｎ逆多重化をする場合にはデータ線Ｄ_１〜Ｄ_ｎの個数が信号線Ｘ_１〜Ｘ_{ｎ/ Ｎ}の個数よりＮ倍多いので、一般にデータ線Ｄ_１〜Ｄ_ｎの幅を信号線Ｘ_１〜Ｘ_ｎ/Ｎの幅より狭く形成する。このような場合にはデータ線Ｄ_１と電源線７００の間で形成されるキャパシタンスが信号線Ｘ_１と電源線７００の間で形成されるキャパシタンスより小さい。この時、図４及び図１２の発光表示装置、全部、データ駆動部５００は一つの信号線Ｘ_１と一つのアナログスイッチング素子Ａ１及び一つのデータ線Ｄ_１からなる負荷を駆動する。従って、信号線Ｘ_１とデータ線Ｄ_１を通じて画素回路にデータを記入する場合にデータ線Ｄ_１や信号線Ｘ_１に形成される寄生キャパシタンスが小さいほどデータ記入時間が減少するので、図４の配置より図１２の配置を使用する場合にデータ記入速度が速くなる。

次に、本発明の第１及び第２実施例による発光表示装置の画素領域に形成される画素回路を図１３を参照して説明する。そして、図７で説明したアナログスイッチング素子は電圧及び電流形態のデータ信号を伝達でき、図８乃至図１１で説明したサンプル/ホールド回路は電流形態のデータ信号を伝達できるので、図１３では電流記入型画素回路を例を挙げて説明する。

図１３は図４及び図１２の発光表示装置の画素領域に形成された画素回路の概略的な回路図である。図１３を見れば、図４及び図１２のデータ線Ｄ_１に画素回路１１０が連結されている。図１３の画素回路１１０はデータ線Ｄ_１から伝えられる電流によってデータが記入されて有機物質ダイオードの電界発光を用いる画素回路である。この画素回路１１０は４つのトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４、キャパシタＣｓｔ及び発光素子ＯＬＥＤを含む。図１３ではトランジスタＰ１、Ｐ２、Ｐ３、Ｐ４をｐチャンネル型電界効果トランジスタで示した。

トランジスタＰ１のソースは電源電圧ＶＤＤ２に連結され、トランジスタＰ１のソースとゲートの間にキャパシタＣｓｔが連結されている。電源電圧ＶＤＤ２は縦線Ｖ_１に連結されている。トランジスタＰ２はデータ線Ｄ_１とトランジスタＰ１のゲートの間に連結され、選択走査線ＳＥ_１からの選択信号に応答する。トランジスタＰ３はトランジスタＰ１のドレーンとデータ線Ｄ_１の間に連結されて選択走査線ＳＥ_１からの選択信号に応答してトランジスタＰ２と共にトランジスタＰ１をダイオード形態で連結する。トランジスタＰ４はトランジスタＰ１のドレーンと発光素子ＯＬＥＤの間に連結されて発光走査線ＥＭ_１からの発光信号に応答してトランジスタＰ１からの電流を発光素子ＯＬＥＤに伝達する。発光素子ＯＬＥＤのカソードは電源電圧ＶＤＤ２より小さい電源電圧ＶＳＳ３に連結されている。

この時、選択走査線ＳＥ_１からの選択信号によってトランジスタＰ２、Ｐ３が導通すると、データ線Ｄ_１からの電流がトランジスタＰ１のドレーンに流れ、この電流に対応するトランジスタＰ１のソース-ゲート電圧がキャパシタ（Ｃｓｔ）に貯蔵される。そして、発光走査線ＥＭ_１から発光信号が印加されるとトランジスタＰ４がターンオンされ、キャパシタ（Ｃｓｔ）に貯蔵された電圧に対応するトランジスタＰ１の電流Ｉ_ＯＬＥＤが発光素子ＯＬＥＤに供給される。この電流によって発光素子ＯＬＥＤは発光する。

このように、画素回路で電源電圧ＶＤＤ２が縦線Ｖ_１によって供給され、縦線Ｖ_１に電圧を並列伝達する２本の電源線６００、７００が表示領域の上下に各々形成されているので、縦線Ｖ_１での最大電圧降下を約４分の1に減らすことができる。また、サンプル/ホールド回路を使用する場合に前述したように電源線７００の幅を適切に設定することによって、与えられた時間内に逆多重化器が電流形態のデータ信号をサンプリングできる。

そして、本発明の実施例では選択走査線ＳＥ_１〜ＳＥ_ｍと発光走査線ＥＭ_１〜ＥＭ_ｍの二つの走査線を使用したが、画素回路の発光時点を制御する必要がない場合には発光走査線ＥＭ_１〜ＥＭ_ｍが必要ない。この場合に数式４、５、７、８及び１０で幅Ｗｓは選択走査線ＳＥ_１〜ＳＥ_ｍの幅で与えられる。また、画素回路で他のスイッチング素子の動作を制御するために選択走査線及び発光走査線以外に他の走査線を用いることができ、この場合に数式４、５、７、８及び１０で幅Ｗｓにはこの別途の走査線による影響が含まれる。

そして、本発明の実施例では図８のようにサンプル/ホールド回路が連結される逆多重化器を中心に説明したが、本発明はこれに限定されないでサンプル/ホールド回路が違った形態で連結される逆多重化器にも適用できる。下記では図１４及び図１５を参照してこのような実施例について説明する。

図１４はサンプル/ホールド回路からなる逆多重化器を示す図面であり、図１５は図１４の逆多重化器の駆動タイミング図面である。例えば、図１４に示したように、１:２逆多重化器でサンプル/ホールド回路４１０、４３０を直列に連結してサンプル/ホールド回路４２０、４４０を直列に連結できる。図１５を見ると、Ｔ１１期間にサンプル/ホールド回路４１０が信号線Ｘ_１を通じて印加される電流をサンプリングし、サンプル/ホールド回路４３０、４４０が各々データ線Ｄ_１、Ｄ_２を通じて電流をホールディングする。Ｔ１２期間にサンプル/ホールド回路４２０が信号線Ｘ_１を通じて印加される電流をサンプリングし、サンプル/ホールド回路４３０、４４０が各々データ線Ｄ_１、Ｄ_２を通じて電流をホールディングする。Ｔ１３期間にサンプル/ホールド回路４１０、４２０が電流をホールディングしホールディングされる電流をサンプル/ホールド回路４３０、４４０がサンプリングしてデータを貯蔵する。そして、このようなＴ１１、Ｔ１２、Ｔ１３期間が一つの水平周期に該当し、Ｔ１１、Ｔ１２、Ｔ１３期間が反復されて逆多重化動作が遂行される。

以上で本発明の好ましい実施例について詳細に説明しましたが、本発明の権利範囲はこれに限定されることはなくて次の請求範囲で定義している本発明の基本概念を用いた当業者のいろいろな変形及び改良形態、また、本発明の権利範囲に属することである。

従来技術による逆多重化器を用いた発光表示装置の概略的な平面図である。 有機ＥＬ表示装置の画素回路の概略的な回路図である。 電流記入型画素回路における発光時の駆動トランジスタの特性曲線と有機ＥＬ素子の特性曲線の関係を示す図である。 本発明の第１実施例による逆多重化器を用いた発光表示装置の概略的な平面図である。 図４の発光表示装置におけるデータ駆動部と逆多重化部が複数個からなる形態を示す図である。 本発明の実施例による逆多重化部を示す図である。 アナログスイッチング素子からなる逆多重化器を示す図である。 サンプル/ホールド回路からなる逆多重化器を示す図である。 図８の逆多重化器のスイッチング素子のタイミング図である。 図９のタイミングによる図８の逆多重化器の動作を示す図である。 図８のサンプル/ホールド回路の概略的な回路図である。 本発明の第２実施例による逆多重化器を用いた発光表示装置の概略的な平面図である。 図４及び図１２の発光表示装置の画素領域に形成された画素回路の概略的な回路図である。 サンプル/ホールド回路からなる他の逆多重化器を示す図面である。 図１４の逆多重化器の駆動タイミング図面である。

符号の説明

１００ 表示領域
３００ データ駆動部
４００ 逆多重化部
４１０ サンプル／ホールド回路
５００ データ駆動部
６００ 上側電源線
６１０、６２０ 上側電源供給線
６３０、６４０ 上側電源供給点
７００ 下側電源線
７１０、７２０ 下側電源供給線
７３０、７４０ 下側電源供給点

Claims (10)

1. 画面として表示される表示領域と、その外側の周辺領域とからなる基板、
   前記表示領域に形成され、画像を示すデータ信号を伝達する複数のデータ線、
   前記表示領域に形成され、前記データ線と電気的に連結されている複数の画素回路、
   前記表示領域で第１方向に伸び、前記画素回路に電源電圧を供給する複数の第１信号線、
   前記周辺領域に形成されている複数の第２信号線、
   前記複数の第２信号線に電気的に連結されて前記データ信号に対応する第１信号を時分割多重化して前記第２信号線に伝達するデータ駆動部、
   前記周辺領域に形成され、前記複数の第２信号線からの前記第１信号を各々受信する複数の逆多重化器を含む逆多重化部、
   前記周辺領域で前記第１方向と実質的に交差する第２方向に伸び、前記第１信号線の第１端と電気的に連結される第１電源線、そして
   前記周辺領域で前記第２方向に伸び、前記第１信号線の第２端と電気的に連結される第２電源線を含み、前記逆多重化器は前記第２信号線から前記第１信号を受信して少なくとも二つの前記データ線で前記データ信号を伝達し、
   前記第１信号と前記データ信号は電流形態で印加され、
   前記第１電源線は前記データ駆動部と前記逆多重化部の間で前記第２信号線と絶縁されて形成され、
   前記逆多重化器は複数のサンプル/ホールド回路を含み、前記複数のサンプル/ホールド回路のうちの少なくとも二つのサンプル/ホールド回路は入力端を通じて印加される電流をサンプリングした後前記サンプリングした電流に対応する電流を出力端を通じて前記少なくとも二つのデータ線に各々出力し、
   一つの前記データ線に形成される寄生キャパシタンス（Ｃ１）、前記第２信号線と前記第１電源線の間で形成される寄生キャパシタンス（Ｃ２）及び一つの前記第２信号線に対応する前記データ線の個数（Ｎ）の間でＣ２＜（Ｃ１／Ｎ）が成立することを特徴とする発光表示装置。
2. 前記表示領域で前記データ線と絶縁されて交差する複数の第３信号線を更に含み、前記第１電源線の幅（Ｗｖ）と前記一つの第２信号線に対応する前記データ線の個数（Ｎ）、前記データ線の幅（Ｗｄ）、前記第２信号線の幅（Ｗｘ）及び前記複数の第３信号線の幅の総合計（Ｗｓ）の間でＷｖ＜（Ｗｓ×Ｗｄ／（Ｎ×Ｗｘ）） が成立することを特徴とする、請求項１に記載の発光表示装置。
3. 前記逆多重化器は、
   前記第２信号線に入力端が各々電気的に連結され、前記少なくとも二つのデータ線のうちの第１データ線に出力端が各々電気的に連結される第１及び第２サンプル/ホールド回路、そして、前記第２信号線に入力端が各々電気的に連結されて前記少なくとも二つのデータ線のうちの第２データ線に出力端が各々電気的に連結される第３及び第４サンプル/ホールド回路を含むことを特徴とする、請求項１乃至請求項２のうちの或る一つの項に記載の発光表示装置。
4. 前記逆多重化器は、
   前記第２信号線に入力端が電気的に連結される第１サンプル/ホールド回路、
   前記第１サンプル/ホールド回路の出力端に入力端が電気的に連結されて前記少なくとも二つのデータ線のうちの第１データ線に出力端が電気的に連結される第２サンプル/ホールド回路、
   前記第２信号線に入力端が電気的に連結される第３サンプル/ホールド回路、そして、
   前記第３サンプル/ホールド回路の出力端に入力端が電気的に連結されて前記少なくとも二つのデータ線のうちの第２データ線に出力端が電気的に連結される第４サンプル/ホールド回路を含むことを特徴とする、請求項１乃至請求項２のうちの或る一つの項に記載の発光表示装置。
5. 前記画素回路は、
   前記データ線を通じて伝えられる前記電流形態のデータ信号が流れるトランジスタ、
   前記トランジスタのソースとゲートの間に電気的に連結されて前記トランジスタに流れ
   る電流に対応する電圧が貯蔵されるキャパシタ、そして、
   前記キャパシタに貯蔵された電圧によって前記トランジスタに流れる電流に対応して発光する発光素子を含むことを特徴とする、請求項１乃至請求項２のうちの或る一つの項に記載の発光表示装置。
6. 前記発光素子は有機物質の電界発光を用いる発光素子であることを特徴とする、請求項５に記載の発光表示装置。
7. 前記第１電源線の両端に各々電気的に連結されて前記電源電圧を伝達する第１及び第２電源供給線、そして、
   前記第２電源線の両端に各々電気的に連結されて前記電源電圧を伝達する第３及び第４電源供給線を更に含むことを特徴とする、請求項１乃至請求項２のうちの或る一つの項に記載の発光表示装置。
8. 画面として表示される表示領域とその外側の周辺領域を含む基板、
   前記表示領域に形成され、画像を示すデータ信号を伝達する複数のデータ線、
   前記表示領域に形成され、前記データ線と電気的に連結されている複数の画素回路、
   前記表示領域に形成され、前記画素回路に電源電圧を供給する複数の第１信号線、
   前記周辺領域に形成され、前記複数のデータ線のうちの少なくとも二つのデータ線に各々電気的に連結される複数の逆多重化器を含む逆多重化部、
   前記周辺領域に形成され、前記複数の逆多重化器に各々電気的に連結される複数の第２信号線、
   前記第２信号線と電気的に連結されて前記第２信号線に前記データ信号に対応する第１信号を時分割多重化して伝達するデータ駆動部、そして
   前記逆多重化部と前記データ駆動部の間で前記第２信号線と絶縁されて交差する方向に形成され、前記第１信号線の第１端に前記電源電圧を伝達する第１電源線を含み、
   前記逆多重化器は前記データ駆動部から前記第２信号線を通じて前記第１信号を受信して前記少なくとも二つのデータ線で前記データ信号を伝達し、
   前記第１信号と前記データ信号は電流形態で印加され、
   前記逆多重化部は、一つの水平周期の間順次に印加される前記第１信号を順次にサンプリングした後、水平周期の間前記少なくとも二つのデータ線でサンプリングした信号を同時に印加し、
   前記第２信号線と前記第１電源線の間で形成される寄生キャパシタンスは一つの前記データ線に形成される寄生キャパシタンスを一つの前記第２信号線に対応する前記データ線の個数で割った値より小さいことを特徴とする発光表示装置。
9. 前記表示領域で前記データ線と絶縁されて交差する複数の第３信号線を更に含み、
   前記第１電源線の幅は、一つの前記データ線の幅と前記複数の第３信号線の幅の総合計の積を一つの前記第２信号線に対応する前記データ線の個数と前記第２信号線の幅の間の積で割った値より小さいことを特徴とする請求項８に記載の発光表示装置。
10. 前記周辺領域で前記第１電源線と実質的に並んだ方向に形成され、前記第１信号線の第２端で前記電源電圧を伝達する第２電源線を更に含み、
    前記第１電源線の両端及び前記第２電源線の両端に各々外部から前記電源電圧が供給されることを特徴とする、請求項８乃至請求項９のうちの或る一つの項に記載の発光表示装置。

Images