JP4260208B2 - クロック選択回路およびシンセサイザ - Google Patents

クロック選択回路およびシンセサイザ Download PDF

Info

Publication number
JP4260208B2
JP4260208B2 JP2007514332A JP2007514332A JP4260208B2 JP 4260208 B2 JP4260208 B2 JP 4260208B2 JP 2007514332 A JP2007514332 A JP 2007514332A JP 2007514332 A JP2007514332 A JP 2007514332A JP 4260208 B2 JP4260208 B2 JP 4260208B2
Authority
JP
Japan
Prior art keywords
clock
vco
unit
comparison
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007514332A
Other languages
English (en)
Other versions
JPWO2006114807A1 (ja
Inventor
正純 丸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006114807A1 publication Critical patent/JPWO2006114807A1/ja
Application granted granted Critical
Publication of JP4260208B2 publication Critical patent/JP4260208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明はクロック選択回路およびシンセサイザに関し、特に複数の異なる周波数のクロックの中から、分周後の周波数が基準クロックＲＥＦの周波数と同じになるように選択するクロック選択回路および複数の電圧制御発振器から出力されるクロックの中から、分周後の周波数が基準クロックの周波数と同じになるように選択するシンセサイザに関する。
電子集積回路の高機能化、高集積化が進む過程で、１つのチップに求められる機能はより高いものへとシフトしている。さまざまな回路の動作に必要なクロックを、必要な周波数で提供するシンセサイザにおいても、提供周波数の広帯域化や周波数間隔の狭小化、雑音特性の改善など、多くの要求を同時に満たすことが必要になっている。
このような背景の中、シンセサイザには、回路内に複数のクロックを用意し、この中から最適なものを自動で選択して、所望の周波数、雑音特性を満たすクロックを出力するものがある（例えば、特許文献１参照）。
図１３は、従来のシンセサイザのブロック構成図である。図に示すようにシンセサイザ１００は、位相比較器１０１、ＬＰＦ（Low Pass Filter）１０２、電圧制御発振器（以下、ＶＣＯ：Voltage Controlled Oscillator）群１０３、分周器１０４、およびクロック選択回路１０５を有している。
位相比較器１０１には、例えば、水晶発振器から出力される基準クロックＲＥＦと、分周器１０４から出力される分周クロックとが入力される。位相比較器１０１は、入力される基準クロックＲＥＦと、分周クロックとの位相差を検出し、位相差信号を出力する。ＬＰＦ１０２は、位相比較器１０１から出力される位相差信号の低域部分のみを通過させ、位相差に応じた電圧をＶＣＯ群１０３に出力する。
ＶＣＯ群１０３は、複数のＶＣＯを有している（図中に示すＶＣＯ１〜ＶＣＯ１５は、ＶＣＯ群１０３が有するＶＣＯに付与された名称を示している。ＶＣＯは、２N−１個存在し、ここでは、１５個存在するとする。）。ＶＣＯ群１０３のＶＣＯは、クロック選択回路１０５によって選択され、選択されたＶＣＯは、ＬＰＦ１０２から出力される電圧に応じた周波数のクロックＣＬＫを外部および分周器１０４に出力する。分周器１０４は、ＶＣＯ群１０３から出力されるクロックを分周する。分周器１０４の分周比は、外部からの指示によって変更される。
クロック選択回路１０５には、基準クロックＲＥＦと分周クロックとが入力される。クロック選択回路１０５は、ＶＣＯ群１０３のＶＣＯを選択し、最も適切な周波数の分周クロックが分周器１０４から出力されるようにする。すなわち、クロック選択回路１０５は、分周器１０４の分周比に応じて、基準クロックＲＥＦと分周クロックとの周波数の差が最も小さくなるＶＣＯを選択する。
次に、クロック選択回路１０５のＶＣＯの選択について詳細に説明する。図１４は、クロック選択回路のＶＣＯの選択を説明する図である。図に示す斜線は、ＶＣＯ群１０３のＶＣＯ１〜１５の特性を示している。図中最も下にある斜線は、ＶＣＯ１の特性、最も上にある斜線は、ＶＣＯ１５の特性であるとする。また、図中に示す目標は、設定された分周比に対し、選択されるべきＶＣＯを示している。つまり、目標とするＶＣＯが選択された場合、分周器１０４から出力される分周クロックは、基準クロックＲＥＦの周波数に最も近いものとなっている。なお、クロック選択回路１０５は、コードによって、ＶＣＯ１〜ＶＣＯ１５を選択する。コードの値は、ＶＣＯ１〜１５の番号に比例している。
クロック選択回路１０５は、まず、ＶＣＯ１〜１５の中心であるＶＣＯ８をコード８で選択する（図中白丸）。そして、目標とするＶＣＯのクロック（基準クロックＲＥＦ）が、選択したＶＣＯ８のクロックの周波数（分周器１０４から出力される分周クロックの周波数）に対して高いか低いか判断し、判断結果に応じてコードを±４シフトさせる。以後同様に、目標とするＶＣＯのクロックが選択したＶＣＯに対して高いか低いか判断し、コードを±２、±１とシフトさせ、選択するＶＣＯを変更していき、目標とするＶＣＯに到達するようにする（２分岐探索方式）。
例えば、図１４においてＶＣＯ８のクロックの周波数に対し、目標とするクロックの周波数は高い。そこで、クロック選択回路１０５は、コードを＋４シフトする。これによって、ＶＣＯ１２が選択される。次いで、目標とするクロックは、ＶＣＯ１２のクロックの周波数より高いので、クロック選択回路１０５は、コードを＋２シフトする。これによって、ＶＣＯ１４が選択される。次いで、目標とするクロックは、ＶＣＯ８のクロックの周波数より低いので、クロック選択回路１０５は、コードを−１シフトする。これによって、ＶＣＯ１３が選択される。このようにして、目標とするＶＣＯを選択することができる。
次に、クロック選択回路１０５の詳細について説明する。
図１５は、従来のクロック選択回路の回路図である。図に示すようにクロック選択回路１０５は、カウンタ１１１，１１２、差分計算部１１３、比較部１１４、計数誤差マージン部１１５、フェーズ情報加算部１１６、フェーズ情報部１１７、タイマカウンタ１１８、タイミングＴＢ（ＴＢ：テーブル）１１９、フェーズ変更部１２０、リセット信号出力部１２１、クロック選択信号送出部１２２、シフトＴＢ１２３、選択終了判定部１２４、および最適クロック情報出力部１２５を有している。なお、図には、図１３で示した分周器１０４、ＶＣＯ群１０３、および基準クロックＲＥＦが示してある。
カウンタ１１１は、分周器１０４から出力される分周クロックをカウントする。カウンタ１１２は、基準クロックＲＥＦをカウントする。差分計算部１１３は、カウンタ１１１，１１２によってカウントされた分周クロックと基準クロックＲＥＦのカウント値の差分をとる。
比較部１１４は、タイマカウンタ１１８から比較指示信号を受けると、差分計算部１１３の出力する差分値に基づいて、分周クロックと基準クロックＲＥＦのカウント値（周波数）の大小比較および等しいか否かの比較を行う。比較部１１４は、差分値が計数誤差マージン部１１５で指示される値以内である場合は、カウンタ１１１，１１２のカウント値は等しいと判断する。これは、基準クロックＲＥＦと分周クロックは、非同期であるため、立上りおよび立下りタイミングが異なることがあり、カウント値に誤差が生じることがあるからである。
フェーズ情報加算部１１６は、比較部１１４から比較結果が出力された場合、フェーズ情報部１１７が保持するフェーズ情報を１加算する。フェーズ情報は、分周クロックと基準クロックＲＥＦの比較が、２分岐探索方式のどの階層にあるかを示し、また、ＶＣＯの切替えが何回行われたかも示している。なお、コード８のときフェーズ情報は０、コードが±４シフトされたときフェーズ情報は１、コードが±２シフトされたときフェーズ情報は２、コードが±１シフトされたときフェーズ情報は３となる。
タイマカウンタ１１８は、リセット信号出力部１２１からリセット信号が出力されると、基準クロックＲＥＦに同期して、０からカウント値をカウントアップしていく。そして、カウント値が、タイミングＴＢ１１９に示す値と等しくなると、比較部１１４に比較指示信号を出力する。
タイミングＴＢ１１９は、フェーズ情報に対応したカウント値を記憶している。例えば、フェーズ情報が０のときのカウント値はＷ、フェーズ情報が１のときのカウント値はＷ、…、フェーズ情報がｎのときのカウント値はＷと保持し、フェーズごとにおいて比較指示信号が等間隔の時間で出力されるようになっている。この時間間隔は、周波数が隣接するＶＣＯ間においてカウント値に差が出るように決められる。つまり、ＶＣＯが、フェーズに従って選択されていき、目標とするＶＣＯに隣接しても、カウンタ１１１，１１２のカウント値に差が出るように時間が決められている。
フェーズ変更部１２０は、フェーズ情報部１１７のフェーズ情報が更新されると、その旨の信号をリセット信号出力部１２１、クロック選択信号送出部１２２、および選択終了判定部１２４に出力する。リセット信号出力部１２１は、フェーズ変更部１２０からの信号を受けて、リセット信号をカウンタ１１１，１１２およびタイマカウンタ１１８に出力する。これによって、カウンタ１１１，１１２およびタイマカウンタ１１８は、カウント値を０にリセットする。クロック選択信号送出部１２２は、フェーズ変更部１２０からの信号を受けるとシフトＴＢ１２３を参照し、フェーズ情報と比較部１１４の比較結果とに基づいてコードのシフトすべき量を取得する。シフトＴＢ１２３には、フェーズ情報に対応したコードのシフト量が記憶されている。例えば、フェーズ１のときは±４、フェーズ２のときは±２、フェーズ３のときは±１と記憶されている。
フェーズ情報は、初期値として０となっており、クロック選択信号送出部１２２は、中心のＶＣＯ８が選択されるように、コード８を出力する。よって、比較部１１４から比較結果が出力されると、フェーズ情報は１となり、クロック選択信号送出部１２２は、比較結果とフェーズ情報に基づいて、コードを＋４または−４シフトさせる。以下、コードは、目標とするＶＣＯが選択されるように、シフトされていく。
選択終了判定部１２４は、フェーズ情報部１１７のフェーズ情報が、最終のフェーズ情報の値に１加算した値となっているか判断し、ＶＣＯの選択が終了したか判定する。例えば、ＶＣＯの数が上記例より１５とすると、フェーズ情報が３でＶＣＯの選択は終了する。よって、選択終了判定部１２４は、フェーズ情報部１１７のフェーズ情報が４であれば、ＶＣＯの選択が終了したと判断する。最適クロック情報出力部１２５は、選択終了判定部１２４の判断を受けて、最適なＶＣＯの選択が終了した旨の信号を外部に出力する。なお、図１３のクロック選択回路１０５では、この情報の出力を省略している。
次に、図１５のクロック選択回路１０５の動作を、フローチャートを用いて説明する。図１６は、クロック選択回路の動作を示したフローチャートである。
ステップＳ１１１において、クロック選択回路１０５のタイマカウンタ１１８は、カウントを開始する。カウント値がタイミングＴＢ１１９のフェーズ１に対応する値になると、比較指示信号を比較部１１４に出力する。なお、現在、クロック選択回路１０５のフェーズは０であり、ＶＣＯ８を選択している。
比較部１１４は、タイマカウンタ１１８から比較指示信号を受けると、選択しているＶＣＯ８の周波数（カウント値）が目標とするクロックの周波数（カウント値）より高いか低いか判断する。フェーズ情報加算部１１６は、フェーズ情報部１１７のフェーズ情報０に１を加算する。
ステップＳ１１２において、クロック選択信号送出部１２２は、比較部１１４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ１１３へ進む。比較部１１４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ１１４へ進む。
ステップＳ１１３において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが１で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋４シフトする。
ステップＳ１１４において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが１で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−４シフトする。
ステップＳ１１５において、クロック選択回路１０５のタイマカウンタ１１８は、カウント値がタイミングＴＢ１１９のフェーズ２に対応する値になると、比較指示信号を比較部１１４に出力する。なお、現在、クロック選択回路１０５のフェーズは１である。
比較部１１４は、タイマカウンタ１１８から比較指示信号を受けると、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。フェーズ情報加算部１１６は、フェーズ情報部１１７のフェーズ情報１に１を加算する。
ステップＳ１１６において、クロック選択信号送出部１２２は、比較部１１４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ１１７へ進む。比較部１１４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ１１８へ進む。
ステップＳ１１７において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが２で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋２シフトする。
ステップＳ１１８において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが２で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−２シフトする。
ステップＳ１１９において、クロック選択回路１０５のタイマカウンタ１１８は、カウント値がタイミングＴＢ１１９のフェーズ３に対応する値になると、比較指示信号を比較部１１４に出力する。なお、現在、クロック選択回路１０５のフェーズは２である。
比較部１１４は、タイマカウンタ１１８から比較指示信号を受けると、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。フェーズ情報加算部１１６は、フェーズ情報部１１７のフェーズ情報２に１を加算する。
ステップＳ１２０において、クロック選択信号送出部１２２は、比較部１１４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ１２１へ進む。比較部１１４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ１２２へ進む。
ステップＳ１２１において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが３で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋１シフトする。
ステップＳ１２２において、クロック選択信号送出部１２２は、フェーズ情報部１１７のフェーズ情報と比較部１１４の比較結果に基づいて、シフトＴＢ１２３からシフト量を取得する。フェーズが３で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−１シフトする。
ステップＳ１２３において、クロック選択回路１０５のタイマカウンタ１１８は、カウント値がタイミングＴＢ１１９のフェーズ４に対応する値になると、比較指示信号を比較部１１４に出力する。なお、現在、クロック選択回路１０５のフェーズは３である。
比較部１１４は、タイマカウンタ１１８から比較指示信号を受けると、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。フェーズ情報加算部１１６は、フェーズ情報部１１７のフェーズ情報３に１を加算する。
選択終了判定部１２４は、フェーズ情報が４になったので、ＶＣＯの選択が終了したと判断する。フェーズ変更部１２０は、フェーズ情報が４になった場合、クロック選択信号送出部１２２に対し、新たなＶＣＯを選択しないように制御する。
このようにして、クロック選択回路１０５は、最適のＶＣＯを選択するようにする。
次に、図１３のＶＣＯ群１０３の特性について説明する。ＶＣＯ群１０３は、雑音特性の優位性から、ＬＣ共振器型のＶＣＯを用いている。ＶＣＯ群１０３は、複数のコンデンサをコードで切替えられることにより、複数のＶＣＯ（複数のクロック源）を実現している。しかし、周波数と容量との間の関係が非線形であるために、ＶＣＯの間隔は、図１４に示したように等間隔にはなっていない。
図１７は、ＶＣＯ群のＶＣＯの特性を説明する図である。図に示す斜線は、ＶＣＯ群１０３の周波数特性が示してある。図に示すように周波数が低いクロックほど、クロックの間隔が狭くなっている。なお、最も狭い周波数間隔（これをｆｇ＿ｍｉｎとする）により、選択されたＶＣＯと目標とするＶＣＯを比較する比較時間が決まる（１／ｆｇ＿ｍｉｎ）。２N−１個のＶＣＯから目標とするＶＣＯを選択するには、Ｎ回の判定が必要となるため、ＶＣＯの選択までの時間は、Ｎ／ｆｇ＿ｍｉｎとなる。
特開２００１−３３９３０１号公報
しかし従来では、上述したように選択しているＶＣＯの周波数と、目標とするクロック（ＶＣＯ）の周波数との比較は、一定時間ごとに行うようにしていた。そして、周波数が隣接するＶＣＯ間においてカウント値に差が出る時間経過後に、選択したＶＣＯと目標とするＶＣＯを比較していた。そのため、選択しているＶＣＯと目標とするＶＣＯとが大きく離れており、直ちにカウント値に差が生じたとしても、比較が行われず、最適なＶＣＯを選択する時間を無駄に要しているという問題点があった。
また、図１７で説明したように、ＶＣＯの特性が等間隔になっていない場合は、周波数間隔の最も狭いＶＣＯ間での比較時間を設定しなければならない。そのため、選択しているＶＣＯと、目標とするＶＣＯとが大きく離れており、直ちにカウント値に差が生じたとしても、比較が行われず、最適なＶＣＯを選択する時間を無駄に要しているという問題点があった。
本発明はこのような点に鑑みてなされたものであり、複数の中から最適なクロックを短時間で選択することができるクロック選択回路およびシンセサイザを提供することを目的とする。
本発明では上記問題を解決するために、図１に示すような複数の異なる周波数のクロックの中から、分周後の周波数が基準クロックＲＥＦの周波数と同じになるように選択するクロック選択回路１において、基準クロックＲＥＦをカウントする基準クロックカウンタ１ａと、選択され分周されたクロックをカウントするクロックカウンタ１ｂと、周波数の最も近い２つのクロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力する指示信号出力部１ｃと、比較指示信号に応じて、基準クロックカウンタ１ａとクロックカウンタ１ｂのカウント値を比較する比較部１ｄと、比較部１ｄの比較結果に応じて、２分岐探索によりクロックを選択する選択部１ｅと、を有することを特徴とするクロック選択回路１が提供される。
このようなクロック選択回路１によれば、周波数の最も近い２つのクロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力し、クロックと基準クロックＲＥＦのカウント値を比較する。これにより、周波数の最も近い２つのクロックのカウント差が生じる時間内に、基準クロックとクロックのカウント値に差が生じていれば、直ちに、次のクロックを選択する。
本発明のクロック選択回路では、周波数の最も近い２つのクロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力し、クロックと基準クロックＲＥＦのカウント値を比較するようにした。これにより、周波数の最も近い２つのクロックのカウント差が生じる時間内に、基準クロックとクロックのカウント値に差が生じていれば、直ちに、次のクロックを選択するので、複数のクロックの中から最適なクロックを短時間で選択することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
クロック選択回路の概要を示した図である。 クロック選択回路を適用したシンセサイザのブロック構成図である。 クロック選択回路の回路図である。 タイミングＴＢのデータ構成例を示した図である。 シフトＴＢのデータ構成例を示した図である。 比較部の比較タイミングを説明する図である。 クロック情報記憶部およびクロック情報比較部について説明する図である。 カウント値が減少する例について説明する図である。 カウント値の決め方を説明する表を示した図である。 カウント値の決め方を説明する図である。 判定方式を説明する図である。 クロック選択回路の動作を示したフローチャートである。 従来のシンセサイザのブロック構成図である。 クロック選択回路のＶＣＯの選択を説明する図である。 従来のクロック選択回路の回路図である。 クロック選択回路の動作を示したフローチャートである。 ＶＣＯ群のＶＣＯの特性を説明する図である。
以下、本発明の原理を図面を参照して詳細に説明する。
図１は、クロック選択回路の概要を示した図である。クロック選択回路１は、基準クロックカウンタ１ａ、クロックカウンタ１ｂ、指示信号出力部１ｃ、比較部１ｄ、および選択部１ｅを有している。クロック選択回路１は、複数の異なる周波数のクロックの中から、分周後の周波数が基準クロックＲＥＦの周波数と同じになるように選択する。
基準クロックカウンタ１ａは、入力される基準クロックＲＥＦをカウントする。クロックカウンタ１ｂは、選択部１ｅによって選択され、分周器２によって分周されたクロックをカウントする。指示信号出力部１ｃは、周波数の最も近い２つのクロックをカウントした場合にカウント差が生じる時間内において、複数の比較指示信号を出力する。比較部１ｄは、比較指示信号に応じて、基準クロックカウンタ１ａとクロックカウンタ１ｂのカウント値を比較する。選択部１ｅは、比較部１ｄの比較結果に応じて、２分岐探索によりクロックを選択する。
このように、周波数の最も近い２つのクロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力し、クロックと基準クロックＲＥＦのカウント値を比較するようにした。これにより、周波数の最も近い２つのクロックのカウント差が生じる時間内に、基準クロックとクロックのカウント値に差が生じていれば、直ちに、次のクロックを選択するので、複数のクロックの中から最適なクロックを短時間で選択することができる。
次に、本発明の実施の形態を、図面を参照して詳細に説明する。
図２は、クロック選択回路を適用したシンセサイザのブロック構成図である。図に示すようにシンセサイザ１０は、位相比較器１１、ＬＰＦ１２、ＶＣＯ群１３、分周器１４、およびクロック選択回路１５を有している。
位相比較器１１には、例えば、水晶発振器から出力される基準クロックＲＥＦと、分周器１４から出力される分周クロックとが入力される。位相比較器１１は、入力される基準クロックＲＥＦと、分周クロックとの位相差を検出し、位相差信号を出力する。ＬＰＦ１２は、位相比較器１１から出力される位相差信号の低域部分のみを通過させ、位相差に応じた電圧をＶＣＯ群１３に出力する。
ＶＣＯ群１３は、複数のＶＣＯを有している（図中に示すＶＣＯ１〜ＶＣＯ１５は、ＶＣＯ群１３が有するＶＣＯに付与された名称を示している。ＶＣＯは、２N−１個存在し、ここでは、１５個存在するとする。）。ＶＣＯ群１３のＶＣＯは、クロック選択回路１５によって選択され、選択されたＶＣＯは、ＬＰＦ１２から出力される電圧に応じた周波数のクロックＣＬＫを外部および分周器１４に出力する。分周器１４は、ＶＣＯ群１３から出力されるクロックを分周する。分周器１４の分周比は、外部からの指示によって変更される。なお、分周器１４は、目的に応じて基準クロックＲＥＦ側に配置されたり、ＶＣＯ群１３の直後に配置されたりもする。
クロック選択回路１５には、基準クロックＲＥＦと分周クロックとが入力される。クロック選択回路１５は、ＶＣＯ群１３のＶＣＯを選択し、最も適切な周波数の分周クロックが分周器１４から出力されるようにする。すなわち、クロック選択回路１５は、分周器１４の分周比に応じて、基準クロックＲＥＦと分周クロックとの周波数の差が最も小さくなるＶＣＯを選択する。なお、分周器１４が基準クロックＲＥＦ側に配置される場合、クロック選択回路１５は、分周された基準クロックとクロックＣＬＫとの周波数の差が最も小さくなるＶＣＯを選択する。
シンセサイザ１０は、例えば、テレビの選局に適用される。チャンネルの束に応じて、ＶＣＯのどれかが選択され、さらに、ＶＣＯの電圧制御によって、チャンネルの束から目標とするチャンネルに対応したクロックＣＬＫが出力される。すなわち、チャンネルが選択されると、それに対応した分周比が分周器１４にセットされ、クロック選択回路１５によって適切なＶＣＯが選択される。そして、さらに、選択されたＶＣＯの電圧が制御され、目的とするクロックＣＬＫが出力される。なお、ＶＣＯの選択は、図１４で説明したように、２分岐探索方式によって、目標とするＶＣＯを選択する。
次に、クロック選択回路１５の詳細について説明する。
図３は、クロック選択回路の回路図である。図に示すようにクロック選択回路１５は、カウンタ２１，２２、差分計算部２３、比較部２４、計数誤差マージン部２５、カウント終了判定部２６、終了状態判定部２７、フェーズ情報加算部２８、最終フェーズ書き込み部２９、フェーズ情報部３０、タイマカウンタ３１、タイミングＴＢ３２、フェーズ変更部３３、リセット信号出力部３４、クロック選択信号送出部３５、シフトＴＢ３６、選択終了判定部３７、クロック情報記憶部３８、クロック情報比較部３９、および最適クロック情報出力部４０を有している。なお、図には、図２で示した分周器１４、ＶＣＯ群１３、および基準クロックＲＥＦが示してある。
カウンタ２１は、分周器１４から出力される分周クロックをカウントする。カウンタ２２は、基準クロックＲＥＦをカウントする。差分計算部２３は、カウンタ２１，２２によってカウントされた分周クロックと基準クロックＲＥＦのカウント値の差分をとる。
比較部２４は、タイマカウンタ３１から比較指示信号を受けると、差分計算部２３の出力する差分値に基づいて、分周クロックの周波数と基準クロックＲＥＦの周波数の大小比較および等しいかの比較を行う。比較部２４は、差分値が計数誤差マージン部２５で指示される値以内である場合は、カウンタ２１，２２のカウント値は等しいと判断する。これは、基準クロックＲＥＦと分周クロックは、非同期であるため、立上りおよび立下りタイミングが異なることがあり、カウント値に誤差が生じることがあるからである。
カウント終了判定部２６は、比較部２４により分周クロックと基準クロックＲＥＦとのカウント値に差が生じたという判断がされた場合、または、カウント値に差が生じずタイミングＴＢ３２で示される最終のカウント値までカウントを行った場合、その旨の信号を終了状態判定部２７およびクロック情報記憶部３８に出力し、タイマカウンタ３１のカウントを終了させる。
終了状態判定部２７は、カウント終了判定部２６によるカウント値の更新の終了が、分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したのか、カウントを最終のカウント値まで行ったのか判断する。分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したと判断した場合は、フェーズ情報加算部２８にその旨を通知する。フェーズ情報加算部２８は、フェーズ情報部３０のフェーズ情報に１を加算する。一方、カウントを最終のカウント値まで行ったために終了した場合は、最終フェーズ書き込み部２９にその旨を通知する。最終フェーズ書き込み部２９は、最終フェーズに１を加算した値をフェーズ情報部３０に書き込む。例えば、フェーズが０から３まで存在するとする。フェーズ１において、タイマカウンタ３１がカウント値を最終のカウント値まで行ったために終了した場合は、最終フェーズ書き込み部２９は、最終フェーズ３に１を加算した４をフェーズ情報部３０に書き込む。
すなわち、現在選択しているＶＣＯが適正なＶＣＯでないために、分周クロックと基準クロックＲＥＦとのカウント値に差が生じた場合、フェーズが１加算され、より適正なＶＣＯを選択するために次のフェーズに移る。一方、所定時間カウントを繰り返しても、分周クロックと基準クロックＲＥＦとのカウント値に差が生じない場合は、適正なＶＣＯが選択されたと判断し、最終フェーズに１を加算した値をフェーズ情報部３０に書き込む。
タイマカウンタ３１は、リセット信号出力部３４からリセット信号が出力されると、０からカウント値をカウントアップしていく。そして、カウント値が、タイミングＴＢ３２に示す値と等しくなると、比較部２４に比較指示信号を出力する。
タイミングＴＢ３２について詳細に説明する。図４は、タイミングＴＢのデータ構成例を示した図である。図に示すようにタイミングＴＢ３２には、タイマカウンタ３１に参照されるカウント値Ｃ１〜Ｃｎが記憶されている。
タイマカウンタ３１は、カウント値がＣ１，Ｃ２，…，Ｃｎとなると、比較指示信号を出力する。カウント値Ｃ１〜Ｃｎには、Ｃ１＜Ｃ２＜…Ｃｎ−１＜Ｃｎの関係がある。このカウント値は、周波数の最も近い２つのＶＣＯのクロックをカウントした場合、カウント値に差が出る時間内に複数の比較指示信号が出力されるように決められている。よって、例えば、目標とするＶＣＯに隣接するＶＣＯが選択され、カウンタ２１，２２によってカウントされた場合、カウント値に差が出る間に、複数の比較指示信号が出力される。また、比較指示信号を出力するタイミングは、分周クロックと基準クロックＲＥＦとが非同期であって、カウンタ２１，２２によるカウント値に誤差が生じても、比較部２４が、分周クロックと基準クロックＲＥＦの周波数の高低を誤らないように比較できるよう決められている。
図３の説明に戻る。フェーズ変更部３３は、フェーズ情報部３０のフェーズ情報が更新されると、その旨の信号をリセット信号出力部３４、クロック選択信号送出部３５、および選択終了判定部３７に出力する。リセット信号出力部３４は、フェーズ変更部３３からの信号を受けて、リセット信号をカウンタ２１，２２およびタイマカウンタ３１に出力する。これによって、カウンタ２１，２２およびタイマカウンタ３１は、カウント値を０にリセットする。クロック選択信号送出部３５は、フェーズ変更部３３からの信号を受けるとシフトＴＢ３６を参照し、フェーズ情報と比較部２４の比較結果とに基づいてコードをシフトすべきシフト量を取得する。
シフトＴＢ３６について詳細に説明する。図５は、シフトＴＢのデータ構成例を示した図である。図に示すようにシフトＴＢ３６には、フェーズに対応するシフト量が記憶されている。図の例では、フェーズ１のときのシフト量は±Ｓ１、フェーズ２のときのシフト量は±Ｓ２、フェーズｐのときのシフト量は±Ｓｐと記憶されている。Ｓｐ／Ｓｐ−１＝Ｓｐ−１／Ｓｐ−２＝…＝Ｓ２／Ｓ１＝１／２の関係がある。なお、以下では、フェーズ１〜フェーズ３までのシフト量±４、±２、±１がシフトＴＢ３６に記憶されているとする。複数の選択肢の中から上述のようにＳｐ／Ｓｐ−１＝１／２ずつシフトする形で選択肢を狭めていく方法は、２分岐探索法としてよく知られている。例えば、ＶＣＯ群が２N−１個でなければ、シフトする値を調整する。
フェーズ情報は、初期値として０となっており、クロック選択信号送出部３５は、中心のＶＣＯ８が選択されるように、コード８を出力する。よって、比較部２４から比較結果が出力されると、フェーズ情報は１となり、クロック選択信号送出部３５は、比較結果とフェーズ情報１に基づいて、コードを＋４または−４シフトさせる。以下、コードは、ＶＣＯが目標となる周波数に適合するように、シフトされていく。
選択終了判定部３７は、フェーズ情報部３０のフェーズ情報が、最終のフェーズの値に１加算した値となっているか判断し、最適なＶＣＯの選択が終了したか判定する。例えば、ＶＣＯの数が上記例より１５とすると、フェーズ情報が３でＶＣＯの選択は終了する。よって、選択終了判定部３７は、フェーズ情報部３０のフェーズ情報が選択の最終段階を示す３に１を加算した４であれば、ＶＣＯの選択が終了したと判断する。
クロック情報記憶部３８は、現在選択されているＶＣＯの１つ前のＶＣＯの番号と、そのＶＣＯの比較タイミングに用いられたカウント値とを記憶している。
クロック情報比較部３９は、選択終了判定部３７により、ＶＣＯの選択が終了したと判断されると、最終的に最適なＶＣＯとして選択されたＶＣＯの判定時間に用いられたカウント値Ｃ１〜Ｃｎと、クロック情報記憶部３８に記憶されている１つ前に選択されていたＶＣＯの判定時間に用いられたカウント値Ｃ１〜Ｃｎとを比較する。そして、カウント値Ｃ１〜Ｃｎの大きい方のＶＣＯを選択すべきＶＣＯとして判断する。なお、クロック情報比較部３９は、１つ前に選択されていたＶＣＯが最適と判断した場合、そのＶＣＯを選択するようにクロック選択信号送出部３５に通知する。
最適クロック情報出力部４０は、クロック情報比較部３９の判断を受けて、最適なＶＣＯの選択が終了した旨の信号を外部に出力する。なお、図２のクロック選択回路１５では、この情報の出力を省略している。
次に、比較部２４の比較タイミングについて説明する。図６は、比較部の比較タイミングを説明する図である。図の（Ａ）には、図３の比較部２４の比較タイミングが示してあり、図の（Ｂ）には、図１５の比較部１１４の比較タイミングが示してある。図の（Ａ）、（Ｂ）に示す黒丸および白丸は、比較部２４，１１４の比較タイミングを示し、黒丸は、ＶＣＯが選択されたときのタイミング、白丸はＶＣＯの選択はされていないが比較だけを行っているタイミングを示している。
図の（Ａ）に示すように、比較部２４は、タイマカウンタ３１から比較指示信号を受けて、図に示すようなタイミングで、分周クロックと基準クロックＲＥＦのカウント値の大小比較および等しいかの比較を行う。比較タイミングは、タイミングＴＢ３２のカウント値Ｃ１，Ｃ２〜Ｃｎに基づいて決まる。従って、図の（Ａ）に示す最も左側の黒丸から、４回目の比較タイミングで分周クロックと基準クロックＲＥＦのカウント値が等しいと判断されれば、その時点で新たなＶＣＯが選択され、次のフェーズに移り、再びカウント値Ｃ１，Ｃ２〜Ｃｎのタイミングで比較が行われる。
一方、図の（Ｂ）に示す従来の比較部１１４では、分周クロックと基準クロックＲＥＦのカウント値の差が必ず生じるとして設定された一定の比較タイミングで比較を行い、新たなＶＣＯを選択していく。従って、比較タイミング前に、実際は、分周クロックと基準クロックＲＥＦのカウント値に差が生じていても、新たなＶＣＯが選択されることがない。そのため、最適なＶＣＯを選択するのに時間を要してしまう。これに対し、比較部２４は、図の（Ｂ）の比較タイミングの間にも複数比較を行い、分周クロックと基準クロックＲＥＦのカウント値の差が生じた時点で、新たなＶＣＯを選択し、次のフェーズに移るようにしている。これによって、短時間で最適なＶＣＯを選択することができる。
次に、クロック情報記憶部３８およびクロック情報比較部３９について説明する。図７は、クロック情報記憶部およびクロック情報比較部について説明する図である。図に示す（Ｃ１），（Ｃ３），（Ｃ５），（Ｃ４）は、タイミングＴＢ３２のカウント値であり、分周クロックと基準クロックＲＥＦのカウント値の差が生じたときのタイマカウンタ３１のカウント値を示している。図に示す８，１２，１４，１３は、ＶＣＯを選択するコード番号を示している。初期値は８であり、その後、フェーズが移行するたびにコードは、＋４，＋２，−１にシフトされ、目標とするＶＣＯ１３が選択されたとする。
一般に、選択したＶＣＯが目標とするＶＣＯに近づくにつれ、カウント値Ｃ１，Ｃ２、…Ｃｎの値が大きくなる。これは、選択したＶＣＯが目標とするＶＣＯの周波数に近づいていくため、カウント値の差が生じるのに時間を要するためである。しかし、図７に示すように、カウント値がＣ１，Ｃ３，Ｃ５と増えたにも拘らず、カウント値がＣ４と減少する場合もある。ここで、カウント値が減少する場合について説明する。
図８は、カウント値が減少する例について説明する図である。図の上側の斜線は、図７のＶＣＯ１４の特性を示し、下側の斜線は、ＶＣＯ１３の特性を示している。図の黒丸は、目標とするＶＣＯを示している。
斜線は、タイマカウンタ３１のカウント値がＣ６のときに分周クロックと基準クロックＲＥＦのカウント値の差が生じなかった場合、目標とするＶＣＯが入っている範囲を示している。つまり、目標とするＶＣＯが斜線の中に入っていれば、カウント値Ｃ６においては、分周クロックと基準クロックＲＥＦとのカウント値に差が生じない範囲を示している。
図７において、フェーズ２のとき（ＶＣＯ１４のとき）、カウント値Ｃ５で分周クロックと基準クロックＲＥＦのカウント値に差が生じていたにも拘らず、フェーズ３のとき、カウント値Ｃ６ではなく、カウント値Ｃ４で分周クロックと基準クロックＲＥＦのカウント値に差が生じている。つまり、フェーズが移行したにも拘らず、選択したＶＣＯと目標とするＶＣＯの周波数の差が開いたことを示す。これは、図８に示すように、目標とするＶＣＯがカウント値Ｃ６に入っていない場合に生じる。なお、カウント値が逆転するのは、上記例だけではなく、２分岐探索のシフトの各フェーズで起こりえる。例えば、ＶＣＯ８からスタートしてＶＣＯ９が目標とするＶＣＯの場合、シフト量＋４にしてＶＣＯ１２に移ると、シフト前（ＶＣＯ８からＶＣＯ９）よりも周波数が離れてしまう場合もある（ＶＣＯ１２からＶＣＯ９）。
この場合、図８に示すようにＶＣＯ１４の方が、ＶＣＯ１３より目標とするＶＣＯに近いにも拘らず、最終フェーズ３でＶＣＯ１３が選択されてしまう。そこで、クロック情報記憶部３８によって、現在選択されているＶＣＯの１つ前のＶＣＯと、そのときのカウント値とを記憶するようにし、クロック情報比較部３９によって、最終的に最適なＶＣＯとして選択されたＶＣＯの判定時間に用いられたカウント値と、クロック情報記憶部３８に記憶されている１つ前に選択されていたＶＣＯの判定時間に用いられたカウント値とを比較する。そして、カウント値の大きい方のＶＣＯを選択すべきＶＣＯとして判断する。図７の例では、ＶＣＯ１３が最終フェーズ３で選択されたＶＣＯであるが、前フェーズのＶＣＯ１４の方がＶＣＯ１３よりカウント値が大きいので、目標とするＶＣＯの周波数に近く、ＶＣＯ１４を選択すべきＶＣＯとして判断する。
次に、タイミングＴＢ３２のカウント値の決め方について説明する。図９は、カウント値の決め方を説明する表を示した図である。
図９に示す表５１は、選択されたＶＣＯと目標とするＶＣＯの周波数の差と、カウント値の例を示している。なお、表５１中のＭ＝２は、計数誤差マージン部２５の値が２であることを示し、選択されたＶＣＯと目標とするＶＣＯのカウント値の差が２以内であれば、選択されたＶＣＯと目標とするＶＣＯの周波数は、同じであると判断される（以下、同じであると判断するカウント値の差をマージンと呼ぶ）。また、選択されたＶＣＯと目標とするＶＣＯは非同期であるので、クロックの立上り、立下りによって、選択されたＶＣＯと目標とするＶＣＯのカウント値は、マージン２に対し±１ずれる場合がある。表５１中のＭ＝１、Ｍ＝３は、カウント値がマージン２に対し±１ずれたときの選択されたＶＣＯと目標とするＶＣＯの周波数の差を示している。
表５１より、例えば、タイマカウンタ３１のカウント値が１（Ｃ１）で、選択されたＶＣＯと目標とするＶＣＯのカウント値が３以上異なれば、２つのＶＣＯの周波数の差は、±１００．０ＫＨｚ以上離れていることが分かる。タイマカウンタ３１のカウント値が４（Ｃ２）で、選択されたＶＣＯと目標とするＶＣＯのカウント値が３以上異なれば、２つのＶＣＯの周波数の差は、±２９．４ＫＨｚ以上離れていることが分かる。
また、前述したように、選択されたＶＣＯと目標とするＶＣＯのカウント値は、マージン２に対し、±１ずれる場合がある。よって、タイマカウンタ３１のカウント値が１（Ｃ１）において、選択されたＶＣＯと目標とするＶＣＯのカウント値が３以上異なっていても、実際、選択されたＶＣＯと目標とするＶＣＯのカウント値が−１ずれている場合が生じ、この場合、２つのＶＣＯの周波数の差は、±５５．６ＫＨｚ以上離れていることが分かる。同様に、タイマカウンタ３１のカウント値が１（Ｃ１）で、選択されたＶＣＯと目標とするＶＣＯのカウント値が３以上異なっていても、実際、選択されたＶＣＯと目標とするＶＣＯのカウント値が＋１ずれている場合が生じ、この場合、２つのＶＣＯの周波数の差は、±３００．０ＫＨｚ以上離れていることが分かる。
図９に示す表５１のカウント値Ｃ１〜Ｃ５は、Ｍ＝１の周波数とＭ＝３の矢印で示す周波数が重ならないように決める必要がある。図１０は、カウント値の決め方を説明する図である。選択されたＶＣＯと目標とするＶＣＯのカウント値が１（Ｃ１）で異なれば、選択されたＶＣＯと目標とするＶＣＯの周波数の差は、マージン２に対し、カウント値が−１ずれていれば±５５．６ＫＨｚ以上である。マージン２に対し、カウント値がずれていなければ±１００．０ＫＨｚ以上である。マージン２に対し、カウント値が＋１ずれていれば、±３００．０ＫＨｚ以上である。
選択されたＶＣＯと目標とするＶＣＯのカウント値が４（Ｃ２）で異なれば、選択されたＶＣＯと目標とするＶＣＯの周波数の差は、マージン２に対し、カウント値が−１ずれていれば±１５．２ＫＨｚ以上である。マージン２に対し、カウント値がずれていなければ±２９．４ＫＨｚ以上である。マージン２に対し、カウント値が＋１ずれていれば、±５１．７ＫＨｚ以上である。
ここで、図１０に示すカウント値Ｃ２の５１．７ＫＨｚとカウント値Ｃ１の５５．６ＫＨｚとがオーバーラップするようにカウント値Ｃ２の値が決められていたとすると、そのオーバーラップする領域にあるＶＣＯは、例えば、カウント値Ｃ２の領域に近い周波数であるにも拘らず、±１のカウント値のずれによって、カウント値Ｃ１で目標となるＶＣＯとカウント値の差が２以上となる場合もある。従って、カウント値Ｃｎでのマージンに対する誤差が−１のときの周波数＞カウント値Ｃｎ＋１でのマージンに対する誤差が＋１のときの周波数となるようにカウント値Ｃｎを決め、非同期に起因する選択誤りがないように決める。
次に、判定方式について説明する。図１１は、判定方式を説明する図である。表５２の判定後シフト量は、フェーズ１〜３でのコードのシフト量を示している。判定時間は、ＶＣＯの選択にかかる時間を示しており、この欄の「動的」は、ＶＣＯの選択のための比較タイミングが動的であることを示している。なお、ｔｆの時間は、複数のＶＣＯの中で、一番周波数差が小さいＶＣＯ間でのカウント値に差が生じる時間である。例えば、図１７に示す一番下のＶＣＯと２番目のＶＣＯとのカウント値に差が生じる時間である。
図３のクロック選択回路１５では、選択したＶＣＯと目標とするＶＣＯの比較タイミングをタイミングＴＢ３２に示すカウント値に基づいて、動的に行う。従って、少なくとも、時間ｔｆ／ｎから時間ｔｆの範囲内に、そのフェーズにおける選択すべきＶＣＯが決まる。
途中判定の欄の「実施」は、選択したＶＣＯと目標とするＶＣＯの比較を動的に行うことを示している。なお、図１５に示したクロック選択回路１０５では、固定である。選択終了判定の欄の「可能」は、フェーズ１，２において、最終ラウンドまでいくと、最終フェーズ３まで飛び越えて処理を終了するということを示している。また、「実施」は、最終フェーズのカウント値Ｃｘと、その前のフェーズのカウント値Ｃｙを比較して、大きい方のフェーズのＶＣＯを選択するということを示している。
次に、図３のクロック選択回路１５の動作を、フローチャートを用いて説明する。図１２は、クロック選択回路の動作を示したフローチャートである。
ステップＳ１において、クロック選択回路１５のタイマカウンタ３１は、カウントを開始する。カウント値がタイミングＴＢ３２に示すカウント値Ｃ１〜Ｃｎになると、比較指示信号を比較部２４に出力する。なお、現在、クロック選択回路１５のフェーズは０であり、ＶＣＯ８を選択している。
比較部２４は、タイマカウンタ３１から比較指示信号を受けるたびに、選択しているＶＣＯ８の周波数が目標とするクロックの周波数より高いか低いか判断する。また、選択しているＶＣＯ８の周波数が目標とするクロックの周波数と同じであるか判断する。
カウント終了判定部２６は、比較部２４により分周クロックと基準クロックＲＥＦとのカウント値に差が生じたという判断がされた場合、または、カウント値に差が生じずタイミングＴＢ３２の最終のカウント値までカウントを行った場合、その旨の信号を終了状態判定部２７およびクロック情報記憶部３８に出力し、タイマカウンタ３１のカウントを終了させる。
終了状態判定部２７は、カウント終了判定部２６によるカウント値の更新の終了が、分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したのか、タイミングＴＢ３２のカウントを最終のカウント値まで行ったのか判断する。分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したと判断した場合は、フェーズ情報加算部２８にその旨を通知する。フェーズ情報加算部２８は、フェーズ情報部３０のフェーズ情報に１を加算する。一方、タイミングＴＢ３２の最終のカウント値までカウントを行ったために終了した場合は、最終フェーズ書き込み部２９にその旨を通知する。最終フェーズ書き込み部２９は、最終フェーズ３に１を加算した４をフェーズ情報部３０に書き込む。
ステップＳ２において、選択終了判定部３７は、フェーズ情報部３０のフェーズ情報が、１であるか判断する。つまり、フェーズ０からフェーズ１に移行したか、フェーズ情報部３０に４が書き込まれたか判断する。フェーズが１に移行していれば、ステップＳ３へ進む。フェーズが４であれば、ステップＳ１７へ進む。なお、フェーズが４の場合、クロック選択信号送出部３５は、ＶＣＯ８を選択したままである。
ステップＳ３において、クロック選択信号送出部３５は、比較部２４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ４へ進む。比較部２４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ５へ進む。
ステップＳ４において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが１で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋４シフトする。
ステップＳ５において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが１で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−４シフトする。
ステップＳ６において、クロック選択回路１５のタイマカウンタ３１は、０からカウントを始め、カウント値がタイミングＴＢ３２に示すカウント値Ｃ１〜Ｃｎになると、比較指示信号を比較部２４に出力する。なお、現在、クロック選択回路１５のフェーズは１であり、ＶＣＯ１２またはＶＣＯ４のいずれかを選択している。
比較部２４は、タイマカウンタ３１から比較指示信号を受けるたびに、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。また、選択しているＶＣＯの周波数が目標とするクロックの周波数と同じであるか判断する。
カウント終了判定部２６は、比較部２４により分周クロックと基準クロックＲＥＦとのカウント値に差が生じたという判断がされた場合、または、カウント値に差が生じずタイミングＴＢ３２の最終のカウント値までカウントがされた場合、その旨の信号を終了状態判定部２７およびクロック情報記憶部３８に出力し、タイマカウンタ３１のカウントを終了させる。
終了状態判定部２７は、カウント終了判定部２６によるカウント値の更新の終了が、分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したのか、カウントを最終のカウント値まで行ったのか判断する。分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したと判断した場合は、フェーズ情報加算部２８にその旨を通知する。フェーズ情報加算部２８は、フェーズ情報部３０のフェーズ情報に１を加算する。一方、カウントを最終のカウント値まで行ったために終了した場合は、最終フェーズ書き込み部２９にその旨を通知する。最終フェーズ書き込み部２９は、フェーズ情報部３０に４を書き込む。
ステップＳ７において、選択終了判定部３７は、フェーズ情報部３０のフェーズ情報が、２であるか判断する。つまり、フェーズ１からフェーズ２に移行したか、フェーズ情報部３０に４が書き込まれたか判断する。フェーズが２に移行していれば、ステップＳ８へ進む。フェーズが４であれば、ステップＳ１７へ進む。なお、フェーズが４の場合、クロック選択信号送出部３５は、ＶＣＯ４またはＶＣＯ１２を選択したままである。
ステップＳ８において、クロック選択信号送出部３５は、比較部２４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ９へ進む。比較部２４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ１０へ進む。
ステップＳ９において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが２で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋２シフトする。
ステップＳ１０において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが２で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−２シフトする。
ステップＳ１１において、クロック選択回路１５のタイマカウンタ３１は、０からカウントを始め、カウント値がタイミングＴＢ３２に示すカウント値Ｃ１〜Ｃｎになると、比較指示信号を比較部２４に出力する。なお、現在、クロック選択回路１５のフェーズは２であり、ＶＣＯ１０、ＶＣＯ１４、ＶＣＯ２、またはＶＣＯ６のいずれかを選択している。
比較部２４は、タイマカウンタ３１から比較指示信号を受けるたびに、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。また、選択しているＶＣＯの周波数が目標とするクロックの周波数と同じであるか判断する。
カウント終了判定部２６は、比較部２４により分周クロックと基準クロックＲＥＦとのカウント値に差が生じたという判断がされた場合、または、カウント値に差が生じずタイミングＴＢ３２の最終のカウント値までカウントが行われた場合、その旨の信号を終了状態判定部２７およびクロック情報記憶部３８に出力し、タイマカウンタ３１のカウントを終了させる。
終了状態判定部２７は、カウント終了判定部２６によるカウント値の更新の終了が、分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したのか、カウントを最終のカウント値まで行ったのか判断する。分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したと判断した場合は、フェーズ情報加算部２８にその旨を通知する。フェーズ情報加算部２８は、フェーズ情報部３０のフェーズ情報に１を加算する。一方、カウントを最終のカウント値まで行ったために終了した場合は、最終フェーズ書き込み部２９にその旨を通知する。最終フェーズ書き込み部２９は、フェーズ情報部３０に４を書き込む。
ステップＳ１２において、選択終了判定部３７は、フェーズ情報部３０のフェーズ情報が、３であるか判断する。つまり、フェーズ２からフェーズ３に移行したか、フェーズ４がフェーズ情報部３０に書き込まれたか判断する。フェーズが３に移行していれば、ステップＳ１３へ進む。フェーズが４であれば、ステップＳ１７へ進む。なお、フェーズが４の場合、クロック選択信号送出部３５は、選択していたＶＣＯをそのまま選択している。

ステップＳ１３において、クロック選択信号送出部３５は、比較部２４が、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断した場合、ステップＳ１４へ進む。比較部２４が選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断した場合、ステップＳ１５へ進む。
ステップＳ１４において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが３で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より低いと判断されているので、コードを＋１シフトする。
ステップＳ１５において、クロック選択信号送出部３５は、フェーズ情報部３０のフェーズ情報と比較部２４の比較結果に基づいて、シフトＴＢ３６からシフト量を取得する。フェーズが３で、選択しているＶＣＯの周波数が目標としているＶＣＯの周波数より高いと判断されているので、コードを−１シフトする。
ステップＳ１６において、クロック選択回路１５のタイマカウンタ３１は、０からカウントを始め、カウント値がタイミングＴＢ３２に示すカウント値Ｃ１〜Ｃｎになると、比較指示信号を比較部２４に出力する。なお、現在、クロック選択回路１５のフェーズは３である。
比較部２４は、タイマカウンタ３１から比較指示信号を受けるたびに、選択しているＶＣＯの周波数が目標とするクロックの周波数より高いか低いか判断する。また、選択しているＶＣＯの周波数が目標とするクロックの周波数と同じであるか判断する。
カウント終了判定部２６は、比較部２４により分周クロックと基準クロックＲＥＦとのカウント値に差が生じたという判断がされた場合、または、カウント値に差が生じずタイミングＴＢ３２で示される最終のカウント値までカウントを行った場合、その旨の信号を終了状態判定部２７およびクロック情報記憶部３８に出力し、タイマカウンタ３１のカウントを終了させる。
終了状態判定部２７は、カウント終了判定部２６によるカウント値の更新の終了が、分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したのか、カウントを最終のカウント値まで行ったのか判断する。分周クロックと基準クロックＲＥＦとのカウント値に差が生じたために終了したと判断した場合は、フェーズ情報加算部２８にその旨を通知する。フェーズ情報加算部２８は、フェーズ情報部３０のフェーズ情報に１を加算する。フェーズ情報は４となる。一方、カウントを最終のカウント値まで行ったために終了した場合は、最終フェーズ書き込み部２９にその旨を通知する。最終フェーズ書き込み部２９は、フェーズ情報部３０に４を書き込む。
ステップＳ１７において、フェーズ情報部３０のフェーズ情報は、４となっているので、選択終了判定部３７は、ＶＣＯの選択が終了したと判断できる。クロック情報比較部３９は、選択終了判定部３７により、ＶＣＯの選択が終了したと判断されると、最終的に最適なＶＣＯとして選択されたＶＣＯの判定時間に用いられたカウント値Ｃ１〜Ｃｎと、クロック情報記憶部３８に記憶されている１つ前に選択されていたＶＣＯの判定時間に用いられたカウント値Ｃ１〜Ｃｎとを比較する。そして、カウント値Ｃ１〜Ｃｎの大きい方のＶＣＯを最終的に選択すべきＶＣＯとして判断する。なお、クロック情報比較部３９は、１つ前に選択されていたＶＣＯが最適と判断した場合、そのＶＣＯを選択するようにクロック選択信号送出部３５に通知する。
このように、周波数の最も近い２つのＶＣＯのクロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力し、選択されているＶＣＯと目標とするＶＣＯのカウント値を比較するようにした。これにより、周波数の最も近い２つのＶＣＯのカウント差が生じる時間内に、選択されているＶＣＯと目標とするＶＣＯのカウント値に差が生じていれば、直ちに、次のＶＣＯを選択するので、複数のＶＣＯの中から最適なＶＣＯを効率的かつ短時間で選択することができる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
 符号の説明
１ クロック選択回路
１ａ 基準クロックカウンタ
１ｂ クロックカウンタ
１ｃ 指示信号出力部
１ｄ 比較部
１ｅ 選択部
２ 分周器
ＲＥＦ 基準クロック

Claims (10)

  1. 複数の異なる周波数のクロックの中から、分周後の周波数が基準クロックの周波数と同じになるように選択するクロック選択回路において、
    前記基準クロックをカウントする基準クロックカウンタと、
    選択され分周された前記クロックをカウントするクロックカウンタと、
    周波数の最も近い２つの前記クロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力する指示信号出力部と、
    前記比較指示信号に応じて、前記基準クロックカウンタと前記クロックカウンタのカウント値を比較する比較部と、
    前記比較部の比較結果に応じて、２分岐探索により前記クロックを選択する選択部と、
    を有することを特徴とするクロック選択回路。
  2. 前記選択部は、前記基準クロックカウンタと前記クロックカウンタの前記カウント値が異なる場合、前記２分岐探索により前記クロックを選択することを特徴とする請求項１記載のクロック選択回路。
  3. 前記選択部は、前記基準クロックカウンタと前記クロックカウンタの前記カウント値が同じである場合、前記２分岐探索による前記クロックの選択を終了することを特徴とする請求項１記載のクロック選択回路。
  4. １つ前に選択されていた前記クロックの前記カウント値が前記基準クロックカウンタの前記カウント値との間で予め定義された値以上の差が生じるまでの一致時間を記憶するクロック情報記憶部と、
    前記２分岐探索終了後、前記一致時間と、現在選択されている前記クロックの前記カウント値が前記基準クロックカウンタの前記カウント値との間で予め定義された値以上の差が生じるまでの現一致時間とを比較する一致時間比較部と、
    をさらに有し、
    前記選択部は、前記一致時間比較部の比較結果に応じて、１つ前に選択されていた前記クロックおよび現在選択されている前記クロックの一方を選択することを特徴とする請求項１記載のクロック選択回路。
  5. 前記選択部は、前記一致時間および前記現一致時間の長い方の前記クロックを選択することを特徴とする請求の範囲第４項記載のクロック選択回路。
  6. 前記比較指示信号を出力するタイミングは、前記クロックと前記基準クロックとが非同期であるために前記カウント値の差に誤差が生じても、前記比較部により適正に判断されるよう決められていることを特徴とする請求項１記載のクロック選択回路。
  7. 前記比較部は、前記カウント値の差が所定範囲内である場合、前記カウント値が同じであると判断することを特徴とする請求の範囲第１項記載のクロック選択回路。
  8. 前記分周の分周比は、外部から指示によって変更されることを特徴とする請求の範囲第１項記載のクロック選択回路。
  9. 複数の異なる周波数のクロックの中から、分周された基準クロックの周波数と同じになるように選択するクロック選択回路において、
    分周された前記基準クロックをカウントする基準クロックカウンタと、
    前記クロックをカウントするクロックカウンタと、
    周波数の最も近い２つの前記クロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力する指示信号出力部と、
    前記比較指示信号に応じて、前記基準クロックカウンタと前記クロックカウンタのカウント値を比較する比較部と、
    前記比較部の比較結果に応じて、２分岐探索により前記クロックを選択する選択部と、
    を有することを特徴とするクロック選択回路。
  10. 複数の電圧制御発振器から出力されるクロックの中から、分周後の周波数が基準クロックの周波数と同じになるように選択するシンセサイザにおいて、
    前記基準クロックをカウントする基準クロックカウンタと、
    選択され分周された前記クロックをカウントするクロックカウンタと、
    周波数の最も近い２つの前記クロックをカウントした場合にカウント差が生じる時間内において複数の比較指示信号を出力する指示信号出力部と、
    前記比較指示信号に応じて、前記基準クロックカウンタと前記クロックカウンタのカウント値を比較する比較部と、
    前記比較部の比較結果に応じて、２分岐探索により前記クロックを選択する選択部と、
    分周された前記クロックと前記基準クロックの位相差に応じて、選択された前記クロックを出力する前記電圧制御発振器の電圧を制御する電圧制御部と、
    を有することを特徴とするシンセサイザ。
JP2007514332A 2005-03-31 2005-03-31 クロック選択回路およびシンセサイザ Expired - Fee Related JP4260208B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/006355 WO2006114807A1 (ja) 2005-03-31 2005-03-31 クロック選択回路およびシンセサイザ

Publications (2)

Publication Number Publication Date
JPWO2006114807A1 JPWO2006114807A1 (ja) 2008-12-11
JP4260208B2 true JP4260208B2 (ja) 2009-04-30

Family

ID=37214447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514332A Expired - Fee Related JP4260208B2 (ja) 2005-03-31 2005-03-31 クロック選択回路およびシンセサイザ

Country Status (6)

Country Link
US (1) US7750747B2 (ja)
EP (1) EP1865603B1 (ja)
JP (1) JP4260208B2 (ja)
KR (1) KR100936201B1 (ja)
CN (1) CN101156317B (ja)
WO (1) WO2006114807A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置
KR101180144B1 (ko) * 2009-02-24 2012-09-05 광운대학교 산학협력단 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
FR2978258B1 (fr) * 2011-07-21 2013-08-30 Inside Secure Procede et circuit d'ajustement d'une frequence d'horloge
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
CN105634480B (zh) * 2015-12-21 2020-09-22 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
TWI700893B (zh) * 2019-07-01 2020-08-01 奕力科技股份有限公司 時間校正電路以及其時間校正方法
CN113160874B (zh) * 2021-04-23 2023-12-12 恒烁半导体(合肥)股份有限公司 一种分段式循环计数输出选择电路及其应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164373A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 位相同期回路装置
JP3291569B2 (ja) * 1993-08-30 2002-06-10 三菱電機株式会社 マイクロコンピュータ
JP3473004B2 (ja) * 1996-04-19 2003-12-02 株式会社富士通ゼネラル Ｐｌｌ回路
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
JP3761481B2 (ja) * 2002-03-26 2006-03-29 株式会社東芝 同期回路
US6707342B1 (en) 2002-04-02 2004-03-16 Skyworks Solutions, Inc. Multiple-VCO tuning
JP2003338754A (ja) * 2002-05-20 2003-11-28 Fujitsu Ltd Ｐｌｌ周波数シンセサイザの自己調整装置及びその方法
JP4288425B2 (ja) * 2004-03-29 2009-07-01 日本電気株式会社 Ｐｌｌ回路

Also Published As

Publication number Publication date
US20080042760A1 (en) 2008-02-21
EP1865603A4 (en) 2009-11-18
US7750747B2 (en) 2010-07-06
KR100936201B1 (ko) 2010-01-11
EP1865603A1 (en) 2007-12-12
CN101156317B (zh) 2011-03-23
EP1865603B1 (en) 2011-10-12
JPWO2006114807A1 (ja) 2008-12-11
KR20070106640A (ko) 2007-11-02
CN101156317A (zh) 2008-04-02
WO2006114807A1 (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4260208B2 (ja) クロック選択回路およびシンセサイザ
JP4649362B2 (ja) 発振器制御装置
US5694089A (en) Fast frequency switching synthesizer
US7405627B2 (en) PLL frequency synthesizer
US7486146B2 (en) Loop system capable of auto-calibrating oscillating frequency range and related method
CN103026627B (zh) 高速分频器及其分频方法
US8750448B2 (en) Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
JP3842227B2 (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
JP2001094419A (ja) Ｐｌｌ回路
JP2806239B2 (ja) 周波数シンセサイザ
KR100506908B1 (ko) 파형 선택을 위한 위상 에러 피드백을 가진 주파수 합성기
US6288614B1 (en) Phase-locked loop with improvements on phase jitter, MTIE tracking speed and locking speed
JP4807156B2 (ja) 電圧制御発振装置及びその制御方法
JPH1032486A (ja) 分数分周器及びｐｌｌ回路
JP3702126B2 (ja) ディジタルｐｌｌ装置及びそのディレイラインの制御方法
JP3797791B2 (ja) Ｐｌｌシンセサイザ発振器
JPH08102660A (ja) 信号変調回路
JP2002280897A (ja) フルディジタルｐｌｌ回路
JP2010050738A (ja) Ｐｌｌ周波数シンセサイザ
JP2004096470A (ja) 位相ロックドループ回路
JPH01188048A (ja) 位相制御回路
JP2011078075A (ja) 位相同期ループ回路および位相同期ループ回路の制御方法
JP2018061117A (ja) 周波数シンセサイザ
JP2006041816A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4260208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees