CN101156317B - 时钟选择电路及合成器 - Google Patents

时钟选择电路及合成器 Download PDF

Info

Publication number
CN101156317B
CN101156317B CN2005800493775A CN200580049377A CN101156317B CN 101156317 B CN101156317 B CN 101156317B CN 2005800493775 A CN2005800493775 A CN 2005800493775A CN 200580049377 A CN200580049377 A CN 200580049377A CN 101156317 B CN101156317 B CN 101156317B
Authority
CN
China
Prior art keywords
clock
frequency
count value
vco
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800493775A
Other languages
English (en)
Other versions
CN101156317A (zh
Inventor
丸谷正纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101156317A publication Critical patent/CN101156317A/zh
Application granted granted Critical
Publication of CN101156317B publication Critical patent/CN101156317B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种时钟选择电路及合成器，其中，该时钟选择电路在短时间内从多个时钟中选择接近基准时钟的频率的时钟。基准时钟计数器(1a)对所输入的基准时钟(REF)进行计数。时钟计数器(1b)对通过选择部(1e)选择并通过分频器(2)分频后的时钟进行计数。指示信号输出部(1c)在对频率最接近的两个时钟进行了计数时，在产生计数差的时间内输出多个比较指示信号。比较部(1d)根据比较指示信号，比较基准时钟计数器(1a)与时钟计数器(1b)的计数值。选择部(1e)根据比较部(1d)的比较结果，通过二分查找选择时钟。

Description

时钟选择电路及合成器
技术领域
本发明涉及一种时钟选择电路及合成器(synthesizer)，特别涉及从多个不同频率的时钟中选择使分频后的频率与基准时钟REF的频率相同的时钟的时钟选择电路、以及从由多个电压控制振荡器输出的时钟中选择使分频后的频率与基准时钟的频率相同的时钟的合成器。
背景技术
在电子集成电路的高功能化、高集成化的发展过程中，对一个芯片所要求的功能转向更高的方向。在以必要频率提供各种电路动作所需要的时钟的合成器中，也仍需要同时满足提供频率的宽频带化和频率间隔的狭小化、噪声特性的改善等多种要求。
在这种背景下，提出一种合成器，其在电路内准备多个时钟，自动从中选择最佳时钟，输出满足所期望的频率、噪声特性的时钟(例如参照专利文献1)。
图13是以往的合成器的方框结构图。如图所示，合成器100具有相位比较器101、LPF(Low Pass Filter：低通滤波器)102、电压控制振荡器(以下称为VCO：Voltage Controlled Oscillator)组103、分频器104、和时钟选择电路105。
相位比较器101例如被输入从晶体振荡器输出的基准时钟REF、和从分频器104输出的分频时钟。相位比较器101检测所输入的基准时钟REF与分频时钟之间的相位差，输出相位差信号。LPF102仅使从相位比较器101输出的相位差信号的低频部分通过，向VCO组103输出对应于相位差的电压。
VCO组103具有多个VCO(图中所示的VCO1～VCO15表示赋予给VCO组103具有的VCO的名称。VCO具有2N-1个，此处设为具有15个。)。VCO组103的VCO由时钟选择电路105选择，所选择的VCO将与从LPF102输出的电压对应的频率的时钟CLK输出到外部和分频器104。分频器104将从VCO组103输出的时钟分频。分频器104的分频比根据来自外部的指示而变更。
时钟选择电路105被输入基准时钟REF和分频时钟。时钟选择电路105选择VCO组103的VCO，使从分频器104输出最佳频率的分频时钟。即，时钟选择电路105根据分频器104的分频比，选择基准时钟REF和分频时钟之间的频率差为最小的VCO。
下面，具体说明时钟选择电路105对VCO进行的选择。图14是说明时钟选择电路对VCO进行的选择的图。图中的斜线表示VCO组103的VCO1～15的特性。图中最下方的斜线表示VCO1的特性，最上方的斜线表示VCO15的特性。并且，图中示出的目标表示针对所设定的分频比应该选择的VCO。即，在选择了作为目标的VCO时，从分频器104输出的分频时钟成为最接近基准时钟REF的频率的分频时钟。另外，时钟选择电路105根据代码选择VCO1～15。代码的值与VCO1～15的序号成正比。
时钟选择电路105首先利用代码8选择作为VCO1～15的中心的VCO8(图中白圆圈)。并且，判断作为目标的VCO的时钟(基准时钟REF)相对于所选择的VCO8的时钟的频率(从分频器104输出的分频时钟的频率)是高还是低，根据判断结果使代码改变±4。以后同样地判断作为目标的VCO的时钟相对于所选择的VCO是高还是低，并使代码改变±2、±1，随着变更所选择的VCO，从而到达作为目标的VCO(二分查找方式)。
例如，在图14中，相对于VCO8的时钟的频率，作为目标的时钟的频率高。因此，时钟选择电路105使代码改变+4。由此，选择VCO12。然后，由于作为目标的时钟高于VCO12的时钟的频率，所以时钟选择电路105使代码改变+2。由此，选择VCO14。然后，由于作为目标的时钟低于VCO8的时钟的频率，所以时钟选择电路105使代码改变-1。由此，选择VCO13。这样，可以选择作为目标的VCO。
下面，具体说明时钟选择电路105。
图15是以往的时钟选择电路的电路图。如图所示，时钟选择电路105具有计数器111、112、差分计算部113、比较部114、计数误差界限部115、相位信息加算部116、相位信息部117、定时器计数器118、定时TB(TB：表)119、相位变更部12、复位信号输出部121、时钟选择信号发送部122、改变TB123、选择结束判定部124和最佳时钟信息输出部125。另外，图中示出图13所示的分频器104、VCO组103和基准时钟REF。
计数器111对从分频器104输出的分频时钟进行计数。计数器112对基准时钟REF进行计数。差分计算部113获取通过计数器111、112计数出的分频时钟与基准时钟REF之间的计数值差分。
比较部114从定时器计数器118接收到比较指示信号时，根据差分计算部113输出的差分值，进行分频时钟与基准时钟REF的计数值(频率)的大小比较和是否相等的比较。比较部114在差分值在计数误差界限部115指示的值以内时，判断计数器111、112的计数值相等。这是因为基准时钟REF与分频时钟不同步，有时上升沿和下降沿定时不同，使得计数值产生误差。
相位信息加算部116在从比较部114输出比较结果时，将相位信息部117保存的相位信息加1。相位信息表示分频时钟与基准时钟REF的比较属于二分查找方式的哪个阶段，并且也表示VCO的切换进行了几次。另外，代码8时的相位信息为0，代码改变了±4时的相位信息为1，代码改变了±2时的相位信息为2，代码改变了±1时的相位信息为3。
定时器计数器118在从复位信号输出部121输出复位信号时，与基准时钟REF同步地从0开始对计数值进行向上计数。并且，在计数值与定时TB119所示的值相等时，向比较部114输出比较指示信号。
定时TB119存储对应于相位信息的计数值。例如，相位信息为0时的计数值保存为W，相位信息为1时的计数值保存为W，…，相位信息为n时的计数值保存为W，在每个相位中以相等间隔的时间输出比较指示信号。该时间间隔被确定为使得在频率相邻的VCO之间计数值出现差异。即，根据相位选择VCO，即使与作为目标的VCO相邻时，也确定为使计数器111、112的计数值出现差异的时间。
相位变更部120在相位信息部117的相位信息被更新时，将该情况的信号输出给复位信号输出部121、时钟选择信号发送部122和选择结束判定部124。复位信号输出部121接收来自相位变更部120的信号，将复位信号输出给计数器111、112和定时器计数器118。由此，计数器111、112和定时器计数器118将计数值复位为0。时钟选择信号发送部122接收到来自相位变更部120的信号时，参照改变TB123，根据相位信息与比较部114的比较结果，获取代码的应该改变的量。在该变TB123中存储有对应于相位信息的代码的改变量。例如，在相位为1时存储为±4，在相位为2时存储为±2，在相位为3时存储为±1。
相位信息的初始值为0，时钟选择信号发送部122输出代码8，以使选择出中心的VCO8。因此，在从比较部114输出比较结果时，相位信息为1，时钟选择信号发送部122根据比较结果和相位信息，使代码改变+4或-4。以后，代码继续改变，以便选择作为目标的VCO。
选择结束判定部124判断相位信息部117的相位信息是否是对最终的相位信息值加1后所得的值，并判定VCO的选择是否已结束。例如，根据上述示例假设VCO的数为15时，相位信息为3，结束VCO的选择。因此，只要相位信息部117的相位信息为4，选择结束判定部124就判断VCO的选择结束。最佳时钟信息输出部125接收到选择结束判定部124的判断，向外部输出表示最佳VCO的选择已结束的信号。另外，在图13的时钟选择电路105中省略了该信息的输出。
下面，使用流程图说明图15中的时钟选择电路105的动作。图16是表示时钟选择电路的动作的流程图。
在步骤S111，时钟选择电路105的定时器计数器118开始计数。在计数值成为定时TB119中对应于相位1的值时，向比较部114输出比较指示信号。另外，当前时钟选择电路105的相位为0，选择VCO8。
比较部114从定时器计数器118接收到比较指示信号时，判断所选择的VCO8的频率(计数值)相比于作为目标的时钟的频率(计数值)是高还是低。相位信息加算部116向相位信息部117的相位信息0加1。
在步骤S112，时钟选择信号发送部122在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S113。在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S114。
在步骤S113，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为1，并且判断为所选择的VCO的频率比作为目标的VCO的频率低，所以使代码改变+4。
在步骤S114，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为1，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-4。
在步骤S115，时钟选择电路105的定时器计数器118在计数值成为对应于定时TB119中的相位2的值时，向比较部114输出比较指示信号。另外，当前时钟选择电路105的相位为1。
比较部114从定时器计数器118接收到比较指示信号时，判断所选择的VCO的频率相对于作为目标的时钟的频率是高还是低。相位信息加算部116向相位信息部117的相位信息1加1。
在步骤S116，时钟选择信号发送部122在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S117。在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S118。
在步骤S117，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为2，并且判断为所选择的VCO的频率比作为目标的VCO的频率低，所以使代码改变+2。
在步骤S118，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为2，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-2。
在步骤S119，时钟选择电路105的定时器计数器118在计数值成为对应于定时TB119中的相位3的值时，向比较部114输出比较指示信号。另外，当前时钟选择电路105的相位为2。
比较部114从定时器计数器118接收到比较指示信号时，判断所选择的VCO的频率相比于作为目标的时钟的频率是高还是低。相位信息加算部116向相位信息部117的相位信息2加1。
在步骤S120，时钟选择信号发送部122在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S121。在比较部114判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S122。
在步骤S121，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为3，并且判断为所选择的VCO的频率比作为目标的VCO的频率低，所以使代码改变+1。
在步骤S122，时钟选择信号发送部122根据相位信息部117的相位信息和比较部114的比较结果，从改变TB123获取改变量。由于相位为3，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-1。
在步骤S123，时钟选择电路105的定时器计数器118在计数值成为对应于定时TB119中的相位4的值时，向比较部114输出比较指示信号。另外，当前时钟选择电路105的相位为3。
比较部114从定时器计数器118接收到比较指示信号时，判断所选择的VCO的频率相比于作为目标的时钟的频率是高还是低。相位信息加算部116向相位信息部117的相位信息3加1。
由于相位信息为4，所以选择结束判定部124判断为VCO的选择结束。相位变更部120在相位信息为4时，控制时钟选择信号发送部122，使其不选择新的VCO。
这样，时钟选择电路105选择最佳的VCO。
下面，说明图13中的VCO组103的特性。VCO组103根据噪声特性的优先性，使用LC振荡器型的VCO。VCO组103通过利用代码切换多个电容器，实现多个VCO(多个时钟源)。但是，由于频率和电容之间的关系是非线性的，所以VCO的间隔并不是图14所示的相等间隔。
图17是说明VCO组的VCO的特性的图。图中的斜线表示VCO组103的频率特性。如图所示，频率越低的时钟，时钟的间隔越小。另外，根据最狭小的频率间隔(把其设为fg_min)，确定用于比较所选择的VCO与作为目标的VCO的比较时间(1/fg_min)。为了从2N-1个VCO中选择作为目标的VCO，需要进行N次判定，所以一直到选择VCO之前的时间为N/fg_min。
专利文献1：日本特开2001-339301号公报
但是，以往如上面所述，每隔一定时间进行所选择的VCO的频率与作为目标的时钟(VCO)的频率之间的比较。并且，当经过在频率相邻的VCO之间计数值出现差异的时间后，比较所选择的VCO与作为目标的VCO。因此，所选择的VCO与作为目标的VCO大幅偏离，即使计数值马上产生差异，也无法进行比较，存在需要无端浪费选择最佳VCO的时间的问题。
并且，如在图17中说明的那样，在VCO的特性不是相等间隔时，必须设定频率间隔最小的VCO之间的比较时间。因此，所选择的VCO与作为目标的VCO大幅偏离，即使计数值马上产生差异，也无法进行比较，存在需要无端浪费选择最佳VCO的时间的问题。
发明内容
本发明就是鉴于上述情况而提出的，其目的在于，提供一种可以在短时间内从多个时钟中选择最佳时钟的时钟选择电路及合成器。
为了解决上述问题，本发明提供一种时钟选择电路1，其从图1所示的多个不同频率的时钟中选择出使分频后的频率与基准时钟REF的频率相同的时钟，该时钟选择电路1的特征在于，该时钟选择电路1具有：对基准时钟REF进行计数的基准时钟计数器1a；对从所述时钟中选择并分频的分频时钟进行计数的时钟计数器1b；指示信号输出部1c，其在对频率最接近的两个分频时钟进行计数的情况下，在产生计数差的时间内输出多个比较指示信号；比较部1d，其根据比较指示信号，对基准时钟计数器1a与时钟计数器1b的计数值进行比较；以及选择部1e，其根据比较部1d的比较结果，通过二分查找来选择时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。
根据这种时钟选择电路1，在对频率最接近的两个时钟进行计数的情况下，在产生计数差的时间内输出多个比较指示信号，对时钟与基准时钟REF的计数值进行比较。由此，在频率最接近的两个时钟产生计数差的时间内，只要基准时钟与时钟的计数值产生差异，就能马上选择时钟。
本发明还提供一种时钟选择电路，该时钟选择电路从多个不同频率的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该时钟选择电路的特征在于，该时钟选择电路具有：对分频后的所述基准时钟进行计数的基准时钟计数器；对所述时钟进行计数的时钟计数器；指示信号输出部，其在对频率最接近的两个所述时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；以及选择部，其根据所述比较部的比较结果，通过二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。在本发明的时钟选择电路中，在对频率最接近的两个时钟进行计数的情况下，在产生计数差的时间内输出多个比较指示信号，对时钟与基准时钟REF的计数值进行比较。由此，在频率最接近的两个时钟产生计数差的时间内，只要基准时钟与时钟的计数值产生差异，就能马上选择时钟，所以能够在短时间内从多个时钟中选择最佳时钟。
另外，本发明还提供一种合成器，该合成器从由多个电压控制振荡器输出的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该合成器的特征在于，该合成器具有：对所述基准时钟进行计数的基准时钟计数器；对从所述时钟中选择并分频的分频时钟进行计数的时钟计数器；指示信号输出部，其在对频率最接近的两个所述分频时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；选择部，其根据所述比较部的比较结果，通过二分查找来选择所述时钟；以及电压控制部，其根据分频后的所述时钟与所述基准时钟之间的相位差，控制用于输出所选择的所述时钟的所述电压控制振荡器的电压，其中，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。
本发明的上述及其他目的、特征和优点，根据表示作为本发明示例的优选实施方式的附图及以下相关说明将更加明确。
附图说明
图1是表示时钟选择电路的概况的图。
图2是适用了时钟选择电路的合成器的方框结构图。
图3是时钟选择电路的电路图。
图4是表示定时TB的数据结构示例的图。
图5是表示改变TB的数据结构示例的图。
图6是说明比较部的比较定时的图。
图7是说明时钟信息存储部和时钟信息比较部的图。
图8是说明计数值减少的示例的图。
图9是表示用于说明计数值的确定方法的表的图。
图10是说明计数值的确定方法的图。
图11是说明判定方式的图。
图12是表示时钟选择电路的动作的流程图。
图13是以往的合成器的方框结构图。
图14是说明时钟选择电路对VCO进行的选择的图。
图15是以往的时钟选择电路的电路图。
图16是表示时钟选择电路的动作的流程图。
图17是说明VCO组的VCO特性的图。
符号说明
1时钟选择电路；1a基准时钟计数器；1b时钟计数器；1c指示信号输出部；1d比较部；1e选择部；2分频器；REF基准时钟。
具体实施方式
以下，参照附图具体说明本发明的原理。
图1是表示时钟选择电路的概况的图。时钟选择电路1具有基准时钟计数器1a、时钟计数器1b、指示信号输出部1c、比较部1d和选择部1e。时钟选择电路1从多个不同频率的时钟中选择出使分频后的频率与基准时钟REF的频率相同的时钟。
基准时钟计数器1a对所输入的基准时钟REF进行计数。时钟计数器1b对通过选择部1e选择并通过分频器2分频后的时钟进行计数。指示信号输出部1c在对频率最接近的两个时钟进行计数时，在产生计数差的时间内输出多个比较指示信号。比较部1d根据比较指示信号，比较基准时钟计数器1a与时钟计数器1b的计数值。选择部1e根据比较部1d的比较结果，通过二分查找来选择时钟。
这样，在对频率最接近的两个时钟进行计数时，在产生计数差的时间内输出多个比较指示信号，比较时钟与基准时钟REF的计数值。由此，在频率最接近的两个时钟产生计数差的时间内，只要基准时钟与时钟的计数值产生差异，就能马上选择下一时钟，所以能够在短时间内从多个时钟中选择出最佳时钟。
下面，参照附图具体说明本发明的实施方式。
图2是适用了时钟选择电路的合成器的方框结构图。如图所示，合成器10具有相位比较器11、LPF12、VCO组13、分频器14、和时钟选择电路15。
相位比较器11例如被输入从晶体振荡器输出的基准时钟REF、和从分频器14输出的分频时钟。相位比较器11检测出所输入的基准时钟REF与分频时钟之间的相位差，输出相位差信号。LPF12仅使从相位比较器11输出的相位差信号的低频部分通过，向VCO组103输出对应于相位差的电压。
VCO组13具有多个VCO(图中所示的VCO1～VCO15表示赋予给VCO组13所具有的VCO的名称。VCO具有2N-1个，此处设为具有15个。)。VCO组13的VCO由时钟选择电路15选择，所选择的VCO将与从LPF12输出的电压对应的频率的时钟CLK输出到外部和分频器14。分频器14将从VCO组13输出的时钟分频。分频器14的分频比根据来自外部的指示而变更。另外，分频器14根据目的可以配置在基准时钟REF侧，也可以紧挨VCO组13配置在其后面。
时钟选择电路15被输入基准时钟REF和分频时钟。时钟选择电路15选择VCO组13的VCO，使从分频器14输出最佳频率的分频时钟。即，时钟选择电路15根据分频器14的分频比，选择基准时钟REF和分频时钟之间的频率差为最小的VCO。另外，在分频器14配置在基准时钟REF侧时，时钟选择电路15选择分频后的基准时钟与时钟CLK之间的频率差为最小的VCO。
合成器10例如适用于电视机的选台。根据频道波束选择某一个VCO，另外通过VCO的电压控制，输出与根据频道波束成为目标的频道对应的时钟CLK。即，在选择频道后，对分频器14设定对应于该频道的分频比，通过时钟选择电路15选择合适的VCO。另外，进一步控制所选择的VCO的电压，输出作为目标的时钟CLK。另外，关于VCO的选择，如在图14中说明的那样，通过二分查找方式选择作为目标的VCO。
下面具体说明时钟选择电路15。
图3是时钟选择电路的电路图。如图所示，时钟选择电路15具有计数器21、22、差分计算部23、比较部24、计数误差界限部25、计数结束判定部26、结束状态判定部27、相位信息加算部28、最终相位写入部29、相位信息部30、定时器计数器31、定时TB32、相位变更部33、复位信号输出部34、时钟选择信号发送部35、改变TB36、选择结束判定部37、时钟信息存储部38、时钟信息比较部39和最佳时钟信息输出部40。另外，图中示出图2所示的分频器14、VCO组13和基准时钟REF。
计数器21对从分频器14输出的分频时钟进行计数。计数器22对基准时钟REF进行计数。差分计算部23获取通过计数器21、22进行计数的分频时钟与基准时钟REF之间的计数值差分。
比较部24从定时器计数器31接收到比较指示信号时，根据差分计算部23输出的差分值，进行分频时钟的频率与基准时钟REF的频率的大小比较和是否相等的比较。比较部24在差分值在计数误差界限部25指示的值以内时，判断为计数器21、22的计数值相等。这是因为基准时钟REF与分频时钟不同步，有时上升沿和下降沿定时不同，使得计数值产生误差。
计数结束判定部26在通过比较部24进行了分频时钟与基准时钟REF之间的计数值产生差异的判断时，或者进行计数直到计数值不产生差异并成为定时TB32表示的最终计数值时，将表示该情况的信号输出给结束状态判定部27和时钟信息存储部38，结束定时器计数器31的计数。
结束状态判定部27判断出计数结束判定部26的计数值更新的结束是由于分频时钟与基准时钟REF的计数值产生差异而结束的、还是进行计数直到最终计数值而结束的。在判断为由于分频时钟与基准时钟REF的计数值产生差异而结束时，将该情况通知给相位信息加算部28。相位信息加算部28将相位信息部30的相位信息加1。另一方面，在由于进行计数直到最终计数值而结束的情况下，将该情况通知给最终相位写入部29。最终相位写入部29将对最终相位加1后的值写入相位信息部30。例如，假设相位为0到3。在相位为1时，在定时器计数器31由于进行计数直到最终计数值而结束的情况下，最终相位写入部29将对最终相位3加1后的4写入相位信息部30。
即，由于当前选择的VCO不是合适的VCO，所以在分频时钟与基准时钟REF的计数值产生差异的情况下，相位被加1，并转入下一个相位以选择更加合适的VCO。另一方面，在反复计数预定时间后分频时钟与基准时钟REF的计数值也未产生差异的情况下，判断为选择了合适的VCO，将对最终相位加1后的值写入相位信息部30。
在从复位信号输出部34输出复位信号后，定时器计数器31从0开始对计数值进行向上计数。并且，在计数值与定时TB32所示的值相等时，向比较部24输出比较指示信号。
具体说明定时TB32。图4是表示定时TB的数据结构示例的图。如图所示，在定时TB32中存储有供定时器计数器31参照的计数值C1～Cn。
定时器计数器31在计数值为C1、C2、…、Cn时，输出比较指示信号。计数值C1～Cn满足C1＜C2＜…＜Cn-1＜Cn的关系。该计数值被确定为在计数了频率最接近的两个VCO的时钟时，使在计数值出现差异的时间内输出多个比较指示信号。因此，例如在与目标VCO相邻的VCO被选择并通过计数器21、22计数的情况下，在计数值出现差异的期间输出多个比较指示信号。并且，输出比较指示信号的定时被确定为，即使由于分频时钟与基准时钟REF非同步、使得计数器21、22的计数值产生误差时，比较部24也能够正确比较分频时钟与基准时钟REF的频率高低。
返回图3的说明。相位变更部33在相位信息部30的相位信息被更新时，将表示该情况的信号输出给复位信号输出部34、时钟选择信号发送部35和选择结束判定部37。复位信号输出部34接收到来自相位变更部33的信号，向计数器21、22和定时器计数器31输出复位信号。由此，计数器21、22和定时器计数器31将计数值复位为0。时钟选择信号发送部35接收到来自相位变更部33的信号时，参照改变TB36，根据相位信息和比较部24的比较结果，获取应该变更代码的改变量。
具体说明改变TB36。图5是表示改变TB的数据结构示例的图。如图所示，在改变TB36中存储有对应于相位的改变量。在图示的示例中，相位为1时的改变量被存储为±S1，相位为2时的改变量被存储为±S2，相位为p时的改变量被存储为±Sp。并且，具有Sp/Sp-1＝Sp-1/Sp-2＝…＝S2/S1＝1/2的关系。另外，以下，假设，相位1～相位3的改变量±4、±2、±1被存储在改变TB36中。按照上面所述的方式，以逐次改变Sp/Sp-1＝1/2的形式从多个选择项中缩小选择项的方法，作为二分查找法已被公知。例如，如果VCO组不是2N-1个，则调整将要变更的值。
相位信息的初始值为0，时钟选择信号发送部35输出代码8，使得选择中心的VCO8。因此，在从比较部24输出比较结果后，相位信息为1，时钟选择信号发送部35根据比较结果和相位信息1，使代码改变+4或-4。以后，代码继续改变，以使VCO符合作为目标的频率。
选择结束判定部37判断相位信息部30的相位信息是否是向最终的相位值加1后的值，并判定最佳VCO的选择是否已结束。例如，根据上述示例假设VCO的数为15时，相位信息为3，VCO的选择结束。因此，只要相位信息部30的相位信息是向表示选择的最终阶段的3加1后的4，选择结束判定部37就判断为VCO的选择结束。
时钟信息存储部38存储当前选择的VCO的前一个VCO的序号、和被用于该VCO的比较定时的计数值。
时钟信息比较部39在通过选择结束判定部37判断为VCO的选择结束时，比较下述两种计数值C1～Cn：一种计数值C1～Cn用于最终被选择为最佳VCO的VCO的判定时间；另一种计数值C1～Cn用于存储在时钟信息存储部38中的前一个被选择的VCO的判定时间。并且，将计数值C1～Cn中大的一方的VCO判断为应该选择的VCO。另外，时钟信息比较部39在判断为前一个被选择的VCO是最佳VCO时，通知时钟选择信号发送部35选择该VCO。
最佳时钟信息输出部40接收到时钟信息比较部39的判断，向外部输出最佳VCO的选择已结束的信号。另外，在图2的时钟选择电路15中，省略了该信息的输出。
下面，说明比较部24的比较定时。图6是说明比较部的比较定时的图。图中的(A)表示图3中的比较部24的比较定时，图中的(B)表示图15中的比较部114的比较定时。图中的(A)、(B)中示出的黑圆圈和白圆圈表示比较部24、114的比较定时，黑圆圈表示选择了VCO时的定时，白圆圈表示没有选择VCO而只进行比较的定时。
如图中的(A)所示，比较部24从定时器计数器31接收比较指示信号，在图示的定时进行分频时钟与基准时钟REF的计数值的大小比较及是否相等的比较。比较定时根据定时TB32的计数值C1、C2～Cn确定。因此，如果根据图中的(A)示出的最左侧的黑圆圈，判断为在第4次比较定时、分频时钟与基准时钟REF的计数值相等，则在该时刻选择新的VCO，并转入下一个相位，再次在计数值C1、C2～Cn的定时进行比较。
另一方面，在图中的(B)所示的以往的比较部114中，在被设定为分频时钟与基准时钟REF的计数值必定产生差异的一定的比较定时进行比较，选择新的VCO。因此，在比较定时之前，实际上分频时钟与基准时钟REF的计数值产生差异时，也不选择新的VCO。因此，选择最佳VCO需要时间。对此，比较部24在图(B)的比较定时之间也进行多次比较，在分频时钟与基准时钟REF的计数值产生差异的时刻，选择新的VCO，并转入下一个相位。由此，可以在短时间内选择最佳VCO。
下面，说明时钟信息存储部38和时钟信息比较部39。图7是说明时钟信息存储部和时钟信息比较部的图。图中所示的(C1)、(C3)、(C5)、(C4)表示定时TB32的计数值，表示分频时钟与基准时钟REF的计数值产生差异时的定时器计数器31的计数值。图中示出的8、12、14、13表示选择VCO的代码序号。初始值为8，以后每当相位转移时，代码变化为+4、+2、-1，选择作为目标的VCO13。
一般，随着所选择的VCO接近作为目标的VCO，计数值C1、C2、…、Cn的值增大。这是因为随着所选择的VCO接近作为目标的VCO的频率，计数值产生差异需要时间。但是，如图7所示，尽管计数值增大为C1、C3、C5，有时计数值减少为C4。在此说明计数值减少的情况。
图8是说明计数值减少的示例的图。图中上侧的斜线表示图7中的VCO14的特性，下侧的斜线表示VCO13的特性。图中的黑圆圈表示作为目标的VCO。
斜线表示在定时器计数器31的计数值为C6时分频时钟与基准时钟REF的计数值没有产生差异的情况下，作为目标的VCO所在的范围。即，表示如果作为目标的VCO进入斜线之中，则在计数值C6中分频时钟与基准时钟REF的计数值没有产生差异的范围。
在图7中，尽管在相位为2时(VCO14时)，在计数值C5中分频时钟与基准时钟REF的计数值产生差异，但在相位为3时，不是在计数值C6，而是在计数值C4中分频时钟与基准时钟REF的计数值产生差异。即，表示尽管相位已转移，但所选择的VCO与作为目标的VCO的频率出现差异。这在如图8所示的作为目标的VCO没有进入计数值C6的情况下产生。另外，计数值反转不限于上述示例，在二分查找中改变的各个相位中也有可能产生。例如，在从VCO8开始，VCO9为目标的VCO的情况下，在设定改变量+4并转入VCO12时，有时频率将偏离改变前(从VCO8到VCO9)的状态(从VCO12到VCO9)。
该情况下，如图8所示，尽管VCO14比VCO13更接近作为目标的VCO，但在最终相位为3而选择了VCO13。因此，利用时钟信息存储部38存储当前选择的VCO的前一个VCO与此时的计数值，利用时钟信息比较部39比较下述两种计数值：一种计数值用于最终被选择为最佳VCO的VCO的判定时间；另一种计数值用于存储在时钟信息存储部38中的前一个被选择的VCO的判定时间。并且，将计数值中大的一方的VCO判断为应该选择的VCO。在图7的示例中，VCO13是在最终相位为3而选择的VCO，但由于前一个相位的VCO14的计数值大于VCO13，所以更接近作为目标的VCO的频率，将VCO14判断为应该选择的VCO。
下面，说明定时TB32的计数值的确定方法。图9是表示用于说明计数值的确定方法的表的图。
图9所示的表51表示所选择的VCO与作为目标的VCO的频率差及计数值的示例。另外，表51中的M＝2表示计数误差界限部25的值为2，如果所选择的VCO与作为目标的VCO的计数值的差异在2以内，则判断为所选择的VCO与作为目标的VCO的频率相同(以下把判断为相同的计数值的差异称为界限)。并且，由于所选择的VCO与作为目标的VCO不同步，所以根据时钟的上升沿、下降沿，所选择的VCO与作为目标的VCO的计数值有时相对于界限2偏离±1。表51中的M＝1、M＝3表示计数值相对于界限2偏离±1时选择的VCO与作为目标的VCO的频率差异。
根据表51可知，例如，如果定时器计数器31的计数值为1(C1)，所选择的VCO与作为目标的VCO的计数值相差3以上，则两个VCO的频率差异相差±100.0KHz以上。如果定时器计数器31的计数值为4(C2)，所选择的VCO与作为目标的VCO的计数值相差3以上，则两个VCO的频率差异相差±29.4KHz以上。
并且，如前面所述，所选择的VCO与作为目标的VCO的计数值有时相对于界限2偏离±1。因此，在定时器计数器31的计数值为1(C1)时，即使所选择的VCO与作为目标的VCO的计数值相差3以上，实际上产生所选择的VCO与作为目标的VCO的计数值相差-1的情况，该情况下可知两个VCO的频率差异相差±55.6KHz以上。同样，即使在定时器计数器31的计数值为1(C1)，所选择的VCO与作为目标的VCO的计数值相差3以上，实际上也仍产生所选择的VCO与作为目标的VCO的计数值相差+1的情况，该情况下可知两个VCO的频率差异相差±300.0KHz以上。
图9所示的表51的计数值C1～C5需要确定为使M＝1的频率与利用M＝3的箭头表示的频率不重叠。图10是说明计数值的确定方法的图。如果所选择的VCO与作为目标的VCO的计数值相差1(C1)，则所选择的VCO与作为目标的VCO的频率差异在计数值相对于界限2偏离-1时为±55.6KHz以上。在计数值相对于界限2没有偏离时为±100.0KHz以上。在计数值相对于界限2偏离+1时为±300.0KHz以上。
如果所选择的VCO与作为目标的VCO的计数值相差4(C2)，则所选择的VCO与作为目标的VCO的频率差异在计数值相对于界限2偏离-1时为±15.2KHz以上。在计数值相对于界限2没有偏离时为±29.4KHz以上。在计数值相对于界限2偏离+1时为±51.7KHz以上。
在此，如果将计数值C2的值确定为使图10所示的计数值C2的51.7KHz与计数值C1的55.6KHz重叠，则在该重叠区域中的VCO例如尽管是接近计数值C2的区域的频率，但由于计数值相差±1，有时在计数值C1中作为目标的VCO与计数值的差异达到2以上。因此，确定计数值Cn，使计数值Cn时、相对于界限的误差为-1时的频率＞计数值Cn+1时、相对于界限的误差为+1时的频率，并且使不存在因不同步引起的错误选择。
下面说明判定方式。图11是说明判定方式的图。表52的判定后改变量表示相位1～3处的代码的改变量。判定时间表示VCO的选择所花费的时间。该栏中的“动态”表示用于选择VCO的比较定时是动态的。另外，tf的时间指在多个VCO中频率差异最小的VCO之间的计数值产生差异的时间。例如，指图17所示的最下侧VCO与第2个VCO的计数值产生差异的时间。
在图3所示的时钟选择电路15中，使所选择的VCO与作为目标的VCO的比较定时根据定时TB32表示的计数值动态变化。因此，至少在时间tf/n到时间tf的范围内确定该相位的应该选择的VCO。
中途判定栏中的“实施”表示动态进行所选择的VCO与作为目标的VCO的比较。另外，在图15所示的时钟选择电路105中为固定方式。选择结束判定栏中的“可以”表示在相位1、2中到达最终圆圈时跳越到最终相位3而结束处理。并且，“实施”表示比较最终相位的计数值Cx与此前相位的计数值Cy，选择大的一方相位的VCO。
下面，使用流程图说明图3中的时钟选择电路15的动作。图12是表示时钟选择电路的动作的流程图。
在步骤S1，时钟选择电路15的定时器计数器31开始计数。在计数值成为定时TB32所示的计数值C1～Cn时，向比较部24输出比较指示信号。另外，当前时钟选择电路15的相位为0，选择VCO8。
每当从定时器计数器31接收到比较指示信号时，比较部24判断所选择的VCO8的频率相比于作为目标的时钟的频率是高还是低。并且，判断所选择的VCO8的频率是否与作为目标的时钟的频率相同。
计数结束判定部26在通过比较部24进行了分频时钟与基准时钟REF的计数值产生差异的判断时，或者进行计数直到计数值不产生差异并成为利用定时TB32表示的最终计数值时，将表示该情况的信号输出给结束状态判定部27和时钟信息存储部38，使结束定时器计数器31的计数。
结束状态判定部27判断计数结束判定部26的计数值更新的结束是由于分频时钟与基准时钟REF的计数值产生差异而结束的、还是进行定时TB32的计数直到最终计数值而结束的。在判断为由于分频时钟与基准时钟REF的计数值产生差异而结束时，将该情况通知给相位信息加算部28。相位信息加算部28将相位信息部30的相位信息加1。另一方面，在由于进行计数到定时TB32的最终计数值而结束的情况下，将该情况通知给最终相位写入部29。最终相位写入部29将对最终相位3加1后的4写入相位信息部30。
在步骤S2，选择结束判定部37判断相位信息部30的相位信息是否是1。即，判断是否已从相位0变为相位1、及是否已向相位信息部30写入4。如果相位变为1，则转入步骤S3。如果相位是4，则转入步骤S17。另外，在相位是4时，时钟选择信号发送部35保持选择VCO8的状态。
在步骤S3，时钟选择信号发送部35在比较部24判断为所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S4。在比较部24判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S5。
在步骤S4，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为1，并且判断为所选择的VCO的频率比作为目标的VCO的频率低，所以使代码改变+4。
在步骤S5，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为1，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-4。
在步骤S6，时钟选择电路15的定时器计数器31从0开始计数，在计数值成为定时TB32所示的计数值C1～Cn时，向比较部24输出比较指示信号。另外，当前时钟选择电路15的相位为1，选择VCO12或VCO4中的任一个。
每当从定时器计数器31接收到比较指示信号时，比较部24判断所选择的VCO的频率相比于作为目标的时钟的频率是高还是低。并且，判断所选择的VCO的频率是否与作为目标的时钟的频率相同。
计数结束判定部26在通过比较部24进行了分频时钟与基准时钟REF的计数值产生差异的判断时，或者进行计数直到计数值不产生差异并成为定时TB32的最终计数值时，将表示该情况的信号输出给结束状态判定部27和时钟信息存储部38，结束定时器计数器31的计数。
结束状态判定部27判断计数结束判定部26的计数值更新的结束是由于分频时钟与基准时钟REF的计数值产生差异而结束的、还是进行计数直到最终计数值而结束的。在判断为由于分频时钟与基准时钟REF的计数值产生差异而结束时，将该情况通知给相位信息加算部28。相位信息加算部28将相位信息部30的相位信息加1。另一方面，在由于进行计数直到最终计数值而结束的情况下，将该情况通知给最终相位写入部29。最终相位写入部29向相位信息部30写入4。
在步骤S7，选择结束判定部37判断相位信息部30的相位信息是否是2。即，判断是否已从相位1变为相位2、及是否已向相位信息部30写入4。如果相位变为2，则转入步骤S8。如果相位是4，则转入步骤S17。另外，在相位是4时，时钟选择信号发送部35保持选择VCO4或VCO12的状态。
在步骤S8，时钟选择信号发送部35在比较部24判断为所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S9。在比较部24判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S10。
在步骤S9，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为2，并且判断为所选择的VCO的频率比作为目标的VCO的频率低，所以使代码改变+2。
在步骤S10，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为2，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-2。
在步骤S11，时钟选择电路15的定时器计数器31从0开始计数，在计数值成为定时TB32所示的计数值C1～Cn时，向比较部24输出比较指示信号。另外，当前时钟选择电路15的相位为2，选择VCO10、VCO14、VCO2或VCO6中的任一个。
每当从定时器计数器31接收到比较指示信号时，比较部24判断所选择的VCO的频率相比于作为目标的时钟的频率是高还是低。并且，判断所选择的VCO的频率是否与作为目标的时钟的频率相同。
计数结束判定部26在通过比较部24进行了分频时钟与基准时钟REF的计数值产生差异的判断时，或者进行计数直到计数值不产生差异并成为定时TB32的最终计数值时，将表示该情况的信号输出给结束状态判定部27和时钟信息存储部38，结束定时器计数器31的计数。
结束状态判定部27判断计数结束判定部26的计数值更新的结束是由于分频时钟与基准时钟REF的计数值产生差异而结束的、还是进行计数直到最终计数值而结束的。在判断为由于分频时钟与基准时钟REF的计数值产生差异而结束时，将该情况通知给相位信息加算部28。相位信息加算部28将相位信息部30的相位信息加1。另一方面，在由于进行计数直到最终计数值而结束的情况下，将该情况通知给最终相位写入部29。最终相位写入部29向相位信息部30写入4。
在步骤S12，选择结束判定部37判断相位信息部30的相位信息是否是3。即，判断是否已从相位2变为相位3、及是否已向相位信息部30写入相位4。如果相位变为3，则转入步骤S13。如果相位是4，则转入步骤S17。另外，在相位是4时，时钟选择信号发送部35保持选择了所选择的VCO的状态。
在步骤S13，时钟选择信号发送部35在比较部24判断出所选择的VCO的频率比作为目标的VCO的频率低时，转入步骤S14。在比较部24判断为所选择的VCO的频率比作为目标的VCO的频率高时，转入步骤S15。
在步骤S14，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为3，并且判断为所选择的VCO的频率比作为目标VCO的频率低，所以使代码改变+1。
在步骤S15，时钟选择信号发送部35根据相位信息部30的相位信息和比较部24的比较结果，从改变TB36获取改变量。由于相位为3，并且判断为所选择的VCO的频率比作为目标的VCO的频率高，所以使代码改变-1。
在步骤S16，时钟选择电路15的定时器计数器31从0开始计数，在计数值成为定时TB32所示的计数值C1～Cn时，向比较部24输出比较指示信号。另外，当前时钟选择电路15的相位为3。
每当从定时器计数器31接收到比较指示信号时，比较部24判断所选择的VCO的频率相比于目标时钟的频率是高还是低。并且，判断所选择的VCO的频率是否与作为目标的时钟的频率相同。
计数结束判定部26在通过比较部24进行了分频时钟与基准时钟REF的计数值产生差异的判断时，或者进行计数直到计数值不产生差异并成为定时TB32所示的最终计数值时，将表示该情况的信号输出给结束状态判定部27和时钟信息存储部38，结束定时器计数器31的计数。
结束状态判定部27判断计数结束判定部26的计数值更新的结束是由于分频时钟与基准时钟REF的计数值产生差异而结束的、还是进行计数直到最终计数值而结束的。在判断为由于分频时钟与基准时钟REF的计数值产生差异而结束时，将该情况通知给相位信息加算部28。相位信息加算部28将相位信息部30的相位信息加1。相位信息成为4。另一方面，在由于进行计数直到最终计数值而结束的情况下，将该情况通知给最终相位写入部29。最终相位写入部29向相位信息部30写入4。
在步骤S17，由于相位信息部30的相位信息为4，所以选择结束判定部37可以判断VCO的选择结束。时钟信息比较部39在通过选择结束判定部37判断为VCO的选择结束时，比较下述两种计数值C1～Cn：一种计数值C1～Cn用于最终被选择为最佳VCO的VCO的判定时间；另一种计数值C1～Cn用于存储在时钟信息存储部38中的前一个被选择的VCO的判定时间。并且，将计数值C1～Cn中大的一方的VCO判断为最终应该选择的VCO。另外，时钟信息比较部39在判断前一个被选择的VCO为最佳时，通知时钟选择信号发送部35选择该VCO。
这样，在计数频率最接近的两个VCO的时钟的情况下，在产生计数差的时间内输出多个比较指示信号，比较所选择的VCO与作为目标的VCO的计数值。由此，在频率最接近的两个VCO产生计数差的时间内，只要所选择的VCO与作为目标的VCO的计数值产生差异，就能马上选择下一个VCO，所以能够有效地在短时间内从多个VCO中选择最佳VCO。
以上简单地说明了本发明的原理。另外，本领域技术人员可以进行多种变形、变更，本发明不限于以上示例说明的正确结构和应用示例，对应的所有变形例及等价物被视为包括在基于随附的权利要求书及其等价物的本发明范围内。

Claims (8)

1.一种时钟选择电路，该时钟选择电路从多个不同频率的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该时钟选择电路的特征在于，该时钟选择电路具有：
对所述基准时钟进行计数的基准时钟计数器；
对从所述时钟中选择并分频的分频时钟进行计数的时钟计数器；
指示信号输出部，其在对频率最接近的两个所述分频时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；
比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；以及
选择部，其根据所述比较部的比较结果，通过二分查找来选择所述时钟，
所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。
2.根据权利要求1所述的时钟选择电路，其特征在于，该时钟选择电路还具有：
时钟信息存储部，其存储截止到在前一个选择的所述时钟的所述分频时钟的所述计数值与所述基准时钟计数器的所述计数值之间产生预先定义的值以上的差异时的一致时间；以及
一致时间比较部，其在所述二分查找结束后，对所述一致时间、与截止到在当前选择的所述时钟的所述分频时钟的所述计数值与所述基准时钟计数器的所述计数值之间产生预先定义的值以上的差异时的当前一致时间进行比较，
所述选择部根据所述一致时间比较部的比较结果，选择前一个选择的所述时钟及当前选择的所述时钟中的一个时钟。
3.根据权利要求2所述的时钟选择电路，其特征在于，所述选择部选择所述一致时间及所述当前一致时间中、一致时间长一方的所述时钟。
4.根据权利要求1所述的时钟选择电路，其特征在于，输出所述比较指示信号的定时被确定为，即使在由于所述分频时钟与所述基准时钟非同步而导致所述计数值产生误差时，也通过所述比较部判断为所述计数值为合适的计数值。
5.根据权利要求1所述的时钟选择电路，其特征在于，所述比较部在所述计数值的差异在预定范围内时，判断为所述计数值相同。
6.根据权利要求1所述的时钟选择电路，其特征在于，所述分频的分频比根据指示从外部进行变更。
7.一种时钟选择电路，该时钟选择电路从多个不同频率的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该时钟选择电路的特征在于，该时钟选择电路具有：
对分频后的所述基准时钟进行计数的基准时钟计数器；
对所述时钟进行计数的时钟计数器；
指示信号输出部，其在对频率最接近的两个所述时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；
比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；以及
选择部，其根据所述比较部的比较结果，通过二分查找来选择所述时钟，
所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。
8.一种合成器，该合成器从由多个电压控制振荡器输出的时钟中选择出使分频后的频率与基准时钟的频率相同的时钟，该合成器的特征在于，该合成器具有：
对所述基准时钟进行计数的基准时钟计数器；
对从所述时钟中选择并分频的分频时钟进行计数的时钟计数器；
指示信号输出部，其在对频率最接近的两个所述分频时钟进行了计数的情况下，在产生计数差的时间内输出多个比较指示信号；
比较部，其根据所述比较指示信号，对所述基准时钟计数器与所述时钟计数器的计数值进行比较；
选择部，其根据所述比较部的比较结果，通过二分查找来选择所述时钟；以及
电压控制部，其根据分频后的所述时钟与所述基准时钟之间的相位差，控制用于输出所选择的所述时钟的所述电压控制振荡器的电压，
所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值不同的情况下，通过所述二分查找来选择所述时钟，所述选择部在所述基准时钟计数器和所述时钟计数器的所述计数值相同的情况下，结束基于所述二分查找进行的所述时钟的选择。
CN2005800493775A 2005-03-31 2005-03-31 时钟选择电路及合成器 Expired - Fee Related CN101156317B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/006355 WO2006114807A1 (ja) 2005-03-31 2005-03-31 クロック選択回路およびシンセサイザ

Publications (2)

Publication Number Publication Date
CN101156317A CN101156317A (zh) 2008-04-02
CN101156317B true CN101156317B (zh) 2011-03-23

Family

ID=37214447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800493775A Expired - Fee Related CN101156317B (zh) 2005-03-31 2005-03-31 时钟选择电路及合成器

Country Status (6)

Country Link
US (1) US7750747B2 (zh)
EP (1) EP1865603B1 (zh)
JP (1) JP4260208B2 (zh)
KR (1) KR100936201B1 (zh)
CN (1) CN101156317B (zh)
WO (1) WO2006114807A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置
KR101180144B1 (ko) * 2009-02-24 2012-09-05 광운대학교 산학협력단 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
FR2978258B1 (fr) * 2011-07-21 2013-08-30 Inside Secure Procede et circuit d'ajustement d'une frequence d'horloge
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
CN105634480B (zh) * 2015-12-21 2020-09-22 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
TWI700893B (zh) * 2019-07-01 2020-08-01 奕力科技股份有限公司 時間校正電路以及其時間校正方法
CN113160874B (zh) * 2021-04-23 2023-12-12 恒烁半导体(合肥)股份有限公司 一种分段式循环计数输出选择电路及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
CN1461110A (zh) * 2002-05-20 2003-12-10 富士通株式会社 锁相环频率合成器中的自调节装置及其自调节方法
US6707342B1 (en) * 2002-04-02 2004-03-16 Skyworks Solutions, Inc. Multiple-VCO tuning
CN1165850C (zh) * 2000-10-19 2004-09-08 精工爱普生株式会社 采样时钟生成电路、数据传送控制装置和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164373A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 位相同期回路装置
JP3291569B2 (ja) * 1993-08-30 2002-06-10 三菱電機株式会社 マイクロコンピュータ
JP3473004B2 (ja) * 1996-04-19 2003-12-02 株式会社富士通ゼネラル Ｐｌｌ回路
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
JP3761481B2 (ja) * 2002-03-26 2006-03-29 株式会社東芝 同期回路
JP4288425B2 (ja) * 2004-03-29 2009-07-01 日本電気株式会社 Ｐｌｌ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
CN1165850C (zh) * 2000-10-19 2004-09-08 精工爱普生株式会社 采样时钟生成电路、数据传送控制装置和电子设备
US6707342B1 (en) * 2002-04-02 2004-03-16 Skyworks Solutions, Inc. Multiple-VCO tuning
CN1461110A (zh) * 2002-05-20 2003-12-10 富士通株式会社 锁相环频率合成器中的自调节装置及其自调节方法

Also Published As

Publication number Publication date
JP4260208B2 (ja) 2009-04-30
KR100936201B1 (ko) 2010-01-11
KR20070106640A (ko) 2007-11-02
EP1865603A4 (en) 2009-11-18
JPWO2006114807A1 (ja) 2008-12-11
US7750747B2 (en) 2010-07-06
EP1865603B1 (en) 2011-10-12
CN101156317A (zh) 2008-04-02
EP1865603A1 (en) 2007-12-12
US20080042760A1 (en) 2008-02-21
WO2006114807A1 (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
CN101156317B (zh) 时钟选择电路及合成器
US5694089A (en) Fast frequency switching synthesizer
US8750448B2 (en) Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof
US7511579B2 (en) Phase lock loop and operating method thereof
JP2003510942A (ja) 位相制御回路
EP0500516A2 (en) Broad band frequency synthesizer for quick frequency retuning
CN101719766B (zh) 频率生成技术
CN1409491A (zh) 分数多模量预定标器
US7023283B2 (en) Wide lock range phase locked loop and method of operation
CN109085543B (zh) 线性调频信号发生器
JP2007189455A (ja) 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
US6404249B2 (en) Phase-locked loop circuit and frequency modulation method using the same
US7084712B2 (en) Clock generation system
EP1030453A1 (en) A method for reducing transition time in a PLL frequency synthesizer having a programmable frequency divider
US4097810A (en) Phase locked loop tuning system with a preset channel memory
JPH05268077A (ja) ディジタルｐｌｌ回路
JPS60816B2 (ja) ラジオ受信機のデジタル値設定装置
KR950009407B1 (ko) 디지탈 선국 장치와 선국 제어방법
JP3322331B2 (ja) Ｐｌｌ回路
JP2002280897A (ja) フルディジタルｐｌｌ回路
JPH08102668A (ja) 周波数シンセサイザ
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
EP1555756B1 (en) Radio receiver having adaptive frequency regulator
JP2001177394A (ja) Ｐｌｌ回路
JP2940220B2 (ja) Ｆｓｋ変調器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20180331