CN1461110A - 锁相环频率合成器中的自调节装置及其自调节方法 - Google Patents

锁相环频率合成器中的自调节装置及其自调节方法 Download PDF

Info

Publication number
CN1461110A
CN1461110A CN03136828A CN03136828A CN1461110A CN 1461110 A CN1461110 A CN 1461110A CN 03136828 A CN03136828 A CN 03136828A CN 03136828 A CN03136828 A CN 03136828A CN 1461110 A CN1461110 A CN 1461110A
Authority
CN
China
Prior art keywords
output
voltage controlled
controlled oscillator
reference frequency
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03136828A
Other languages
English (en)
Other versions
CN1234208C (zh
Inventor
永田公彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1461110A publication Critical patent/CN1461110A/zh
Application granted granted Critical
Publication of CN1234208C publication Critical patent/CN1234208C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种在自调节装置中的调节单元通过比较参考频率和相应于从PLL电路中的压控振荡器(VCO)提供的多个输出频带的第一中频的输出频带，搜索与从外部提供的给定信号的参考频率一致的输出频带。根据所述参考频率高于或低于相应于多个输出频带的第一中频的输出频带，调节单元进一步比较参考频率和相应于多个输出频带中具有高的输出频带的或者具有低的输出频带的一半的第二中频的输出频带，所述一半以相应于所述第一中频的输出频带作为中心来划分。因此，不需要对于从VCO提供的多个输出频带的每一个输出频带搜索与参考频率一致的输出频带，因而可以有效地减少用于调节PLL电路特别是VCO所需的时间。

Description

锁相环频率合成器中的 自调节装置及其自调节方法
技术领域
本发明涉及一种锁相环(PLL)频率合成器中的自调节装置。具体地说，本发明涉及一种用于PLL频率合成器中的PLL电路的自调节装置，所述自调节装置通过快速地搜索与给定信号的参考频率相符的输出频带，可以快速地调节PLL频率合成器。
背景技术
锁相环(PLL)频率合成器包括自调节装置和锁相环(PLL)电路，后者基本上配置有具有和多个输出频带相应的多个频道的压控振荡器(VCO)，相位检测器(PD)，以及低通滤波器(LPF)。所述自调节装置用于选择一个和从外部提供的给定信号的参考频率相符的粗略确定的频带，并把这样选择的粗略确定的频带提供给VCO。所述VCO被设置为这样选择的粗略确定的频带，从而使PLL电路可以这样控制VCO，使得所述VCO可以更有效地提供具有参考频率并且和给定信号同相的输出信号。这是因为，当PLL电路提供具有参考频率并且和给定信号同相的输出信号时只需处理所选择的和有限的频带。换句话说，通过预先选择粗略确定的频带，并把VCO设置为多个通道中的和粗略确定的频带相应的一个合适的通道，则PLL电路可以从有限的频带中提供具有参考频率的并且和给定信号同相的输出信号。因此，PLL频率合成器可以适应于一个宽范围的频带。因此，通过使用所述自调节装置，可以提供一种有效的PLL频率合成器。
关于按照相关技术的上述的那种PLL频率合成器中的自调节装置，有一个由微型计算机等构成的测试单元和PLL频率合成器相连。从所述测试单元提供一个通道转换信号，使得转换VCO的通道，以便按照顺序改变从VCO提供的输出频带(Kv线)。然后，对于可以从VCO提供的每个输出频带，确定按照预定的电压选择信号从VCO提供的振荡频率是否符合给定信号的参考频率。
这样，可以识别相应于和参考频率一致的输出频带的通道，并且这样调节PLL电路，使得当对VCO提供预定的电压选择信号时，提供具有和参考频率相同的频率的输出信号。
不过，因为在按照相关技术的PLL频率合成器中的自调节装置具有上述的配置，使得必须搜索可以通过接收通道转换信号而从VCO提供的每个输出频带，以便找到和参考频率一致的输出频带，因而需要相当长的时间来调节PLL电路，特别是VCO。特别是，当可以从VCO提供的输出频带(Kv线)的数量增加，使得可以利用多个通道，以便改善载波-噪声比时，必须对增大数量的输出频带搜索与参考频率一致的输出频带，因而，需要更长的时间用于调节PLL电路，特别是VCO。
发明内容
本发明旨在解决上述问题，因而本发明的一个目的在于提供一种在锁相环(PLL)频率合成器中的自调节装置，借助于所述自调节装置，压控振荡器(VCO)可以被快速而可靠地设置为相应于多个输出频带的多个通道中的一个合适的通道，其中给定信号的参考频率和所述通道一致，因而可以有效地减少PLL频率合成器所需的自调节时间。
按照本发明提供一种用于调节锁相环电路的自调节装置，所述锁相环电路包括至少一个压控振荡器，其具有和多个输出频带相应的多个通道，所述自调节装置包括：调节单元，用于向所述压控振荡器提供通道选择信号，使得所述压控振荡器按照由所述调节单元提供的通道选择信号按顺序提供多个输出频带中的一个频带，所述多个输出频带中每个输出频带的一部分和另一个频带的一部分重叠，其中，所述调节单元按照顺序进行多个搜索操作，以便查找和从外部提供的给定信号的参考频率一致的输出频带。所述多个搜索操作包括：第一搜索操作，其中给定信号的参考频率和相应于由压控振荡器提供的多个输出频带的第一中频的输出频带比较；以及根据第一搜索操作的结果的第二操作，其中给定信号的参考频率和相应于多个输出频带的一个一半的第二中频的输出频带比较，所述一半通过使相应于第一中频的输出频带作为划分所述一半的中心被确定，所述多个搜索操作还包括在第二搜索操作之后的另外的搜索操作，进行所述另外的搜索操作，直到找到和给定信号的参考频率一致的输出频带为止。所述调节单元对压控振荡器设置相应于这样找到的输出频带的多个通道中的一个合适的通道；并且锁相环电路控制压控振荡器，使得所述压控振荡器可以提供具有参考频率的并和给定信号同相的输出信号。
按照本发明，调节单元通过比较给定信号的参考频率和相应于从VCO提供的多个输出频带的第一中频的输出频带，搜索和给定信号的参考频率一致的输出频带。根据给定信号的参考频率大于或小于和多个输出频带的第一中频相应的输出频带，调节单元还比较给定信号的参考频率和相应于多个输出频带中具有较高的输出频带的一半或者具有较低的输出频带的一半的第二中频的输出频带，所述一半以相应于第一中频的输出频带为中心被划分。因此，不需要针对可以从VCO提供的多个输出频带的每个频带搜索和给定信号的参考频率一致的输出频带，因而，可以有效地减少用于调节PLL电路特别是VCO所需的时间。
在按照本发明的PLL频率合成器中的自调节装置中，调节单元可以确定用于第一搜索操作的预定的搜索时间，如果需要，还可以确定大于第一搜索操作的预定搜索时间的、用于随后的搜索操作的预定的搜索时间。
按照本发明，因为可以使在第一搜索操作之后的搜索操作的预定搜索时间大于第一搜索操作的预定搜索时间，其中所述第一搜索操作是对于相应于多个输出频带的第一中频进行的，所以第一搜索操作可以被快速地进行，以便粗略地确定和给定信号的参考频率一致的输出频带，并且可以进行随后的搜索操作，以便在较长的搜索时间期间更仔细地确定和给定信号的参考频率一致的输出频带。因此，不需要对于可以从VCO提供的多个输出频带的每个频带搜索和给定信号的参考频率一致的输出频带，因而，可以有效地减少用于调节PLL电路特别是VCO所需的时间。
在按照本发明的PLL频率合成器中的自调节装置中，调节单元可以确定用于第一搜索操作的预定的搜索时间，如果需要，还可以确定按照指数规律大于第一搜索操作的预定搜索时间的、用于随后的搜索操作的预定的搜索时间。
按照本发明，因为可以使在第一搜索操作之后的搜索操作的预定搜索时间按照指数规律大于第一搜索操作的预定搜索时间，其中所述第一搜索操作是对于相应于多个输出频带的第一中频进行的，所以第一搜索操作可以被极快速地进行，以便粗略地确定和给定信号的参考频率一致的输出频带，并且可以进行随后的搜索操作，以便在按照指数规律较长的搜索时间期间更仔细地确定和给定信号的参考频率一致的输出频带。因此，不需要对于可以从VCO提供的多个输出频带的每个频带搜索和给定信号的参考频率一致的输出频带，因而，可以有效地减少用于调节PLL电路特别是VCO所需的时间。
在按照本发明的PLL频率合成器中的自调节装置中，调节单元可以包括定时器电路，用于确定各个搜索操作的预定搜索时间，如果需要，还包括计数电路，用于在所述定时器电路确定的预定搜索时间期间，计数从外部提供的给定信号的参考频率和被提供给调节单元的、从所述PLL频率合成器中的所述VCO提供的输出信号的比较频率。
按照本发明，因为调节单元可以在由定时器电路确定的搜索时间期间，在计数电路中计数从外部提供的给定信号的参考频率和从VCO提供的输出信号的比较频率，所以可以预先确定各个搜索操作的合适的搜索时间，因而可以快速且可靠地调节PLL频率合成器，尤其是VCO。
在按照本发明的PLL频率合成器中的自调节装置中，定时器电路可以按照从外部提供的输入信号确定预定的搜索时间。
按照本发明，因为定时器电路可以按照从外部提供的输入信号确定预定的搜索时间，可以按照操作状态或者和其相连的其它电路等调节搜索时间，因而可以对PLL频率合成器进行快速而可靠的调节操作。
一种用于调节锁相环电路的方法，所述锁相环电路包括至少一个压控振荡器，所述振荡器具有和多个输出频带相应的多个通道，所述方法包括以下步骤：a)对锁相环电路中的压控振荡器提供通道选择信号，使得压控振荡器按照提供的通道选择信号按顺序提供多个输出频带中的一个，所述多个输出频带中每个输出频带的一部分和另一个输出频带的一部分重叠，以及b)按照顺序进行多个搜索操作，以便找到和从外部提供的给定信号的参考频率一致的输出频带，其中所述步骤b)包括以下子步骤：c)比较给定信号的参考频率和相应于所述多个输出频带的第一中频的输出频带，并且进而，d)根据上一步的结果，比较给定信号的参考频率和相应于所述多个输出频带的一个一半的第二中频的输出频带，所述一半通过使相应于第一中频的输出频带作为划分所述一半的中心被确定，e)重复步骤d)，直到找到和给定信号的参考频率一致的输出频带为止，f)把所述压控振荡器设置为相应于这样找到的输出频带的多个通道中的一个通道，以及g)控制所述压控振荡器，使得所述压控振荡器可以提供具有所述参考频率并和所述给定信号同相的输出信号。
附图说明
通过结合附图进行说明，可以更加清楚地看出本发明的其它目的、优点和特点，其中：
图1是包括按照本发明的第一实施例的自调节装置和PLL电路的PLL频率合成器的总体电路框图；
图2是在图1所示的PLL频率合成器中的自调节装置中的计算部分分的电路框图；
图3是在图1所示的PLL频率合成器中的自调节装置中阶段管理部分的电路框图；
图4表示图1所示的压控振荡器的输出频率特性；
图5是表示在图4所示的每个输出频带之间的关系的示意图；
图6表示在图1所示的PLL频率合成器中的自调节装置中进行用于搜索与参考频率一致的输出频带的搜索操作的方式；
图7是图6所示的搜索操作的定时图；
图8是图6所示的搜索操作的操作流程图；
图9表示在按照本发明的第二实施例的PLL频率合成器的自调节装置中进行用于搜索与参考频率一致的输出频带的搜索操作的方式；
图10是表示在按照本发明的第二实施例PLL频率合成器中的自调节装置中的每个输出频带之间的关系的示意图；以及
图11是在按照本发明的第二实施例的PLL频率合成器中的自调节装置的搜索操作的定时图。
具体实施方式
下面参照图1到图8说明按照本发明第一实施例的PLL频率合成器中的自调节装置及自调节方法。图1是包括按照本发明的第一实施例的自调节装置和锁相环(PLL)电路的PLL频率合成器的总体电路框图。图2是在图1所示的PLL频率合成器中的自调节装置中的计算部分的电路框图。图3是在图1所示的PLL频率合成器中的自调节装置中阶段管理部分的电路框图。图4表示图1所示的压控振荡器的输出频带特性。图5是表示在图4所示的每个输出频带之间的关系的示意图。图6表示在图1所示的PLL频率合成器中的自调节装置中进行用于搜索与参考频率一致的输出频带的搜索操作的方式。图7是图6所示的搜索操作的定时图。图8是图6所示的搜索操作的操作流程图。
PLL频率合成器包括按照本发明的第一实施例的自调节装置和PLL电路，后者基本上配置有具有与多个输出频带相应的多个频道的压控振荡器(VCO)2，相位检测器(PD)3，以及低通滤波器(LPF)4。所述自调节装置选择一个和从外部提供的给定信号的参考频率相符的粗略确定的频带，并把这样选择的粗略确定的频带提供给PLL电路的VCO。然后，在PLL电路中的所述VCO2被设置为这样选择的粗略确定的频带，从而使PLL电路可以这样控制VCO，使得所述VCO可以更有效地提供具有参考频率并且和给定信号同相的输出信号。这是因为，当PLL电路提供具有参考频率并且和给定信号同相的输出信号时只需处理所选择的和有限的频带。换句话说，通过预先选择粗略确定的频带，并设置多个通道中的与粗略确定的频带相应的一个合适的通道，则PLL电路可以从有限的频带中提供具有参考频率的并且和给定信号同相的输出信号。因此，PLL频率合成器可以适应于一个更宽范围的频带，并且，通过使用调节装置，可以提供一种有效的PLL频率合成器。
按照本发明第一实施例的PLL频率合成器中的自调节装置包括调节单元1。VCO2在收到从外部提供的通道转换信号时，便按顺序提供多个输出频带(F1，...，F64)，每个相邻的输出频带(F1/F2，...F63/F64)的一部分相互重叠(见图5)。调节单元1通过在某个条件下向VCO2提供通道选择信号来调节VCO2。
调节单元1包括定时器部分(T)11，参考频率计数部分12，比较频率计数部分13，计算部分(CAL)14，阶段管理部分15，和接口寄存器(REG)16。定时器部分11根据从外部提供的负载可消除(LE)信号以及从振荡器(未示出)提供的划分信号确定搜索时间T1，T2和T3。参考频率计数部分12当收到来自作为触发器的定时部分11的启动信号时，计数从外部提供的参考频率信号fr。比较频率计数部分13当收到来自作为触发器的定时部分11的启动信号时计数从VCO2提供的比较频率信号fv。计算部分14根据计数的参考频率信号fr、计数的比较频率信号fv以及搜索时间T1，T2和T3，计算通道选择信号CH。阶段管理部分15管理搜索操作的阶段1、阶段2或阶段3，其由计算部分14提供的通道选择信号确定，并向定时器部分11和计算部分14分别提供相应于阶段1、阶段2或阶段3的阶段信号。接口寄存器16存储在计算部分14中计算的通道选择信号CH，并通过将通道选择信号CH转换成某个值的电压，向VCO2提供电压选择信号Vch，这是一个模拟信号。
除去LE信号和划分信号OSCin之外，定时器部分11还接收电路节能信号。当收到作为启动信号的LE信号和电路节能信号时，定时器部分11分别把搜索时间T1、T2和T3确定为10微秒、20微秒和40微秒。
计算部分14包括补码产生部分141，加法部分142，确定部分143，以及处理部分144。补码产生部分141计算在比较频率计数部分13中获得的比较频率计数值对2的补码。加法部分142把比较频率计数值对2的补码加到从参考频率计数部分12获得的参考频率计数值上。确定部分143根据从加法部分142提供的增加信号和从阶段管理部分15提供的阶段信号，对阶段管理部分15提供处理信号JUMP1，JUMP2，所述处理信号使得能够向作为下一个输出频带的下一个阶段(或者阶段2，或者阶段3)转换。处理部分144接收存储在接口寄存器16中的通道选择信号CH(即相应于当前正在其上进行搜索操作的通道的输出频带)，并向接口寄存器16提供新的通道选择信号CH。
阶段管理部分15包括第一寄存器151，第二寄存器152和第三寄存器153，它们串联连接。在第一寄存器151和第二寄存器152之间提供有第一逻辑电路154，并在第二寄存器152和第三寄存器153之间提供有第二逻辑电路155。第一寄存器151接收启动信号。第一逻辑电路154接收处理信号JUMP1，第二逻辑电路155接收处理信号JUMP2，所述两个处理信号JUMP1和JUMP2由计算部分14提供。
下面参照图8说明具有如上配置的按照第一实施例的PLL频率合成器中的自调节装置的操作。换句话说，下面说明用于搜索与参考频率一致的输出频带的操作。
假设VCO 2具有64个通道，并且可以提供相应于64个通道的输出频带F1，F2，...，F64(见图4)。调节单元1向VCO2提供由通道选择信号CH转换而成的电压选择信号Vch，使得VCO2提供作为Kv线的输出频带F1，...，F64，其中相邻频带F1/F2，...，F63/F64的一部分相互重叠(见图5)。
首先，在调节单元1中的定时器部分11确定是否提供有LE信号或者电路节能信号(步1)。如果对定时器部分11提供了LE信号或电路节能信号(步1为“是”)，则向阶段管理部分15提供启动信号，并且确定阶段1(步2)。然后，分别对定时器部分11和计算部分14提供相应于阶段1的阶段信号。然后，定时器部分11分别向参考频率计数部分12、比较频率计数部分13以及计算部分14提供相应于阶段信号的阶段1的搜索时间T1(＝10微秒)。此外，定时器部分11向参考频率计数部分12和比较频率计数部分13提供启动信号(步3)。当收到由定时器部分11提供的启动信号时，参考频率计数部分12和比较频率计数部分13在搜索时间T1(＝10微秒)期间计数参考频率fr和比较频率fv(其相应于输出频带F32)，并向计算部分14分别提供参考频率计数值和比较频率计数值。计数精度取决于在阶段管理部分15确定的阶段1的搜索时间T1(10微秒)，阶段2的搜索时间T2(20微秒)和阶段3的搜索时间T3(40微秒)(步4)。
在计算部分14中的补码产生部分141通过正/负变换获得比较频率计数值的补码。在计算部分14中的加法部分142把变换的比较频率计数值加到参考频率计数值上，并产生增加信号。在计算部分14中的确定部分143根据增加信号、从阶段管理部分15提供的阶段信号(相应于阶段1)以及搜索时间T1(＝10微秒)，产生使得能够过渡到下一阶段即阶段2的处理信号JUMP1、JUMP2。在计算部分14中的处理部分144根据处理信号JUMP1、JUMP2和在接口寄存器16中存储的通道选择信号CH(即当前选择的通道选择信号CH)，对接口寄存器16提供新的/修改的通道选择信号CH。
更详细地说，当在加法部分142中产生的增加信号的值是0时，则选择当前的输出频带F32。当增加信号的值是正时，则表示参考频率信号fr的频率高于输出频带F32，因此，通过增加VCO2的输出来选择输出频带F48。当增加信号的值是负时，则表示比较频带fv(即输出频带F32)的频率高于参考频率信号fr的频率，因此，通过减小VCO2的输出来选择输出频带F16。
当输出频带F16，F48被选择时，则从确定部分143分别向阶段管理部分15和处理部分144提供处理信号JUMP1。然后，由处理部分144向接口寄存器16提供由先前选择的通道选择信号CH修改的新的/修改的通道选择信号CH。在另一方面，当选择输出频带F32时，则向处理部分144提供处理信号JUMP1，并且处理部分144通过接口寄存器16向VCO2提供当前选择的通道选择信号CH，即由当前选择的通道选择信号CH转换而来的电压选择信号Vch(步5)。VCO2按照提供的电压选择信号Vch改变其输出(步6)。
当处理信号JUMP1被提供给阶段管理部分15时，则确定所述处理是否是最后阶段，即阶段3(步7)。当确定其不是最后阶段时(步7为“否”)，处理返回步2，则通过使搜索级从阶段1改变为阶段2，重复上述的操作(步2到步7)。在搜索时间T2(＝20微秒)期间，执行阶段2的搜索操作，所述搜索时间T2大于搜索时间T1(＝10微秒)(见图6和图7)。在这个搜索时间T2期间，参考频率信号fr和比较频率信号fv分别在参考频率计数部分12和比较频率计数部分13中被计数。因为搜索时间T2大于搜索时间T1，所以有更多的时间用于搜索符合参考频率的输出频带。这表示被称为分解力的、参考频率信号fr与比较频率信号fv之间的差别可以被更详细地计算(见图6)。
在从阶段2过渡到阶段3之后，参考频率信号fr和比较频率信号fv在搜索时间T3(＝40微秒)期间分别在参考频率计数部分12和比较频率计数部分13中被计数，所述搜索时间T3大于搜索时间T2。因此，可以更详细地计算参考频率信号fr与比较频率信号fv之间的差别(分解力)(见图6和图7)。
当确定处理处于最后阶段即阶段3时(步7为“是”)，输出频带被确定(步8)，并且结束处理。
如上所述，随着阶段的搜索操作级上升(即阶段1到阶段2，以及阶段2到阶段3)，使搜索时间从T1(10微秒)增加到T3(40微秒)，逐渐减少参考频率信号fr和比较频率信号fv之间的差(分解力)，可以有效地减少用于调节PLL电路特别是VCO2所需的时间，即用于搜索与参考频率一致的输出频带所需的时间。在此，参考频率信号fr与比较频率信号fv之间的差(分解力)的减小表示确定从VCO2提供的并和参考频率一致的输出频带的精度被改善。
下面参照图9到图11说明按照本发明的第二实施例的PLL频率合成器中的自调节装置。图9表示在按照本发明的第二实施例的PLL频率合成器的自调节装置中进行用于搜索和参考频率一致的输出频带的搜索操作的方式。图10是表示在按照本发明的第二实施例中每个输出频带之间的关系的示意图。图11是在按照本发明的第二实施例的PLL频率合成器中的自调节装置的搜索操作的定时图。
图9到图11所示的PLL频率合成器中的自调节装置的第二实施例的配置和图1所示的本发明的第一实施例类似。因此，按照第二实施例的PLL频率合成器中的自调节装置包括与构成锁相环(PLL)电路的压控振荡器(VCO)2相连的调节单元1。PLL电路还包括相位检测器(PD)3，以及低通滤波器(LPF)4。除去上述的配置之外，在调节单元1中的阶段管理部分15共确定6个阶段，即，阶段1-1，阶段1-2，阶段1-3，阶段2-1，阶段2-2以及阶段3-1。在调节单元1中的计算部分14根据所述6个阶段进行搜索操作。进行所述搜索操作的方式如图9所示。如图9所示，通过增加搜索操作阶段的数量，可以以较高的精度确定输出频率。
此外，因为可以通过把从比较频率计数部分13获得的比较频率计数值加到从参考频率计数部分12获得的参考频率计数值上，用数字方式确定参考频率信号fr和比较频率信号fv之间的关系，所以可以更精确地检测是参考频率信号fr的频率高于比较频率信号fv的频率，还是比较频率信号fv的频率高于参考频率信号fr的频率。
此外，本发明不限于上述的实施例，在不脱离本发明范围的情况下，可以作出许多改变和改型。
本发明基于2002年5月20日申请的申请号为2002-145305的日本在先申请，该申请的全部内容包括在此作为参考。

Claims (10)

1一种用于调节锁相环电路的自调节装置，所述锁相环电路包括至少一个压控振荡器，其具有与多个输出频带相应的多个通道，所述自调节装置包括：
调节单元，用于向所述压控振荡器提供通道选择信号，使得所述压控振荡器按照由所述调节单元提供的通道选择信号按顺序提供多个输出频带中的一个频带，所述多个输出频带中每个输出频带的一部分和另一个频带的一部分重叠，其中，
所述调节单元按照顺序进行多个搜索操作，以便查找与从外部提供的给定信号的参考频率一致的输出频带；
所述多个搜索操作包括第一搜索操作，其中，给定信号的参考频率和相应于由所述压控振荡器提供的多个输出频带的第一中频的输出频带比较；以及根据第一搜索操作的结果的第二操作，其中给定信号的参考频率和相应于多个输出频带的一个一半的第二中频的输出频带比较，所述一半通过使相应于第一中频的输出频带作为划分所述一半的中心被确定；
所述多个搜索操作还包括在第二搜索操作之后的另外的搜索操作，进行所述另外的搜索操作，直到找到与给定信号的参考频率一致的输出频带为止；
所述调节单元对所述压控振荡器设置多个通道中的相应于这样找到的输出频带的一个合适的通道；并且
所述锁相环电路控制所述压控振荡器，使得所述压控振荡器可以提供具有参考频率并与给定信号同相的输出信号。
2如权利要求1所述的装置，其中所述调节单元确定用于第一搜索操作的预定的搜索时间；以及
所述调节单元确定大于第一搜索操作的预定搜索时间的、用于所述随后的搜索操作的预定的搜索时间。
3如权利要求1所述的装置，其中所述调节单元确定用于第一搜索操作的预定的搜索时间；以及
所述调节单元确定按照指数规律大于第一搜索操作的预定搜索时间的、用于随后的搜索操作的预定的搜索时间。
4如权利要求2所述的装置，其中所述调节单元包括定时器电路，用于确定各个搜索操作的预定搜索时间；以及
计数电路，用于分别计数从外部提供的给定信号的参考频率和从所述锁相环电路中的所述压控振荡器提供的输出信号的比较频率，所述频率在所述定时器电路确定的预定搜索时间期间被提供给所述调节单元。
5如权利要求4所述的装置，所述定时器电路按照从外部提供的输入信号确定预定的搜索时间。
6一种用于调节锁相环电路的自调节装置，所述锁相环电路包括至少一个压控振荡器，其具有与多个输出频带相应的多个通道，所述自调节装置包括：
调节单元，用于把相应于从所述压控振荡器提供的多个通道的多个输出频带划分成两个一半，确定从外部提供的给定信号的参考频率属于所述两个一半中的哪一个，把确定的两个一半中的一个一半再划分成两个一半，并重复所述确定和划分，直到找到与给定信号的参考频率一致的输出频带为止，其中
所述调节单元对所述压控振荡器设置多个通道中的相应于这样找到的输出频带的一个合适的通道；以及
所述锁相环电路控制所述压控振荡器，使得所述压控振荡器可以提供具有所述参考频率并且与所述给定信号同相的输出信号。
7一种能够自调节的锁相环频率合成器，包括：
锁相环电路，其包括至少一个压控振荡器，所述压控振荡器具有与多个输出频带相应的多个通道；以及
自调节装置，其包括调节单元，用于向所述压控振荡器提供通道选择信号，使得所述压控振荡器按照由所述调节单元提供的通道选择信号按顺序提供多个输出频带中的一个频带，所述多个输出频带中每个输出频带的一部分和另一个频带的一部分重叠，其中，
所述调节单元按照顺序进行多个搜索操作，以便查找与从外部提供的给定信号的参考频率一致的输出频带；
所述多个搜索操作包括：第一搜索操作，其中，给定信号的参考频率和相应于由所述压控振荡器提供的多个输出频带的第一中频的输出频带比较；以及根据第一搜索操作的结果的第二操作，其中给定信号的参考频率和相应于多个输出频带的一个一半的第二中频的输出频带比较，所述一半通过使相应于第一中频的输出频带作为划分所述一半的中心被确定；
所述多个搜索操作还包括在第二搜索操作之后的另外的搜索操作，进行所述另外的搜索操作，直到找到与给定信号的参考频率一致的输出频带为止；
所述调节单元对所述压控振荡器设置多个通道中的相应于这样找到的输出频带的一个合适的通道；并且
所述锁相环电路控制所述压控振荡器，使得所述压控振荡器可以提供具有参考频率并与给定信号同相的输出信号。
8一种能够自调节的锁相环频率合成器，包括：
锁相环电路，其包括至少一个压控振荡器，所述压控振荡器具有与多个输出频带相应的多个通道；以及
调节装置，其包括调节单元，用于把相应于从所述压控振荡器提供的多个通道的多个输出频带划分成两个一半，确定从外部提供的给定信号的参考频率属于所述两个一半中的哪一个，把确定的两个一半中的一个一半再划分成两个一半，并重复所述确定和划分，直到找到与给定信号的参考频率一致的输出频带为止，其中
所述调节单元对所述压控振荡器设置多个通道中的相应于这样找到的输出频带的一个合适的通道；以及
所述锁相环电路控制所述压控振荡器，使得所述压控振荡器可以提供具有所述参考频率并且与所述给定信号同相的输出信号。
9一种用于调节锁相环电路的方法，所述锁相环电路包括至少一个压控振荡器，所述振荡器具有与多个输出频带相应的多个通道，所述方法包括以下步骤：
a)对所述锁相环电路中的压控振荡器提供通道选择信号，使得压控振荡器按照提供的通道选择信号按顺序提供多个输出频带中的一个，所述多个输出频带中每个输出频带的一部分和另一个输出频带的一部分重叠；以及
b)按照顺序进行多个搜索操作，以便找到与从外部提供的给定信号的参考频率一致的输出频带，其中所述步骤b)包括以下子步骤：
c)比较给定信号的参考频率和相应于所述多个输出频带的第一中频的输出频带，并且进而，
d)根据上一步的结果，比较给定信号的参考频率和相应于所述多个输出频带的一个一半的第二中频的输出频带，所述一半通过使相应于第一中频的输出频带作为划分所述一半的中心被确定，
e)重复步骤d)，直到找到与给定信号的参考频率一致的输出频带为止，
f)把所述压控振荡器设置为多个通道中的相应于这样找到的输出频带的一个合适通道，以及
g)控制所述压控振荡器，使得所述压控振荡器可以提供具有所述参考频率并与所述给定信号同相的输出信号。
10一种用于调节锁相环电路的方法，所述锁相环电路包括至少一个压控振荡器，所述振荡器具有与多个输出频带相应的多个通道，所述方法包括以下步骤：
a)把相应于从所述压控振荡器提供的多个通道的多个输出频带划分成两个一半；
b)确定从外部提供的给定信号的参考频率属于所述两个一半中的哪一个；
c)把确定的两个一半中的一个一半再划分成两个一半；
d)重复步骤b)和步骤c)，直到找到与给定信号的参考频率一致的输出频带为止；以及
e)对所述压控振荡器设置多个通道中的相应于在步d)中找到的输出频带的一个合适的通道；以及
f)控制所述压控振荡器，使得所述压控振荡器可以提供具有所述参考频率并且与所述给定信号同相的输出信号。
CNB03136828XA 2002-05-20 2003-05-20 锁相环频率合成器中的自调节装置及其自调节方法 Expired - Fee Related CN1234208C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002145305A JP2003338754A (ja) 2002-05-20 2002-05-20 Ｐｌｌ周波数シンセサイザの自己調整装置及びその方法
JP145305/2002 2002-05-20

Publications (2)

Publication Number Publication Date
CN1461110A true CN1461110A (zh) 2003-12-10
CN1234208C CN1234208C (zh) 2005-12-28

Family

ID=29417111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03136828XA Expired - Fee Related CN1234208C (zh) 2002-05-20 2003-05-20 锁相环频率合成器中的自调节装置及其自调节方法

Country Status (4)

Country Link
US (1) US20030215045A1 (zh)
JP (1) JP2003338754A (zh)
KR (1) KR20030090513A (zh)
CN (1) CN1234208C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156317B (zh) * 2005-03-31 2011-03-23 富士通株式会社 时钟选择电路及合成器
CN101141427B (zh) * 2007-03-15 2011-09-21 中兴通讯股份有限公司 一种利用同步时钟信号对数字信号进行解调的方法和装置
CN106972855A (zh) * 2015-12-09 2017-07-21 格罗方德半导体公司 经由已储存波段值在后续校准时加速pll锁定时间的系统及方法
CN116582126A (zh) * 2023-07-13 2023-08-11 南京齐芯半导体有限公司 一种基于锁相回路的频带搜索方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993306B2 (en) * 2002-01-22 2006-01-31 Broadcom Corporation Determination and processing for fractional-N programming values
KR100611512B1 (ko) * 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
JP5558033B2 (ja) * 2009-06-10 2014-07-23 オリンパス株式会社 無線内視鏡装置およびその受信装置、受信方法、受信プログラム
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
US10295580B2 (en) * 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3303711C2 (de) * 1983-02-04 1985-01-24 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Abstimmeinheit für Geräte der Nachrichtentechnik
US6356555B1 (en) * 1995-08-25 2002-03-12 Terayon Communications Systems, Inc. Apparatus and method for digital data transmission using orthogonal codes
US6763055B1 (en) * 2000-03-30 2004-07-13 Zeus Wireless, Inc. Spread spectrum frequency hopping transceiver modulation index control
WO2001080238A1 (en) * 2000-04-05 2001-10-25 Infineon Technologies North America Corp. Improved read/write channel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101156317B (zh) * 2005-03-31 2011-03-23 富士通株式会社 时钟选择电路及合成器
CN101141427B (zh) * 2007-03-15 2011-09-21 中兴通讯股份有限公司 一种利用同步时钟信号对数字信号进行解调的方法和装置
CN106972855A (zh) * 2015-12-09 2017-07-21 格罗方德半导体公司 经由已储存波段值在后续校准时加速pll锁定时间的系统及方法
CN106972855B (zh) * 2015-12-09 2020-10-23 格罗方德半导体公司 经由已储存波段值在后续校准时加速pll锁定时间的系统及方法
CN116582126A (zh) * 2023-07-13 2023-08-11 南京齐芯半导体有限公司 一种基于锁相回路的频带搜索方法
CN116582126B (zh) * 2023-07-13 2023-09-22 南京齐芯半导体有限公司 一种基于锁相回路的频带搜索方法

Also Published As

Publication number Publication date
KR20030090513A (ko) 2003-11-28
JP2003338754A (ja) 2003-11-28
US20030215045A1 (en) 2003-11-20
CN1234208C (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
CN1127200C (zh) 用数字字调整的频率合成电路
CN1118937C (zh) 数字锁相环电路和时钟发生方法
CN1234208C (zh) 锁相环频率合成器中的自调节装置及其自调节方法
CN1731681A (zh) 双环路频率综合器和粗调环路的调谐方法
CN1172444C (zh) 具有两个反馈环路的时钟倍增器
EP2757692B1 (en) Synthesizer with lock detector and method of operation thereof
CN1893277A (zh) 可调整增益曲线的相位检测电路与其方法
CN110224697B (zh) 一种锁相环锁定方法、锁相环电路及通信收发系统
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
CN1630196A (zh) 时钟同步器
CN1481076A (zh) 电荷泵锁相回路电路
CN1193847A (zh) 高频全数字化锁相回路
CN1225089C (zh) 用一条延时链产生多个频点时钟信号的数字锁相环
CN1399409A (zh) 相位同步循环电路以及数据再生装置
CN101741381A (zh) 调整锁相环的震荡器的方法与相关的频率合成器
KR100936201B1 (ko) 클록 선택 회로 및 신시사이저
CN1118205A (zh) 信号处理电路和延时二进制周期输入信号的方法
CN1463494A (zh) 半导体集成电路
CN1232582A (zh) 具在用于波形选择的相位误差反馈的频率合成器
CN1111957C (zh) 采用窄带压控振荡器的宽带锁相环电路
CN1149739C (zh) 锁相振荡电路
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN1263223C (zh) 具有相位调节功能的半导体集成电路及使用其的系统
CN1534872A (zh) 锁相环路电路和使用方法
CN1759531A (zh) 具有预分频器的频率合成器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee