CN1481076A - 电荷泵锁相回路电路 - Google Patents

电荷泵锁相回路电路 Download PDF

Info

Publication number
CN1481076A
CN1481076A CNA031471080A CN03147108A CN1481076A CN 1481076 A CN1481076 A CN 1481076A CN A031471080 A CNA031471080 A CN A031471080A CN 03147108 A CN03147108 A CN 03147108A CN 1481076 A CN1481076 A CN 1481076A
Authority
CN
China
Prior art keywords
mentioned
charge pump
phase
clock signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031471080A
Other languages
English (en)
Inventor
许伟展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1481076A publication Critical patent/CN1481076A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种具有电荷校正作用的电荷泵锁相回路电路，该电路可以保持输出时钟信号的相位固定在“锁相”状态，其包括第一电荷泵电路、第二电荷泵电路、以及电荷检测电路。第一、第二电荷泵电路分别提供第一、第二电流，而电荷检测电路根据第一、第二电流所载的第一及第二净电荷产生校正电压信号，并且，将此信号反馈到第一和第二电荷泵电路。在校正电压信号的控制下，第一、第二电荷泵电路分别将第一净电荷及第二净电荷调节到正好为零，以便保持输出时钟信号的相位继续锁定参考时钟信号的相位。

Description

电荷泵锁相回路电路
技术领域
本发明是关于锁相回路(phase locked loop，简称PLL)的电路，特别是指一种具有电荷校正作用的电荷泵(charge-pump)PLL电路。
背景技术
通常，电子、计算机系统及组件均具有极为重要的时序要求，因此使得所产生的周期性时钟信号必须精确地和参考时钟信号同步。锁相回路(phase1ocked loop，简称PLL)即为一种广泛运用的电路，可精确地控制其输出信号频率与接收或输入信号频率实现同步。PLL电路的种种应用例如，但不局限于：频率合成器、乘法器、除法器、单一与多重时钟信号产生器、时钟信号恢复电路、以及无线通讯装置等等。
图1的方块图是典型的电荷泵(charge pump)PLL电路(以下简称CP-PLL电路)。CP-PLL电路100由相位检测器(phase detector)110、电荷泵电路120、回路滤波器(loop filter)130、压控振荡器(voltage-controlled oscillator，简称VCO)140、以及分频器150所构成。CP-PLL电路100接收频率为Fref的参考时钟信号CLKref而产生频率为Fout的输出时钟信号CLKout，其中，输出时钟信号CLKout在相位上与参考时钟信号CLKref同步。参考时钟信号CLKref会被送到相位检测器110和反馈信号CLK’out进行比较，根据比较的结果，相位检测器110产生充电信号UP及放电信号DN，以指引电荷泵电路120供应电流给回路滤波器130、或是从回路滤波器130漏取电流，而因此在回路滤波器130形成电压VC来调整压控振荡器140的输出频率，压控振荡器140的输出，即CP-PLL电路100的输出，连接至分频器150。反馈信号CLK’out可直接为压控振荡器140所产生的输出时钟信号CLKout，或是如图1所示，反馈信号CLK’out为分频器150的输出。虽然CP-PLL电路100的中常利用分频器150将压控振荡器140产生的信号频率除以N，但在某些应用里，是可以不需要用到分频器150。
电荷泵电路120产生电流ICP然后在回路滤波器130上形成电压VC，而电流ICP是根据相位检测器110输出的UP及DN信号来决定。当CLKref信号的上升沿(rising edge)先于CLK’out信号的上升沿，电荷泵电路120会增加电流ICP，以在回路滤波器130上形成较大的电压VC，因此引起压控振荡器140提高CLKout信号的频率；反之，当CLKref信号落后CLK’out信号，电荷泵电路120会减少电流ICP，以在回路滤波器130上形成较小的电压VC，使压控振荡器140降低CLKout信号的频率。一旦反馈信号频率F’out锁定参考时钟信号频率Fref，即：CLKref信号和CLK’out信号两者的相位已经对齐，则电压VC不会再进行调整而输出频率Fout保持固定，此时CP-PLL电路100的状态称为“锁相”。
电荷泵电路120响应UP及DN信号而在内部产生充电电流及放电电流，所以电流ICP是充电电流与放电电流的总和。若CP-PLL电路100已经“锁相”且输出频率Fout不须再改变，在理想的情况下，充、放电电流会互相抵消而不会产生净输出电流ICP。然而，工艺的变化、环境的条件、以及组件本身的特性均会造成充电电流与放电电流不相称的结果，这种充、放电电流不相称将导致残存电荷留在回路滤波器130上，并且，进一步地引起压控振荡器140上的电压VC变动，造成CP-PLL电路100的输出信号CLKout产生抖动(jitter)现象。除此的外，电荷的注入、以及回路滤波器本身的泄漏现象也都是电荷累积、残存在回路滤波器130的上的来源，以致CP-PLL电路100无法精确地锁定频率。有鉴于此，需要一种电荷泵锁相回路电路来克服先前技术的问题。
发明内容
本发明的目的是提供一种电荷泵锁相回路电路，具有电荷校正作用，来消除残存电荷，使得锁相回路可保持其输出频率固定不变。
为实现上述目的，本发明公开了一种电荷泵锁相回路电路，具有电荷校正作用，其包括第一电荷泵电路、以及校正电路。第一电荷泵电路提供第一电流，使得输出时钟信号的相位能追踪参考时钟信号的相位。校正电路由第二电荷泵电路、以及电荷检测电路所组成。第二电荷泵电路提供第二电流，来模拟在锁相情况下的第一电流，而锁相情况是指输出时钟信号的相位锁定参考时钟信号的相位。根据第一电流所载的第一净电荷、以及第二电流所载的第二净电荷，电荷检测电路产生校正电压信号，并反馈到第一电荷泵电路和第二电荷泵电路。在校正电压信号的控制的下，第一、第二电荷泵电路分别将第一及第二净电荷调节到正好为零，以便保持输出时钟信号的相位继续锁定参考时钟信号的相位。
第一电荷泵电路最好包含第一晶体管，其栅极接收校正电压信号，第一晶体管根据校正电压信号来微调第一电流，以消除第一净电荷。同样地，第二电荷泵电路最好包含第二晶体管，其栅极接收校正电压信号，第二晶体管根据校正电压信号来微调第二电流，以消除第二净电荷。
在本发明的较佳实施例中，电荷泵锁相回路电路包括第一电荷泵电路、以及校正电路。第一电荷泵电路提供第一电流，使得输出时钟信号的相位能追踪参考时钟信号的相位。校正电路由第二相位检测器、第二电荷泵电路、以及运算放大器所组成。第二相位检测器接收参考时钟信号，然后按照参考时钟信号的频率同时产生第二充电脉冲、以及第二放电脉冲。第二电荷泵电路连接到第二相位检测器，用于响应第二充电、第二放电脉冲，而提供第二电流，来模拟在锁相情况下的第一电流，其中，锁相情况是指输出时钟信号的相位锁定参考时钟信号的相位。运算放大器的第一输入端连接到第一电荷泵电路的输出端，运算放大器的第二输入端则连接到第二电荷泵电路的输出端，并且，运算放大器的输出端分别连接至第一电荷泵电路的控制节点、以及第二电荷泵电路的控制节点。运算放大器可提供校正电压信号，并反馈到第一和第二电荷泵电路，在校正电压信号的控制的下，第一、第二电荷泵电路分别将运算放大器第一输入端上的第一净电荷、以及运算放大器第二输入端上的第二净电荷调节到正好为零，以便保持输出时钟信号的相位继续锁定参考时钟信号的相位。
第一电荷泵电路最好包含第一晶体管，并且，与第一晶体管形成串联；第一晶体管的栅极连接到第一电荷泵电路的控制节点，以接收校正电压信号，根据校正电压信号，第一晶体管微调第一电流，以便消除第一净电荷。第二电荷泵电路同样是最好包含第二晶体管，并且，与第二晶体管形成串联；第二晶体管的栅极连接到第二电荷泵电路的控制节点，以接收校正电压信号，根据校正电压信号，第二晶体管微调第二电流，以便消除第二净电荷。
附图说明
图1是先前技术的电荷泵锁相回路其方块示意图；以及
图2是本发明具有电荷校正作用的电荷泵锁相回路其电路方块图。
图号说明
100～典型的电荷泵锁相回路
110～相位检测器
120～电荷泵电路
130～回路滤波器
140～压控振荡器(VCO)
150～分频器
200～本发明的电荷泵锁相回路电路
202～校正电路
210、210’～相位检测器
220、220’～电荷泵电路
222、222’、224、224’～电流镜电路
226、226’～共同接点
228、228’～控制节点
230～回路滤波器
240～压控振荡器(VCO)
250～分频器
260～电荷检测电路
262～运算放大器
T、T’～晶体管
S1、S2～开关装置
S1’、S2’～开关装置
UP、UP’～充电脉冲
DN、DN’～放电脉冲
IP、I’P～充电电流
IN、I’N～放电电流
ICP、I’CP～电荷泵电路的输出电流
CLKout～输出时钟信号
CLKref～参考时钟信号
CLK’out～分频器的输出信号
R～电阻
C～电容
Vdd～电压源
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
参考图2，本发明的电荷泵锁相回路(以下简称CP-PLL)电路200包括：相位检测器210、电荷泵电路220、回路滤波器230、压控振荡器240、分频器250、以及校正电路202。CP-PLL电路200接收频率为Fref的参考时钟信号CLKref而产生频率为Fout的输出时钟信号CLKout，其中，输出时钟信号CLKout在相位上与参考时钟信号CLKref同步。相位检测器210检测分频器250的输出信号CLK’out、以及参考时钟信号CLKref两者间的相位差，来产生充电脉冲UP和放电脉冲DN，电荷泵电路220则响应UP脉冲和DN脉冲，产生电流ICP而让CLKout信号的相位能够追踪CLKref信号的相位。回路滤波器230对输入的电流ICP进行滤波而产生滤波电压，并输出到压控振荡器240作为频率控制电压信号VC，压控振荡器240便根据VC信号，来产生具有可变频率的输出时钟信号CLKout，此外，分频器250则用来将CLKout信号的频率Fout除以预定的分频比率。由相位检测器210、电荷泵电路220、回路滤波器230、压控振荡器240、以及分频器250来构成CP-PLL电路是现有技术，此处将不再做详细的讨论。
继续参考图2，CP-PLL电路200还具有一个由相位检测器210’、电荷泵电路220’、以及电荷检测电路260所组成的校正电路202。相位检测器210’其两输入端连接在一起接收同样的CLKref信号，以便按照CLKref信号的频率同时产生充电脉冲UP’、以及放电脉冲DN’，电荷泵电路220’则响应UP’脉冲和DN’脉冲提供电流I’CP来模拟在锁相情况下的电流ICP，而锁相情况是指CLKout信号的相位锁定CLKref信号的相位。为了让电荷泵电路220与220’的行为和输出特性能够一模一样，根据本发明，两者最好是具有相同的配置与工艺。电荷检测电路260根据电流ICP所载的净电荷ΔQ、以及电流I’CP所载的净电荷ΔQ’，来产生校正电压信号VCAL，并且，将VCAL信号反馈到电荷泵电路220和电荷泵电路220’。在VCAL信号的控制下，电荷泵电路220及电荷泵电路220’因此分别将净电荷ΔQ、ΔQ’调节到正好为零。
接下来进一步地阐释本发明以显示其特征，如图2所示，电荷泵电路220’包括充电用的电流镜(current mirror)电路222’、以及放电用的电流镜电路224’，开关装置S1’、S2’则连接到相位检测器210’，并且，分别由UP’脉冲和DN’脉冲所控制，其中，开关装置S1’及S2’可以用晶体管来实现。电荷检测电路260包含运算放大器262，其具有输出端262c、以及二输入端262a与262b。根据本发明，晶体管T’与电荷泵电路220’形成串联，此处所指的晶体管，不管是N型或P型金氧半(MOS)晶体管都具有栅极、漏极和源极，由于MOS晶体管一般为对称的装置，实际上对漏极和源极的指称，只可能在电压施加在这些电极时才可确定，因此，本文所称的源、漏极，应从广义的范围来解释。在本实施中，晶体管T’的源极连接到电压源Vdd，晶体管T’的漏极连接到电流镜电路222’，而晶体管T’的栅极则连接到电荷泵电路220’的控制节点228’；运算放大器262的输出端262c连接到电荷泵电路220’的控制节点228’以提供VCAL信号，运算放大器262的输入端262a连接到开关装置S1’及S2’的共同接点226’，即电荷泵电路220’用来提供电流I’CP的输出端。同样地，电荷泵电路220包括充电用的电流镜电路222、以及放电用的电流镜电路224，开关装置S1、S2则连接到相位检测器210，并且，在UP脉冲和DN脉冲分别控制下开启或关闭。此外，晶体管T与电荷泵电路220形成串联，在本实施中，晶体管T的源极连接到电压源Vdd，晶体管T的漏极连接到电流镜电路222，而晶体管T的栅极则连接到电荷泵电路220的控制节点228；运算放大器262的输出端262c也连接到电荷泵电路220的控制节点228以提供VCAL信号，运算放大器262的另一输入端262b则连接到开关装置S1及S2的共同接点，即电荷泵电路220用来提供电流ICP的输出端。
在本实施中，相位检测器210(210’)所产生的UP(UP’)及DN(DN’)脉冲信号间的相位差大体上等于其输入端信号间的相位差。在UP脉冲施加于开关装置S1期间，开关装置S1因此开启，而让电流镜电路222所提供的充电电流IP流进回路滤波器230；反之，在DN脉冲施加于开关装置S2期间，开关装置S2因此开启，而让电流镜电路224所提供的放电电流IN流出回路滤波器230。电荷泵电路220的输出电流ICP为充电电流IP与放电电流IN的总和，即ICP＝IP+(-IN)。为了能够避免失效区(dead zone)的问题，相位检测器210产生的UP及DN脉冲必须具有最小的宽度(持续期间)，以保证电荷泵电路220能有足够的时间启动，失效区基本上反应了一个相位差的范围，而相位检测器在这个范围内无法产生足够的脉冲宽度来启动电荷泵电路。在校正电路202里，相位检测器210’及电荷泵电路220’最好是以上述的类似方式运行，所以I’CP＝I’P+(-I’N)。
图2中的回路滤波器230是以一个包括电阻R和电容C的一阶(first-order)滤波器来表示，按照本发明所提出的原则，本领域技术人员应当明白以适合的高阶滤波器来取代范例中用的一阶滤波器。本发明的电路在实际运行中，宽度TP的UP脉冲会导致充电电流IP储存相当于IPTP的电荷到电容C，而宽度TN的DN脉冲会导致放电电流IN从电容C移除相当于INTN的电荷。理想情况是，当PLL电路在锁相情况时，充电电流IP应等于放电电流IN且UP脉冲宽度TP应等于DN脉冲宽度TN，然而现实中并非如此完美，合成的电流ICP将产生相当于IPTP+(-INTN)的净电荷ΔQ留在回路滤波器230上形成残存电荷。
利用电荷泵电路220’则是提供净电荷ΔQ’来模拟回路滤波器230上的净电荷ΔQ，其中，ΔQ’＝I’PT’P+(-I’NT’N)，根据本发明，电荷泵电路220及220’最好是具有相同的特性。运算放大器260检测其输入端262a上的净电荷ΔQ’及其输入端262b上的净电荷ΔQ，若净电荷ΔQ’的数量大于零，运算放大器260会增加校正电压信号VCAL，而变大的VCAL信号反馈给晶体管T及T’后会同时造成充电电流IP、I’P的减少，由此来微调净电荷ΔQ与ΔQ’；反之，若净电荷ΔQ’的数量小于零，运算放大器260会减少校正电压信号VCAL，而变小的VCAL信号反馈给晶体管T及T’后，会同时造成充电电流IP、I’P的增加；以此方式，净电荷ΔQ和ΔQ’最终会消除而变为零。其中，由于运算放大器260被安排成“负反馈”的形式，所以运算放大器260两输入端上的电位会互相追随，换句话说，输入端262a和262b之间存在着“虚拟短路”，“虚拟短路”意味着：凡是出现在输入端262a上的电压均会自动反应在另一输入端262b上，因此，当净电荷ΔQ’变成零时，净电荷ΔQ也会跟着消除。因此回路滤波器230上不会留有残存电荷，而可以保持输出时钟信号频率Fout，并且，使输出时钟信号CLKout在相位上与参考时钟信号CLKref同步，且没有抖动现象。根据本发明所提出的原则，任何本领域技术人员应当明白：可以考虑用与电流镜电路224(224’)形成串联的晶体管，来调节放电电流IN(I’N)，以便取代调节充电电流。
虽然本发明已以一具体实施例公开如上，然而，其仅是为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和范围内，可以进行适当的变化与修改，因此本发明的保护范围应当以所附的权利要求为准。

Claims (20)

1.一种电荷泵锁相回路电路，至少包含：
第一电荷泵电路，用于提供第一电流而让输出时钟信号的相位能追踪参考时钟信号的相位；以及
校正电路，至少包含：
第二电荷泵电路，用于提供第二电流，来模拟在锁相情况下的该第一电流，而该锁相情况是：该输出时钟信号的相位锁定该参考时钟信号的相位；以及
电荷检测电路，用于根据该第一电流所载的第一净电荷、以及该第二电流所载的第二净电荷，来产生校正电压信号，并且，将该校正电压信号反馈到该第一电荷泵电路和该第二电荷泵电路；
其中，该第一及该第二电荷泵电路在该校正电压信号的控制下，分别将该第一净电荷及该第二净电荷调节到零，以便保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
2.如权利要求1的电荷泵锁相回路电路，其中，上述第一电荷泵电路至少包含第一晶体管，用于根据上述校正电压信号来微调上述第一电流，消除上述第一净电荷。
3.如权利要求2的电荷泵锁相回路电路，其中，上述第一晶体管的栅极用来接收上述校正电压信号。
4.如权利要求1的电荷泵锁相回路电路，其中，上述第二电荷泵电路至少包含第二晶体管，用于根据上述校正电压信号来微调上述第二电流，消除上述第二净电荷。
5.如权利要求4的电荷泵锁相回路电路，其中，上述第二晶体管的栅极用来接收上述校正电压信号。
6.如权利要求1的电荷泵锁相回路电路，其中，上述校正电路更至少包含第二相位检测器，用于接收上述参考时钟信号，而按照上述参考时钟信号的频率同时产生第二充电脉冲、以及第二放电脉冲，且上述第二电荷泵电路响应该第二充电脉冲和该第二放电脉冲提供上述第二电流。
7.如权利要求6的电荷泵锁相回路电路，更至少包含：
分频器，用于将上述输出时钟信号的频率除以预定分频比率；
压控振荡器，用于根据频率控制电压信号，来产生具有可变频率的上述输出时钟信号；
回路滤波器，用于对输入的上述第一电流进行滤波而产生滤波电压，并输出到该压控振荡器作为该频率控制电压信号；以及
第一相位检测器，用于检测该分频器的输出信号、以及上述参考时钟信号两者间的相位差，来产生第一充电脉冲和第一放电脉冲，其中，上述第一电荷泵电路响应该第一充电脉冲和该第一放电脉冲，产生上述第一电流。
8.如权利要求1的电荷泵锁相回路电路，其中，上述电荷检测电路至少包含运算放大器，用于检测上述第一净电荷、以及上述第二净电荷，来产生上述校正电压信号。
9.一种电荷泵锁相回路电路，至少包含：
第一电荷泵电路，用于提供第一电流而让输出时钟信号的相位能追踪参考时钟信号的相位；
第一晶体管，与该第一电荷泵电路形成串联，用于根据校正电压信号来微调该第一电流，消除该第一电流所载的第一净电荷；以及
校正电路，至少包含：
第二相位检测器，接收该参考时钟信号，用于按照该参考时钟信号的频率同时产生第二充电脉冲、以及第二放电脉冲；
第二电荷泵电路，响应该第二充电脉冲和该第二放电脉冲，用于提供第二电流，来模拟在锁相情况下的该第一电流，而该锁相情况是：该输出时钟信号的相位锁定该参考时钟信号的相位；
第二晶体管，与该第二电荷泵电路形成串联，用于根据该校正电压信号来微调该第二电流，消除该第二电流所载的第二净电荷；以及
电荷检测电路，用于根据该第一净电荷、以及该第二净电荷，来产生该校正电压信号，并且，将该校正电压信号反馈到该第一晶体管和该第二晶体管；
其中，在该校正电压信号的控制下，该第一电荷泵电路与该第一晶体管、以及该第二电荷泵电路与该第二晶体管分别将该第一净电荷、该第二净电荷调节到零，以便保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
10.如权利要求9的电荷泵锁相回路电路，其中，上述第一晶体管的栅极用来接收上述校正电压信号。
11.如权利要求9的电荷泵锁相回路电路，其中，上述第二晶体管的栅极用来接收上述校正电压信号。
12.如权利要求9的电荷泵锁相回路电路，更至少包含：
分频器，用于将上述输出时钟信号的频率除以预定分频比率；
压控振荡器，用于根据频率控制电压信号，来产生具有可变频率的上述输出时钟信号；
回路滤波器，用于对输入的上述第一电流进行滤波而产生滤波电压，并输出到该压控振荡器作为该频率控制电压信号；以及
第一相位检测器，用于检测该分频器的输出信号、以及上述参考时钟信号两者间的相位差，来产生第一充电脉冲和第一放电脉冲，其中，上述第一电荷泵电路响应该第一充电脉冲和该第一放电脉冲，产生上述第一电流。
13.如权利要求9的电荷泵锁相回路电路，其中，上述电荷检测电路至少包含运算放大器，用于检测上述第一净电荷、以及上述第二净电荷，来产生上述校正电压信号。
14.一种电荷泵锁相回路电路，至少包含：
第一电荷泵电路，用于提供第一电流而让输出时钟信号的相位能追踪参考时钟信号的相位；以及
校正电路，至少包含：
第二相位检测器，接收该参考时钟信号，用于按照该参考时钟信号的频率同时产生第二充电脉冲、以及第二放电脉冲；
第二电荷泵电路，连接到该第二相位检测器，用于响应该第二充电脉冲和该第二放电脉冲，而提供第二电流，来模拟在锁相情况下的该第一电流，该锁相情况是：该输出时钟信号的相位锁定该参考时钟信号的相位；以及
运算放大器，该运算放大器的第一输入端连接到该第一电荷泵电路的输出端，该运算放大器的第二输入端连接到该第二电荷泵电路的输出端，该运算放大器的输出端分别连接到该第一电荷泵电路的控制节点、以及该第二电荷泵电路的控制节点，用于提供校正电压信号，并反馈到该第一电荷泵电路和该第二电荷泵电路；
其中，该第一及该第二电荷泵电路在该校正电压信号的控制下，分别将该运算放大器第一输入端上的第一净电荷、以及该运算放大器第二输入端上的第二净电荷调节到零，以便保持该输出时钟信号的相位继续锁定该参考时钟信号的相位。
15.如权利要求14的电荷泵锁相回路电路，其中，上述第一电荷泵电路至少包含第一晶体管，该第一晶体管与上述第一电荷泵电路形成串联，用于根据上述校正电压信号来微调上述第一电流，消除上述第一净电荷。
16.如权利要求15的电荷泵锁相回路电路，其中，上述第一晶体管的栅极连接到上述第一电荷泵电路的控制节点，用于接收上述校正电压信号。
17.如权利要求14的电荷泵锁相回路电路，其中，上述第二电荷泵电路至少包含第二晶体管，该第二晶体管与上述第二电荷泵电路形成串联，用于根据上述校正电压信号来微调上述第二电流，消除上述第二净电荷。
18.如权利要求17的电荷泵锁相回路电路，其中，上述第二晶体管的栅极连接到上述第二电荷泵电路的控制节点，用于接收上述校正电压信号。
19.如权利要求14的电荷泵锁相回路电路，更至少包含：
分频器，用于将上述输出时钟信号的频率除以预定分频比率；
压控振荡器，用于根据频率控制电压信号，来产生具有可变频率的上述输出时钟信号；
回路滤波器，连接到上述第一电荷泵电路的输出端，用于对输入的上述第一电流进行滤波而产生滤波电压，并输出到该压控振荡器作为该频率控制电压信号；以及
第一相位检测器，用于检测该分频器的输出信号、以及上述参考时钟信号两者间的相位差，来产生第一充电脉冲和第一放电脉冲，其中，上述第一电荷泵电路响应该第一充电脉冲和该第一放电脉冲，产生上述第一电流。
20.如权利要求14的电荷泵锁相回路电路，其中，上述运算放大器检测其第一输入端上的上述第一净电荷、及其第二输入端上的上述第二净电荷，用于在其输出端上产生上述校正电压信号。
CNA031471080A 2002-07-17 2003-07-01 电荷泵锁相回路电路 Pending CN1481076A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/196,182 US6608511B1 (en) 2002-07-17 2002-07-17 Charge-pump phase-locked loop circuit with charge calibration
US10/196,182 2002-07-17

Publications (1)

Publication Number Publication Date
CN1481076A true CN1481076A (zh) 2004-03-10

Family

ID=27733989

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031471080A Pending CN1481076A (zh) 2002-07-17 2003-07-01 电荷泵锁相回路电路

Country Status (3)

Country Link
US (2) US6608511B1 (zh)
CN (1) CN1481076A (zh)
TW (1) TWI230513B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342652C (zh) * 2005-04-11 2007-10-10 威盛电子股份有限公司 高速双电源锁相回路
CN1893331B (zh) * 2005-07-01 2010-06-16 威盛电子股份有限公司 时钟数据回复器与方法
CN102938645A (zh) * 2011-09-08 2013-02-20 威盛电子股份有限公司 电压控制器、频率控制电路、以及使用其的信号产生装置
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路
CN110719103A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 包括锁相环电路的集成电路
CN110830000A (zh) * 2018-11-22 2020-02-21 武汉新芯集成电路制造有限公司 一种感测电路及其读取结果的方法
CN110968146A (zh) * 2019-12-12 2020-04-07 深圳星河半导体技术有限公司 一种用于锁相回路的电荷帮浦电路
CN111211776A (zh) * 2020-02-20 2020-05-29 广东省半导体产业技术研究院 一种锁相环电路
CN111224539A (zh) * 2018-11-27 2020-06-02 恩智浦有限公司 电荷泵和用于操作电荷泵的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US7440511B2 (en) * 2001-04-25 2008-10-21 Texas Instruments Incorporated Transmit filter
EP1478265B1 (en) * 2002-02-22 2010-04-14 Masimo Corporation Active pulse spectrophotometry
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
US7174144B2 (en) * 2002-09-13 2007-02-06 Broadcom Corporation Calibration of a phase locked loop
US6906579B2 (en) * 2003-01-14 2005-06-14 Fujitsu Limited Optimal inductor management
US6954706B2 (en) * 2003-08-20 2005-10-11 Hewlett-Packard Development Company, L.P. Method for measuring integrated circuit processor power demand and associated system
US7176732B2 (en) * 2003-08-28 2007-02-13 Interuniversitair Microelektronica Centrum (IMEC) vzw) Device and method for increasing the operating range of an electrical circuit
US7038552B2 (en) * 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
JP3795884B2 (ja) * 2003-10-17 2006-07-12 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
US6980046B2 (en) * 2004-03-05 2005-12-27 Wionics Research Charge pump circuit using active feedback controlled current sources
US7053684B1 (en) 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
US7436920B2 (en) * 2004-06-17 2008-10-14 Matisse Networks Burst mode receiver based on charge pump PLL with idle-time loop stabilizer
US7176731B2 (en) * 2004-08-26 2007-02-13 International Business Machines Corporation Variation tolerant charge leakage correction circuit for phase locked loops
US7034588B2 (en) * 2004-08-27 2006-04-25 Pericom Technology Inc. Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times
KR101381906B1 (ko) * 2004-09-13 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명장치
US7427900B2 (en) * 2004-12-30 2008-09-23 Silicon Laboratories Inc. Integrated PLL loop filter and charge pump
US7276977B2 (en) * 2005-08-09 2007-10-02 Paul William Ronald Self Circuits and methods for reducing static phase offset using commutating phase detectors
JP2007266935A (ja) * 2006-03-28 2007-10-11 Nec Corp Ｐｌｌ回路
US7439784B2 (en) * 2006-12-29 2008-10-21 Mediatek Inc. Charge pump for reducing current mismatch
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
US7692458B1 (en) * 2008-10-11 2010-04-06 Applied Micro Circuits Corporation Wide dynamic range charge pump
US8283984B2 (en) * 2009-07-17 2012-10-09 Real Tek Semiconductor Corp. Method and apparatus of phase locking for reducing clock jitter due to charge leakage
US8198927B2 (en) 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump
TWI415394B (zh) * 2010-04-13 2013-11-11 Elite Semiconductor Esmt 鎖相迴路電路及其操作方法
US8385496B1 (en) * 2010-10-21 2013-02-26 Altera Corporation Apparatus and methods of receiver offset calibration
US9882552B2 (en) 2015-09-25 2018-01-30 International Business Machines Corporation Low power amplifier
US10868467B1 (en) * 2019-09-22 2020-12-15 Nanya Technology Corporation Pump circuit, pump device, and operation method of pump circuit
CN113114238B (zh) * 2021-04-09 2022-11-25 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473283A (en) * 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
US6043715A (en) * 1997-09-02 2000-03-28 Lucent Technologies Inc. Phase-locked loop with static phase offset compensation
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
JP3407197B2 (ja) * 1999-11-26 2003-05-19 松下電器産業株式会社 ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342652C (zh) * 2005-04-11 2007-10-10 威盛电子股份有限公司 高速双电源锁相回路
CN1893331B (zh) * 2005-07-01 2010-06-16 威盛电子股份有限公司 时钟数据回复器与方法
CN102938645A (zh) * 2011-09-08 2013-02-20 威盛电子股份有限公司 电压控制器、频率控制电路、以及使用其的信号产生装置
CN102938645B (zh) * 2011-09-08 2015-07-08 威盛电子股份有限公司 电压控制器、频率控制电路、以及使用其的信号产生装置
CN108471307B (zh) * 2017-10-30 2021-05-28 四川和芯微电子股份有限公司 电荷泵电路
CN108471307A (zh) * 2017-10-30 2018-08-31 四川和芯微电子股份有限公司 电荷泵电路
CN110719103A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 包括锁相环电路的集成电路
CN110830000A (zh) * 2018-11-22 2020-02-21 武汉新芯集成电路制造有限公司 一种感测电路及其读取结果的方法
CN111224539A (zh) * 2018-11-27 2020-06-02 恩智浦有限公司 电荷泵和用于操作电荷泵的方法
CN111224539B (zh) * 2018-11-27 2023-12-19 恩智浦有限公司 电荷泵和用于操作电荷泵的方法
CN110968146A (zh) * 2019-12-12 2020-04-07 深圳星河半导体技术有限公司 一种用于锁相回路的电荷帮浦电路
CN111211776A (zh) * 2020-02-20 2020-05-29 广东省半导体产业技术研究院 一种锁相环电路
CN111211776B (zh) * 2020-02-20 2023-09-26 广东省半导体产业技术研究院 一种锁相环电路

Also Published As

Publication number Publication date
TW200414687A (en) 2004-08-01
TWI230513B (en) 2005-04-01
US20040012425A1 (en) 2004-01-22
US6608511B1 (en) 2003-08-19
US6768359B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
CN1481076A (zh) 电荷泵锁相回路电路
US7453296B2 (en) Delay locked loop having charge pump gain independent of operating frequency
US6873669B2 (en) Clock signal reproduction device
US7327182B2 (en) Switched capacitor filter and feedback system
US7538622B2 (en) Multiple reference frequency fractional-N PLL (phase locked loop)
EP1858164A1 (en) Low-jitter loop filter for a phase-locked loop system
US8373468B2 (en) Charge pump for phase-locked loop
JP3121784B2 (ja) 位相同期ループのロック検出装置
US8019022B2 (en) Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
US7184503B2 (en) Multi-loop circuit capable of providing a delayed clock in phase locked loops
JP2001515695A (ja) デジタルワードにより同調される周波数合成回路
US7459964B2 (en) Switched capacitor filter and feedback system
CN1874476A (zh) 适用于高清数字电视的低抖动时钟生成电路
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
CN1770632A (zh) 最小化pll内由滤波器电容泄漏引起的抖动的装置和方法
CN101335523A (zh) 频率合成器
CN107809240A (zh) 用于锁相环电路的环路滤波器及锁相环电路
Anand et al. A 2.75 Gb/s CMOS clock recovery circuit with broad capture range
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN111294043A (zh) 一种基于pll的自动恢复外部时钟的系统
KR100830898B1 (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
CN1310430C (zh) 锁相环电路
CN1487670A (zh) 电荷泵锁相环电路
KR20060106552A (ko) Ｃｄｒ 회로 및 ｐｌｌ 회로
CN103873050B (zh) 用于时钟数据恢复的多相位锁相环电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication