TWI415394B - 鎖相迴路電路及其操作方法 - Google Patents
鎖相迴路電路及其操作方法 Download PDFInfo
- Publication number
- TWI415394B TWI415394B TW99111359A TW99111359A TWI415394B TW I415394 B TWI415394 B TW I415394B TW 99111359 A TW99111359 A TW 99111359A TW 99111359 A TW99111359 A TW 99111359A TW I415394 B TWI415394 B TW I415394B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- charge pump
- circuit
- lock
- locked
- Prior art date
Links
Description
本發明係關於電路設計,特別係關於鎖相迴路(phase lock loop,PLL)電路及其操作方法。
鎖相迴路電路係一種可根據參考訊號產生輸出訊號之控制電路,其中該產生之輸出訊號之頻率和相位皆同步於該參考訊號。鎖相迴路電路不僅可產生穩定之輸出訊號,其亦可用以恢復摻雜雜訊之傳輸訊號。因此,鎖相迴路電路之應用範圍相當廣泛,例如頻率產生器或是無線通訊裝置皆可見鎖相迴路電路之應用。
圖1顯示一習知的鎖相迴路電路的示意圖。如圖1所示,該鎖相迴路電路100包含一相位頻率偵測器110、一電荷泵(charge pump)電路120、一迴路濾波器130、一電壓控制振盪器140和一除頻器150。該鎖相迴路電路100係根據一輸入之參考訊號產生一輸出訊號,而該輸出訊號則在除頻後作為該鎖相迴路電路100之另一輸入。據此,該鎖相迴路電路100形成一負回饋系統以達到頻率鎖定之目的。該除頻器150係用以提供該輸出訊號之除頻訊號。該相位頻率偵測器110可用以比較該參考訊號和該除頻器150輸出之除頻訊號,用以輸出上升訊號和下降訊號。該電荷泵電路120根據該上升訊號和該下降訊號輸出一控制電流。該迴路濾波器130根據該控制電流提供一控制電壓。該電壓控制振盪器140即根據該控制電壓提供該輸出訊號。
鎖相迴路電路根據其電路特性具有不同之鎖定速度及穩定度。具有較高鎖定速度之鎖相迴路電路可較快速地輸出鎖定之輸出訊號。然而,由於具有較高鎖定速度之鎖相迴路電路對於輸入之參考訊號之反應較快,當參考訊號具有擾動或雜訊時,其亦會反應至輸出訊號。換言之,具有較高鎖定速度之鎖相迴路電路之穩定度較低。相反地,具有較高穩定度之鎖相迴路電路對於輸入之參考訊號之反應較慢而可抑制輸出訊號之擾動,但卻需較長時間來輸出鎖定之輸出訊號。
因此,該互相衝突之特性為鎖相迴路電路設計上之兩難。然而,若能在相位鎖定前提供較高之鎖定速度,並在相位鎖定後提供較佳的穩定度,即可同時達到上述兩種優點。本發明即提供具備此種特性之鎖相迴路電路及其操作方法。
本發明揭示一種鎖相迴路電路,包含一相位頻率偵測器、一鎖定偵測電路、一電荷泵電路、一迴路濾波器、一電壓控制振盪器以及一除頻器。該相位頻率偵測器係設定以根據一第一參考訊號和一除頻訊號以輸出一第一電荷泵控制訊號和一第二電荷泵控制訊號。該鎖定偵測電路係設定以根據該第一電荷泵控制訊號和一第二參考訊號輸出一鎖定訊號,其中該鎖定訊號之值可為鎖定和非鎖定。該電荷泵電路係設定以根據該第一電荷泵控制訊號和該第二電荷泵控制訊號提供一控制電流,且當該鎖定訊號之值為非鎖定時,該電荷泵電路之電流驅動能力較當該鎖定訊號之值為鎖定時強。該迴路濾波器係設定以根據該控制電流提供一控制電壓。該電壓控制振盪器係設定以根據該控制電壓提供一輸出訊號。該除頻器係設定以根據該輸出訊號提供該除頻訊號。
上文已經概略地敍述本發明之技術特徵,俾使下文之詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵將描述於下文。本發明所屬技術領域中具有通常知識者應可瞭解,下文揭示之概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本發明相同之目的。本發明所屬技術領域中具有通常知識者亦應可瞭解,這類等效的建構並無法脫離後附之申請專利範圍所提出之本發明的精神和範圍。
本發明在此所探討的方向為一種鎖相迴路電路及其操作方法。為了能徹底地瞭解本發明,將在下列的描述中提出詳盡的步驟及組成。顯然地,本發明的施行並未限定於本發明技術領域之技藝者所熟習的特殊細節。另一方面,眾所周知的組成或步驟並未描述於細節中,以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下,然而除了這些詳細描述之外,本發明還可以廣泛地施行在其他的實施例中,且本發明的範圍不受限定,其以之後的專利範圍為準。
圖2顯示根據本發明之一實施例之鎖相迴路電路之示意圖。如圖2所示,該鎖相迴路電路200包含一相位頻率偵測器210、一鎖定偵測電路220、一電荷泵電路230、一迴路濾波器240、一電壓控制振盪器250和一除頻器260。該相位頻率偵測器210係設定以根據一第一參考時脈訊號和一除頻時脈訊號以輸出一第一電荷泵控制訊號和一第二電荷泵控制訊號。該鎖定偵測電路220係設定以根據該第一電荷泵控制訊號和一第二參考時脈訊號輸出一鎖定訊號,其中該鎖定訊號之值可為鎖定和非鎖定。該電荷泵電路230係設定以根據該第一電荷泵控制訊號和該第二電荷泵控制訊號提供一控制電流,且當該鎖定訊號之值為非鎖定時,該電荷泵電路230之電流驅動能力較當該鎖定訊號之值為鎖定時強。該迴路濾波器240係設定以根據該控制電流提供一控制電壓。該電壓控制振盪器250係設定以根據該控制電壓提供一輸出時脈訊號。該除頻器260係設定以根據該輸出時脈訊號提供該除頻時脈訊號。
如上所述,該鎖相迴路電路200係利用該鎖定偵測電路220決定該鎖相迴路電路200是否已鎖定。當該鎖相迴路電路200未鎖定時,該電荷泵電路230之電流驅動能力較強。因此,該鎖相迴路電路200對於輸入之參考訊號之反應較快而能較快進入鎖定狀態。當該鎖相迴路電路200鎖定後,該電荷泵電路230之電流驅動能力轉弱。因此,該鎖相迴路電路200對於輸入之參考訊號之反應較慢,故其對於輸入之參考訊號具有較高之穩定性。
圖3顯示該電荷泵電路230之內部示意圖。如圖3所示,該電荷泵電路230包含兩條電流驅動路徑310和320,其中該電流驅動路徑310包含兩個電流源312和314及兩個開關316和318,該電流驅動路徑320亦包含兩個電流源322和324及兩個開關326和328。該等開關316和326係由該相位頻率偵測器210所輸出之第一電荷泵控制訊號所控制,而該等開關318和328係由該相位頻率偵測器210所輸出之第二電荷泵控制訊號所控制。根據該第一電荷泵控制訊號和該第二電荷泵控制訊號,該電荷泵電路230即可提供正電流或負電流至該迴路濾波器240,以控制該迴路濾波器240之電壓。當該鎖相迴路電路200未鎖定時,該等電流驅動路徑310和320皆啟動。因此,該電荷泵電路230具有較強之電流驅動能力。當該鎖相迴路電路200鎖定後,該鎖定偵測電路220所輸出之鎖定訊號即關閉該電流驅動路徑320。此時,該電荷泵電路230即降低其電流驅動能力。根據本發明之實施例之電荷泵電路230不限於包含兩條電流驅動路徑,而可及於數條電流驅動路徑,其中當該鎖定偵測電路220所輸出之鎖定訊號之值為非鎖定時,該電荷泵電路230所開啟之電流驅動路徑較當該當鎖定偵測電路220所輸出之鎖定訊號之值為鎖定時多。
圖2之實施例係將該第一參考時脈訊號之一脈衝邊緣同步於該第二參考時脈訊號之一脈衝邊緣。例如,可將該第一參考時脈訊號之脈衝上升邊緣同步於該第二參考時脈訊號之脈衝上升邊緣,或將該第一參考時脈訊號之脈衝下降邊緣同步於該第二參考時脈訊號之脈衝下降邊緣。
圖4顯示根據圖2之實施例之部分訊號之時序圖。如圖4所示,該第一參考時脈訊號之脈衝上升邊緣係同步於該第二參考時脈訊號之脈衝上升邊緣,且該第一電荷泵控制訊號之脈衝上升邊緣亦同步於該第二參考時脈訊號之脈衝上升邊緣。
該第一電荷泵控制訊號代表該第一參考時脈訊號和該除頻之輸出訊號之相位差。在該鎖相迴路電路200鎖定前,該第一參考時脈訊號和該除頻之輸出訊號具有大相位差,故該第一電荷泵控制訊號之工作週期較長,如圖4所示。在該鎖相迴路電路200鎖定之過程中,該第一參考時脈訊號和該除頻之輸出訊號之相位差逐漸縮小,故該第一電荷泵控制訊號之工作週期亦逐漸縮短。待第一參考時脈訊號和該除頻之輸出訊號同步後,該第一電荷泵控制訊號之工作週期即為其最小可能工作週期。根據圖4之圖示,本實施例即利用該第二參考時脈訊號之脈衝下降邊緣作為鎖定前後之分界。當該第二參考時脈訊號之脈衝下降邊緣落後該第一電荷泵控制訊號之脈衝下降邊緣時,亦即該第一電荷泵控制訊號之工作週期縮小至一定程度時,即判定該鎖相迴路電路200已鎖定。該鎖定偵測電路220即輸出鎖定訊號以降低該電荷泵電路230之電流驅動能力。較佳的,該第二參考時脈訊號之工作週期可設定以略大於該第一電荷泵控制訊號之最小可能工作週期,例如可將該第二參考時脈訊號之工作週期設定為該第一電荷泵控制訊號之最小可能工作週期之兩倍。
圖4顯示之實施例係將該第一參考時脈訊號之脈衝上升邊緣同步於該第二參考時脈訊號之脈衝上升邊緣。若將該第一參考時脈訊號之脈衝下降邊緣同步於該第二參考時脈訊號之脈衝下降邊緣,則判斷該鎖相迴路電路200之鎖定標準為當該第二參考時脈訊號之脈衝上升邊緣領先該第一電荷泵控制訊號之脈衝上升邊緣時,判斷該鎖相迴路電路200已鎖定。
在鎖相迴路電路之操作上,可使該除頻之輸出訊號之頻率逐漸增加以同步於該第一參考訊號,或是可使該除頻之輸出訊號之逐漸降低以同步於該第一參考訊號。根據操作上之不同,該第一電荷泵控制訊號可為上升訊號或下降訊號,而該第二電荷泵控制訊號即為另一者。
圖2之實施例係將該第一參考時脈訊號之一脈衝邊緣同步於該第二參考時脈訊號之一脈衝邊緣。一簡單之方法係以該第一參考時脈訊號作為該第二參考時脈訊號。較佳地,為使該第二參考時脈訊號之工作週期略大於該第一電荷泵控制訊號之最小可能工作週期,亦可以一組合邏輯電路根據該第一參考時脈訊號產生該第二參考時脈訊號。
圖5顯示根據本發明之一實施例之組合邏輯電路。如圖5所示,該組合邏輯電路500包含複數個緩衝器510和一互斥或閘520。該等緩衝器510用以延遲該第一參考時脈訊號。該互斥或閘520分別接收該第一參考時脈訊號及其延遲訊號以產生該第二參考時脈訊號。如圖5所示,該第二參考時脈訊號之工作週期即可藉由該等緩衝器510之數量調整。
圖6顯示該鎖定偵測電路220之內部示意圖。如圖6所示,該鎖定偵測電路220係由一D型正反器600實現。該D型正反器600之訊號輸入端接地,時脈輸入端連接該第二參考時脈訊號,該負設定端連接該第一電荷泵控制訊號,而該負輸出端即作為鎖定訊號。對應圖4之訊號時序圖,當該第二參考時脈訊號之脈衝下降邊緣領先該第一電荷泵控制訊號之脈衝下降邊緣時,該D型正反器600之正輸出端係輸出邏輯0,故該D型正反器600之負輸出端係輸出邏輯1。待該第二參考時脈訊號之脈衝下降邊緣落後該第一電荷泵控制訊號之脈衝下降邊緣時,該D型正反器600即設定使其正輸出端係輸出邏輯1,故其之負輸出端係輸出邏輯0。據此,即可根據該鎖定訊號控制該電荷泵電路230之電流驅動能力。
圖7顯示根據本發明之一實施例之鎖相迴路電路之操作方法之流程圖。在步驟702,根據一第一參考時脈訊號和一除頻時脈訊號產生一第一電荷泵控制訊號和一第二電荷泵控制訊號,並進入步驟704。在步驟704,根據該第一電荷泵控制訊號和該第二電荷泵控制訊號產生一控制電流,並進入步驟706。在步驟706,根據該第一電荷泵控制訊號和一第二參考時脈訊號判斷是否一鎖相迴路電路已鎖定。若判斷該鎖定訊號已鎖定,則進入步驟708,否則進入步驟710。在步驟708,減少該控制電流之電流驅動能力,並進入步驟710。在步驟710,根據該控制電流提供一控制電壓,並進入步驟712。在步驟712,根據該控制電壓提供一輸出時脈訊號,並進入步驟714。在步驟714,根據該輸出時脈訊號提供該除頻時脈訊號,並進入步驟716。在步驟714,再次判斷是否該鎖相迴路電路已鎖定。若判斷該鎖定訊號已鎖定,則結束本方法,否則回到步驟702。如圖7所示,該鎖相迴路電路之操作方法即對應至圖2之鎖相迴路電路200。
綜上所述,根據本發明之鎖相迴路電路及其操作方法係偵測該鎖相迴路電路是否鎖定,以在該鎖相迴路電路鎖定之前提供一較快之鎖定能力,並在該鎖相迴路電路鎖定之後提供一較好之穩定度。
本發明之技術內容及技術特點已揭示如上,然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此,本發明之保護範圍應不限於實施例所揭示者,而應包括各種不背離本發明之替換及修飾,並為以下之申請專利範圍所涵蓋。
100...鎖相迴路電路
110...相位頻率偵測器
120...電荷泵電路
130...迴路濾波器
140...電壓控制振盪器
150...除頻器
200...鎖相迴路電路
210...相位頻率偵測器
220...鎖定偵測電路
230...電荷泵電路
240...迴路濾波器
250...電壓控制振盪器
260...除頻器
310...電流驅動路徑
312...電流源
314...電流源
316...開關
318...開關
320...電流驅動路徑
322...電流源
324...電流源
326...開關
328...開關
500...組合邏輯電路
510...緩衝器
520...互斥或閘
600...D型正反器
702~716...步驟
圖1顯示一習知的鎖相迴路電路的示意圖;
圖2顯示根據本發明之一實施例之鎖相迴路電路之內部示意圖;
圖3顯示根據本發明之一實施例之電荷泵電路之示意圖;
圖4顯示根據本發明之一實施例之部分訊號之時序圖;
圖5顯示根據本發明之一實施例之組合邏輯電路;
圖6顯示根據本發明之一實施例之鎖定偵測電路之內部示意圖;以及
圖7顯示根據本發明之一實施例之鎖相迴路電路之操作方法之流程圖。
200...鎖相迴路電路
210...相位頻率偵測器
220...鎖定偵測電路
230...電荷泵電路
240...迴路濾波器
250...電壓控制振盪器
260...除頻器
Claims (10)
- 一種鎖相迴路電路,包含:一相位頻率偵測器,設定以根據一第一參考訊號和一除頻訊號以輸出一第一電荷泵控制訊號和一第二電荷泵控制訊號;一鎖定偵測電路,設定以根據該第一電荷泵控制訊號和一第二參考訊號輸出一鎖定訊號,利用該第二參考時脈訊號之脈衝上昇邊緣或下降邊緣與該第一電荷泵控制訊號比較後並作為鎖定前後之分界,其中該鎖定訊號之值可為鎖定和非鎖定;一電荷泵電路,設定以根據該第一電荷泵控制訊號和該第二電荷泵控制訊號提供一控制電流,且當該鎖定訊號之值為非鎖定時,該電荷泵電路之電流驅動能力較當該鎖定訊號之值為鎖定時強;一迴路濾波器,設定以根據該控制電流提供一控制電壓;一電壓控制振盪器,設定以根據該控制電壓提供一輸出訊號;以及一除頻器,設定以根據該輸出訊號提供該除頻訊號。
- 根據請求項1之電路,其中該電荷泵電路包含複數條電流驅動路徑,當該鎖定訊號之值為非鎖定時,該電荷泵電路所開啟之電流驅動路徑較當該鎖定訊號之值為鎖定時多。
- 根據請求項1之電路,其中該電荷泵電路包含兩條電流驅動路徑,當該鎖定訊號之值為非鎖定時,該電荷泵電路係 開啟兩條電流驅動路徑,而當該鎖定訊號之值為鎖定時,該電荷泵電路係開啟一條電流驅動路徑。
- 根據請求項1之電路,其中該第一參考訊號之一脈衝邊緣係同步於該第二參考訊號之一脈衝邊緣。
- 根據請求項4之電路,其中該第一參考訊號之脈衝上升邊緣係同步於該第二參考訊號之脈衝上升邊緣,且當該第二參考訊號之脈衝下降邊緣落後該第一電荷泵控制訊號之脈衝下降邊緣時,該鎖定偵測電路係輸出值為鎖定之鎖定訊號。
- 根據請求項4之電路,其中該第一參考訊號之脈衝下降邊緣係同步於該第二參考訊號之脈衝下降邊緣,且該第二參考訊號之脈衝上升邊緣領先該第一電荷泵控制訊號之脈衝上升邊緣時,該鎖定偵測電路係輸出值為鎖定之鎖定訊號。
- 根據請求項1之電路,其中該第二參考訊號係根據該第一參考訊號產生。
- 根據請求項1之電路,其中該第二參考訊號即為該第一參考訊號。
- 根據請求項1之電路,其中當該第一電荷泵控制訊號之工作週期小於該第二參考訊號之工作週期時,該鎖定偵測電路係輸出值為鎖定之鎖定訊號。
- 根據請求項1之電路,其中該鎖定偵測電路係利用一正反器所實現。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99111359A TWI415394B (zh) | 2010-04-13 | 2010-04-13 | 鎖相迴路電路及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99111359A TWI415394B (zh) | 2010-04-13 | 2010-04-13 | 鎖相迴路電路及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201136176A TW201136176A (en) | 2011-10-16 |
TWI415394B true TWI415394B (zh) | 2013-11-11 |
Family
ID=46752134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99111359A TWI415394B (zh) | 2010-04-13 | 2010-04-13 | 鎖相迴路電路及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI415394B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW205610B (zh) * | 1991-08-21 | 1993-05-11 | American Telephone & Telegraph | |
US6768359B2 (en) * | 2002-07-17 | 2004-07-27 | Via Technologies, Inc. | Charge-pump phase-locked loop circuit with charge calibration |
US6989699B2 (en) * | 2003-01-31 | 2006-01-24 | Infineon Technologies Ag | Phase detection circuit having a substantially linear characteristic curve |
TW200620836A (en) * | 2004-12-02 | 2006-06-16 | Via Tech Inc | Low noise charge pump for PLL-based frequence synthesis |
TW200824293A (en) * | 2006-11-20 | 2008-06-01 | Faraday Tech Corp | Automatic switching phase-locked loop |
TW200924448A (en) * | 2007-09-14 | 2009-06-01 | Intel Corp | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications |
-
2010
- 2010-04-13 TW TW99111359A patent/TWI415394B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW205610B (zh) * | 1991-08-21 | 1993-05-11 | American Telephone & Telegraph | |
US6768359B2 (en) * | 2002-07-17 | 2004-07-27 | Via Technologies, Inc. | Charge-pump phase-locked loop circuit with charge calibration |
US6989699B2 (en) * | 2003-01-31 | 2006-01-24 | Infineon Technologies Ag | Phase detection circuit having a substantially linear characteristic curve |
TW200620836A (en) * | 2004-12-02 | 2006-06-16 | Via Tech Inc | Low noise charge pump for PLL-based frequence synthesis |
TW200824293A (en) * | 2006-11-20 | 2008-06-01 | Faraday Tech Corp | Automatic switching phase-locked loop |
TW200924448A (en) * | 2007-09-14 | 2009-06-01 | Intel Corp | A phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications |
Also Published As
Publication number | Publication date |
---|---|
TW201136176A (en) | 2011-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4446070B2 (ja) | Dll回路、それを使用する半導体装置及び遅延制御方法 | |
US7759990B2 (en) | Clock switching circuit | |
US6285225B1 (en) | Delay locked loop circuits and methods of operation thereof | |
US8358160B2 (en) | Clock signal generation circuit | |
US8040156B2 (en) | Lock detection circuit and lock detecting method | |
US7183861B2 (en) | Circuits and methods for detecting phase lock | |
KR100806131B1 (ko) | 패스트 락킹 위상 고정 루프 | |
JP2006119123A (ja) | 位相差検出装置 | |
JP2003224471A (ja) | Pll回路および光通信受信装置 | |
JP2002198808A (ja) | Pll回路および光通信受信装置 | |
JP2008131353A (ja) | Pllロック検出回路および半導体装置 | |
US9374038B2 (en) | Phase frequency detector circuit | |
JP2000323984A (ja) | Pll回路 | |
US6744838B1 (en) | PLL lock detector | |
JP2008060895A (ja) | 位相同期回路 | |
JP2011166232A (ja) | 位相検出回路およびpll回路 | |
TWI415394B (zh) | 鎖相迴路電路及其操作方法 | |
JP2002118461A (ja) | Pll回路 | |
JP2002198807A (ja) | Pll回路および光通信受信装置 | |
JP2001094416A (ja) | Pll回路 | |
JP2009272766A (ja) | 位相比較器、位相同期回路及び位相比較制御方法 | |
TWI517581B (zh) | 正反器電路 | |
WO2023027078A1 (ja) | Pll回路および送信システム | |
JP2009515488A (ja) | 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ | |
JP5900053B2 (ja) | クロック切替回路 |