CN1262065C - 频率合成器及合成方法 - Google Patents

频率合成器及合成方法 Download PDF

Info

Publication number
CN1262065C
CN1262065C CNB018155308A CN01815530A CN1262065C CN 1262065 C CN1262065 C CN 1262065C CN B018155308 A CNB018155308 A CN B018155308A CN 01815530 A CN01815530 A CN 01815530A CN 1262065 C CN1262065 C CN 1262065C
Authority
CN
China
Prior art keywords
phase
signal
output signal
frequency
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018155308A
Other languages
English (en)
Other versions
CN1455983A (zh
Inventor
托马斯·A·D·赖利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alfa industrial Limited by Share Ltd.
Skyworks Solutions Inc
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN1455983A publication Critical patent/CN1455983A/zh
Application granted granted Critical
Publication of CN1262065C publication Critical patent/CN1262065C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本发明提供了一种为信号提供比输入频率还要高的输出频率的方法和设备。一个相位产生器从输入信号产生多个相位信号，每个这样的信号都具有与输入信号相同的频率，但是同输入信号异相位一个设定时间间隔的倍数。这些相位信号被发送到一个多路转换器中。多路转换器的输出是由累加器从一个存储值所产生的选择字而确定的。累加器由多路转换器的输出作为时钟，并且，累加器将具有设定值的控制字加到累加器中的存储值上。这种累加是在多路转换器输出的每个周期上完成的。通过敏感地选择择控制字以及各相位之间的时间间隔，在多路转换器的输出上就可以产生高于输入频率的频率。

Description

频率合成器及合成方法
技术领域
本发明涉及频率合成器及合成方法，更具体地说，涉及产生输出频率高于输入频率的频率合成器及合成方法。
背景技术
在数字通信系统中，常常需要提供频率不同于可用参考信号频率的时钟信号。如果有两个频率源需要纯净的频谱，那么这就要求有独立的晶体振荡器。但是，增加独立的晶体振荡器却增加了设备的成本，而且，如果这些晶体振荡器随时间和温度的变化而发生不同飘移还会带来一些问题。
解决上述要求不同频率问题的一种方法，是从具有参考频率的参考信号中合成一个具有高频的信号。
使用公知的锁相环(PLL)技术，首先产生这种高频信号，然后将其分频为要求的较低频率。一般地，参考频率乘以一个整数因子N来产生高频率，然后用另一个整数因子M分频而获得需要的频率。如果所需要的频率是参考频率适宜的比例，如1/2、3/2或5/6，那么这种方法就运行得很好。但是如果需要的频率不是参考频率适宜的比例，这种方法就可能证明是麻烦的。例如，如果需要的频率是12MHz，而参考频率是19.68MHz，该参考频率必须乘以N＝25，而乘积的结果必须除以M＝41。在这个里例子中所产生的很高的频率将带来集成电路的较高功耗。
另一种可选的方法是先将参考频率分频，然后再将分频后的频率进行倍频以获得需要的频率。但是，这种方法具有很大的缺点，就在于相位噪声随着分频频率一起增加。
美国专利3,976,945还提供了另一种选择。该专利揭示了执行输入信号的非整数分频来获得具有需要频率的输出信号。但是，在这个案例中，输出频率必须要小于输入频率。如果需要的频率高于输入频率，就不能利用这种方法。
因此，需要一种方法和设备，能够提供比输入频率还高的需要的输出频率，而没有上述方法中的功耗和相位噪声。
发明内容
本发明提供了一种为信号提供比输入频率还要高的输出频率的方法和设备。一个相位产生器从输入信号中产生多个相位信号，每种相位信号具有与输入信号相同的频率，但是与输入信号异相位一个设定时间间隔的倍数。这些相位信号被发送到一个多路转换器中。该多路转换器的输出由累加器从一个存储值中所产生的选择字而确定。累加器由多路转换器的输出作为时钟，并且，累加器将具有设定值的控制字加到累加器中的存储值上。这种累加是在多路转换器输出的每个周期上完成的。通过敏感地选择选择控制字以及各相位之间的时间间隔，在多路转换器的输出上就可以产生高于输入频率的频率。
在第一个实施例中，本发明提供了一种频率合成器，用于根据输入信号和预定控制信号来产生输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该合成器包括：多相位参考产生器，具有用于自该输入信号产生多个相位信号的装置，各相位信号具有基本上等于该输入频率的频率，且各相位信号与其它相位信号异相位一个预定时间间隔的倍数；多路转换器，具有用于接收该多个相位信号的装置，且具有用于选择该多个相位信号中的一个作为多路转换器输出信号的装置；及相位选择器，具有用于接收该预定控制信号和该多路转换器输出信号的装置，且具有用于根据该控制信号和该多路转换器输出信号来产生相位选择器输出信号的装置；其中该相位选择器输出信号被操作地耦合至该用于选择该多个相位信号中的一个的装置，及该多路转换器输出信号是该频率合成器输出信号。
在第二个实施例中，本发明提供了一种频率合成器，用于根据预定控制信号，自输入信号来产生输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该合成器包括：多相位参考产生器，具有用于自该输入信号产生多个相位信号的装置，各相位信号具有基本上等于该输入频率的频率，且各相位信号与其它相位信号异相位一个预定时间间隔的倍数；多路转换器，具有用于接收该多个相位信号的装置，具有用于选择该多个相位信号中的至少两个的装置，且具有用于将该多个相位信号的至少两个混合/插入成多路转换器输出信号；及相位选择器，具有用于接收该预定控制信号和该多路转换器输出信号的装置，且具有用于根据该控制信号和该多路转换器输出信号来产生相位选择器输出信号的装置；其中该相位选择器输出信号被操作地耦合至该用于选择该多个相位信号中的一个的装置，及该频率合成器输出信号是该多路转换器输出信号。
在第三个实施例中，本发明提供了一种频率合成器，包括：相位产生器，具有用于接收具有参考频率的输入信号的装置和用于产生具有基本上等于参考频率的频率的多个相位信号的装置，每个相位信号与输入信号异相位一个预定时间间隔的倍数；多路转换器，具有用于该接收多个相位信号的装置，并具有用于选择该多个相位信号中的一个作为多路转换器输出信号的装置；二进制数字累加器，具有时钟输入、累加器输入和累加器输出，该多路转换器输出信号被操作地耦合至该时钟输入；及存储装置，用于存储一预定控制字，该存储装置被操作地连接至该累加器输入，其中该预定控制字，在该多路转换器输出的每个周期上，通过该二进制数字累加器被加到一个存储值上，该多路转换器输出通过该选择器输出并基于该多个相位信号的至少一个被选择，及每个后续的多路转换器输出信号领先其前者一个预定时间间隔的倍数。
在第四个实施例中，本发明提供了一种合成方法，用于根据输入信号和预定控制信号来合成输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该方法包括有以下步骤：a、自该输入信号生成多个相位信号；b、选择该多个相位信号中的一个作为被选择的相位信号，c、从该被选择的相位信号产生该输出信号，d、根据该被选择的相位信号，将该预定控制字加至一存储的值以生成一选择信号；e、根据该选择信号的至少一部分，选择该多个相位信号中的一个作为该被选择的相位信号；及f、对于该输出信号的每个周期，重复步骤c至e。
附图说明
通过结合下述附图，阅读下述详细的说明，就可以更好地理解本发明，其中：
图1是依据本发明的频率合成器的方框图；
图2是本发明第一个实施例的方框图；
图3是图2所示实施例具体实施的方框图；
图4是在图3的实施例中使用的十六种相位信号的时序图；
图5是本发明第二个实施例的方框图。
具体实施方式
参考图1，它是表示频率合成器5的方框图。多相位参考产生器10产生具有参考频率信号的多个相位30。这些多个相位信号30被发送给多路转换器40。多路转换器40的输出50同时作为输出信号和相位选择器60的时钟。相位选择器60在端口IN上接收控制字70。相位选择器60的选择器输出80的一部分被用作多路转换器40的选择(SELECT)信号。SELECT信号用来选择多个相位信号30中的哪一个用作多路转换器40的输出50。
参考图2和3，说明了本发明一个具体的实施例。在该实施例中，多相位参考产生器包含发送到相位产生器100的参考信号90。相位产生器100从参考信号90中产生多个相位信号30，并且多个相位信号30被发送给多路转换器40。输入信号90具有19.86MHz的参考频率，而相位产生器100产生16种相位信号30A-30P。(参看图3)，这些相位信号被发送给16∶1多路转换器(MUX)40A。该16∶1MUX40A根据到选择端口42的输入来选择该十六种相位信号30A-30P中的一个。块40A中的数字指的是在选择端口42上所要求的用来选择相位信号的选择值。于是，为了选择输出11(相位信号30F)，二进制值101(十进制值5)必须输入给选择端口42。MUX 40A的输出50被用作20位累加器60A的时钟，累加器60A用作相位选择器60。累加器60A被输入控制字70，在MUX的输出50的每个周期上，累加器60A将该控制字70加到一个存储值上。
到选择端口42上的输入是选择器输出80的一部分。在这个案例中，选择器输出80的4个最高有效位(MSB)被用作选择字110，发送给选择端口42。
选择器的输出80是累加器60A即二进制数字累加器中存储值的二进制值。因此，如果选择器的输出80是十进制值9001，而控制字70是十进制值10，那么，在MUX的输出50的下一个周期中，选择器的输出80就变成9001+10＝9011(十进制值)，作为控制字加到该存储值上，由此改变了选择器的输出80。换句话说，在被选择相位信号(30A-30P中的任意一个)的每个周期上，累加器将控制字X加到存储值Y0上，以产生新的存储值Y1。于是，对于被选择相位信号的每个周期，新的存储值Y1由下式决定：
Y1＝X+Y0                (1)
其中Y0是以前的存储值。当累加器60A发生溢出时，它会产生一个存储值：
Y1＝X+Y0-K              (2)
其中K是累加器可以存储的最大值。如果控制字X是负值，则新的存储值变为：
Y1＝X+Y0+K              (3)
这就是目前二进制数字累加器处理溢出最常用的方法。应该注意到：通过改变控制字X，就可以改变输出信号的参考频率。从而，用控制字X的值就有效地控制了输出信号50的频率。
关于相位产生器100，它产生的相位信号30A-30P都具有与输入或参考信号90相同的频率。但是，每个相位信号30A-30P都与参考信号90异相位一个时间值，该时间值是一个设定时间间隔的倍数。对于这个例子，设定时间间隔是：
1 ( 16 × 19.86 MHz ) = 3.176 ns - - - ( 4 )
这样，图2中的OUT1将比参考信号延迟3.176ns，而OUT2将比参考信号延迟3.176ns×2，比OUT1延迟3.176ns。为了更好地说明这些，图4表示了相位信号OUT1-OUT16连同参考信号REF的时序。因该注意到，图4中，在时间轴(水平轴)上的每个分隔代表3.176ns。
从以上可知，在给定数量相位信号的各个相位信号以及参考频率之间，所要求的设定时间间隔可以这样产生：
相位产生器100可以是多级约翰逊(Johnson)计数器，在本案例中，它是一个8级的约翰逊计数器。相位产生器100也可以是延迟锁环(DLL)电路。可选择地，多个相位信号可以由环形振荡器产生。
为了保证无误操作并获得较高的输出频率，相位选择器60(如累加器60A中包含的那样)应该选择渐进较早的相位信号，而不选择渐进较晚的相位信号。这意味着每个后续的相位信号应该超前其前者相位信号一个设定时间间隔的倍数。这就为MUX的输出50提供了比输入或参考信号还短的周期时间，因而获得较高的频率。
为了更好地说明该合成器的工作原理，提供以下的实例：
合成器的输出频率由下式给出：
f out = f ref ( 1 - x 2 n ) - - - ( 6 )
其中fout是输出频率，fref是16种相位参考的频率，X是控制累加器的控制字，n是累加器的位数。对于具有24MHz被选择输出频率的20位累加器和19.68MHz的参考频率，从方程式6得到修正值X是188744。例如，如果累加器的初始状态Y是0，于是利用方程式1，从被选择输出的随后周期中得到的随后的状态将是188744，377488，566232，754976和943720。在下一个被选择的输出周期中，累加器将溢出，从方程式2中给出，11322464-220＝83888(十进制)。
这些累加器状态的4个最高有效位对于初始状态系形成数字0，然后是2，5，8，11，14。在溢出之后，4个最高有效位形成数字1。这种输出顺序应该依次地选择OUT16，作为初始相位，然后是OUT14，OUT11，OUT8，OUT5，OUT2，并且在溢出之后是OUT15。这些结果总结于以下面表1中：
表1
  以前的累加器状态(Y0十进制)   当前累加器状态(Y1十进制)   当前累加器状态(Y1)二进制的4个最高有效位   当前累加器状态(Y1)十进制的4个最高有效位   相位选择
  -   0   0000   0   OUT16
  0   188744   0010   2   OUT14
  188744   377488   0101   5   OUT11
  377488   566232   1000   8   OUT8
  566232   754976   1011   11   OUT5
  754976   943720   1110   14   OUT2
  943720   83888   0001   1   OUT15
虽然合成器长项的精度仅受到参考频率精度和累加器位数的限制，但是，合成器会有一个周期性的抖动，其幅值是相位信号间时间间隔的至少一半。增加相位信号的数量将减少这个时间间隔。误差略大于相位间时间间隔的一半，因为一旦延迟要素中的不足因素考虑进去的话，相位间的间隔将不是精确地相同。这些延迟要素形成了产生不同相位信号的多相位参考，并且可以是一个约翰逊计数器、分频器或环形振荡器。
应该注意到上述实施例的参数可以扩展。具体地说，相位信号的数量不限于16个。如果从中选择的相位信号的数量可以扩展到2的高次幂(即32，64等)，那么，累加器就不需要改变。很清楚，多路转换器必须能够处理可用相位信号的数量。而且，代替仅使用4个最高有效位的选择器的输出80，更多位必须包含在选择字中。
但是，当上述考虑使用很多个相位信号，并且这些相位信号是2的偶次幂时，设计可以进一步扩展到不是2的偶次幂的相位信号上。例如，如果相位信号的数量是20，可以考虑两种可能的途径来实施本发明。具体地说，累加器可以设计在20的倍数上溢出，其中倍数是一个“完全”二进制数，如2，4，8等等。然后，可用使用5个最高有效位来选择20种相位信号之一。通过适当的逻辑选通，可以使5个最高有效位限制在从0到19的范围内。
还应该注意到，相位产生器和相位选择器不必完全分离。图5表示使用64种相位信号但不要求64种信号都产生的实施例。仅从16种相位信号导出64种相位信号。
在图5的实施例中，多路转换器包括一个16×2多路转换器40B和一个混合器/插入器电路40C。16×2多路转换器40B根据选择字110的一部分，选择16种相位信号中的两个。混合器/插入器电路40C是一个4相位到1相位的插入器电路，可以在其输入之间产生具体延迟。相位产生器100和累加器60A保持与图2和3中所示的相同。但是，代替仅仅使用选择器输出80的4个最高有效位作为选择字110，而使用6个最高有效位。增加的2个最高有效位用于控制混合器/插入器电路40C。
在图5中，不选择单一相位信号，而是通过选择器的输出60A的4个最高有效位(位19到16)选择两个相邻的相位信号。然后，这两个被选择的相位信号被混合或插入，以产生一个相位信号(多路转换器输出)，该信号具有一些固定延迟加上一个附加可变延迟，该附加可变延迟是两个被选择相位信号之间延迟的一部分。可变延迟由累加器输出80的6个最高有效位中的2个最低有效位(位15和14)控制。
为了使对于混合电路40B的控制能提供相同结果，就好象6位选择种类是在直接控制64种相位的参考那样，这点是很重要的。为了提供这个结果，使用4位选择字的值0到15(位19-16)分别选择相位OUT1到OUT16，2位选择字的值0到3(位15-14)应该分别选择增加的可变延迟。
明白上述发明的人现在就可以运用这里说明的原理，来构想可以替换的设计方案。所有这些设计都是在这里所附加权利要求书的范围内，并被认为是本发明的一部分。

Claims (26)

1、一种频率合成器，用于根据输入信号和预定控制信号来产生输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该合成器包括：
多相位参考产生器，具有用于自该输入信号产生多个相位信号的装置，各相位信号具有等于该输入频率的频率，且各相位信号与其它相位信号异相位一个预定时间间隔的倍数；
多路转换器，具有用于接收该多个相位信号的装置，且具有用于选择该多个相位信号中的一个作为多路转换器输出信号的装置；及
相位选择器，具有用于接收该预定控制信号和该多路转换器输出信号的装置，且具有用于根据该控制信号和该多路转换器输出信号来产生相位选择器输出信号的装置；
其中该相位选择器输出信号被操作地耦合至该用于选择该多个相位信号中的一个的装置，及
该多路转换器输出信号是该频率合成器输出信号。
2、如权利要求1所述的频率合成器，还包括被操作地耦合至该多路转换器的用于选择该多个相位信号中的一个的装置的用于选择该相位选择器输出信号的一部分的装置。
3、如权利要求1或2所述的频率合成器，其中当出现多路转换器输出的一个上升沿时，该多个相位信号的一个通过该相位选择器输出信号被选择为多路转换器输出信号。
4、如权利要求1或2所述的频率合成器，其中当出现多路转换器输出的一个下降沿时，该多个相位信号的一个通过该相位选择器输出信号被选择为多路转换器输出信号。
5、如权利要求3所述的频率合成器，其中由相位选择器输出信号选择的每个后续的相位信号领先其前者一个预定时间间隔的倍数。
6、如权利要求2所述的频率合成器，其中选择以下中的一个作为该相位产生器：一个环形振荡器；一个约翰逊计数器电路；以及一个延迟锁环电路。
7、如权利要求1所述的频率合成器，其中该预定控制信号是一预定的二进制字。
8、如权利要求1或2所述的频率合成器，其中该相位选择器是一个二进制的数字累加器，其具有时钟输入、累加器输入和累加器输出，其中该预定控制信号被操作地耦合至该累加器输入，其中该多路转换器输出信号被操作地耦合至该时钟输入，且其中该累加器输出被操作地耦合至该相位选择器输出信号。
9、如权利要求8所述的频率合成器，其中所述的二进制数字累加器，在多路转换器输出信号的每个周期上，将一个预定的二进制控制字加到二进制存储值上，并且其中二进制存储值是该累加器输出。
10、如权利要求9所述的频率合成器，其中该相位选择器输出信号被发送给该用于选择该多个相位信号中的一个的装置作为选择字。
11、一种频率合成器，用于根据预定控制信号，自输入信号来产生输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该合成器包括：
多相位参考产生器，具有用于自该输入信号产生多个相位信号的装置，各相位信号具有等于该输入频率的频率，且各相位信号与其它相位信号异相位一个预定时间间隔的倍数；
多路转换器，具有用于接收该多个相位信号的装置，具有用于选择该多个相位信号中的至少两个的装置，且具有用于将该多个相位信号的至少两个混合/插入成多路转换器输出信号的装置；及
相位选择器，具有用于接收该预定控制信号和该多路转换器输出信号的装置，且具有用于根据该控制信号和该多路转换器输出信号来产生相位选择器输出信号的装置；
其中该相位选择器输出信号被操作地耦合至该用于选择该多个相位信号中的至少两个的装置，及
该频率合成器输出信号是该多路转换器输出信号。
12、如权利要求11所述的频率合成器，还包括被操作地耦合至该多路转换器的用于选择该多个相位信号中的一个的装置的用于选择该相位选择器输出信号的一部分的装置。
13、如权利要求11所述的频率合成器，其中由相位选择器输出信号选择的每个后续的多路转换器输出信号领先其前者一个预定时间间隔的倍数。
14、如权利要求13所述的频率合成器，其中选择以下中的一个作为该相位产生器：一个环形振荡器；一个约翰逊计数器电路；以及一个延迟锁环电路。
15、如权利要求11-14中任意一项所述的频率合成器，其中该预定控制信号是一预定的二进制字。
16、如权利要求15所述的频率合成器，其中该相位选择器是一个二进制的数字累加器，其具有时钟输入、累加器输入和累加器输出，其中该预定控制信号被操作地耦合至该累加器输入，其中该多路转换器输出信号被操作地耦合至该时钟输入，且其中该累加器输出被操作地耦合至该相位选择器输出信号。
17、如权利要求16所述的频率合成器，其中所述的二进制数字累加器，在多路转换器输出信号的每个周期上，将一个预定的二进制控制字加到二进制存储值上，并且其中二进制存储值是该累加器输出。
18、如权利要求17所述的频率合成器，其中该相位选择器输出信号被发送给该用于选择该多个相位信号中的至少两个的装置作为选择字。
19、如权利要求18所述的频率合成器，其中该至少两个选择的相位信号根据一选择字的一部分被选择。
20、如权利要求11所述的频率合成器，其中该多路转换器输出信号包括一个可变延迟，该延迟由在被选择的相位信号和该选择字的第一个部分之间的延迟确定。
21、一种频率合成器，包括：
相位产生器，具有用于接收具有参考频率的输入信号的装置和用于产生具有等于参考频率的频率的多个相位信号的装置，每个相位信号与输入信号异相位一个预定时间间隔的倍数；
多路转换器，具有用于接收该多个相位信号的装置，并具有用于选择该多个相位信号中的一个作为多路转换器输出信号的装置；
二进制数字累加器，具有时钟输入、累加器输入和累加器输出，该多路转换器输出信号被操作地耦合至该时钟输入；及
存储装置，用于存储一预定控制字，该存储装置被操作地连接至该累加器输入，
其中该预定控制字，在该多路转换器输出的每个周期上，通过该二进制数字累加器被加到一个存储值上，
该多路转换器输出通过该选择器输出被选择并基于该多个相位信号的至少一个，及
每个后续的多路转换器输出信号领先其前者一个预定时间间隔的倍数。
22、一种合成方法，用于根据输入信号和预定控制信号来合成输出信号，该输入信号具有输入频率，该输出信号具有高于该输入频率的输出频率，该方法包括有以下步骤：
a、自该输入信号生成多个相位信号；
b、选择该多个相位信号中的一个作为被选择的相位信号，
c、从该被选择的相位信号产生该输出信号，
d、根据该被选择的相位信号，将该预定控制字加至一存储的值以生成一选择信号；
e、根据该选择信号的至少一部分，选择该多个相位信号中的一个作为该被选择的相位信号；及
f、对于该输出信号的每个周期，重复步骤c至e。
23、如权利要求22所述的方法，其中，每个后续的输出信号领先其前者一个预定时间间隔的倍数。
24、如权利要求23所述的方法，其中步骤b包括根据选择字的至少一部分，从多个相位信号中选择至少两个相位信号，且其中步骤c包括混合该至少两个被选择的相位信号以产生该输出信号。
25、如权利要求4所述的频率合成器，其中由所述相位选择器输出信号选择的各后续相位信号领先一先前相位信号所述预定时间间隔的倍数。
26、如权利要求13所述的频率合成器，还包括操作地耦合至该多路转换器的用于选择多个相位信号之一的装置的用于选择相位选择器输出信号的一部分的装置。
CNB018155308A 2000-07-31 2001-07-30 频率合成器及合成方法 Expired - Lifetime CN1262065C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/629,484 US6822488B1 (en) 2000-07-31 2000-07-31 Frequency synthesizer
US09/629,484 2000-07-31

Publications (2)

Publication Number Publication Date
CN1455983A CN1455983A (zh) 2003-11-12
CN1262065C true CN1262065C (zh) 2006-06-28

Family

ID=24523172

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018155308A Expired - Lifetime CN1262065C (zh) 2000-07-31 2001-07-30 频率合成器及合成方法

Country Status (8)

Country Link
US (1) US6822488B1 (zh)
EP (1) EP1307960B1 (zh)
KR (1) KR100795173B1 (zh)
CN (1) CN1262065C (zh)
AT (1) ATE363765T1 (zh)
AU (1) AU2001278331A1 (zh)
DE (1) DE60128696T2 (zh)
WO (1) WO2002011278A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180352B2 (en) * 2001-06-28 2007-02-20 Intel Corporation Clock recovery using clock phase interpolator
DE60108908T2 (de) * 2001-07-06 2006-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Frequenzteiler für gebrochenzahlige frequenzteilerverhältnisse
US20030043950A1 (en) * 2001-09-04 2003-03-06 Hansen Eric J. Phase-locked loop frequency synthesizer with two-point modulation
US6970029B2 (en) * 2003-12-30 2005-11-29 Intel Corporation Variable-delay signal generators and methods of operation therefor
KR100644060B1 (ko) * 2005-03-03 2006-11-10 엘지전자 주식회사 직접형 주파수 합성기용 지터 감쇄기
CN101471662B (zh) * 2007-12-26 2012-06-06 张海英 用于OFDM UWB的6至8.2GHz五频带频率综合器
CN101834583A (zh) * 2010-04-20 2010-09-15 上海市计量测试技术研究院 一种频率信号的发生方法
US8922260B2 (en) * 2013-05-02 2014-12-30 Mstar Semiconductor, Inc. Method and apparatus for a programmable frequency divider
WO2015079098A1 (en) * 2013-11-28 2015-06-04 Nokia Technologies Oy Method and apparatus for generating oscillator signals
CA3160720A1 (en) * 2019-11-13 2021-05-20 National Research Council Of Canada Stable scalable digital frequency reference

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832152A1 (de) 1988-09-22 1990-03-29 Philips Patentverwaltung Digitaler frequenzgenerator
DE69423946T2 (de) * 1993-12-15 2001-07-19 Lucent Technologies Inc., Murray Hill Frequenzsynthetisierer
US5537069A (en) * 1995-03-30 1996-07-16 Intel Corporation Apparatus and method for selecting a tap range in a digital delay line
US5889436A (en) 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US5977805A (en) * 1998-01-21 1999-11-02 Atmel Corporation Frequency synthesis circuit tuned by digital words
KR100331562B1 (ko) * 1999-11-29 2002-04-06 윤종용 지연 동기 루프 회로 및 내부 클럭 신호 발생 방법

Also Published As

Publication number Publication date
AU2001278331A1 (en) 2002-02-13
KR20030048002A (ko) 2003-06-18
ATE363765T1 (de) 2007-06-15
CN1455983A (zh) 2003-11-12
DE60128696T2 (de) 2007-10-11
WO2002011278A1 (en) 2002-02-07
EP1307960A1 (en) 2003-05-07
KR100795173B1 (ko) 2008-01-16
US6822488B1 (en) 2004-11-23
EP1307960B1 (en) 2007-05-30
DE60128696D1 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
CN100555874C (zh) 分数n频率合成器内的数字增量求和调制器
CN1052353C (zh) 带有残余误差校正的分数n频率合成器及其频率合成方法
US8063669B2 (en) Frequency synthesizer having a plurality of independent output tones
EP0406366B1 (en) High speed programmable divider
CN1262065C (zh) 频率合成器及合成方法
EP0988691A1 (en) Frequency synthesis circuit tuned by digital words
US7826563B2 (en) High speed multi-modulus prescalar divider
KR100865662B1 (ko) 노이즈 형성 디지털 주파수 합성
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
US7212050B2 (en) System and method for synthesizing a clock at digital wrapper (FEC) and base frequencies using one precision resonator
US7151399B2 (en) System and method for generating multiple clock signals
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
JPH06244721A (ja) 周波数合成におけるスプリアス低減装置および方法
CN1232582A (zh) 具在用于波形选择的相位误差反馈的频率合成器
CN1148002C (zh) 序列产生器、直接调制器和为频率合成器产生序列的方法
US6941330B2 (en) Feed forward sigma delta interpolator for use in a fractional-N synthesizer
US7071787B2 (en) Method and apparatus for the reduction of phase noise
US6956922B2 (en) Generating non-integer clock division
US7242231B2 (en) Programmable fractional-N clock generators
CN116094527B (zh) 消除游走杂散的积分差分调制器
Grout et al. Preservation of Phase Resolution with Wideband Integer-N Based Phase Modulators
CN117394832A (zh) 一种铷钟fsk小调制信号生成系统及方法
GB2132025A (en) A receiver for a phase comparison radio navigation system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: CONEXANT SYSTEMS INC.

Free format text: FORMER OWNER: ALPHA INDUSTRY CO., LTD.

Effective date: 20130327

Owner name: ALPHA INDUSTRY CO., LTD.

Free format text: FORMER OWNER: CONEXANT SYSTEMS, INC.

Effective date: 20130327

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130327

Address after: Massachusetts, USA

Patentee after: SKYWORKS SOLUTIONS, Inc.

Address before: Delaware

Patentee before: Alfa industrial Limited by Share Ltd.

Effective date of registration: 20130327

Address after: Delaware

Patentee after: Alfa industrial Limited by Share Ltd.

Address before: Ontario

Patentee before: Conexant Systems, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060628