CN1118937C - 数字锁相环电路和时钟发生方法 - Google Patents

数字锁相环电路和时钟发生方法 Download PDF

Info

Publication number
CN1118937C
CN1118937C CN99100743A CN99100743A CN1118937C CN 1118937 C CN1118937 C CN 1118937C CN 99100743 A CN99100743 A CN 99100743A CN 99100743 A CN99100743 A CN 99100743A CN 1118937 C CN1118937 C CN 1118937C
Authority
CN
China
Prior art keywords
circuit
signal
digital pll
frequency
pll circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99100743A
Other languages
English (en)
Other versions
CN1235424A (zh
Inventor
江崎贵文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1235424A publication Critical patent/CN1235424A/zh
Application granted granted Critical
Publication of CN1118937C publication Critical patent/CN1118937C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种数字锁相环电路，包括如下电路：第一锁相环电路；信号发生电路；第二数字锁相环电路；其具有信号选择电路能够从信号发生电路中选择信号；分频器电路，其可分割信号选择电路的输出信号；相位比较器电路，其可比较用作基准的信号与分频器电路输出信号的相位；增/减计数器，其可检测相位比较器电路的相位差；和数字滤波器，配备在增/减计数器和信号选择电路之间。该第二锁相环电路可根据增/减计数器的输出从信号发生电路中选择信号。

Description

数字锁相环电路和时钟发生方法
本发明涉及一种数字锁相环电路和时钟发生方法，特别是，涉及一种数字锁相环电路，其可提供对于例如外部引入的噪声或电源噪声的抗扰性，并且其还能够以恒定相位输出稳定时钟。
在与计算机连接的显示设备中，显示是由外部垂直和水平同步信号同步进行的。特别是需要高精度的时钟用以根据水平同步信号控制水平扫描线，并且除非提供无抖动时钟，否则，显示将会失真或起伏。
图9中示出了过去采用的电路，该电路包括晶体振荡器电路61，频率检测电路60，相位比较器电路62，滤波器63，VCO(压控振荡器)64，和1/M分频器电路69。
频率检测电路60用按已知频率振荡的晶体振荡器电路61的时钟对水平同步信号102的周期进行计数，并且可设置1/M分频器电路69的分频系数。
1/M分频器电路69的输出205的相位可通过相位比较器电路62与水平同步信号102的相位进行比较，其结果可通过滤波器63进行平整，并用于控制VCO64。
该电路可称作锁相环电路，因为由滤波器63平整的电压建立了VCO64的振荡频率，所以如果外部噪声或电源噪声允许被加入，在VCO64的振荡频率中将出现变化，由此引起系统时钟204的抖动。
另外，关于相对于所输入的水平同步信号102的频率而要求的系统时钟204的频率，1/M分频器电路69的分频系数M为几千，使得只对于几千时钟的某一时钟进行相位比较，结果难以提供相位比较结果的反馈，由此在其因外部噪声而出现变化时，需要时间将频率设定回原始频率，这使其本身表现为噪声引起的抖动。
在日本未审专利公开(KOKAI)H2-14618中公开了用以减小上述抖动的公知技术。
因此，本发明的目的就是提供一种新型的锁相环电路和时钟发生方法，其可对上述问题加以改善，特别是，可以提供对于外部噪声和电源噪声的抗扰性，并且还能够以恒定相位输出稳定的时钟。
为了实现上述目的，本发明采用下列基本结构。
具体地，按照本发明第一方面的数字锁相环电路，其具有基准振荡器；第一数字锁相环电路，基准振荡器的输出信号为第一数字锁相环电路的输入信号，第一数字锁相环电路包括：压控振荡器和1/N分频器，分频器的分频系数是不变的，所述1/N分频器对所述压控振荡器的振荡输出进行分频，比较所述1/N分频器输出信号和所述基准振荡器输出信号的相位，控制所述压控振荡器的振荡频率，并且取出所述压控振荡器的振荡输出；信号发生电路，其产生许多输出信号，其频率与来自所述第一数字锁相环电路的所述压控振荡器的频率相同，而相位不同；第二数字锁相环电路，其输入信号为基准信号，所述第二数字锁相环电路包括：信号选择电路，其能够通过所述信号发生电路选择信号，可变频分频器电路，其可将所述信号选择电路输出分频，相位比较器电路，其可比较基准信号和所述可变频分频器电路的输出信号的相位，增/减计数器，其可检测所述相位比较器电路的相位差，数字滤波器，其提供在所述增/减计数器和所述数字选择电路之间，其中所述第二数字锁相环电路可根据所述增/减计数器的输出从所述信号发生电路的多个输出信号中选择与所述基准信号的相位同步的信号，并且输出所选择的选择信号作为从所述信号选择电路到所述数字锁相环电路的外部电路的时钟。
按照本发明的数字锁相环电路的第二方面，所述第一数字锁相环电路的所述压控振荡器是通过奇数个反相器电路环行级联而构成的，并且所述第一数字锁相环电路形成为使所述时钟的可允许抖动时间、所述基准振荡器的振荡周期、1/N分频器电路的分频系数、和所述压控振荡器(VCO)的反相器电路的级数之间满足下列关系。
可允许时钟抖动时间
＞(基准振荡器周期)/{(1/N分频器的分频系数)×(在VCO中的反相器电路的级数)×2}
按照本发明的数字锁相环电路的第三方面，所述信号发生电路这样构成，使得可通过所述反相器电路之间的连接线取出具有不同相位的若干信号，并且可通过所述连接线取出相差180度相位的所述信号。
按照本发明的数字锁相环电路的第四方面，所述信号选择电路可配备有开关装置，用于从许多具有不同相位的信号中选择出一个信号，所述信号是从所述信号发生电路输出的。
按照本发明的数字锁相环电路的第五方面，在所述第二数字锁相环电路中的所述基准信号是水平同步信号。
按照本发明的数字锁相环电路的第六方面，其中所述数字锁相环电路进一步包括频率检测电路，其检测所述第一数字锁相环电路的所述基准振荡器的所述输出信号的频率和所述第二数字锁相环电路的基准信号的频率，并根据对所述频率的检测结果控制所述可变频分频器电路。
按照本发明在数字锁相环电路中产生时钟的方法的第一方面在于，有固定频率分频器的第一数字锁相环电路产生具有不同相位的许多信号，从所述许多信号中选择指定信号，所述指定信号可通过第二数字锁相环电路的可变频分频器进行分频，由所述可变频分频器分频的信号的相位可通过第二数字锁相环电路的相位比较器电路与基准信号的相位进行比较，并且根据所述比较结果，从所述许多信号选择出所述指定信号，以便消除所述所分频信号和所述基准信号之间的所述相位差，由此获得为所选信号并且与所述基准信号的相位同步的时钟。
按照本发明在数字锁相环电路中产生时钟的方法的第二方面在于，所述方法进一步包括如下步骤：检测所述第一数字锁相环电路的所述基准振荡器的所述输出信号的频率和所述第二数字锁相环电路的基准信号的频率，并根据对所述频率的检测结果控制所述可变频分频器电路。
该锁相环电路由第一锁相环电路和第二锁相环电路构成，第一锁相环电路的压控振荡器会产生输出信号，其具有相同频率而每个相位不同，第二锁相环电路可选择第一锁相环电路的多个输出信号中的一个，以便消除输入到第二锁相环电路相位比较器的第一锁相环电路的基准信号与输出信号之间的相位差。
也就是说，本发明具有晶体振荡器电路作为基准时钟，其振荡时钟101由第一数字锁相环电路51倍增，并且所得输出基准时钟103通过第二数字锁相环电路52的信号开关电路8进行切换，以便获得系统时钟104，其具有的相位与水平同步信号102的相位相匹配。
第一数字锁相环电路51是由相位比较器电路2，滤波器3，压控振荡器(VCO)4，和1/N分频器电路5所构成。特别是，通过使用奇数个反相器电路级而构成VCO4，可产生许多基准时钟103，其具有不同的相位，并且是晶体振荡器电路1的振荡时钟101的N倍。
第二数字锁相环电路52是由相位比较器6，增/减计数器11，数字滤波器7，信号开关电路8，和1/M分频器电路9所构成。由第一锁相环电路51所输出的基准时钟103通过信号开关电路8而选择，以获得系统时钟104，其相位与水平同步信号的相位相匹配。
频率检测电路10使用在已知频率下振荡的晶体振荡器电路1的时钟对水平同步信号102的周期计数，其用于设置1/M分频器电路9的分频系数。
图1是本发明的方框图；
图2是压控振荡器(VCO)具体结构的电路图；
图3是由压控振荡器所输出的信号时序图；
图4是表示计数器操作的的时序图；
图5是表示数字滤波器实例的方框图；
图6是表示信号开关电路主要部分的方框图；
图7是表示压控振荡器另一具体结构的电路图；
图8是表示信号开关电路另一具体实例的方框图；和
图9是表示现有技术的方框图。
下面参照相关附图来描述按照本发明的数字锁相环电路的实施例。
图1是表示按照本发明的数字锁相环电路特定实例的方框图。该图示出了一种数字锁相环电路，其具有第一锁相环电路51，该电路通过1/N分频器5将压控振荡器4的振荡输出进行分频，将该分频信号和基准振荡器109的输出信号101的相位进行比较，控制压控振荡器4的振荡频率，并取出该压控振荡器4的振荡输出，信号发生电路8A，其可产生具有相同频率不同相位的许多输出信号，和第二数字锁相环电路52，其具有能够从信号发生电路8A中选择输出信号的信号选择电路8，1/M分频器电路9，其可将信号开关电路8的输出信号104进行分频，相位比较器电路6，其可将用作基准的信号(水平同步信号)102与1/M分频器电路9的输出信号108的相位进行比较，增/减计数器11，其可检测相位比较器电路6的相位差，和数字滤波器7，其配备在增/减计数器11与信号选择电路8之间，该第二数字锁相环电路52根据增/减计数器11的输出由上述信号发生电路8来切换一个信号，系统时钟104，其与由该第二数字锁相环电路52所获得的上述基准信号的相位同步，以及系统时钟104，其可在所获得的基准信号之间的时间内通过第一数字锁相环电路51进行N次相位比较。
第一数字锁相环电路51的压控振荡器4具有奇数个级联的反相器电路环形结构，并且信号发生电路8A可这样构成，以便于通过上述反相器电路之间的连接线J来取出信号103-A至103-F，这些信号具有不同的相位。
在VCO4构成的特定实例中，如图2所示，可通过上述连接线J来取出相位相差180度的信号103-A和103-B(103-C和103-D)。
下面进一步描述本发明。
在第一数字锁相环电路51上，晶体振荡器电路1的振荡时钟101的周期和相位和1/N分频器电路5的相位比较信号109通过相位比较电路2进行比较。相位比较电路2和滤波器3操作，以便在相位比较信号109的周期比振荡时钟101的短时降低压控振荡器(VCO)4的振荡频率。另一方面，如果相位比较信号109的周期长于振荡时钟101，相位比较器电路2和滤波器3工作以便升高VCO4的振荡频率。
然后，将VCO4输出的基准时钟103输出给信号选择电路8，也输出给1/N分频器电路5并返回相位比较器电路2，该结构形成第一数字锁相环电路51。
在第二数字锁相环电路52中，相位比较器电路6可比较水平同步信号102和1/M分频器电路9的输出108的相位。增/减计数器11可将相位比较器电路6的比较结果计数，通过数字滤波器7进行滤波，使信号选择电路8得到控制，并且通过从第一数字锁相环电路51的许多基准时钟信号103中选择具有匹配相位的信号，可输出无抖动的系统时钟104，该系统时钟104可通过1/M分频器电路9进行分频，并返回相位比较器电路6，由此形成第二数字锁相环电路52。
参见图2，其示出了本发明第一实施例中VCO 4的电路，在反相器电路4A三级级联以通过所形成的振荡环路来进行相位调整的情况下，总共六个信号，即信号103-A至103-F输出给信号选择电路8，这些信号从反相器4A按相位相差108度的信号组取出作为输出。
在这种情况下，通过提供反相器8B而产生相对于基准时钟103-A具有180度相位差的基准时钟103-B。
图3是表示VCO4操作的时序图。六个彼此间具有60度相位差的基准时钟，顺序为103-A，103-F，103-C，103-B，103-E，103-D和103-A。
图4是表示相位比较器电路6和计数器11操作的时序图。相位比较器6比较水平同步信号102输入和分频输出信号108发生改变的边缘。在分频输出信号108晚于水平同步信号102的情况下，响应于其间的相位差而输出递减计数输出，使得计数器11的计数值降低(图4(a))，而如果分频输出信号108早于水平同步信号102，响应于其间的相位差而输出递增计数信号，由此会使计数器11的计数值增加(图4(b))。
图5是表示数字滤波器具体实例的方框图。用于该实施例中的数字滤波器为无限脉冲响应数字滤波器，其是由加法器21，乘法器24至28，和延迟电路22和23构成的。延迟电路22和23的每个均可提供水平同步信号一个周期的延迟，并且乘法器24至28的每个均可用于设置滤波器系数，以便获得所需的滤波器特性。
图6表示信号选择电路，该信号选择电路8由加法器31(其将计数器11的数值与加法器31具有的补偿数据相加)，“与”门电路32(其根据加法器31中的数据控制开关(开关装置)33)，和开关33构成。数字滤波器7的输出值设置于加法器31中，且对于每个周期的水平同步信号进行一次加或减，从而选择基准时钟103。
因此，对于每次输入的水平输入信号102，信号发生电路8A的信号103均可根据计数器11的数值(正或负)由信号选择电路8进行选择，而该信号可以馈送给1/M分频器电路9，使得可以进行控制以便迅速地消除相位比较器电路6上的相位差，结果使系统时钟104一直与水平同步信号102同步地输出。
由此，在按照本发明的数字锁相环电路中，在第二数字锁相环电路52中与水平同步信号102同步地进行相位比较，时钟103的相位比较是由两个水平同步信号之间的第一数字锁相环电路来进行的，并且进行相位控制，其结果使相位控制的频率增加，且时钟精确度得到改善。
有必要构成这样的电路，以便在系统时钟104的允许抖动时间、晶体振荡器电路1的振荡周期、1/N分频器电路5的分频系数和反相器电路级数之间获得下列关系。
系统时钟104允许抖动时间
＞(晶体振荡器周期)/{(1/N分频器5的分频系数)×(在VCO4中的反相器电路级数)×2}
例如，如果系统时钟104的允许抖动时间为1.0ns，晶体振荡器1的频率为21MHz，1/N分频器电路5的分频系数为8，VCO4中反相器级数为3，VCO4的振荡频率将为164MHz，六个基准时钟信号103之间的相位差为0.99ns，则获得1.0ns或更短抖动时间的系统时钟。
图8是本发明的另一实例，其中有五级反相器电路，并且其中10个基准时钟彼此间具有36度的相位差，顺序为103-A，103-H，103-C，103-J，103-E，103-B，103-G，103-D，103-I，103-F，加法器31可对每一个十进位数字进行加和减。
因此，反相器电路的数量为3或以上的奇数就足够了。
通过采用如上所述的构成，在本发明中通过在第一数字锁相环电路51的1/N分频器电路5中将分频系数设置为约8(除以8)，会使频率增加，其中在该频率下通过相对于基准时钟的相位比较进行控制，由此能够产生高精度的基准时钟和高质量图象的显示。

Claims (8)

1.一种数字锁相环电路，其包括：
基准振荡器；
第一数字锁相环电路，所述基准振荡器的输出信号为所述第一数字锁相环电路的输入信号，所述第一数字锁相环电路包括压控振荡器和1/N分频器，其分频器的分频系数是不变的，所述1/N分频器对所述压控振荡器的振荡输出进行分频，将所述1/N分频器的输出信号与所述基准振荡器的输出信号的相位进行比较，控制所述压控振荡器的振荡频率，并取出所述压控振荡器的振荡输出；
信号发生电路，其可产生许多输出信号，该输出信号的频率与来自所述第一数字锁相环电路的所述压控振荡器的频率相同而相位不同；
第二数字锁相环电路，其输入信号为基准信号，所述第二数字锁相环电路包括信号选择电路，该信号选择电路能够从所述信号发生电路中选择信号，可变频分频器电路，其可分割所述信号选择电路的输出频率，相位比较器电路，其可比较所述基准信号与所述可变频分频器电路输出信号的相位，增/减计数器，其可检测所述相位比较器电路的相位差，数字滤波器，其可配备在所述增/减计数器和所述信号选择电路之间，其中所述第二数字锁相环电路可根据所述增/减计数器的输出从所述信号发生电路的多个输出信号中选择与所述基准信号的相位同步的信号，并且输出所选择的选择信号作为从所述信号选择电路到所述数字锁相环电路的外部电路的时钟。
2.按照权利要求1的数字锁相环电路，其中所述第一数字锁相环电路的所述压控振荡器是由奇数个反相器环形级联而构成，并且所述第一数字锁相环电路这样形成，以便在所述时钟的允许抖动时间、其所述基准振荡器的振荡周期、1/N分频器电路的分频系数、和其所述压控振荡器的反相器电路级数之间获得下列关系：
允许系统时钟抖动时间
＞(基准振荡器周期)/{(1/N分频器的分频系数)×(在VCO中的反相器电路级数)×2}
3.按照权利要求2的数字锁相环电路，其中所述信号发生电路这样构成，使得可以通过所述反相器电路之间的连接线取出具有不同相位的若干信号，并且通过所述连接线可以取出相差180度相位的所述信号。
4.按照权利要求1的数字锁相环电路，其中所述信号选择电路配备有开关装置，用于从具有不同相位的许多信号中选择出一个信号，所述信号由所述信号发生电路输出。
5.按照权利要求1的数字锁相环电路，其中在所述第二数字锁相环电路中的所述基准信号为水平同步信号。
6.按照权利要求1的数字锁相环电路，其中所述数字锁相环电路进一步包括频率检测电路，其检测所述第一数字锁相环电路的所述基准振荡器的所述输出信号的频率和所述第二数字锁相环电路的基准信号的频率，并根据对所述频率的检测结果控制所述可变频分频器电路。
7.一种在数字锁相环电路中的时钟发生方法，有固定频率分频器的第一数字锁相环电路可以产生具有不同相位的许多信号，指定信号从所述许多信号中进行选择，所述指定信号可通过第二数字锁相环电路的可变频分频器进行分割，由所述可变频分频器分频的信号的相位可通过第二数字锁相环电路的相位比较器电路与基准信号的相位进行比较，并且根据所述比较结果，从所述许多信号中选择所述指定信号，以便消除所述被分频信号与所述基准信号之间的所述相位差，由此获得为所选信号并且与所述基准信号相位同步的时钟。
8.按照权利要求7在数字锁相环电路中的时钟发生方法，所述方法进一步包括步骤：检测所述第一数字锁相环电路的所述基准振荡器的所述输出信号的频率和所述第二数字锁相环电路的基准信号的频率，并根据对所述频率的检测结果控制所述可变频分频器电路。
CN99100743A 1998-02-12 1999-02-12 数字锁相环电路和时钟发生方法 Expired - Fee Related CN1118937C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29586/1998 1998-02-12
JP10029586A JP2944607B2 (ja) 1998-02-12 1998-02-12 ディジタルｐｌｌ回路とクロックの生成方法

Publications (2)

Publication Number Publication Date
CN1235424A CN1235424A (zh) 1999-11-17
CN1118937C true CN1118937C (zh) 2003-08-20

Family

ID=12280189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99100743A Expired - Fee Related CN1118937C (zh) 1998-02-12 1999-02-12 数字锁相环电路和时钟发生方法

Country Status (5)

Country Link
US (1) US6275553B1 (zh)
JP (1) JP2944607B2 (zh)
KR (1) KR100307990B1 (zh)
CN (1) CN1118937C (zh)
TW (1) TW525348B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382431C (zh) * 2005-03-10 2008-04-16 上海交通大学 双校正软件锁相环实现方法
CN1652466B (zh) * 2004-01-30 2010-04-28 三洋电机株式会社 时钟生成方法和时钟生成装置
CN1964195B (zh) * 2005-11-08 2011-04-06 汤姆森特许公司 可切换锁相环电路以及用于操作该电路的方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3112898B2 (ja) 1999-02-12 2000-11-27 日本電気アイシーマイコンシステム株式会社 位相同期回路、偏向補正回路及びディスプレイ装置
JP4286375B2 (ja) * 1999-04-02 2009-06-24 株式会社アドバンテスト 遅延クロック生成装置および遅延時間測定装置
TW460769B (en) * 1999-08-24 2001-10-21 Via Tech Inc Apparatus and method for generating clock
KR100328757B1 (ko) * 1999-09-07 2002-03-14 서평원 전송시스템의 클럭신호 전환에 의한 오류방지 장치
JP4360802B2 (ja) * 2000-12-11 2009-11-11 株式会社アドバンテスト ジッタ量算出装置、及び試験装置
JP4371598B2 (ja) * 2001-03-16 2009-11-25 株式会社東芝 逓倍クロック発生回路
US7079611B2 (en) * 2001-06-14 2006-07-18 National Instruments Corporation System and method for synchronizing an asynchronous frequency for use in a digital system
JP3531630B2 (ja) * 2001-08-07 2004-05-31 日本電気株式会社 クロック生成回路
JP2003152694A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp データ・クロック再生装置
CN100349378C (zh) * 2002-04-19 2007-11-14 陈为怀 网同步可集成从时钟锁相环
US7158596B2 (en) * 2002-08-14 2007-01-02 Standard Microsystems Corp. Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop
JP3960271B2 (ja) * 2003-07-02 2007-08-15 ソニー株式会社 位相誤差判定方法、デジタルｐｌｌ装置
KR100519246B1 (ko) 2003-08-13 2005-10-06 삼성전자주식회사 1 개의 극점을 가지는 클럭 발생기
TWI279085B (en) * 2004-03-22 2007-04-11 Realtek Semiconductor Corp All-digital phase-locked loop
US7522690B2 (en) * 2004-09-15 2009-04-21 Silicon Laboratories Inc. Jitter self test
KR100699080B1 (ko) * 2004-09-22 2007-03-23 지씨티 세미컨덕터 인코포레이티드 광대역 주파수 발진 장치 및 그 방법
US7706496B2 (en) 2005-01-31 2010-04-27 Skyworks Solutions, Inc. Digital phase detector for a phase locked loop
CN1960183B (zh) * 2005-10-31 2010-07-28 盛群半导体股份有限公司 自动调整的高准确性振荡器
KR100790984B1 (ko) * 2006-03-03 2008-01-02 삼성전자주식회사 Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
US7739533B2 (en) * 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management
JP5119655B2 (ja) * 2006-12-13 2013-01-16 株式会社日立製作所 マルチスクリーン表示装置
JP2008166870A (ja) * 2006-12-26 2008-07-17 Toshiba Corp 水平同期回路、ディスプレイ装置、クロック調整方法
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
EP2238416A1 (en) * 2008-02-01 2010-10-13 Stichting Voor De Technische Wetenschappen Synchronous phase detection circuit
JP5359568B2 (ja) * 2009-06-01 2013-12-04 ソニー株式会社 同期回路、同期方法、および受信システム
CN103493376B (zh) * 2011-04-20 2016-11-16 飞思卡尔半导体公司 用于时钟信号生成的系统及方法
US8666010B1 (en) * 2012-09-24 2014-03-04 Xilinx, Inc. Phase detector for bursty data streams
CN102882518A (zh) * 2012-10-24 2013-01-16 四川和芯微电子股份有限公司 锁相环系统及锁相环系统的实现方法
US9660797B2 (en) * 2013-03-21 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for implementing clock holdover
CN103269220A (zh) * 2013-05-30 2013-08-28 上海坤锐电子科技有限公司 基于数字琐相环的nfc有源负载调制的时钟恢复电路
US9521636B2 (en) 2014-04-22 2016-12-13 Nxp Usa, Inc. Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
US9094908B1 (en) * 2014-04-22 2015-07-28 Freescale Semiconductor, Inc. Device and method for synchronization in a mobile communication system
KR102283255B1 (ko) * 2014-10-10 2021-07-28 삼성전자주식회사 반도체 장치
CN106301358B (zh) * 2015-05-28 2019-01-01 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
CN105187056B (zh) * 2015-09-06 2019-02-26 四川九洲电器集团有限责任公司 一种时钟信号生成装置及时钟信号生成方法
CN107037487B (zh) * 2016-02-04 2023-06-20 中国石油化工集团有限公司 一种井间电磁同步测量系统
US10158365B2 (en) 2016-07-29 2018-12-18 Movellus Circuits, Inc. Digital, reconfigurable frequency and delay generator with phase measurement
US9698798B1 (en) 2016-07-29 2017-07-04 Movellus Circuits, Inc. Digital controller for a phase-locked loop
US9680480B1 (en) * 2016-07-29 2017-06-13 Movellus Circuits, Inc. Fractional and reconfigurable digital phase-locked loop
US9705516B1 (en) 2016-07-29 2017-07-11 Movellus Circuits, Inc. Reconfigurable phase-locked loop with optional LC oscillator capability
US10614182B2 (en) 2016-10-19 2020-04-07 Movellus Circuits, Inc. Timing analysis for electronic design automation of parallel multi-state driver circuits
US10740526B2 (en) 2017-08-11 2020-08-11 Movellus Circuits, Inc. Integrated circuit design system with automatic timing margin reduction
CN109698696B (zh) * 2017-10-24 2021-06-18 比亚迪半导体股份有限公司 时钟分频方法、装置、系统、片上系统及存储介质
CN107979370A (zh) * 2017-12-11 2018-05-01 哈尔滨理工大学 一种宽频带高精度的锁相环电路
US11493950B2 (en) 2018-06-13 2022-11-08 Movellus Circuits, Inc. Frequency counter circuit for detecting timing violations
US10594323B2 (en) 2018-06-13 2020-03-17 Movellus Circuits, Inc. Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization
US11070215B2 (en) 2018-06-13 2021-07-20 Movellus Circuits, Inc. Locked loop circuit and method with digitally-controlled oscillator (DCO) gain normalization
US11496139B2 (en) 2018-06-13 2022-11-08 Movellus Circuits, Inc. Frequency measurement circuit with adaptive accuracy
CN109976134B (zh) * 2019-03-14 2021-03-23 杭州长川科技股份有限公司 高稳定性时间测量电路系统及其测量方法
CN110557119B (zh) * 2019-07-25 2021-07-09 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环
US10951216B1 (en) * 2019-10-14 2021-03-16 Silicon Laboratories Inc. Synchronization of clock signals generated using output dividers
US11239849B2 (en) 2020-04-06 2022-02-01 Movellus Circuits Inc. Locked loop circuit and method with multi-phase synchronization
US11212072B1 (en) 2020-12-22 2021-12-28 Xilinx, Inc. Circuit for and method of processing a data stream
US11979165B1 (en) 2022-11-17 2024-05-07 Movellus Circuits Inc. Frequency multiplier circuit with programmable frequency transition controller
US11831318B1 (en) 2022-11-17 2023-11-28 Movellus Circuits Inc. Frequency multiplier system with multi-transition controller

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154946A (en) 1981-03-20 1982-09-24 Hitachi Ltd Synchronizing system of digital phase
JPH01243620A (ja) 1988-03-24 1989-09-28 Nec Corp ディジタル位相同期発振器
JPH01265721A (ja) 1988-04-18 1989-10-23 Sony Corp 位相同期回路
JP3070053B2 (ja) 1988-06-30 2000-07-24 富士通株式会社 デジタルｐｌｌ回路
JPH0397318A (ja) 1989-09-11 1991-04-23 Fujitsu Ltd ディジタルｐｌｌ回路
JP2910098B2 (ja) 1989-11-09 1999-06-23 日本電気株式会社 Ｐｌｌ回路
US5038115A (en) * 1990-05-29 1991-08-06 Myers Glen A Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like
JPH04282917A (ja) 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd クロック発生装置
JPH04313917A (ja) * 1991-03-29 1992-11-05 Mitsubishi Electric Corp ダブルｐｌｌ装置
US5355037A (en) * 1992-06-15 1994-10-11 Texas Instruments Incorporated High performance digital phase locked loop
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
JP2616357B2 (ja) 1992-09-28 1997-06-04 ヤマハ株式会社 位相ロックループ回路
JPH07107240A (ja) 1993-09-29 1995-04-21 Ricoh Co Ltd 画素クロック発生装置
JPH08110764A (ja) * 1994-10-12 1996-04-30 Canon Inc 表示制御方法及び装置
JPH08125884A (ja) 1994-10-20 1996-05-17 Fujitsu General Ltd Ｐｌｌ回路
JPH08274629A (ja) 1995-03-31 1996-10-18 Seiko Epson Corp ディジタルｐｌｌ回路
US5561398A (en) * 1995-05-16 1996-10-01 National Semiconductor Corporation LC-tuned voltage controlled ring oscillator
US5686864A (en) * 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JPH09130237A (ja) 1995-10-26 1997-05-16 Hitachi Ltd Ｐｌｌ回路及び転送データ信号処理装置
TW289883B (en) 1996-02-16 1996-11-01 Ind Tech Res Inst Digital phase locked loop
JP3153124B2 (ja) 1996-02-27 2001-04-03 株式会社ノダ 圧縮木質材の製造方法
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
US5742208A (en) * 1996-09-06 1998-04-21 Tektronix, Inc. Signal generator for generating a jitter/wander output
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US5974105A (en) 1997-03-13 1999-10-26 Industrial Technology Research Institute High frequency all digital phase-locked loop
JPH1136038A (ja) * 1997-07-16 1999-02-09 Mitsubishi Heavy Ind Ltd 耐熱鋳鋼
US6104222A (en) * 1997-12-17 2000-08-15 Sony Corporation Flexible phase locked loop system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652466B (zh) * 2004-01-30 2010-04-28 三洋电机株式会社 时钟生成方法和时钟生成装置
CN100382431C (zh) * 2005-03-10 2008-04-16 上海交通大学 双校正软件锁相环实现方法
CN1964195B (zh) * 2005-11-08 2011-04-06 汤姆森特许公司 可切换锁相环电路以及用于操作该电路的方法

Also Published As

Publication number Publication date
JP2944607B2 (ja) 1999-09-06
JPH11234122A (ja) 1999-08-27
US6275553B1 (en) 2001-08-14
CN1235424A (zh) 1999-11-17
KR100307990B1 (ko) 2001-09-26
TW525348B (en) 2003-03-21
KR19990072636A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
CN1118937C (zh) 数字锁相环电路和时钟发生方法
CN1127200C (zh) 用数字字调整的频率合成电路
CN1245046C (zh) 频率合成器
JP3169794B2 (ja) 遅延クロック生成回路
CN1655457A (zh) 分数分频电路和使用它的数据传输装置
CN1327633A (zh) 时钟同步系统和方法
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
US6937685B2 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
CN102832930A (zh) 数字锁相回路系统及方法
CN1518228A (zh) 数字锁相环电路和方法
CN1527948A (zh) 测试系统使用的低抖动时钟
CA2182248A1 (en) Frequency synthesizer
JPH08223037A (ja) 周波数シンセサイザ
CN1099163C (zh) 高频全数字化锁相回路
CN1459683A (zh) 产生内部时钟信号的电路和方法
CN101064511A (zh) Pll电路及其干扰防止方法及搭载了此电路的光盘装置
CN1118205A (zh) 信号处理电路和延时二进制周期输入信号的方法
CN1225089C (zh) 用一条延时链产生多个频点时钟信号的数字锁相环
US7298216B2 (en) Fine clock resolution digital phase locked loop apparatus
CN1232582A (zh) 具在用于波形选择的相位误差反馈的频率合成器
US20060238262A1 (en) Multiple output phase-locked loop (PLL) using a single voltage controlled oscillator (VCO)
CN1156085C (zh) 数字处理锁相环的相位补偿电路
CN114710154B (zh) 基于时分复用增益校准的开环小数分频器和时钟系统
JP2007142791A (ja) 周波数シンセサイザ
CN1801691A (zh) 一种正交相位信号产生装置及数据回复电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee