CN100382431C - 双校正软件锁相环实现方法 - Google Patents

双校正软件锁相环实现方法 Download PDF

Info

Publication number
CN100382431C
CN100382431C CNB2005100242779A CN200510024277A CN100382431C CN 100382431 C CN100382431 C CN 100382431C CN B2005100242779 A CNB2005100242779 A CN B2005100242779A CN 200510024277 A CN200510024277 A CN 200510024277A CN 100382431 C CN100382431 C CN 100382431C
Authority
CN
China
Prior art keywords
omega
theta
low pass
sin
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100242779A
Other languages
English (en)
Other versions
CN1658507A (zh
Inventor
纪飞峰
曼苏乐
陈陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CNB2005100242779A priority Critical patent/CN100382431C/zh
Publication of CN1658507A publication Critical patent/CN1658507A/zh
Application granted granted Critical
Publication of CN100382431C publication Critical patent/CN100382431C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种用于信号处理技术领域双校正软件锁相环的实现方法,本发明具体步骤如下:以标准信号为基准,利用并行双低通滤波器的输出求反正切函数进行频率校正;以频率校正环节输出信号为基准,利用并行双低通滤波器的输出求反正切函数进行相位校正;设计低通滤波器,保证锁相环的跟踪速度和精度;采用16位定点TMS320C2407DSP编程,加快运算速度。本发明采用简单的开环控制,稳定性高,跟踪速度快,暂态响应时间小于20ms,精确快速地测量电力系统中电压、电流的基波频率和相位,为电力系统中的无功补偿器、电力有源滤波器以及微机保护等装置提供系统同步信号。

Description

双校正软件锁相环实现方法
技术领域
本发明涉及的是一种锁相环的实现方法,具体地说,是一种双校正软件锁相环的实现方法。属于信号处理技术领域。
背景技术
目前获得系统基波初相与频率常用模拟锁相环、数字锁相环技术。模拟锁相环与数字锁相环均采用硬件实现,模拟锁相环存在直流零点漂移、器件饱和、失锁、抖动、可靠性低等问题。数字锁相环同样对器件的要求较高,并且采用数字电路设计低通滤波比较困难,精度难以提高。而更为重要是,这两种方法都依赖于过零点时刻的检测,但实际电力系统中的电压电流存在的谐波,使得信号零点与基波零点不一致,并且可能在实际过零点处出现多次过零,从而使检测结果出现较大的误差。
经对现有技术文献的检索发现,在周卫平、吴国正和夏立所著的《基波相位和频率的高精度检测及在有源电力滤波器中的应用》(中国电机工程学报,2004,24(4):第91-96页)中,该锁相环实现方法的具体步骤如下:1)相位检测:基于三角函数正交性及自适应滤波的原理构造了相位跟踪的闭环控制回路,并在闭环回路中结合了延时反馈及变参数PI控制技术。2)测量基波频率:基于初相跟踪检测控制系统的基础之上,求取稳态时初相修正量的时间变化率,即可作为频率跟踪的反馈。其不足之处是:采用闭环回路中增加延时反馈及变参数PI控制,提高了跟踪精度的同时使得动态响应速度降低,响应时间为50ms,在要求响应速度较快的场合无法应用。
发明内容
本发明的目的在于克服现有技术中的不足,提出一种双校正软件锁相环的实现方法,使其避免谐波的干扰,采用简单的开环控制,稳定性高,跟踪速度快,暂态响应时间小于20ms,精确快速地测量电力系统中电压、电流的基波频率和相位,为电力系统中的无功补偿器、电力有源滤波器以及微机保护等装置提供系统同步信号。
本发明是通过以下的技术方案来实现的,本发明采用开环实现,首先设计频率校正环节,其次设计相位校正环节,再设计低通滤波器,最后采用DSP(数字信号处理器)编程。
本发明具体步骤如下:
1、以标准信号为基准,利用并行双低通滤波器的输出求反正切函数进行频率校正。
其校正的方法为:f(t)为输入信号,ω1为系统基波频率,ω0=100π为标准50HZ角频率。f(t)中含有谐波和直流成分,其函数表达式为
f ( t ) = A 0 + A 1 sin ( ω 1 t + θ 1 ) + Σ n = 2 ∞ A n sin ( n ω n t + θ n ) - - - ( 1 )
式(1)中A0为直流分量;θ1为基波分量初相角;n为谐波次数;θn为各次谐波的初相角。输入信号f(t)与标准余弦信号相乘得到:
f ( t ) · cos ( ω 0 t ) = A 0 cos ( ω 0 t ) + A 1 2 sin ( ( ω 1 - ω 0 ) t + θ 1 ) + A 1 2 sin ( ( ω 1 + ω 0 ) t + θ 1 )
+ Σ n = 2 ∞ { A n 2 sin ( ( n ω 1 + ω 0 ) t + θ n ) + A n 2 sin ( ( n ω 1 - ω 0 ) t + θ n ) } - - - ( 2 )
电力系统允许的基波频率为50±0.5HZ,式(2)中 A 1 2 sin ( ( ω 1 - ω 0 ) t + θ 1 ) 项的频率范围在±0.5HZ之间,而其他项的频率均超过系统基波频率ω1,可采用低通滤波器(LPF)将角频率大于等于的ω1的成分滤除。即通过LPF可以得到:
k 1 A 1 2 sin ( ( ω 1 - ω 0 ) t + θ 1 + θ x ) u 1 ( t ) = LPF [ f ( t ) · cos ( ω 0 t ) ] - - - ( 3 )
因为u1(t)是一低频的交流分量,所以该分量经过低通滤波器后会产生移相,式(3)中θx表示信号经过低通滤波器后的相移,K1表示低通滤波器的放大倍数。同样将输入信号f(t)与标准正弦信号相乘,并经过低通滤波器后可得到:
u 2 ( t ) = LPF [ f ( t ) · sin ( ω 0 t ) ] = k 1 A 1 2 cos ( ( ω 1 - ω 0 ) t + θ 1 + θ x ) - - - ( 4 )
将式(3)与式(4)相除可得到:
u1(t)/u2(t)=tan((ω10)t+θ1x)    (5)
对式(5)求反正切并与ω0t相加可得:
φ1(t)=arctan(u1(t)/u2(t))+ω0t=(ω10)t+θ1x0t=ω1t+θ1x  (6)
由此通过频率校正环节后,输入信号f(t)中的谐波成分被滤除,避免了谐波的干扰,输出信号φ1(t)与f(t)中的基波分量的相位还相差一个固定的角度θx
2、以频率校正环节输出信号为基准,利用并行双低通滤波器的输出求反正切函数进行相位校正。
其校正的方法为:首先由频率校正环节的输出信号φ1(t)产生余弦函数信号与输入信号f(t)相乘得到:
f ( t ) · cos ( φ 1 ( t ) ) = A 0 cos ( φ 1 ( t ) ) + A 1 2 sin ( ω 1 t + θ 1 + φ 1 ( t ) ) + A 1 2 sin ( ( ω 1 t + θ 1 - φ 1 ( t ) )
+ Σ n = 2 ∞ { A n 2 sin ( ( n ω 1 + θ n + φ 1 ( t ) ) + A n 2 sin ( ( n ω 1 + θ n - φ 1 ( t ) ) } - - - ( 7 )
式(7)中 A 1 2 sin ( ω 1 t + θ 1 - φ 1 ( t ) ) = A 1 2 sin ( ω 1 t + θ 1 - ω 1 t - θ 1 - θ x ) = A 1 2 sin ( - θ x ) 该项为一直流分量,而其他项均为频率高于ω1的交流分量。所以通过低通滤波器可得到该直流分量,即:
u 3 ( t ) = LPF [ f ( t ) · cos ( φ 1 ( t ) ) ] = k 2 A 1 2 sin ( - θ x ) - - - ( 8 )
式(8)中k2为低通滤波器的放大倍数,为了编程方便,该低通滤波器的截止频率与频率校正环节低通滤波器相同。同样可由频率校正环节的输出信号φ1(t)产生正弦信号与输入信号f(t)相乘,并经过低通滤波器后可得到:
u 4 ( t ) = LPF [ f ( t ) · sin ( φ ( t ) ) ] = k 2 A 1 2 cos ( - θ x ) - - - ( 9 )
将式(8)与式(9)相除可得到:
u3(t)/u4(t)=tan(-θx)    (10)
对式(10)求反正切并与φ1(t)相加可得:
φ2(t)=arctan(u3(t)/u4(t))+φ1(t)=ω1t+θ1xx=ω1t+θ1    (11)
由式(11)可知φ2(t)=ω1t+θ1,这就是经过相位校正环节后得到的输入信号f(t)中基波分量当前时刻的相位。得到φ2(t)后可以再通过查表法得到与输入信号f(t)中基波分量同相位的正弦信号。若需要M倍频或N分频,可分别将φ2(t)乘以M或除以N,然后查表获得基波分量相应的倍频或分频信号。
频率校正环节与相位校正环节的结构相同,且所用低通滤波器也可以完全相同,所以两个环节可采用完全相同的程序,简化了编程。整个锁相环采用简单的开环控制,稳定性高。锁相环中的低通滤波器是延时环节,但与闭环控制相比,跟踪速度快,仿真与实验表明该锁相环的暂态响应时间小于20ms。
3、设计低通滤波器,保证锁相环的跟踪速度和精度
在双校正工频软件锁相环中,滤波器均为低通滤波器,低通滤波器对锁相环的精度和速度影响很大。为便于软件实现,滤波器必须选择数字滤波器,数字滤波器的类型、截止频率和阶数的选择直接对锁相环的稳态精度和动态响应速度有很大的影响。
1)选择IIR(无限冲击响应)数字滤波器
数字滤波器依据冲击响应的宽度可分为有限冲击响应FIR(Finite ImpulseResponse)滤波器和无限冲击响应IIR(Infinite Impulse Response)滤波器。IIR滤波器可以用较少的阶数获得很高的选择特性,所用的存储单元少、运算次数少,具有经济、高效的特点。但是其相位的非线性,使得检测结果会产生相位失真,所以适用于相位要求敏感性低的场合。FIR滤波器具有很好的相位特性和稳定性,但与IIR滤波器相比,需要更多的存储的单元,且计算效率较低(实现相同的滤波特性,用FIR滤波器实现要比用IIR滤波器实现阶数甚至要高上10倍)。在软件锁相环中,高阶滤波器带来的大运算量势必会影响DSP处理信号的实时性。考虑到输入信号与标准正弦、余弦函数相乘后得到的两路信号具有相同的频率特性,经过频率校正环节后产生的相移是相同的,所以对反正切函数的计算没有影响。而进入相位校正环节的信号中,待分离的量为直流分量,稳态时不存在相位问题。综合考虑,选择IIR低通滤波器易于软件实现,且可以用较低的阶数得到较高的检测精度和较小的延时。
2)选择巴特沃斯低通滤波器
常用的低通滤波器有贝塞尔(Bessel)、巴特沃斯(Butterworth)、切比雪夫(Chebychev)和椭圆(Elliptic)滤波器等。贝塞尔低通滤波器有最佳的动态响应速度,在一定频率范围内具有线性相位,其缺点是在阻带内的衰减慢。利用MATALAB仿真软件对其他四种数字低通滤波器进行了仿真比较,滤波器采样频率设为10KHZ(与DSP的采样频率一致),阶数设为2,截止频率设为10HZ。巴特沃斯滤波器(Butterworth)低通滤波器对直流量无递减,且在通带内有最大平坦的幅度特性。切比雪夫I型滤波器在通带内有波纹,切比雪夫II型在通带和阻带内都有一定的波纹,与巴特沃斯滤波器相比,切比雪夫滤波器实现时其阶数较低,但是其动态响应速度慢。椭圆函数型低通滤波器在通带和阻带内都是等纹波的。双校正工频软件锁相环中低通滤波器要求对直流量无衰减,纹波小,具有较高的稳定性和动态响应速度,对相位精度要求低。巴特沃斯低通滤波器,具有对直流分量无衰减,在通带与阻带内无纹波的特点。虽然动态响应速度不是最快,但综合考虑,该低通滤波器比较适合应用于双校正工频软件锁相环。
3)选择低通滤波器阶数为2
根据数字信号处理理论可知,在滤波器类型、截止频率都相同的情况下,低通滤波器阶数将影响滤波器的效果。当滤波器阶数增大时,滤波器的检测精度增加,但响应速度下降。考虑到锁相环中低通滤波器实际输入的信号中要虑除的信号频率高于工频,2阶滤波器可以满足要求,而且阶数越高,程序实现难度将增大,计算时间增加。所以综合考虑选择了阶数为2的巴特沃斯低通滤波器。
4)选择低通滤波器截止频率为20HZ
通过锁相环滤波器的信号中,需要保留的分量频率通常低于1HZ,而需要滤除的分量频率高于50HZ,所以低通滤波器的截止频率范围为1HZ~50HZ。当截止频率高于20HZ时,在50HZ频率处的幅值不为0,所以会造成一定的误差。而当低通滤波器的截止频率低于10HZ时,在50HZ频率处的幅值为0,又因为截止频率越高,响应速度越快,滤波器系数越易处理。所以综合考虑设置低通滤波器的截止频率为20HZ。利用MATLAB/SIMULINK仿真软件中的数字滤波器设计工具,可以得到2阶IIR数字低通滤波器。
4、采用DSP编程,加快运算速度。
采用16位定点TMS320C2407DSP实现了双校正工频软件锁相环功能。由于低通滤波器中参数的精度要求较高,同时锁相环要求软件程序运行速度很快,所以该程序采用了32位的定点计算,和三角函数查表法。该程序运行效果良好,锁相环响应时间小于20ms。
本发明的有益效果是:1、采用开环控制,提高锁相环的跟踪速度和稳定性;2、对低通滤波器进行合理设计,保证锁相环的跟踪精度;3、该锁相环由软件编程实现,抗干扰性强;4、该新型锁相环能分别计算出输入信号中基波分量于标准信号的误差,从而实现对输入信号的跟踪,频率校正环节与相位校正环节结构完全相同,易于编程实现;5、控制器采用高速的16位定点DSP(TMS320C2407),运算速度较快。
附图说明
图1为双校正工频软件锁相环matlab仿真图
图2为锁相环对相位突变的跟踪波形图
图3为锁相环对频率相位同时突变的跟踪波形图
具体实施方式
以下结合附图及具体的实施例作进一步描述,具体步骤如下:
1)在MATLAB仿真中离散采样频率为10KHZ。
2)设计锁相环模型结构如图1所示,模块source为信号源,端口f输出需锁相的信号f(t),端口V输出信号V(t)为f(t)中的基波分量。基波分量V(t)的波形与锁相环输出信号s(t)波形由scopel模块显示。
首先将公式(1)表达的输入信号f(t)经过A/D采样后,成为数字信号,然后分别与参考信号sin(ω0t)、cos(ω0t)相乘。所得结果分别通过数字低通滤波器1和数字低通滤波器2,低通滤波器1输出的结果u1(t)与低通滤波器2输出的结果u2(t)相除后,对所得结果求反正切,反正切值与参考信号ω0t相加就得到信号φ1(t),φ1(t)就是由频率校正环节获得的与输入信号基波分量同频率的信号。根据信号φ1(t)得到函数sin(φ1t)和cos(φ1t)与输入信号f(t)相乘后,分别经过低通滤波器3和低通滤波器4的滤波,得到信号u3(t)与u4(t)相处,然后对商求反正切函数,反正切值再与φ1(t)相加得到信号φ2(t),信号φ2(t)就是经相位校正环节后获得的与输入信号f(t)中基波分量相同的实时相位信号,再由正弦函数发生器就可以得到与输入信号f(t)中基波分量同频率同初相的单位正弦函数sin(φ2),也就是锁相环需要得到的跟踪信号。
3)仿真测试当输入信号的相位突变情况下,锁相环的跟踪效果。
输入信号f(t)除基波分量外还含有20%的3次谐波分量以及10%的噪声分量。图2中显示了输入信号f(t)相位突变时锁相环的跟踪暂态过程,f(t)在1S的时刻基波分量突然发生约π/4的相移,锁相环输出信号约在18ms后跟踪上输入信号的变化,锁相环的输出波形畸变率低于10-4
4)仿真测试当相位频率同时突变情况下,锁相环的跟踪效果。
如图3所示,在1S时刻输入信号f(t)中的基波分量V(t)的频率由50HZ突变为51HZ,同时还产生约π/6的相移。锁相环在20ms内跟踪上输入信号的变化,暂态过程结束后,锁相环输出信号s(t)的频率和相位与V(t)信号均保持一致。

Claims (2)

1.一种双校正软件锁相环的实现方法,其特征在于,具体步骤如下:
1)以标准信号为基准,利用并行双低通滤波器的输出求反正切函数进行频率校正;
2)以频率校正环节输出信号为基准,利用并行双低通滤波器的输出求反正切函数进行相位校正;
3)设计低通滤波器,保证锁相环的跟踪速度和精度;
4)采用16位定点TMS320C2407DSP编程,加快运算速度;
所述的利用并行双低通滤波器的输出求反正切函数进行频率校正,其校正的方法为:f(t)为输入信号,ω1为系统基波频率,ω0=100π为标准50HZ角频率,f(t)中含有谐波和直流成分,表达式为: f ( t ) = A 0 + A 1 sin ( ω 1 t + θ 1 ) + Σ n = 2 ∞ A n sin ( nω n t + θ n ) (1),式(1)中A0为直流分量;θ1为基波分量初相角;n为谐波次数;θn为各次谐波的初相角,输入信号f(t)与标准余弦信号相乘得到:
f ( t ) · cos ( ω 0 t ) = A 0 cos ( ω 0 t ) + A 1 2 sin ( ( ω 1 - ω 0 ) t + θ 1 ) + A 1 2 sin ( ( ω 1 + ω 0 ) t + θ 1 ) - - - ( 2 )
+ Σ n = 2 ∞ { A n 2 sin ( ( nω 1 + ω 0 ) t + θ n ) + A n 2 sin ( ( nω 1 - ω 0 ) t + θ n ) }
采用低通滤波器将角频率大于等于的ω1的成分滤除,得到:
k 1 A 1 2 sin ( ( ω 1 - ω 0 ) t + θ 1 + θ x ) u 1 ( t ) = LPF [ f ( t ) · cos ( ω 0 t ) ] - - - ( 3 ) , 其中:u1(t)是一低频的交流分量,θx表示信号经过低通滤波器后的相移,K1表示低通滤波器的放大倍数,将输入信号f(t)与标准正弦信号相乘,并经过低通滤波器后可得到:
u 2 ( t ) = LPF [ f ( t ) · sin ( ω 0 t ) ] = k 1 A 1 2 cos ( ( ω 1 - ω 0 ) t + θ 1 + θ x ) - - - ( 4 ) , 将式(3)与式(4)相除得到u1(t)/u2(t)=tan((ω10)t+θ1x)(5),对式(5)求反正切并与ω0t相加得到:φ1(t)=arctan(u1(t)/u2(t)+ω0t=(ω10)t+θ1x1t+θ1x (6);
所述的利用并行双低通滤波器的输出求反正切函数进行相位校正,其校正的方法为:首先由频率校正环节的输出信号φ1(t)产生余弦函数信号与输入信号f(t)相乘得到:
f ( t ) · cos ( φ 1 ( t ) ) = A 0 cos ( φ 1 ( t ) ) + A 1 2 sin ( ω 1 t + θ 1 + φ 1 ( t ) ) + A 1 2 sin ( ( ω 1 t + θ 1 - φ 1 ( t ) )
+ Σ n = 2 ∞ { A n 2 sin ( ( n ω 1 + θ n + φ 1 ( t ) ) + A n 2 sin ( ( nω 1 + θ n - φ 1 ( t ) ) } - - - ( 7 )
式(7)中 A 1 2 sin ( ω 1 t + θ 1 - φ 1 ( t ) ) = A 1 2 sin ( ω 1 t + θ 1 - ω 1 t - θ 1 - θ x ) = A 1 2 sin ( - θ x ) 该项为一直流分量,而其他项均为频率高于ω1的交流分量,通过低通滤波器得到: u 3 ( t ) = LPF [ f ( t ) · cos ( φ 1 ( t ) ) ] = k 2 A 1 2 sin ( - θ x ) - - - ( 8 ) ,式(8)中k2为低通滤波器的放大倍数,由频率校正环节的输出信号φ1(t)产生正弦信号与输入信号f(t)相乘,并经过低通滤波器后得到: u 4 ( t ) = LPF [ f ( t ) · sin ( φ ( t ) ) ] = k 2 A 1 2 cos ( - θ x ) - - - ( 9 ) , 将式(8)与式(9)相除,得到u3(t)/u4(t)=tan(-θx)  (1 0),对式(1 0)求反正切并与φ1(t)相加,得到:φ2(t)=arctan(u3(t)/u4(t))+φ1(t)=ω1t+θ1xx1t+θ1  (11),
由式(11)可知φ2(t)=ω1t+θ1,这就是经过相位校正环节后得到的输入信号f(t)中基波分量当前时刻的相位;
所述的设计低通滤波器是指:首先选择IIR数字滤波器,其次选择巴特沃斯低通滤波器,再次选择低通滤波器阶数为2,最后选择低通滤波器截止频率为20HZ。
2.如权利要求1所说的双校正软件锁相环的实现方法,其特征是,所述的步骤1)中的低通滤波器与步骤2)中的低通滤波器的截止频率相同。
CNB2005100242779A 2005-03-10 2005-03-10 双校正软件锁相环实现方法 Expired - Fee Related CN100382431C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100242779A CN100382431C (zh) 2005-03-10 2005-03-10 双校正软件锁相环实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100242779A CN100382431C (zh) 2005-03-10 2005-03-10 双校正软件锁相环实现方法

Publications (2)

Publication Number Publication Date
CN1658507A CN1658507A (zh) 2005-08-24
CN100382431C true CN100382431C (zh) 2008-04-16

Family

ID=35007800

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100242779A Expired - Fee Related CN100382431C (zh) 2005-03-10 2005-03-10 双校正软件锁相环实现方法

Country Status (1)

Country Link
CN (1) CN100382431C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604172B (zh) * 2009-04-23 2012-08-22 上海交通大学 基于解耦多坐标系统锁相环的电压控制方法
CN102832931A (zh) * 2012-09-18 2012-12-19 浙江昱能光伏科技集成有限公司 基于不完整周期电网电压信号的鉴相方法、装置及锁相环
CN103425516B (zh) * 2013-07-10 2016-02-17 电子科技大学 一种锁相环实现方法
CN104617946A (zh) * 2015-02-11 2015-05-13 国网上海市电力公司 一种单周期双校正工频软件锁相环方法
CN114844399A (zh) * 2022-06-15 2022-08-02 杭州士腾科技有限公司 永磁同步电机的位置解析电路、方法及其控制电路和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542351A (en) * 1981-09-08 1985-09-17 Fujitsu Limited PLL for regenerating a synchronizing signal from magnetic storage
CN1118937C (zh) * 1998-02-12 2003-08-20 日本电气株式会社 数字锁相环电路和时钟发生方法
WO2003100979A1 (en) * 2002-05-28 2003-12-04 Koninklijke Philips Electronics N.V. Phase-locked loop.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542351A (en) * 1981-09-08 1985-09-17 Fujitsu Limited PLL for regenerating a synchronizing signal from magnetic storage
CN1118937C (zh) * 1998-02-12 2003-08-20 日本电气株式会社 数字锁相环电路和时钟发生方法
WO2003100979A1 (en) * 2002-05-28 2003-12-04 Koninklijke Philips Electronics N.V. Phase-locked loop.

Also Published As

Publication number Publication date
CN1658507A (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
Xiong et al. A novel PLL for grid synchronization of power electronic converters in unbalanced and variable-frequency environment
CN100382431C (zh) 双校正软件锁相环实现方法
CN101964655B (zh) 一种平衡误差消除式的高精度数字锁相方法
CN101291150A (zh) 采用软件实现单相锁相环的方法
CN104181374B (zh) 三相无中线系统电网电压的正负序分量的检测分离方法
CN1968019A (zh) 一种用于市电精确检测的全数字锁相环路
CN101807918B (zh) 基于同步坐标系的单相锁相环及其实现方法
CN103904693A (zh) 基于频率自适应虚拟磁链估测的电网同步方法
CN103267897A (zh) 一种基于反Park变换的三相锁相环
CN106055000A (zh) 智能集成低压无功模块高精度锁相方法
CN103472302A (zh) 用单相光伏并网逆变器检测电网电压相位的方法
CN107276220A (zh) 一种基于Kalman滤波算法的电网信息观测系统和方法
CN103094924A (zh) 基于无锁相环实现电网同步基准正弦的方法及其装置
Busarello et al. Zero-crossing detection frequency estimator method combined with a Kalman filter for non-ideal power grid
CN109901392A (zh) 一种基于dq谐波检测算法的电力弹簧控制方法
CN103425516A (zh) 一种锁相环实现方法
Zou et al. Optimized harmonic detecting and repetitive control scheme for shunt active power filter in synchronous reference frame
CN102832931A (zh) 基于不完整周期电网电压信号的鉴相方法、装置及锁相环
Orallo et al. Study on Single-bin Sliding DFT algorithms: Comparison, stability issues and frequency adaptivity
CN102142825B (zh) 同步信号获取系统及方法
Bellini et al. Robust PLL algorithm for three-phase grid-connected converters
Sánchez-Herrera et al. Self-tuning PLL: a new, easy, fast and highly efficient phase-locked loop algorithm
Yang et al. A novel phase locked loop for grid-connected converters under non-ideal grid conditions
CN106558887B (zh) 降低电网谐波影响的单相自适应锁频系统
Geng et al. Fast repetitive control Scheme for shunt active power filter in Synchronous Rotational Frame

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20140310