KR20070106640A - 클록 선택 회로 및 신시사이저 - Google Patents

클록 선택 회로 및 신시사이저 Download PDF

Info

Publication number
KR20070106640A
KR20070106640A KR1020077021843A KR20077021843A KR20070106640A KR 20070106640 A KR20070106640 A KR 20070106640A KR 1020077021843 A KR1020077021843 A KR 1020077021843A KR 20077021843 A KR20077021843 A KR 20077021843A KR 20070106640 A KR20070106640 A KR 20070106640A
Authority
KR
South Korea
Prior art keywords
clock
vco
unit
frequency
count value
Prior art date
Application number
KR1020077021843A
Other languages
English (en)
Other versions
KR100936201B1 (ko
Inventor
마사즈미 마루타니
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070106640A publication Critical patent/KR20070106640A/ko
Application granted granted Critical
Publication of KR100936201B1 publication Critical patent/KR100936201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

복수의 클록 중에서, 기준 클록의 주파수에 가까운 클록을 단시간에 선택한다. 기준 클록 카운터(1a)는, 입력되는 기준 클록(REF)을 카운트한다. 클록 카운터(1b)는 선택부(1e)에 의해 선택되고, 분주기(2)에 의해 분주된 클록을 카운트한다. 지시 신호 출력부(1c)는 주파수의 가장 가까운 2개의 클록을 카운트하였을 때에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력한다. 비교부(1d)는, 비교 지시 신호에 따라서, 기준 클록 카운터(1a)와 클록 카운터(1b)의 카운트값을 비교한다. 선택부(1e)는, 비교부(1d)의 비교 결과에 따라서, 2분기 탐색에 의해 클록을 선택한다.

Description

클록 선택 회로 및 신시사이저{CLOCK SELECTING CIRCUIT AND SYNTHESIZER}
본 발명은 클록 선택 회로 및 신시사이저에 관한 것이며, 특히 복수의 다른 주파수의 클록 중에서, 분주 후의 주파수가 기준 클록(REF)의 주파수와 동일하게 되도록 선택하는 클록 선택 회로 및 복수의 전압 제어 발진기로부터 출력되는 클록 중에서, 분주 후의 주파수가 기준 클록의 주파수와 동일하게 되도록 선택하는 신시사이저에 관한 것이다.
전자 집적 회로의 고기능화, 고집적화가 진행되는 과정에서, 하나의 칩에 요구되는 기능은 보다 높은 것으로 시프트되어 있다. 여러 가지 회로의 동작에 필요한 클록을, 필요한 주파수로 제공하는 신시사이저에 있어서도, 제공 주파수의 광대역화나 주파수 간격의 협소화, 잡음 특성의 개선 등, 많은 요구를 동시에 만족시키는 것이 요구되고 있다.
이러한 배경 중, 신시사이저에는 회로 내에 복수의 클록을 준비하고, 이 중에서 최적의 것을 자동으로 선택하여, 원하는 주파수, 잡음 특성을 만족시키는 클록을 출력하는 것이 있다(예컨대, 특허 문헌 1 참조).
도 13은, 종래의 신시사이저의 블록 구성도이다. 도면에 도시하는 바와 같이 신시사이저(100)는, 위상 비교기(101), LPF(Low Pass Filter)(102), 전압 제어 발 진기(이하, VCO: Voltage Controlled 0scillator)군(103), 분주기(104), 및 클록 선택 회로(105)를 갖고 있다.
위상 비교기(101)에는, 예컨대 수정 발진기로부터 출력되는 기준 클록(REF)과, 분주기(104)로부터 출력되는 분주 클록이 입력된다. 위상 비교기(101)는, 입력되는 기준 클록(REF)과, 분주 클록과의 위상차를 검출하고, 위상차 신호를 출력한다. LPF(102)는, 위상 비교기(101)로부터 출력되는 위상차 신호의 낮은 영역 부분만을 통과시키고, 위상차에 따른 전압을 VCO군(103)에 출력한다.
VCO군(103)은, 복수의 VCO를 갖고 있다[도면 중에 도시하는 VCO1 내지 VCO15는, VCO군(103)이 갖는 VCO에 부여된 명칭을 나타내고 있다. VCO는 2N-1개 존재하고, 여기서는 15개 존재하는 것으로 한다.]. VCO군(103)의 VCO는 클록 선택 회로(105)에 의해 선택되고, 선택된 VCO는 LPF(102)로부터 출력되는 전압에 따른 주파수의 클록(CLK)을 외부 및 분주기(104)에 출력한다. 분주기(104)는, VCO군(103)으로부터 출력되는 클록을 분주한다. 분주기(104)의 분주비는 외부로부터의 지시에 의해 변경된다.
클록 선택 회로(105)에는, 기준 클록(REF)과 분주 클록이 입력된다. 클록 선택 회로(105)는, VCO군(103)의 VCO를 선택하고, 가장 적절한 주파수의 분주 클록이 분주기(104)로부터 출력되도록 한다. 즉, 클록 선택 회로(105)는 분주기(104)의 분주비에 따라서, 기준 클록(REF)과 분주 클록과의 주파수의 차가 가장 작아지는 VCO를 선택한다.
다음에, 클록 선택 회로(105)의 VCO의 선택에 대해서 상세히 설명한다. 도 14는, 클록 선택 회로의 VCO의 선택을 설명하는 도면이다. 도면에 도시하는 사선은 VCO군(103)의 VCO1 내지 15의 특성을 나타내고 있다. 도면 중 가장 아래에 있는 사선은, VCO1의 특성, 가장 위에 있는 사선은 VCO15의 특성인 것으로 한다. 또한, 도면 중에 나타내는 목표는, 설정된 분주비에 대하여, 선택되어야 하는 VCO를 나타내고 있다. 즉, 목표로 하는 VCO가 선택된 경우, 분주기(104)로부터 출력되는 분주 클록은, 기준 클록(REF)의 주파수에 가장 가까운 것으로 되어 있다. 또한, 클록 선택 회로(105)는, 코드에 의해서 VCO1 내지 VCO15를 선택한다. 코드의 값은 VCO1 내지 15의 번호에 비례하고 있다.
클록 선택 회로(105)는, 우선 VCO1 내지 15의 중심인 VCO8을 코드 8로 선택한다(도면 중 흰 원). 그리고 목표로 하는 VCO의 클록[기준 클록(REF)]이 선택된 VCO8의 클록의 주파수[분주기(104)로부터 출력되는 분주 클록의 주파수]에 대하여 높은지의 여부를 판단하고, 판단 결과에 따라서 코드를 ±4 시프트시킨다. 이후 마찬가지로, 목표로 하는 VCO의 클록이 선택된 VCO에 대하여 높은지의 여부를 판단하고, 코드를 ±2, ±1로 시프트시키며, 선택하는 VCO를 변경해 가고, 목표로 하는 VCO에 도달하도록 한다(2분기 탐색 방식).
예컨대, 도 14에 있어서 VCO8의 클록의 주파수에 대하여, 목표로 하는 클록의 주파수는 높다. 그래서, 클록 선택 회로(105)는 코드를 +4 시프트한다. 이에 따라 VCO12가 선택된다. 계속해서, 목표로 하는 클록은 VCO12의 클록의 주파수보다 높기 때문에, 클록 선택 회로(105)는 코드를 +2 시프트한다. 이에 따라 VCO14가 선 택된다. 계속해서 목표로 하는 클록은 VCO8의 클록의 주파수보다 낮기 때문에, 클록 선택 회로(105)는 코드를 -1 시프트한다. 이에 따라 VCO13이 선택된다. 이와 같이 하여, 목표로 하는 VCO를 선택할 수 있다.
다음에, 클록 선택 회로(105)의 상세에 대해서 설명한다.
도 15는, 종래의 클록 선택 회로의 회로도이다. 도면에 도시한 바와 같이 클록 선택 회로(105)는, 카운터(111, 112), 차분 계산부(113), 비교부(114), 계수 오차 마진부(115), 페이즈 정보 가산부(116), 페이즈 정보부(117), 타이머 카운터(118), 타이밍 TB(TB: 테이블)(119), 페이즈 변경부(120), 리셋 신호 출력부(121), 클록 선택 신호 송출부(122), 시프트 TB(123), 선택 종료 판정부(124), 및 최적 클록 정보 출력부(125)를 갖고 있다. 또한, 도면에는 도 13에 도시한 분주기(104), VCO군(103), 및 기준 클록(REF)이 도시되어 있다.
카운터(111)는, 분주기(104)로부터 출력되는 분주 클록을 카운트한다. 카운터(112)는, 기준 클록(REF)를 카운트한다. 차분 계산부(113)는, 카운터(111, 112)에 의해 카운트된 분주 클록과 기준 클록(REF)의 카운트값의 차분을 취한다.
비교부(114)는, 타이머 카운터(118)로부터 비교 지시 신호를 받으면, 차분 계산부(113)의 출력하는 차분값에 기초하여, 분주 클록과 기준 클록(REF)의 카운트값(주파수)의 대소 비교 및 동일한지 여부의 비교를 행한다. 비교부(114)는, 차분값이 계수 오차 마진부(115)에서 지시되는 값 이내인 경우는, 카운터(111, 112)의 카운트값은 같다고 판단한다. 이것은, 기준 클록(REF)과 분주 클록은, 비동기이기 때문에 상승 및 하강 타이밍이 다른 경우가 있고, 카운트값에 오차가 생기는 경우 가 있기 때문이다.
페이즈 정보 가산부(116)는, 비교부(114)로부터 비교 결과가 출력된 경우, 페이즈 정보부(117)가 유지하는 페이즈 정보를 1 가산한다. 페이즈 정보는 분주 클록과 기준 클록(REF)의 비교가, 2분기 탐색 방식의 어느 계층에 있는지를 나타내고, 또한 VCO의 전환이 몇 회 행해졌는지도 나타내고 있다. 또한 코드 8일 때 페이즈 정보는 0, 코드가 ±4 시프트되었을 때 페이즈 정보는 1, 코드가 ±2 시프트되었을 때 페이즈 정보는 2, 코드가 ±1 시프트되었을 때 페이즈 정보는 3이 된다.
타이머 카운터(118)는, 리셋 신호 출력부(121)로부터 리셋 신호가 출력되면, 기준 클록(REF)에 동기하여, 0부터 카운트값을 카운트업해 간다. 그리고 카운트값이 타이밍 TB(119)에 나타내는 값과 같아지면, 비교부(114)에 비교 지시 신호를 출력한다.
타이밍 TB(119)는, 페이즈 정보에 대응한 카운트값을 기억하고 있다. 예컨대 페이즈 정보가 0일 때의 카운트값은 W, 페이즈 정보가 1일 때의 카운트값은 W, …, 페이즈 정보가 n일 때의 카운트값은 W로 유지하고, 페이즈마다 비교 지시 신호가 등간격의 시간으로 출력되어 있다. 이 시간 간격은, 주파수가 인접하는 VCO 사이에 있어서 카운트값에 차가 나도록 정해진다. 즉 VCO가, 페이즈에 따라서 선택되어 가고, 목표로 하는 VCO에 인접하여도 카운터(111, 112)의 카운트값에 차가 나도록 시간이 정해져 있다.
페이즈 변경부(120)는, 페이즈 정보부(117)의 페이즈 정보가 갱신되면, 그 취지의 신호를 리셋 신호 출력부(121), 클록 선택 신호 송출부(122), 및 선택 종료 판정부(124)에 출력한다. 리셋 신호 출력부(121)는 페이즈 변경부(120)로부터의 신호를 받아, 리셋 신호를 카운터(111, 112) 및 타이머 카운터(118)에 출력한다. 이에 따라 카운터(111, 112) 및 타이머 카운터(118)는 카운트값을 0으로 리셋한다. 클록 선택 신호 송출부(122)는, 페이즈 변경부(120)로부터의 신호를 받으면 시프트 TB(123)을 참조하고, 페이즈 정보와 비교부(114)의 비교 결과에 기초하여 코드의 시프트해야 할 량을 취득한다. 시프트 TB(123)에는, 페이즈 정보에 대응한 코드의 시프트량이 기억되어 있다. 예컨대 페이즈 1일 때는 ±4, 페이즈 2일 때는 ±2, 페이즈 3일 때는 ±1이 기억되어 있다.
페이즈 정보는, 초기값으로서 0으로 되어 있고, 클록 선택 신호 송출부(122)는 중심의 VCO8이 선택되도록, 코드 8을 출력한다. 따라서 비교부(114)로부터 비교 결과가 출력되면 페이즈 정보는 1이 되고, 클록 선택 신호 송출부(122)는, 비교 결과와 페이즈 정보에 기초하여, 코드를 +4 또는 -4 시프트시킨다. 이하, 코드는 목표로 하는 VCO가 선택되도록, 시프트되어 간다.
선택 종료 판정부(124)는, 페이즈 정보부(117)의 페이즈 정보가, 최종 페이즈 정보의 값에 1 가산한 값으로 되어 있는지 판단하고, VCO의 선택이 종료하였는지 판정한다. 예컨대 VCO의 수가 상기 예로부터 15로 하면, 페이즈 정보가 3에서 VCO의 선택은 종료한다. 따라서, 선택 종료 판정부(124)는 페이즈 정보부(117)의 페이즈 정보가 4이면, VCO의 선택이 종료하였다고 판단한다. 최적 클록 정보 출력부(125)는, 선택 종료 판정부(124)의 판단을 받아, 최적의 VCO의 선택이 종료한 취지의 신호를 외부에 출력한다. 또한 도 13의 클록 선택 회로(105)로는, 이 정보의 출력을 생략하고 있다.
다음에, 도 15의 클록 선택 회로(105)의 동작을, 흐름도를 이용하여 설명한다. 도 16은 클록 선택 회로의 동작을 도시한 흐름도이다.
단계 S111에 있어서, 클록 선택 회로(105)의 타이머 카운터(118)는, 카운트를 시작한다. 카운트값이 타이밍 TB(119)의 페이즈 1에 대응하는 값이 되면, 비교 지시 신호를 비교부(114)에 출력한다. 또한, 현재 클록 선택 회로(105)의 페이즈는 0이며, VCO8을 선택하고 있다.
비교부(114)는, 타이머 카운터(118)로부터 비교 지시 신호를 받으면, 선택되어 있는 VCO8의 주파수(카운트값)가 목표로 하는 클록의 주파수(카운트값)보다 높은지의 여부를 판단한다. 페이즈 정보 가산부(116)는, 페이즈 정보부(117)의 페이즈 정보 0에 1을 가산한다.
단계 S112에 있어서, 클록 선택 신호 송출부(122)는, 비교부(114)가 선택되어 있는 VCO의 주파수가 목표로 되어 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S113에 진행한다. 비교부(114)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S114에 진행한다.
단계 S113에 있어서, 클록 선택 신호 송출부(122)는, 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트량을 취득한다. 페이즈가 1이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +4 시프트한다.
단계 S114에 있어서, 클록 선택 신호 송출부(122)는 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트량을 취득한다. 페이즈가 1이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -4 시프트한다.
단계 S115에 있어서, 클록 선택 회로(105)의 타이머 카운터(118)는, 카운트값이 타이밍 TB(119)의 페이즈 2에 대응하는 값이 되면, 비교 지시 신호를 비교부(114)에 출력한다. 또한 현재, 클록 선택 회로(105)의 페이즈는 1이다.
비교부(114)는, 타이머 카운터(118)로부터 비교 지시 신호를 받으면, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 페이즈 정보 가산부(116)는, 페이즈 정보부(117)의 페이즈 정보 1에 1을 가산한다.
단계 S116에 있어서, 클록 선택 신호 송출부(122)는, 비교부(114)가, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S117에 진행한다. 비교부(114)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S118에 진행한다.
단계 S117에 있어서, 클록 선택 신호 송출부(122)는 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트량을 취득한다. 페이즈가 2이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +2 시프트한다.
단계 S118에 있어서, 클록 선택 신호 송출부(122)는, 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트 량을 취득한다. 페이즈가 2이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -2 시프트한다.
단계 S119에 있어서, 클록 선택 회로(105)의 타이머 카운터(118)는, 카운트값이 타이밍 TB(119)의 페이즈 3에 대응하는 값이 되면, 비교 지시 신호를 비교부(114)에 출력한다. 또한 현재, 클록 선택 회로(105)의 페이즈는 2이다.
비교부(114)는, 타이머 카운터(118)로부터 비교 지시 신호를 받으면, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 페이즈 정보 가산부(116)는, 페이즈 정보부(117)의 페이즈 정보 2에 1을 가산한다.
단계 S120에 있어서, 클록 선택 신호 송출부(122)는, 비교부(114)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S121에 진행한다. 비교부(114)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S122에 진행한다.
단계 S121에 있어서, 클록 선택 신호 송출부(122)는 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트량을 취득한다. 페이즈가 3이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +1 시프트한다.
단계 S122에 있어서, 클록 선택 신호 송출부(122)는 페이즈 정보부(117)의 페이즈 정보와 비교부(114)의 비교 결과에 기초하여, 시프트 TB(123)로부터 시프트량을 취득한다. 페이즈가 3이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -1 시프트한다.
단계 S123에 있어서, 클록 선택 회로(105)의 타이머 카운터(118)는, 카운트값이 타이밍 TB(119)의 페이즈 4에 대응하는 값이 되면, 비교 지시 신호를 비교부(114)에 출력한다. 또한 현재, 클록 선택 회로(105)의 페이즈는 3이다.
비교부(114)는, 타이머 카운터(118)로부터 비교 지시 신호를 받으면, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 페이즈 정보 가산부(116)는, 페이즈 정보부(117)의 페이즈 정보 3에 1을 가산한다.
선택 종료 판정부(124)는, 페이즈 정보가 4가 되었기 때문에, VCO의 선택이 종료하였다고 판단한다. 페이즈 변경부(120)는, 페이즈 정보가 4가 된 경우, 클록 선택 신호 송출부(122)에 대하여, 새로운 VCO를 선택하지 않도록 제어한다.
이와 같이 하여, 클록 선택 회로(105)는, 최적의 VCO를 선택한다.
다음에, 도 13의 VCO군(103)의 특성에 대해서 설명한다. VCO군(103)은, 잡음 특성의 우위성으로부터, LC 공진기형의 VCO를 이용하고 있다. VCO군(103)은, 복수의 콘덴서를 코드로 전환함으로써, 복수의 VCO(복수의 클록원)를 실현하고 있다. 그러나, 주파수와 용량 사이의 관계가 비선형이기 때문에, VCO의 간격은 도 14에 도시한 바와 같이 등간격으로는 되어 있지 않다.
도 17은, VCO군의 VCO의 특성을 설명하는 도면이다. 도면에 도시하는 사선은, VCO군(103)의 주파수 특성이 나타나 있다. 도면에 도시하는 바와 같이 주파수가 낮은 클록일수록, 클록의 간격이 좁아져 있다. 또한 가장 좁은 주파수 간격(이 것을 fg_min으로 함)에 의해, 선택된 VCO와 목표로 하는 VCO를 비교하는 비교 시간이 정해진다(1/fg_min). 2N-1개의 VCO로부터 목표로 하는 VCO를 선택하기 위해서는, N회의 판정이 요구되기 때문에, VCO의 선택까지의 시간은 N/fg_min이 된다.
특허 문헌 1: 일본 특허 공개 제2001-339301호 공보
그러나 종래에서는, 전술한 바와 같이 선택되어 있는 VCO의 주파수와, 목표로 하는 클록(VCO)의 주파수와의 비교는, 일정 시간마다 행하고 있었다. 그리고 주파수가 인접하는 VCO 사이에 있어서 카운트값에 차이가 나는 시간 경과 후에, 선택된 VCO와 목표로 하는 VCO를 비교하고 있었다. 이 때문에 선택되어 있는 VCO와 목표로 하는 VCO가 크게 떨어져 있고, 즉시 카운트값에 차가 생겼다고 하여도 비교가 행해지지 않으며, 최적의 VCO를 선택하는 시간을 필요 이상으로 요구하고 있다는 문제점이 있었다.
또한, 도 17에서 설명한 바와 같이, VCO의 특성이 등간격으로 되어 있지 않은 경우는, 주파수 간격이 가장 좁은 VCO 사이에서의 비교 시간을 설정해야 한다. 이 때문에 선택되어 있는 VCO와, 목표로 하는 VCO가 크게 떨어져 있고, 즉시 카운트값에 차이가 생겼다고 하여도 비교가 행해지지 않으며, 최적의 VCO를 선택하는 시간을 필요 이상으로 요구하고 있다는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 복수 중에서 최적의 클록을 단시간에 선택할 수 있는 클록 선택 회로 및 신시사이저를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 문제를 해결하기 위해, 도 1에 도시하는 바와 같은 복수의 다른 주파수의 클록 중에서, 분주 후의 주파수가 기준 클록(REF)의 주파수와 동일하게 되도록 선택하는 클록 선택 회로(1)에 있어서, 기준 클록(REF)을 카운트하는 기준 클록 카운터(1a)와, 선택되어 분주된 클록을 카운트하는 클록 카운터(1b)와, 주파수의 가장 가까운 2개의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하는 지시 신호 출력부(1c)와, 비교 지시 신호에 따라서, 기준 클록 카운터(1a)와 클록 카운터(1b)의 카운트값을 비교하는 비교부(1d)와, 비교부(1d)의 비교 결과에 따라서, 2분기 탐색에 의해 클록을 선택하는 선택부(1e)를 포함하는 것을 특징으로 하는 클록 선택 회로(1)가 제공된다.
이러한 클록 선택 회로(1)에 의하면, 주파수의 가장 가까운 2개의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하고, 클록과 기준 클록(REF)의 카운트값을 비교한다. 이에 따라, 주파수의 가장 가까운 2개의 클록의 카운트 차가 생기는 시간 내에, 기준 클록과 클록의 카운트값에 차가 생기고 있으면, 즉시 다음 클록을 선택한다.
본 발명의 클록 선택 회로에서는, 주파수의 가장 가까운 2개의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하고, 클록과 기준 클록(REF)의 카운트값을 비교하도록 하였다. 이에 따라, 주파수의 가장 가까운 2개의 클록의 카운트 차가 생기는 시간 내에, 기준 클록과 클록의 카운트값에 차가 생기고 있으면, 즉시 다음 클록을 선택하기 때문에, 복수의 클록 중에서 최적의 클록을 단시간에 선택할 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 본 발명의 예로서 바람직한 실시예를 나타내는 첨부 도면과 관련된 이하의 설명에 의해 명백해질 것이다.
도 1은 클록 선택 회로의 개요를 도시한 도면이다.
도 2는 클록 선택 회로를 적용한 신시사이저의 블록 구성도이다.
도 3은 클록 선택 회로의 회로도이다.
도 4는 타이밍 TB의 데이터 구성예를 도시한 도면이다.
도 5는 시프트 TB의 데이터 구성예를 도시한 도면이다.
도 6은 비교부의 비교 타이밍을 설명하는 도면이다.
도 7은 클록 정보 기억부 및 클록 정보 비교부에 대해서 설명하는 도면이다.
도 8은 카운트값이 감소하는 예에 대해서 설명하는 도면이다.
도 9는 카운트값의 결정법을 설명하는 표를 나타낸 도면이다.
도 10은 카운트값의 결정법을 설명하는 도면이다.
도 11은 판정 방식을 설명하는 도면이다.
도 12는 클록 선택 회로의 동작을 도시한 흐름도이다.
도 13은 종래의 신시사이저의 블록 구성도이다.
도 14는 클록 선택 회로의 VCO의 선택을 설명하는 도면이다.
도 15는 종래의 클록 선택 회로의 회로도이다.
도 16은 클록 선택 회로의 동작을 도시한 흐름도이다.
도 17은 VCO군의 VCO의 특성을 설명하는 도면이다.
부호의 설명
1: 클록 선택 회로
1a: 기준 클록 카운터
1b: 클록 카운터
1c: 지시 신호 출력부
1d: 비교부
1e: 선택부
2: 분주기
REF: 기준 클록
이하, 본 발명의 원리를 도면을 참조하여 상세히 설명한다.
도 1은, 클록 선택 회로의 개요를 도시한 도면이다. 클록 선택 회로(1)는, 기준 클록 카운터(1a), 클록 카운터(1b), 지시 신호 출력부(1c), 비교부(1d), 및 선택부(1e)를 갖고 있다. 클록 선택 회로(1)는 복수의 다른 주파수의 클록 중에서, 분주 후의 주파수가 기준 클록(REF)의 주파수와 동일하게 되도록 선택한다.
기준 클록 카운터(1a)는, 입력되는 기준 클록(REF)을 카운트한다. 클록 카운터(1b)는, 선택부(1e)에 의해 선택되고, 분주기 2에 의해 분주된 클록을 카운트한다. 지시 신호 출력부(1c)는, 주파수의 가장 가까운 2개의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서, 복수의 비교 지시 신호를 출력한다. 비교 부(1d)는, 비교 지시 신호에 따라서, 기준 클록 카운터(1a)와 클록 카운터(1b)의 카운트값을 비교한다. 선택부(1e)는, 비교부(1d)의 비교 결과에 따라서, 2분기 탐색에 의해 클록을 선택한다.
이와 같이, 주파수의 가장 가까운 2개의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하고, 클록과 기준 클록(REF)의 카운트값을 비교하도록 하였다. 이에 따라, 주파수의 가장 가까운 2개의 클록의 카운트 차가 생기는 시간 내에, 기준 클록과 클록의 카운트값에 차가 생기고 있으면, 즉시 다음 클록을 선택하기 때문에, 복수의 클록 중에서 최적의 클록을 단시간에 선택할 수 있다.
다음에, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
도 2는, 클록 선택 회로를 적용한 신시사이저의 블록 구성도이다. 도면에 도시하는 바와 같이 신시사이저(10)는, 위상 비교기(11), LPF(12), VCO군(13), 분주기(14), 및 클록 선택 회로(15)를 갖고 있다.
위상 비교기(11)에는, 예컨대 수정 발진기로부터 출력되는 기준 클록(REF)과, 분주기(14)로부터 출력되는 분주 클록이 입력된다. 위상 비교기(11)는, 입력되는 기준 클록(REF)과, 분주 클록과의 위상차를 검출하고, 위상차 신호를 출력한다. LPF(12)는, 위상 비교기(11)로부터 출력되는 위상차 신호의 낮은 영역 부분만을 통과시켜 위상차에 따른 전압을 VCO군(13)에 출력한다.
VCO군(13)은, 복수의 VCO를 갖고 있다[도면 중에 도시하는 VCO 1 내지 VCO 15는 VCO군(13)이 갖는 VCO에 부여된 명칭을 나타내고 있다. VCO는, 2N-1개 존재하고, 여기서는 15개 존재하는 것으로 한다.). VCO군(13)의 VCO는 클록 선택 회로(15)에 의해 선택되고, 선택된 VCO는, LPF(12)로부터 출력되는 전압에 따른 주파수의 클록(CLK)을 외부 및 분주기(14)에 출력한다. 분주기(14)는, VCO군(13)으로부터 출력되는 클록을 분주한다. 분주기(14)의 분주비는, 외부로부터의 지시에 의해 변경된다. 또한 분주기(14)는, 목적에 따라 기준 클록(REF)측에 배치되거나, VCO군(13)의 바로 뒤에 배치되거나 한다.
클록 선택 회로(15)에는, 기준 클록(REF)과 분주 클록이 입력된다. 클록 선택 회로(15)는, VCO군(13)의 VCO를 선택하고, 가장 적절한 주파수의 분주 클록이 분주기(14)로부터 출력되도록 한다. 즉, 클록 선택 회로(15)는, 분주기(14)의 분주비에 따라서, 기준 클록(REF)과 분주 클록과의 주파수의 차가 가장 작아지는 VCO를 선택한다. 또한 분주기(14)가 기준 클록(REF)측에 배치되는 경우, 클록 선택 회로(15)는, 분주된 기준 클록과 클록(CLK)과의 주파수의 차가 가장 작아지는 VCO를 선택한다.
신시사이저(10)는, 예컨대 텔레비전의 선국에 적용된다. 채널의 묶음(束)에 따라서, VCO 중 어느 하나가 선택되고, 또한 VCO의 전압 제어에 의해 채널의 묶음으로부터 목표로 하는 채널에 대응한 클록(CLK)이 출력된다. 즉, 채널이 선택되면, 그에 대응한 분주비가 분주기(14)에 세팅되고, 클록 선택 회로(15)에 의해 적절한 VCO가 선택된다. 그리고 또한, 선택된 VCO의 전압이 제어되고, 목적으로 하는 클 록(CLK)이 출력된다. 또한, VCO의 선택은 도 14에서 설명한 바와 같이, 2분기 탐색 방식에 의해서, 목표로 하는 VCO를 선택한다.
다음에, 클록 선택 회로(15)의 상세에 대해서 설명한다.
도 3은, 클록 선택 회로의 회로도이다. 도면에 도시하는 바와 같이 클록 선택 회로(15)는, 카운터(21, 22), 차분 계산부(23), 비교부(24), 계수 오차 마진부(25), 카운트 종료 판정부(26), 종료 상태 판정부(27), 페이즈 정보 가산부(28), 최종 페이즈 기록부(29), 페이즈 정보부(30), 타이머 카운터(31), 타이밍 TB(32), 페이즈 변경부(33), 리셋 신호 출력부(34), 클록 선택 신호 송출부(35), 시프트 TB(36), 선택 종료 판정부(37), 클록 정보 기억부(38), 클록 정보 비교부(39), 및 최적 클록 정보 출력부(40)를 갖고 있다. 또한, 도면에는 도 2에서 도시한 분주기(14), VCO군(13), 및 기준 클록(REF)이 도시되어 있다.
카운터(21)는, 분주기(14)로부터 출력되는 분주 클록을 카운트한다. 카운터(22)는 기준 클록(REF)을 카운트한다. 차분 계산부(23)는, 카운터(21, 22)에 의해 카운트된 분주 클록과 기준 클록(REF)의 카운트값의 차분을 취한다.
비교부(24)는, 타이머 카운터(31)로부터 비교 지시 신호를 받으면, 차분 계산부(23)의 출력하는 차분값에 기초하여, 분주 클록의 주파수와 기준 클록(REF)의 주파수의 대소 비교 및 동일한지의 비교를 행한다. 비교부(24)는, 차분값이 계수 오차 마진부(25)에서 지시되는 값 이내인 경우는, 카운터(21, 22)의 카운트값은 같다고 판단한다. 이것은 기준 클록(REF)과 분주 클록은, 비동기이기 때문에 상승 및 하강 타이밍이 다른 경우가 있고, 카운트값에 오차가 생기는 경우가 있기 때문이 다.
카운트 종료 판정부(26)는, 비교부(24)에 의해 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼다고 판단된 경우, 또는 카운트값에 차가 생기지 않고 타이밍 TB(32)에서 나타나는 최종 카운트값까지 카운트를 행한 경우, 그 취지의 신호를 종료 상태 판정부(27) 및 클록 정보 기억부(38)에 출력하고, 타이머 카운터(31)의 카운트를 종료시킨다.
종료 상태 판정부(27)는, 카운트 종료 판정부(26)에 의한 카운트값의 갱신의 종료가, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료한 것인지, 카운트를 최종 카운트값까지 행한 것인지 판단한다. 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료하였다고 판단한 경우는, 페이즈 정보 가산부(28)에 그 취지를 통지한다. 페이즈 정보 가산부(28)는, 페이즈 정보부(30)의 페이즈 정보에 1을 가산한다. 한편 카운트를 최종 카운트값까지 행하였기 때문에 종료한 경우는, 최종 페이즈 기록부(29)에 그 취지를 통지한다. 최종 페이즈 기록부(29)는, 최종 페이즈에 1을 가산한 값을 페이즈 정보부(30)에 기록한다. 예컨대 페이즈가 0 내지 3까지 존재하는 것으로 한다. 페이즈 1에 있어서, 타이머 카운터(31)가 카운트값을 최종 카운트값까지 행하였기 때문에 종료한 경우는, 최종 페이즈 기록부(29)는, 최종 페이즈 3에 1을 가산한 4를 페이즈 정보부(30)에 기록한다.
즉, 현재 선택되어 있는 VCO가 적정한 VCO가 아니기 때문에, 분주 클록과 기준 클록(REF)의 카운트값에 차가 생긴 경우, 페이즈가 1 가산되고, 보다 적정한 VCO를 선택하기 위해 다음 페이즈로 이동한다. 한편, 소정 시간 카운트를 반복하여도 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생기지 않는 경우는, 적정한 VCO가 선택되었다고 판단하고, 최종 페이즈에 1을 가산한 값을 페이즈 정보부(30)에 기록한다.
타이머 카운터(31)는, 리셋 신호 출력부(34)로부터 리셋 신호가 출력되면, 0부터 카운트값을 카운트업해 간다. 그리고 카운트값이 타이밍 TB(32)에 나타내는 값과 같아지면, 비교부(24)에 비교 지시 신호를 출력한다.
타이밍 TB(32)에 대해서 상세히 설명한다. 도 4는, 타이밍 TB의 데이터 구성예를 도시한 도면이다. 도면에 도시하는 바와 같이 타이밍 TB(32)에는, 타이머 카운터(31)에 참조되는 카운트값 C1 내지 Cn이 기억되어 있다.
타이머 카운터(31)는, 카운트값이 C1, C2, …, Cn이 되면, 비교 지시 신호를 출력한다. 카운트값 C1 내지 Cn에는 C1<C2<…Cn-1<Cn의 관계가 있다. 이 카운트값은 주파수의 가장 가까운 2개의 VCO의 클록을 카운트한 경우, 카운트값에 차가 나는 시간 내에 복수의 비교 지시 신호가 출력되도록 정해져 있다. 따라서, 예컨대 목표로 하는 VCO에 인접하는 VCO가 선택되고, 카운터(21, 22)에 의해 카운트된 경우, 카운트값에 차가 나는 동안에, 복수의 비교 지시 신호가 출력된다. 또한, 비교 지시 신호를 출력하는 타이밍은, 분주 클록과 기준 클록(REF)이 비동기로서, 카운터(21, 22)에 의한 카운트값에 오차가 생겨도, 비교부(24)가 분주 클록과 기준 클록(REF)의 주파수의 고저를 틀리지 않도록 비교할 수 있도록 정해져 있다.
도 3의 설명을 다시 참조하면, 페이즈 변경부(33)는 페이즈 정보부(30)의 페 이즈 정보가 갱신되면, 그 취지의 신호를 리셋 신호 출력부(34), 클록 선택 신호 송출부(35), 및 선택 종료 판정부(37)에 출력한다. 리셋 신호 출력부(34)는 페이즈 변경부(33)로부터의 신호를 받아, 리셋 신호를 카운터(21, 22) 및 타이머 카운터(31)에 출력한다. 이에 따라 카운터(21, 22) 및 타이머 카운터(31)는, 카운트값을 0으로 리셋한다. 클록 선택 신호 송출부(35)는, 페이즈 변경부(33)로부터의 신호를 받으면 시프트 TB(36)을 참조하고, 페이즈 정보와 비교부(24)의 비교 결과에 기초하여 코드를 시프트해야 하는 시프트량을 취득한다.
시프트 TB(36)에 대해서 상세히 설명한다. 도 5는 시프트 TB의 데이터 구성예를 도시한 도면이다. 도면에 도시하는 바와 같이 시프트 TB(36)에는, 페이즈에 대응하는 시프트량이 기억되어 있다. 도면의 예에서는, 페이즈 1일 때의 시프트량은 ±S1, 페이즈 2일 때의 시프트량은 ±S2, 페이즈 p일 때의 시프트량은 ±Sp로 기억되어 있다. Sp/Sp-1=Sp-1/Sp-2=…=S2/S1=1/2의 관계가 있다. 또한 이하에서는, 페이즈 1 내지 페이즈 3까지의 시프트량 ±4, ±2, ±1이 시프트 TB(36)에 기억되어 있는 것으로 한다. 복수의 선택지 중에서 전술한 바와 같이 Sp/Sp-1=1/2씩 시프트하는 형태로 선택지를 좁혀 가는 방법은, 2분기 탐색법으로서 잘 알려져 있다. 예컨대 VCO군이 2N-1개가 아니면, 시프트하는 값을 조정한다.
페이즈 정보는, 초기값으로서 0으로 되어 있고, 클록 선택 신호 송출부(35)는, 중심의 VCO8이 선택되도록, 코드 8을 출력한다. 따라서 비교부(24)로부터 비교 결과가 출력되면 페이즈 정보는 1이 되고, 클록 선택 신호 송출부(35)는, 비교 결 과와 페이즈 정보 1에 기초하여, 코드를 +4 또는 -4 시프트시킨다. 이하, 코드는 VCO가 목표가 되는 주파수에 적합하도록 시프트되어 간다.
선택 종료 판정부(37)는, 페이즈 정보부(30)의 페이즈 정보가, 최종 페이즈의 값에 1 가산한 값으로 되어 있는지 판단하고, 최적의 VCO의 선택이 종료하였는지 판정한다. 예컨대 VCO의 수가 상기 예로부터 15로 하면, 페이즈 정보가 3에서 VCO의 선택은 종료한다. 따라서 선택 종료 판정부(37)는, 페이즈 정보부(30)의 페이즈 정보가 선택의 최종 단계를 나타내는 3에 1을 가산한 4이면, VCO의 선택이 종료하였다고 판단한다.
클록 정보 기억부(38)는, 현재 선택되어 있는 VCO의 하나 앞의 VCO의 번호와, 그 VCO의 비교 타이밍에 이용된 카운트값을 기억하고 있다.
클록 정보 비교부(39)는, 선택 종료 판정부(37)에 의해, VCO의 선택이 종료하였다고 판단되면, 최종적으로 최적의 VCO로서 선택된 VCO의 판정 시간에 이용된 카운트값 C1 내지 Cn과, 클록 정보 기억부(38)에 기억되어 있는 하나 앞에 선택되어 있던 VCO의 판정 시간에 이용된 카운트값 C1 내지 Cn을 비교한다. 그리고 카운트값 C1 내지 Cn의 큰 쪽의 VCO를 선택해야 하는 VCO로서 판단한다. 또한, 클록 정보 비교부(39)는 하나 앞에 선택되어 있던 VCO가 최적이라고 판단된 경우, 그 VCO를 선택하도록 클록 선택 신호 송출부(35)에 통지한다.
최적 클록 정보 출력부(40)는, 클록 정보 비교부(39)의 판단을 받아, 최적의 VCO의 선택이 종료한 취지의 신호를 외부에 출력한다. 또한, 도 2의 클록 선택 회로(15)에서는 이 정보의 출력을 생략하고 있다.
다음에, 비교부(24)의 비교 타이밍에 대해서 설명한다. 도 6은, 비교부의 비교 타이밍을 설명하는 도면이다. 도 (A)에는, 도 3의 비교부(24)의 비교 타이밍이 나타나 있고, 도 (B)에는, 도 15의 비교부(114)의 비교 타이밍이 나타나 있다. 도 (A), (B)에 도시하는 검은 원 및 흰 원은, 비교부(24, 114)의 비교 타이밍을 나타내고, 검은 원은 VCO가 선택되었을 때의 타이밍, 흰 원은 VCO의 선택은 되어 있지 않지만 비교만을 행하고 있는 타이밍을 나타내고 있다.
도 (A)에 도시하는 바와 같이, 비교부(24)는 타이머 카운터(31)로부터 비교 지시 신호를 받아, 도면에 도시하는 바와 같은 타이밍으로, 분주 클록과 기준 클록(REF)의 카운트값의 대소 비교 및 동일한지의 비교를 행한다. 비교 타이밍은, 타이밍 TB(32)의 카운트값 C1, C2 내지 Cn에 기초하여 정해진다. 따라서 도 (A)에 도시하는 가장 좌측의 검은 원으로부터, 4회째의 비교 타이밍에 분주 클록과 기준 클록(REF)의 카운트값이 같다고 판단되면, 그 시점에서 새로운 VCO가 선택되고, 다음 페이즈에 이동하며, 다시 카운트값 C1, C2 내지 Cn의 타이밍에 비교가 행해진다.
한편, 도 (B)에 도시하는 종래의 비교부(114)에서는, 분주 클록과 기준 클록(REF)의 카운트값의 차가 반드시 생기는 것으로서 설정된 일정한 비교 타이밍에 비교를 행하고, 새로운 VCO를 선택해 간다. 따라서 비교 타이밍 전에, 실제는 분주 클록과 기준 클록(REF)의 카운트값에 차가 생기고 있어도, 새로운 VCO가 선택되지 않는다. 이 때문에 최적의 VCO를 선택하는 데 시간이 요구되어 버린다. 이에 대하여, 비교부(24)는 도 (B)의 비교 타이밍 사이에도 복수 비교를 행하고, 분주 클록과 기준 클록(REF)의 카운트값의 차가 생긴 시점에서, 새로운 VCO를 선택하며, 다 음의 페이즈에 이동하도록 하고 있다. 이에 따라 단시간에 최적의 VCO를 선택할 수 있다.
다음에, 클록 정보 기억부(38) 및 클록 정보 비교부(39)에 대해서 설명한다. 도 7은, 클록 정보 기억부 및 클록 정보 비교부에 대해서 설명하는 도면이다. 도면에 도시하는 (C1), (C3), (C5), (C4)는 타이밍 TB(32)의 카운트값이며, 분주 클록과 기준 클록(REF)의 카운트값의 차가 생겼을 때의 타이머 카운터(31)의 카운트값을 나타내고 있다. 도면에 도시하는 8, 12, 14, 13은 VCO를 선택하는 코드 번호를 나타내고 있다. 초기값은 8이며, 그 후 페이즈가 이행될 때마다 코드는 +4, +2, -1에 시프트되고, 목표로 하는 VCO13이 선택된 것으로 한다.
일반적으로, 선택한 VCO가 목표로 하는 VCO에 근접함에 따라 카운트값 C1, C2, … Cn의 값이 커진다. 이것은, 선택한 VCO가 목표로 하는 VCO의 주파수에 근접해 가기 때문에 카운트값의 차가 생기는 데 시간을 요구하기 때문이다. 그러나 도 7에 도시하는 바와 같이, 카운트값이 C1, C3, C5에서 증가함에도 불구하고, 카운트값이 C4에서 감소하는 경우도 있다. 여기서 카운트값이 감소하는 경우에 대해서 설명한다.
도 8은, 카운트값이 감소하는 예에 대해서 설명하는 도면이다. 도면의 상측의 사선은, 도 7의 VCO14의 특성을 나타내고, 하측의 사선은 VCO13의 특성을 나타내고 있다. 도면의 검은 원은 목표로 하는 VCO를 나타내고 있다.
사선은, 타이머 카운터(31)의 카운트값이 C6일 때에 분주 클록과 기준 클록(REF)의 카운트값의 차가 생기지 않은 경우, 목표로 하는 VCO가 들어가 있는 범 위를 나타내고 있다. 즉, 목표로 하는 VCO가 사선 안에 들어가 있으면, 카운트값 C6에 있어서는, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생기지 않는 범위를 나타내고 있다.
도 7에 있어서, 페이즈 2일 때[VCO14일 때], 카운트값 C5에서 분주 클록과 기준 클록(REF)의 카운트값에 차가 생기고 있었음에도 불구하고, 페이즈 3일 때, 카운트값 C6이 아니라, 카운트값 C4에서 분주 클록과 기준 클록(REF)의 카운트값에 차가 생기고 있다. 즉, 페이즈가 이행했음에도 불구하고, 선택된 VCO와 목표로 하는 VCO의 주파수의 차가 나있는 것을 나타낸다. 이것은, 도 8에 도시하는 바와 같이, 목표로 하는 VCO가 카운트값 C6에 들어가 있지 않는 경우에 생긴다. 또한 카운트값이 역전하는 것은, 상기 예뿐만 아니라, 2분기 탐색의 시프트의 각 페이즈에서 발생할 수 있다. 예컨대 VCO8로부터 스타트하여 VCO9를 목표로 하는 VCO의 경우, 시프트량 +4로 하여 VCO12에 이동하면, 시프트 전(VCO8 내지 VCO9)보다 주파수가 떨어져 버리는 경우도 있다(VCO12 내지 VCO9).
이 경우, 도 8에 도시하는 바와 같이 VCO14 쪽이, VCO13보다 목표로 하는 VCO에 가까움에도 불구하고, 최종 페이즈 3에서 VCO13이 선택되어 버린다. 그래서, 클록 정보 기억부(38)에 의해서 현재 선택되어 있는 VCO의 하나 앞의 VCO와, 그 때의 카운트값을 기억하도록 하고, 클록 정보 비교부(39)에 의해 최종적으로 최적의 VCO로서 선택된 VCO의 판정 시간에 이용된 카운트값과, 클록 정보 기억부(38)에 기억되어 있는 하나 앞에 선택되어 있었던 VCO의 판정 시간에 이용된 카운트값을 비교한다. 그리고 카운트값이 큰 쪽의 VCO를 선택해야 하는 VCO로서 판단한다. 도 7 의 예에서는 VCO13이 최종 페이즈 3에서 선택된 VCO이지만, 전페이즈의 VCO14 쪽이 VCO13보다 카운트값이 크기 때문에, 목표로 하는 VCO의 주파수에 가깝고, VCO14를 선택해야 하는 VCO로서 판단한다.
다음에, 타이밍 TB(32)의 카운트값의 결정법에 대해서 설명한다. 도 9는, 카운트값의 결정법을 설명하는 표를 나타낸 도면이다.
도 9에 나타내는 표 51은, 선택된 VCO와 목표로 하는 VCO의 주파수의 차와, 카운트값의 예를 나타내고 있다. 또한, 표 51 에서 M=2는, 계수 오차 마진부(25)의 값이 2인 것을 나타내고, 선택된 VCO와 목표로 하는 VCO의 카운트값의 차가 2 이내이면, 선택된 VCO와 목표로 하는 VCO의 주파수는, 동일하다고 판단된다(이하, 동일하다고 판단하는 카운트값의 차를 마진이라고 부른다). 또한, 선택된 VCO와 목표로 하는 VCO는 비동기이기 때문에, 클록의 상승, 하강에 의해 선택된 VCO와 목표로 하는 VCO의 카운트값은 마진 2에 대하여 ±1 어긋나는 경우가 있다. 표 51 에서 M=1, M=3는 카운트값이 마진 2에 대하여 ±1 어긋났을 때의 선택된 VCO와 목표로 하는 VCO의 주파수의 차를 나타내고 있다.
표 51로부터, 예컨대 타이머 카운터(31)의 카운트값이 1(C1)이고, 선택된 VCO와 목표로 하는 VCO의 카운트값이 3 이상 다르면, 2개의 VCO의 주파수의 차는 ±100.0 KHz 이상 떨어져 있는 것을 알 수 있다. 타이머 카운터(31)의 카운트값이 4(C2)이고, 선택된 VCO와 목표로 하는 VCO의 카운트값이 3 이상 다르면, 2개의 VCO의 주파수의 차는 ±29.4 KHz 이상 떨어져 있는 것을 알 수 있다.
또한, 전술한 바와 같이, 선택된 VCO와 목표로 하는 VCO의 카운트값은, 마진 2에 대하여, ±1 어긋나는 경우가 있다. 따라서 타이머 카운터(31)의 카운트값이 1(C1)에 있어서, 선택된 VCO와 목표로 하는 VCO의 카운트값이 3 이상 달라도, 실제 선택된 VCO와 목표로 하는 VCO의 카운트값이 -1 어긋나 있는 경우가 생기고, 이 경우 2개의 VCO의 주파수의 차는 ±55.6 KHz 이상 떨어져 있는 것을 알 수 있다. 마찬가지로, 타이머 카운터(31)의 카운트값이 1(C1)이고, 선택된 VCO와 목표로 하는 VCO의 카운트값이 3 이상 달라도, 실제 선택된 VCO와 목표로 하는 VCO의 카운트값이 +1 어긋나 있는 경우가 생기고, 이 경우 2개의 VCO의 주파수의 차는 ±300.0 KHz 이상 떨어져 있는 것을 알 수 있다.
도 9에 나타내는 표 51의 카운트값 C1 내지 C5는, M=1의 주파수와 M=3의 화살표로 나타내는 주파수가 중복되지 않도록 정해야 한다. 도 10은 카운트값의 결정법을 설명하는 도면이다. 선택된 VCO와 목표로 하는 VCO의 카운트값이 1(C1)에서 다르면, 선택된 VCO와 목표로 하는 VCO의 주파수의 차는, 마진 2에 대하여, 카운트값이 -1 어긋나 있으면 ±55.6 KHz 이상이다. 마진 2에 대하여, 카운트값이 어긋나 있으면 ±100.0 KHz 이상이다. 마진 2에 대하여, 카운트값이 +1 어긋나 있으면 ±300.0 KHz 이상이다.
선택된 VCO와 목표로 하는 VCO의 카운트값이 4(C2)에서 다르면, 선택된 VCO와 목표로 하는 VCO의 주파수의 차는, 마진 2에 대하여, 카운트값이 -1 어긋나 있으면 ±15.2 KHz 이상이다. 마진 2에 대하여, 카운트값이 어긋나 있지 않으면 ±29.4 KHz 이상이다. 마진 2에 대하여, 카운트값이 +1 어긋나 있으면 ±51.7 KHz 이상이다.
여기서, 도 10에 도시하는 카운트값 C2의 51.7 KHz와 카운트값 C1의 55.6 KHz가 오버랩하도록 카운트값 C2의 값이 정해져 있었던 것으로 하면, 그 오버랩하는 영역에 있는 VCO는, 예컨대 카운트값 C2의 영역에 가까운 주파수임에도 불구하고, ±1의 카운트값의 어긋남에 의해 카운트값 C1에서 목표가 되는 VCO와 카운트값의 차가 2 이상이 되는 경우도 있다. 따라서 카운트값 Cn에서의 마진에 대한 오차가 -1일 때의 주파수>카운트값 Cn+1에서의 마진에 대한 오차가 +1일 때의 주파수가 되도록 카운트값 Cn을 정하고, 비동기에 기인하는 선택 오류가 없도록 정한다.
다음에, 판정 방식에 대해서 설명한다. 도 11은, 판정 방식을 설명하는 도면이다. 표 52의 판정 후 시프트량은, 페이즈 1 내지 3에서의 코드의 시프트량을 나타내고 있다. 판정 시간은, VCO의 선택에 걸리는 시간을 나타내고 있고, 이 란의 「동적」은, VCO의 선택을 위한 비교 타이밍이 동적인 것을 나타내고 있다. 또한 tf의 시간은, 복수의 VCO 중에서, 가장 주파수차가 작은 VCO 사이에서의 카운트값에 차가 생기는 시간이다. 예컨대 도 17에 도시하는 가장 아래의 VCO와 2번째의 VCO와의 카운트값에 차가 생기는 시간이다.
도 3의 클록 선택 회로(15)에서는, 선택된 VCO와 목표로 하는 VCO의 비교 타이밍을 타이밍 TB(32)에 나타내는 카운트값에 기초하여, 동적으로 행한다. 따라서, 적어도 시간 tf/n부터 시간 tf의 범위 내에, 그 페이즈에 있어서의 선택해야 하는 VCO가 정해진다.
도중 판정의 란의 「실시」는, 선택된 VCO와 목표로 하는 VCO의 비교를 동적으로 행하는 것을 나타내고 있다. 또한, 도 15에 도시한 클록 선택 회로(105)에서 는 고정이다. 선택 종료 판정의 란의 「가능」은 페이즈 1, 2에 있어서, 최종 라운드까지 가면, 최종 페이즈 3까지 건너 뛰어 처리를 종료한다는 것을 나타내고 있다. 또한, 「실시」는, 최종 페이즈의 카운트값 Cx와, 그 전의 페이즈의 카운트값 Cy를 비교하여, 큰 쪽의 페이즈의 VCO를 선택한다는 것을 나타내고 있다.
다음에, 도 3의 클록 선택 회로(15)의 동작을, 흐름도를 이용하여 설명한다. 도 12는, 클록 선택 회로의 동작을 도시한 흐름도이다.
단계 S1에 있어서, 클록 선택 회로(15)의 타이머 카운터(31)는, 카운트를 시작한다. 카운트값이 타이밍 TB(32)에 나타내는 카운트값 C1 내지 Cn이 되면, 비교 지시 신호를 비교부(24)에 출력한다. 또한 현재, 클록 선택 회로(15)의 페이즈는 0이며, VCO8을 선택하고 있다.
비교부(24)는, 타이머 카운터(31)로부터 비교 지시 신호를 받을 때마다, 선택되어 있는 VCO8의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 또한 선택되어 있는 VCO8의 주파수가 목표로 하는 클록의 주파수와 동일한지의 여부를 판단한다.
카운트 종료 판정부(26)는, 비교부(24)에 의해 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼다고 판단된 경우, 또는 카운트값에 차가 생기지 않고 타이밍 TB(32)의 최종 카운트값까지 카운트를 행한 경우, 그 취지의 신호를 종료 상태 판정부(27) 및 클록 정보 기억부(38)에 출력하고, 타이머 카운터(31)의 카운트를 종료시킨다.
종료 상태 판정부(27)는, 카운트 종료 판정부(26)에 의한 카운트값의 갱신의 종료가, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료한 것인지, 타이밍 TB(32)의 카운트를 최종 카운트값까지 행한 것인지 판단한다. 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료하였다고 판단한 경우는, 페이즈 정보 가산부(28)에 그 취지를 통지한다. 페이즈 정보 가산부(28)는, 페이즈 정보부(30)의 페이즈 정보에 1을 가산한다. 한편, 타이밍 TB(32)의 최종 카운트값까지 카운트를 행하였기 때문에 종료한 경우는, 최종 페이즈 기록부(29)에 그 취지를 통지한다. 최종 페이즈 기록부(29)는, 최종 페이즈 3에 1을 가산한 4를 페이즈 정보부(30)에 기록한다.
단계 S2에 있어서, 선택 종료 판정부(37)는 페이즈 정보부(30)의 페이즈 정보가, 1인지 판단한다. 즉 페이즈 0으로부터 페이즈 1로 이행하였는지, 페이즈 정보부(30)에 4가 기록되었는지 판단한다. 페이즈가 1로 이행되어 있으면, 단계 S3에 진행한다. 페이즈가 4이면 단계 S17에 진행한다. 또한 페이즈가 4인의 경우, 클록 선택 신호 송출부(35)는 VCO8을 선택한 상태이다.
단계 S3에 있어서, 클록 선택 신호 송출부(35)는 비교부(24)가, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S4에 진행한다. 비교부(24)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S5에 진행한다.
단계 S4에 있어서, 클록 선택 신호 송출부(35)는 페이즈 정보부(30)의 페이즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 1이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +4 시프트한다.
단계 S5에 있어서, 클록 선택 신호 송출부(35)는 페이즈 정보부(30)의 페이즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 1이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -4 시프트한다.
단계 S6에 있어서, 클록 선택 회로(15)의 타이머 카운터(31)는 0부터 카운트를 시작하여, 카운트값이 타이밍 TB(32)에 나타내는 카운트값 C1 내지 Cn이 되면, 비교 지시 신호를 비교부(24)에 출력한다. 또한 현재, 클록 선택 회로(15)의 페이즈는 1이며, VCO12 또는 VCO4 중 어느 하나를 선택하고 있다.
비교부(24)는, 타이머 카운터(31)로부터 비교 지시 신호를 받을 때마다, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 또한 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수와 동일한지의 여부를 판단한다.
카운트 종료 판정부(26)는, 비교부(24)에 의해 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼다고 판단된 경우, 또는 카운트값에 차가 생기지 않고 타이밍 TB(32)의 최종 카운트값까지 카운트가 된 경우, 그 취지의 신호를 종료 상태 판정부(27) 및 클록 정보 기억부(38)에 출력하고, 타이머 카운터(31)의 카운트를 종료시킨다.
종료 상태 판정부(27)는, 카운트 종료 판정부(26)에 의한 카운트값의 갱신의 종료가, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료한 것인지, 카운트를 최종 카운트값까지 행한 것인지 판단한다. 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료하였다고 판단한 경우는, 페이즈 정보 가산부(28)에 그 취지를 통지한다. 페이즈 정보 가산부(28)는, 페이즈 정보부(30)의 페이즈 정보에 1을 가산한다. 한편, 카운트를 최종 카운트값까지 행했기 때문에 종료한 경우는, 최종 페이즈 기록부(29)에 그 취지를 통지한다. 최종 페이즈 기록부(29)는, 페이즈 정보부(30)에 4를 기록한다.
단계 S7에 있어서, 선택 종료 판정부(37)는 페이즈 정보부(30)의 페이즈 정보가, 2인지 판단한다. 즉 페이즈 1로부터 페이즈 2로 이행하였는지, 페이즈 정보부(30)에 4가 기록되었는지 판단한다. 페이즈가 2로 이행되어 있으면, 단계 S8에 진행한다. 페이즈가 4이면, 단계 S17에 진행한다. 또한 페이즈가 4인 경우, 클록 선택 신호 송출부(35)는 VCO4 또는 VCO12를 선택한 상태이다.
단계 S8에 있어서, 클록 선택 신호 송출부(35)는, 비교부(24)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S9에 진행한다. 비교부(24)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S10에 진행한다.
단계 S9에 있어서, 클록 선택 신호 송출부(35)는, 페이즈 정보부(30)의 페이즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 2이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +2 시프트한다.
단계 S10에 있어서, 클록 선택 신호 송출부(35)는 페이즈 정보부(30)의 페이 즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 2이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -2 시프트한다.
단계 S11에 있어서, 클록 선택 회로(15)의 타이머 카운터(31)는, 0부터 카운트를 시작하여, 카운트값이 타이밍 TB(32)에 나타내는 카운트값 C1 내지 Cn이 되면, 비교 지시 신호를 비교부(24)에 출력한다. 또한 현재, 클록 선택 회로(15)의 페이즈는 2이며, VCO10, VCO14, VCO2, 또는 VCO6 중 어느 하나를 선택하고 있다.
비교부(24)는, 타이머 카운터(31)로부터 비교 지시 신호를 받을 때마다, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 또한, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수와 동일한지 판단한다.
카운트 종료 판정부(26)는, 비교부(24)에 의해 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼다고 판단된 경우, 또는 카운트값에 차가 생기지 않고 타이밍 TB(32)의 최종 카운트값까지 카운트가 행해진 경우, 그 취지의 신호를 종료 상태 판정부(27) 및 클록 정보 기억부(38)에 출력하며, 타이머 카운터(31)의 카운트를 종료시킨다.
종료 상태 판정부(27)는, 카운트 종료 판정부(26)에 의한 카운트값의 갱신의 종료가, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료한 것인지, 카운트를 최종 카운트값까지 행한 것인지 판단한다. 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료하였다고 판단한 경우는, 페이즈 정보 가산부(28)에 그 취지를 통지한다. 페이즈 정보 가산부(28)는, 페이즈 정보부(30)의 페이즈 정보에 1을 가산한다. 한편 카운트를 최종 카운트값까지 행했기 때문에 종료한 경우는, 최종 페이즈 기록부(29)에 그 취지를 통지한다. 최종 페이즈 기록부(29)는, 페이즈 정보부(30)에 4를 기록한다.
단계 S12에 있어서, 선택 종료 판정부(37)는 페이즈 정보부(30)의 페이즈 정보가 3인지 판단한다. 즉, 페이즈 2로부터 페이즈 3로 이행하였는지, 페이즈 4가 페이즈 정보부(30)에 기록되었는지 판단한다. 페이즈가 3로 이행되어 있으면, 단계 S13에 진행한다. 페이즈가 4이면 단계 S17에 진행한다. 또한, 페이즈가 4인 경우, 클록 선택 신호 송출부(35)는 선택했던 VCO를 그대로 선택하고 있다.
단계 S13에 있어서, 클록 선택 신호 송출부(35)는 비교부(24)가, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단한 경우, 단계 S14에 진행한다. 비교부(24)가 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단한 경우, 단계 S15에 진행한다.
단계 S14에 있어서, 클록 선택 신호 송출부(35)는, 페이즈 정보부(30)의 페이즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 3이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 낮다고 판단되어 있기 때문에, 코드를 +1 시프트한다.
단계 S15에 있어서, 클록 선택 신호 송출부(35)는 페이즈 정보부(30)의 페이즈 정보와 비교부(24)의 비교 결과에 기초하여, 시프트 TB(36)로부터 시프트량을 취득한다. 페이즈가 3이고, 선택되어 있는 VCO의 주파수가 목표로 하고 있는 VCO의 주파수보다 높다고 판단되어 있기 때문에, 코드를 -1 시프트한다.
단계 S16에 있어서, 클록 선택 회로(15)의 타이머 카운터(31)는, 0부터 카운트를 시작하여, 카운트값이 타이밍 TB(32)에 도시하는 카운트값 C1 내지 Cn이 되면, 비교 지시 신호를 비교부(24)에 출력한다. 또한 현재, 클록 선택 회로(15)의 페이즈는 3이다.
비교부(24)는, 타이머 카운터(31)로부터 비교 지시 신호를 받을 때마다, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수보다 높은지의 여부를 판단한다. 또한, 선택되어 있는 VCO의 주파수가 목표로 하는 클록의 주파수와 동일한지 판단한다.
카운트 종료 판정부(26)는, 비교부(24)에 의해 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼다고 판단된 경우, 또는 카운트값에 차가 생기지 않고 타이밍 TB(32)에서 나타나는 최종 카운트값까지 카운트를 행한 경우, 그 취지의 신호를 종료 상태 판정부(27) 및 클록 정보 기억부(38)에 출력하고, 타이머 카운터(31)의 카운트를 종료시킨다.
종료 상태 판정부(27)는, 카운트 종료 판정부(26)에 의한 카운트값의 갱신의 종료가, 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료한 것인지, 카운트를 최종 카운트값까지 행한 것인지 판단한다. 분주 클록과 기준 클록(REF)과의 카운트값에 차가 생겼기 때문에 종료하였다고 판단한 경우는, 페이즈 정보 가산부(28)에 그 취지를 통지한다. 페이즈 정보 가산부(28)는 페이즈 정보부(30)의 페이즈 정보에 1을 가산한다. 페이즈 정보는 4가 된다. 한편, 카운트를 최종 카운트값까지 행하였기 때문에 종료한 경우는, 최종 페이즈 기록부(29)에 그 취지를 통지한다. 최종 페이즈 기록부(29)는 페이즈 정보부(30)에 4를 기록한다.
단계 S17에 있어서, 페이즈 정보부(30)의 페이즈 정보는, 4로 되어 있기 때문에, 선택 종료 판정부(37)는 VCO의 선택이 종료하였다고 판단할 수 있다. 클록 정보 비교부(39)는, 선택 종료 판정부(37)에 의해 VCO의 선택이 종료하였다고 판단되면, 최종적으로 최적의 VCO로서 선택된 VCO의 판정 시간에 이용된 카운트값 C1 내지 Cn과, 클록 정보 기억부(38)에 기억되어 있는 하나 앞에 선택되어 있던 VCO의 판정 시간에 이용된 카운트값 C1 내지 Cn을 비교한다. 그리고 카운트값 C1 내지 Cn이 큰 쪽의 VCO를 최종적으로 선택해야 하는 VCO로서 판단한다. 또한 클록 정보 비교부(39)는, 하나 앞에 선택되어 있던 VCO가 최적이라고 판단한 경우, 그 VCO를 선택하도록 클록 선택 신호 송출부(35)에 통지한다.
이와 같이, 주파수의 가장 가까운 2개의 VCO의 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하고, 선택되어 있는 VCO와 목표로 하는 VCO의 카운트값을 비교하도록 하였다. 이에 따라 주파수의 가장 가까운 2개의 VCO의 카운트 차가 생기는 시간 내에, 선택되어 있는 VCO와 목표로 하는 VCO의 카운트값에 차가 생기고 있으면, 즉시 다음 VCO를 선택하기 때문에, 복수의 VCO 중으로부터 최적의 VCO를 효율적이면서 단시간에 선택할 수 있다.
상기에 대해서는 단순히 본 발명의 원리를 나타내는 것이다. 또한 다수의 변형, 변경이 당업자에 있어서 가능하고, 본 발명은 상기에 나타내어, 설명한 정확한 구성 및 응용예에 한정되는 것이 아니라, 대응하는 모든 변형예 및 균등물은, 첨부 한 청구항 및 그 균등물에 의한 본 발명의 범위로 간주된다.

Claims (10)

  1. 복수의 다른 주파수의 클록 중에서, 분주 후의 주파수가 기준 클록의 주파수와 동일하게 되도록 선택하는 클록 선택 회로에 있어서,
    상기 기준 클록을 카운트하는 기준 클록 카운터와,
    선택되어 분주된 상기 클록을 카운트하는 클록 카운터와,
    주파수의 가장 가까운 2개의 상기 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하는 지시 신호 출력부와,
    상기 비교 지시 신호에 따라서, 상기 기준 클록 카운터와 상기 클록 카운터의 카운트값을 비교하는 비교부와,
    상기 비교부의 비교 결과에 따라서, 2분기 탐색에 의해 상기 클록을 선택하는 선택부
    를 포함하는 것을 특징으로 하는 클록 선택 회로.
  2. 제1항에 있어서, 상기 선택부는, 상기 카운트값이 다른 경우, 상기 2분기 탐색에 의해 상기 클록을 선택하는 것을 특징으로 하는 클록 선택 회로.
  3. 제1항에 있어서, 상기 선택부는, 상기 카운트값이 동일한 경우, 상기 2분기 탐색에 의한 상기 클록의 선택을 종료하는 것을 특징으로 하는 클록 선택 회로.
  4. 제1항에 있어서, 하나 앞에 선택되어 있던 상기 클록의 상기 카운트값이 상기 기준 클록 카운터의 상기 카운트값 사이에서 미리 정의된 값 이상의 차가 생기기까지의 일치 시간을 기억하는 클록 정보 기억부와,
    상기 2분기 탐색 종료 후, 상기 일치 시간과, 현재 선택되어 있는 상기 클록의 상기 카운트값이 상기 기준 클록 카운터의 상기 카운트값 사이에서 미리 정의된 값 이상의 차가 생기기까지의 현 일치 시간을 비교하는 일치 시간 비교부
    를 더 포함하고,
    상기 선택부는, 상기 일치 시간 비교부의 비교 결과에 따라서, 하나 앞에 선택되어 있었던 상기 클록 및 현재 선택되어 있는 상기 클록 중 한쪽을 선택하는 것을 특징으로 하는 클록 선택 회로.
  5. 제4항에 있어서, 상기 선택부는, 상기 일치 시간 및 상기 현 일치 시간 중 긴 쪽의 상기 클록을 선택하는 것을 특징으로 하는 클록 선택 회로.
  6. 제1항에 있어서, 상기 비교 지시 신호를 출력하는 타이밍은, 상기 클록과 상기 기준 클록이 비동기이기 때문에 상기 카운트값에 오차가 생겨도, 상기 비교부에 의해 적정히 판단되도록 정해져 있는 것을 특징으로 하는 클록 선택 회로.
  7. 제1항에 있어서, 상기 비교부는, 상기 카운트값의 차가 소정 범위 내인 경우, 상기 카운트값이 동일하다고 판단하는 것을 특징으로 하는 클록 선택 회로.
  8. 제1항에 있어서, 상기 분주의 분주비는, 외부로부터 지시에 의해 변경되는 것을 특징으로 하는 클록 선택 회로.
  9. 복수의 다른 주파수의 클록 중에서, 분주된 기준 클록의 주파수와 동일하게 되도록 선택하는 클록 선택 회로에 있어서,
    분주된 상기 기준 클록을 카운트하는 기준 클록 카운터와,
    상기 클록을 카운트하는 클록 카운터와,
    주파수의 가장 가까운 2개의 상기 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하는 지시 신호 출력부와,
    상기 비교 지시 신호에 따라서, 상기 기준 클록 카운터와 상기 클록 카운터의 카운트값을 비교하는 비교부와,
    상기 비교부의 비교 결과에 따라서, 2분기 탐색에 의해 상기 클록을 선택하는 선택부
    를 포함하는 것을 특징으로 하는 클록 선택 회로.
  10. 복수의 전압 제어 발진기로부터 출력되는 클록 중에서, 분주 후의 주파수가 기준 클록의 주파수와 동일하게 되도록 선택하는 신시사이저에 있어서,
    상기 기준 클록을 카운트하는 기준 클록 카운터와,
    선택되어 분주된 상기 클록을 카운트하는 클록 카운터와,
    주파수의 가장 가까운 2개의 상기 클록을 카운트한 경우에 카운트 차가 생기는 시간 내에 있어서 복수의 비교 지시 신호를 출력하는 지시 신호 출력부와,
    상기 비교 지시 신호에 따라서, 상기 기준 클록 카운터와 상기 클록 카운터의 카운트값을 비교하는 비교부와,
    상기 비교부의 비교 결과에 따라서, 2분기 탐색에 의해 상기 클록을 선택하는 선택부와,
    분주된 상기 클록과 상기 기준 클록의 위상차에 따라서, 선택된 상기 클록을 출력하는 상기 전압 제어 발진기의 전압을 제어하는 전압 제어부
    를 포함하는 것을 특징으로 하는 신시사이저.
KR1020077021843A 2005-03-31 2005-03-31 클록 선택 회로 및 신시사이저 KR100936201B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/006355 WO2006114807A1 (ja) 2005-03-31 2005-03-31 クロック選択回路およびシンセサイザ

Publications (2)

Publication Number Publication Date
KR20070106640A true KR20070106640A (ko) 2007-11-02
KR100936201B1 KR100936201B1 (ko) 2010-01-11

Family

ID=37214447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021843A KR100936201B1 (ko) 2005-03-31 2005-03-31 클록 선택 회로 및 신시사이저

Country Status (6)

Country Link
US (1) US7750747B2 (ko)
EP (1) EP1865603B1 (ko)
JP (1) JP4260208B2 (ko)
KR (1) KR100936201B1 (ko)
CN (1) CN101156317B (ko)
WO (1) WO2006114807A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506180B2 (ja) * 2007-11-21 2014-05-28 富士通テン株式会社 映像信号処理装置
KR101180144B1 (ko) * 2009-02-24 2012-09-05 광운대학교 산학협력단 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법
FR2978258B1 (fr) * 2011-07-21 2013-08-30 Inside Secure Procede et circuit d'ajustement d'une frequence d'horloge
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
CN105634480B (zh) * 2015-12-21 2020-09-22 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
TWI700893B (zh) * 2019-07-01 2020-08-01 奕力科技股份有限公司 時間校正電路以及其時間校正方法
CN113160874B (zh) * 2021-04-23 2023-12-12 恒烁半导体(合肥)股份有限公司 一种分段式循环计数输出选择电路及其应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164373A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp 位相同期回路装置
JP3291569B2 (ja) * 1993-08-30 2002-06-10 三菱電機株式会社 マイクロコンピュータ
JP3473004B2 (ja) * 1996-04-19 2003-12-02 株式会社富士通ゼネラル Ｐｌｌ回路
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
EP1193877A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
US6597249B2 (en) * 2001-09-04 2003-07-22 Prominenet Communications, Inc. Fast coarse tuning control for PLL frequency synthesizer
JP3761481B2 (ja) * 2002-03-26 2006-03-29 株式会社東芝 同期回路
US6707342B1 (en) 2002-04-02 2004-03-16 Skyworks Solutions, Inc. Multiple-VCO tuning
JP2003338754A (ja) * 2002-05-20 2003-11-28 Fujitsu Ltd Ｐｌｌ周波数シンセサイザの自己調整装置及びその方法
WO2005093956A1 (ja) * 2004-03-29 2005-10-06 Nec Corporation Ｐｌｌ回路

Also Published As

Publication number Publication date
US20080042760A1 (en) 2008-02-21
JP4260208B2 (ja) 2009-04-30
KR100936201B1 (ko) 2010-01-11
EP1865603B1 (en) 2011-10-12
WO2006114807A1 (ja) 2006-11-02
EP1865603A4 (en) 2009-11-18
CN101156317A (zh) 2008-04-02
JPWO2006114807A1 (ja) 2008-12-11
EP1865603A1 (en) 2007-12-12
CN101156317B (zh) 2011-03-23
US7750747B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
KR100936201B1 (ko) 클록 선택 회로 및 신시사이저
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
JP4649362B2 (ja) 発振器制御装置
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
US7317363B2 (en) Frequency synthesizer
US5694089A (en) Fast frequency switching synthesizer
US7295078B2 (en) High-speed, accurate trimming for electronically trimmed VCO
US7405627B2 (en) PLL frequency synthesizer
CN103026627A (zh) 高速分频器及使用高速分频器的锁相环路
JP3842227B2 (ja) Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法
JP2005295273A (ja) Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
US6288614B1 (en) Phase-locked loop with improvements on phase jitter, MTIE tracking speed and locking speed
KR20070055011A (ko) 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
US7084712B2 (en) Clock generation system
JPH1032486A (ja) 分数分周器及びｐｌｌ回路
JP4807156B2 (ja) 電圧制御発振装置及びその制御方法
KR950009407B1 (ko) 디지탈 선국 장치와 선국 제어방법
JP3322331B2 (ja) Ｐｌｌ回路
KR100851568B1 (ko) 전압제어발진기의 동작채널 튜닝방법 및 이를 이용한 위상동기루프
JP2002280897A (ja) フルディジタルｐｌｌ回路
JP2000022534A (ja) 周波数シンセサイザ
JPH11112334A (ja) Ｐｌｌ回路
JPH0637632A (ja) 周波数シンセサイザ
JP2006041816A (ja) 周波数シンセサイザ
KR20000061182A (ko) 고속응답 위상동기 루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee