KR20000061182A - 고속응답 위상동기 루프 - Google Patents

고속응답 위상동기 루프 Download PDF

Info

Publication number
KR20000061182A
KR20000061182A KR1019990010063A KR19990010063A KR20000061182A KR 20000061182 A KR20000061182 A KR 20000061182A KR 1019990010063 A KR1019990010063 A KR 1019990010063A KR 19990010063 A KR19990010063 A KR 19990010063A KR 20000061182 A KR20000061182 A KR 20000061182A
Authority
KR
South Korea
Prior art keywords
signal
control
charge
current
low pass
Prior art date
Application number
KR1019990010063A
Other languages
English (en)
Inventor
윤흥석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990010063A priority Critical patent/KR20000061182A/ko
Publication of KR20000061182A publication Critical patent/KR20000061182A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

고속응답 위상동기 루프가 공개된다. 본 발명에 의한 고속응답 위상동기루프는 기준 신호와 분주된 발진신호를 입력하여 기준 신호의 주파수와 분주된 발진신호의 주파수의 위상/주파수차를 검출하고, 검출된 위상/주파수차에 상응하여 업신호 및 다운신호를 출력하는 위상/주파수차 검출기, 업신호, 다운신호, 기준 신호 및 분주된 발진신호에 상응하여 충/방전 전류의 크기를 제어하는 동기 제어신호를 발생하고, 동기 제어신호, 업신호 및 다운신호에 응답하여 직류의 제1 및 제2제어전압을 출력하는 고속 챠지 펌프, 제1 및 제2제어전압에 상응하여 발진하는 발진 신호를 출력하는 전압 제어 발진기 및 발진 신호를 n분주하여 분주된 발진 신호로서 출력하는 분주기를 구비하는 것을 특징으로 하고, 기준신호와 분주된 발진신호의 주파수차가 큰 구간에서는 제어전류를 통해 충/방전시간을 짧게 함으로써, 위상동기루프의 특성에 영향을 주지 않으면서 동기시간만을 짧게할 수 있는 효과가 있다.

Description

고속응답 위상동기 루프{Phase locked loop having a performance of high speed responce}
본 발명은 위상동기 루프에 관한 것으로, 특히, 원래 설계하고자하는 위상동기루프의 특성에 영향을 주지않으면서 동기시간만을 빠르게 하는 고속응답 위상동기루프에 관한 것이다.
일반적으로, 위상동기 루프의 성능을 결정하는 회로는 챠지 펌프회로이며, 특히, 챠지 펌프회로에 포함되는 루프 필터(저역통과필터)가 가장 큰 영향을 준다. 즉, 루프필터인 저역통과필터는 저항과 커패시터로 구성되며, 커패시터를 충/방전시키는 속도에 의해 위상동기루프의 응답특성이 결정된다.
도 1은 일반적인 위상동기루프를 설명하기 위한 개략적인 블록도이다. 도 1에 도시된 위상동기루프는 위상/주파수차 검출기(10), 챠지펌프(12), 전압제어 발진기(14) 및 분주기(16)를 포함한다.
도 1에 도시된 위상/주파수차 검출기(10)는 기준 신호(fr)와 분주기(16)로부터 발생되는 분주된 발진신호(fv)를 입력하여 입력된 두 신호간의 위상차를 검출하여 업신호(U), 반전된 업신호(UB), 다운신호(D) 및 반전된 다운신호(DB)를 각각 출력한다. 이때, 기준 신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 크면, 위상/주파수차 검출기(10)는 기준 신호(Fr)의 상승 에지(edge)에서 '고'논리레벨로 트리거(trigger)되어 이를 계속 유지하는 업신호(U)와, 분주된 발진신호(Fv)의 상승 에지에서 '고'논리레벨로 트리거되는 다운신호(D)를 각각 발생한다. 한편, 업신호(U)와 다운신호(D)가 동시에 '고'논리레벨인 상태가 되면 도시하지는 않았지만 위상/주파수차 검출기(10) 내부의 리셋회로에 의해 업신호(U)와 다운신호(D)는 동시에 '저'논리레벨로 리셋된다.
반대로, 기준신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 느린 경우에, 위상/주파수차 검출기(10)는 분주된 발진신호(fv)의 상승 에지에서 '고'논리레벨로 트리거되어 이를 유지하는 다운신호(D)와, 기준신호(fr)의 상승 에지에서 '고'논리레벨로 트리거되는 업신호(U)를 각각 발생한다. 전술한 바와 같이, 업신호(U)와 다운신호(D)가 동시에 '고'논리레벨인 상태가 되면 도시하지는 않았지만 위상/주파수차 검출기(10) 내부의 리셋회로에 의해 업신호(U)와 다운신호(D)는 동시에 '저'논리레벨로 트리거된다. 여기서, 반전된 업신호(U)와 반전된 다운신호(D)는 업신호(U)와 다운신호(D)가 각각 반전된 신호들이다.
챠지 펌프(12)는 위상/주파수차 검출기(10)로부터 출력되는 업신호(U), 반전된 업신호(UB), 다운신호(D) 및 반전된 다운신호(DB)에 상응하여 정전압인 제1 및 제2 제어전압(vop 및 von)을 각각 출력한다.
전압제어 발진기(14)는 다음 수학식 1에 의해 구해진 발진 제어전압(VC)에 상응하여 발진 신호(Fout)의 주파수를 높이거나 또는 줄이게 된다.
VC = dvop-dvon
여기서, dvop는 챠지펌프(12)에서 발생되는 제1제어전압(vop)의 변동분인 제1 제어전압차를 나타내고, dvon은 제2 제어전압(von)의 변동분인 제2제어전압차를 각각 나타낸다. 분주기(16)는 전압제어 발진기(14)에서 출력되는 발진 신호(Fout)를 소정의 분주비율로 분주하여 분주된 발진신호(fv)를 위상/주파수차 검출기(10)로 출력한다.
한편, 도 1에 도시된 위상동기루프가 동기되면 즉, 위상/주파수차 검출기(10)로 입력되는 기준 신호(fr)와 분주된 발진신호(fv)의 주파수 및 위상이 동일하게 되면 업신호(U)와 다운신호(D)는 '고'논리레벨 및 '저'논리레벨로 트리거되는 시점이 동일하게 된다. 이로인해, 챠지 펌프(12)에서 출력되는 제1 및 제2 제어전압(vop 및 von)은 더 이상 변하지 않고 안정적인 값으로 유지하여 전압제어발진기(14)는 안정된 발진신호(Fout)을 출력한다.
도 2는 도 1에 도시된 챠지 펌프(12)의 종래 기술을 설명하기 위한 도면이다. 종래 기술에 의한 챠지 펌프(12)는 제1저항(R1)과 제1 및 제2커패시터(C1 및 C2)를 포함하는 제1저역통과필터(20), 제2저항(R2)과 제3 및 제4커패시터(C3 및 C4)를 포함하는 제2저역통과필터(22), 제1~제4전류원(I1~I4) 및 제1~제4모스 트랜지스터(MOS Transister)(M1~M4)를 포함하며, 여기서, 제1~제4전류원(I1~I4)의 전류의 크기는 IA로 모두 같다.
도 1 및 도 2를 참조하면, 도 1에 도시된 위상/주파수차 검출기(10)에서 출력된 업신호(U), 다운신호(D), 반전된 업신호(UB) 및 반전된 다운신호(DB)는 각각 제1~제4 모스 트랜지스터(M1~M4)를 턴온/턴오프(turn on/turn off)시키기 위한 제어 신호로서 이용된다.
먼저, 업신호(U)와 다운신호(D)가 '고' 또는 '저'논리레벨로 동일하게 트리거되는 경우의 동작을 보자. 이 경우는 위상/주파수차 검출기(10)로 입력되는 기준신호(fr)과 분주된 발진신호(fv)이 주파수 및 위상이 동기된 경우이다. 이때, 제1 내지 제4모스 트랜지스터(M1~M4) 각각의 게이트로 입력되는 업신호(U), 반전된 업신호(UB), 반전된 다운신호(DB) 및 다운신호(D)에 의해, 제1 및 제4모스 트랜지스터(M1 및 M4)가 턴온되고 제2 및 제3모스 트랜지스터(M2 및 M3)가 턴오프되거나 또는 제1 및 제4모스 트랜지스터(M1 및 M4)가 턴오프되고 제2 및 제3모스 트랜지스터(M2 및 M3)가 턴온된다. 이러한 동작에 의해, 제1 및 제2저역통과필터(20 및 22)의 커패시터를 충/방전 시키기위해 전달되는 소싱(sourcing)/싱크(sink) 전류의 크기는 IA로 동일하게 되며 결국, 제1 노드(N1)와 제2 노드(N2)에서 발생되는 제1제어 전압(von)과 제2 제어전압(vop)은 같게 된다.
다음으로, 기준 신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 빨라, 업신호(UP)가 '고'논리레벨이고 다운신호(DN)가 '저'논리레벨인 상태의 동작을 보자. 이 경우, 업신호(U) 및 반전된 다운신호(DB)에 의해 제1 및 제3 모스 트랜지스터(M1 및 M3)는 턴온되어 제1저역통과필터(20)의 커패시터를 방전시키기 위한 싱크전류 IA가 발생되고 제1제어전압(von)은 감소된다. 또한, 반전된 업신호(UB) 및 다운신호(D)에 의해 제2 및 제4 모스 트랜지스터(M2 및 M4)는 턴오프되어 제2저역통과필터(22)의 커패시터를 충전시키기 위한 소싱전류 IA가 발생되고 제2제어전압(vop)은 증가한다. 결국, 수학식 1에 의해 발진 제어전압(VC)이 증가하여, 전압제어 발진기(14)는 발진 신호(Fout)의 주파수를 증가시킨다.
다음으로, 기준 신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 느려, 업신호(U)가 '저'논리레벨이고 다운신호(D)가 '고'논리레벨인 상태의 동작을 보자. 이 경우, 업신호(U) 및 반전된 다운신호(DB)에 의해 제1 및 제3 모스 트랜지스터(M1 및 M3)는 턴오프되어 제1저역통과필터(20)의 커패시터를 충전시키기 위한 소싱전류 IA가 발생되고, 제1제어전압(von)은 증가된다. 또한, 반전된 업신호(UB) 및 다운신호(D)에 의해 제2 및 제4 모스 트랜지스터(M2 및 M4)는 턴온되어 제2저역통과필터(22)의 커패시터를 방전시키기 위한 싱크전류 IA가 발생되고, 제2제어전압(vop)은 감소된다. 결국, 수학식 1에 의해 발진 제어전압(VC)이 감소하여, 전압제어 발진기(14)는 발진 신호(Fout)의 주파수를 감소시킨다.
챠지펌프(12)가 이상의 동작을 하면서 위상동기 루프의 최종출력인 발진 신호(Fout)의 주파수가 원하는 값이 될 때, 즉, 기준 신호(fr)와 분주된 발진신호(Fv)의 위상차가 영(0)이되면, 제1 및 제2제어전압(vop 및 von)은 특정값을 계속 유지하면서 동기를 이룬다.
이상의 동작을 통해 위상동기루프의 동기시간을 결정하는 것은 저역통과필터를 구성하는 커패시터가 충/방전되는 시간에 의해 결정됨을 알 수 있다. 또한, 저역통과필터를 구성하는 커패시터의 충/방전시간은 커패시터의 전하용량 크기와 커패시터를 충/방전시키기 위한 소싱/싱크 전류의 크기임을 알 수 있다.
한편, 종래 기술에 의한 전하펌프는 저역통과필터를 구성하는 커패시터를 충/방전시키기 위한 소싱/싱크 전류량이 고정되었기 때문에, 시스템의 특성에 따라 위상동기루프의 동기속도를 가변할 수 없다는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 최초에 설계하고자 하는 위상동기 루프의 특성을 그대로 유지하면서 동기시간을 보다 빠르게하는 고속 응답 위상동기 루프를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 최초에 설계하고자 하는 위상동기루프의 특성을 그대로 유지하면서 필요에 따라 동기시간을 가변시킬 수 있는 고속 응답 위상동기 루프를 제공하는 데 있다.
도 1은 일반적인 위상동기루프를 설명하기 위한 개략적인 블록도이다.
도 2는 도 1에 도시된 챠지 펌프의 종래 기술을 설명하기 위한 도면이다.
도 3은 본 발명에 의한 고속 전하 펌프를 설명하기 위한 일실시예의 회로도이다.
도 4는 도 3에 도시된 동기시간 제어부의 본 발명에 의한 일실시예의 회로도이다.
도 5(a)~(j)는 기준 신호가 분주된 발진신호보다 클경우, 도 4에 도시된 동기시간 제어부의 동기 제어신호 발생을 설명하기 위한 파형도들이다.
도 6(a)~(j)는 분주된 발진신호가 기준 신호보다 클경우, 도 4에 도시된 동기시간 제어부의 동기 제어신호 발생을 설명하기 위한 파형도들이다.
도 7은 본 발명에 의한 프로그래머블 챠지펌프를 설명하기 위한 일실예의 회로도이다.
상기 과제를 이루기 위해, 본 발명에 의한 고속응답 위상동기루프는 기준 신호와 분주된 발진신호를 입력하여 기준 신호의 주파수와 분주된 발진신호의 주파수의 위상/주파수차를 검출하고, 검출된 위상/주파수차에 상응하여 업신호 및 다운신호를 출력하는 위상/주파수차 검출기, 업신호, 다운신호, 기준 신호 및 분주된 발진신호에 상응하여 충/방전 전류의 크기를 제어하는 동기 제어신호를 발생하고, 동기 제어신호, 업신호 및 다운신호에 응답하여 직류의 제1 및 제2제어전압을 출력하는 고속 챠지 펌프, 제1 및 제2제어전압에 상응하여 발진하는 발진 신호를 출력하는 전압 제어 발진기 및 발진 신호를 n분주하여 분주된 발진 신호로서 출력하는 분주기를 구비하는 것을 특징으로 한다.
상기 다른 과제를 이루기 위해, 본 발명에 의한 고속응답 위상동기루프는 기준 신호와 분주된 발진신호를 입력하여 기준 신호의 주파수와 분주된 발진신호의 주파수의 위상차를 검출하고, 검출된 위상차에 상응하여 업신호 및 다운신호를 출력하는 위상차 검출기, 선택신호에 상응하여 다수개의 제어전류중 하나를 선택하고, 업신호, 다운신호, 기준 신호 및 분주된 발진신호에 상응하여 충/방전 전류에 선택된 제어전류의 가산 여부를 제어하는 동기 제어신호를 발생하고, 동기 제어신호, 업신호 및 다운신호에 응답하여 직류의 제1 및 제2제어전압을 출력하는 프로그래머블 챠지 펌프, 상기 제1 및 제2제어전압에 상응하여 발진하는 발진신호를 출력하는 전압 제어 발진기 및 발진 신호를 n분주하여 상기 분주된 발진신호로서 출력하는 분주기를 구비하는 것을 특징으로 한다.
이하, 본 발명에 의한 고속 응답 위상동기 루프를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
먼저, 전술한 바와 같이 위상동기 루프의 록킹 타임을 결정하는 회로는 도 1에 도시된 챠지 펌프이며, 특히 챠지 펌프에 포함되는 저역통과필터의 충/방전 시간에 의해서 결정된다. 그러나, 저역통과필터를 구성하는 소자(저항 및 커패시터)의 값은 위상동기루프의 성능을 위해 전압제어 발진기등과 함께 결정됨으로 독자적으로 설정할 수는 없다.
이때, 종래 기술에 의한 위상동기루프에서 전하펌프는 항상 일정한 전류(IA)로 저역통과필터를 충/방전하였다. 그러나, 본 발명에 따른 위상동기 루프의 고속챠지 펌프는 업신호(UP), 다운신호(DN), 기준 신호(fr) 및 분주된 발진신호(fv)에 상응하여 저역통과필터를 충/방전시키는 전류의 크기를 제어하는 동기 제어신호(CNTL)를 발생하고, 동기 제어신호(CNTL), 업신호(UP) 및 다운신호(DN)에 응답하여 전압제어발진기(14)의 발진주파수를 제어하는 정전압의 제1 및 제2제어전압(von 및 vop)을 출력한다. 즉, 본 발명에 의한 고속 전하펌프는 동기 제어신호(CNTL)에 의해 기준신호(fr)와 분주된 발진신호(fv)의 주파수차에 따라 저역통과필터를 충/방전하는 전류의 크기를 다르게함으로써, 최초에 설계하고자 하는 위상동기 루프의 특성에는 영향을 주지 않으면서 빠른 시간내에 록킹되도록한다.
도 3은 본 발명에 의한 고속 전하펌프를 설명하기 위한 일실시예의 회로도이다. 본 발명에 의한 고속 전하펌프는 제1 내지 제8스위치(52~66), 제1 및 제8전류원(I11~I24) 및 제1 내지 제4모스 트랜지스터(M1~M4)를 포함하는 충/방전 전류 발생부(72), 제1 및 제2저역 통과 필터(68 및 70) 및 동기시간 제어부(50)를 포함하고, 제1 내지 제4전류원(I11~I14)의 전류크기는 IA로 모두 같고, 제5 및 제8전류원(I21~I24)의 전류크기는 IB로 모두 같다.
도 3에 도시된 동기시간 제어부(50)는 업신호(UP), 다운신호(DN), 분주된 발진신호(fv) 및 기준신호(fr)에 상응하여 제1 및 제2충/방전 전류의 크기를 제어하는 동기 제어신호(CNTL)을 발생한다. 동기시간 제어부(50)는 동기를 이루는 초기단계 즉, 분주된 발진신호(fv)와 기준신호(fr)의 주파수차가 큰 구간에서는 '고'논리레벨을 갖는 동기 제어신호(CNTL)를 발생하여 스위치들(54, 56, 62 및 64)을 온시킨다. 반면, 분주된 발진신호(fv)와 기준신호(fr)가 작아지면 '저'논리레벨을 갖는 동기 제어신호(CNTL)을 발생하여 스위치들(54, 56, 62 및 64)을 오프시킨다.
충/방전 전류 발생부(72)를 구성하는 스위치들(54, 56, 62 및 64)은 동기 제어신호(CNTL)에 응답하여 스위칭되고, 스위치들(52 및 66)과 제3 및 제4모스 트랜지스터(M3 및 M4)는 다운신호(D)에 응답하여 스위칭되고, 스위치들(58 및 60)과 제1 및 제2모스 트랜지스터(M1 및 M2)는 업신호(U)에 응답하여 각각 스위칭된다(한편, 도 3에서 UB는 반전된 업신호이고, DB는 반전된 다운신호를 각각 나타낸다).
제1저역필터(68)는 충/방전 전류부(72)에서 발생된 제1충/방전 전류를 저역 필터링하여 제1제어전압(Von)을 발생하고, 제2저역필터(70)는 충/방전 전류부(72)에서 발생된 제2충/방전 전류를 저역 필터링하여 제2제어전압(Vop)을 발생한다. 전술되었듯이, 제1 및 제2제어전압(Von 및 Vop)는 전압제어발진기의 발진주파수를 제어하는 제어전압으로서 이용된다.
먼저, 기준신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 빠르고, 기준신호(fr)와 분주된 발진신호(fv)의 주파수차가 큰 동기 초기단계에서 도 3에 도시된 고속챠지펌프의 동작을 설명한다. 이 경우, 위상/주파수차 검출기(10)는 '고'논리레벨의 업신호(U) 및 '저'논리레벨의 다운신호(D)를 각각 발생하고, 동기시간 제어부(50)는 '고'논리레벨의 동기 제어신호(CNTL)를 발생한다. '고'논리레벨의 동기 제어신호(CNTL)에 의해 스위치들(54, 56, 62 및 64)은 온되고, '고'논리레벨의 업신호(U)에 의해 스위치들(58 및 60)과 제1모스 트랜지스터(M1)는 턴온되고, 제2모스 트랜지스터(M2)는 턴오프된다. 그리고, '저'논리레벨의 다운신호(D)에 의해 스위치들(52 및 66)과 제4모스 트랜지스터(M4)는 턴오프되고, 제3모스 트랜지스터(M3)는 턴온된다. 이와같은 동작에 의해, 제1저역통과 필터(68)로는 커패시터(C1 및 C2)를 방전시키는 싱크전류가 발생되고, 제2저역통과 필터(70)로는 커패시터(C3 및 C4)를 충전시키는 소싱 전류가 각각 발생된다. 또한, 이때 발생되는 싱크 및 소싱 전류의 크기는 각각 (IA+IB)가 된다.
한편, 위와같은 동기동작이 지속되어 기준신호(fr)와 분주된 발진신호(fv)의 주파수차가 작아지면 동기시간 제어부(50)는 '저'논리레벨의 동기 제어신호(CNTL)를 발생하여 스위치들(54, 56, 62 및 64)을 오프시킨다. 이로인해, 제1저역통과 필터(68)와 전류원(I23)의 경로가 차단되고, 제2저역통과 필터(70)와 전류원(I22)의 경로가 차단된다. 따라서, 커패시터(C1 및 C2)를 방전시키는 싱크전류와 커패시터(C3 및 C4)를 충전시키는 소싱 전류의 크기가 각각 IA로 된다.
다음으로, 기준신호(fr)의 주파수가 분주된 발진신호(fv)의 주파수보다 느리고, 기준신호(fr)와 분주된 발진신호(fv)의 주파수차가 큰 동기 초기단계에서 도 3에 도시된 고속챠지펌프의 동작을 설명한다. 이 경우, 위상/주파수차 검출기(10)는 '저'논리레벨의 업신호(U) 및 '고'논리레벨의 다운신호(D)를 각각 발생하고, 동기시간 제어부(50)는 '고'논리레벨의 동기 제어신호(CNTL)를 발생한다. '고'논리레벨의 동기 제어신호(CNTL)에 의해 스위치들(54, 56, 62 및 64)은 온되고, '저'논리레벨의 업신호(U)에 의해 스위치들(58 및 60)과 제1모스 트랜지스터(M1)는 턴오프되고, 제2모스 트랜지스터(M2)는 턴온된다. 그리고, '고'논리레벨의 다운신호(D)에 의해 스위치들(52 및 66)과 제4모스 트랜지스터(M4)는 턴온되고, 제3모스 트랜지스터(M3)는 턴오프된다. 이와같은 동작에 의해, 제1저역통과 필터(68)로는 커패시터(C1 및 C2)를 충전시키는 소싱전류가 발생되고, 제2저역통과 필터(70)로는 커패시터(C3 및 C4)를 방전시키는 싱크 전류가 각각 발생된다. 또한, 이때 발생되는 싱크 및 소싱 전류의 크기는 각각 (IA+IB)가 된다.
한편, 위와같은 동기동작이 지속되어 기준신호(fr)와 분주된 발진신호(fv)의 주파수차가 작아지면 동기시간 제어부(50)는 '저'논리레벨의 동기 제어신호(CNTL)를 발생하여 스위치들(54, 56, 62 및 64)을 오프시킨다. 이로인해, 제1저역통과 필터(68)와 전류원(I21)의 경로가 차단되고, 제2저역통과 필터(70)와 전류원(I24)의 경로가 차단된다. 따라서, 커패시터(C1 및 C2)를 충전시키는 소싱전류와 커패시터(C3 및 C4)를 방전시키는 싱크 전류의 크기가 각각 IA로 된다.
즉, 동기 제어신호(CNTL)에 의해 기준신호(fr)와 분주된 발진신호(fv)의 주파수차가 큰 구간에서 싱크/소싱 전류의 크기를 (IA+IB)로 크게하고, 동기가 이루어지는 시점 근처에서 싱크/소싱 전류의 크기를 다시 IA로 하면, 종래에 싱크/소싱 전류의 크기가 IA인 위상동기 루프와 동일한 특성을 가지면서 동기시간만을 빠르게 할 수 있다.
도 4는 도 3에 도시된 동기시간 제어부(50)의 본 발명에 의한 일실시예의 회로도이다. 본 발명에 의한 동기시간 제어부(50)는 오아 게이트(80), 제1 및 제2지연기(82 및 84), 제1 및 제2플립플롭(86 및 88)과 배타적 오아 게이트(90)를 포함한다.
도 4에 도시된 오아 게이트(80)는 업신호(UP)와 다운신호(DN)를 논리합하여 논리합 신호(or1)를 발생하고, 제1지연기(82)는 기준 신호(fr)를 소정 시간(Ta)만큼 지연하여 제1지연 신호(dly1)를 발생하고, 제2지연기(84)는 분주된 발진신호(fv)를 소정 시간(Ta)만큼 지연하여 제2지연 신호(dly2)를 발생한다.
제1플립플롭(86)은 오아 게이트(80)에서 발생되는 논리합 신호(or1)를 입력단자(D)로 받아들이고, 클럭 입력단자(CK)로 입력되는 제1지연 신호(dly1)에 응답하여, 입력단자(D)로 받아들인 논리합 신호(or1)를 제1출력 신호(fr_out)로서 출력한다. 또한, 제2플립플롭(88)은 오아 게이트(80)에서 발생되는 논리합 신호(or1)를 입력단자(D)로 받아들이고, 클럭 입력단자(CK)로 입력되는 제2지연 신호(dly2)에 응답하여, 입력단자(D)로 받아들인 논리합 신호(or1)를 제2출력 신호(fv_out)로서 출력한다.
배타적 오아 게이트(90)는 제1출력 신호(fr_out)와 제2출력 신호(fv_out)를 배타적 논리합하여 동기 제어신호(CNTL)를 발생한다.
도 5(a)~(j)는 기준 신호(fr)가 분주된 발진신호(fv)보다 클경우, 도 4에 도시된 동기시간 제어부(50)의 동기 제어신호(CNTL) 발생을 설명하기 위한 파형도들로서, 도 5(a)는 기준신호(fr)를 나타내고, 도 5(b)는 분주된 발진신호(fv)를 나타내고, 도 5(c)는 업신호(UP)를 나타내고, 도 5(d)는 다운신호(DN)를 나타내고, 도 5(e)는 오아게이트(80)에서 출력되는 논리합 신호(or1)를 나타내고, 도 5(f)는 제1지연기(82)에서 출력되는 제1지연신호(dly1)를 나타내고, 도 5(g)는 제2지연기(84)에서 출력되는 제2지연신호(dly2)를 나타내고, 도 5(h)는 제1플립플롭(86)에서 출력되는 제1출력신호(fr_out)을 타나내고, 도 5(i)는 제2플립플롭(88)에서 출력되는 제2출력신호(fv_out)을 나타내고, 도 5(j)는 배타적 오아 게이트(90)에서 출력되는 동기 제어신호(CNTR)를 각각 나타낸다.
도 6(a)~(j)는 분주된 발진신호(fv)가 기준 신호(fr)보다 클경우, 도 4에 도시된 동기시간 제어부(50)의 동기 제어신호(CNTL) 발생을 설명하기 위한 파형도들로서, 도 6(a)는 기준신호(fr)를 나타내고, 도 6(b)는 분주된 발진신호(fv)를 나타내고, 도 6(c)는 업신호(UP)를 나타내고, 도 6(d)는 다운신호(DN)를 나타내고, 도 6(e)는 오아게이트(80)에서 출력되는 논리합신호(or1)를 나타내고, 도 6(f)는 제1지연기(82)에서 출력되는 제1지연신호(dly1)를 나타내고, 도 6(g)는 제2지연기(84)에서 출력되는 제2지연신호(dly2)를 나타내고, 도 6(h)는 제1플립플롭(86)에서 출력되는 제1출력신호(fr_out)을 타나내고, 도 6(i)는 제2플립플롭(88)에서 출력되는 제2출력신호(fv_out)을 나타내고, 도 6(j)는 배타적 오아 게이트(90)에서 출력되는 동기 제어신호(CNTR)를 각각 나타낸다.
먼저, 도4 및 도 5를 참조하여 기준 신호(fr)가 분주된 발진신호(fv)보다 클경우, 동기 제어신호(CNTL)의 발생을 설명한다.
도 5(a)와 도 5(b)에 도시된 바와 같이 기준 신호(fr)가 분주된 발진신호(fv)보다 주파수가 빠르므로, 주파수가 빠른 기준 신호(fr)가 '고'논리레벨로 되면서 업신호(UP)가 함께 '고'논리레벨로 트리거된다. 다운신호(DN)는 분주된 발진신호(fv)가 '고'논리레벨로 될때 함께 '고'논리레벨로 트리거된다. 업신호(UP)와 다운신호(DN)가 동시에 '고'논리레벨로 트리거되면 위상/주파수차 검출기(10)의 내부 리셋회로에 의해 업신호(UP)와 다운신호(DN)는 동시에 '저'논리레벨로 트리거된다. 이와 같은 위상/주파수차 검출기(10)의 동작에 의해 도 5(c) 및 (d)에 도시된 바와 같은 업신호(UP)와 다운신호(DN)가 발생된다.
도 5(e)는 도 5(c)와 도 5(d)에 도시된 업신호(UP)와 다운신호(DN)를 오아 게이트(80)에 의해 논리합한 논리합 신호(or1)를 나타내고, 도 5(f)와 도 5(g)는 기준신호(fr)와 분주된 발진신호(fv)를 각각 소정 시간(Ta)만큼 지연한 제1 및 제2지연신호(dly1 및 dly2)를 각각 나타낸다.
제1플립플롭(86)은 입력단자 D로 도 5(e)에 도시된 논리합 신호(or1)를 입력하고, 클럭 입력단자 CK로 입력되는 제1지연신호(dly1)에 응답하여 입력된 논리합 신호(or1)를 출력함으로써, 도 5(h)에 도시된 바와 같은 제1출력 신호(fr_out)를 출력단자 Q로 출력한다. 또한, 제2플립플롭(88)은 입력단자 D로 도 5(e)에 도시된 논리합 신호(or1)를 입력하고, 클럭 입력단자 CK로 입력되는 제2지연신호(dly2)에 응답하여 입력된 논리합 신호(or1)를 출력함으로써, 도 5(i)에 도시된 바와 같은 제2출력 신호(fv_out)를 출력단자 Q로 출력한다.
배타적 논리합 게이트(90)는 제1 및 제2플립플롭(86 및 88)의 출력단자 Q에서 출력되는 제1 및 제2출력 신호(fr_out 및 fv_out)를 각각 입력하여 배타적 논리합하고, 배타적 논리합된 결과를 도 5(j)에 도시된 바와 같이 동기 제어신호(CNTL)로서 출력한다. 도 5(j)에 도시된 동기 제어신호(CNTL)는 기준신호(fr)와 분주된 발진신호(fv)간에 주파수차가 큰 구간 T1에서는 '고'논리레벨을 갖고, 분주된 발진신호(fv)의 주파수가 기준신호(fr)의 주파수에 근접하게되면 '저'논리레벨을 갖게됨을 알수 있다.
이제, 도4 및 도 6을 참조하여 분주된 발진신호(fv)가 기준 신호(fr)보다 클경우, 동기 제어신호(CNTL)의 발생을 설명한다.
도 6(a)와 도 6(b)에 도시된 바와 같이 분주된 발진신호(fv)가 기준 신호(fr)보다 주파수가 빠르므로, 주파수가 빠른 분주된 발진 신호(fv)가 '고'논리레벨로 되면서 다운신호(DN)가 함께 '고'논리레벨로 트리거된다. 업신호(UP)는 다운신호(DN)가 '고'논리레벨로 트리거된 다음, 기준신호(fr)가 '고'논리레벨로 될때 함께 '고'논리레벨로 트리거된다. 업신호(UP)와 다운신호(DN)가 동시에 '고'논리레벨로 트리거되면 위상/주파수차 검출기의 내부 리셋회로에 의해 업신호(UP)와 다운신호(DN)는 동시에 '저'논리레벨로 트리거된다. 이와 같은 위상/주파수차 검출기의 동작에 의해 도 6(c) 및 (d)에 도시된 바와 같은 업신호(UP)와 다운신호(DN)가 발생된다.
도 6(e)는 도 6(c)와 도 6(d)에 도시된 업신호(UP)와 다운신호(DN)를 오아 게이트(80)에 의해 논리합한 논리합 신호(or1)를 나타내고, 도 6(f)와 도 6(g)는 기준신호(fr)와 분주된 발진신호(fv)를 각각 소정 시간(Ta)만큼 지연한 제1 및 제2지연신호(dly1 및 dly2)를 각각 나타낸다.
제1플립플롭(86)은 입력단자 D로 도 6(e)에 도시된 논리합 신호(or1)를 입력하고, 클럭 입력단자 CK로 입력되는 제1지연신호(dly1)에 응답하여 입력된 논리합 신호(or1)를 출력함으로써, 도 6(h)에 도시된 바와 같은 제1출력 신호(fr_out)를 출력단자 Q로 출력한다. 또한, 제2플립플롭(88)은 입력단자 D로 도 6(e)에 도시된 논리합 신호(or1)를 입력하고, 클럭 입력단자 CK로 입력되는 제2지연신호(dly2)에 응답하여 입력된 논리합 신호(or1)를 출력함으로써, 도 6(i)에 도시된 바와 같은 제2출력 신호(fv_out)를 출력단자 Q로 출력한다.
배타적 논리합 게이트(90)는 제1 및 제2플립플롭(86 및 88)의 출력단자 Q에서 출력되는 제1 및 제2출력 신호(fr_out 및 fv_out)를 각각 입력하여 배타적 논리합하고, 배타적 논리합된 결과를 도 6(j)에 도시된 바와 같이 동기 제어신호(CNTL)로서 출력한다. 도 6(j)에 도시된 동기 제어신호(CNTL)는 기준신호(fr)와 분주된 발진신호(fv)간에 주파수차가 큰 구간 T1에서는 '고'논리레벨을 갖고, 분주된 발진신호(fv)의 주파수가 기준신호(fr)의 주파수에 근접하게되면 '저'논리레벨을 갖게됨을 알수 있다.
도 5(j) 및 도 6(j)를 참조하면, 기준신호(fr)와 분주된 발진신호(fv)간에 주파수차가 큰 구간(T1)에서는 동기 제어신호(CNTL)를 '고'논리레벨로 한다. 이와 같이 동기 제어신호(CNTL)가 '고'논리레벨인 구간(T1)에서는 도 3에 도시된 제2 및 제3스위치(54 및 56)와 제6 및 제7스위치(62 및 64)가 온되어, 제1 및/또는 제2저역통과 필터(68 및 70)를 충/방전시키는 전류의 크기는 (IA+IB)가 된다. 즉, 기준신호(fr)와 분주된 발진신호(fv)간에 주파수차가 큰 구간 T1에서는 제1 및/또는 제2저역통과필터(68 및/또는 70)를 충/방전시키는 전류를 크게하여 분주된 발진신호(fv)의 주파수가 기준신호(fr)의 주파수에 빠르게 근접하도록 한다.
반면, 기준신호(fr)와 분주된 발진 신호(fv)의 주파수가 비슷해지는 구간 T1이후에는 동기 제어신호(CNTL)가 '저'논리레벨로 된다. 이와 같이 동기 제어신호(CNTL)가 '저'논리레벨로 되면 도 3에 도시된 제2 및 제3스위치(54 및 56)와 제6 및 제7스위치(62 및 64)가 오프되어, 제1 및/또는 제2저역통과 필터(68 및 70)를 충/방전시키는 전류의 크기는 IA가 된다. 즉, 분주된 발진신호(fv)가 기준신호(fr)에 거의 동기되는 시점에 도달하면 동기 제어신호(CNTL)를 '저'논리레벨로 하여, 제1 및/또는 제2저역통과 필터(68 및 70)를 충/방전시키는 전류의 크기를 IA로 함으로써, 위상동기 루프의 특성에는 변화가 없으면서 동기시간만을 빠르게 할 수 있다.
이제까지는 제어전류의 크기(IB)가 일정한 고속의 챠지펌프를 갖는 고속 응답 위상동기를 설명하였다.
이제, 제어전류의 크기를 여러가지(IB1, IB2, … 또는 IBN)로 하여 필요에 따라 동기 시간을 다양하게 제어할 수 있는 고속응답 위상동기루프를 설명한다. 이와같은 특성을 갖는 본 발명에 의한 고속응답 위상동기루프의 프로그래머블 챠지펌프는 다수개의 제어전류원들을 가지고 있고, 사용자의 선택에 따라 외부로부터 입력되는 선택신호(SEL)에 응답하여 다수개의 제어전류원들중 하나의 제어전류원을 선택한다. 즉, 본 발명에 의한 프로그래머블 챠지펌프는 선택신호(SEL)에 상응하여 다수개의 제어전류들중 하나를 선택하고, 업신호(UP), 다운신호(DN), 기준 신호(fr) 및 분주된 발진신호(fv)에 상응하여 내부 저역통과 필터를 충/방전시키는 충/방전 전류에 선택된 제어전류의 가산 여부를 제어하는 록킹 제어신호(CNTL)를 발생한다. 또한, 록킹 제어신호(CNTL), 업신호(UP) 및 다운신호(DN)에 응답하여 전압제어발진기의 발진주파수를 제어하는 직류의 제1 및 제2제어전압(von 및 vop)을 출력한다.
도 7은 본 발명에 의한 프로그래머블 챠지펌프를 설명하기 위한 일실예의 회로도이다. 본 발명에 의한 프로그래머블 챠지펌프는 다수개의 스위치들(102~140), 충/방전 전류원들(I11~I14), 제1제어 전류원들(I21~I24), 제2제어 전류원들(I31~I34), 제N제어 전류원들(IN1~IN4) 및 제1 내지 제4모스 트랜지스터들(M5~M8)을 포함하는 충/방전 전류 발생부(150), 제1 및 제2저역 통과 필터(142 및 146) 및 동기시간 제어부(100)를 포함하고, 여기서, 충/방전 전류원들(I11~I14)의 전류크기는 모두 IA이고, 제1제어 전류원들(I21~I24)의 전류크기는 모두 IB1이고, 제2제어 전류원들(I31~I34)의 전류크기는 모두 IB2이고, 제N제어 전류원들(IN1~IN4)의 전류크기는 모두 IBN이다.
도 7에 도시된 동기신호 제어부(100)는 업신호(U), 다운신호(D), 분주된 발진신호(fv) 및 기준신호(fr)에 상응하여 동기 제어신호(CNTL)를 발생하고, 외부로 부터입력되는 선택신호(SEL)(사용자에 의해 선택됨)에 상응하여 제1 내지 제N제어 전류들중 하나를 선택하는 제어전류 선택신호(S1, S2, … 또는 SN)를 발생한다.
충/방전 전류 발생부(150)는 업신호(U), 다운신호(D) 및 동기 제어신호(CNTL)와 제어전류 선택신호(S1, S2, … 또는 SN)에 응답하여 제1 및 제2충/방전 전류를 발생한다. 제1저역통과필터(142)는 제1충/방전 전류를 저역 필터링하여 제1제어전압(von)을 발생하고, 제2저역통과필터(146)는 제2충/방전 전류를 저역 필터링하여 제2제어전압(vop)을 발생한다.
도 7에 도시된 프로그래머블 챠지 펌프의 동작을 설명한다. 충/방전 전류 발생부(150)에서, 업신호(U), 반전된 업신호(UB), 반전된 다운신호(DB) 및 다운신호(D)는 제1 내지 제4모스 트랜지스터들(M5~M8)의 게이트에 각각 연결되어 제1 내지 제4모스 트랜지스터들(M5~M8)을 스위칭한다.
스위치들(132 및 134)는 업신호(U)에 의해 스위칭되고, 스위치들(126 및 140)은 다운신호(D)에 의해 스위칭되고, 스위치들(128, 130, 136 및 138)은 동기 제어신호(CNTL)에 의해 각각 스위칭된다. 또한, 스위치들(106, 112, 120 및 114)은 제1제어전류 선택신호(S1)에 의해 스위칭되고, 스위치들(104, 110, 122 및 116)은 제2제어전류 선택신호(S2)에 의해 스위칭되고, 스위치들(102, 108, 124 및 118)은 제N제어전류 선택신호(SN)에 의해 각각 스위칭된다. 이때, 제1 내지 제N제어전류 선택신호들(S1~SN)은 외부에서 입력되는 선택신호(SEL)에 상응하여 선택된다.
선택신호(SEL)에 의해 제어전류가 선택된 이후에, 도 7에 도시된 프로그래머블 챠지펌프에서 이루어지는 동작은 도 3에 도시된 고속 챠지펌프의 동작과 동일함으로써, 그 동작 설명을 생략한다.
결과적으로, 도 7에 도시된 프로그래머블 동기시간을 갖는 위상동기루프는 외부에서 입력되는 선택신호(SEL)에 따라, 위상동기루프의 특성에 영향을 주지 않으면서 충/방전시간을 다양하게 제어할 수 있다.
상술한 바와 같이, 본 발명에 의한 고속응답 위상동기루프는 기준신호와 분주된 발진신호의 주파수차가 큰 구간에서는 제어전류를 통해 충/방전시간을 짧게 함으로써, 위상동기루프의 특성에 영향을 주지 않으면서 동기시간만을 짧게할 수 있는 효과가 있다.

Claims (10)

  1. 기준 신호와 분주된 발진신호를 입력하여 상기 기준 신호의 주파수와 상기 분주된 발진신호의 주파수의 위상/주파수차를 검출하고, 검출된 위상/주파수차에 상응하여 업신호 및 다운신호를 출력하는 위상/주파수차 검출기;
    상기 업신호, 다운신호, 기준 신호 및 분주된 발진신호에 상응하여 충/방전 전류의 크기를 제어하는 동기 제어신호를 발생하고, 상기 동기 제어신호, 업신호 및 다운신호에 응답하여 직류의 제1 및 제2제어전압을 출력하는 고속 챠지 펌프;
    상기 제1 및 제2제어전압에 상응하여 발진하는 발진 신호를 출력하는 전압 제어 발진기; 및
    상기 발진 신호를 n분주하여 상기 분주된 발진 신호로서 출력하는 분주기를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  2. 제1항에 있어서, 상기 고속 챠지 펌프는
    상기 업신호, 다운신호 및 동기 제어신호에 응답하여 제1 및 제2충/방전 전류를 발생하는 충/방전 전류 발생수단;
    상기 업신호, 다운신호, 분주된 발진신호 및 기준신호에 상응하여 상기 동기 제어신호를 발생하는 동기시간 제어수단;
    상기 제1충/방전 전류를 저역 필터링하여 상기 제1제어전압을 발생하는 제1저역필터; 및
    상기 제2충/방전 전류를 저역 필터링하여 상기 제2제어전압을 발생하는 제2저역필터를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  3. 제2항에 있어서, 상기 충/방전 전류발생수단은
    상기 업신호 및 다운신호에 응답하여 제1전류량을 상기 제1 및 제2저역필터로부터/로 싱크/소싱하는 상기 제1 및 제2충/방전 전류로서 발생하고, 상기 록킹 제어신호에 응답하여 상기 제1전류량에 제2전류량을 가산하고, 가산된 전류량을 상기 제1 및 제2충/방전 전류의 크기로 하는 것을 특징으로 하는 고속응답 위상동기 루프.
  4. 제2항에 있어서, 상기 제1 및 제2저역필터 각각은
    직렬연결된 제1저항 및 제1커패시터; 및
    상기 제1저항 및 제1커패시터에 병렬연결되는 제2커패시터를 구비하는 것을 특징으로 하는 고속응답 위상동기 루프.
  5. 제2항에 있어서, 상기 동기시간 제어수단은
    상기 업신호와 상기 다운신호를 논리합하고, 논리합된 결과를 논리합 신호로서 발생하는 논리합 수단;
    상기 기준 신호를 소정 시간만큼 지연하여 제1지연 신호를 발생하는 제1지연기;
    상기 분주된 발진신호를 상기 소정 시간만큼 지연하여 제2지연 신호를 발생하는 제2지연기;
    상기 논리합 신호를 받아들이고, 상기 제1지연 신호에 응답하여 받아들인 상기 논리합 신호를 제1출력 신호로서 출력하는 제1플립플롭;
    상기 논리합 신호를 받아들이고, 상기 제2지연 신호에 응답하여 받아들인 상기 논리합 신호를 제2출력 신호로서 출력하는 제2플립플롭; 및
    상기 제1출력 신호와 상기 제2출력 신호를 배타적 논리합하고, 배타적 논리합된 결과를 상기 동기 제어신호로서 발생하는 배타적 논리합 수단을 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  6. 기준 신호와 분주된 발진신호를 입력하여 상기 기준 신호의 주파수와 상기 분주된 발진신호의 주파수의 위상차를 검출하고, 검출된 위상차에 상응하여 업신호 및 다운신호를 출력하는 위상차 검출기;
    선택신호에 상응하여 다수개의 제어전류중 하나를 선택하고, 상기 업신호, 다운신호, 기준 신호 및 분주된 발진신호에 상응하여 충/방전 전류에 선택된 제어전류의 가산 여부를 제어하는 동기 제어신호를 발생하고, 상기 동기 제어신호, 업신호 및 다운신호에 응답하여 직류의 제1 및 제2제어전압을 출력하는 프로그래머블 챠지 펌프;
    상기 제1 및 제2제어전압에 상응하여 발진하는 발진신호를 출력하는 전압 제어 발진기; 및
    상기 발진 신호를 n분주하여 상기 분주된 발진신호로서 출력하는 분주기를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  7. 제6항에 있어서, 상기 프로그래머블 챠지 펌프는
    상기 업신호, 다운신호 및 동기 제어신호와 제어전류 선택신호에 응답하여 제1 및 제2충/방전 전류를 발생하는 충/방전 전류 발생수단;
    상기 업신호, 다운신호, 분주된 발진신호 및 기준신호에 상응하여 상기 동기 제어신호를 발생하고, 상기 선택신호에 상응하여 상기 다수개의 제어전류중 하나를 선택하는 상기 제어전류 선택신호를 발생하는 록타임 제어수단;
    상기 제1충/방전 전류를 저역 필터링하여 상기 제1제어전압을 발생하는 제1저역필터; 및
    상기 제2충/방전 전류를 저역 필터링하여 상기 제2제어전압을 발생하는 제2저역필터를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  8. 제7항에 있어서, 상기 충/방전 전류발생수단은
    상기 업신호, 다운신호, 동기 제어신호 및 제어전류 선택신호에 응답하여 제1전류량을 상기 제1 및 제2저역필터로부터/로 싱크/소싱하는 상기 충/방전 전류를 상기 제1 및 제2충/방전 전류로서 발생하거나 또는 상기 충/방전 전류에 상기 선택된 제어전류를 가산하고, 가산된 전류를 상기 제1 및 제2충/방전 전류로서 발생하는 것을 특징으로 하는 고속응답 위상동기루프.
  9. 제7항에 있어서, 상기 제1 및 제2저역필터 각각은
    직렬연결된 제1저항 및 제1커패시터; 및
    상기 제1저항 및 제1커패시터에 병렬연결되는 제2커패시터를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
  10. 제7항에 있어서, 상기 동기시간 제어수단은
    상기 업신호와 상기 다운신호를 논리합하고, 논리합된 결과를 논리합 신호로서 발생하는 논리합 수단;
    상기 기준 신호를 소정 시간만큼 지연하여 제1지연 신호를 발생하는 제1지연기;
    상기 분주된 발진신호를 상기 소정 시간만큼 지연하여 제2지연 신호를 발생하는 제2지연기;
    상기 논리합 신호를 받아들이고, 상기 제1지연 신호에 응답하여 받아들인 상기 논리합 신호를 제1출력 신호로서 출력하는 제1플립플롭;
    상기 논리합 신호를 받아들이고, 상기 제2지연 신호에 응답하여 받아들인 상기 논리합 신호를 제2출력 신호로서 출력하는 제2플립플롭;
    상기 제1출력 신호와 상기 제2출력 신호를 배타적 논리합하고, 배타적 논리합된 결과를 상기 동기 제어신호로서 발생하는 배타적 논리합 수단; 및
    상기 선택신호에 상응하여 상기 다수개의 제어전류중 하나의 제어전류를 선택하는 상기 제어전류 선택신호를 발생하는 선택기를 구비하는 것을 특징으로 하는 고속응답 위상동기루프.
KR1019990010063A 1999-03-24 1999-03-24 고속응답 위상동기 루프 KR20000061182A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990010063A KR20000061182A (ko) 1999-03-24 1999-03-24 고속응답 위상동기 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010063A KR20000061182A (ko) 1999-03-24 1999-03-24 고속응답 위상동기 루프

Publications (1)

Publication Number Publication Date
KR20000061182A true KR20000061182A (ko) 2000-10-16

Family

ID=19577550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010063A KR20000061182A (ko) 1999-03-24 1999-03-24 고속응답 위상동기 루프

Country Status (1)

Country Link
KR (1) KR20000061182A (ko)

Similar Documents

Publication Publication Date Title
US6310498B1 (en) Digital phase selection circuitry and method for reducing jitter
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US5629651A (en) Phase lock loop having a reduced synchronization transfer period
US6259293B1 (en) Delay circuitry, clock generating circuitry, and phase synchronization circuitry
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US6229399B1 (en) Multiple frequency band synthesizer using a single voltage control oscillator
US7285997B2 (en) Delay locked loop circuit and method
US6188252B1 (en) Horizontal oscillation circuit capable of changing frequency
US7372339B2 (en) Phase lock loop indicator
KR100232271B1 (ko) 공정 변화에 관계없이 위상 동기 루프 주파수 합성기에서 낮은지터를 보장하는 자동 동기 회로
EP0727877B1 (en) Fast frequency switching synthesizer
JPH10242856A (ja) 可変速度位相ロック・ループ・システムおよびその方法
KR100235075B1 (ko) 초저이득 전압 제어 발진기
JPH09270704A (ja) 位相同期回路
KR20050007821A (ko) 적응적 가변 대역폭을 갖는 위상 동기 루프 회로
JPS5957530A (ja) 位相同期回路
KR100255530B1 (ko) 동기 상태 검출 기능을 가지는 위상 동기 루프 회로
JPH07326964A (ja) デジタル位相ロック・ループ
KR20000061182A (ko) 고속응답 위상동기 루프
US7834666B2 (en) Voltage divider having varied output levels depending on frequency and PLL including the same
KR20060041335A (ko) 위상 동기 루프 장치
US6670855B2 (en) PLL device with plural phase comparators
JPH05175834A (ja) 位相同期ループ回路
US7109763B1 (en) Phase locked loop operable over a wide frequency range
US5627496A (en) PLL and phase detection circuit therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application