JP4089051B2 - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP4089051B2 JP4089051B2 JP32458798A JP32458798A JP4089051B2 JP 4089051 B2 JP4089051 B2 JP 4089051B2 JP 32458798 A JP32458798 A JP 32458798A JP 32458798 A JP32458798 A JP 32458798A JP 4089051 B2 JP4089051 B2 JP 4089051B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- distortion
- line
- correction
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3179—Video signal processing therefor
- H04N9/3185—Geometric adjustment, e.g. keystone or convergence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
- H04N5/7416—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal
- H04N5/7441—Projection arrangements for image reproduction, e.g. using eidophor involving the use of a spatial light modulator, e.g. a light valve, controlled by a video signal the modulator being an array of liquid crystal cells
- H04N2005/745—Control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Projection Apparatus (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、投写型画像表示装置において、画像をあおり投写させた場合に発生する画像の歪みを補正する技術に関する。
【０００２】
【従来の技術】
図１８は、従来の投写型表示装置における投写画像の様子を示す説明図である。投写型表示装置２０は、光源から入射された光を液晶ライトバルブ（液晶パネル）などの光変調手段によって画像信号に基づいて変調し、液晶ライトバルブから射出された変調光を投写光学系を介してスクリーン３０上に結像させて投写するものが一般的である。すなわち、このような投写型表示装置は、液晶ライトバルブに表示された画像をスクリーン３０上に拡大表示する。
【０００３】
図１８（Ａ）に示すように、投写型表示装置２０の光軸２０ｃとスクリーン３０の中心位置の法線３０ｎとが一致するように投写型表示装置２０を配置した場合には、スクリーン３０上に投写された画像３２は、液晶ライトバルブに与えられた画像信号に応じた画像と相似な歪のない画像（以下、正画像とも呼ぶ）となる（図１８（Ｂ））。しかし、このような配置にした場合には、例えばユーザとスクリーンとの間に投写型表示装置が存在しているときには、ユーザが投写画像を観察する場合に投写型表示装置が邪魔になるという問題が発生する。
【０００４】
そこで、例えば、図１８（Ｃ）に示すように、投写型表示装置２０を、図１８（Ａ）に示す位置よりも低い位置（高い位置でもよい）に配置し、投写型表示装置２０の光軸２０ｃとスクリーン３０の法線３０ｎとのなす角（以下、「あおり角」と呼ぶ。）θｐが０度以上となるように傾けて配置することが一般的である。このように所定のあおり角を有して配置された投写型表示装置による画像の投写は、一般に「あおり投写」と呼ばれている。しかし、あおり投写となるように投写型表示装置を配置した場合にスクリーン３０上に投写される画像３４には、図１８（Ｄ）に示すように、画像３２よりも垂直上方向に拡大され、かつ画像の上端縁側で水平方向に拡大された台形形状となる台形歪（「キーストーン歪」、「あおり歪」とも呼ばれる。）が発生する。以下、スクリーン上に表示された台形形状の画像を歪画像とも呼ぶ。なお、投写型画像表示装置が高い位置に配置された場合は、画像の下端縁側で水平方向に拡大された台形歪が発生する。この台形歪は、あおり角θｐが大きくなるほど大きくなる。
【０００５】
このような台形歪は、光学的に補正したり、画像を電気的に処理して補正することができる。図１９は、画像を電気的に処理して台形歪を補正する方式について示す説明図である。図１９（Ａ）は、あおり投写の場合にスクリーン３０上に投写された画像３４（歪画像）と、あおり投写でない場合にスクリーン３０上に投写された画像３２（正画像）とを画像の下端縁側を基準に示している。歪画像３４の歪を除去して、正画像３２と相似な画像３４’（図１９（Ｂ））となるようにするためには、あおり投写でない場合にスクリーン３０上に投写される画像が図１９（Ｂ）に破線で示された補正画像３２’となるように、画像信号を液晶ライトバルブに与えるようにすればよい。すなわち、歪画像３４とは逆の形状に歪ませた画像部分３２’ａに対応する画像信号を液晶ライトバルブに与えるようにすればよい。なお、以下ではこの画像部分３２’ａを「有効画像部分」と呼び、これ以外の画像部分３２’ｂ（斜線で示す）を「無効画像部分」と呼ぶ。
【０００６】
ここで、液晶ライトバルブは、２次元に複数配列された画素を有し、各画素には投写させたい画像を表す画素信号が与えられて、入射される光を変調する。従って、液晶ライトバルブの各画素のすべてに画素信号を与える必要がある。そこで、補正画像３２’のうち、有効画像部分３２’ａに対応する液晶ライトバルブの画素には表示させたい画像に対応した画素信号を与え、無効画像部分３２’ｂの画素には、何も表示しない領域とするために黒を表す画素信号を与える。あおり投写の場合に、この補正画像３２’に対応する画像信号が液晶ライトバルブに与えられると、スクリーン３０上に投写される画像は、歪画像３４ではなく、画像３２にほぼ相似な歪のない画像（正画像）３４’とすることができる。
【０００７】
このような補正の方式の一例として、特開平８−９８１１９号公報に記載されているものがある。この補正の方式は、あおり角θｐに基づいて、あおり投写においてスクリーン３０上に投写された画像３４’内の任意の画素ＦＰ’（図１９（Ｂ））の位置と、補正画像３２’内の対応する画素ＦＰ（図１９（Ｂ））の位置との関係から、補正画像３２’の有効画像部分３２’ａと無効画像部分３２’ｂとを求める方式である。なお、投写された画像３４’内の任意の画素ＦＰ’の位置と、補正画像３２’内の対応する画素ＦＰの位置との関係は、以下の式で示される。
【０００８】
【数５】
【０００９】
ここで、パラメータＹｂは、投写された画像３４’内の下端縁から画素ＦＰ’の位置までの垂直方向の距離を示している。パラメータＸｂは、投写された画像３４’内の左端縁から画素ＦＰ’の位置までの水平方向の距離を示している。パラメータＶｎは、補正画像３２’内の下端縁から画素ＦＰの位置までの垂直方向の距離を示している。パラメータｈｎは、補正画像３２’内の左端縁から画素ＦＰの位置までの水平方向の距離を示している。また、パラメータＶｍは、補正画像３２’内の有効画像部分３２’ｂの下端と上端との距離を示している。パラメータＬは、投写型表示装置２０内の投写レンズからスクリーン３０までの距離を示している。パラメータθｐは垂直方向のあおり角、すなわち、投写型表示装置２０の光軸２０ｃとスクリーン３０の法線３０ｎとの垂直方向のなす角を示している。
【００１０】
上記式（５ａ），（５ｂ）から、垂直方向のあおり投写においてスクリーン３０上に台形歪のない画像３４’を投写させる場合に、画像３４’の各画素の画素信号を液晶ライトバルブのどの配列画素に与えればよいかを決定することができる。
【００１１】
【発明が解決しようとする課題】
上記従来例は、水平面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致し、垂直面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致せず、あおり角θｐを有する場合、すなわち、左右対称な台形歪が発生する場合の補正方式の例を示している。しかし、実際には、水平面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致しないような場合、すなわちスクリーン３０に対して投写型表示装置２０が左右に傾いて配置される場合もある。このような場合に、発生する台形歪は、左右非対称な形状となる。このような場合には、上記従来例の技術では歪をうまく補正することができない。
【００１２】
また、上記式（５ａ），（５ｂ）は、垂直方向のあおり角θｐ以外に、投写型表示装置２０（投写レンズ）と、スクリーン３０との距離Ｌにも依存するが、この距離Ｌは、使用環境によって変化するパラメータである。上記式（５ａ），（５ｂ）を利用するためには、個々の使用環境で、距離Ｌを求めて設定しなくてはならないので、実際には式（５ａ），（５ｂ）を利用して台形歪を適切に補正するのは困難であるという問題があった。
【００１３】
この発明は、従来技術における上述の課題を解決するためになされたものであり、スクリーン上に画像をあおり投写する場合に発生する画像歪を容易に補正することができる技術を提供することを目的とする。
【００１４】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の第１の画像処理装置は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、
前記画像補正部は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正部を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正部は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、ことを特徴とする。
【００１５】
本発明の第１の画像処理装置によれば、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータである、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きに基づいて、あおり投写による水平方向の画像歪を容易に補正することができる。なお、画像形成部は、ＣＲＴのような画像表示手段だけでなく、ライトバルブや空間光変調器等の光変調手段を含む。ライトバルブとしては、例えば、液晶パネルが挙げられる。また空間光変調器としては、例えば、画素に応じて配置された鏡面素子における反射を利用したものが挙げられる。
【００１７】
また、歪補正画像の左側の補正量と右側の補正量とを独立して設定することができれば、水平方向の画像歪が左右非対称な場合でも容易に補正することができる。
【００１８】
また、前記第１の補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記原画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備えることが好ましい。
【００１９】
上記構成によれば、不連続画素の存在による画像の劣化を緩和することができる。
【００２０】
また、前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記原画像の各ラインとの第２の対応関係を決定し、前記第２の対応関係に基づいて前記原画像から前記歪補正画像を作成する第２の補正部を備えることが好ましい。
【００２１】
この構成によれば、垂直補正パラメータを適切に設定することにより、上下方向に発生する画像歪を容易に補正することができる。
【００２２】
ここで、前記第２の対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記原画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が少なくなるような関係である、ことが好ましい。
【００２３】
このようにすれば、簡単に第２の対応関係を決定することができる。
【００２４】
なお、前記第２の対応関係は、以下に示す式により決定することができる。
【００２５】
【数６】
ここで、ＭＬＡＤは前記原画像のラインを示し、ＲＳＹは前記原画像の高さに対する前記表示画像領域の高さの比を示し、ＬＡＤは前記表示ライン領域内のラインを示し、ＩＭＧＹは前記原画像の高さを示し、ＫＳＳＹは前記略台形形状の有効画像部分の高さを示す。
【００２６】
また、前記第２の補正部は、
前記歪補正画像の前記表示ライン領域内のラインに対して、前記原画像に基づいた補間フィルタ処理を行うラインフィルタ処理部を備えることが好ましい。
【００２７】
このようにすれば、不連続ラインの存在による画像の劣化を緩和することができる。
【００２８】
本発明の第２の画像処理装置は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、
前記画像補正部は、
前記原画像を縮小して縮小画像を生成する縮小部と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正部と、を備えることを特徴とする。
【００２９】
第２の画像処理装置においても、左側と右側の歪の補正量をあらわす水平補正パラメータに基づいて、あおり投写による水平方向の画像歪を容易に補正することができる。さらに、縮小画像を１以上の拡大率で拡大することにより歪補正画像を作成するので、歪補正画像の水平方向の解像度をほぼ一定とすることができる。
【００３０】
ここで、前記縮小画像の水平幅は、前記歪補正画像の中の略台形形状の有効画像部分の最小の水平幅に等しくすればよい。
【００３１】
また、前記水平補正パラメータは、前記歪補正画像の左側と右側の歪の補正量を表す少なくとも２つのパラメータを含み、
前記左側と右側の歪の補正量は、それぞれ独立して設定可能であることが好ましい。
【００３２】
歪補正画像の左側の補正量と右側の補正量とを独立して設定することができれば、水平方向の画像歪が左右非対称な場合でも容易に補正することができる。
【００３３】
また、前記水平補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記縮小画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備えることが好ましい。
【００３４】
上記構成によれば、不連続画素の存在による画像の劣化を緩和することができる。
【００３５】
また、前記縮小画像の垂直方向の高さは、前記歪補正画像の中の略台形形状の有効画像部分の垂直方向の高さ以下であり、
前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記縮小画像の各ラインとの対応関係を決定し、前記対応関係に基づいて前記縮小画像を拡大して前記歪補正画像を作成する垂直補正部を備えることが好ましい。
【００３６】
この構成によれば、垂直補正パラメータを適切に設定することにより、上下方向に発生する画像歪を容易に補正することができる。さらに、表示ライン領域内の各ラインと前記縮小画像の各ラインとの対応関係に基づいて縮小画像を拡大することにより歪補正画像を作成するので、歪補正画像の水垂直方向の解像度をほぼ一定とすることができる。
【００３７】
前記対応関係は、前記画像形成部に歪のない画像が形成されたとしたときに前記スクリーン上にあおり投写される場合に発生する垂直方向の歪を打ち消すように、前記縮小画像から前記歪補正画像への垂直方向の拡大率を垂直方向の位置ごとに調整することにより、前記歪補正画像の中の略台形状の有効画像部分が作成されるように決定すればよい。
【００３８】
特に、前記対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記縮小画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が少なくなるような関係である、ことが好ましい。
【００３９】
このようにすれば、簡単に対応関係を決定することができる。
【００４０】
なお、前記対応関係は、以下に示す式により決定することができる。
【００４１】
【数７】
ここで、ＭＬＡＤは前記原画像のラインを示し、ＬＡＤは前記表示ライン領域内のラインを示し、ＩＭＧＹは前記原画像の高さを示し、ＫＳＳＹは前記略台形形状の有効画像部分の高さを示し、ＭＥＭＹは前記縮小画像の高さを示す。
【００４２】
本発明の第１の画像処理方法は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正工程を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正工程は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、ことを特徴とする。
【００４３】
本発明の第２の画像処理方法は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、
前記原画像を縮小して縮小画像を生成する縮小工程と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正工程と、を備えることを特徴とする。
【００４４】
本発明の第１、第２の画像処理方法によれば、上記画像処理装置と同様の作用・効果を有することができる。
【００４５】
【発明の実施の形態】
次に、本発明の実施の形態を以下に示す実施例に基づいて説明する。
【００４６】
Ａ．第１実施例：
Ａ−１．画像処理装置の全体構成：
図１は、この発明の第１実施例としての画像処理装置の全体構成を示すブロック図である。この画像処理装置１００は、第１のビデオセレクタ１１０と、ＡＤ変換器１１２と、第２のビデオセレクタ１１４と、ビデオデコーダ１１６と、フレームメモリ１２０と、ビデオプロセッサ１２２と、液晶パネル駆動回路１２４と、液晶パネル１２６と、ＣＰＵ１３０と、リモコン制御部１３２とを備えるコンピュータシステムである。
【００４７】
画像処理装置１００は、液晶プロジェクタ（液晶投写型表示装置）内に設けられており、液晶パネル１２６に形成される画像を処理するための装置である。液晶パネル１２６に形成された画像は、図示しない光学系を用いて投写スクリーン上に投写される。
【００４８】
第１のビデオセレクタ１１０には、パーソナルコンピュータから出力された複数の画像信号ＧＣＡＶ１，ＧＣＡＶ２が与えられており、ビデオプロセッサ１２２から与えられる選択信号ＳＥＬ１に応じてその中の１つが選択的に出力される。第１のビデオセレクタから出力される画像信号には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のアナログ画像信号ＡＲ１，ＡＧ１，ＡＢ１と、水平同期信号ＨＳＹＮＣ１および垂直同期信号ＶＳＹＮＣ１とが含まれている。このような画像信号は、コンポーネント画像信号と呼ばれる。
【００４９】
ＡＤ変換器１１２は、第１のビデオセレクタ１１０から出力された３つのアナログ画像信号ＡＲ１，ＡＧ１、ＡＢ１を、ＡＤ変換器１１２内の３つのＡＤ変換回路によってそれぞれデジタル画像信号ＤＲ１，ＤＧ１，ＤＢ１に変換する。なお、これらのデジタル画像信号ＤＲ１，ＤＧ１，ＤＢ１をまとめてデジタル画像信号ＤＶ１と呼ぶ場合もある。
【００５０】
第２のビデオセレクタ１１４には、ビデオレコーダやテレビなどから出力された複数のビデオ信号ＴＶＡＶ１，ＴＶＡＶ２が与えられており、ビデオプロセッサ１２２から与えられる選択信号ＳＥＬ２に応じてその中の１つが選択的に出力される。これらのビデオ信号は、輝度信号と色信号と同期信号とが重畳された画像信号で、コンポジット画像信号と呼ばれる。
【００５１】
ビデオデコーダ１１６は、第２のビデオセレクタ１１０から与えられたコンポジット画像信号から水平同期信号ＨＳＹＮＣ２および垂直同期信号ＶＳＹＮＣ２を分離するとともに、Ｒ，Ｇ，Ｂの３つのデジタル画像信号ＤＲ２，ＤＧ２，ＤＢ２に変換する。なお、これらのデジタル画像信号ＤＲ２，ＤＧ２，ＤＢ２をまとめてデジタル画像信号ＤＶ２と呼ぶ場合もある。
【００５２】
ビデオプロセッサ１２２は、フレームメモリ１２０への画像の書込みや読出しを行うためのプロセッサであり、画像の拡大・縮小、キーストーン歪（台形歪）補正、画面表示調整を行う機能を有している。ビデオプロセッサ１２２の内部構成と機能の詳細については後述する。ビデオプロセッサ１２２には、ＡＤ変換器１１２から与えられるデジタル画像信号ＤＶ１、ビデオデコーダ１１６から与えられるデジタル画像信号ＤＶ２の他に、ＣＰＵ１３０からバスを介してデジタル画像信号ＤＶ３も供給可能である。
【００５３】
フレームメモリ１２０から読み出されてビデオプロセッサ１２２で処理されたデジタル画像信号ＤＶ４は、液晶パネル駆動回路１２４に供給される。液晶パネル１２６には、このディジタル画像信号ＤＶ４に応じて画像が形成される。また、液晶パネル駆動回路１２４は、画像形成のための垂直同期信号ＶＳＹＮＣ３と水平同期信号ＨＳＹＮＣ３とを生成して他の回路に出力している。なお、垂直同期信号ＶＳＹＮＣ３および水平同期信号ＨＳＹＮＣ３を生成する回路は、液晶パネル駆動回路１２４ではなく他の回路において生成されるようにしてもよい。例えば、ビデオプロセッサ１２２に備えるようにしてもよい。なお、液晶パネル１２６が本発明の画像形成部に相当する。
【００５４】
フレームメモリ１２０からの画像信号の読み出しと、読み出された画像信号の処理とは、液晶パネル駆動回路１２４から出力された同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３に同期して行われる。一方、前述したＡＤ変換器１１２におけるサンプリングや、フレームメモリ１２０に画像信号を書き込むための処理は、第１のビデオセレクタから出力された同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１やビデオデコーダ１１６から出力された同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２に同期して行われる。これらの第１の同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１と、第２の同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２、第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３とは互いに非同期である。もちろん、第１の同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１と第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３として、互いに同期する信号を使用することも可能である。また、第２の同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２と第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３として、互いに同期する信号を使用することも可能である。
【００５５】
リモコン制御部１３２は、リモコン１３４からの指令に基づいて、投写型表示装置の各部の機能を制御する。例えば、後述する画面調整や、台形歪補正等のための各種パラメータの設定をリモコン２９からの指令に基づいて行い、各部の機能を制御する。
【００５６】
Ａ−２．ビデオプロセッサ１２２の内部構成：
図２は、ビデオプロセッサ１２２内の構成を示すブロック図である。ビデオプロセッサ１２２は、データセレクタ１４２と、縮小／フィルタ回路１４４と、書込／読出制御回路１４６と、調整画面表示回路１４８と、ビデオセレクタ１５０と、台形歪補正回路１５２と、拡大／フィルタ回路１５４と、画像調整回路１５６と、制御条件レジスタ１５８と、第１の書込クロック生成回路１６０と、第２の書込クロック生成回路１６２と、読出クロック生成回路１６４とを備えている。
【００５７】
データセレクタ回路１４２は、ＡＤ変換器１１２から与えられたデジタル画像信号ＤＶ１と、ビデオデコーダ１１６から与えられたデジタル画像信号ＤＶ２とのうちのいずれか一方を選択して出力する。なお、データセレクタ１４２に与えられる選択信号は、ＣＰＵ１３０から供給される。
【００５８】
縮小／フィルタ回路１４４は、フレームメモリ１２０（図１）に書き込まれる画像を垂直および水平方向に縮小するとともに、縮小の際に欠落するラインや欠落する画素に関するフィルタリング処理を行う。例えば、供給されるデジタル画像信号（画像データ）ＤＶ１，ＤＶ２の画像が液晶パネル１２６（図１）の画像形成可能領域よりも大きい場合や、液晶パネル１２６の画像形成可能領域内の所定の部分領域に画像を形成させたい場合などに、縮小／フィルタ回路１４４に入力される画像データの縮小処理が実行される。
【００５９】
書込／読出制御回路１４６は、画像信号をフレームメモリ１２０に書き込む際やフレームメモリ１２０から読み出す際のメモリのアドレスや制御信号を生成して供給する機能を有する。
【００６０】
フレームメモリ１２０から読み出されたデジタル画像信号は、第３のビデオセレクタ１５０に入力される。第３のビデオセレクタ１５０には、調整画面表示回路１４８から出力されたもう１つのデジタル画像信号も供給されている。調整画面表示回路１４８は、液晶パネル１２６（図１）に形成される画像の表示状態（輝度、コントラスト、同期、トラッキング、色の濃さ、色合い）等をユーザが調整するためのメニュー画面を表すデジタル画像信号を生成している。第３のビデオセレクタ１５０は、調整画面表示回路１４８から供給される選択信号に応じて、入力された２つのデジタル画像信号を切り換えつつ出力する。この結果、フレームメモリ１２０から読み出されたデジタル画像信号の表す画像内に、メニュー画面が重畳された合成画像を表すデジタル画像信号が第３のビデオセレクタ１５０から出力される。なお、メニュー画面のサイズは、フレームメモリ１２０から読み出されたデジタル画像信号の表す画像のサイズに応じて調整されて出力される。
【００６１】
台形歪補正回路１５２は、あおり投写において発生する台形歪を補正するように、ビデオセレクタ１５０から出力されたデジタル画像信号（画像データ）の表す画像に、あおり投写で発生する台形歪とは逆の形状の歪を与える。なお、台形歪補正回路１５２の内部構成と動作についてはさらに後述する。
【００６２】
拡大／フィルタ回路１５４は、台形歪補正回路１５２から出力された画像データの表す画像を、液晶ディスプレイパネルの表示解像度に対応した画像となるように垂直および水平方向に拡大するとともに、拡大の際に追加されるラインや追加される画素に関するフィルタリング処理を行う。例えば、第３のビデオセレクタ１５０から出力される画像データの表す画像が液晶パネル１２６（図１）の画像形成可能領域よりも小さい場合に、拡大／フィルタ回路１５４に入力される画像データの拡大処理が実行される。
【００６３】
画像調整回路１５６は、調整画面表示回路１４８によって表示されたメニュー画面に従ってユーザが設定した表示状態となるように、拡大／フィルタ回路１５４から供給された画像信号を調整する。
【００６４】
制御条件レジスタ１５８は、画像信号をフレームメモリ１２０に書き込む際やフレームメモリ１２０から読み出す際の種々の条件を記憶するレジスタである。これらの条件は、バスを介してＣＰＵ１３０によって設定される。図２において、「＊」が付されているブロックは、制御条件レジスタ１５８に設定された条件に従って、それぞれの処理を実行する。すなわち、制御条件レジスタに登録される条件としては、データセレクタ１４２や第１，第２のビデオセレクタ１１０，１１４（図１）における選択、縮小／フィルタ回路１４４における縮小パラメータ（例えば縮小率）、拡大／フィルタ回路１５４における拡大パラメータ（例えば、拡大率）、台形歪補正回路１５２における歪補正パラメータ（例えば、あおり角）、フレームメモリ１２０の書込／読出開始位置、画像調整回路１５６における調整パラメータ等がある。
【００６５】
第１の書込クロック生成回路１６０は、ビデオセレクタ１１０（図１）から供給される水平同期信号ＨＳＹＮＣ１に従ってドットクロック信号ＤＣＬＫ１を生成する。また、第２の書込クロック生成回路１６２は、ビデオデコーダ１１６から供給される水平同期信号ＨＳＹＮＣ２に従ってドットクロック信号ＤＣＬＫ２を生成する。第１、第２の書込クロック生成回路１６０，１６２や読出クロック生成回路１６４は、図示しないＰＬＬ回路を有している。これらのＰＬＬ回路における分周比は、制御条件レジスタ１５８から与えられる。なお、図２に示す書込／読出制御回路１４６における書込処理は、フレームメモリ１２０に書き込まれる画像信号に応じて、ドットクロック信号ＤＣＬＫ１と、同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１とに同期して、あるいは、ドットクロック信号ＤＣＬＫ２と、同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２とに同期して実行される。
【００６６】
読出クロック生成回路１６４は、液晶パネル駆動回路１２４（図１）から供給される水平同期信号ＨＳＹＮＣ３に従ってドットクロック信号ＤＣＬＫ３を生成する。読出クロック生成回路１６４も、図示しないＰＬＬ回路を有している。このＰＬＬ回路における分周比も、制御条件レジスタ１５８から与えられる。なお、図２に示す書込／読出制御回路１４６における読出処理は、ドットクロック信号ＤＣＬＫ３と、同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３とに同期して実行される。
【００６７】
図３は、台形歪補正回路１５２の内部構成を示すブロック図である。台形歪補正回路１５２は、垂直補正回路１７０と、水平補正回路１７２とを備えている。なお、図３に示されているラインアドレス発生回路２００と画素アドレス発生回路２０２は、図２に示した書込／読出制御回路１４６に含まれる回路である。
【００６８】
垂直補正回路１７０は、垂直補正制御回路１８０と、ラインバッファ１８２と、加算器１８４と、乗算器１８６と、セレクタ１８８とを有している。水平補正回路１７２も、垂直補正回路１７０とほぼ同様な構成を有しており、水平補正制御回路１９０と、画素バッファ１９２と、加算器１９４と、乗算器１９６と、セレクタ１９８とを有している。但し、垂直補正回路１７０のラインバッファ１８２は１ライン分の画像信号を格納する容量を有しているのに対して、水平補正回路１７２の画素バッファ１９２は１画素分の画像信号を格納する容量を有している。ラインバッファ１８２は、入力された画素信号が１ライン分だけ遅れて出力されるように遅延させる回路である。
【００６９】
Ａ−３．歪補正画像の概要および補正パラメータの設定：
図４は、フレームメモリ１２０に書き込まれた原画像ＭＦと、液晶パネル１２６（図１）に与えられるべき画像のサイズを示す表示画像領域ＩＦと、台形歪補正回路１５２によって補正されて実際に液晶パネル１２６に与えられる歪補正画像ＣＦの例について示す説明図である。
【００７０】
原画像ＭＦは、垂直ライン数ＯＲＧＹが５００、水平画素数ＯＲＧＸが７００の解像度を有する画像であり、フレームメモリ１２０には、図４（Ａ）に示すように、同じ解像度を有する画像として書き込まれる。すなわち、フレームメモリ１２０に書き込まれた原画像ＭＦは、垂直ライン数ＭＥＭＹが５００、水平画素数ＭＥＭＸが７００の解像度を有する画像である。図４（Ｂ）に破線で示す表示画像領域ＩＦも、原画像ＭＦと同様に、垂直ライン数ＩＭＧＹが５００、水平画素数ＩＭＧＸが７００の解像度を有する画像領域である。従って、図４は、原画像ＭＦと表示画像領域ＩＦ内の画像との間の拡大／縮小率が等倍、すなわち、垂直拡大／縮小率ＲＳＹが１、水平拡大／縮小率ＲＳＸも１である例を示している。
【００７１】
歪補正画像ＣＦは、表示画像領域ＩＦ内に形成された矩形形状の画像であり、原画像ＭＦに相当する台形画像部ＣＦａと、スクリーン上になにも表示されないようにするための補完画像部ＣＦｂとを有している。補完画像部ＣＦｂ内の各画素の画像データは、黒レベルに設定されている。補完画像部ＣＦｂはスクリーン上では観察できないので、台形画像部ＣＦａを狭義の歪補正画像と呼ぶこともできる。
【００７２】
台形画像部ＣＦａの上端縁は、表示画像領域ＩＦの上端縁よりもＫＳＹ（＝ＩＭＧＹ−ＫＳＳＹ）ライン分下に存在する。この値ＫＳＹは、垂直補正率ＫＲＳＹ（＝ＫＳＳＹ／ＩＭＧＹ）に応じて決定される。ここで、ＫＳＳＹは台形画像部ＣＦａの垂直ライン数、ＩＭＧＹは表示画像領域ＩＦの垂直ライン数である。台形画像部ＣＦａの左端縁は、表示画像領域ＩＦの左端縁に対して左下点を基準に傾きθ１Ｘだけ内側に傾いており、また、右端縁は、表示画像領域ＩＦの右端縁に対して右下点を基準に傾きθ２Ｘだけ内側に傾いている。図４（Ｂ）のＸＳＴは、台形画像部ＣＦａの上端ラインを含む歪補正画像ＣＦのラインにおける台形画像部ＣＦａの左側の補完画像部ＣＦｂの画素数（以下、左上端補完画素数と呼ぶ）を示している。ＸＥＤは、台形画像部ＣＦａの上端ラインを含む歪補正画像ＣＦのラインにおける台形画像部ＣＦａの右側の補完画像部ＣＦｂの画素数（以下、右上端補完画素数と呼ぶ）を示している。なお、後述する演算においては、傾きθ１Ｘ，θ２Ｘとしては、画像が垂直方向に補正されたときの値ＸＳＴ／（ＫＳＳＹ−１），ＸＥＤ／（ＫＳＳＹ−１）ではなく、画像が垂直方向に補正されていないときの値ＸＳＴ／（ＩＭＧＹ−１），ＸＥＤ／（ＩＭＧＹ−１）が使用される。本例の歪補正画像ＣＦは、垂直補正率ＫＲＳＹ＝０．８６、傾きθ１Ｘ ０．０８、傾きθ２Ｘ ０．１２に設定されている場合を示している。
【００７３】
垂直方向の補正パラメータである垂直補正率ＫＲＳＹと、水平方向の補正パラメータである傾きθ１Ｘ、θ２Ｘとは、全く独立して設定することができる。垂直補正率ＫＲＳＹや傾きθ１Ｘ，θ２Ｘは、ユーザによって任意に設定されて制御条件レジスタ１５８に格納されている。この垂直補正率ＫＲＳＹや傾きθ１Ｘ，θ２Ｘは、例えば、リモコン１３４（図１）に備えられた設定ボタンによって設定することができる。
【００７４】
垂直補正率ＫＲＳＹは、例えば０から１までの間の任意の値に設定することができる。設定された垂直補正率ＫＲＳＹと表示画像領域ＩＦ（図４）の垂直方向のライン数ＩＭＧＹとに基づいて、台形画像部ＣＦａの垂直方向のライン数ＫＳＳＹ（＝ＫＲＳＹ・ＩＭＧＹ）および補完画像部ＣＦｂの垂直方向のライン数ＫＳＹ（＝ＩＭＧＹ−ＫＳＳＹ）を求めることができる。なお、垂直補正率ＫＲＳＹの代わりに台形画像部ＣＦａのライン数ＫＳＳＹや補完画像部ＣＦｂのライン数ＫＳＹをパラメータとして設定するようにしてもよい。
【００７５】
水平方向の補正量、すなわち、台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘも、ユーザがそれぞれ独立に任意の値に設定することができる。あるいは、傾きθ１Ｘ，θ２Ｘの値を直接設定する代わりに、以下に説明するように、他の２つ以上のパラメータを用いて傾きθ１Ｘ、θ２Ｘを設定することが可能である。
【００７６】
図５および図６は、台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。図５（ａ）は、液晶パネル１２６の表示画面に相当する表示画像領域ＩＦと、表示画像領域ＩＦの左端縁に対する傾きθ１Ｘと右端縁に対する傾きθ２Ｘとによって決定される台形画像部ＣＦａ’とが、それらの下端が表示画像領域ＩＦの下端と一致するようにＸＹ座標系の第１象限に配置されている例を示している。なお、傾きθ１Ｘ，θ２Ｘの設定は、図５の例では、台形画像部ＣＦａ（図４）の垂直方向のライン数ＫＳＳＹ（図４（Ｂ））が表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹと等しいと仮定している。
【００７７】
ＸＹ座標上の任意の点ＫＰ（ＫＰＸ１，ＫＰＹ１）をユーザが設定したときに、この点ＫＰと表示画像領域ＩＦの左下点Ｐ０および右下点Ｐ１とを結ぶ線分ＫＰ−Ｐ０および線分ＫＰ−Ｐ１を形成できる。そこで、これらの線分ＫＰ−Ｐ０，ＫＰ−Ｐ１が、台形画像部ＣＦａ’の左端縁および右端縁上に重なるように台形画像部ＣＦａ’の傾きθ１Ｘ，θ２Ｘが決定される。このとき、傾きθ１Ｘおよび傾きθ２Ｘは、下式に示すように、点ＫＰの座標と、表示画像領域ＩＦのサイズ（垂直方向のライン数ＩＭＧＹ，水平方向の画素数ＩＭＧＸ）とによって決定される。
【００７８】
【数８】
【００７９】
このように、ＸＹ座標の第１象限上の点ＫＰの座標（ＫＰＸ１，ＫＰＹ１）を任意に設定することにより、任意の台形画像部ＣＦａ’に対応した傾きθ１Ｘ，θ２Ｘを設定することができる。
【００８０】
上述したように、垂直方向の補正パラメータＫＲＳＹは水平方向の補正パラメータθ１Ｘ，θ２Ｘとは全く独立して設定できる。従って、図４（Ｂ）に示すように、垂直補正率ＫＲＳＹ＝１として設定された台形画像部ＣＦａ’（破線で示された台形画像）の傾きθ１Ｘ，θ２Ｘは、垂直方向に補正された台形画像部ＣＦａ（実線で示された台形画像）の実際の傾きとは異なっている。但し、後述する補正演算では、垂直補正率ＫＲＳＹの値に関わらず、破線で示された台形画像部ＣＦａ’の傾きθ１Ｘ，θ２Ｘの値を垂直補正率ＫＲＳＹと共に使用することによって、実線で示す台形画像部ＣＦａを得ることができる。
【００８１】
なお、図５（Ａ）とは逆に、台形画像部ＣＦａの下端縁側の幅が縮小されるような形状に補正したい場合もある。このような場合には、図６に示すように表示画像領域ＩＦと、台形画像部ＣＦａ’の上端が重なるように、かつ、それらの左上点が原点となるように、ＸＹ座標系の第４象限に配置されている場合を考えればよい。この場合にも、点ＫＰのＹ座標の値が負となるだけで、図５（ａ）に示す場合と全く同様に傾きθ１Ｘ，θ２Ｘを決定することが可能である。
【００８２】
なお、傾きθ１Ｘ，θ２Ｘの代わりに、図４（Ｂ）に示す左上端補完画素数ＸＳＴおよび右上端補完画素数ＸＥＤをパラメータとして設定するようにしてもよい。但し、この場合には、パラメータＸＳＴ，ＸＥＤを、表示画像領域ＩＦの水平画素数ＩＭＧＸに対する割合で定義することが好ましい。このようにすれば、画像処理装置に複数の異なる解像度の画像が入力されても、同じあおり角で投写表示される場合には、共通の補正パラメータ値で画像の補正を行うことができる。
【００８３】
以下では、図４（Ａ）に示す原画像ＭＦを、図４（Ｂ）に示す歪補正画像ＣＦに補正する場合の台形歪補正回路１５２の動作を説明することにより、歪補正画像の生成内容について説明する。
【００８４】
Ａ−４．歪補正画像生成の概要および台形歪補正回路１５２の動作：
図７は、歪補正処理の手順を示す説明図である。歪補正処理ではまず、図７（Ａ）に示す原画像ＭＦが各水平ライン毎に傾きθ１Ｘ,θ２Ｘに応じた水平補正率ＦＲＳＸで縮小される（図７（Ｂ））。そして、水平方向に縮小された画像を垂直補正率ＫＲＳＹで縮小することによって図７（Ｃ）に示す歪補正画像ＣＦの台形画像部ＣＦａが求められる。なお、垂直方向の縮小は、上方向のあおり投写によって表示画像の下部側に比べて上部側が大きく拡大されるのを補正するように、原画像ＭＦの下部側を基準に上部側を大きく縮小するように行われる。
【００８５】
まず、図３に示す水平補正回路１７２の動作について説明する。水平補正制御回路１９０には、ラインアドレスＬＡＤと、画素アドレスＰＡＤと、第１のラインアドレス制御信号ＤＳＰＶとが入力される。ラインアドレスＬＡＤおよび画素アドレスＰＡＤは、表示画像領域ＩＦのラインアドレスおよび画素アドレス、すなわち、書込／読出制御回路１４６（図２）から出力された液晶パネル１２６の垂直方向のラインアドレスおよび水平方向の画素アドレスを示している。第１のラインアドレス制御信号ＤＳＰＶは、後述する垂直補正回路１７０の垂直補正制御回路１７０から出力される制御信号である。水平補正制御回路１９０には、制御条件レジスタ１５８（図２）に格納されている台形画像部ＣＦａの左右両端縁の傾きθ１Ｘ，θ２Ｘ（図４）が与えられる。水平補正制御回路１９０は、このラインアドレスＬＡＤおよび画素アドレスＰＡＤと、第１のラインアドレス制御信号ＤＳＰＶと、傾きθ１Ｘ，θ２Ｘとに応じて、後述する演算を行って第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨと、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２とを生成する。第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨは、セレクタ１９８に供給される。第１、第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２は、画素アドレス発生回路２０２に供給される。
【００８６】
画素アドレス発生回路２０２は、供給された第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２に基づいてフレームメモリ１２０（図２）に書き込まれている原画像ＭＦを読み出すための読出アドレスを生成し、フレームメモリ１２０に供給する。
【００８７】
フレームメモリ１２０から読み出された１画素分の画像信号ＶＰａは画素バッファ１９２に格納される。画素バッファ１９２に格納された画像信号は、次の画素の画像信号がフレームメモリ１２０から供給される時に画素バッファ１９２から読み出される。従って、画素バッファ１９２から読み出される画像信号ＶＰｂは、フレームメモリ１２０から与えられている画像信号ＶＰａよりも１画素手前の画像信号である。加算器１９４は、フレームメモリ１２０から供給された画像信号ＶＰａと、画素バッファ１９２から読み出された画像信号ＶＰｂとを加算し、加算された画像信号には、乗算器１９６において１／２が乗じられる。乗算器１９６から出力される画像信号ＶＰａｂは、フレームメモリ１２０から与えられた画像信号ＶＰａと、その１画素手前の画像信号ＶＰｂとを平均したものである。この平均化された画像信号ＶＰａｂは、セレクタ１９８のＡ入力端子に入力される。セレクタ１９８のＢ入力端子には、フレームメモリ１２０から与えられた画像信号ＶＰａがそのまま入力されている。また、セレクタ１９８のＣ入力端子には、黒レベル信号ＶＢＬＫが入力されている。セレクタ１９８は、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨのレベルに従って、入力された３つの画像信号ＶＰａｂ，ＶＰａ，ＶＢＬＫのいずれか一つを選択して出力する。
【００８８】
図８は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。ここで、ＬＡＤは液晶パネル１２６（表示画像領域ＩＦ）の垂直方向のラインアドレスである。ＤＳＰＶは、表示画像領域ＩＦの各ラインごとにフレームメモリ１２０から画像データを読み出すか画像を読み出さずに黒レベルの画像とするかを制御するための第１のラインセレクト信号を示している。ＭＬＡＤ＊は後述する原画像ＭＦの読出ラインアドレスＭＬＡＤと同じ値を示している。ＳＴＡは表示画像領域ＩＦの各ラインにおいて原画像ＭＦの画像データの表示を開始する画素アドレスを、ＥＤＡは原画像ＭＦの画像データの表示を終了する画素アドレスを示している。ＦＲＳＸは液晶パネル１２６の水平方向の全画素数（表示画像領域ＩＦの全画素数）と、原画像ＭＦの水平方向の画像が表示される領域の画素数との比を示している。
【００８９】
水平補正制御回路１９０（図３）は、第１のラインセレクト信号ＤＳＰＶおよびラインアドレスＬＡＤに基づいて読出ラインアドレスＭＬＡＤと等しいアドレス値ＭＬＡＤ＊を求める。この機能は後述するラインアドレス発生回路２００に有する機能と同様である。従って、第１のラインセレクト信号ＤＳＰＶを水平補正制御回路１９０に入力するのではなく、ラインアドレス発生回路２００から出力される読出ラインアドレスＭＬＡＤを入力するようにしてもよい。第１のラインセレクト信号ＤＳＰＶおよび読出ラインアドレスＭＬＡＤの詳細については後述する。
【００９０】
水平補正制御回路１９０は、傾きθ１Ｘ，θ２Ｘと、表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹ（液晶パネル１２６の垂直方向のライン数）と、読出ラインアドレスＭＬＡＤとに基づいて、開始画素アドレスＳＴＡおよび終了画素アドレスＥＤＡを下式（９ａ），（９ｂ）によって算出する。
【００９１】
【数９】
【００９２】
水平補正制御回路１９０は、さらに、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、表示画像領域ＩＦの水平画素数ＩＭＧＸとに基づいて、表示画像領域ＩＦに対する台形画像部ＣＦａの水平補正率ＫＲＳＸを下式（１０）によって計算する。
【００９３】
【数１０】
【００９４】
そして、フレームメモリ１２０に記憶されている原画像ＭＦの水平画素数ＭＥＭＸと、表示画像領域ＩＦの水平画素数ＩＭＧＸとの比率（縮小率ＲＳＸ＝ＩＭＧＸ／ＭＥＭＸ）と上記（１０）式で与えられる水平補正率ＫＲＳＸとに基づいて、原画像ＭＦから歪補正画像（図５（Ｂ））を得るための水平補正率ＦＲＳＸが計算される。
【００９５】
【数１１】
【００９６】
上記計算は、表示画像領域ＩＦの各ラインごとに実行されて、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、水平補正率ＦＲＳＸとが計算される。図８は、図４に示す原画像ＭＦ（ＭＥＭＸ＝７００画素，ＭＥＭＹ＝５００ライン）と、表示画像領域ＩＦ（ＩＭＧＸ＝７００画素，ＩＭＧＹ＝５００ライン）と、傾きθ１Ｘ ０．０８と、傾きθ２Ｘ ０．１２とに基づいて計算された各ラインごとのパラメータを示している。
【００９７】
垂直補正制御回路１８０から水平補正制御回路１９０に与えられる第１のラインセレクト信号ＤＳＰＶは、図７（Ｃ）の上端のＫＳＹライン分の間はＬレベルに保たれる。この間は、後述するように各ラインには画像が表示されないので、必ずしも画像信号をフレームメモリ１２０から読み出す必要はない。そこで、水平補正制御回路１９０は第１のラインセレクト信号ＤＳＰＶがＬレベルの間は第１の画素セレクト信号ＤＳＰＨをＬレベルとし、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。また、第１のラインセレクト信号ＤＳＰＶがＬレベルの間は図７に示す読出ラインアドレスＭＬＡＤは０から変化せず、（９）式〜（１１）式に基づいて計算される各パラメータの値も変化しない。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後はラインアドレスＬＡＤの変化に伴って、読出ラインアドレスＭＬＡＤ＊も変化し、これに応じて各パラメータの値が計算される。
【００９８】
上記のように、傾きθ１Ｘに基づいて開始画素アドレスＳＴＡを、また、傾きθ２Ｘに基づいて終了画素アドレスＥＤＡを、それぞれ独立して求めることができ、原画像ＭＦ（図４）の１ライン分の画像を表示画像領域ＩＦ（図４）の対応するライン中のどれだけの画素に表示するかを決定するための水平補正率ＦＲＳＸを求めることができる。
【００９９】
なお、図８に示したラインアドレスＬＡＤ毎の読出ラインアドレスＭＬＡＤ＊と、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、水平補正率ＦＲＳＸとは、設定された傾きθ１Ｘ,θ２Ｘおよび垂直補正率（垂直縮小率）ＫＲＳＹに基づいて、予めＣＰＵ１３０によって算出されて制御条件レジスタ１５８に記憶され、垂直補正制御回路１８０や水平補正制御回路１９０に供給されるようにしてもよい。
【０１００】
図９は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝７０（図８参照）の場合を例に示す説明図である。ここで、ＦＲＳＸは、図７（Ｂ）に示すように液晶パネル１２６の水平方向の全画素数（表示画像領域ＩＦの水平方向の全画素数）と、その中で実際に原画像ＭＦが表示される画素数との比を示している。ＰＡＤは液晶パネル１２６の水平方向の画素アドレス（表示画像領域ＩＦの水平方向の画素アドレス）を示し、ＢＰＡＤは各ライン上において台形画像部ＣＦａ（図４（Ｂ））の左端位置から右に向かって１ずつ順次増加する基準画素アドレスを示し、ＲＳＰＡＤは基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算した結果を示し、ＭＰＡＤは原画像ＭＦの読出画素アドレスを示している。また、ＰＡＤＣ１およびＰＡＤＣ２は画素アドレス発生回路２０２に供給される第１，第２の画素アドレス制御信号を示し、ＤＳＰＨ，ＳＥＬＨはセレクタ１９８に供給される第１，第２の画素セレクト信号を示している。ＲＶ１はフレームメモリ１２０から読み出される画像データが原画像ＭＦのどの画素に対応しているかを、ＲＶ２はセレクタ１９８から出力される画像データが原画像ＭＦのどの画素に対応しているかを示している。
【０１０１】
図７（Ｃ）から解るように台形画像部ＣＦａは各ラインごとに異なった画素数を有している。図９に示す基準画素アドレスＢＰＡＤは、台形画像１ライン中の各画素の番号を示している。具体的には、基準画素アドレスＢＰＡＤの値は、台形画像部ＣＦａの左端位置（例えばＬＡＤ＝７０におけるＰＡＤ＝４０の位置）の画素では０であり、台形画像部ＣＦａの右端位置（例えばＬＡＤ＝７０におけるＰＡＤ＝６３９の位置）の画素では５９９である。一方、フレームメモリ１２０に与えられる読出画素アドレスＭＰＡＤの値は、台形画像部ＣＦａの左端位置（ＬＡＤ＝７０では、ＰＡＤ＝４０）の画素では０であり、台形画像部ＣＦａの右端位置（ＬＡＤ＝７０では、ＰＡＤ＝６３９）の画素では６９８である。従って、液晶ディスプレイパネルの画素アドレスＰＡＤと読出画素アドレスＭＰＡＤとは、フレームメモリ１２０に記憶されている原画像ＭＦの各ライン中の各画素と、台形画像部ＣＦａの各ライン中の各画素との対応関係を示していると考えることができる。
【０１０２】
開始画素アドレスＳＴＡ（図８）以上の画素アドレスＰＡＤが水平補正制御回路１９０に入力されると、画素アドレス制御信号ＰＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、画素アドレスＰＡＤが１つ増加する毎に基準画素アドレスＢＰＡＤも０から順に１ずつ増加する。そして、終了画素アドレスＥＤＡよりも大きい画素アドレスＰＡＤが水平補正制御回路１９０に入力されると、第１の画素アドレス制御信号ＰＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、画素アドレスＰＡＤが増加しても基準画素アドレスＢＰＡＤは変化しない。図９の例では、画素アドレスＰＡＤ＝４０より基準画素アドレスＢＰＡＤの増加が開始され画素アドレスＰＡＤ＝６３９で基準画素アドレスＢＰＡＤの更新が停止する（ＢＰＡＤ＝５９９）。なお、ＲＳＰＡＤは、基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算した結果を整数化した値であり、図９の例では、ＲＳＰＡＤが求められる。０，１，２，３，４，５，７，８，９，…のように変化する。
【０１０３】
第２の画素アドレス制御信号ＰＡＤＣ２は、除算結果ＲＳＰＡＤがその前の除算結果から＋２増加した値となったときにＨレベルとなり、それ以外のときはＬレベルとなる。すなわち、水平補正制御回路１９０は、基準画素アドレスが更新される度に、基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算して、その除算結果ＲＳＰＡＤが前回の除算結果から２つ増加した場合には、第２の画素アドレス制御信号ＰＡＤＣ２をＨレベルに変化させる。一方、除算結果ＲＳＰＡＤが前回の除算結果から＋１増加した場合には、画素アドレス制御信号ＰＡＤＣ２をＬレベルに変化させる。図８の例では、基準画素アドレスＢＰＡＤが６の場合に画素アドレス制御信号ＰＡＤＣ２がＨレベルになっていることが解る。
【０１０４】
読出画素アドレスＭＰＡＤは、画素アドレス制御信号ＰＡＤＣ２がＬレベルになっている場合には＋１増加し、Ｈレベルになっている場合には＋２増加する。従って、ＭＰＡＤはＲＳＰＡＤと同じ値を示している。
【０１０５】
画素アドレスＰＡＤが０からＳＴＡ（＝４０）までの間は画素アドレス制御信号ＰＡＤＣ１はＬレベルを維持し、基準ラインアドレスＢＰＡＤ、読出画素アドレスＭＰＡＤも０のままで変化しない。このとき、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨはＬレベルを維持し、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。
【０１０６】
画素アドレスＰＡＤがＳＴＡ以上（ＰＡＤ≧４０）でＥＤＡ以下（ＰＡＤ≦６３９）の間では、第１の画素アドレス制御信号ＰＡＤＣ１および第１の画素セレクト信号ＤＳＰＨがＨレベルに保たれるとともに、基準画素アドレスＢＰＡＤが画素アドレスＰＡＤの更新に応じて変化し、読出画素アドレスＭＰＡＤが画素アドレス発生回路２０２（図３）から出力される。フレームメモリ１２０から読出画素アドレスＭＰＡＤの変化０，１，２，３，４，５，７，９，…に応じて画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４，ＤＰ５，ＤＰ７，ＤＰ９，…が読み出され、画像信号ＲＶ１として水平補正回路１７２に入力される。第２のセレクト信号ＳＥＬＨは、画素アドレス制御信号ＰＡＤＣ２と同じである。第２のセレクト信号ＳＥＬＨがＬレベルである場合には、セレクタ１９８ではＢ入力端子に入力されている画像信号ＶＰａが選択されて出力画像信号ＲＶ２として出力される。すなわち、読出画素アドレスＭＰＡＤが０から＋１ずつ変化しているときは、これに応じてフレームメモリ１２０から読み出された画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，…が選択されて出力画像信号ＲＶ２として出力される。
【０１０７】
一方、画素アドレス制御信号ＰＡＤＣ２がＨレベルに変化したときは、第２の画素セレクト信号ＳＥＬＨもＬレベルからＨレベルに変化する。セレクタ１９８ではＡ入力端子に入力されている画像信号ＶＰａｂが選択されて出力画像信号ＲＶ２として出力される。すなわち、１画素飛ばして読み出された画像信号ＶＰａ（７画素目の画像データＤＰ７）とその１画素前に読み出された画像信号ＶＰｂ（１画素目の画像データＤＰ５）とを平均した信号（（ＤＰ５＋ＤＰ７）／２）が出力画像信号ＲＶ２として出力される。この画像信号ＶＰａｂは、読出ラインアドレスが１画素飛ばされることによって欠落したその間の画素の画像データを補間するために、欠落前後の画素の画像信号を平均した信号である。すなわち、図３に示す画素バッファ１９２、加算器１９４、乗算器１９６、およびセレクタ１９８は、画素の欠落により発生する画像の不連続性を緩和するフィルタ回路としての機能を有している。
【０１０８】
画素アドレスＰＡＤがＥＤＡ（＝６３９）よりも大きくなると、画素アドレス制御信号ＰＡＤＣ１はＨレベルからＬレベルに変化し、基準ラインアドレスＢＰＡＤ、読出画素アドレスＭＰＡＤは更新が停止される。このとき、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨもＬレベルのままとなり、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。
【０１０９】
なお、画素アドレス発生回路２０２における読出画素アドレスＭＰＡＤの更新を、上述のように第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２のレベルに応じて制御する代わりに、画素アドレス発生回路２０２内において独自に読出画素アドレスＭＰＡＤの更新を制御することも可能である。この場合には、画素アドレス発生回路２０２内に、水平補正制御回路１９０とほぼ同様の回路を設けて、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２と等価な信号を生成するようにすればよい。特に、水平補正率ＦＲＳＸが０．５よりも小さい場合には、読出画素アドレスＭＰＡＤ（除算結果ＲＳＰＡＤ）が２以上変化する場合があり、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２に応じて上述のように画素アドレス発生回路２０２において読出画素アドレスＭＰＡＤを発生することは困難である。このような場合には、水平補正制御回路１９０に画素アドレス発生回路を備えるようにすることが好ましい。
【０１１０】
図１０は、水平補正回路１７２の動作を示すタイミングチャートである。図１０（ａ）は画素アドレスＰＡＤを示し、図１０（ｃ）は基準画素アドレスＢＰＡＤを示している。図１０（ｂ）は第１の画素アドレス制御信号ＰＡＤＣ１を、図１０（ｄ）は第２の画素アドレス制御信号ＰＡＤＣ２を示している。図１０（ｅ）は読出画素アドレスＭＰＡＤを示している。図１０（ｆ）に示す読出制御信号ＭＰＲ＃は、フレームメモリ１２０における読み出しを許可する信号であり、書込／読出制御回路１４６からフレームメモリ１２０に供給されている。この信号ＭＰＲ＃は負論理であり、Ｌレベルの時にのみ画像信号の読み出しが許可される。
【０１１１】
図１０（ａ）〜（ｃ）に示すように、画素アドレスＰＡＤが１つずつ増加して開始画素アドレスＳＴＡ（＝４０）になるまでは第１の画素アドレス制御信号ＰＡＤＣ１はＬレベルのままで、基準画素アドレスＢＰＡＤは０から変化しない。画素アドレスＰＡＤが開始画素アドレスＳＴＡ以上となって第１の画素アドレス制御信号ＰＡＤＣ１がＨレベルに変化すると、基準画素アドレスＢＰＡＤも画素アドレスＰＡＤの変化に応じて１つずつ増加する。基準画素アドレスＢＰＡＤの変化に応じて図１０（ｅ）に示す読出画素アドレスも１つずつ増加する。但し、図１０（ｄ）に示す第２の画素アドレス制御信号ＰＡＤＣ２がＨレベルのときは、読出画素アドレスＭＰＡＤは２つ増加する。なお、これらのアドレスの変化は、図１０（ｍ）に示すドットクロック信号ＤＣＬＫ３に同期して実行される。そして、図１０（ｆ）に示す読出制御信号ＭＰＲ＃がＬレベルの間に、図１０（ｇ）に示すようにフレームメモリ１２０（図１）から読出画素アドレスＭＰＡＤに応じた画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４，ＤＰ５，ＤＰ７，ＤＰ９，…が画像信号ＶＰａとして水平補正回路１７２（図３）に入力され、セレクタ１９８に入力される。また、画素バッファ１９２（図３）からは、１画素前の画像信号ＶＰｂが出力され、セレクタ１９８に入力される。さらに、画像信号ＶＰａおよび画像信号ＶＰｂとが加算平均されて図１０（ｉ）に示すＶＰａｂが作成される。そして、この画像信号ＶＰａｂがセレクタ１９８に入力される。
【０１１２】
図１０（ｊ）に示す第１の画素セレクト信号ＤＳＰＨは、図１０（ｂ）に示す第１の画素アドレス制御信号ＰＡＤＣ１の変化に合わせて変化する。第１の画素セレクト信号ＤＳＰＨがＬレベルの間は、セレクタ１９８では黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。第１の画素セレクト信号ＤＳＰＨがＨレベルに変化後において、図１０（ｋ）に示す第２の画素セレクト信号ＳＥＬＨがＬレベルの間は、セレクタ１９８では画像信号ＶＰａが選択されて出力画像信号ＲＶ２として出力される。一方、第２の画素セレクト信号ＳＥＬＨがＨレベルの間、すなわち、第２の画素アドレス制御信号ＰＡＤＣ２がＨレベルに変化して読出画素アドレスＭＰＡＤが２つ増加したときは、セレクタ１９８では画像信号ＶＰａｂが選択されて出力画像信号ＲＶ２として出力される。
【０１１３】
このように、図３に示す水平補正回路１７２では、水平補正制御回路１９０において算出された水平方向台形歪補正パラメータ（図８、図９）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図４）の各ラインの各画素に対して原画像ＭＦ（図４）のどの画素を対応させるかを決定して出力することができる。しかも、この算出に用いられる（９）式〜（１１）式の各計算式において、台形歪補正のためにユーザが調整しなければならない水平補正パラメータは傾きθ１Ｘ、θ２Ｘのみなので、容易に調整が可能である。また、傾きθ１Ｘ，θ２Ｘをそれぞれ独立に設定することができるので、上下方向にあおり角が発生しているときのみならず、左右方向にあおり角が発生し、発生する台形歪の形状が左右対称でないような場合にも台形歪を補正することが可能である。なお、台形歪の形状が左右対称であるときは、θ１Ｘ＝θ２Ｘとすればよく、共通の１つの傾きθＸを用いて台形歪を補正することもできる。
【０１１４】
次に、図３に示す垂直補正回路１７０の動作について説明する。垂直補正制御回路１８０には、表示画像領域ＩＦのラインアドレス、すなわち、液晶パネル１２６の垂直方向のラインアドレスＬＡＤが書込／読出制御回路１４６（図２）から入力される。また、制御条件レジスタ１５８（図２）に格納されている垂直補正率ＫＲＳＹが与えられる。垂直補正制御回路１８０は、このラインアドレスＬＡＤと垂直補正率ＫＲＳＹとに応じて、後述する演算を行って第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶと、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２とを生成する。第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶは、セレクタ１８８に供給される。第１、第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２は、ラインアドレス発生回路２００に供給される。
【０１１５】
ラインアドレス発生回路２００は、供給された第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に基づいてメモリ１２０に書き込まれている原画像ＭＦの読出アドレスを生成し、原画像ＭＦの読出しを実行する。
【０１１６】
水平補正回路１７２から出力された１ライン分の画像信号ＶＬａはラインバッファ１８２に格納される。ラインバッファ１８２に格納された画像信号は、次のラインの画像信号が水平補正回路１７２から供給される時にラインバッファ１８２から読み出される。従って、ラインバッファ１８２から読み出される画像信号ＶＬｂは、水平補正回路１７２から与えられている画像信号ＶＬａよりも１ライン手前の画像信号である。加算器１８４は、水平補正回路１７２から供給された画像信号ＶＬａと、ラインバッファ１８２から読み出された画像信号ＶＬｂとを加算し、加算された画像信号には、乗算器１８６において１／２が乗じられる。乗算器１８６から出力される画像信号ＶＬａｂは、水平補正回路１７２から与えられた画像信号ＶＬａと、その１ライン手前の画像信号ＶＬｂとを平均したものである。この平均化された画像信号ＶＬａｂは、セレクタ１８８のＡ入力端子に入力される。セレクタ１８８のＢ入力端子には、水平補正回路１７２から与えられた画像信号ＶＬａがそのまま入力されている。また、セレクタ１８８のＣ入力端子には、黒レベル信号ＶＢＬＫが入力されている。セレクタ１８８は、第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶのレベルに従って、入力された３つの画像信号ＶＬａｂ，ＶＬａ，ＶＢＬＫのいずれか一つを選択して出力する。
【０１１７】
図１１は、垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。ここで、ＬＡＤは液晶パネル１２６の垂直方向のラインアドレスを示し、ＢＬＡＤは台形画像部ＣＦａ（図４（Ｂ））の上端位置から下に向かって、１ずつ順次増加する基準ラインアドレスを示し、ＯＦＦＬＡＤは基準ラインアドレスＢＬＡＤと実際にフレームメモリ１２０に与えられる読出ラインアドレスＭＬＡＤとの差（オフセットラインアドレス）を示している。ＬＡＤＣ１およびＬＡＤＣ２はラインアドレス発生回路２００に供給される第１，第２のラインアドレス制御信号を示し、ＤＳＰＶ，ＳＥＬＶはセレクタ１８８に供給される第１，第２のラインセレクト信号を示している。ＲＶ２は水平補正回路１７２から出力される画像データが原画像ＭＦのどのラインに対応しているかを示し、ＲＶ３はセレクタ１８８から出力される画像データが原画像ＭＦのどのラインに対応しているかを示している。
【０１１８】
基準ラインアドレスのインクリメントが開始されるラインアドレスＬＡＤ（開始ラインアドレスＳＴＬＡＤ）の値は、垂直補正率ＫＲＳＹおよび表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹに基づいて下式（１２ａ），（１２ｂ）によって算出される。
【０１１９】
【数１２】
【０１２０】
また、オフセットラインアドレスＯＦＦＬＡＤは、例えば下式（１３）によって算出される。
【０１２１】
【数１３】
【０１２２】
なお、オフセットラインアドレスＯＦＦＬＡＤを求める計算式に用いられる関数は、（ＬＡＤ−ＳＴＬＡＤ）＝０のときに０となり、（ＬＡＤ−ＳＴＬＡＤ）＝（ＫＳＳＹ−１）のときに１となるような任意の単調な関数を利用することができ、三角関数だけでなく、指数関数等の他の関数を利用することができる。上方向へのあおり投写によって発生する垂直方向の歪は、画像の上側ほど大きく拡大され、投写スクリーン上に表示される画像のライン密度は、画像の上側ほど小さく、画像の下側ほど大きい。従って、台形画像ＣＦａの小さい方の底辺に対応する原画像ＭＦのライン数は多く、大きい方の底辺に対応する原画像ＭＦのライン数は小さくなることが好ましい。オフセットラインアドレスＯＦＦＬＡＤは、台形画像ＣＦａの各ラインと原画像ＭＦの各ラインとが上記関係を満足するように設定されている。
【０１２３】
読出ラインアドレスＭＬＡＤは、基準ラインアドレスＢＬＡＤとオフセットラインアドレスＯＦＦＬＡＤとに基づいて下式（１４）から算出される。
【０１２４】
【数１４】
【０１２５】
ここで、ＲＳＹは、原画像ＭＦの垂直ライン数ＭＥＭＹに対する表示画像領域ＩＦの垂直ライン数ＩＭＧＹの比である垂直拡大／縮小率を示している。本例では、図４に示すようにＲＳＹ＝１である。垂直拡大／縮小率ＲＳＹについては後述する。
【０１２６】
図４（Ｂ）から解るように台形画像部ＣＦａは４３０本のラインを有している。図１１に示す基準ラインアドレスＢＬＡＤは、台形画像部ＣＦａの４３０本の各ラインの番号を示している。すなわち、基準ラインアドレスＢＬＡＤの値は、台形画像部ＣＦａの上端位置（ＬＡＤ＝７０）のラインでは０であり、台形画像部ＣＦａの下端位置（ＬＡＤ＝４９９）のラインでは４２９である。一方、フレームメモリ１２０に与えられる読出ラインアドレスＭＬＡＤの値は、台形画像部ＣＦａの上端位置（ＬＡＤ＝７０）のラインでは０であり、台形画像部ＣＦａの下端位置（ＬＡＤ＝４９９）のラインでは４９９である。従って、液晶ディスプレイパネルのラインアドレスＬＡＤと読出ラインアドレスＭＬＡＤとは、フレームメモリ１２０に記憶されている原画像ＩＭの各ラインと、台形画像部ＣＦａの各ラインとの対応関係を示していると考えることができる。また、オフセットアドレスＯＦＦＬＡＤは、補完画像部ＣＦｂの上端における７０本分の高さを、台形画像部ＣＦａの４３０本のラインの中のどの位置で吸収するかを示している。
【０１２７】
開始ラインアドレスＳＴＬＡＤ（＝７０）以上のラインアドレスＬＡＤが垂直補正制御回路１８０に入力されると、ラインアドレス制御信号ＬＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、ラインアドレスＬＡＤが１つ増加する毎に基準ラインアドレスＢＬＡＤも０から順に１ずつ増加する。ラインアドレスＬＡＤが０からＳＴＬＡＤまでの間では、ラインアドレス制御信号ＬＡＤＣ１はＬレベルを維持し、基準ラインアドレスＢＬＡＤと、オフセットラインアドレスＯＦＦＬＡＤと、読出ラインアドレスＭＬＡＤとは、いずれも０ラインのままで変化しない。このとき、第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶはＬレベルを維持し、セレクタ１８８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ３として出力される。
【０１２８】
ラインアドレスＬＡＤがＳＴＬＡＤ以上（ＬＡＤ≧７０）のときは、第１のラインアドレス制御信号ＬＡＤＣ１および第２のラインセレクト信号ＤＳＰＶがＨレベルに保たれる。このとき、基準ラインアドレスＢＬＡＤがラインアドレスＬＡＤの変化に応じて０から順に１ずつ変化し（１２）式〜（１４）式により読出ラインアドレスＭＬＡＤが算出される。
【０１２９】
但し、図３の回路では、ラインアドレス発生回路２００は、（１２）式〜（１４）式を用いる代わりに、垂直補正制御回路１８０から与えられるラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて読出ラインアドレスＭＬＡＤを以下のように更新する。オフセットラインアドレスＯＦＦＬＡＤが一つ前のラインアドレスＬＡＤにおけるオフセットラインアドレスＯＦＦＬＡＤの値から変化しないときは、ラインアドレス制御信号ＬＡＤＣ２はＬレベルを維持し、読出ラインアドレスＭＬＡＤは基準ラインアドレスＢＬＡＤの変化に応じて１ずつ変化する。一方、オフセットラインアドレスＯＦＦＬＡＤが変化したときは、ラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化する。ラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化したときは、ラインアドレス発生回路２００（図３）は読出ラインアドレスＭＬＡＤを＋２増加させる。図１１では、例えば、ラインアドレスＬＡＤが７１から７２に変化すると、オフセットラインアドレスＯＦＦＬＡＤが０から１に変化する。このとき、ラインアドレス制御信号ＬＡＤＣ２はＨレベルに変化し、読出ラインアドレスＭＬＡＤは１から３に変化する。
【０１３０】
水平補正回路１７２からは、読出ラインアドレスＭＬＡＤの変化０，１，３，４，…に応じて画像データＤＬ０，ＤＬ１，ＤＬ３，ＤＬ４…が出力画像信号ＲＶ２として垂直補正回路１７０に入力される。ここで、読出ラインアドレスＭＬＡＤが１ずつ順に変化している場合には、第２のセレクト信号ＳＥＬＶはＬレベルを維持し、セレクタ１８８ではＢ入力端子に入力されている画像信号ＶＬａが選択されて出力画像信号ＲＶ３として出力される。一方、読出ラインアドレスＭＬＡＤが＋２変化する場合には、第２のセレクト信号ＳＥＬＶはＨレベルに変化し、セレクタ１８８ではＡ入力端子に入力されている画像信号ＶＬａｂが選択されて出力画像信号ＲＶ３として出力される。すなわち、１ライン飛ばして読み出された画像信号ＶＬａ（３ライン目の画像データＤＬ３）とその１ライン前に読み出された画像信号ＶＬｂ（１ライン目の画像データＤＬ１）とを加重平均した信号が出力画像信号ＲＶ３として出力される。この画像信号ＶＬｂは、読出ラインアドレスが１ライン飛ばされることによって欠落したその間のラインの画像データを補間するために、欠落前後のラインの画像信号を平均した信号である。すなわち、図３に示すラインバッファ１８２、加算器１８４、乗算器１８６、およびセレクタ１８８は、ラインの欠落を緩和するフィルタ回路としての機能を有している。
【０１３１】
なお、ラインアドレス発生回路２００における読出ラインアドレスＭＬＡＤの更新を、上述のように第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２のレベルに応じて制御する代わりに、ラインアドレス発生回路２００内において独自に読出ラインアドレスＭＬＡＤの更新を制御することも可能である。この場合には、ラインアドレス発生回路２００内に、垂直補正制御回路１８０とほぼ同様の回路を設けて、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２と等価な信号を生成するようにすればよい。特に、垂直方向の補正率ＫＲＳＹが０．５よりも小さい場合には、読出ラインアドレスＭＬＡＤ（オフセットラインアドレスＯＦＦＬＡＤ）が２以上変化する場合があり、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて上述のようにラインアドレス発生回路２００において読出ラインアドレスＭＬＡＤを発生することは困難である。このような場合には、垂直補正制御回路１８０にラインアドレス発生回路を備えるようにすることが好ましい。
【０１３２】
図１２は、垂直補正回路１７０の動作を示すタイミングチャートである。図１２（ａ）はフレームメモリ１２０におけるラインアドレスＬＡＤを示し、図１２（ｃ）は基準ラインアドレスＢＬＡＤを示している。図１２（ｂ）は第１のラインアドレス制御信号ＬＡＤＣ１を、図１２（ｄ）は第２のラインアドレス制御信号ＬＡＤＣ２を示している。図１２（ｅ）は読出ラインアドレスＭＬＡＤを示している。図１２（ｆ）に示す読出制御信号ＭＬＲ＃は、フレームメモリ１２０における読み出しを許可する信号であり、書込／読出制御回路１４６からフレームメモリ１２０に供給されている。この信号ＭＬＲ＃は負論理であり、Ｌレベルの時にのみ画像信号の読み出しが許可される。また、図３に示すラインバッファ１８２も、この信号ＭＬＲ＃と同様な信号が入力され、フレームメモリ１２０からの読出とほぼ同じタイミングでラインバッファ１８２に対する画像信号の入力および出力が実行される。
【０１３３】
図１２（ａ）〜（ｃ）に示すように、ラインアドレスＬＡＤが１つずつ増加して開始ラインアドレスＳＴＬＡＤ（＝７０）になるまでは第１のラインアドレス制御信号ＬＡＤＣ１はＬレベルのままで、基準ラインアドレスＢＬＡＤは０から変化しない。ラインアドレスＬＡＤが開始ラインアドレスＳＴＬＡＤ以上となって第１のラインアドレス制御信号ＬＡＤＣ１がＨレベルに変化すると、基準ラインアドレスＢＬＡＤもラインアドレスＬＡＤの変化に応じて０から１ずつ増加する。基準ラインアドレスＢＬＡＤの変化に応じて図１２（ｅ）に示す読出ラインアドレスも１ずつ増加する。但し、図１２（ｄ）に示す第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルのときは、読出ラインアドレスＭＬＡＤは２増加する。なお、これらのアドレスの変化は、図１２（ｍ）に示す同期信号ＨＳＹＮＣ３に同期して実行される。そして、図１２（ｆ）に示す読出制御信号ＭＬＲ＃がＬレベルの間に、図１２（ｇ）に示すようにフレームメモリ１２０（図１）から読出ラインアドレスＭＬＡＤに応じた画像データＤＬ０，ＤＬ１，ＤＬ３…が読み出され、水平補正回路１７２を介して画像信号ＲＶ２として垂直補正回路１７０（図３）に入力される。画像信号ＲＶ２は、画像信号ＶＬａとしてセレクタ１８８およびラインバッファ１８２に入力される。また、ラインバッファ１８２（図３）への画像信号ＶＬａの入力とほぼ同時に、ラインバッファ１８２からは１ライン前の画像信号ＶＬｂが出力され、セレクタ１８８に入力される。さらに、画像信号ＶＬａおよび画像信号ＶＬｂが加算平均されて図１２（ｉ）に示すＶＬａｂが作成される。そして、この画像信号ＶＬａｂがセレクタ１８８に入力される。
【０１３４】
図１２（ｊ）に示す第１のラインセレクト信号ＤＳＰＶは、図１２（ｂ）に示す第１のラインアドレス制御信号ＬＡＤＣ１の変化に合わせて変化する。第１のラインセレクト信号ＤＳＰＶがＬレベルの間は、セレクタ１８８では黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ３として出力される。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後において、図１２（ｋ）に示す第２のラインセレクト信号ＳＥＬＶがＬレベルの間は、セレクタ１８８では画像信号ＶＬａが選択されて出力画像信号ＲＶ３として出力される。一方、第２のラインセレクト信号ＳＥＬＶがＨレベルの間、すなわち、第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化して読出ラインアドレスＭＬＡＤが２つ増加したときは、セレクタ１８８では画像信号ＶＬａｂが選択されて出力画像信号ＲＶ３として出力される。
【０１３５】
このように、図３に示す垂直補正回路１７０では、垂直補正制御回路１８０において決定された垂直方向の補正パラメータ（図１１）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図４）の各ラインに対して原画像ＭＦ（図４）のどのラインを対応させるかを決定することができる。しかも、この決定に用いられる（６）式〜（８）式の各計算式において、あおり投写によって発生する歪画像を補正するためにユーザが調整しなければならないパラメータは垂直補正率ＫＳＲＹのみであり、従来に比べて容易に調整が可能である。
【０１３６】
なお、上記垂直補正回路１７０では、垂直補正率ＫＳＲＹに応じて歪補正画像ＣＦのうち黒画像とする領域（ライン数ＫＳＹの領域）を台形画像部ＣＦａの上側に設ける場合を例に説明しているが、この領域を下に設けるようにしてもよい。
【０１３７】
また、上記垂直補正回路１７０、水平補正回路１７２の動作説明では、拡大／縮小率ＲＳＸ＝１，ＲＳＹ＝１として説明しているが、もちろん拡大／縮小率ＲＳＸ，ＲＳＹを０〜１の範囲で設定することもできる。例えば、図２に示したように縮小／フィルタ回路１４４を介さずにフレームメモリに書き込まれるような画像信号ＤＶ３、例えば、ＣＰＵ１３０に接続されたバスを介して書き込まれるような画像信号は、液晶パネル１２６の表示サイズ、すなわち、表示画像領域ＩＦ（図４）よりも大きいサイズの画像である場合がある。このような場合には、縮小率ＲＳＸ，ＲＳＹを対応する値に設定することによりフレームメモリ１２０に書き込まれた画像を表示画像領域ＩＦのサイズに縮小することも可能である。すなわち、台形歪補正回路１５２は、縮小／フィルタ回路としての機能も有している。また、原画像ＭＦが表示画像領域ＩＦよりも小さい画像である場合には、拡大／縮小率ＲＳＸ＝１，ＲＳＹ＝１として、台形歪補正回路１５２において歪補正画像を生成し、拡大／フィルタ回路１５４において歪補正後の画像を拡大するようにすればよい。
【０１３８】
また、縮小／フィルタ回路１４４において、垂直補正率ＫＲＳＹに応じて画像を縮小することにより垂直方向の補正を行い、台形歪補正回路１５２において水平方向の補正のみを行うようにすることもできる。
【０１３９】
また、上述の説明では、図４（Ｂ）に示すように、歪補正画像ＣＦを構成する画像ＣＦａが画像の上端縁側の幅が縮小されるような台形画像である場合を例に説明している。上限逆の形状をした台形画像の場合には、（９）式の代わりに以下の式を用いれば良い。
【０１４０】
【数１５】
【０１４１】
上記説明のように、台形歪補正回路１５２においては、ユーザが容易に設定可能な垂直補正率ＫＲＳＹと、傾きθ１Ｘ，θ２Ｘとに応じて、あおり投写によって発生する歪画像を補正するための歪補正画像を生成することができる。また、傾きθ１Ｘ，θ２Ｘはそれぞれ独立に設定できるので、左右対称形の歪画像だけでなく、左右非対称な歪画像も補正可能である。
【０１４２】
なお、上記実施例では、欠落ラインの補間処理は、欠落ラインの前後のラインを用いて行われているが、欠落ラインと、欠落ラインに隣接する１本のラインあるいは２本のラインを用いて補間を行うようにしてもよい。欠落画素の補間処理も同様である。なお、欠落ラインや欠落画素そのものを用いて補間処理を行いたい場合には、表示速度の２倍以上の速度でフレームメモリ１２０から画像を読み出して補間処理を実行する。このときには、台形歪補正回路１５２に、２倍の速度で読み出された画像信号を表示速度でラッチするラッチ回路、すなわち、バッファ回路を設ければよい。また、垂直補正制御回路１８０や水平補正制御回路１９０における読出アドレスの生成方法が異なるが、基本的には上述した台形歪補正回路１５２の処理と同様である。
【０１４３】
以上の説明からわかるように、第１実施例においては、ビデオプロセッサ１２２が本発明の画像補正部に相当する。また、水平補正回路１７２が第１の補正部に相当し、垂直補正回路１７０が第２の補正部に相当する。
【０１４４】
Ｂ．第２実施例：
第２実施例としての画像処理装置の各構成は、第１実施例の画像処理装置１００と同じである。第１実施例と第２実施例の違いは、台形歪補正のための歪補正画像を生成する処理内容にある。以下では、第２実施例における歪補正画像を生成する処理内容について説明する。
【０１４５】
Ｂ−１．歪補正画像の概要：
図１３は、第２実施例における歪補正処理の手順を示す説明図である。まず、図１３（Ａ）に示すように、原画像ＭＦの全体を、縮小／フィルタ回路１４４（図３）において縮小し、図１３（Ｂ）に示す縮小画像ＭＦａを作成する。なお、原画像ＭＦは、第１実施例において図４に示したものと同じであり、水平方向の幅ＯＲＧＸ（＝ＩＭＧＹ）が７００画素で、垂直方向の高さＯＲＧＹ（＝ＩＭＧＹ）が５００ラインである。縮小画像ＭＦａの水平方向の幅は、台形画像ＣＦ１ａの台形の上底と下底の短い方の長さに等しく設定される。また、縮小画像ＭＦａの原画像ＭＦに対する垂直方向の縮小率は、垂直補正率ＫＲＳＹの２乗に設定される。なお、この縮小率については後述する。従って、図１３（Ｂ）の例では、フレームメモリ１２０に書き込まれた縮小画像ＭＦａの水平方向の幅ＭＥＭＸは６００画素であり、垂直方向の高さＭＥＭＹは３７０ラインである。縮小／フィルタ回路１４４で得られた縮小画像Ｍａは、フレームメモリ１２０に書き込まれる。次に、図１３（Ｃ）に示すように、台形歪補正回路１５２（図３）において、縮小画像ＭＦａを、台形画像部ＣＦ１ａ’の左端縁および右端縁の傾き（θ１Ｘ’ ０．１１），（θ２Ｘ’ ０．１６）に応じた水平拡大率ＦＲＳＸ’で各水平ライン毎に拡大する。さらに、図１３（Ｄ）に示すように、全体の垂直拡大率（ＫＲＳＹ’ １．１６）で垂直方向を拡大することにより、歪補正画像ＣＦ１の台形画像部ＣＦ１ａを得る。ここで、垂直方向の拡大は、上方向のあおり投写によって、表示画像の下部側に比べて上部側が大きく拡大されるのを補正するように、縮小画像ＭＦａの上部側を基準に下部側を大きく拡大するように行われる。
【０１４６】
ここで、傾きθ１Ｘ’，θ２Ｘ’は、図１３（Ｃ）に示すように縮小画像画像ＭＦａを水平方向にのみ拡大補正する場合における台形画像部ＣＦ１ａの左端縁および右端縁の傾きを示している。傾きθ１Ｘ’，θ２Ｘ’は、下式（１６ａ），（１６ｂ）により求められる。あるいは、傾きθ１ｘ’，θ２Ｘ’を直接設定するようにしてもよい。
【０１４７】
【数１６】
【０１４８】
図１３（Ｄ）の台形画像部ＣＦ１ａに応じてスクリーン上に投写される投写画像は、ほぼ矩形の正画像となる。すなわち、台形画像部ＣＦ１ａの上底部分は、下底部分よりも光学的におおきな拡大率で拡大されて投写表示される。一方、台形画像部ＣＦ１ａの下底部分は、水平補正時（図１３（Ｂ）→（Ｃ））に、上底部よりも大きな拡大率で電子的に拡大されている。このような光学的拡大と電子的拡大とを合わせて考えると、投写画像の上端部と下端部は、縮小画像ＭＦａの上端部と下端部が互いにほぼ等しい総合的な拡大率で水平方向にそれぞれ拡大されて投写表示されているということができる。従って、投写画像の各部は、縮小画像ＭＦａが総合的（電子的／光学的）にほぼ一定の拡大率で拡大されたものである。このように、第２実施例では、投写画像の各部がほぼ一定の拡大率で水平方向にそれぞれ拡大されて投写表示されるので、第１実施例に比べて投写画像内での画像品質をより均一にすることができるという利点がある。
【０１４９】
Ｂ−２．台形歪補正回路１５２の動作：
第２実施例においても台形歪補正回路１５２の動作は第１実施例と基本的に同じであるが、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータの処理内容が異なっている。以下では、第２実施例において第１実施例と異なる水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータの処理内容について説明する。
【０１５０】
図１４は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図であり、図１３（Ｂ）に示す縮小画像ＭＦａ（ＭＥＭＸ＝６００画素，ＭＥＭＹ＝３７０ライン）と、図１３（Ａ）に示す原画像ＭＦ（ＯＲＧＸ＝７００画素，ＯＲＧＹ＝５００ライン）に等しい表示画像領域ＩＦ（ＩＭＧＸ＝７００画素，ＩＭＧＹ＝５００ライン）と、傾きθ１Ｘ’ ０．１１と、傾きθ２Ｘ’ ０．１６とに基づいて計算された各ラインごとのパラメータを示している。図１４のパラメータは、第１実施例における図８のパラメータと基本的に同じである。但し、図８のＦＲＳＸが表示画像領域ＩＦの前画素数ＩＭＧＸと、原画像ＭＦの水平方向の画像が表示される領域の画素数との比（水平補正率）を示しているのに対して、図１４のＦＲＳＸ’は縮小画像ＭＦａの水平方向の画素数ＭＥＭＸと、台形画像部ＣＦ１ａの画素数、すなわち縮小画像ＭＦａの水平方向の画像が表示される領域の画素数との比（水平拡大率）を示している。
【０１５１】
水平補正制御回路１９０（図３）は、第２実施例においても第１実施例（図８）と同様に、第１のラインセレクト信号ＤＳＰＶおよびラインアドレスＬＡＤに基づいて求められた基準ラインアドレスＢＬＡＤ＊にしたがって、読出ラインアドレスＭＬＡＤ＊を求める。さらに、傾きθ１Ｘ’，θ２Ｘ’と、縮小画像ＭＦａの垂直方向のライン数ＭＥＭＹと、表示画像領域ＩＦの水平画素数ＩＭＧＸと、読出ラインアドレスＭＬＡＤ＊とに基づいて、開始画素アドレスＳＴＡおよび終了画素アドレスＥＤＡが下式（１７ａ），（１７ｂ）によって算出される。
【０１５２】
【数１７】
【０１５３】
また、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、原画像ＭＦの水平画素数ＭＥＭＸとに基づいて、縮小画像ＭＦａに対する台形画像部ＣＦ１ａの水平拡大率ＦＲＳＸ’、すなわち、原画像ＭＦの各水平ラインごとの水平拡大率が下式（１８）によって計算される。
【０１５４】
【数１８】
【０１５５】
第１のラインセレクト信号ＤＳＰＶは、第１実施例と同様に、図１３（Ｄ）の上端のＫＳＹライン分の間はＬレベルに保たれ、黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として水平補正回路１７２（図３）から出力される。また、第１のラインセレクト信号ＤＳＰＶがＬレベルの間は図１４に示す読出ラインアドレスＭＬＡＤ＊は０から変化せず、（１７）式，（１８）式に基づいて計算される各パラメータの値も変化しない。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後は読出ラインアドレスＭＬＡＤ＊の変化に応じて各パラメータの値が計算される。
【０１５６】
上記のように、傾きθ１Ｘ’に基づいて開始画素アドレスＳＴＡを、また、傾きθ２Ｘ’に基づいて終了画素アドレスＥＤＡを、それぞれ独立して求めることができ、縮小画像ＭＦａ（図１３（Ｂ））の各ラインの画像を表示画像領域ＩＦ（図４）の対応するライン中のどれだけの画素に表示するかを決定するための水平拡大率ＦＲＳＸ’を求めることができる。
【０１５７】
図１５は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝３９９（図１４参照）の場合を例に示す説明図である。図１５に示すパラメータは、第１実施例における図９に示すパラメータと同じである。ここでは、各パラメータのうち処理内容の異なるパラメータについてのみ説明する。
【０１５８】
第２の画素アドレス制御信号ＰＡＤＣ２は、除算結果ＲＳＰＡＤがその前の除算結果と同じ値となったときにＨレベルとなり、それ以外のときはＬレベルとなる。すなわち、水平補正制御回路１９０は、基準画素アドレスが更新される度に、基準画素アドレスＢＰＡＤを水平拡大率ＦＲＳＸ’で除算して、その除算結果ＲＳＰＡＤが前回の除算結果と同じ場合には、第２の画素アドレス制御信号ＰＡＤＣ２をＨレベルに変化させる。一方、除算結果ＲＳＰＡＤが前回の除算結果から＋１増加した場合には、画素アドレス制御信号ＰＡＤＣ２をＬレベルに変化させる。図１５の例では、基準画素アドレスＢＰＡＤが５の場合に画素アドレス制御信号ＰＡＤＣ２がＨレベルになっていることが解る。
【０１５９】
読出画素アドレスＭＰＡＤは、第１の画素アドレス制御信号ＰＡＤＣ１がＨレベルである間においてのみ、その値が変化するように設定される。このとき、読出画素アドレスＭＰＡＤは、画素アドレス制御信号ＰＡＤＣ２がＨレベルからＬレベルに変化した場合を除いて＋１増加し、ＨレベルからＬレベルに変化した場合には増加しない。図１５では、例えば、基準画素アドレスＢＰＡＤが４，５において、除算結果ＲＳＰＡＤは４のまま変化せず、基準画素アドレスＢＰＡＤが５においてＬレベルからＨレベルに変化し、基準画素アドレスＢＰＡＤが６においてＨレベルからＬレベルに変化する。従って、基準画素アドレスＢＰＡＤが５から６に変化しても読出画素アドレスＭＰＡＤは５のまま変化しない。
【０１６０】
図１６は、垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。図１６のパラメータは、第１実施例における図１１のパラメータと同じである。ここでは、各パラメータのうち処理内容の異なるパラメータについてのみ説明する。
【０１６１】
基準ラインアドレスのインクリメントが開始されるラインアドレスＬＡＤ（開始ラインアドレスＳＴＬＡＤ）の値は、垂直補正率ＫＲＳＹおよび表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹに基づいて下式（１９ａ），（１９ｂ）によって算出される。
【０１６２】
【数１９】
【０１６３】
また、オフセットラインアドレスＯＦＦＬＡＤは、例えば下式（２０ａ）〜（２０ｃ）によって算出される。
【０１６４】
【数２０】
【０１６５】
読出ラインアドレスＭＬＡＤは、基準ラインアドレスＢＬＡＤとオフセットラインアドレスＯＦＦＬＡＤとに基づいて下式（２１）から算出される。
【０１６６】
【数２１】
【０１６７】
オフセットアドレスＯＦＦＬＡＤは、原画像ＭＦと台形画像部ＣＦ１ａとのライン数の差分を、台形画像部ＣＦ１ａの４３０本のラインの中のどの位置で吸収するかを示し、あおり投写によって発生する垂直方向の拡大歪を補正するように設定される。
【０１６８】
但し、図３の回路では、第１実施例において説明したと同様に、ラインアドレス発生回路２００は、（１９）式〜（２１）式を用いる代わりに、垂直補正制御回路１８０から与えられる第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて読出ラインアドレスＭＬＡＤを更新する。
【０１６９】
第２のラインアドレス制御信号ＬＡＤＣ２は、オフセットラインアドレスＯＦＦＬＡＤが一つ前のラインアドレスＬＡＤにおけるオフセットラインアドレスＯＦＦＬＡＤの値に対して変化したときは、ラインアドレス制御信号ＬＡＤＣ２はＬレベルを維持し、読出ラインアドレスＭＬＡＤは、第１のラインアドレス制御信号ＬＡＤＣ１がＨレベルである間においてのみ、その値が変化するように設定される。このとき、読出ラインアドレスＭＬＡＤは、ラインアドレス制御信号ＬＡＤＣ２がＨレベルからＬレベルに変化した場合を除いて＋１増加し、ＨレベルからＬレベルに変化した場合には増加しない。図１６では、例えば、基準ラインアドレスＢＬＡＤの１８０から１８１への変化すると、オフセットラインアドレスＯＦＦＬＡＤが１２から１３へ変化し、第２のラインアドレス制御信号ＬＡＤＣ２がＬレベルからＨレベルに変化する。そして、基準ラインアドレスＢＬＡＤの１８１から１８２へ変化すると、オフセットラインアドレスＯＦＦＬＡＤは１３を維持し、第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルからＬレベルに変化する。従って、基準ラインアドレスＢＬＡＤが１８１から１８２に変化しても読出ラインアドレスＭＬＡＤは１６９のまま変化しない。
【０１７０】
なお、水平補正回路１７２および垂直補正回路１７０の動作タイミングは、図９および図１１に示した第１実施例のタイミングチャートと同様であるので説明を省略する。
【０１７１】
図１７は、歪補正画像ＣＦ１と投写された表示画像との関係を垂直方向に着目して示す説明図である。第１実施例においては、図１７（Ａ−１）に示すように垂直方向に５００ラインを有する原画像ＭＦを垂直方向に縮小して、図１７（Ａ−２）に示すように歪補正画像ＣＦを作成し、この歪補正画像ＣＦを投写して、図１７（Ａ−３）に示すようにほとんど歪のない表示画像を得る。歪補正画像ＣＦのラインアドレスが９９，１９９，２９９，３９９，４９９の各ラインには原画像ＭＦのラインアドレスが３７，１６１，２８１，３９４，４９９の各ラインが対応する。そして、表示画像のラインアドレスが３７〜１６１，１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間には、それぞれ歪補正画像ＣＦのラインアドレスが９９〜１９９，１９９〜２９９，２９９〜３９９，３９９〜４９９の各ライン間の画像が表示される。従って、表示画像のラインアドレスが３７〜１６１の間の１２４本の表示ライン上には、歪補正画像ＣＦの１００ライン分の画像が表示されるので、この部分における実質的なライン密度ＫＬは約０．８１（１００／１２４）である。同様に、表示画像のラインアドレスが１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間における実質的なライン密度ＫＬは、それぞれ約０．８３，０．８９，０．９５である。このように、第１実施例では、表示画像における実質的なライン密度が垂直方向の位置に応じてかなり大きく変化し、この結果、表示画像の上部と下部における垂直方向の実質的な解像度が大きく変化する。
【０１７２】
一方、第２実施例においては、図１７（Ａ−１）と同じ垂直方向に５００ラインを有する原画像ＭＦを図１７（Ｂ−１）に示すように縮小し、縮小された画像ＭＦａを垂直方向に拡大して、図１７（Ｂ−２）に示すように歪補正画像ＣＦ１を作成し、この歪補正画像ＣＦ１を投写して、図１７（Ｂ−３）に示すようにほとんど歪のない表示画像を得る。歪補正画像ＣＦ１のラインアドレスが９９，１９９，２９９，３９９，４９９の各ラインには縮小画像ＭＦａのラインアドレスが２９，１２２，２０９，２９０，３６９の各ラインが対応する。歪補正画像ＣＦ１のラインアドレスが９９〜１９９の間の１００本のラインは、縮小画像ＭＦａの９３本のラインが拡大されたものなので、この部分の実質的なライン数ＭＬは９３本である。同様に、歪補正画像ＣＦ１の１９９〜２９９，２９９〜３９９，３９９〜４９９の各ライン間の実質的なライン数ＭＬ（すなわち縮小画像ＭＦａのライン数）は、それぞれ８７，８１，７９本である。従って、表示画像のラインアドレスが３７〜１６１の間の１２４本の表示ライン上には、実質的なライン数ＭＬが９３本である歪補正画像ＣＦ１の１００ライン分の画像が表示されるので、この部分における実質的なライン密度ＫＬは約０．７５（９３／１２４）である。同様に、表示画像のラインアドレスが１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間には、実質的なライン数ＭＬが８７，８１，７９本である画像がそれぞれ表示されるので、これらの部分における実質的なライン密度ＫＬは、それぞれ約０．７３，０．７２，０．７５である。このように、第２実施例では、第１実施例に比べて各ライン間の実質的なライン密度ＫＬの変化が小さくい。従って、第２実施例は、第１実施例に比べて表示画像の上部と下部における垂直方向の実質的な解像度の変化を小さくすることができるので、投写表示される画像の垂直方向の画像品質をより均一にすることができるという利点がある。
【０１７３】
なお、上方向へのあおり投写によって発生する垂直方向の歪は、画像の上側ほど大きく拡大され、投写スクリーン上に表示される画像のライン密度は、画像の上側ほど小さく、画像の下側ほど大きい。従って、台形画像ＣＦ１ａの小さい方の底辺に対応する原画像ＭＦの実質的なライン数は多く、大きい方の底辺に対応する原画像ＭＦの実質的なライン数は少なくなることが好ましい。
【０１７４】
また、前述したように、第２実施例は、第１実施例に比べて水平方向の画像品質もより均一にすることができるという利点がある。従って、第２実施例は、第１実施例に比べてあおり投写によって表示される画像の品質をより均一にできるという利点がある。
【０１７５】
なお、垂直拡大率ＫＲＳＹ’は、上述のように垂直上方向のあおり投写によって発生する表示画像の下部側よりも上部側のライン密度が低くなるライン密度の変化を補正するように設定することが好ましい。そこで、本実施例では、垂直拡大率ＫＲＳＹ’は、垂直補正率ＫＲＳＹの逆数に相当する拡大率に設定し、縮小画像ＭＦａを縮小画像ＭＦａの上部側を基準に上部側から下部側により大きく拡大するように、原画像ＭＦを縮小して縮小画像ＭＦａを生成している。この代わりに、図１３（Ｄ）に示す補完画像部ＣＦ１ｂの垂直ライン数ＫＳＹに等しいライン数だけ縮小画像を垂直方向に拡大して台形画像部ＣＦ１ａを生成できるように、縮小画像ＭＦａの垂直ライン数を決定するようにしてもよい。すなわち、垂直拡大率ＫＲＳＹ’が１以上に設定されるように、縮小画像ＭＦａのライン数を歪補正画像ＣＦ１の有効画像部ＣＦ１ａのライン数以下になるように設定すればよい。
【０１７６】
なお、上記理由による垂直方向の解像度の低下の画像品質に対する影響はあまり顕著ではないので、垂直拡大利率ＫＲＳＹ’を１として、台形歪補正回路１５２における垂直方向の拡大処理を行わないようにしてもよい。また、垂直方向の歪補正を第１実施例と同様にしてもよい。すなわち、原画像ＭＦを水平方向にのみ縮小した画像を縮小画像ＭＦａとする。そして、水平方向の歪補正は、上記のように、縮小画像ＭＦａを拡大することにより行い、垂直方向の歪補正は、あおり投写による画像の拡大を打ち消すように縮小するようにしてもよい。
【０１７７】
上述のように、第２実施例においても図３に示す水平補正回路１７２では、水平補正制御回路１９０において算出された水平方向台形歪補正パラメータ（図１４、図１５）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図１２）の各ラインの各画素に対して原画像ＭＦ（図１３）のどの画素を対応させるかを決定して出力することができる。しかも、この算出に用いられる（１７）式，（１８）式の各計算式において、台形歪補正のためにユーザが調整しなければならない水平補正パラメータは傾きθ１Ｘ’，θ２Ｘ’、すなわち、傾きθ１Ｘ，θ２Ｘのみである。従って、容易に調整が可能である。また、傾きθ１ｘ’，θ２ｘ’をそれぞれ独立に設定することができるので、上下方向にあおり角が発生しているときのみならず、左右方向にあおり角が発生し、発生する台形歪の形状が左右対称でないような場合にも対応可能である。なお、台形歪の形状が左右対称であるときは、θ１Ｘ＝θ２Ｘとすればよく、共通の１つの傾きθＸを用いて台形歪を補正することもできる。
【０１７８】
また、垂直補正制御回路１８０においても、決定された垂直方向の補正パラメータ（図１６）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図１２）の各ラインに対して原画像ＭＦ（図１３）のどのラインを対応させるかを決定することができる。しかも、この決定に用いられる（１９）式〜（２１）式の各計算式において、あおり投写によって発生する歪画像を補正するためにユーザが調整しなければならないパラメータは、第１実施例と同様に垂直補正率ＫＳＲＹのみであり、従来に比べて容易に調整が可能である。
【０１７９】
さらに、上記第２実施例においては、原画像ＭＦを、一旦縮小し、縮小画像ＭＦａを台形画像部ＣＦ１ａの左端縁および右端縁の傾きに応じた水平拡大率で各水平ライン毎に拡大することにより歪補正画像ＣＦ１の台形画像部ＣＦ１ａを生成している。これにより、投写画像の上部側と下部側における各画像品質をほぼ均一にすることができる。
【０１８０】
また、上記第２実施例における垂直補正回路１７０、水平補正回路１７２の動作説明では、水平拡大／縮小率ＲＳＸ＝１，垂直拡大／縮小率ＲＳＹ＝１として説明しているが、もちろん拡大／縮小率ＲＳＸ，ＲＳＹを１以上の範囲で設定することもできる。例えば、原画像ＭＦが歪補正画像ＣＦ１の台形画像部ＣＦ１ａの上底部水平画素数よりも小さい場合がある。このような場合には、拡大／縮小率ＲＳＸ，ＲＳＹを対応する値に設定することによりフレームメモリ１２０に書き込まれた画像を表示画像領域ＩＦのサイズに拡大することも可能である。このような場合には、台形歪補正回路１５２においては台形歪補正のための拡大処理のみを行い、拡大／縮小率ＲＳＸ，ＲＳＹに対応する拡大は、拡大／フィルタ回路１５４において行うようにすればよい。なお、上述したように、台形歪補正回路１５２は、水平拡大率ＦＲＳＸ’および垂直拡大率ＫＲＳＹ’に応じて縮小画像ＭＦａを拡大処理する回路であり、拡大／フィルタ回路としての機能も有している。従って、水平拡大率ＦＲＳＸ’,垂直拡大率ＫＲＳＹ’にそれぞれ水平拡大／縮小率ＲＳＸ，垂直拡大／縮小率ＲＳＹを乗算した値を水平拡大率ＦＲＳＸ’,垂直拡大率ＫＲＳＹ’とすることにより、拡大／フィルタ回路１５４を省略することも可能である。
【０１８１】
また、台形歪補正回路１５４を、縮小／フィルタ回路１４４と書込／読出制御回路１４６との間に設けることにより、歪補正処理後の画像をフレームメモリ１２０に書込むようにすることも可能である。
【０１８２】
以上の説明からわかるように、第２実施例においては、ビデオプロセッサ１２２が本発明の画像補正部に相当し、縮小／フィルタ回路１４４および台形歪補正回路１５２が第１の補正部に相当する。また、縮小／フィルタ回路１４４が縮小部に相当し、水平補正回路１７２が水平補正部に相当し、垂直補正回路１７０が垂直補正部に相当する。
【０１８３】
本発明においては、ユーザが容易に設定可能な垂直補正パラメータとしての垂直補正率ＫＲＳＹと、水平補正パラメータとしての傾きθ１Ｘ，θ２Ｘ、あるいは左上端／右上端補完画素数ＸＳＴ，ＸＥＤとに応じて、あおり投写によって発生する歪画像を補正するための歪補正画像を生成することができる。また、水平補正パラメータは、画像の左側と右側でそれぞれ独立に設定できるので、左右対称形の歪画像だけでなく、左右非対称な歪画像も補正可能である。さらに、第２実施例においては、歪補正画像の生成において台形歪に応じて発生する解像度の変化を抑制し、画像品質の低下を抑制することができる。
【０１８４】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１８５】
（１）上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【０１８６】
（２）上記実施例では、台形歪補正時のラインの欠落や画素の欠落の緩和に対して、画像データの加重平均処理によって実現していたが、加重平均処理以外の種々の補間処理を使用して、画像の欠落の緩和を実現することも可能である。補間処理としては、例えば幾何平均や直線補間、非直線補間などの種々の処理を利用できる。
【０１８７】
（３）上記実施例では、光変調手段として液晶ライトバルブ（液晶パネル）を用いた投写型表示装置の画像処理装置を例に説明しているが、液晶ライトバルブと同様に２次元に配列された配列画素を有するもの、例えばプラズマディスプレイ等に適用可能である。また、ＣＲＴを用いたものにも適用可能である。
【０１８８】
（４）上記実施例では、左右の補正量を表す水平補正パラメータとしてそれぞれ独立した２つのパラメータ（例えば、θ１Ｘ，θ２Ｘ）を用いた例を示しているが、左右の補正量が対称である場合には、共通する１つの水平補正パラメータ（例えば、傾きθ１Ｘまたはθ２Ｘの一方に相当する傾きθＸ）に基づいて歪補正を行うことができる。
【図面の簡単な説明】
【図１】この発明の実施例としての画像処理装置の全体構成を示すブロック図。
【図２】ビデオプロセッサ１２２内の構成を示すブロック図である。
【図３】台形歪補正回路１５２の内部構成を示すブロック図である。
【図４】フレームメモリ１２０に書き込まれた原画像ＭＦと、液晶パネル１２６に与えられるべき画像のサイズを示す表示画像領域ＩＦと、台形歪補正回路１５２によって補正されて実際に液晶パネル１２６に与えられる歪補正画像ＣＦの例について示す説明図である。
【図５】台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。
【図６】台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。
【図７】歪補正処理の手順を示す説明図である。
【図８】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。
【図９】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝７０の場合を例に示す説明図である。
【図１０】水平補正回路１７２の動作を示すタイミングチャートである。
【図１１】垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。
【図１２】垂直補正回路１７０の動作を示すタイミングチャートである。
【図１３】第２実施例における歪補正処理の手順を示す説明図である。
【図１４】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。
【図１５】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝５４９の場合を例に示す説明図である。
【図１６】垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。
【図１７】歪補正画像ＣＦと投写された表示画像との関係を垂直方向に着目して示す説明図である。
【図１８】従来の投写型表示装置における投写画像の様子を示す説明図である。
【図１９】画像を電気的に処理して補正する方式について示す説明図である。
【符号の説明】
２０…投写型表示装置
３０…スクリーン
１１０…第１のビデオセレクタ
１１２…ＡＤ変換器
１１４…第２のビデオセレクタ
１１６…ビデオデコーダ
１２０…フレームメモリ
１２２…ビデオプロセッサ
１２４…液晶ディスプレイ駆動回路
１２６…液晶ディスプレイパネル
１３０…ＣＰＵ
１３２…リモコン制御部
１３４…リモコン
１４２…データセレクタ
１４４…縮小／フィルタ回路
１４６…書込／読出制御回路
１４８…調整画面表示回路
１５０…第３のビデオセレクタ
１５２…台形歪補正回路
１５４…拡大／フィルタ回路
１５６…画像調整回路
１５８…制御条件レジスタ
１６０…第１の書込クロック生成回路
１６２…第２の書込クロック生成回路
１６４…読出クロック生成回路
１７０…垂直補正回路
１７２…水平補正回路
１８０…垂直補正制御回路
１８２…ラインバッファ
１８４…加算器
１８６…乗算器
１８８…セレクタ
１９０…水平補正制御回路
１９２…画素バッファ
１９４…加算器
１９６…乗算器
１９８…セレクタ
２００…ラインアドレス発生回路
２０２…画素アドレス発生回路
【発明の属する技術分野】
この発明は、投写型画像表示装置において、画像をあおり投写させた場合に発生する画像の歪みを補正する技術に関する。
【０００２】
【従来の技術】
図１８は、従来の投写型表示装置における投写画像の様子を示す説明図である。投写型表示装置２０は、光源から入射された光を液晶ライトバルブ（液晶パネル）などの光変調手段によって画像信号に基づいて変調し、液晶ライトバルブから射出された変調光を投写光学系を介してスクリーン３０上に結像させて投写するものが一般的である。すなわち、このような投写型表示装置は、液晶ライトバルブに表示された画像をスクリーン３０上に拡大表示する。
【０００３】
図１８（Ａ）に示すように、投写型表示装置２０の光軸２０ｃとスクリーン３０の中心位置の法線３０ｎとが一致するように投写型表示装置２０を配置した場合には、スクリーン３０上に投写された画像３２は、液晶ライトバルブに与えられた画像信号に応じた画像と相似な歪のない画像（以下、正画像とも呼ぶ）となる（図１８（Ｂ））。しかし、このような配置にした場合には、例えばユーザとスクリーンとの間に投写型表示装置が存在しているときには、ユーザが投写画像を観察する場合に投写型表示装置が邪魔になるという問題が発生する。
【０００４】
そこで、例えば、図１８（Ｃ）に示すように、投写型表示装置２０を、図１８（Ａ）に示す位置よりも低い位置（高い位置でもよい）に配置し、投写型表示装置２０の光軸２０ｃとスクリーン３０の法線３０ｎとのなす角（以下、「あおり角」と呼ぶ。）θｐが０度以上となるように傾けて配置することが一般的である。このように所定のあおり角を有して配置された投写型表示装置による画像の投写は、一般に「あおり投写」と呼ばれている。しかし、あおり投写となるように投写型表示装置を配置した場合にスクリーン３０上に投写される画像３４には、図１８（Ｄ）に示すように、画像３２よりも垂直上方向に拡大され、かつ画像の上端縁側で水平方向に拡大された台形形状となる台形歪（「キーストーン歪」、「あおり歪」とも呼ばれる。）が発生する。以下、スクリーン上に表示された台形形状の画像を歪画像とも呼ぶ。なお、投写型画像表示装置が高い位置に配置された場合は、画像の下端縁側で水平方向に拡大された台形歪が発生する。この台形歪は、あおり角θｐが大きくなるほど大きくなる。
【０００５】
このような台形歪は、光学的に補正したり、画像を電気的に処理して補正することができる。図１９は、画像を電気的に処理して台形歪を補正する方式について示す説明図である。図１９（Ａ）は、あおり投写の場合にスクリーン３０上に投写された画像３４（歪画像）と、あおり投写でない場合にスクリーン３０上に投写された画像３２（正画像）とを画像の下端縁側を基準に示している。歪画像３４の歪を除去して、正画像３２と相似な画像３４’（図１９（Ｂ））となるようにするためには、あおり投写でない場合にスクリーン３０上に投写される画像が図１９（Ｂ）に破線で示された補正画像３２’となるように、画像信号を液晶ライトバルブに与えるようにすればよい。すなわち、歪画像３４とは逆の形状に歪ませた画像部分３２’ａに対応する画像信号を液晶ライトバルブに与えるようにすればよい。なお、以下ではこの画像部分３２’ａを「有効画像部分」と呼び、これ以外の画像部分３２’ｂ（斜線で示す）を「無効画像部分」と呼ぶ。
【０００６】
ここで、液晶ライトバルブは、２次元に複数配列された画素を有し、各画素には投写させたい画像を表す画素信号が与えられて、入射される光を変調する。従って、液晶ライトバルブの各画素のすべてに画素信号を与える必要がある。そこで、補正画像３２’のうち、有効画像部分３２’ａに対応する液晶ライトバルブの画素には表示させたい画像に対応した画素信号を与え、無効画像部分３２’ｂの画素には、何も表示しない領域とするために黒を表す画素信号を与える。あおり投写の場合に、この補正画像３２’に対応する画像信号が液晶ライトバルブに与えられると、スクリーン３０上に投写される画像は、歪画像３４ではなく、画像３２にほぼ相似な歪のない画像（正画像）３４’とすることができる。
【０００７】
このような補正の方式の一例として、特開平８−９８１１９号公報に記載されているものがある。この補正の方式は、あおり角θｐに基づいて、あおり投写においてスクリーン３０上に投写された画像３４’内の任意の画素ＦＰ’（図１９（Ｂ））の位置と、補正画像３２’内の対応する画素ＦＰ（図１９（Ｂ））の位置との関係から、補正画像３２’の有効画像部分３２’ａと無効画像部分３２’ｂとを求める方式である。なお、投写された画像３４’内の任意の画素ＦＰ’の位置と、補正画像３２’内の対応する画素ＦＰの位置との関係は、以下の式で示される。
【０００８】
【数５】
ここで、パラメータＹｂは、投写された画像３４’内の下端縁から画素ＦＰ’の位置までの垂直方向の距離を示している。パラメータＸｂは、投写された画像３４’内の左端縁から画素ＦＰ’の位置までの水平方向の距離を示している。パラメータＶｎは、補正画像３２’内の下端縁から画素ＦＰの位置までの垂直方向の距離を示している。パラメータｈｎは、補正画像３２’内の左端縁から画素ＦＰの位置までの水平方向の距離を示している。また、パラメータＶｍは、補正画像３２’内の有効画像部分３２’ｂの下端と上端との距離を示している。パラメータＬは、投写型表示装置２０内の投写レンズからスクリーン３０までの距離を示している。パラメータθｐは垂直方向のあおり角、すなわち、投写型表示装置２０の光軸２０ｃとスクリーン３０の法線３０ｎとの垂直方向のなす角を示している。
【００１０】
上記式（５ａ），（５ｂ）から、垂直方向のあおり投写においてスクリーン３０上に台形歪のない画像３４’を投写させる場合に、画像３４’の各画素の画素信号を液晶ライトバルブのどの配列画素に与えればよいかを決定することができる。
【００１１】
【発明が解決しようとする課題】
上記従来例は、水平面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致し、垂直面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致せず、あおり角θｐを有する場合、すなわち、左右対称な台形歪が発生する場合の補正方式の例を示している。しかし、実際には、水平面内において投写型表示装置２０の光軸２０ｎとスクリーン３０の法線３０ｎとが一致しないような場合、すなわちスクリーン３０に対して投写型表示装置２０が左右に傾いて配置される場合もある。このような場合に、発生する台形歪は、左右非対称な形状となる。このような場合には、上記従来例の技術では歪をうまく補正することができない。
【００１２】
また、上記式（５ａ），（５ｂ）は、垂直方向のあおり角θｐ以外に、投写型表示装置２０（投写レンズ）と、スクリーン３０との距離Ｌにも依存するが、この距離Ｌは、使用環境によって変化するパラメータである。上記式（５ａ），（５ｂ）を利用するためには、個々の使用環境で、距離Ｌを求めて設定しなくてはならないので、実際には式（５ａ），（５ｂ）を利用して台形歪を適切に補正するのは困難であるという問題があった。
【００１３】
この発明は、従来技術における上述の課題を解決するためになされたものであり、スクリーン上に画像をあおり投写する場合に発生する画像歪を容易に補正することができる技術を提供することを目的とする。
【００１４】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明の第１の画像処理装置は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、
前記画像補正部は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正部を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正部は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、ことを特徴とする。
【００１５】
本発明の第１の画像処理装置によれば、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータである、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きに基づいて、あおり投写による水平方向の画像歪を容易に補正することができる。なお、画像形成部は、ＣＲＴのような画像表示手段だけでなく、ライトバルブや空間光変調器等の光変調手段を含む。ライトバルブとしては、例えば、液晶パネルが挙げられる。また空間光変調器としては、例えば、画素に応じて配置された鏡面素子における反射を利用したものが挙げられる。
【００１７】
また、歪補正画像の左側の補正量と右側の補正量とを独立して設定することができれば、水平方向の画像歪が左右非対称な場合でも容易に補正することができる。
【００１８】
また、前記第１の補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記原画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備えることが好ましい。
【００１９】
上記構成によれば、不連続画素の存在による画像の劣化を緩和することができる。
【００２０】
また、前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記原画像の各ラインとの第２の対応関係を決定し、前記第２の対応関係に基づいて前記原画像から前記歪補正画像を作成する第２の補正部を備えることが好ましい。
【００２１】
この構成によれば、垂直補正パラメータを適切に設定することにより、上下方向に発生する画像歪を容易に補正することができる。
【００２２】
ここで、前記第２の対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記原画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が少なくなるような関係である、ことが好ましい。
【００２３】
このようにすれば、簡単に第２の対応関係を決定することができる。
【００２４】
なお、前記第２の対応関係は、以下に示す式により決定することができる。
【００２５】
【数６】
【００２６】
また、前記第２の補正部は、
前記歪補正画像の前記表示ライン領域内のラインに対して、前記原画像に基づいた補間フィルタ処理を行うラインフィルタ処理部を備えることが好ましい。
【００２７】
このようにすれば、不連続ラインの存在による画像の劣化を緩和することができる。
【００２８】
本発明の第２の画像処理装置は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、
前記画像補正部は、
前記原画像を縮小して縮小画像を生成する縮小部と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正部と、を備えることを特徴とする。
【００２９】
第２の画像処理装置においても、左側と右側の歪の補正量をあらわす水平補正パラメータに基づいて、あおり投写による水平方向の画像歪を容易に補正することができる。さらに、縮小画像を１以上の拡大率で拡大することにより歪補正画像を作成するので、歪補正画像の水平方向の解像度をほぼ一定とすることができる。
【００３０】
ここで、前記縮小画像の水平幅は、前記歪補正画像の中の略台形形状の有効画像部分の最小の水平幅に等しくすればよい。
【００３１】
また、前記水平補正パラメータは、前記歪補正画像の左側と右側の歪の補正量を表す少なくとも２つのパラメータを含み、
前記左側と右側の歪の補正量は、それぞれ独立して設定可能であることが好ましい。
【００３２】
歪補正画像の左側の補正量と右側の補正量とを独立して設定することができれば、水平方向の画像歪が左右非対称な場合でも容易に補正することができる。
【００３３】
また、前記水平補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記縮小画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備えることが好ましい。
【００３４】
上記構成によれば、不連続画素の存在による画像の劣化を緩和することができる。
【００３５】
また、前記縮小画像の垂直方向の高さは、前記歪補正画像の中の略台形形状の有効画像部分の垂直方向の高さ以下であり、
前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記縮小画像の各ラインとの対応関係を決定し、前記対応関係に基づいて前記縮小画像を拡大して前記歪補正画像を作成する垂直補正部を備えることが好ましい。
【００３６】
この構成によれば、垂直補正パラメータを適切に設定することにより、上下方向に発生する画像歪を容易に補正することができる。さらに、表示ライン領域内の各ラインと前記縮小画像の各ラインとの対応関係に基づいて縮小画像を拡大することにより歪補正画像を作成するので、歪補正画像の水垂直方向の解像度をほぼ一定とすることができる。
【００３７】
前記対応関係は、前記画像形成部に歪のない画像が形成されたとしたときに前記スクリーン上にあおり投写される場合に発生する垂直方向の歪を打ち消すように、前記縮小画像から前記歪補正画像への垂直方向の拡大率を垂直方向の位置ごとに調整することにより、前記歪補正画像の中の略台形状の有効画像部分が作成されるように決定すればよい。
【００３８】
特に、前記対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記縮小画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が少なくなるような関係である、ことが好ましい。
【００３９】
このようにすれば、簡単に対応関係を決定することができる。
【００４０】
なお、前記対応関係は、以下に示す式により決定することができる。
【００４１】
【数７】
【００４２】
本発明の第１の画像処理方法は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正工程を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正工程は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、ことを特徴とする。
【００４３】
本発明の第２の画像処理方法は、
画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、
前記原画像を縮小して縮小画像を生成する縮小工程と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正工程と、を備えることを特徴とする。
【００４４】
本発明の第１、第２の画像処理方法によれば、上記画像処理装置と同様の作用・効果を有することができる。
【００４５】
【発明の実施の形態】
次に、本発明の実施の形態を以下に示す実施例に基づいて説明する。
【００４６】
Ａ．第１実施例：
Ａ−１．画像処理装置の全体構成：
図１は、この発明の第１実施例としての画像処理装置の全体構成を示すブロック図である。この画像処理装置１００は、第１のビデオセレクタ１１０と、ＡＤ変換器１１２と、第２のビデオセレクタ１１４と、ビデオデコーダ１１６と、フレームメモリ１２０と、ビデオプロセッサ１２２と、液晶パネル駆動回路１２４と、液晶パネル１２６と、ＣＰＵ１３０と、リモコン制御部１３２とを備えるコンピュータシステムである。
【００４７】
画像処理装置１００は、液晶プロジェクタ（液晶投写型表示装置）内に設けられており、液晶パネル１２６に形成される画像を処理するための装置である。液晶パネル１２６に形成された画像は、図示しない光学系を用いて投写スクリーン上に投写される。
【００４８】
第１のビデオセレクタ１１０には、パーソナルコンピュータから出力された複数の画像信号ＧＣＡＶ１，ＧＣＡＶ２が与えられており、ビデオプロセッサ１２２から与えられる選択信号ＳＥＬ１に応じてその中の１つが選択的に出力される。第１のビデオセレクタから出力される画像信号には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のアナログ画像信号ＡＲ１，ＡＧ１，ＡＢ１と、水平同期信号ＨＳＹＮＣ１および垂直同期信号ＶＳＹＮＣ１とが含まれている。このような画像信号は、コンポーネント画像信号と呼ばれる。
【００４９】
ＡＤ変換器１１２は、第１のビデオセレクタ１１０から出力された３つのアナログ画像信号ＡＲ１，ＡＧ１、ＡＢ１を、ＡＤ変換器１１２内の３つのＡＤ変換回路によってそれぞれデジタル画像信号ＤＲ１，ＤＧ１，ＤＢ１に変換する。なお、これらのデジタル画像信号ＤＲ１，ＤＧ１，ＤＢ１をまとめてデジタル画像信号ＤＶ１と呼ぶ場合もある。
【００５０】
第２のビデオセレクタ１１４には、ビデオレコーダやテレビなどから出力された複数のビデオ信号ＴＶＡＶ１，ＴＶＡＶ２が与えられており、ビデオプロセッサ１２２から与えられる選択信号ＳＥＬ２に応じてその中の１つが選択的に出力される。これらのビデオ信号は、輝度信号と色信号と同期信号とが重畳された画像信号で、コンポジット画像信号と呼ばれる。
【００５１】
ビデオデコーダ１１６は、第２のビデオセレクタ１１０から与えられたコンポジット画像信号から水平同期信号ＨＳＹＮＣ２および垂直同期信号ＶＳＹＮＣ２を分離するとともに、Ｒ，Ｇ，Ｂの３つのデジタル画像信号ＤＲ２，ＤＧ２，ＤＢ２に変換する。なお、これらのデジタル画像信号ＤＲ２，ＤＧ２，ＤＢ２をまとめてデジタル画像信号ＤＶ２と呼ぶ場合もある。
【００５２】
ビデオプロセッサ１２２は、フレームメモリ１２０への画像の書込みや読出しを行うためのプロセッサであり、画像の拡大・縮小、キーストーン歪（台形歪）補正、画面表示調整を行う機能を有している。ビデオプロセッサ１２２の内部構成と機能の詳細については後述する。ビデオプロセッサ１２２には、ＡＤ変換器１１２から与えられるデジタル画像信号ＤＶ１、ビデオデコーダ１１６から与えられるデジタル画像信号ＤＶ２の他に、ＣＰＵ１３０からバスを介してデジタル画像信号ＤＶ３も供給可能である。
【００５３】
フレームメモリ１２０から読み出されてビデオプロセッサ１２２で処理されたデジタル画像信号ＤＶ４は、液晶パネル駆動回路１２４に供給される。液晶パネル１２６には、このディジタル画像信号ＤＶ４に応じて画像が形成される。また、液晶パネル駆動回路１２４は、画像形成のための垂直同期信号ＶＳＹＮＣ３と水平同期信号ＨＳＹＮＣ３とを生成して他の回路に出力している。なお、垂直同期信号ＶＳＹＮＣ３および水平同期信号ＨＳＹＮＣ３を生成する回路は、液晶パネル駆動回路１２４ではなく他の回路において生成されるようにしてもよい。例えば、ビデオプロセッサ１２２に備えるようにしてもよい。なお、液晶パネル１２６が本発明の画像形成部に相当する。
【００５４】
フレームメモリ１２０からの画像信号の読み出しと、読み出された画像信号の処理とは、液晶パネル駆動回路１２４から出力された同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３に同期して行われる。一方、前述したＡＤ変換器１１２におけるサンプリングや、フレームメモリ１２０に画像信号を書き込むための処理は、第１のビデオセレクタから出力された同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１やビデオデコーダ１１６から出力された同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２に同期して行われる。これらの第１の同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１と、第２の同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２、第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３とは互いに非同期である。もちろん、第１の同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１と第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３として、互いに同期する信号を使用することも可能である。また、第２の同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２と第３の同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３として、互いに同期する信号を使用することも可能である。
【００５５】
リモコン制御部１３２は、リモコン１３４からの指令に基づいて、投写型表示装置の各部の機能を制御する。例えば、後述する画面調整や、台形歪補正等のための各種パラメータの設定をリモコン２９からの指令に基づいて行い、各部の機能を制御する。
【００５６】
Ａ−２．ビデオプロセッサ１２２の内部構成：
図２は、ビデオプロセッサ１２２内の構成を示すブロック図である。ビデオプロセッサ１２２は、データセレクタ１４２と、縮小／フィルタ回路１４４と、書込／読出制御回路１４６と、調整画面表示回路１４８と、ビデオセレクタ１５０と、台形歪補正回路１５２と、拡大／フィルタ回路１５４と、画像調整回路１５６と、制御条件レジスタ１５８と、第１の書込クロック生成回路１６０と、第２の書込クロック生成回路１６２と、読出クロック生成回路１６４とを備えている。
【００５７】
データセレクタ回路１４２は、ＡＤ変換器１１２から与えられたデジタル画像信号ＤＶ１と、ビデオデコーダ１１６から与えられたデジタル画像信号ＤＶ２とのうちのいずれか一方を選択して出力する。なお、データセレクタ１４２に与えられる選択信号は、ＣＰＵ１３０から供給される。
【００５８】
縮小／フィルタ回路１４４は、フレームメモリ１２０（図１）に書き込まれる画像を垂直および水平方向に縮小するとともに、縮小の際に欠落するラインや欠落する画素に関するフィルタリング処理を行う。例えば、供給されるデジタル画像信号（画像データ）ＤＶ１，ＤＶ２の画像が液晶パネル１２６（図１）の画像形成可能領域よりも大きい場合や、液晶パネル１２６の画像形成可能領域内の所定の部分領域に画像を形成させたい場合などに、縮小／フィルタ回路１４４に入力される画像データの縮小処理が実行される。
【００５９】
書込／読出制御回路１４６は、画像信号をフレームメモリ１２０に書き込む際やフレームメモリ１２０から読み出す際のメモリのアドレスや制御信号を生成して供給する機能を有する。
【００６０】
フレームメモリ１２０から読み出されたデジタル画像信号は、第３のビデオセレクタ１５０に入力される。第３のビデオセレクタ１５０には、調整画面表示回路１４８から出力されたもう１つのデジタル画像信号も供給されている。調整画面表示回路１４８は、液晶パネル１２６（図１）に形成される画像の表示状態（輝度、コントラスト、同期、トラッキング、色の濃さ、色合い）等をユーザが調整するためのメニュー画面を表すデジタル画像信号を生成している。第３のビデオセレクタ１５０は、調整画面表示回路１４８から供給される選択信号に応じて、入力された２つのデジタル画像信号を切り換えつつ出力する。この結果、フレームメモリ１２０から読み出されたデジタル画像信号の表す画像内に、メニュー画面が重畳された合成画像を表すデジタル画像信号が第３のビデオセレクタ１５０から出力される。なお、メニュー画面のサイズは、フレームメモリ１２０から読み出されたデジタル画像信号の表す画像のサイズに応じて調整されて出力される。
【００６１】
台形歪補正回路１５２は、あおり投写において発生する台形歪を補正するように、ビデオセレクタ１５０から出力されたデジタル画像信号（画像データ）の表す画像に、あおり投写で発生する台形歪とは逆の形状の歪を与える。なお、台形歪補正回路１５２の内部構成と動作についてはさらに後述する。
【００６２】
拡大／フィルタ回路１５４は、台形歪補正回路１５２から出力された画像データの表す画像を、液晶ディスプレイパネルの表示解像度に対応した画像となるように垂直および水平方向に拡大するとともに、拡大の際に追加されるラインや追加される画素に関するフィルタリング処理を行う。例えば、第３のビデオセレクタ１５０から出力される画像データの表す画像が液晶パネル１２６（図１）の画像形成可能領域よりも小さい場合に、拡大／フィルタ回路１５４に入力される画像データの拡大処理が実行される。
【００６３】
画像調整回路１５６は、調整画面表示回路１４８によって表示されたメニュー画面に従ってユーザが設定した表示状態となるように、拡大／フィルタ回路１５４から供給された画像信号を調整する。
【００６４】
制御条件レジスタ１５８は、画像信号をフレームメモリ１２０に書き込む際やフレームメモリ１２０から読み出す際の種々の条件を記憶するレジスタである。これらの条件は、バスを介してＣＰＵ１３０によって設定される。図２において、「＊」が付されているブロックは、制御条件レジスタ１５８に設定された条件に従って、それぞれの処理を実行する。すなわち、制御条件レジスタに登録される条件としては、データセレクタ１４２や第１，第２のビデオセレクタ１１０，１１４（図１）における選択、縮小／フィルタ回路１４４における縮小パラメータ（例えば縮小率）、拡大／フィルタ回路１５４における拡大パラメータ（例えば、拡大率）、台形歪補正回路１５２における歪補正パラメータ（例えば、あおり角）、フレームメモリ１２０の書込／読出開始位置、画像調整回路１５６における調整パラメータ等がある。
【００６５】
第１の書込クロック生成回路１６０は、ビデオセレクタ１１０（図１）から供給される水平同期信号ＨＳＹＮＣ１に従ってドットクロック信号ＤＣＬＫ１を生成する。また、第２の書込クロック生成回路１６２は、ビデオデコーダ１１６から供給される水平同期信号ＨＳＹＮＣ２に従ってドットクロック信号ＤＣＬＫ２を生成する。第１、第２の書込クロック生成回路１６０，１６２や読出クロック生成回路１６４は、図示しないＰＬＬ回路を有している。これらのＰＬＬ回路における分周比は、制御条件レジスタ１５８から与えられる。なお、図２に示す書込／読出制御回路１４６における書込処理は、フレームメモリ１２０に書き込まれる画像信号に応じて、ドットクロック信号ＤＣＬＫ１と、同期信号ＶＳＹＮＣ１，ＨＳＹＮＣ１とに同期して、あるいは、ドットクロック信号ＤＣＬＫ２と、同期信号ＶＳＹＮＣ２，ＨＳＹＮＣ２とに同期して実行される。
【００６６】
読出クロック生成回路１６４は、液晶パネル駆動回路１２４（図１）から供給される水平同期信号ＨＳＹＮＣ３に従ってドットクロック信号ＤＣＬＫ３を生成する。読出クロック生成回路１６４も、図示しないＰＬＬ回路を有している。このＰＬＬ回路における分周比も、制御条件レジスタ１５８から与えられる。なお、図２に示す書込／読出制御回路１４６における読出処理は、ドットクロック信号ＤＣＬＫ３と、同期信号ＶＳＹＮＣ３，ＨＳＹＮＣ３とに同期して実行される。
【００６７】
図３は、台形歪補正回路１５２の内部構成を示すブロック図である。台形歪補正回路１５２は、垂直補正回路１７０と、水平補正回路１７２とを備えている。なお、図３に示されているラインアドレス発生回路２００と画素アドレス発生回路２０２は、図２に示した書込／読出制御回路１４６に含まれる回路である。
【００６８】
垂直補正回路１７０は、垂直補正制御回路１８０と、ラインバッファ１８２と、加算器１８４と、乗算器１８６と、セレクタ１８８とを有している。水平補正回路１７２も、垂直補正回路１７０とほぼ同様な構成を有しており、水平補正制御回路１９０と、画素バッファ１９２と、加算器１９４と、乗算器１９６と、セレクタ１９８とを有している。但し、垂直補正回路１７０のラインバッファ１８２は１ライン分の画像信号を格納する容量を有しているのに対して、水平補正回路１７２の画素バッファ１９２は１画素分の画像信号を格納する容量を有している。ラインバッファ１８２は、入力された画素信号が１ライン分だけ遅れて出力されるように遅延させる回路である。
【００６９】
Ａ−３．歪補正画像の概要および補正パラメータの設定：
図４は、フレームメモリ１２０に書き込まれた原画像ＭＦと、液晶パネル１２６（図１）に与えられるべき画像のサイズを示す表示画像領域ＩＦと、台形歪補正回路１５２によって補正されて実際に液晶パネル１２６に与えられる歪補正画像ＣＦの例について示す説明図である。
【００７０】
原画像ＭＦは、垂直ライン数ＯＲＧＹが５００、水平画素数ＯＲＧＸが７００の解像度を有する画像であり、フレームメモリ１２０には、図４（Ａ）に示すように、同じ解像度を有する画像として書き込まれる。すなわち、フレームメモリ１２０に書き込まれた原画像ＭＦは、垂直ライン数ＭＥＭＹが５００、水平画素数ＭＥＭＸが７００の解像度を有する画像である。図４（Ｂ）に破線で示す表示画像領域ＩＦも、原画像ＭＦと同様に、垂直ライン数ＩＭＧＹが５００、水平画素数ＩＭＧＸが７００の解像度を有する画像領域である。従って、図４は、原画像ＭＦと表示画像領域ＩＦ内の画像との間の拡大／縮小率が等倍、すなわち、垂直拡大／縮小率ＲＳＹが１、水平拡大／縮小率ＲＳＸも１である例を示している。
【００７１】
歪補正画像ＣＦは、表示画像領域ＩＦ内に形成された矩形形状の画像であり、原画像ＭＦに相当する台形画像部ＣＦａと、スクリーン上になにも表示されないようにするための補完画像部ＣＦｂとを有している。補完画像部ＣＦｂ内の各画素の画像データは、黒レベルに設定されている。補完画像部ＣＦｂはスクリーン上では観察できないので、台形画像部ＣＦａを狭義の歪補正画像と呼ぶこともできる。
【００７２】
台形画像部ＣＦａの上端縁は、表示画像領域ＩＦの上端縁よりもＫＳＹ（＝ＩＭＧＹ−ＫＳＳＹ）ライン分下に存在する。この値ＫＳＹは、垂直補正率ＫＲＳＹ（＝ＫＳＳＹ／ＩＭＧＹ）に応じて決定される。ここで、ＫＳＳＹは台形画像部ＣＦａの垂直ライン数、ＩＭＧＹは表示画像領域ＩＦの垂直ライン数である。台形画像部ＣＦａの左端縁は、表示画像領域ＩＦの左端縁に対して左下点を基準に傾きθ１Ｘだけ内側に傾いており、また、右端縁は、表示画像領域ＩＦの右端縁に対して右下点を基準に傾きθ２Ｘだけ内側に傾いている。図４（Ｂ）のＸＳＴは、台形画像部ＣＦａの上端ラインを含む歪補正画像ＣＦのラインにおける台形画像部ＣＦａの左側の補完画像部ＣＦｂの画素数（以下、左上端補完画素数と呼ぶ）を示している。ＸＥＤは、台形画像部ＣＦａの上端ラインを含む歪補正画像ＣＦのラインにおける台形画像部ＣＦａの右側の補完画像部ＣＦｂの画素数（以下、右上端補完画素数と呼ぶ）を示している。なお、後述する演算においては、傾きθ１Ｘ，θ２Ｘとしては、画像が垂直方向に補正されたときの値ＸＳＴ／（ＫＳＳＹ−１），ＸＥＤ／（ＫＳＳＹ−１）ではなく、画像が垂直方向に補正されていないときの値ＸＳＴ／（ＩＭＧＹ−１），ＸＥＤ／（ＩＭＧＹ−１）が使用される。本例の歪補正画像ＣＦは、垂直補正率ＫＲＳＹ＝０．８６、傾きθ１Ｘ ０．０８、傾きθ２Ｘ ０．１２に設定されている場合を示している。
【００７３】
垂直方向の補正パラメータである垂直補正率ＫＲＳＹと、水平方向の補正パラメータである傾きθ１Ｘ、θ２Ｘとは、全く独立して設定することができる。垂直補正率ＫＲＳＹや傾きθ１Ｘ，θ２Ｘは、ユーザによって任意に設定されて制御条件レジスタ１５８に格納されている。この垂直補正率ＫＲＳＹや傾きθ１Ｘ，θ２Ｘは、例えば、リモコン１３４（図１）に備えられた設定ボタンによって設定することができる。
【００７４】
垂直補正率ＫＲＳＹは、例えば０から１までの間の任意の値に設定することができる。設定された垂直補正率ＫＲＳＹと表示画像領域ＩＦ（図４）の垂直方向のライン数ＩＭＧＹとに基づいて、台形画像部ＣＦａの垂直方向のライン数ＫＳＳＹ（＝ＫＲＳＹ・ＩＭＧＹ）および補完画像部ＣＦｂの垂直方向のライン数ＫＳＹ（＝ＩＭＧＹ−ＫＳＳＹ）を求めることができる。なお、垂直補正率ＫＲＳＹの代わりに台形画像部ＣＦａのライン数ＫＳＳＹや補完画像部ＣＦｂのライン数ＫＳＹをパラメータとして設定するようにしてもよい。
【００７５】
水平方向の補正量、すなわち、台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘも、ユーザがそれぞれ独立に任意の値に設定することができる。あるいは、傾きθ１Ｘ，θ２Ｘの値を直接設定する代わりに、以下に説明するように、他の２つ以上のパラメータを用いて傾きθ１Ｘ、θ２Ｘを設定することが可能である。
【００７６】
図５および図６は、台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。図５（ａ）は、液晶パネル１２６の表示画面に相当する表示画像領域ＩＦと、表示画像領域ＩＦの左端縁に対する傾きθ１Ｘと右端縁に対する傾きθ２Ｘとによって決定される台形画像部ＣＦａ’とが、それらの下端が表示画像領域ＩＦの下端と一致するようにＸＹ座標系の第１象限に配置されている例を示している。なお、傾きθ１Ｘ，θ２Ｘの設定は、図５の例では、台形画像部ＣＦａ（図４）の垂直方向のライン数ＫＳＳＹ（図４（Ｂ））が表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹと等しいと仮定している。
【００７７】
ＸＹ座標上の任意の点ＫＰ（ＫＰＸ１，ＫＰＹ１）をユーザが設定したときに、この点ＫＰと表示画像領域ＩＦの左下点Ｐ０および右下点Ｐ１とを結ぶ線分ＫＰ−Ｐ０および線分ＫＰ−Ｐ１を形成できる。そこで、これらの線分ＫＰ−Ｐ０，ＫＰ−Ｐ１が、台形画像部ＣＦａ’の左端縁および右端縁上に重なるように台形画像部ＣＦａ’の傾きθ１Ｘ，θ２Ｘが決定される。このとき、傾きθ１Ｘおよび傾きθ２Ｘは、下式に示すように、点ＫＰの座標と、表示画像領域ＩＦのサイズ（垂直方向のライン数ＩＭＧＹ，水平方向の画素数ＩＭＧＸ）とによって決定される。
【００７８】
【数８】
このように、ＸＹ座標の第１象限上の点ＫＰの座標（ＫＰＸ１，ＫＰＹ１）を任意に設定することにより、任意の台形画像部ＣＦａ’に対応した傾きθ１Ｘ，θ２Ｘを設定することができる。
【００８０】
上述したように、垂直方向の補正パラメータＫＲＳＹは水平方向の補正パラメータθ１Ｘ，θ２Ｘとは全く独立して設定できる。従って、図４（Ｂ）に示すように、垂直補正率ＫＲＳＹ＝１として設定された台形画像部ＣＦａ’（破線で示された台形画像）の傾きθ１Ｘ，θ２Ｘは、垂直方向に補正された台形画像部ＣＦａ（実線で示された台形画像）の実際の傾きとは異なっている。但し、後述する補正演算では、垂直補正率ＫＲＳＹの値に関わらず、破線で示された台形画像部ＣＦａ’の傾きθ１Ｘ，θ２Ｘの値を垂直補正率ＫＲＳＹと共に使用することによって、実線で示す台形画像部ＣＦａを得ることができる。
【００８１】
なお、図５（Ａ）とは逆に、台形画像部ＣＦａの下端縁側の幅が縮小されるような形状に補正したい場合もある。このような場合には、図６に示すように表示画像領域ＩＦと、台形画像部ＣＦａ’の上端が重なるように、かつ、それらの左上点が原点となるように、ＸＹ座標系の第４象限に配置されている場合を考えればよい。この場合にも、点ＫＰのＹ座標の値が負となるだけで、図５（ａ）に示す場合と全く同様に傾きθ１Ｘ，θ２Ｘを決定することが可能である。
【００８２】
なお、傾きθ１Ｘ，θ２Ｘの代わりに、図４（Ｂ）に示す左上端補完画素数ＸＳＴおよび右上端補完画素数ＸＥＤをパラメータとして設定するようにしてもよい。但し、この場合には、パラメータＸＳＴ，ＸＥＤを、表示画像領域ＩＦの水平画素数ＩＭＧＸに対する割合で定義することが好ましい。このようにすれば、画像処理装置に複数の異なる解像度の画像が入力されても、同じあおり角で投写表示される場合には、共通の補正パラメータ値で画像の補正を行うことができる。
【００８３】
以下では、図４（Ａ）に示す原画像ＭＦを、図４（Ｂ）に示す歪補正画像ＣＦに補正する場合の台形歪補正回路１５２の動作を説明することにより、歪補正画像の生成内容について説明する。
【００８４】
Ａ−４．歪補正画像生成の概要および台形歪補正回路１５２の動作：
図７は、歪補正処理の手順を示す説明図である。歪補正処理ではまず、図７（Ａ）に示す原画像ＭＦが各水平ライン毎に傾きθ１Ｘ,θ２Ｘに応じた水平補正率ＦＲＳＸで縮小される（図７（Ｂ））。そして、水平方向に縮小された画像を垂直補正率ＫＲＳＹで縮小することによって図７（Ｃ）に示す歪補正画像ＣＦの台形画像部ＣＦａが求められる。なお、垂直方向の縮小は、上方向のあおり投写によって表示画像の下部側に比べて上部側が大きく拡大されるのを補正するように、原画像ＭＦの下部側を基準に上部側を大きく縮小するように行われる。
【００８５】
まず、図３に示す水平補正回路１７２の動作について説明する。水平補正制御回路１９０には、ラインアドレスＬＡＤと、画素アドレスＰＡＤと、第１のラインアドレス制御信号ＤＳＰＶとが入力される。ラインアドレスＬＡＤおよび画素アドレスＰＡＤは、表示画像領域ＩＦのラインアドレスおよび画素アドレス、すなわち、書込／読出制御回路１４６（図２）から出力された液晶パネル１２６の垂直方向のラインアドレスおよび水平方向の画素アドレスを示している。第１のラインアドレス制御信号ＤＳＰＶは、後述する垂直補正回路１７０の垂直補正制御回路１７０から出力される制御信号である。水平補正制御回路１９０には、制御条件レジスタ１５８（図２）に格納されている台形画像部ＣＦａの左右両端縁の傾きθ１Ｘ，θ２Ｘ（図４）が与えられる。水平補正制御回路１９０は、このラインアドレスＬＡＤおよび画素アドレスＰＡＤと、第１のラインアドレス制御信号ＤＳＰＶと、傾きθ１Ｘ，θ２Ｘとに応じて、後述する演算を行って第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨと、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２とを生成する。第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨは、セレクタ１９８に供給される。第１、第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２は、画素アドレス発生回路２０２に供給される。
【００８６】
画素アドレス発生回路２０２は、供給された第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２に基づいてフレームメモリ１２０（図２）に書き込まれている原画像ＭＦを読み出すための読出アドレスを生成し、フレームメモリ１２０に供給する。
【００８７】
フレームメモリ１２０から読み出された１画素分の画像信号ＶＰａは画素バッファ１９２に格納される。画素バッファ１９２に格納された画像信号は、次の画素の画像信号がフレームメモリ１２０から供給される時に画素バッファ１９２から読み出される。従って、画素バッファ１９２から読み出される画像信号ＶＰｂは、フレームメモリ１２０から与えられている画像信号ＶＰａよりも１画素手前の画像信号である。加算器１９４は、フレームメモリ１２０から供給された画像信号ＶＰａと、画素バッファ１９２から読み出された画像信号ＶＰｂとを加算し、加算された画像信号には、乗算器１９６において１／２が乗じられる。乗算器１９６から出力される画像信号ＶＰａｂは、フレームメモリ１２０から与えられた画像信号ＶＰａと、その１画素手前の画像信号ＶＰｂとを平均したものである。この平均化された画像信号ＶＰａｂは、セレクタ１９８のＡ入力端子に入力される。セレクタ１９８のＢ入力端子には、フレームメモリ１２０から与えられた画像信号ＶＰａがそのまま入力されている。また、セレクタ１９８のＣ入力端子には、黒レベル信号ＶＢＬＫが入力されている。セレクタ１９８は、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨのレベルに従って、入力された３つの画像信号ＶＰａｂ，ＶＰａ，ＶＢＬＫのいずれか一つを選択して出力する。
【００８８】
図８は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。ここで、ＬＡＤは液晶パネル１２６（表示画像領域ＩＦ）の垂直方向のラインアドレスである。ＤＳＰＶは、表示画像領域ＩＦの各ラインごとにフレームメモリ１２０から画像データを読み出すか画像を読み出さずに黒レベルの画像とするかを制御するための第１のラインセレクト信号を示している。ＭＬＡＤ＊は後述する原画像ＭＦの読出ラインアドレスＭＬＡＤと同じ値を示している。ＳＴＡは表示画像領域ＩＦの各ラインにおいて原画像ＭＦの画像データの表示を開始する画素アドレスを、ＥＤＡは原画像ＭＦの画像データの表示を終了する画素アドレスを示している。ＦＲＳＸは液晶パネル１２６の水平方向の全画素数（表示画像領域ＩＦの全画素数）と、原画像ＭＦの水平方向の画像が表示される領域の画素数との比を示している。
【００８９】
水平補正制御回路１９０（図３）は、第１のラインセレクト信号ＤＳＰＶおよびラインアドレスＬＡＤに基づいて読出ラインアドレスＭＬＡＤと等しいアドレス値ＭＬＡＤ＊を求める。この機能は後述するラインアドレス発生回路２００に有する機能と同様である。従って、第１のラインセレクト信号ＤＳＰＶを水平補正制御回路１９０に入力するのではなく、ラインアドレス発生回路２００から出力される読出ラインアドレスＭＬＡＤを入力するようにしてもよい。第１のラインセレクト信号ＤＳＰＶおよび読出ラインアドレスＭＬＡＤの詳細については後述する。
【００９０】
水平補正制御回路１９０は、傾きθ１Ｘ，θ２Ｘと、表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹ（液晶パネル１２６の垂直方向のライン数）と、読出ラインアドレスＭＬＡＤとに基づいて、開始画素アドレスＳＴＡおよび終了画素アドレスＥＤＡを下式（９ａ），（９ｂ）によって算出する。
【００９１】
【数９】
水平補正制御回路１９０は、さらに、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、表示画像領域ＩＦの水平画素数ＩＭＧＸとに基づいて、表示画像領域ＩＦに対する台形画像部ＣＦａの水平補正率ＫＲＳＸを下式（１０）によって計算する。
【００９３】
【数１０】
そして、フレームメモリ１２０に記憶されている原画像ＭＦの水平画素数ＭＥＭＸと、表示画像領域ＩＦの水平画素数ＩＭＧＸとの比率（縮小率ＲＳＸ＝ＩＭＧＸ／ＭＥＭＸ）と上記（１０）式で与えられる水平補正率ＫＲＳＸとに基づいて、原画像ＭＦから歪補正画像（図５（Ｂ））を得るための水平補正率ＦＲＳＸが計算される。
【００９５】
【数１１】
上記計算は、表示画像領域ＩＦの各ラインごとに実行されて、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、水平補正率ＦＲＳＸとが計算される。図８は、図４に示す原画像ＭＦ（ＭＥＭＸ＝７００画素，ＭＥＭＹ＝５００ライン）と、表示画像領域ＩＦ（ＩＭＧＸ＝７００画素，ＩＭＧＹ＝５００ライン）と、傾きθ１Ｘ ０．０８と、傾きθ２Ｘ ０．１２とに基づいて計算された各ラインごとのパラメータを示している。
【００９７】
垂直補正制御回路１８０から水平補正制御回路１９０に与えられる第１のラインセレクト信号ＤＳＰＶは、図７（Ｃ）の上端のＫＳＹライン分の間はＬレベルに保たれる。この間は、後述するように各ラインには画像が表示されないので、必ずしも画像信号をフレームメモリ１２０から読み出す必要はない。そこで、水平補正制御回路１９０は第１のラインセレクト信号ＤＳＰＶがＬレベルの間は第１の画素セレクト信号ＤＳＰＨをＬレベルとし、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。また、第１のラインセレクト信号ＤＳＰＶがＬレベルの間は図７に示す読出ラインアドレスＭＬＡＤは０から変化せず、（９）式〜（１１）式に基づいて計算される各パラメータの値も変化しない。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後はラインアドレスＬＡＤの変化に伴って、読出ラインアドレスＭＬＡＤ＊も変化し、これに応じて各パラメータの値が計算される。
【００９８】
上記のように、傾きθ１Ｘに基づいて開始画素アドレスＳＴＡを、また、傾きθ２Ｘに基づいて終了画素アドレスＥＤＡを、それぞれ独立して求めることができ、原画像ＭＦ（図４）の１ライン分の画像を表示画像領域ＩＦ（図４）の対応するライン中のどれだけの画素に表示するかを決定するための水平補正率ＦＲＳＸを求めることができる。
【００９９】
なお、図８に示したラインアドレスＬＡＤ毎の読出ラインアドレスＭＬＡＤ＊と、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、水平補正率ＦＲＳＸとは、設定された傾きθ１Ｘ,θ２Ｘおよび垂直補正率（垂直縮小率）ＫＲＳＹに基づいて、予めＣＰＵ１３０によって算出されて制御条件レジスタ１５８に記憶され、垂直補正制御回路１８０や水平補正制御回路１９０に供給されるようにしてもよい。
【０１００】
図９は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝７０（図８参照）の場合を例に示す説明図である。ここで、ＦＲＳＸは、図７（Ｂ）に示すように液晶パネル１２６の水平方向の全画素数（表示画像領域ＩＦの水平方向の全画素数）と、その中で実際に原画像ＭＦが表示される画素数との比を示している。ＰＡＤは液晶パネル１２６の水平方向の画素アドレス（表示画像領域ＩＦの水平方向の画素アドレス）を示し、ＢＰＡＤは各ライン上において台形画像部ＣＦａ（図４（Ｂ））の左端位置から右に向かって１ずつ順次増加する基準画素アドレスを示し、ＲＳＰＡＤは基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算した結果を示し、ＭＰＡＤは原画像ＭＦの読出画素アドレスを示している。また、ＰＡＤＣ１およびＰＡＤＣ２は画素アドレス発生回路２０２に供給される第１，第２の画素アドレス制御信号を示し、ＤＳＰＨ，ＳＥＬＨはセレクタ１９８に供給される第１，第２の画素セレクト信号を示している。ＲＶ１はフレームメモリ１２０から読み出される画像データが原画像ＭＦのどの画素に対応しているかを、ＲＶ２はセレクタ１９８から出力される画像データが原画像ＭＦのどの画素に対応しているかを示している。
【０１０１】
図７（Ｃ）から解るように台形画像部ＣＦａは各ラインごとに異なった画素数を有している。図９に示す基準画素アドレスＢＰＡＤは、台形画像１ライン中の各画素の番号を示している。具体的には、基準画素アドレスＢＰＡＤの値は、台形画像部ＣＦａの左端位置（例えばＬＡＤ＝７０におけるＰＡＤ＝４０の位置）の画素では０であり、台形画像部ＣＦａの右端位置（例えばＬＡＤ＝７０におけるＰＡＤ＝６３９の位置）の画素では５９９である。一方、フレームメモリ１２０に与えられる読出画素アドレスＭＰＡＤの値は、台形画像部ＣＦａの左端位置（ＬＡＤ＝７０では、ＰＡＤ＝４０）の画素では０であり、台形画像部ＣＦａの右端位置（ＬＡＤ＝７０では、ＰＡＤ＝６３９）の画素では６９８である。従って、液晶ディスプレイパネルの画素アドレスＰＡＤと読出画素アドレスＭＰＡＤとは、フレームメモリ１２０に記憶されている原画像ＭＦの各ライン中の各画素と、台形画像部ＣＦａの各ライン中の各画素との対応関係を示していると考えることができる。
【０１０２】
開始画素アドレスＳＴＡ（図８）以上の画素アドレスＰＡＤが水平補正制御回路１９０に入力されると、画素アドレス制御信号ＰＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、画素アドレスＰＡＤが１つ増加する毎に基準画素アドレスＢＰＡＤも０から順に１ずつ増加する。そして、終了画素アドレスＥＤＡよりも大きい画素アドレスＰＡＤが水平補正制御回路１９０に入力されると、第１の画素アドレス制御信号ＰＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、画素アドレスＰＡＤが増加しても基準画素アドレスＢＰＡＤは変化しない。図９の例では、画素アドレスＰＡＤ＝４０より基準画素アドレスＢＰＡＤの増加が開始され画素アドレスＰＡＤ＝６３９で基準画素アドレスＢＰＡＤの更新が停止する（ＢＰＡＤ＝５９９）。なお、ＲＳＰＡＤは、基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算した結果を整数化した値であり、図９の例では、ＲＳＰＡＤが求められる。０，１，２，３，４，５，７，８，９，…のように変化する。
【０１０３】
第２の画素アドレス制御信号ＰＡＤＣ２は、除算結果ＲＳＰＡＤがその前の除算結果から＋２増加した値となったときにＨレベルとなり、それ以外のときはＬレベルとなる。すなわち、水平補正制御回路１９０は、基準画素アドレスが更新される度に、基準画素アドレスＢＰＡＤを水平補正率ＦＲＳＸで除算して、その除算結果ＲＳＰＡＤが前回の除算結果から２つ増加した場合には、第２の画素アドレス制御信号ＰＡＤＣ２をＨレベルに変化させる。一方、除算結果ＲＳＰＡＤが前回の除算結果から＋１増加した場合には、画素アドレス制御信号ＰＡＤＣ２をＬレベルに変化させる。図８の例では、基準画素アドレスＢＰＡＤが６の場合に画素アドレス制御信号ＰＡＤＣ２がＨレベルになっていることが解る。
【０１０４】
読出画素アドレスＭＰＡＤは、画素アドレス制御信号ＰＡＤＣ２がＬレベルになっている場合には＋１増加し、Ｈレベルになっている場合には＋２増加する。従って、ＭＰＡＤはＲＳＰＡＤと同じ値を示している。
【０１０５】
画素アドレスＰＡＤが０からＳＴＡ（＝４０）までの間は画素アドレス制御信号ＰＡＤＣ１はＬレベルを維持し、基準ラインアドレスＢＰＡＤ、読出画素アドレスＭＰＡＤも０のままで変化しない。このとき、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨはＬレベルを維持し、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。
【０１０６】
画素アドレスＰＡＤがＳＴＡ以上（ＰＡＤ≧４０）でＥＤＡ以下（ＰＡＤ≦６３９）の間では、第１の画素アドレス制御信号ＰＡＤＣ１および第１の画素セレクト信号ＤＳＰＨがＨレベルに保たれるとともに、基準画素アドレスＢＰＡＤが画素アドレスＰＡＤの更新に応じて変化し、読出画素アドレスＭＰＡＤが画素アドレス発生回路２０２（図３）から出力される。フレームメモリ１２０から読出画素アドレスＭＰＡＤの変化０，１，２，３，４，５，７，９，…に応じて画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４，ＤＰ５，ＤＰ７，ＤＰ９，…が読み出され、画像信号ＲＶ１として水平補正回路１７２に入力される。第２のセレクト信号ＳＥＬＨは、画素アドレス制御信号ＰＡＤＣ２と同じである。第２のセレクト信号ＳＥＬＨがＬレベルである場合には、セレクタ１９８ではＢ入力端子に入力されている画像信号ＶＰａが選択されて出力画像信号ＲＶ２として出力される。すなわち、読出画素アドレスＭＰＡＤが０から＋１ずつ変化しているときは、これに応じてフレームメモリ１２０から読み出された画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，…が選択されて出力画像信号ＲＶ２として出力される。
【０１０７】
一方、画素アドレス制御信号ＰＡＤＣ２がＨレベルに変化したときは、第２の画素セレクト信号ＳＥＬＨもＬレベルからＨレベルに変化する。セレクタ１９８ではＡ入力端子に入力されている画像信号ＶＰａｂが選択されて出力画像信号ＲＶ２として出力される。すなわち、１画素飛ばして読み出された画像信号ＶＰａ（７画素目の画像データＤＰ７）とその１画素前に読み出された画像信号ＶＰｂ（１画素目の画像データＤＰ５）とを平均した信号（（ＤＰ５＋ＤＰ７）／２）が出力画像信号ＲＶ２として出力される。この画像信号ＶＰａｂは、読出ラインアドレスが１画素飛ばされることによって欠落したその間の画素の画像データを補間するために、欠落前後の画素の画像信号を平均した信号である。すなわち、図３に示す画素バッファ１９２、加算器１９４、乗算器１９６、およびセレクタ１９８は、画素の欠落により発生する画像の不連続性を緩和するフィルタ回路としての機能を有している。
【０１０８】
画素アドレスＰＡＤがＥＤＡ（＝６３９）よりも大きくなると、画素アドレス制御信号ＰＡＤＣ１はＨレベルからＬレベルに変化し、基準ラインアドレスＢＰＡＤ、読出画素アドレスＭＰＡＤは更新が停止される。このとき、第１，第２の画素セレクト信号ＤＳＰＨ，ＳＥＬＨもＬレベルのままとなり、セレクタ１９８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。
【０１０９】
なお、画素アドレス発生回路２０２における読出画素アドレスＭＰＡＤの更新を、上述のように第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２のレベルに応じて制御する代わりに、画素アドレス発生回路２０２内において独自に読出画素アドレスＭＰＡＤの更新を制御することも可能である。この場合には、画素アドレス発生回路２０２内に、水平補正制御回路１９０とほぼ同様の回路を設けて、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２と等価な信号を生成するようにすればよい。特に、水平補正率ＦＲＳＸが０．５よりも小さい場合には、読出画素アドレスＭＰＡＤ（除算結果ＲＳＰＡＤ）が２以上変化する場合があり、第１，第２の画素アドレス制御信号ＰＡＤＣ１，ＰＡＤＣ２に応じて上述のように画素アドレス発生回路２０２において読出画素アドレスＭＰＡＤを発生することは困難である。このような場合には、水平補正制御回路１９０に画素アドレス発生回路を備えるようにすることが好ましい。
【０１１０】
図１０は、水平補正回路１７２の動作を示すタイミングチャートである。図１０（ａ）は画素アドレスＰＡＤを示し、図１０（ｃ）は基準画素アドレスＢＰＡＤを示している。図１０（ｂ）は第１の画素アドレス制御信号ＰＡＤＣ１を、図１０（ｄ）は第２の画素アドレス制御信号ＰＡＤＣ２を示している。図１０（ｅ）は読出画素アドレスＭＰＡＤを示している。図１０（ｆ）に示す読出制御信号ＭＰＲ＃は、フレームメモリ１２０における読み出しを許可する信号であり、書込／読出制御回路１４６からフレームメモリ１２０に供給されている。この信号ＭＰＲ＃は負論理であり、Ｌレベルの時にのみ画像信号の読み出しが許可される。
【０１１１】
図１０（ａ）〜（ｃ）に示すように、画素アドレスＰＡＤが１つずつ増加して開始画素アドレスＳＴＡ（＝４０）になるまでは第１の画素アドレス制御信号ＰＡＤＣ１はＬレベルのままで、基準画素アドレスＢＰＡＤは０から変化しない。画素アドレスＰＡＤが開始画素アドレスＳＴＡ以上となって第１の画素アドレス制御信号ＰＡＤＣ１がＨレベルに変化すると、基準画素アドレスＢＰＡＤも画素アドレスＰＡＤの変化に応じて１つずつ増加する。基準画素アドレスＢＰＡＤの変化に応じて図１０（ｅ）に示す読出画素アドレスも１つずつ増加する。但し、図１０（ｄ）に示す第２の画素アドレス制御信号ＰＡＤＣ２がＨレベルのときは、読出画素アドレスＭＰＡＤは２つ増加する。なお、これらのアドレスの変化は、図１０（ｍ）に示すドットクロック信号ＤＣＬＫ３に同期して実行される。そして、図１０（ｆ）に示す読出制御信号ＭＰＲ＃がＬレベルの間に、図１０（ｇ）に示すようにフレームメモリ１２０（図１）から読出画素アドレスＭＰＡＤに応じた画像データＤＰ０，ＤＰ１，ＤＰ２，ＤＰ３，ＤＰ４，ＤＰ５，ＤＰ７，ＤＰ９，…が画像信号ＶＰａとして水平補正回路１７２（図３）に入力され、セレクタ１９８に入力される。また、画素バッファ１９２（図３）からは、１画素前の画像信号ＶＰｂが出力され、セレクタ１９８に入力される。さらに、画像信号ＶＰａおよび画像信号ＶＰｂとが加算平均されて図１０（ｉ）に示すＶＰａｂが作成される。そして、この画像信号ＶＰａｂがセレクタ１９８に入力される。
【０１１２】
図１０（ｊ）に示す第１の画素セレクト信号ＤＳＰＨは、図１０（ｂ）に示す第１の画素アドレス制御信号ＰＡＤＣ１の変化に合わせて変化する。第１の画素セレクト信号ＤＳＰＨがＬレベルの間は、セレクタ１９８では黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として出力される。第１の画素セレクト信号ＤＳＰＨがＨレベルに変化後において、図１０（ｋ）に示す第２の画素セレクト信号ＳＥＬＨがＬレベルの間は、セレクタ１９８では画像信号ＶＰａが選択されて出力画像信号ＲＶ２として出力される。一方、第２の画素セレクト信号ＳＥＬＨがＨレベルの間、すなわち、第２の画素アドレス制御信号ＰＡＤＣ２がＨレベルに変化して読出画素アドレスＭＰＡＤが２つ増加したときは、セレクタ１９８では画像信号ＶＰａｂが選択されて出力画像信号ＲＶ２として出力される。
【０１１３】
このように、図３に示す水平補正回路１７２では、水平補正制御回路１９０において算出された水平方向台形歪補正パラメータ（図８、図９）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図４）の各ラインの各画素に対して原画像ＭＦ（図４）のどの画素を対応させるかを決定して出力することができる。しかも、この算出に用いられる（９）式〜（１１）式の各計算式において、台形歪補正のためにユーザが調整しなければならない水平補正パラメータは傾きθ１Ｘ、θ２Ｘのみなので、容易に調整が可能である。また、傾きθ１Ｘ，θ２Ｘをそれぞれ独立に設定することができるので、上下方向にあおり角が発生しているときのみならず、左右方向にあおり角が発生し、発生する台形歪の形状が左右対称でないような場合にも台形歪を補正することが可能である。なお、台形歪の形状が左右対称であるときは、θ１Ｘ＝θ２Ｘとすればよく、共通の１つの傾きθＸを用いて台形歪を補正することもできる。
【０１１４】
次に、図３に示す垂直補正回路１７０の動作について説明する。垂直補正制御回路１８０には、表示画像領域ＩＦのラインアドレス、すなわち、液晶パネル１２６の垂直方向のラインアドレスＬＡＤが書込／読出制御回路１４６（図２）から入力される。また、制御条件レジスタ１５８（図２）に格納されている垂直補正率ＫＲＳＹが与えられる。垂直補正制御回路１８０は、このラインアドレスＬＡＤと垂直補正率ＫＲＳＹとに応じて、後述する演算を行って第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶと、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２とを生成する。第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶは、セレクタ１８８に供給される。第１、第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２は、ラインアドレス発生回路２００に供給される。
【０１１５】
ラインアドレス発生回路２００は、供給された第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に基づいてメモリ１２０に書き込まれている原画像ＭＦの読出アドレスを生成し、原画像ＭＦの読出しを実行する。
【０１１６】
水平補正回路１７２から出力された１ライン分の画像信号ＶＬａはラインバッファ１８２に格納される。ラインバッファ１８２に格納された画像信号は、次のラインの画像信号が水平補正回路１７２から供給される時にラインバッファ１８２から読み出される。従って、ラインバッファ１８２から読み出される画像信号ＶＬｂは、水平補正回路１７２から与えられている画像信号ＶＬａよりも１ライン手前の画像信号である。加算器１８４は、水平補正回路１７２から供給された画像信号ＶＬａと、ラインバッファ１８２から読み出された画像信号ＶＬｂとを加算し、加算された画像信号には、乗算器１８６において１／２が乗じられる。乗算器１８６から出力される画像信号ＶＬａｂは、水平補正回路１７２から与えられた画像信号ＶＬａと、その１ライン手前の画像信号ＶＬｂとを平均したものである。この平均化された画像信号ＶＬａｂは、セレクタ１８８のＡ入力端子に入力される。セレクタ１８８のＢ入力端子には、水平補正回路１７２から与えられた画像信号ＶＬａがそのまま入力されている。また、セレクタ１８８のＣ入力端子には、黒レベル信号ＶＢＬＫが入力されている。セレクタ１８８は、第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶのレベルに従って、入力された３つの画像信号ＶＬａｂ，ＶＬａ，ＶＢＬＫのいずれか一つを選択して出力する。
【０１１７】
図１１は、垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。ここで、ＬＡＤは液晶パネル１２６の垂直方向のラインアドレスを示し、ＢＬＡＤは台形画像部ＣＦａ（図４（Ｂ））の上端位置から下に向かって、１ずつ順次増加する基準ラインアドレスを示し、ＯＦＦＬＡＤは基準ラインアドレスＢＬＡＤと実際にフレームメモリ１２０に与えられる読出ラインアドレスＭＬＡＤとの差（オフセットラインアドレス）を示している。ＬＡＤＣ１およびＬＡＤＣ２はラインアドレス発生回路２００に供給される第１，第２のラインアドレス制御信号を示し、ＤＳＰＶ，ＳＥＬＶはセレクタ１８８に供給される第１，第２のラインセレクト信号を示している。ＲＶ２は水平補正回路１７２から出力される画像データが原画像ＭＦのどのラインに対応しているかを示し、ＲＶ３はセレクタ１８８から出力される画像データが原画像ＭＦのどのラインに対応しているかを示している。
【０１１８】
基準ラインアドレスのインクリメントが開始されるラインアドレスＬＡＤ（開始ラインアドレスＳＴＬＡＤ）の値は、垂直補正率ＫＲＳＹおよび表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹに基づいて下式（１２ａ），（１２ｂ）によって算出される。
【０１１９】
【数１２】
また、オフセットラインアドレスＯＦＦＬＡＤは、例えば下式（１３）によって算出される。
【０１２１】
【数１３】
なお、オフセットラインアドレスＯＦＦＬＡＤを求める計算式に用いられる関数は、（ＬＡＤ−ＳＴＬＡＤ）＝０のときに０となり、（ＬＡＤ−ＳＴＬＡＤ）＝（ＫＳＳＹ−１）のときに１となるような任意の単調な関数を利用することができ、三角関数だけでなく、指数関数等の他の関数を利用することができる。上方向へのあおり投写によって発生する垂直方向の歪は、画像の上側ほど大きく拡大され、投写スクリーン上に表示される画像のライン密度は、画像の上側ほど小さく、画像の下側ほど大きい。従って、台形画像ＣＦａの小さい方の底辺に対応する原画像ＭＦのライン数は多く、大きい方の底辺に対応する原画像ＭＦのライン数は小さくなることが好ましい。オフセットラインアドレスＯＦＦＬＡＤは、台形画像ＣＦａの各ラインと原画像ＭＦの各ラインとが上記関係を満足するように設定されている。
【０１２３】
読出ラインアドレスＭＬＡＤは、基準ラインアドレスＢＬＡＤとオフセットラインアドレスＯＦＦＬＡＤとに基づいて下式（１４）から算出される。
【０１２４】
【数１４】
ここで、ＲＳＹは、原画像ＭＦの垂直ライン数ＭＥＭＹに対する表示画像領域ＩＦの垂直ライン数ＩＭＧＹの比である垂直拡大／縮小率を示している。本例では、図４に示すようにＲＳＹ＝１である。垂直拡大／縮小率ＲＳＹについては後述する。
【０１２６】
図４（Ｂ）から解るように台形画像部ＣＦａは４３０本のラインを有している。図１１に示す基準ラインアドレスＢＬＡＤは、台形画像部ＣＦａの４３０本の各ラインの番号を示している。すなわち、基準ラインアドレスＢＬＡＤの値は、台形画像部ＣＦａの上端位置（ＬＡＤ＝７０）のラインでは０であり、台形画像部ＣＦａの下端位置（ＬＡＤ＝４９９）のラインでは４２９である。一方、フレームメモリ１２０に与えられる読出ラインアドレスＭＬＡＤの値は、台形画像部ＣＦａの上端位置（ＬＡＤ＝７０）のラインでは０であり、台形画像部ＣＦａの下端位置（ＬＡＤ＝４９９）のラインでは４９９である。従って、液晶ディスプレイパネルのラインアドレスＬＡＤと読出ラインアドレスＭＬＡＤとは、フレームメモリ１２０に記憶されている原画像ＩＭの各ラインと、台形画像部ＣＦａの各ラインとの対応関係を示していると考えることができる。また、オフセットアドレスＯＦＦＬＡＤは、補完画像部ＣＦｂの上端における７０本分の高さを、台形画像部ＣＦａの４３０本のラインの中のどの位置で吸収するかを示している。
【０１２７】
開始ラインアドレスＳＴＬＡＤ（＝７０）以上のラインアドレスＬＡＤが垂直補正制御回路１８０に入力されると、ラインアドレス制御信号ＬＡＤＣ１がＬレベルからＨレベルに変化し、これ以降、ラインアドレスＬＡＤが１つ増加する毎に基準ラインアドレスＢＬＡＤも０から順に１ずつ増加する。ラインアドレスＬＡＤが０からＳＴＬＡＤまでの間では、ラインアドレス制御信号ＬＡＤＣ１はＬレベルを維持し、基準ラインアドレスＢＬＡＤと、オフセットラインアドレスＯＦＦＬＡＤと、読出ラインアドレスＭＬＡＤとは、いずれも０ラインのままで変化しない。このとき、第１，第２のラインセレクト信号ＤＳＰＶ，ＳＥＬＶはＬレベルを維持し、セレクタ１８８ではＣ入力端子に入力されている画像信号、すなわち黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ３として出力される。
【０１２８】
ラインアドレスＬＡＤがＳＴＬＡＤ以上（ＬＡＤ≧７０）のときは、第１のラインアドレス制御信号ＬＡＤＣ１および第２のラインセレクト信号ＤＳＰＶがＨレベルに保たれる。このとき、基準ラインアドレスＢＬＡＤがラインアドレスＬＡＤの変化に応じて０から順に１ずつ変化し（１２）式〜（１４）式により読出ラインアドレスＭＬＡＤが算出される。
【０１２９】
但し、図３の回路では、ラインアドレス発生回路２００は、（１２）式〜（１４）式を用いる代わりに、垂直補正制御回路１８０から与えられるラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて読出ラインアドレスＭＬＡＤを以下のように更新する。オフセットラインアドレスＯＦＦＬＡＤが一つ前のラインアドレスＬＡＤにおけるオフセットラインアドレスＯＦＦＬＡＤの値から変化しないときは、ラインアドレス制御信号ＬＡＤＣ２はＬレベルを維持し、読出ラインアドレスＭＬＡＤは基準ラインアドレスＢＬＡＤの変化に応じて１ずつ変化する。一方、オフセットラインアドレスＯＦＦＬＡＤが変化したときは、ラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化する。ラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化したときは、ラインアドレス発生回路２００（図３）は読出ラインアドレスＭＬＡＤを＋２増加させる。図１１では、例えば、ラインアドレスＬＡＤが７１から７２に変化すると、オフセットラインアドレスＯＦＦＬＡＤが０から１に変化する。このとき、ラインアドレス制御信号ＬＡＤＣ２はＨレベルに変化し、読出ラインアドレスＭＬＡＤは１から３に変化する。
【０１３０】
水平補正回路１７２からは、読出ラインアドレスＭＬＡＤの変化０，１，３，４，…に応じて画像データＤＬ０，ＤＬ１，ＤＬ３，ＤＬ４…が出力画像信号ＲＶ２として垂直補正回路１７０に入力される。ここで、読出ラインアドレスＭＬＡＤが１ずつ順に変化している場合には、第２のセレクト信号ＳＥＬＶはＬレベルを維持し、セレクタ１８８ではＢ入力端子に入力されている画像信号ＶＬａが選択されて出力画像信号ＲＶ３として出力される。一方、読出ラインアドレスＭＬＡＤが＋２変化する場合には、第２のセレクト信号ＳＥＬＶはＨレベルに変化し、セレクタ１８８ではＡ入力端子に入力されている画像信号ＶＬａｂが選択されて出力画像信号ＲＶ３として出力される。すなわち、１ライン飛ばして読み出された画像信号ＶＬａ（３ライン目の画像データＤＬ３）とその１ライン前に読み出された画像信号ＶＬｂ（１ライン目の画像データＤＬ１）とを加重平均した信号が出力画像信号ＲＶ３として出力される。この画像信号ＶＬｂは、読出ラインアドレスが１ライン飛ばされることによって欠落したその間のラインの画像データを補間するために、欠落前後のラインの画像信号を平均した信号である。すなわち、図３に示すラインバッファ１８２、加算器１８４、乗算器１８６、およびセレクタ１８８は、ラインの欠落を緩和するフィルタ回路としての機能を有している。
【０１３１】
なお、ラインアドレス発生回路２００における読出ラインアドレスＭＬＡＤの更新を、上述のように第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２のレベルに応じて制御する代わりに、ラインアドレス発生回路２００内において独自に読出ラインアドレスＭＬＡＤの更新を制御することも可能である。この場合には、ラインアドレス発生回路２００内に、垂直補正制御回路１８０とほぼ同様の回路を設けて、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２と等価な信号を生成するようにすればよい。特に、垂直方向の補正率ＫＲＳＹが０．５よりも小さい場合には、読出ラインアドレスＭＬＡＤ（オフセットラインアドレスＯＦＦＬＡＤ）が２以上変化する場合があり、第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて上述のようにラインアドレス発生回路２００において読出ラインアドレスＭＬＡＤを発生することは困難である。このような場合には、垂直補正制御回路１８０にラインアドレス発生回路を備えるようにすることが好ましい。
【０１３２】
図１２は、垂直補正回路１７０の動作を示すタイミングチャートである。図１２（ａ）はフレームメモリ１２０におけるラインアドレスＬＡＤを示し、図１２（ｃ）は基準ラインアドレスＢＬＡＤを示している。図１２（ｂ）は第１のラインアドレス制御信号ＬＡＤＣ１を、図１２（ｄ）は第２のラインアドレス制御信号ＬＡＤＣ２を示している。図１２（ｅ）は読出ラインアドレスＭＬＡＤを示している。図１２（ｆ）に示す読出制御信号ＭＬＲ＃は、フレームメモリ１２０における読み出しを許可する信号であり、書込／読出制御回路１４６からフレームメモリ１２０に供給されている。この信号ＭＬＲ＃は負論理であり、Ｌレベルの時にのみ画像信号の読み出しが許可される。また、図３に示すラインバッファ１８２も、この信号ＭＬＲ＃と同様な信号が入力され、フレームメモリ１２０からの読出とほぼ同じタイミングでラインバッファ１８２に対する画像信号の入力および出力が実行される。
【０１３３】
図１２（ａ）〜（ｃ）に示すように、ラインアドレスＬＡＤが１つずつ増加して開始ラインアドレスＳＴＬＡＤ（＝７０）になるまでは第１のラインアドレス制御信号ＬＡＤＣ１はＬレベルのままで、基準ラインアドレスＢＬＡＤは０から変化しない。ラインアドレスＬＡＤが開始ラインアドレスＳＴＬＡＤ以上となって第１のラインアドレス制御信号ＬＡＤＣ１がＨレベルに変化すると、基準ラインアドレスＢＬＡＤもラインアドレスＬＡＤの変化に応じて０から１ずつ増加する。基準ラインアドレスＢＬＡＤの変化に応じて図１２（ｅ）に示す読出ラインアドレスも１ずつ増加する。但し、図１２（ｄ）に示す第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルのときは、読出ラインアドレスＭＬＡＤは２増加する。なお、これらのアドレスの変化は、図１２（ｍ）に示す同期信号ＨＳＹＮＣ３に同期して実行される。そして、図１２（ｆ）に示す読出制御信号ＭＬＲ＃がＬレベルの間に、図１２（ｇ）に示すようにフレームメモリ１２０（図１）から読出ラインアドレスＭＬＡＤに応じた画像データＤＬ０，ＤＬ１，ＤＬ３…が読み出され、水平補正回路１７２を介して画像信号ＲＶ２として垂直補正回路１７０（図３）に入力される。画像信号ＲＶ２は、画像信号ＶＬａとしてセレクタ１８８およびラインバッファ１８２に入力される。また、ラインバッファ１８２（図３）への画像信号ＶＬａの入力とほぼ同時に、ラインバッファ１８２からは１ライン前の画像信号ＶＬｂが出力され、セレクタ１８８に入力される。さらに、画像信号ＶＬａおよび画像信号ＶＬｂが加算平均されて図１２（ｉ）に示すＶＬａｂが作成される。そして、この画像信号ＶＬａｂがセレクタ１８８に入力される。
【０１３４】
図１２（ｊ）に示す第１のラインセレクト信号ＤＳＰＶは、図１２（ｂ）に示す第１のラインアドレス制御信号ＬＡＤＣ１の変化に合わせて変化する。第１のラインセレクト信号ＤＳＰＶがＬレベルの間は、セレクタ１８８では黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ３として出力される。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後において、図１２（ｋ）に示す第２のラインセレクト信号ＳＥＬＶがＬレベルの間は、セレクタ１８８では画像信号ＶＬａが選択されて出力画像信号ＲＶ３として出力される。一方、第２のラインセレクト信号ＳＥＬＶがＨレベルの間、すなわち、第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルに変化して読出ラインアドレスＭＬＡＤが２つ増加したときは、セレクタ１８８では画像信号ＶＬａｂが選択されて出力画像信号ＲＶ３として出力される。
【０１３５】
このように、図３に示す垂直補正回路１７０では、垂直補正制御回路１８０において決定された垂直方向の補正パラメータ（図１１）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図４）の各ラインに対して原画像ＭＦ（図４）のどのラインを対応させるかを決定することができる。しかも、この決定に用いられる（６）式〜（８）式の各計算式において、あおり投写によって発生する歪画像を補正するためにユーザが調整しなければならないパラメータは垂直補正率ＫＳＲＹのみであり、従来に比べて容易に調整が可能である。
【０１３６】
なお、上記垂直補正回路１７０では、垂直補正率ＫＳＲＹに応じて歪補正画像ＣＦのうち黒画像とする領域（ライン数ＫＳＹの領域）を台形画像部ＣＦａの上側に設ける場合を例に説明しているが、この領域を下に設けるようにしてもよい。
【０１３７】
また、上記垂直補正回路１７０、水平補正回路１７２の動作説明では、拡大／縮小率ＲＳＸ＝１，ＲＳＹ＝１として説明しているが、もちろん拡大／縮小率ＲＳＸ，ＲＳＹを０〜１の範囲で設定することもできる。例えば、図２に示したように縮小／フィルタ回路１４４を介さずにフレームメモリに書き込まれるような画像信号ＤＶ３、例えば、ＣＰＵ１３０に接続されたバスを介して書き込まれるような画像信号は、液晶パネル１２６の表示サイズ、すなわち、表示画像領域ＩＦ（図４）よりも大きいサイズの画像である場合がある。このような場合には、縮小率ＲＳＸ，ＲＳＹを対応する値に設定することによりフレームメモリ１２０に書き込まれた画像を表示画像領域ＩＦのサイズに縮小することも可能である。すなわち、台形歪補正回路１５２は、縮小／フィルタ回路としての機能も有している。また、原画像ＭＦが表示画像領域ＩＦよりも小さい画像である場合には、拡大／縮小率ＲＳＸ＝１，ＲＳＹ＝１として、台形歪補正回路１５２において歪補正画像を生成し、拡大／フィルタ回路１５４において歪補正後の画像を拡大するようにすればよい。
【０１３８】
また、縮小／フィルタ回路１４４において、垂直補正率ＫＲＳＹに応じて画像を縮小することにより垂直方向の補正を行い、台形歪補正回路１５２において水平方向の補正のみを行うようにすることもできる。
【０１３９】
また、上述の説明では、図４（Ｂ）に示すように、歪補正画像ＣＦを構成する画像ＣＦａが画像の上端縁側の幅が縮小されるような台形画像である場合を例に説明している。上限逆の形状をした台形画像の場合には、（９）式の代わりに以下の式を用いれば良い。
【０１４０】
【数１５】
上記説明のように、台形歪補正回路１５２においては、ユーザが容易に設定可能な垂直補正率ＫＲＳＹと、傾きθ１Ｘ，θ２Ｘとに応じて、あおり投写によって発生する歪画像を補正するための歪補正画像を生成することができる。また、傾きθ１Ｘ，θ２Ｘはそれぞれ独立に設定できるので、左右対称形の歪画像だけでなく、左右非対称な歪画像も補正可能である。
【０１４２】
なお、上記実施例では、欠落ラインの補間処理は、欠落ラインの前後のラインを用いて行われているが、欠落ラインと、欠落ラインに隣接する１本のラインあるいは２本のラインを用いて補間を行うようにしてもよい。欠落画素の補間処理も同様である。なお、欠落ラインや欠落画素そのものを用いて補間処理を行いたい場合には、表示速度の２倍以上の速度でフレームメモリ１２０から画像を読み出して補間処理を実行する。このときには、台形歪補正回路１５２に、２倍の速度で読み出された画像信号を表示速度でラッチするラッチ回路、すなわち、バッファ回路を設ければよい。また、垂直補正制御回路１８０や水平補正制御回路１９０における読出アドレスの生成方法が異なるが、基本的には上述した台形歪補正回路１５２の処理と同様である。
【０１４３】
以上の説明からわかるように、第１実施例においては、ビデオプロセッサ１２２が本発明の画像補正部に相当する。また、水平補正回路１７２が第１の補正部に相当し、垂直補正回路１７０が第２の補正部に相当する。
【０１４４】
Ｂ．第２実施例：
第２実施例としての画像処理装置の各構成は、第１実施例の画像処理装置１００と同じである。第１実施例と第２実施例の違いは、台形歪補正のための歪補正画像を生成する処理内容にある。以下では、第２実施例における歪補正画像を生成する処理内容について説明する。
【０１４５】
Ｂ−１．歪補正画像の概要：
図１３は、第２実施例における歪補正処理の手順を示す説明図である。まず、図１３（Ａ）に示すように、原画像ＭＦの全体を、縮小／フィルタ回路１４４（図３）において縮小し、図１３（Ｂ）に示す縮小画像ＭＦａを作成する。なお、原画像ＭＦは、第１実施例において図４に示したものと同じであり、水平方向の幅ＯＲＧＸ（＝ＩＭＧＹ）が７００画素で、垂直方向の高さＯＲＧＹ（＝ＩＭＧＹ）が５００ラインである。縮小画像ＭＦａの水平方向の幅は、台形画像ＣＦ１ａの台形の上底と下底の短い方の長さに等しく設定される。また、縮小画像ＭＦａの原画像ＭＦに対する垂直方向の縮小率は、垂直補正率ＫＲＳＹの２乗に設定される。なお、この縮小率については後述する。従って、図１３（Ｂ）の例では、フレームメモリ１２０に書き込まれた縮小画像ＭＦａの水平方向の幅ＭＥＭＸは６００画素であり、垂直方向の高さＭＥＭＹは３７０ラインである。縮小／フィルタ回路１４４で得られた縮小画像Ｍａは、フレームメモリ１２０に書き込まれる。次に、図１３（Ｃ）に示すように、台形歪補正回路１５２（図３）において、縮小画像ＭＦａを、台形画像部ＣＦ１ａ’の左端縁および右端縁の傾き（θ１Ｘ’ ０．１１），（θ２Ｘ’ ０．１６）に応じた水平拡大率ＦＲＳＸ’で各水平ライン毎に拡大する。さらに、図１３（Ｄ）に示すように、全体の垂直拡大率（ＫＲＳＹ’ １．１６）で垂直方向を拡大することにより、歪補正画像ＣＦ１の台形画像部ＣＦ１ａを得る。ここで、垂直方向の拡大は、上方向のあおり投写によって、表示画像の下部側に比べて上部側が大きく拡大されるのを補正するように、縮小画像ＭＦａの上部側を基準に下部側を大きく拡大するように行われる。
【０１４６】
ここで、傾きθ１Ｘ’，θ２Ｘ’は、図１３（Ｃ）に示すように縮小画像画像ＭＦａを水平方向にのみ拡大補正する場合における台形画像部ＣＦ１ａの左端縁および右端縁の傾きを示している。傾きθ１Ｘ’，θ２Ｘ’は、下式（１６ａ），（１６ｂ）により求められる。あるいは、傾きθ１ｘ’，θ２Ｘ’を直接設定するようにしてもよい。
【０１４７】
【数１６】
図１３（Ｄ）の台形画像部ＣＦ１ａに応じてスクリーン上に投写される投写画像は、ほぼ矩形の正画像となる。すなわち、台形画像部ＣＦ１ａの上底部分は、下底部分よりも光学的におおきな拡大率で拡大されて投写表示される。一方、台形画像部ＣＦ１ａの下底部分は、水平補正時（図１３（Ｂ）→（Ｃ））に、上底部よりも大きな拡大率で電子的に拡大されている。このような光学的拡大と電子的拡大とを合わせて考えると、投写画像の上端部と下端部は、縮小画像ＭＦａの上端部と下端部が互いにほぼ等しい総合的な拡大率で水平方向にそれぞれ拡大されて投写表示されているということができる。従って、投写画像の各部は、縮小画像ＭＦａが総合的（電子的／光学的）にほぼ一定の拡大率で拡大されたものである。このように、第２実施例では、投写画像の各部がほぼ一定の拡大率で水平方向にそれぞれ拡大されて投写表示されるので、第１実施例に比べて投写画像内での画像品質をより均一にすることができるという利点がある。
【０１４９】
Ｂ−２．台形歪補正回路１５２の動作：
第２実施例においても台形歪補正回路１５２の動作は第１実施例と基本的に同じであるが、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータの処理内容が異なっている。以下では、第２実施例において第１実施例と異なる水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータの処理内容について説明する。
【０１５０】
図１４は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図であり、図１３（Ｂ）に示す縮小画像ＭＦａ（ＭＥＭＸ＝６００画素，ＭＥＭＹ＝３７０ライン）と、図１３（Ａ）に示す原画像ＭＦ（ＯＲＧＸ＝７００画素，ＯＲＧＹ＝５００ライン）に等しい表示画像領域ＩＦ（ＩＭＧＸ＝７００画素，ＩＭＧＹ＝５００ライン）と、傾きθ１Ｘ’ ０．１１と、傾きθ２Ｘ’ ０．１６とに基づいて計算された各ラインごとのパラメータを示している。図１４のパラメータは、第１実施例における図８のパラメータと基本的に同じである。但し、図８のＦＲＳＸが表示画像領域ＩＦの前画素数ＩＭＧＸと、原画像ＭＦの水平方向の画像が表示される領域の画素数との比（水平補正率）を示しているのに対して、図１４のＦＲＳＸ’は縮小画像ＭＦａの水平方向の画素数ＭＥＭＸと、台形画像部ＣＦ１ａの画素数、すなわち縮小画像ＭＦａの水平方向の画像が表示される領域の画素数との比（水平拡大率）を示している。
【０１５１】
水平補正制御回路１９０（図３）は、第２実施例においても第１実施例（図８）と同様に、第１のラインセレクト信号ＤＳＰＶおよびラインアドレスＬＡＤに基づいて求められた基準ラインアドレスＢＬＡＤ＊にしたがって、読出ラインアドレスＭＬＡＤ＊を求める。さらに、傾きθ１Ｘ’，θ２Ｘ’と、縮小画像ＭＦａの垂直方向のライン数ＭＥＭＹと、表示画像領域ＩＦの水平画素数ＩＭＧＸと、読出ラインアドレスＭＬＡＤ＊とに基づいて、開始画素アドレスＳＴＡおよび終了画素アドレスＥＤＡが下式（１７ａ），（１７ｂ）によって算出される。
【０１５２】
【数１７】
また、開始画素アドレスＳＴＡと、終了画素アドレスＥＤＡと、原画像ＭＦの水平画素数ＭＥＭＸとに基づいて、縮小画像ＭＦａに対する台形画像部ＣＦ１ａの水平拡大率ＦＲＳＸ’、すなわち、原画像ＭＦの各水平ラインごとの水平拡大率が下式（１８）によって計算される。
【０１５４】
【数１８】
第１のラインセレクト信号ＤＳＰＶは、第１実施例と同様に、図１３（Ｄ）の上端のＫＳＹライン分の間はＬレベルに保たれ、黒レベル信号ＶＢＬＫが選択されて出力画像信号ＲＶ２として水平補正回路１７２（図３）から出力される。また、第１のラインセレクト信号ＤＳＰＶがＬレベルの間は図１４に示す読出ラインアドレスＭＬＡＤ＊は０から変化せず、（１７）式，（１８）式に基づいて計算される各パラメータの値も変化しない。第１のラインセレクト信号ＤＳＰＶがＨレベルに変化後は読出ラインアドレスＭＬＡＤ＊の変化に応じて各パラメータの値が計算される。
【０１５６】
上記のように、傾きθ１Ｘ’に基づいて開始画素アドレスＳＴＡを、また、傾きθ２Ｘ’に基づいて終了画素アドレスＥＤＡを、それぞれ独立して求めることができ、縮小画像ＭＦａ（図１３（Ｂ））の各ラインの画像を表示画像領域ＩＦ（図４）の対応するライン中のどれだけの画素に表示するかを決定するための水平拡大率ＦＲＳＸ’を求めることができる。
【０１５７】
図１５は、水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝３９９（図１４参照）の場合を例に示す説明図である。図１５に示すパラメータは、第１実施例における図９に示すパラメータと同じである。ここでは、各パラメータのうち処理内容の異なるパラメータについてのみ説明する。
【０１５８】
第２の画素アドレス制御信号ＰＡＤＣ２は、除算結果ＲＳＰＡＤがその前の除算結果と同じ値となったときにＨレベルとなり、それ以外のときはＬレベルとなる。すなわち、水平補正制御回路１９０は、基準画素アドレスが更新される度に、基準画素アドレスＢＰＡＤを水平拡大率ＦＲＳＸ’で除算して、その除算結果ＲＳＰＡＤが前回の除算結果と同じ場合には、第２の画素アドレス制御信号ＰＡＤＣ２をＨレベルに変化させる。一方、除算結果ＲＳＰＡＤが前回の除算結果から＋１増加した場合には、画素アドレス制御信号ＰＡＤＣ２をＬレベルに変化させる。図１５の例では、基準画素アドレスＢＰＡＤが５の場合に画素アドレス制御信号ＰＡＤＣ２がＨレベルになっていることが解る。
【０１５９】
読出画素アドレスＭＰＡＤは、第１の画素アドレス制御信号ＰＡＤＣ１がＨレベルである間においてのみ、その値が変化するように設定される。このとき、読出画素アドレスＭＰＡＤは、画素アドレス制御信号ＰＡＤＣ２がＨレベルからＬレベルに変化した場合を除いて＋１増加し、ＨレベルからＬレベルに変化した場合には増加しない。図１５では、例えば、基準画素アドレスＢＰＡＤが４，５において、除算結果ＲＳＰＡＤは４のまま変化せず、基準画素アドレスＢＰＡＤが５においてＬレベルからＨレベルに変化し、基準画素アドレスＢＰＡＤが６においてＨレベルからＬレベルに変化する。従って、基準画素アドレスＢＰＡＤが５から６に変化しても読出画素アドレスＭＰＡＤは５のまま変化しない。
【０１６０】
図１６は、垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。図１６のパラメータは、第１実施例における図１１のパラメータと同じである。ここでは、各パラメータのうち処理内容の異なるパラメータについてのみ説明する。
【０１６１】
基準ラインアドレスのインクリメントが開始されるラインアドレスＬＡＤ（開始ラインアドレスＳＴＬＡＤ）の値は、垂直補正率ＫＲＳＹおよび表示画像領域ＩＦの垂直方向のライン数ＩＭＧＹに基づいて下式（１９ａ），（１９ｂ）によって算出される。
【０１６２】
【数１９】
また、オフセットラインアドレスＯＦＦＬＡＤは、例えば下式（２０ａ）〜（２０ｃ）によって算出される。
【０１６４】
【数２０】
読出ラインアドレスＭＬＡＤは、基準ラインアドレスＢＬＡＤとオフセットラインアドレスＯＦＦＬＡＤとに基づいて下式（２１）から算出される。
【０１６６】
【数２１】
オフセットアドレスＯＦＦＬＡＤは、原画像ＭＦと台形画像部ＣＦ１ａとのライン数の差分を、台形画像部ＣＦ１ａの４３０本のラインの中のどの位置で吸収するかを示し、あおり投写によって発生する垂直方向の拡大歪を補正するように設定される。
【０１６８】
但し、図３の回路では、第１実施例において説明したと同様に、ラインアドレス発生回路２００は、（１９）式〜（２１）式を用いる代わりに、垂直補正制御回路１８０から与えられる第１，第２のラインアドレス制御信号ＬＡＤＣ１，ＬＡＤＣ２に応じて読出ラインアドレスＭＬＡＤを更新する。
【０１６９】
第２のラインアドレス制御信号ＬＡＤＣ２は、オフセットラインアドレスＯＦＦＬＡＤが一つ前のラインアドレスＬＡＤにおけるオフセットラインアドレスＯＦＦＬＡＤの値に対して変化したときは、ラインアドレス制御信号ＬＡＤＣ２はＬレベルを維持し、読出ラインアドレスＭＬＡＤは、第１のラインアドレス制御信号ＬＡＤＣ１がＨレベルである間においてのみ、その値が変化するように設定される。このとき、読出ラインアドレスＭＬＡＤは、ラインアドレス制御信号ＬＡＤＣ２がＨレベルからＬレベルに変化した場合を除いて＋１増加し、ＨレベルからＬレベルに変化した場合には増加しない。図１６では、例えば、基準ラインアドレスＢＬＡＤの１８０から１８１への変化すると、オフセットラインアドレスＯＦＦＬＡＤが１２から１３へ変化し、第２のラインアドレス制御信号ＬＡＤＣ２がＬレベルからＨレベルに変化する。そして、基準ラインアドレスＢＬＡＤの１８１から１８２へ変化すると、オフセットラインアドレスＯＦＦＬＡＤは１３を維持し、第２のラインアドレス制御信号ＬＡＤＣ２がＨレベルからＬレベルに変化する。従って、基準ラインアドレスＢＬＡＤが１８１から１８２に変化しても読出ラインアドレスＭＬＡＤは１６９のまま変化しない。
【０１７０】
なお、水平補正回路１７２および垂直補正回路１７０の動作タイミングは、図９および図１１に示した第１実施例のタイミングチャートと同様であるので説明を省略する。
【０１７１】
図１７は、歪補正画像ＣＦ１と投写された表示画像との関係を垂直方向に着目して示す説明図である。第１実施例においては、図１７（Ａ−１）に示すように垂直方向に５００ラインを有する原画像ＭＦを垂直方向に縮小して、図１７（Ａ−２）に示すように歪補正画像ＣＦを作成し、この歪補正画像ＣＦを投写して、図１７（Ａ−３）に示すようにほとんど歪のない表示画像を得る。歪補正画像ＣＦのラインアドレスが９９，１９９，２９９，３９９，４９９の各ラインには原画像ＭＦのラインアドレスが３７，１６１，２８１，３９４，４９９の各ラインが対応する。そして、表示画像のラインアドレスが３７〜１６１，１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間には、それぞれ歪補正画像ＣＦのラインアドレスが９９〜１９９，１９９〜２９９，２９９〜３９９，３９９〜４９９の各ライン間の画像が表示される。従って、表示画像のラインアドレスが３７〜１６１の間の１２４本の表示ライン上には、歪補正画像ＣＦの１００ライン分の画像が表示されるので、この部分における実質的なライン密度ＫＬは約０．８１（１００／１２４）である。同様に、表示画像のラインアドレスが１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間における実質的なライン密度ＫＬは、それぞれ約０．８３，０．８９，０．９５である。このように、第１実施例では、表示画像における実質的なライン密度が垂直方向の位置に応じてかなり大きく変化し、この結果、表示画像の上部と下部における垂直方向の実質的な解像度が大きく変化する。
【０１７２】
一方、第２実施例においては、図１７（Ａ−１）と同じ垂直方向に５００ラインを有する原画像ＭＦを図１７（Ｂ−１）に示すように縮小し、縮小された画像ＭＦａを垂直方向に拡大して、図１７（Ｂ−２）に示すように歪補正画像ＣＦ１を作成し、この歪補正画像ＣＦ１を投写して、図１７（Ｂ−３）に示すようにほとんど歪のない表示画像を得る。歪補正画像ＣＦ１のラインアドレスが９９，１９９，２９９，３９９，４９９の各ラインには縮小画像ＭＦａのラインアドレスが２９，１２２，２０９，２９０，３６９の各ラインが対応する。歪補正画像ＣＦ１のラインアドレスが９９〜１９９の間の１００本のラインは、縮小画像ＭＦａの９３本のラインが拡大されたものなので、この部分の実質的なライン数ＭＬは９３本である。同様に、歪補正画像ＣＦ１の１９９〜２９９，２９９〜３９９，３９９〜４９９の各ライン間の実質的なライン数ＭＬ（すなわち縮小画像ＭＦａのライン数）は、それぞれ８７，８１，７９本である。従って、表示画像のラインアドレスが３７〜１６１の間の１２４本の表示ライン上には、実質的なライン数ＭＬが９３本である歪補正画像ＣＦ１の１００ライン分の画像が表示されるので、この部分における実質的なライン密度ＫＬは約０．７５（９３／１２４）である。同様に、表示画像のラインアドレスが１６１〜２８１，２８１〜３９４，３９４〜４９９の各ライン間には、実質的なライン数ＭＬが８７，８１，７９本である画像がそれぞれ表示されるので、これらの部分における実質的なライン密度ＫＬは、それぞれ約０．７３，０．７２，０．７５である。このように、第２実施例では、第１実施例に比べて各ライン間の実質的なライン密度ＫＬの変化が小さくい。従って、第２実施例は、第１実施例に比べて表示画像の上部と下部における垂直方向の実質的な解像度の変化を小さくすることができるので、投写表示される画像の垂直方向の画像品質をより均一にすることができるという利点がある。
【０１７３】
なお、上方向へのあおり投写によって発生する垂直方向の歪は、画像の上側ほど大きく拡大され、投写スクリーン上に表示される画像のライン密度は、画像の上側ほど小さく、画像の下側ほど大きい。従って、台形画像ＣＦ１ａの小さい方の底辺に対応する原画像ＭＦの実質的なライン数は多く、大きい方の底辺に対応する原画像ＭＦの実質的なライン数は少なくなることが好ましい。
【０１７４】
また、前述したように、第２実施例は、第１実施例に比べて水平方向の画像品質もより均一にすることができるという利点がある。従って、第２実施例は、第１実施例に比べてあおり投写によって表示される画像の品質をより均一にできるという利点がある。
【０１７５】
なお、垂直拡大率ＫＲＳＹ’は、上述のように垂直上方向のあおり投写によって発生する表示画像の下部側よりも上部側のライン密度が低くなるライン密度の変化を補正するように設定することが好ましい。そこで、本実施例では、垂直拡大率ＫＲＳＹ’は、垂直補正率ＫＲＳＹの逆数に相当する拡大率に設定し、縮小画像ＭＦａを縮小画像ＭＦａの上部側を基準に上部側から下部側により大きく拡大するように、原画像ＭＦを縮小して縮小画像ＭＦａを生成している。この代わりに、図１３（Ｄ）に示す補完画像部ＣＦ１ｂの垂直ライン数ＫＳＹに等しいライン数だけ縮小画像を垂直方向に拡大して台形画像部ＣＦ１ａを生成できるように、縮小画像ＭＦａの垂直ライン数を決定するようにしてもよい。すなわち、垂直拡大率ＫＲＳＹ’が１以上に設定されるように、縮小画像ＭＦａのライン数を歪補正画像ＣＦ１の有効画像部ＣＦ１ａのライン数以下になるように設定すればよい。
【０１７６】
なお、上記理由による垂直方向の解像度の低下の画像品質に対する影響はあまり顕著ではないので、垂直拡大利率ＫＲＳＹ’を１として、台形歪補正回路１５２における垂直方向の拡大処理を行わないようにしてもよい。また、垂直方向の歪補正を第１実施例と同様にしてもよい。すなわち、原画像ＭＦを水平方向にのみ縮小した画像を縮小画像ＭＦａとする。そして、水平方向の歪補正は、上記のように、縮小画像ＭＦａを拡大することにより行い、垂直方向の歪補正は、あおり投写による画像の拡大を打ち消すように縮小するようにしてもよい。
【０１７７】
上述のように、第２実施例においても図３に示す水平補正回路１７２では、水平補正制御回路１９０において算出された水平方向台形歪補正パラメータ（図１４、図１５）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図１２）の各ラインの各画素に対して原画像ＭＦ（図１３）のどの画素を対応させるかを決定して出力することができる。しかも、この算出に用いられる（１７）式，（１８）式の各計算式において、台形歪補正のためにユーザが調整しなければならない水平補正パラメータは傾きθ１Ｘ’，θ２Ｘ’、すなわち、傾きθ１Ｘ，θ２Ｘのみである。従って、容易に調整が可能である。また、傾きθ１ｘ’，θ２ｘ’をそれぞれ独立に設定することができるので、上下方向にあおり角が発生しているときのみならず、左右方向にあおり角が発生し、発生する台形歪の形状が左右対称でないような場合にも対応可能である。なお、台形歪の形状が左右対称であるときは、θ１Ｘ＝θ２Ｘとすればよく、共通の１つの傾きθＸを用いて台形歪を補正することもできる。
【０１７８】
また、垂直補正制御回路１８０においても、決定された垂直方向の補正パラメータ（図１６）に従って、液晶パネル１２６（図１）に対応する表示画像領域ＩＦ（図１２）の各ラインに対して原画像ＭＦ（図１３）のどのラインを対応させるかを決定することができる。しかも、この決定に用いられる（１９）式〜（２１）式の各計算式において、あおり投写によって発生する歪画像を補正するためにユーザが調整しなければならないパラメータは、第１実施例と同様に垂直補正率ＫＳＲＹのみであり、従来に比べて容易に調整が可能である。
【０１７９】
さらに、上記第２実施例においては、原画像ＭＦを、一旦縮小し、縮小画像ＭＦａを台形画像部ＣＦ１ａの左端縁および右端縁の傾きに応じた水平拡大率で各水平ライン毎に拡大することにより歪補正画像ＣＦ１の台形画像部ＣＦ１ａを生成している。これにより、投写画像の上部側と下部側における各画像品質をほぼ均一にすることができる。
【０１８０】
また、上記第２実施例における垂直補正回路１７０、水平補正回路１７２の動作説明では、水平拡大／縮小率ＲＳＸ＝１，垂直拡大／縮小率ＲＳＹ＝１として説明しているが、もちろん拡大／縮小率ＲＳＸ，ＲＳＹを１以上の範囲で設定することもできる。例えば、原画像ＭＦが歪補正画像ＣＦ１の台形画像部ＣＦ１ａの上底部水平画素数よりも小さい場合がある。このような場合には、拡大／縮小率ＲＳＸ，ＲＳＹを対応する値に設定することによりフレームメモリ１２０に書き込まれた画像を表示画像領域ＩＦのサイズに拡大することも可能である。このような場合には、台形歪補正回路１５２においては台形歪補正のための拡大処理のみを行い、拡大／縮小率ＲＳＸ，ＲＳＹに対応する拡大は、拡大／フィルタ回路１５４において行うようにすればよい。なお、上述したように、台形歪補正回路１５２は、水平拡大率ＦＲＳＸ’および垂直拡大率ＫＲＳＹ’に応じて縮小画像ＭＦａを拡大処理する回路であり、拡大／フィルタ回路としての機能も有している。従って、水平拡大率ＦＲＳＸ’,垂直拡大率ＫＲＳＹ’にそれぞれ水平拡大／縮小率ＲＳＸ，垂直拡大／縮小率ＲＳＹを乗算した値を水平拡大率ＦＲＳＸ’,垂直拡大率ＫＲＳＹ’とすることにより、拡大／フィルタ回路１５４を省略することも可能である。
【０１８１】
また、台形歪補正回路１５４を、縮小／フィルタ回路１４４と書込／読出制御回路１４６との間に設けることにより、歪補正処理後の画像をフレームメモリ１２０に書込むようにすることも可能である。
【０１８２】
以上の説明からわかるように、第２実施例においては、ビデオプロセッサ１２２が本発明の画像補正部に相当し、縮小／フィルタ回路１４４および台形歪補正回路１５２が第１の補正部に相当する。また、縮小／フィルタ回路１４４が縮小部に相当し、水平補正回路１７２が水平補正部に相当し、垂直補正回路１７０が垂直補正部に相当する。
【０１８３】
本発明においては、ユーザが容易に設定可能な垂直補正パラメータとしての垂直補正率ＫＲＳＹと、水平補正パラメータとしての傾きθ１Ｘ，θ２Ｘ、あるいは左上端／右上端補完画素数ＸＳＴ，ＸＥＤとに応じて、あおり投写によって発生する歪画像を補正するための歪補正画像を生成することができる。また、水平補正パラメータは、画像の左側と右側でそれぞれ独立に設定できるので、左右対称形の歪画像だけでなく、左右非対称な歪画像も補正可能である。さらに、第２実施例においては、歪補正画像の生成において台形歪に応じて発生する解像度の変化を抑制し、画像品質の低下を抑制することができる。
【０１８４】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１８５】
（１）上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【０１８６】
（２）上記実施例では、台形歪補正時のラインの欠落や画素の欠落の緩和に対して、画像データの加重平均処理によって実現していたが、加重平均処理以外の種々の補間処理を使用して、画像の欠落の緩和を実現することも可能である。補間処理としては、例えば幾何平均や直線補間、非直線補間などの種々の処理を利用できる。
【０１８７】
（３）上記実施例では、光変調手段として液晶ライトバルブ（液晶パネル）を用いた投写型表示装置の画像処理装置を例に説明しているが、液晶ライトバルブと同様に２次元に配列された配列画素を有するもの、例えばプラズマディスプレイ等に適用可能である。また、ＣＲＴを用いたものにも適用可能である。
【０１８８】
（４）上記実施例では、左右の補正量を表す水平補正パラメータとしてそれぞれ独立した２つのパラメータ（例えば、θ１Ｘ，θ２Ｘ）を用いた例を示しているが、左右の補正量が対称である場合には、共通する１つの水平補正パラメータ（例えば、傾きθ１Ｘまたはθ２Ｘの一方に相当する傾きθＸ）に基づいて歪補正を行うことができる。
【図面の簡単な説明】
【図１】この発明の実施例としての画像処理装置の全体構成を示すブロック図。
【図２】ビデオプロセッサ１２２内の構成を示すブロック図である。
【図３】台形歪補正回路１５２の内部構成を示すブロック図である。
【図４】フレームメモリ１２０に書き込まれた原画像ＭＦと、液晶パネル１２６に与えられるべき画像のサイズを示す表示画像領域ＩＦと、台形歪補正回路１５２によって補正されて実際に液晶パネル１２６に与えられる歪補正画像ＣＦの例について示す説明図である。
【図５】台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。
【図６】台形歪の補正量を決定するパラメータである傾きθ１Ｘ，θ２Ｘを設定する設定方法について示す説明図である。
【図７】歪補正処理の手順を示す説明図である。
【図８】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。
【図９】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝７０の場合を例に示す説明図である。
【図１０】水平補正回路１７２の動作を示すタイミングチャートである。
【図１１】垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。
【図１２】垂直補正回路１７０の動作を示すタイミングチャートである。
【図１３】第２実施例における歪補正処理の手順を示す説明図である。
【図１４】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち垂直方向の各ラインごとに算出されるパラメータについて示す説明図である。
【図１５】水平補正制御回路１９０および画素アドレス発生回路２０２の動作に関連する各種のパラメータのうち１ライン中の各画素ごとに算出されるパラメータについて、ラインアドレスＬＡＤ＝５４９の場合を例に示す説明図である。
【図１６】垂直補正制御回路１８０およびラインアドレス発生回路２００の動作に関連する各種のパラメータについて示す説明図である。
【図１７】歪補正画像ＣＦと投写された表示画像との関係を垂直方向に着目して示す説明図である。
【図１８】従来の投写型表示装置における投写画像の様子を示す説明図である。
【図１９】画像を電気的に処理して補正する方式について示す説明図である。
【符号の説明】
２０…投写型表示装置
３０…スクリーン
１１０…第１のビデオセレクタ
１１２…ＡＤ変換器
１１４…第２のビデオセレクタ
１１６…ビデオデコーダ
１２０…フレームメモリ
１２２…ビデオプロセッサ
１２４…液晶ディスプレイ駆動回路
１２６…液晶ディスプレイパネル
１３０…ＣＰＵ
１３２…リモコン制御部
１３４…リモコン
１４２…データセレクタ
１４４…縮小／フィルタ回路
１４６…書込／読出制御回路
１４８…調整画面表示回路
１５０…第３のビデオセレクタ
１５２…台形歪補正回路
１５４…拡大／フィルタ回路
１５６…画像調整回路
１５８…制御条件レジスタ
１６０…第１の書込クロック生成回路
１６２…第２の書込クロック生成回路
１６４…読出クロック生成回路
１７０…垂直補正回路
１７２…水平補正回路
１８０…垂直補正制御回路
１８２…ラインバッファ
１８４…加算器
１８６…乗算器
１８８…セレクタ
１９０…水平補正制御回路
１９２…画素バッファ
１９４…加算器
１９６…乗算器
１９８…セレクタ
２００…ラインアドレス発生回路
２０２…画素アドレス発生回路
Claims (17)
- 画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、
前記画像補正部は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正部を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正部は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、
画像処理装置。 - 請求項１記載の画像処理装置であって、
前記第１の補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記原画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備える、
画像処理装置。 - 請求項１または請求項２記載の画像処理装置であって、
前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記原画像の各ラインとの第２の対応関係を決定し、前記第２の対応関係に基づいて前記原画像から前記歪補正画像を作成する第２の補正部を備える、
画像処理装置。 - 請求項３記載の画像処理装置であって、
前記第２の対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記原画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像のライン数が少なくなるような関係である、
画像処理装置。 - 請求項４記載の画像処理装置であって、
前記第２の対応関係は、以下に示す式により決定される、画像処理装置。
- 請求項３ないし請求項５のいずれかに記載の画像処理装置であって、
前記第２の補正部は、
前記歪補正画像の前記表示ライン領域内のラインに対して、前記原画像に基づいた補間フィルタ処理を行うラインフィルタ処理部を備える、
画像処理装置。 - 画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理装置であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正部を備え、 前記画像補正部は、
前記原画像を縮小して縮小画像を生成する縮小部と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正部と、を備える、
画像処理装置。 - 請求項７記載の画像処理装置であって、
前記縮小画像の水平幅は、前記歪補正画像の中の略台形形状の有効画像部分の最小の水平幅に等しい、
画像処理装置。 - 請求項７または請求項８記載の画像処理装置であって、
前記水平補正パラメータは、前記歪補正画像の左側と右側の歪の補正量を表す少なくとも２つのパラメータを含み、
前記左側と右側の歪の補正量は、それぞれ独立して設定可能である、
画像処理装置。 - 請求項７ないし請求項９のいずれかに記載の画像処理装置であって、
前記水平補正部は、
前記歪補正画像の前記表示画素領域内の画素に対して、前記縮小画像に基づいた補間フィルタ処理を行う画素フィルタ処理部を備える、
画像処理装置。 - 請求項７ないし請求項１０のいずれかに記載の画像処理装置であって、
前記縮小画像の垂直方向の高さは、前記歪補正画像の中の略台形形状の有効画像部分の垂直方向の高さ以下であり、
前記画像補正部は、さらに、
前記歪補正画像の上下方向の歪の補正量を表す垂直補正パラメータに基づいて、前記画像形成部における前記歪補正画像の表示開始ラインと表示終了ラインとで挟まれた表示ライン領域を決定するとともに、前記表示ライン領域内の各ラインと前記縮小画像の各ラインとの対応関係を決定し、前記対応関係に基づいて前記縮小画像を拡大して前記歪補正画像を作成する垂直補正部を備える、
画像処理装置。 - 請求項１１記載の画像処理装置であって、
前記対応関係は、前記画像形成部に歪のない画像が形成されたとしたときに前記スクリーン上にあおり投写される場合に発生する垂直方向の歪を打ち消すように、前記縮小画像から前記歪補正画像への垂直方向の拡大率を垂直方向の位置ごとに調整することにより、前記歪補正画像の中の略台形状の有効画像部分が作成されるように決定される、
画像処理装置。 - 請求項１２記載の画像処理装置であって、
前記対応関係は、前記歪補正画像の中の略台形形状の有効画像部分の高さと前記縮小画像の高さとに基づいて決定され、前記略台形形状の小さい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が多く、前記略台形形状の大きい方の底辺に近いほど前記有効画像部分の１ラインに対応する前記原画像の実質的なライン数が少なくなるような関係である、
画像処理装置。 - 請求項１３記載の画像処理装置であって、
前記対応関係は、以下に示す式により決定される、画像処理装置。
- 請求項１１ないし請求項１４のいずれかに記載の画像処理装置であって、
前記垂直補正部は、
前記歪補正画像の前記表示ライン領域内のラインに対して、前記縮小画像に基づいた補間フィルタ処理を行うラインフィルタ処理部を備える、
画像処理装置。 - 画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータに基づいて、前記画像形成部の各水平ラインごとに、前記歪補正画像の表示開始位置と表示終了位置とで挟まれた表示画素領域を決定するとともに、前記表示画素領域内の画素数と前記原画像の１ラインに含まれる画素数との関係から前記表示画素領域内の各画素と前記原画像の各画素との第１の対応関係を決定し、前記第１の対応関係に基づいて前記原画像から前記歪補正画像を作成する第１の補正工程を備え、
前記水平補正パラメータは、前記歪補正画像の、互いに独立して設定可能な左端縁および右端縁の傾きであり、
前記第１の補正工程は、前記歪補正画像を作成する際に、前記左端縁および右端縁の傾きに基づいて、水平方向の台形歪を補正する水平方向台形歪補正パラメータを算出して前記第１の対応関係を決定する、
画像処理方法。 - 画像形成部上に形成された画像をスクリーン上に投写して表示する投写型表示装置の前記画像形成部に形成される画像を処理するための画像処理方法であって、
前記画像形成部に形成された歪のない原画像が前記スクリーン上にあおり投写される場合に表示される画像の歪を補正するために、前記原画像の形状を補正した歪補正画像を作成して前記画像形成部に与える画像補正工程を備え、
前記画像補正工程は、
前記原画像を縮小して縮小画像を生成する縮小工程と、
前記縮小画像の各水平ラインを、前記歪補正画像の左側と右側の歪の補正量を表す水平補正パラメータおよび各水平ラインの位置に応じた１以上の拡大率でそれぞれ拡大するとともに、前記左側と右側の歪を補正することによって前記歪補正画像を作成する水平補正工程と、を備える、
画像処理方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32458798A JP4089051B2 (ja) | 1998-02-18 | 1998-10-28 | 画像処理装置および画像処理方法 |
| TW088102174A TW411699B (en) | 1998-02-18 | 1999-02-11 | Image processing device and image processing method |
| DE69933436T DE69933436T2 (de) | 1998-02-18 | 1999-02-12 | Bildverarbeitungsvorrichtung und -verfahren |
| KR1020007007621A KR100571988B1 (ko) | 1998-02-18 | 1999-02-12 | 화상처리장치 및 화상처리방법 |
| CNB998031321A CN1241406C (zh) | 1998-02-18 | 1999-02-12 | 图象处理装置和图象处理方法 |
| EP06015009A EP1711008A3 (en) | 1998-02-18 | 1999-02-12 | Image processing device and image processing method |
| PCT/JP1999/000632 WO1999043155A1 (fr) | 1998-02-18 | 1999-02-12 | Dispositif et procede de traitement d'image |
| EP99902901A EP1058452B1 (en) | 1998-02-18 | 1999-02-12 | Image processing device and image processing method |
| US09/640,982 US6450647B1 (en) | 1998-02-18 | 2000-08-18 | Image processing device and image processing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-54530 | 1998-02-18 | ||
| JP5453098 | 1998-02-18 | ||
| JP32458798A JP4089051B2 (ja) | 1998-02-18 | 1998-10-28 | 画像処理装置および画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11305715A JPH11305715A (ja) | 1999-11-05 |
| JP4089051B2 true JP4089051B2 (ja) | 2008-05-21 |
Family
ID=26395286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32458798A Expired - Fee Related JP4089051B2 (ja) | 1998-02-18 | 1998-10-28 | 画像処理装置および画像処理方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6450647B1 (ja) |
| EP (2) | EP1711008A3 (ja) |
| JP (1) | JP4089051B2 (ja) |
| KR (1) | KR100571988B1 (ja) |
| CN (1) | CN1241406C (ja) |
| DE (1) | DE69933436T2 (ja) |
| TW (1) | TW411699B (ja) |
| WO (1) | WO1999043155A1 (ja) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4493113B2 (ja) | 1999-01-29 | 2010-06-30 | 株式会社リコー | プロジェクタおよび投影画像補正装置 |
| JP4252671B2 (ja) * | 1999-05-21 | 2009-04-08 | セイコーエプソン株式会社 | 投射型表示装置 |
| JP2001034245A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 画像表示制御システム、画像信号発生装置および画像表示装置 |
| JP4154820B2 (ja) * | 1999-12-09 | 2008-09-24 | 三菱電機株式会社 | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 |
| US6922483B2 (en) * | 1999-12-28 | 2005-07-26 | Texas Instruments Incorporated | Methods for measuring DMD low frequency spatial uniformity |
| JP3530443B2 (ja) * | 2000-01-05 | 2004-05-24 | 三洋電機株式会社 | 表示装置 |
| JP3826659B2 (ja) * | 2000-03-27 | 2006-09-27 | セイコーエプソン株式会社 | 投写表示システムおよび投写型表示装置 |
| GB0022065D0 (en) * | 2000-09-08 | 2000-10-25 | Wynne Willson Gottelier Ltd | Image projection apparatus |
| TW480362B (en) * | 2000-09-14 | 2002-03-21 | Delta Electronics Inc | Automatic calibration method and device of the projector display |
| JP2002090880A (ja) * | 2000-09-20 | 2002-03-27 | Seiko Epson Corp | プロジェクタ |
| TW493143B (en) * | 2001-03-02 | 2002-07-01 | Ulead Systems Inc | Correction for perspective distortion image and method for artificial perspective distortion image |
| DE20109394U1 (de) | 2001-06-06 | 2001-08-16 | Zeiss Carl Jena Gmbh | Projektionsanordnung |
| JP4756567B2 (ja) * | 2001-07-12 | 2011-08-24 | 株式会社リコー | 投射型表示装置の画像補正方法 |
| JP2003150296A (ja) * | 2001-11-14 | 2003-05-23 | Nec Corp | 端末装置、情報表示方法、およびそのプログラム |
| JP2003153135A (ja) * | 2001-11-16 | 2003-05-23 | Sanyo Electric Co Ltd | 投射型表示装置 |
| JP2003216130A (ja) * | 2002-01-28 | 2003-07-30 | Nec Viewtechnology Ltd | ひずみ補正機能を備えた投写型表示装置 |
| JP4260634B2 (ja) | 2002-02-15 | 2009-04-30 | 富士通株式会社 | 画像変換方法及び装置、画像認識装置、ロボット制御装置並びに画像投影装置 |
| US7093202B2 (en) * | 2002-03-22 | 2006-08-15 | Xerox Corporation | Method and system for interpreting imprecise object selection paths |
| JP2004004284A (ja) * | 2002-05-31 | 2004-01-08 | Canon Inc | 投射型表示装置 |
| GB2396268B (en) * | 2002-12-13 | 2006-04-12 | Digital Projection Ltd | Projection system |
| JP3541845B1 (ja) * | 2003-02-17 | 2004-07-14 | セイコーエプソン株式会社 | プロジェクタの画像補正方法及びプロジェクタ |
| JP3846592B2 (ja) * | 2003-06-26 | 2006-11-15 | セイコーエプソン株式会社 | 画像処理システム、プロジェクタ、プログラム、情報記憶媒体および画像処理方法 |
| JP3630166B2 (ja) | 2003-06-26 | 2005-03-16 | セイコーエプソン株式会社 | 投写画像の歪補正量調整 |
| US7001023B2 (en) * | 2003-08-06 | 2006-02-21 | Mitsubishi Electric Research Laboratories, Inc. | Method and system for calibrating projectors to arbitrarily shaped surfaces with discrete optical sensors mounted at the surfaces |
| JP2005210418A (ja) * | 2004-01-22 | 2005-08-04 | Sanyo Electric Co Ltd | 画像処理装置、画像処理方法、画像処理プログラム |
| CN100361519C (zh) * | 2004-03-17 | 2008-01-09 | 扬明光学股份有限公司 | 显示装置的投影方法 |
| JP3888465B2 (ja) * | 2004-05-26 | 2007-03-07 | セイコーエプソン株式会社 | 画像処理システム、プロジェクタおよび画像処理方法 |
| US7379619B2 (en) * | 2005-03-09 | 2008-05-27 | Texas Instruments Incorporated | System and method for two-dimensional keystone correction for aerial imaging |
| US7587660B2 (en) * | 2005-04-22 | 2009-09-08 | Kansas State University Research Foundation | Multiple-access code generation |
| US7738712B2 (en) * | 2006-01-04 | 2010-06-15 | Aten International Co., Ltd. | Mixing 2-D gradient-difference and interpolation/decimation method and device for scaling a digital image |
| EP1827003B1 (en) * | 2006-02-22 | 2015-07-01 | Océ-Technologies B.V. | Method for correction of a trapezoidal distortion of images |
| CN101674391B (zh) * | 2008-09-09 | 2011-11-30 | 青岛海信电器股份有限公司 | 一种crt电视机 |
| JP4858532B2 (ja) * | 2008-12-10 | 2012-01-18 | セイコーエプソン株式会社 | 投射型表示装置及びその画像表示方法 |
| JP5336939B2 (ja) * | 2009-06-15 | 2013-11-06 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
| CN101916175B (zh) * | 2010-08-20 | 2012-05-02 | 浙江大学 | 自适应于投影表面的智能投影方法 |
| DE102011101004A1 (de) | 2011-05-10 | 2015-08-13 | Audi Ag | Verfahren zum Bereitstellen einer Darstellung eines Gegenstandes auf einer Kraftfahrzeug-Anzeigeeinrichtung |
| JP5924020B2 (ja) * | 2012-02-16 | 2016-05-25 | セイコーエプソン株式会社 | プロジェクター、及び、プロジェクターの制御方法 |
| US9654743B2 (en) * | 2012-08-29 | 2017-05-16 | Kyocera Corporation | Electronic device, information providing system, control method, and control program |
| CN105404011B (zh) * | 2015-12-24 | 2017-12-12 | 深圳点石创新科技有限公司 | 一种抬头显示器的3d图像校正方法以及抬头显示器 |
| JP2019012361A (ja) * | 2017-06-29 | 2019-01-24 | キヤノン株式会社 | 情報処理装置、プログラム及び情報処理方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5642225A (en) * | 1979-09-14 | 1981-04-20 | Fuji Xerox Co Ltd | Original for oblique projection and its making device |
| JP2925777B2 (ja) * | 1991-04-23 | 1999-07-28 | 三洋電機株式会社 | 液晶プロジェクタの歪み補正回路 |
| JPH0537880A (ja) * | 1991-07-15 | 1993-02-12 | Sanyo Electric Co Ltd | 歪み補正回路 |
| JP2911316B2 (ja) * | 1992-08-28 | 1999-06-23 | 三洋電機株式会社 | 液晶プロジェクタのあおり補正回路 |
| JPH08102900A (ja) * | 1994-10-03 | 1996-04-16 | Sony Corp | 液晶プロジェクタ装置 |
| JP3506284B2 (ja) * | 1995-04-12 | 2004-03-15 | ソニー株式会社 | プロジエクタ装置 |
| JP2715994B2 (ja) * | 1995-06-07 | 1998-02-18 | 日本電気株式会社 | 液晶プロジェクタの歪み補正回路 |
| JPH11510269A (ja) * | 1995-08-02 | 1999-09-07 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | 連結リスト構造のオンスクリーン表示システム |
| KR100188218B1 (ko) * | 1995-11-13 | 1999-06-01 | 전주범 | 투사형 화상표시시스템의 비대칭화면 보정위치제어 방법 |
| JPH09200663A (ja) * | 1995-11-13 | 1997-07-31 | Daewoo Electron Co Ltd | 投射型の画像表示システムでの非対称画像の先補償方法 |
| JPH09149284A (ja) * | 1995-11-20 | 1997-06-06 | Hitachi Ltd | 左右非対称歪補正回路 |
| JP2939795B2 (ja) * | 1995-11-24 | 1999-08-25 | 株式会社ナナオ | ビデオモニタの調整システム |
| EP0777198A1 (en) * | 1995-11-30 | 1997-06-04 | Victor Company Of Japan, Limited | Image processing apparatus |
| JP3050282B2 (ja) * | 1996-03-06 | 2000-06-12 | 日本電気株式会社 | 液晶プロジェクタの歪み補正装置 |
| JP2976877B2 (ja) * | 1996-03-21 | 1999-11-10 | 日本電気株式会社 | キーストン歪み補正装置 |
| JPH09261569A (ja) * | 1996-03-27 | 1997-10-03 | Nec Corp | キーストン歪み補正装置 |
-
1998
- 1998-10-28 JP JP32458798A patent/JP4089051B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-11 TW TW088102174A patent/TW411699B/zh not_active IP Right Cessation
- 1999-02-12 EP EP06015009A patent/EP1711008A3/en not_active Withdrawn
- 1999-02-12 WO PCT/JP1999/000632 patent/WO1999043155A1/ja active IP Right Grant
- 1999-02-12 EP EP99902901A patent/EP1058452B1/en not_active Expired - Lifetime
- 1999-02-12 CN CNB998031321A patent/CN1241406C/zh not_active Expired - Fee Related
- 1999-02-12 DE DE69933436T patent/DE69933436T2/de not_active Expired - Lifetime
- 1999-02-12 KR KR1020007007621A patent/KR100571988B1/ko not_active IP Right Cessation
-
2000
- 2000-08-18 US US09/640,982 patent/US6450647B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1711008A2 (en) | 2006-10-11 |
| EP1058452A1 (en) | 2000-12-06 |
| JPH11305715A (ja) | 1999-11-05 |
| CN1291407A (zh) | 2001-04-11 |
| WO1999043155A1 (fr) | 1999-08-26 |
| US6450647B1 (en) | 2002-09-17 |
| DE69933436D1 (de) | 2006-11-16 |
| EP1058452B1 (en) | 2006-10-04 |
| DE69933436T2 (de) | 2007-08-16 |
| EP1058452A4 (en) | 2005-05-11 |
| TW411699B (en) | 2000-11-11 |
| KR100571988B1 (ko) | 2006-04-17 |
| KR20010024844A (ko) | 2001-03-26 |
| CN1241406C (zh) | 2006-02-08 |
| EP1711008A3 (en) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4089051B2 (ja) | 画像処理装置および画像処理方法 | |
| US6695451B1 (en) | Multi-projection image display device | |
| JP5217537B2 (ja) | プロジェクタ、電子機器、および、プロジェクタの制御方法 | |
| US5795046A (en) | Method for pre-compensating an asymmetrical picture in a projection system for displaying a picture | |
| US20030067587A1 (en) | Multi-projection image display device | |
| US6814448B2 (en) | Image projection and display device | |
| US7362385B2 (en) | Image conversion device image conversion method and image projection device | |
| RU2151416C1 (ru) | Способ и устройство для предкомпенсации асимметричного изображения в проекционной системе воспроизведения изображения | |
| JP3630166B2 (ja) | 投写画像の歪補正量調整 | |
| JP3646580B2 (ja) | 投写型表示装置、並びに、投写表示システムおよびその表示方法 | |
| JP3677188B2 (ja) | 画像表示装置および方法、並びに、画像処理装置および方法 | |
| JPH09200663A (ja) | 投射型の画像表示システムでの非対称画像の先補償方法 | |
| JP3959740B2 (ja) | プロジェクタおよび画像補正方法 | |
| JP2006033672A (ja) | 曲面マルチスクリーン投射方法及び曲面マルチスクリーン投射装置 | |
| EP0774871A2 (en) | Projector equipped with corrector circuit for color phase irregularities and brightness irregularities | |
| JP2000196978A (ja) | 投写型表示装置およびそのための画像処理方法 | |
| JP3938346B2 (ja) | 投射型表示装置 | |
| CN100394787C (zh) | 图象处理装置和图象处理方法 | |
| JP2976877B2 (ja) | キーストン歪み補正装置 | |
| JP3692940B2 (ja) | 台形歪み補正装置 | |
| JP6040217B2 (ja) | 投影装置及び投影方法 | |
| JPH05196913A (ja) | 液晶プロジェクションテレビ | |
| JP2001092437A (ja) | 画像表示装置 | |
| JPH0767123A (ja) | ディジタルコンバーゼンス装置 | |
| JPH05191667A (ja) | ダイナミックフォーカス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |