JP2911316B2 - 液晶プロジェクタのあおり補正回路 - Google Patents
液晶プロジェクタのあおり補正回路Info
- Publication number
- JP2911316B2 JP2911316B2 JP25408092A JP25408092A JP2911316B2 JP 2911316 B2 JP2911316 B2 JP 2911316B2 JP 25408092 A JP25408092 A JP 25408092A JP 25408092 A JP25408092 A JP 25408092A JP 2911316 B2 JP2911316 B2 JP 2911316B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- read
- tilt
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、スクリーン上に画像を
投影する液晶プロジェクタのあおり補正回路に関するも
のである。
投影する液晶プロジェクタのあおり補正回路に関するも
のである。
【０００２】
【従来の技術】液晶プロジェクタは、映像信号によって
制御されている液晶ライトバルブによって光源の光を強
度変調し、液晶ライトバルブから出射させた光を投影光
学系を介して大きなスクリーンに投射して、スクリーン
上に画像を投影するようになっている。ところで、この
液晶プロジェクタによりスクリーン上に画像を投影する
場合は、図１に示すようにスクリーンSCから所定距離を
離隔した位置に液晶プロジェクタPJを設置する。ここ
で、液晶プロジェクタPJの投影光学系の光軸と、スクリ
ーンの中心位置Ｏの法線とが図１に示すように一致する
状態にして液晶プロジェクタを設置した場合には、スク
リーンSC上に投影された画像に台形歪が生じず図２に実
線で示す長方形になるが、液晶プロジェクタPJを、曲線
矢符で示すように設置位置を低くして、スクリーンSCの
中心位置Ｏより低い位置に設置して、液晶プロジェクタ
PJからの出射光を上向きに投射させた場合は、図２に一
点鎖線で示すようにスクリーンSC上に投影された画像
は、スクリーンSCの上端縁側で幅が広くなって台形状に
なる、所謂、画像のあおりが発生する。
制御されている液晶ライトバルブによって光源の光を強
度変調し、液晶ライトバルブから出射させた光を投影光
学系を介して大きなスクリーンに投射して、スクリーン
上に画像を投影するようになっている。ところで、この
液晶プロジェクタによりスクリーン上に画像を投影する
場合は、図１に示すようにスクリーンSCから所定距離を
離隔した位置に液晶プロジェクタPJを設置する。ここ
で、液晶プロジェクタPJの投影光学系の光軸と、スクリ
ーンの中心位置Ｏの法線とが図１に示すように一致する
状態にして液晶プロジェクタを設置した場合には、スク
リーンSC上に投影された画像に台形歪が生じず図２に実
線で示す長方形になるが、液晶プロジェクタPJを、曲線
矢符で示すように設置位置を低くして、スクリーンSCの
中心位置Ｏより低い位置に設置して、液晶プロジェクタ
PJからの出射光を上向きに投射させた場合は、図２に一
点鎖線で示すようにスクリーンSC上に投影された画像
は、スクリーンSCの上端縁側で幅が広くなって台形状に
なる、所謂、画像のあおりが発生する。
【０００３】そこで、このような画像のあおりを補正す
るために、画面の垂直位置に応じて映像信号の有効表示
期間内と、有効表示期間外とでタイミングコントローラ
の基本クロック数の比を変更することによりあおりを補
正する方法が考えられる。その場合、あおりの補正量を
10％にしようとすると、液晶パネルの電荷をブランキン
グ期間内にディスチャージさせるための信号、つまりIN
H 信号のパルス幅を1/3 程度狭くする必要がある。しか
し、液晶パネルのソースドライバICの仕様と、液晶パネ
ル１ライン当たりの容量とにより、INH 信号のパルス幅
は1/10程度の範囲以上に狭くすることができない。一
方、例えば特開平3-89784 号公報には、液晶ライトバル
ブを用いた画像投影機からの投影画像の画枠形状の補正
回路が示されている。
るために、画面の垂直位置に応じて映像信号の有効表示
期間内と、有効表示期間外とでタイミングコントローラ
の基本クロック数の比を変更することによりあおりを補
正する方法が考えられる。その場合、あおりの補正量を
10％にしようとすると、液晶パネルの電荷をブランキン
グ期間内にディスチャージさせるための信号、つまりIN
H 信号のパルス幅を1/3 程度狭くする必要がある。しか
し、液晶パネルのソースドライバICの仕様と、液晶パネ
ル１ライン当たりの容量とにより、INH 信号のパルス幅
は1/10程度の範囲以上に狭くすることができない。一
方、例えば特開平3-89784 号公報には、液晶ライトバル
ブを用いた画像投影機からの投影画像の画枠形状の補正
回路が示されている。
【０００４】
【発明が解決しようとする課題】前述したように液晶パ
ネルのソースドライバICの仕様と、液晶パルス１ライン
当たりの静電容量とにより、液晶パネルの電荷をディス
チャージするINH 信号のパルス幅は1/10以上狭くするこ
とができない。したがって、ハイビジョンの画像を表示
する液晶プロジェクタでは、このような方法によって画
像のあおりを補正することができない。また特開平3-89
784 号公報に示されている補正回路を用いても、ハイビ
ジョン液晶プロジェクタによる画像のあおりを補正する
ことができないという問題がある。本発明は斯かる問題
に鑑み、液晶パネルの電荷をディスチャージするINH 信
号のパルス幅を狭くする必要がなく、スクリーンに表示
した画像のあおりを補正できる液晶プロジェクタのあお
り補正回路を提供することを目的とする。
ネルのソースドライバICの仕様と、液晶パルス１ライン
当たりの静電容量とにより、液晶パネルの電荷をディス
チャージするINH 信号のパルス幅は1/10以上狭くするこ
とができない。したがって、ハイビジョンの画像を表示
する液晶プロジェクタでは、このような方法によって画
像のあおりを補正することができない。また特開平3-89
784 号公報に示されている補正回路を用いても、ハイビ
ジョン液晶プロジェクタによる画像のあおりを補正する
ことができないという問題がある。本発明は斯かる問題
に鑑み、液晶パネルの電荷をディスチャージするINH 信
号のパルス幅を狭くする必要がなく、スクリーンに表示
した画像のあおりを補正できる液晶プロジェクタのあお
り補正回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る液晶プロジ
ェクタのあおり補正回路は、映像信号を映像信号記憶手
段に書込み、該映像信号記憶手段から読出した映像信号
をスクリーン上に投影する液晶プロジェクタのあおり補
正回路において、前記あおりの補正量及びあおりの補正
方向に応じて走査線ごとに間引き画素及びその位置情報
を決定する手段と、走査線ごとに付加するブランキング
期間に対応する位置情報を決定する手段と、決定した間
引き画素の位置情報に対応して映像信号の前記映像信号
記憶手段に対する書込みを禁止する手段と、前記ブラン
キング期間の位置情報に対応して前記映像信号記憶手段
からの映像信号の読出し開始及び読出し終了を設定する
手段とを備え、前記映像信号記憶手段から読出した映像
信号に基づいて画像を投影すべく構成してあることを特
徴とする。
ェクタのあおり補正回路は、映像信号を映像信号記憶手
段に書込み、該映像信号記憶手段から読出した映像信号
をスクリーン上に投影する液晶プロジェクタのあおり補
正回路において、前記あおりの補正量及びあおりの補正
方向に応じて走査線ごとに間引き画素及びその位置情報
を決定する手段と、走査線ごとに付加するブランキング
期間に対応する位置情報を決定する手段と、決定した間
引き画素の位置情報に対応して映像信号の前記映像信号
記憶手段に対する書込みを禁止する手段と、前記ブラン
キング期間の位置情報に対応して前記映像信号記憶手段
からの映像信号の読出し開始及び読出し終了を設定する
手段とを備え、前記映像信号記憶手段から読出した映像
信号に基づいて画像を投影すべく構成してあることを特
徴とする。
【０００６】
【作用】あおりの補正量に応じた、走査線ごとに間引く
画素の位置データと、走査線ごとの映像信号開始点及び
映像信号終了点の位置データとを予め決定しておく。あ
おりの補正量を指定すると、その補正量に応じて予め決
定しておいた走査線ごとの間引く画素の位置データと、
映像信号開始点及び終了点の位置データとにより、各走
査線の画素を間引くとともにブランキング量を付加して
映像信号を補正する。これにより、あおりの補正量及び
補正方向に応じて走査線ごとの映像信号が圧縮され、生
じていたあおりが解消する。
画素の位置データと、走査線ごとの映像信号開始点及び
映像信号終了点の位置データとを予め決定しておく。あ
おりの補正量を指定すると、その補正量に応じて予め決
定しておいた走査線ごとの間引く画素の位置データと、
映像信号開始点及び終了点の位置データとにより、各走
査線の画素を間引くとともにブランキング量を付加して
映像信号を補正する。これにより、あおりの補正量及び
補正方向に応じて走査線ごとの映像信号が圧縮され、生
じていたあおりが解消する。
【０００７】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図３は本発明に係る液晶プロジェクタのあおり
補正回路の構成を示すブロック図である。投影すべき画
像の映像信号ＡはクロックCLK が与えられているアナロ
グ／デジタル変換器１へ入力され、デジタル信号に変換
された映像信号は補正処理手段４へ入力される。液晶プ
ロジェクタにより投影した画像のあおりを補正すべき補
正量ｍ及びそのあおりが上向きか、下向きかを示す補正
方向ｎの信号は間引き画素決定手段２及びブランキング
量決定手段３へ入力される。
述する。図３は本発明に係る液晶プロジェクタのあおり
補正回路の構成を示すブロック図である。投影すべき画
像の映像信号ＡはクロックCLK が与えられているアナロ
グ／デジタル変換器１へ入力され、デジタル信号に変換
された映像信号は補正処理手段４へ入力される。液晶プ
ロジェクタにより投影した画像のあおりを補正すべき補
正量ｍ及びそのあおりが上向きか、下向きかを示す補正
方向ｎの信号は間引き画素決定手段２及びブランキング
量決定手段３へ入力される。
【０００８】間引き画素決定手段２が決定して出力する
間引き画素数の信号及びブランキング量決定手段３が決
定して出力するブランキング量の信号はともに補正処理
手段４へ入力される。補正処理手段４から出力される、
間引き画素数及びブランキング量により補正された映像
信号はデジタル／アナログ変換器５へ入力される。デジ
タル／アナログ変換器５から、補正処理手段からの映像
信号をアナログ変換した映像信号ＡOUT が出力される。
デジタル／アナログ変換器５が出力する映像信号ＡOUT
は図示しない液晶パネルへ与えられる。
間引き画素数の信号及びブランキング量決定手段３が決
定して出力するブランキング量の信号はともに補正処理
手段４へ入力される。補正処理手段４から出力される、
間引き画素数及びブランキング量により補正された映像
信号はデジタル／アナログ変換器５へ入力される。デジ
タル／アナログ変換器５から、補正処理手段からの映像
信号をアナログ変換した映像信号ＡOUT が出力される。
デジタル／アナログ変換器５が出力する映像信号ＡOUT
は図示しない液晶パネルへ与えられる。
【０００９】図４及び図５は本発明に係る液晶プロジェ
クタのあおり補正回路の具体的構成を示すブロック図で
ある。映像信号ＡはクロックCLK が与えられるアナログ
／デジタル変換器１へ入力され、デジタル変換された映
像データはゲート回路G1,G3へ入力される。間引き画素
決定手段２は、先頭アドレス設定部2a、アドレス発生部
2b、EPROM 2c及びデータ比較部2dにより構成されてい
る。ブランキング量決定手段３は、先頭アドレス設定部
3a、アドレス発生部3b、EPROM 3c及びデータ比較部3dに
より構成されている。補正処理手段４は、書込みアドレ
ス発生部4a、読出しアドレス発生部4b、読出し／書込み
アドレス切換部4c、 SRAM 4d、ゲート回路G1,G2 、読出
し／書込みアドレス切換部4e、 SRAM 4f、ゲート回路G
3,G4 、読出し／ゲート制御部4g及び書込み／ゲート制
御部4hにより構成されている。
クタのあおり補正回路の具体的構成を示すブロック図で
ある。映像信号ＡはクロックCLK が与えられるアナログ
／デジタル変換器１へ入力され、デジタル変換された映
像データはゲート回路G1,G3へ入力される。間引き画素
決定手段２は、先頭アドレス設定部2a、アドレス発生部
2b、EPROM 2c及びデータ比較部2dにより構成されてい
る。ブランキング量決定手段３は、先頭アドレス設定部
3a、アドレス発生部3b、EPROM 3c及びデータ比較部3dに
より構成されている。補正処理手段４は、書込みアドレ
ス発生部4a、読出しアドレス発生部4b、読出し／書込み
アドレス切換部4c、 SRAM 4d、ゲート回路G1,G2 、読出
し／書込みアドレス切換部4e、 SRAM 4f、ゲート回路G
3,G4 、読出し／ゲート制御部4g及び書込み／ゲート制
御部4hにより構成されている。
【００１０】液晶プロジェクタにより投影した画像のあ
おりを補正するための補正量ｍ及びあおりの補正方向ｎ
を指令する両信号は間引き画素決定手段２の先頭アドレ
ス設定部2a及びブランキング量決定手段３の先頭アドレ
ス設定部3aへ入力される。先頭アドレス設定部2aからの
先頭アドレスはアドレス発生部2bへ入力され、アドレス
発生部2bが発生させたアドレスは、走査線ごとに間引く
画素の位置データを予め記憶させているEPROM 2cへ入力
される。EPROM 2cから読出した間引く画素の位置データ
はデータ比較部2dへ入力される。
おりを補正するための補正量ｍ及びあおりの補正方向ｎ
を指令する両信号は間引き画素決定手段２の先頭アドレ
ス設定部2a及びブランキング量決定手段３の先頭アドレ
ス設定部3aへ入力される。先頭アドレス設定部2aからの
先頭アドレスはアドレス発生部2bへ入力され、アドレス
発生部2bが発生させたアドレスは、走査線ごとに間引く
画素の位置データを予め記憶させているEPROM 2cへ入力
される。EPROM 2cから読出した間引く画素の位置データ
はデータ比較部2dへ入力される。
【００１１】ブランキング量決定手段３の先頭アドレス
設定部3aからの先頭アドレスはアドレス発生部3bへ入力
され、アドレス発生部3bが発生させたアドレスは、走査
線ごとの映像開始点の位置データ及び映像終了点の位置
データを予め記憶させているEPROM 3cへ入力される。EP
ROM 3cから読出した映像開始点及び映像終了点の位置デ
ータはデータ比較部3dへ入力される。
設定部3aからの先頭アドレスはアドレス発生部3bへ入力
され、アドレス発生部3bが発生させたアドレスは、走査
線ごとの映像開始点の位置データ及び映像終了点の位置
データを予め記憶させているEPROM 3cへ入力される。EP
ROM 3cから読出した映像開始点及び映像終了点の位置デ
ータはデータ比較部3dへ入力される。
【００１２】パワーオンリセット信号PWRST 、水平系ク
リア信号MCL 、垂直ブランキング信号RESET 、１フィー
ルドごとに反転するVSW 信号作成用パルスVSWTR がリセ
ット信号発生部６へ入力され、リセット信号RSTA,RSTB
が出力されるようになっている。クロックCLK 及びリセ
ット信号RSTBがクロックカウンタ７へ入力され、クロッ
クカウンタ７が出力するカウントデータはデータ比較部
2d及び3dへ入力される。データ比較部2dがEPROM 2cから
読出した間引く画素の位置データと、クロックカウンタ
部７からのカウントデータとが一致したときに出力する
一致信号PICSIGはアドレス発生部2bと、補正処理手段４
の書込みアドレス発生部4aと、書込み／ゲート制御部4h
とに与えられる。
リア信号MCL 、垂直ブランキング信号RESET 、１フィー
ルドごとに反転するVSW 信号作成用パルスVSWTR がリセ
ット信号発生部６へ入力され、リセット信号RSTA,RSTB
が出力されるようになっている。クロックCLK 及びリセ
ット信号RSTBがクロックカウンタ７へ入力され、クロッ
クカウンタ７が出力するカウントデータはデータ比較部
2d及び3dへ入力される。データ比較部2dがEPROM 2cから
読出した間引く画素の位置データと、クロックカウンタ
部７からのカウントデータとが一致したときに出力する
一致信号PICSIGはアドレス発生部2bと、補正処理手段４
の書込みアドレス発生部4aと、書込み／ゲート制御部4h
とに与えられる。
【００１３】一方、ブランキング量決定手段３のデータ
比較部3dがEPROM 3cから読出した映像開始点及び映像終
了点の各位置データと、クロックカウンタ部７からのカ
ウントデータとが一致するごとに出力する一致信号SESI
G は、アドレス発生部3bと、読出し／ゲート制御部4gと
に与えられる。書込みアドレス発生部4aが発生させた書
込みアドレスは、読出し／書込みアドレス切換部4c及び
読出し／書込みアドレス切換部4eへ入力される。
比較部3dがEPROM 3cから読出した映像開始点及び映像終
了点の各位置データと、クロックカウンタ部７からのカ
ウントデータとが一致するごとに出力する一致信号SESI
G は、アドレス発生部3bと、読出し／ゲート制御部4gと
に与えられる。書込みアドレス発生部4aが発生させた書
込みアドレスは、読出し／書込みアドレス切換部4c及び
読出し／書込みアドレス切換部4eへ入力される。
【００１４】一方、読出しアドレス発生部4bが発生させ
た読出しアドレスは読出し／書込みアドレス切換部4c及
び読出し／書込みアドレス切換部4eへ与えられる。これ
らの書込みアドレス発生部4a及び読出しアドレス発生部
4bにはクロックCLK が与えられる。読出し／書込みアド
レス切換部4cには水平ドライバ用のサンプリングスター
トパルスSTH 又は、クランプパルスCLP 及びリセット信
号RSTAが与えられる。読出し／書込みアドレス切換部4c
の切換動作により出力される読出しアドレス又は書込み
アドレスＡ0 …Ａ10は SRAM 4dへ与えられる。 SRAM 4d
は、それに与えられた書込みアドレスＡ0 …Ａ10に応じ
てゲート回路G1からの映像データを書込み、読出しアド
レスＡ0 …Ａ10に応じて SRAM 4dから映像データが読出
せるようになっている。読出した映像データはゲート回
路G2を介してデジタル／アナログ変換器５へ入力される
ようになっている。
た読出しアドレスは読出し／書込みアドレス切換部4c及
び読出し／書込みアドレス切換部4eへ与えられる。これ
らの書込みアドレス発生部4a及び読出しアドレス発生部
4bにはクロックCLK が与えられる。読出し／書込みアド
レス切換部4cには水平ドライバ用のサンプリングスター
トパルスSTH 又は、クランプパルスCLP 及びリセット信
号RSTAが与えられる。読出し／書込みアドレス切換部4c
の切換動作により出力される読出しアドレス又は書込み
アドレスＡ0 …Ａ10は SRAM 4dへ与えられる。 SRAM 4d
は、それに与えられた書込みアドレスＡ0 …Ａ10に応じ
てゲート回路G1からの映像データを書込み、読出しアド
レスＡ0 …Ａ10に応じて SRAM 4dから映像データが読出
せるようになっている。読出した映像データはゲート回
路G2を介してデジタル／アナログ変換器５へ入力される
ようになっている。
【００１５】読出し／書込みアドレス切換部4eが切換動
作して出力される読出しアドレス又は書込みアドレスＡ
0 …Ａ10は SRAM 4fへ与えられる。 SRAM 4fは、それに
与えられた書込みアドレスＡ0 …Ａ10に応じてゲート回
路G3からの映像データを書込み、読出しアドレスＡ0 …
Ａ10に応じて SRAM 4fから映像データが読出せるように
なっている。読出した映像データはゲート回路G4を介し
てクロックCLK が与えられているデジタル／アナログ変
換器５へ入力される。デジタル／アナログ変換器５から
アナログ信号に変換された映像信号ＡOUT が出力される
ようになっている。
作して出力される読出しアドレス又は書込みアドレスＡ
0 …Ａ10は SRAM 4fへ与えられる。 SRAM 4fは、それに
与えられた書込みアドレスＡ0 …Ａ10に応じてゲート回
路G3からの映像データを書込み、読出しアドレスＡ0 …
Ａ10に応じて SRAM 4fから映像データが読出せるように
なっている。読出した映像データはゲート回路G4を介し
てクロックCLK が与えられているデジタル／アナログ変
換器５へ入力される。デジタル／アナログ変換器５から
アナログ信号に変換された映像信号ＡOUT が出力される
ようになっている。
【００１６】読出し／ゲート制御部4gにはリセット信号
RSTAが入力され、読出し／ゲート制御部4gが出力する制
御信号は SRAM 4d,4f の読出しイネーブル信号端子＃OE
とゲート回路G2,G4 とに与えられ、また読出しアドレス
発生部4bへ与えられる。書込み／ゲート制御部4hにはク
ロックCLK 、サンプリングスタートパルスSTH 又はクラ
ンプパルスCLP 及びリセット信号RSTAが与えられ、書込
み／ゲート制御部4hが出力する制御信号は SRAM 4d,4f
の書込みイネーブル信号端子＃WEと、ゲート回路G1,G3
とに与えられ、また書込みアドレス発生部4aへ与えられ
る。
RSTAが入力され、読出し／ゲート制御部4gが出力する制
御信号は SRAM 4d,4f の読出しイネーブル信号端子＃OE
とゲート回路G2,G4 とに与えられ、また読出しアドレス
発生部4bへ与えられる。書込み／ゲート制御部4hにはク
ロックCLK 、サンプリングスタートパルスSTH 又はクラ
ンプパルスCLP 及びリセット信号RSTAが与えられ、書込
み／ゲート制御部4hが出力する制御信号は SRAM 4d,4f
の書込みイネーブル信号端子＃WEと、ゲート回路G1,G3
とに与えられ、また書込みアドレス発生部4aへ与えられ
る。
【００１７】次にこの液晶プロジェクタのあおり補正回
路の動作を説明する。映像信号Ａがアナログ／デジタル
変換器１でデジタル信号に変換され、デジタル信号に変
換された映像データを、書込み／ゲート制御部4hからの
制御信号によりゲート回路G1をオンさせ、書込みアドレ
ス発生部4aからの書込みアドレスＡ0…Ａ10及び書込み
イネーブル信号＃WEを SRAM 4dに与えて１走査線の映像
データを SRAM 4dに書込む。次にゲート回路G1をオフさ
せた後、ゲート回路G2をオンさせ、書込みアドレスＡ0
…Ａ10及び書込みイネーブル信号＃WEを SRAM 4fに与え
て、次の１走査線の映像データを SRAM 4fに書込み、 S
RAM 4d,4f に交互に書込む。
路の動作を説明する。映像信号Ａがアナログ／デジタル
変換器１でデジタル信号に変換され、デジタル信号に変
換された映像データを、書込み／ゲート制御部4hからの
制御信号によりゲート回路G1をオンさせ、書込みアドレ
ス発生部4aからの書込みアドレスＡ0…Ａ10及び書込み
イネーブル信号＃WEを SRAM 4dに与えて１走査線の映像
データを SRAM 4dに書込む。次にゲート回路G1をオフさ
せた後、ゲート回路G2をオンさせ、書込みアドレスＡ0
…Ａ10及び書込みイネーブル信号＃WEを SRAM 4fに与え
て、次の１走査線の映像データを SRAM 4fに書込み、 S
RAM 4d,4f に交互に書込む。
【００１８】また読出し／ゲート制御部4gからの制御信
号により SRAM 4dに映像データを書込んでいるときにゲ
ート回路G4をオンさせ、読出しアドレス発生部4bからの
読出しアドレスＡ0 …Ａ10及び読出しイネーブル信号＃
OEを SRAM 4fに与えて、 SRAM 4fの映像データを読出し
デジタル／アナログ変換器５へ入力する。また SRAM4f
に映像データを書込んでいるときに、ゲート回路G2をオ
ンさせ、読出しアドレスＡ0 …Ａ10及び読出しイネーブ
ル信号＃OEを SRAM 4dに与えて SRAM 4dの映像データを
読出し、アナログ／デジタル変換器５へ入力する。つま
り、 SRAM 4d,4f に交互に映像データを書込み、書込ん
だ映像データを SRAM 4f,4d から交互に読出してデジタ
ル／アナログ変換器５へ入力する。
号により SRAM 4dに映像データを書込んでいるときにゲ
ート回路G4をオンさせ、読出しアドレス発生部4bからの
読出しアドレスＡ0 …Ａ10及び読出しイネーブル信号＃
OEを SRAM 4fに与えて、 SRAM 4fの映像データを読出し
デジタル／アナログ変換器５へ入力する。また SRAM4f
に映像データを書込んでいるときに、ゲート回路G2をオ
ンさせ、読出しアドレスＡ0 …Ａ10及び読出しイネーブ
ル信号＃OEを SRAM 4dに与えて SRAM 4dの映像データを
読出し、アナログ／デジタル変換器５へ入力する。つま
り、 SRAM 4d,4f に交互に映像データを書込み、書込ん
だ映像データを SRAM 4f,4d から交互に読出してデジタ
ル／アナログ変換器５へ入力する。
【００１９】そしてデジタル／アナログ変換器５は、そ
れに入力された映像データをアナログ信号に変換してア
ナログ信号の映像信号ＡOUT を図示しない液晶パネルに
与える。これにより、映像信号に応じた画像がスクリー
ン上に投影できる。
れに入力された映像データをアナログ信号に変換してア
ナログ信号の映像信号ＡOUT を図示しない液晶パネルに
与える。これにより、映像信号に応じた画像がスクリー
ン上に投影できる。
【００２０】さて、液晶プロジェクタにより投影した画
像にあおりが生じた場合は、図示しない操作部を操作し
て、あおりの補正量ｍ及びあおりの補正方向ｎを指令す
る信号を先頭アドレス設定部2a,3a へ入力すると、先頭
アドレス設定部2a,3a によりEPROM 2c及びEPROM 3cの先
頭アドレスを決定してEPROM 2c及び3cの位置データを読
出す。このとき、クロックカウンタ７は１走査線の画素
数をカウントして、データ比較部2d,3d へ与える。そう
するとデータ比較部2dはEPROM 2cから読出した間引く画
素の位置データと、クロックカウンタ７のカウントデー
タとを比較して一致した場合は、間引く画素であると決
定し一致信号PICSIGを出力し、アドレス発生部2b、書込
みアドレス発生部4a及び書込／ゲート制御部4hへ与え
る。一致信号PICSIGが出力されるごとに、アドレス発生
部2bは新たなアドレスを次々と発生させてEPROM 2cから
走査線ごとに間引く画素の位置データを順次読出す。
像にあおりが生じた場合は、図示しない操作部を操作し
て、あおりの補正量ｍ及びあおりの補正方向ｎを指令す
る信号を先頭アドレス設定部2a,3a へ入力すると、先頭
アドレス設定部2a,3a によりEPROM 2c及びEPROM 3cの先
頭アドレスを決定してEPROM 2c及び3cの位置データを読
出す。このとき、クロックカウンタ７は１走査線の画素
数をカウントして、データ比較部2d,3d へ与える。そう
するとデータ比較部2dはEPROM 2cから読出した間引く画
素の位置データと、クロックカウンタ７のカウントデー
タとを比較して一致した場合は、間引く画素であると決
定し一致信号PICSIGを出力し、アドレス発生部2b、書込
みアドレス発生部4a及び書込／ゲート制御部4hへ与え
る。一致信号PICSIGが出力されるごとに、アドレス発生
部2bは新たなアドレスを次々と発生させてEPROM 2cから
走査線ごとに間引く画素の位置データを順次読出す。
【００２１】一方、データ比較部3dは、EPROM 3cから読
出した映像開始点及び映像終了点の各位置データと、ク
ロックカウンタ７のカウントデータとを比較して、一致
した場合は、ブランキング期間であると決定し、一致信
号SESIG を出力して、アドレス発生部3b及び読出し／ゲ
ート制御部4gへ与える。一致信号SESIG が出力されると
アドレス発生部3bは新たなアドレスを発生させてEPROM
3cから、走査線ごとのブランキングの位置データを順次
読出す。このようにして、一致信号PICSIGが出力される
と書込みアドレス発生部4aの動作が停止する。それによ
り SRAM 4dの書込みアドレスがホールドされ、そのタイ
ミングで SRAM 4dへ書込む映像データの書込みが禁止さ
れる。
出した映像開始点及び映像終了点の各位置データと、ク
ロックカウンタ７のカウントデータとを比較して、一致
した場合は、ブランキング期間であると決定し、一致信
号SESIG を出力して、アドレス発生部3b及び読出し／ゲ
ート制御部4gへ与える。一致信号SESIG が出力されると
アドレス発生部3bは新たなアドレスを発生させてEPROM
3cから、走査線ごとのブランキングの位置データを順次
読出す。このようにして、一致信号PICSIGが出力される
と書込みアドレス発生部4aの動作が停止する。それによ
り SRAM 4dの書込みアドレスがホールドされ、そのタイ
ミングで SRAM 4dへ書込む映像データの書込みが禁止さ
れる。
【００２２】一方、一致信号SESIG が出力されると、そ
れによって読出し／ゲート制御部4gから制御信号が出力
制御、非出力制御になり、 SRAM 4d,4f からデータを読
出し、またデータの読出しを終了することになり、ブラ
ンキング期間を発生させる。これにより、１走査線のブ
ランキング期間を過ぎた映像開始点から画像データが読
出され、映像終了点で画像データの読出しを終了してブ
ランキング期間になる。そして同様のことが各走査線に
ついて行われる。なお、このように間引く画素に応じ
て、ブランキング期間を付加するので、１走査線の期
間、つまり１水平期間が変化することがない。
れによって読出し／ゲート制御部4gから制御信号が出力
制御、非出力制御になり、 SRAM 4d,4f からデータを読
出し、またデータの読出しを終了することになり、ブラ
ンキング期間を発生させる。これにより、１走査線のブ
ランキング期間を過ぎた映像開始点から画像データが読
出され、映像終了点で画像データの読出しを終了してブ
ランキング期間になる。そして同様のことが各走査線に
ついて行われる。なお、このように間引く画素に応じ
て、ブランキング期間を付加するので、１走査線の期
間、つまり１水平期間が変化することがない。
【００２３】したがって、補正量ｍ及び補正方向ｎを指
令する信号を与えた場合は、その補正量ｍに応じて走査
線ごとに予め定めている数の画素が間引かれ、また間引
いた画素に応じたブランキング期間が与えられて、液晶
パネルに与えられる１走査線ごとの映像信号の画素数が
減少して、投影した画像に生じるあおりを補正すること
ができる。
令する信号を与えた場合は、その補正量ｍに応じて走査
線ごとに予め定めている数の画素が間引かれ、また間引
いた画素に応じたブランキング期間が与えられて、液晶
パネルに与えられる１走査線ごとの映像信号の画素数が
減少して、投影した画像に生じるあおりを補正すること
ができる。
【００２４】図６及び図７は前述したあおり補正回路に
より、画像のあおりを補正する場合の説明図であり、図
６は液晶プロジェクタPJを上向けて画像の上側方向のあ
おりが生じた場合、図７は液晶プロジェクタPJを下向け
て画像の下側方向のあおりが生じた場合を示している。
図６において、液晶パネルの画素数が例えば水平1440画
素、有効映像信号が512 ラインとすると、投影された画
像は図６(a) に示すように画像の上短部の幅が広い台形
状になる。そこで前述したように補正量ｍ、補正方向ｎ
により補正すると、間引く画素により各ラインｕの画素
数ｋは ｋ＝1440−２（ｍ／511)(511−ｕ） …(1) となる。
より、画像のあおりを補正する場合の説明図であり、図
６は液晶プロジェクタPJを上向けて画像の上側方向のあ
おりが生じた場合、図７は液晶プロジェクタPJを下向け
て画像の下側方向のあおりが生じた場合を示している。
図６において、液晶パネルの画素数が例えば水平1440画
素、有効映像信号が512 ラインとすると、投影された画
像は図６(a) に示すように画像の上短部の幅が広い台形
状になる。そこで前述したように補正量ｍ、補正方向ｎ
により補正すると、間引く画素により各ラインｕの画素
数ｋは ｋ＝1440−２（ｍ／511)(511−ｕ） …(1) となる。
【００２５】それにより液晶パネルに与えられる画素数
は画像の上端側に対応するラインほど画素数が減少し、
図６(b) に示すように液晶パネルの上端側ラインは1440
−２ｍの画素数となり、下端側ラインは1440の画素数と
なる。そして画素を間引いたラインの両端側には補正量
ｍに応じた斜線で示すブランキング期間が生じることに
なり、投影している画像に生じているあおり分だけ画像
の上側が水平方向に縮小されて、投影した画像が矩形状
に補正される。
は画像の上端側に対応するラインほど画素数が減少し、
図６(b) に示すように液晶パネルの上端側ラインは1440
−２ｍの画素数となり、下端側ラインは1440の画素数と
なる。そして画素を間引いたラインの両端側には補正量
ｍに応じた斜線で示すブランキング期間が生じることに
なり、投影している画像に生じているあおり分だけ画像
の上側が水平方向に縮小されて、投影した画像が矩形状
に補正される。
【００２６】図７においても前記同様に液晶パネルの画
素数が水平1440画素、有効映像信号が512 ラインとする
と、投影された画像は図７(a) に示すように画像の下端
部の幅が広い台形状になる。そして前述したようにして
あおりを補正すると、間引く画素により各ラインｕの画
素数ｋは ｋ＝1440−２（ｍ／511)ｕ …(2) となる。そして画素を間引いたラインの両端側には、補
正量ｍに応じた斜線で示すブランキング期間が生じるこ
とになり、投影している画像に生じているあおり分だけ
画像の下側が水平方向に縮小されて、投影した画像が矩
形状に補正される。
素数が水平1440画素、有効映像信号が512 ラインとする
と、投影された画像は図７(a) に示すように画像の下端
部の幅が広い台形状になる。そして前述したようにして
あおりを補正すると、間引く画素により各ラインｕの画
素数ｋは ｋ＝1440−２（ｍ／511)ｕ …(2) となる。そして画素を間引いたラインの両端側には、補
正量ｍに応じた斜線で示すブランキング期間が生じるこ
とになり、投影している画像に生じているあおり分だけ
画像の下側が水平方向に縮小されて、投影した画像が矩
形状に補正される。
【００２７】
【発明の効果】以上詳述したように本発明は投影した画
像のあおりの補正量及び補正方向に応じて、各走査線ご
とに間引く画素の位置情報を決定する手段及び各走査線
ごとに付加するブランキング期間の位置情報を決定する
手段、決定された画素の位置情報に対応して映像信号記
憶手段に対する書込みを禁止する手段と、ブランキング
期間に対応する位置情報に基づき、映像信号記憶手段か
らの映像信号の読出し開始又は読出し終了を設定する手
段を備えたから液晶パネルの電荷をディスチャージさせ
るためのINH 信号のパルス幅を狭くする制御を必要とせ
ず、またあおりを補正するためにクロックを分周する等
の制御をする必要がなく、投影した画像のあおりを補正
できる。そのためハイビジョンのように高速処理が要求
される場合であっても、画像のあおりを確実に補正する
ことができる。したがって、本発明によれば、投影した
画像にあおりを発生させずにハイビジョンの画像を表示
できる液晶プロジェクタを提供できる優れた効果を奏す
る。
像のあおりの補正量及び補正方向に応じて、各走査線ご
とに間引く画素の位置情報を決定する手段及び各走査線
ごとに付加するブランキング期間の位置情報を決定する
手段、決定された画素の位置情報に対応して映像信号記
憶手段に対する書込みを禁止する手段と、ブランキング
期間に対応する位置情報に基づき、映像信号記憶手段か
らの映像信号の読出し開始又は読出し終了を設定する手
段を備えたから液晶パネルの電荷をディスチャージさせ
るためのINH 信号のパルス幅を狭くする制御を必要とせ
ず、またあおりを補正するためにクロックを分周する等
の制御をする必要がなく、投影した画像のあおりを補正
できる。そのためハイビジョンのように高速処理が要求
される場合であっても、画像のあおりを確実に補正する
ことができる。したがって、本発明によれば、投影した
画像にあおりを発生させずにハイビジョンの画像を表示
できる液晶プロジェクタを提供できる優れた効果を奏す
る。
【図１】液晶プロジェクタにより画像を投影する状態図
である。
である。
【図２】あおりが生じている投影画像の状態図である。
【図３】本発明に係る液晶プロジェクタのあおり補正回
路の構成を示す模式的ブロック図である。
路の構成を示す模式的ブロック図である。
【図４】本発明に係る液晶プロジェクタのあおり補正回
路の実回路の構成を示すブロック図の半部である。
路の実回路の構成を示すブロック図の半部である。
【図５】図４に示したブロック図の半部である。
【図６】上側方向の画像のあおりを補正する場合の説明
図である。
図である。
【図７】下側方向の画像のあおりを補正する場合の説明
図である。
図である。
１ アナログ／デジタル変換器 ２ 間引き画素決定手段 2c,3c EPROM ３ ブランキング量決定手段 ４ 補正処理手段 4d,4f SRAM ５ デジタル／アナログ変換器 G1,G2,G3,G4 ゲート回路
Claims (1)
- 【請求項１】 映像信号を映像信号記憶手段に書込み、
該映像信号記憶手段から読出した映像信号をスクリーン
上に投影する液晶プロジェクタのあおり補正回路におい
て、 前記あおりの補正量及びあおりの補正方向に応じて走査
線ごとに間引き画素及びその位置情報を決定する手段
と、走査線ごとに付加するブランキング期間に対応する
位置情報を決定する手段と、決定した間引き画素の位置
情報に対応して映像信号の前記映像信号記憶手段に対す
る書込みを禁止する手段と、前記ブランキング期間の位
置情報に対応して前記映像信号記憶手段からの映像信号
の読出し開始及び読出し終了を設定する手段とを備え、
前記映像信号記憶手段から読出した映像信号に基づいて
画像を投影すべく構成してあることを特徴とする液晶プ
ロジェクタのあおり補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25408092A JP2911316B2 (ja) | 1992-08-28 | 1992-08-28 | 液晶プロジェクタのあおり補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25408092A JP2911316B2 (ja) | 1992-08-28 | 1992-08-28 | 液晶プロジェクタのあおり補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0682751A JPH0682751A (ja) | 1994-03-25 |
| JP2911316B2 true JP2911316B2 (ja) | 1999-06-23 |
Family
ID=17259950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25408092A Expired - Fee Related JP2911316B2 (ja) | 1992-08-28 | 1992-08-28 | 液晶プロジェクタのあおり補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911316B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0777198A1 (en) * | 1995-11-30 | 1997-06-04 | Victor Company Of Japan, Limited | Image processing apparatus |
| JP4089051B2 (ja) | 1998-02-18 | 2008-05-21 | セイコーエプソン株式会社 | 画像処理装置および画像処理方法 |
-
1992
- 1992-08-28 JP JP25408092A patent/JP2911316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682751A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100188218B1 (ko) | 투사형 화상표시시스템의 비대칭화면 보정위치제어 방법 | |
| KR100339898B1 (ko) | 영상표시장치 | |
| AU706332B2 (en) | Method and apparatus for pre-compensating an asymmetrical picture in a projection system for displaying a picture | |
| US20110285971A1 (en) | Projection apparatus and control method thereof | |
| EP0523792B1 (en) | Multi-standard display device | |
| EP0782124A1 (en) | Colour display panel and apparatus with improved subpixel arrangement | |
| JP4757389B2 (ja) | マルチビジョン用プロジェクタ装置、およびこれを用いたマルチビジョン | |
| JPH10243347A (ja) | 画像記録再生装置 | |
| US5752758A (en) | Method for pre-compensating an asymmetrical picture in a projection system for displaying a picture | |
| JP2911316B2 (ja) | 液晶プロジェクタのあおり補正回路 | |
| JPS6211388A (ja) | デイジタルコンバ−ゼンス装置 | |
| JPH08195892A (ja) | 受像管の画像補正回路及びその方法 | |
| JP3272065B2 (ja) | 液晶プロジェクタの投射画像補正回路 | |
| JPH0514844A (ja) | 液晶パネル駆動制御回路 | |
| JP3551003B2 (ja) | オンスクリーン表示位置補正装置 | |
| JPH04349492A (ja) | マルチ映像表示システム | |
| KR0123769B1 (ko) | 16 : 9 화면에서의 픽쳐 인 픽쳐 표시회로 | |
| JPH0934409A (ja) | 拡大ズーム機能付き液晶ディスプレイ装置 | |
| JPH1114967A (ja) | 表示制御方法および液晶表示装置、投写型表示装置並びに電子機器 | |
| JPH08163477A (ja) | 投写型液晶表示装置 | |
| JPH10191213A (ja) | プロジェクタ投影像の歪みを補正する方法及びプロジェクタ | |
| KR100188205B1 (ko) | 비대칭화면보정에 따른 손실치 제어장치 | |
| JP3218792B2 (ja) | 投写型画像表示装置 | |
| JPH0990891A (ja) | プロジェクタ装置 | |
| JPH08111795A (ja) | 液晶表示装置付きビデオカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |