JP3652846B2 - 半導体メモリ装置のテスト回路 - Google Patents

半導体メモリ装置のテスト回路 Download PDF

Info

Publication number
JP3652846B2
JP3652846B2 JP25851297A JP25851297A JP3652846B2 JP 3652846 B2 JP3652846 B2 JP 3652846B2 JP 25851297 A JP25851297 A JP 25851297A JP 25851297 A JP25851297 A JP 25851297A JP 3652846 B2 JP3652846 B2 JP 3652846B2
Authority
JP
Japan
Prior art keywords
word line
test circuit
wafer burn
transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25851297A
Other languages
English (en)
Other versions
JPH10106296A (ja
Inventor
秀仁 趙
鍾賢 催
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10106296A publication Critical patent/JPH10106296A/ja
Application granted granted Critical
Publication of JP3652846B2 publication Critical patent/JP3652846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置のウエハバーンインテスト回路及びその制御方法に関する。
【０００２】
【従来の技術】
通常、チップ供給時には信頼性確保のためにバーンインテストを行う。現在、バーンインテストはパッケージ状態で行われるので、バーンインテストでエラーとなったチップは組立工程まで終わっているにも拘わらず出荷できないために非効率的である。これを改善するためにウエハ製造段階でバーンインテストを行う方法がある。
【０００３】
また、半導体メモリ装置の中でも特にＤＲＡＭの場合、バーンインテストエラーの大部分はシングルビットエラーであり、このエラーを見つけるには多くの時間が必要である。シングルビットエラーはメモリセルのリーク電流が直接的な原因となって起こり、リーク電流はゲート酸化膜やキャパシタの誘電体、記憶ノードジャンクションの不良によって起こる。現在のウエハバーンイン（以下、“ＷＢＩ”とする）回路は、半導体メモリ装置のワードライン構造によりテスト方法が異なるだけでなく、ＷＢＩ動作による各ノード別のストレスに差異があって、スクリーニングが確実に行われないという問題点がある。
【０００４】
図１は従来のウエハバーンインテスト回路図で、サブワードラインドライバＳＷＤを使用するメモリセルアレイ構造に適用される回路である。ローデコーダはノーマル動作でメモリセルのワードラインを駆動する手段であり、アドレスをデコードして所望のメモリセルを選択するために用いられる。サブワードラインドライバＳＷＤはトランジスタ１０１〜１０６で構成される。これらのトランジスタ１０１〜１０６の動作を、ノーマル時とストレス時に分けて説明する。
【０００５】
ノーマル動作では、ウエハバーンインイネーブル信号φＷＢＩとロープリデコード信号φＰＲＥ１に“ロウ”レベル、ロープリデコード信号φＰＲＥ２に“ハイ”レベルがそれぞれ入力され、ワードラインＷＬがイネーブルされる。相補ロープリデコード信号φＰＲＥＢ２はロープリデコード信号φＰＲＥ２の反転信号であり、ここでは”ロウ”が入力されている。
【０００６】
ウエハバーンインモードになると、ウエハバーンインイネーブル信号φＷＢＩが“ハイ”レベルになってトランジスタ１０５をオンさせ、φＰＲＥ１にも”ハイ”が入力されてワードラインＷＬへワードラインストレス電圧Ｖstressが印加され、メモリセルにストレスを加えるようになる。
【０００７】
このような回路では、ワードラインストレスによるトランジスタの不良はスクリーニングすることができるが、ビットラインにストレスを与えることがができない。なぜなら、全てのワードラインがイネーブルされることにより、該当のワードラインに接続されたメモリセルには同一のデータが書き込まれるために、ビットライン間に同一の電圧が誘起されるためである。このために高電圧により不良箇所を破壊することができなくなり信頼性を更に高められない。
【０００８】
【発明が解決しようとする課題】
以上の従来技術に着目して本発明の目的は、より確実にスクリーニングを行うことが出来るウエハバーンインテスト回路を提供することにある。即ち、ワードラインストレスと共にビットラインストレスを通じてもストレス印加する事の出来るウエハバーンインテスト回路を提供するものである。
【０００９】
【課題を解決するための手段】
このような目的を達成するために本発明のウエハバーンインテスト回路は、サブワードラインドライバを使用した半導体メモリ装置のウエハバーンインテスト回路において、各サブワードラインドライバの電源ラインに異なる電圧を供給可能なスイッチ部を設け、ノーマル動作では全電源ライン共通に接地電源を供給し、テスト動作では、トゥルーセルのサブワードラインドライバの電源ラインと相補セルのサブワードラインドライバの電源ラインとに分けてそれぞれ接地電源とストレス電源とを交互に供給するようにしたことを特徴とする。
【００１０】
前記スイッチ部は、外部電源パッドと電源ラインとの間に接続されて制御信号によりオンオフするスイッチングトランジスタから構成される。前記サブワードラインドライバは、電源ラインとワードラインとの間に接続され、ローアドレス信号を組み合わせた制御信号に応答する第１トランジスタと、プリデコードされたローアドレス信号の入力端子とワードラインとの間に設けられ、ワードライン選択のためのプリチャージ電圧を貯蔵する駆動信号貯蔵部と、を備える。前記駆動信号貯蔵部は、プリデコードされたローアドレス信号の入力端子とワードラインとの間に接続され、第１トランジスタの制御信号の反転制御信号に応答する第２トランジスタと、前記反転制御信号の入力端子とワードラインとの間に接続される第３トランジスタと、該第３トランジスタのゲート端子と前記プリデコードされたローアドレス信号の入力端子との間に接続され、恒常オンとされた第４トランジスタと、から構成される。前記第１〜第４トランジスタがＮＭＯＳトランジスタである。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を添付の図面を参照して詳細に説明する。ウエハ状態でバーンインテストを行って不良ビットをスクリーニングするための回路を図２、図３に示す。図４は半導体メモリ装置の概略図で、まずこの図から説明する。
【００１２】
図４は、サブメモリセルアレイＭＣＡから構成される４つのバンクＢ１〜Ｂ４がチップの４隅に配置され、パッドがチップの中央に配置されたＬＯＣ(Lead On Chip)構造を示している。この他の周辺回路は省略し、ＷＢＩに関連した部分のみを説明する。
【００１３】
高集積化に伴ってセルサイズが小さくなると、配線とゲートポリを用いたストラップ構造では配線間隔が減ってストラップ領域でゲートポリと配線を接続するのが難しくなる。そのための代案がサブワードラインドライバ(Sub Word line Driver)構造である。これは４本または８本のワードラインＷＬ当たり１本の配線ライン（ストラッピングのための配線ライン）で済むので、配線間隔に余裕が出来る。本発明はこのようなＳＷＤ構造をもつ半導体メモリ装置に適している。
【００１４】
図２のＶＳＳ＿Ｃ、Ｔは、ノーマル動作時にはサブワードラインドライバＳＷＤの接地電源ＶＳＳが印加され、ワードラインＷＬのディスエーブル時にワードラインの電流を放電するための電源として用いられる。本例では特に、ＶＳＳ＿ＣとＶＳＳ＿ＴがサブワードラインドライバＳＷＤをそれぞれに制御するところに特徴がある。ノーマル動作時は外部電源パッドＶＳＳからの電圧をスイッチング部ＳＷを介して、ワードラインＷＬ＿Ｃ、Ｔの両方に印加し、ウエハバーンインテストモードになると、電源パッドＶＳＳ、ＳＴＲＥＳＳから入力される電圧はスイッチング部ＳＷによりＶＳＳ＿ＣとＶＳＳ＿Ｔへ交互に、一方はＶＳＳ（０Ｖ）、他方はＳＴＲＥＳＳ（スクリーニングに充分な電圧）として印加する。
【００１５】
図３は、サブメモリセルアレイＭＣＡと、ワードラインを駆動するためのサブワードラインドライバＳＷＤに別けられる。
【００１６】
サブメモリセルアレイＭＣＡはワードラインＷＬ、データを記憶する記憶ノード、記憶ノードにデータを書込／読出するときに用いられるビットライン対ＢＬ／ＢＬＢからなる。記憶ノードはワードラインＷＬから印加される電圧により制御されるＭＯＳトランジスタ（アクセストランジスタ）を持ち、このＭＯＳトランジスタのソース端子とドレイン端子に記憶ノードとビットライン対ＢＬ／ＢＬＢがそれぞれ接続される。つまりメモリセルは公知の１トランジスタ１キャパシタ形のセルである。
【００１７】
サブワードラインドライバＳＷＤはローアドレスのプリデコードにより駆動される信号ＭＷＥｉ（ｉ＝１〜ｎ）と、信号ＭＷＥｉを発生するために要求されるアドレス以外のアドレスに駆動される信号ＰＸ０〜３（ＰＸＢ０〜３）によって制御され、ノーマル動作時の非選択ワードラインの接地及びワードライン選択後のディスエーブル時に選択ワードラインを接地させるために用いられるＶＳＳ電源ラインを有し、このＶＳＳ電源ラインにはサブワードラインドライバＳＷＤ領域別にＶＳＳ＿Ｃ又はＶＳＳ＿Ｔが提供される。
【００１８】
ノーマル動作時にはＶＳＳ＿Ｃ、Ｔの両方にＶＳＳ（０Ｖ）が印加され、ローアドレスプリデコード信号ＭＷＥｉが選択されて該当ＳＷＤ領域のノードＳ０〜３にプリチャージ（ＶＣＣ−Ｖｔｎ）が行われた後、ローアドレスプリデコード信号ＭＷＥｉに関連しないローアドレスにより信号ＰＸ０〜３のうちいずれか一つが選択されてワードラインを活性化させて動作する。
【００１９】
ＷＢＩテストモードになると、ローアドレスはディスエーブル状態で信号ＭＷＥ１〜ＭＷＥｎ及びＰＸ０〜３は“ロウ”レベルになり、反転信号ＰＸＢ０〜３は“ハイ”レベルの状態で、ＶＳＳ＿ＣとＶＳＳ＿Ｔに交互にＶＳＳまたはＳＴＲＥＳＳが電源として印加されるが、ＶＳＳ＿ＣにＶＳＳ、ＶＳＳ＿ＴにＳＴＲＥＳＳが印加された場合、メモリアレイのトゥルー(true)セル（ＢＬに接続されたセル）に接続されたワードラインのみイネーブルされ、ＶＳＳ＿ＣにＳＴＲＥＳＳ、ＶＳＳ＿ＴにＶＳＳが印加された場合はメモリセルアレイの相補セル（ＢＬＢに接続されたセル）に接続されたワードラインのみイネーブルされる。
【００２０】
このようにサブワードラインドライバＳＷＤのＶＳＳ＿Ｃ、Ｔの電源ラインが、ビットラインＢＬまたはＢＬＢに接続されたセルのアクセストランジスタを駆動するワードラインをＶＳＳに保持させる。このようなメモリセルとサブワードラインドライバＳＷＤ領域の電源関係は、結局ＷＢＩテスト時にトゥルーセルに接続されたワードラインのみ駆動するか、相補セルのワードラインのみ駆動するかの選択が可能である。テストデータは全セル共通なので、ビットラインＢＬの記憶ノードは全て同じデータを示し、且つ相補ビットラインＢＬＢの記憶ノードも全て同じデータを示すことになる。従って、従来のようにトゥルーセルのワードラインと相補セルのワードラインが同時に活性化されると、ビットライン対ＢＬ／ＢＬＢに誘起されるデータが不分明になって、ＷＢＩ時にビットラインＢＬと相補ビットラインＢＬＢとの間の不良箇所にストレス電圧を印加することができず、ビットライン対ＢＬ／ＢＬＢと記憶ノード、或いはビットライン対ＢＬ／ＢＬＢとワードラインＷＬなど各種不良箇所をスクリーニングすることができない。
【００２１】
そこで、本例のように、一方のワードラインはストレス電圧、他方のワードラインは接地としてこれを交代させるようにすれば、ビットライン対ＢＬ／ＢＬＢのいずれかにはアクセストランジスタのオフでデータは現れないから、効果的なストレスを加えることが出来る。
【００２２】
【発明の効果】
以上のように本発明のウエハバーンインテスト回路は、ワードラインを通じてストレスを印加するとき、ビットラインを通じてもストレスが印加できるので、メモリセルの不良箇所を初期テストでスクリーニングすることができるようになり、長期的な信頼性が保証され、また、コストダウンにも貢献する。
【図面の簡単な説明】
【図１】従来のウエハバーンインテスト回路図。
【図２】本発明のウエハバーンインテスト回路図。
【図３】本発明のウエハバーンインテスト回路及びメモリセルアレイ図。
【図４】本発明の昇圧電源と接地電源を供給する外部パッド及びメモリセルアレイを概略図。

Claims (5)

  1. サブワードラインドライバを使用した半導体メモリ装置のウエハバーンインテスト回路において、
    各サブワードラインドライバの電源ラインに異なる電圧を供給可能なスイッチ部を設け、ノーマル動作では全電源ライン共通に接地電源を供給し、テスト動作では、トゥルーセルのサブワードラインドライバの電源ラインと相補セルのサブワードラインドライバの電源ラインとに分けてそれぞれ接地電源とストレス電源とを交互に供給するようにしたことを特徴とするウエハバーンインテスト回路。
  2. スイッチ部は、外部電源パッドと電源ラインとの間に接続されて制御信号によりオンオフするスイッチングトランジスタから構成される請求項１記載のウエハバーンインテスト回路。
  3. サブワードラインドライバは、電源ラインとワードラインとの間に接続され、ローアドレス信号を組み合わせた制御信号に応答する第１トランジスタと、プリデコードされたローアドレス信号の入力端子とワードラインとの間に設けられ、ワードライン選択のためのプリチャージ電圧を貯蔵する駆動信号貯蔵部と、を備える請求項１又は請求項２記載のウエハバーンインテスト回路。
  4. 駆動信号貯蔵部は、プリデコードされたローアドレス信号の入力端子とワードラインとの間に接続され、第１トランジスタの制御信号の反転制御信号に応答する第２トランジスタと、前記反転制御信号の入力端子とワードラインとの間に接続される第３トランジスタと、該第３トランジスタのゲート端子と前記プリデコードされたローアドレス信号の入力端子との間に接続され、恒常オンとされた第４トランジスタと、から構成される請求項３記載のウエハバーンインテスト回路。
  5. 第１〜第４トランジスタがＮＭＯＳトランジスタである請求項４記載のウエハバーンインテスト回路。
JP25851297A 1996-09-23 1997-09-24 半導体メモリ装置のテスト回路 Expired - Fee Related JP3652846B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996P41714 1996-09-23
KR1019960041714A KR100206710B1 (ko) 1996-09-23 1996-09-23 반도체 메모리 장치의 웨이퍼 번인 테스트 회로

Publications (2)

Publication Number Publication Date
JPH10106296A JPH10106296A (ja) 1998-04-24
JP3652846B2 true JP3652846B2 (ja) 2005-05-25

Family

ID=19474912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25851297A Expired - Fee Related JP3652846B2 (ja) 1996-09-23 1997-09-24 半導体メモリ装置のテスト回路

Country Status (6)

Country Link
US (2) US6026038A (ja)
JP (1) JP3652846B2 (ja)
KR (1) KR100206710B1 (ja)
DE (1) DE19724276C2 (ja)
GB (1) GB2317456B (ja)
TW (1) TW322580B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4153091B2 (ja) * 1998-07-10 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
US6327682B1 (en) * 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
JP3844912B2 (ja) * 1999-06-10 2006-11-15 富士通株式会社 半導体記憶装置の試験方法及び試験装置と半導体記憶装置
JP2001014892A (ja) 1999-06-25 2001-01-19 Mitsubishi Electric Corp 半導体記憶装置
JP2001184897A (ja) * 1999-12-27 2001-07-06 Oki Electric Ind Co Ltd ロウアドレスデコードライン回路
TW432574B (en) * 2000-01-19 2001-05-01 Yang Wen Kun Wafer level burn in device and method
KR100390738B1 (ko) * 2000-06-07 2003-07-12 가부시끼가이샤 도시바 반도체 메모리 집적 회로
JP4757373B2 (ja) * 2000-07-24 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置及びそのメモリセルアクセス方法
KR100464946B1 (ko) * 2000-12-30 2005-01-05 주식회사 하이닉스반도체 번-인 테스트 방법
US6455336B1 (en) 2001-08-27 2002-09-24 International Business Machines Corporation Power reduction method and design technique for burn-in
KR100442960B1 (ko) * 2001-12-21 2004-08-04 주식회사 하이닉스반도체 반도체 메모리 테스트 장치
DE10204125A1 (de) * 2002-02-01 2003-08-07 Bosch Gmbh Robert Verfahren zur Programmierung und/oder Funktionsprüfung von einer elektronischen Schaltung
US6800495B2 (en) * 2002-09-20 2004-10-05 Cypress Semiconductor Corporation Lot-optimized wafer level burn-in
DE10350356B3 (de) * 2003-10-29 2005-02-17 Infineon Technologies Ag Integrierte Schaltung, Testsystem und Verfahren zum Auslesen eines Fehlerdatums aus der integrierten Schaltung
US7106644B2 (en) * 2003-12-01 2006-09-12 Elite Semiconductor Memory Technology, Inc. Memory device and method for burn-in test
GB0426005D0 (en) * 2004-11-26 2004-12-29 Koninkl Philips Electronics Nv Sram test method and sram test arrangement
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
US20080263415A1 (en) * 2007-04-17 2008-10-23 Bernhard Ruf Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, Method of Fabricating an Integrated Circuit, Computer Program Product, and Computing System
US7679978B1 (en) * 2007-07-11 2010-03-16 Sun Microsystems, Inc. Scheme for screening weak memory cell
KR101311713B1 (ko) * 2007-07-31 2013-09-26 삼성전자주식회사 메모리 코어, 이를 포함하는 반도체 메모리 장치
KR100845810B1 (ko) * 2007-08-14 2008-07-14 주식회사 하이닉스반도체 웨이퍼 번인 테스트 회로
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
KR20100125099A (ko) * 2009-05-20 2010-11-30 삼성전자주식회사 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
JP2848117B2 (ja) * 1992-05-27 1999-01-20 日本電気株式会社 半導体記憶回路
KR950014099B1 (ko) * 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
JPH06203597A (ja) * 1992-09-25 1994-07-22 Nec Corp ダイナミックｒａｍ
DE4345246C2 (de) * 1992-11-04 1997-02-20 Mitsubishi Electric Corp Integrierte Halbleiterschaltungseinrichtung
KR0135735B1 (ko) * 1992-11-04 1998-05-15 기다오까 다까시 소음발생을 억제하는 개량된 출력 드라이버 회로 및 번인테스트를 위한 개량된 반도체 집적회로 장치
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
US5555212A (en) * 1994-09-19 1996-09-10 Kabushiki Kaisha Toshiba Method and apparatus for redundancy word line replacement in a semiconductor memory device
KR0135108B1 (ko) * 1994-12-13 1998-04-25 김광호 스트레스 테스트 회로를 포함하는 반도체 메모리 장치
KR970003270A (ko) * 1995-06-23 1997-01-28 김광호 반도체메모리소자의 테스트를 위한 고속 기록회로
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
DE19620630A1 (de) * 1996-05-22 1997-11-27 Aeg Mobile Communication Handfunksprechgerät
JP3938229B2 (ja) * 1997-10-13 2007-06-27 沖電気工業株式会社 半導体記憶装置

Also Published As

Publication number Publication date
GB2317456B (en) 1998-12-23
DE19724276C2 (de) 2003-04-10
DE19724276A1 (de) 1998-04-02
US6266286B1 (en) 2001-07-24
TW322580B (en) 1997-12-11
JPH10106296A (ja) 1998-04-24
KR19980022536A (ko) 1998-07-06
GB9713697D0 (en) 1997-09-03
US6026038A (en) 2000-02-15
KR100206710B1 (ko) 1999-07-01
GB2317456A (en) 1998-03-25

Similar Documents

Publication Publication Date Title
JP3652846B2 (ja) 半導体メモリ装置のテスト回路
KR0119887B1 (ko) 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
US7463529B2 (en) Word line driving circuit putting word line into one of high level, low level and high impedance
KR960000888B1 (ko) 반도체 기억 장치
JP3734853B2 (ja) 半導体記憶装置
JPH0756759B2 (ja) スタティック型半導体記憶装置
JP2977385B2 (ja) ダイナミックメモリ装置
US5761135A (en) Sub-word line drivers for integrated circuit memory devices and related methods
KR100228530B1 (ko) 반도체 메모리 장치의 웨이퍼 번인 테스트회로
WO2004077444A1 (ja) 半導体記憶装置及びそのリフレッシュ方法
JP2829135B2 (ja) 半導体記憶装置
JP2829134B2 (ja) 半導体記憶装置
US6741510B2 (en) Semiconductor memory device capable of performing burn-in test at high speed
JP2001035194A (ja) 半導体記憶装置
JPH10106286A (ja) 半導体記憶装置およびそのテスト方法
JPH07111099A (ja) 冗長アドレスデコーダ
US5877992A (en) Data-bit redundancy in semiconductor memories
US6421285B2 (en) Semiconductor storage device using redundancy method
US5936899A (en) Wafer burn-in test circuit of a semiconductor memory device
US6667919B1 (en) Semiconductor memory device and test method thereof using row compression test mode
US6469947B2 (en) Semiconductor memory device having regions with independent word lines alternately selected for refresh operation
JPH0628893A (ja) 半導体記憶装置
JP3105078B2 (ja) 半導体記憶装置
JP2001210100A (ja) 半導体記憶装置
JPH0963269A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050224

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees