JP3091687B2 - センス増幅回路 - Google Patents

センス増幅回路

Info

Publication number
JP3091687B2
JP3091687B2 JP10117796A JP10117796A JP3091687B2 JP 3091687 B2 JP3091687 B2 JP 3091687B2 JP 10117796 A JP10117796 A JP 10117796A JP 10117796 A JP10117796 A JP 10117796A JP 3091687 B2 JP3091687 B2 JP 3091687B2
Authority
JP
Japan
Prior art keywords
voltage
current
memory cell
sense amplifier
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10117796A
Other languages
English (en)
Other versions
JPH08321190A (ja
Inventor
カンパルド ジオヴァンニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH08321190A publication Critical patent/JPH08321190A/ja
Application granted granted Critical
Publication of JP3091687B2 publication Critical patent/JP3091687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置の
センス増幅回路に関するものである。より詳細には、本
発明は、フラッシュＥＥＰＲＯＭ装置に特に適合したセ
ンス増幅回路に関するものである。
【０００２】
【従来の技術】半導体記憶装置が、行列の交差部に配置
したメモリセルのマトリックス（「メモリマトリック
ス」）を具えることは、既知である。マトリックスの行
を通常「ワードライン」と称し、マトリックスの列を
「ビットライン」と称する。
【０００３】フラッシュＥＥＰＲＯＭメモリセルはフロ
ーティングゲートＭＯＳ型電界効果トランジスタを具
え、フローティングゲートＭＯＳ型電界効果トランジス
タは、ドレイン電極、ソース電極、制御ゲート電極及び
フローティングゲート電極を有する。制御ゲート電極を
メモリマトリックスの各ワードラインに接続し、ドレイ
ン電極を各ビットラインに接続し、ソース電極を基準電
位に接続する。
【０００４】フラッシュＥＥＰＲＯＭメモリセルを電気
的にプログラム（すなわち「書込み」）し及び消去する
ことができる。書込み中、いわゆるチャネルホットエレ
クトロン（“ＣＨＥ”）効果によりフローティングゲー
トＭＯＳＦＥＴのフローティングゲート電極に電子が伝
達される。それに対して、消去中、ファウラーノルドハ
イムトンネル効果によりフローティングゲート電極から
電子が除去される。
【０００５】フローティングゲート電極に電荷が存在す
ると、フローティングゲートＭＯＳＦＥＴの電流／電圧
特性が変わる。実際には、フローティングゲートＭＯＳ
ＦＥＴのしきい値電圧は、フローティングゲート電極の
電荷に応じて変動する。書き込まれたメモリセルは、消
去されたメモリセルのしきい値電圧より高いしきい値電
圧を有する。
【０００６】これらのしきい値電圧の差は、読出しモー
ド中、特定のメモリセルを消去するか又は書き込むかを
決定するのに利用される。読み出すべきメモリセルの制
御ゲート電極を接続するワードラインは、消去されたメ
モリセルのしきい値電圧と書き込まれたメモリセルのし
きい値電圧との間の電圧まで電圧が上昇する。メモリセ
ルのドレイン電極が接続されたビットラインの電圧も上
昇する。このような状況では、読み出すべきセメリセル
が書き込まれたメモリセルの場合、（メモリセルの制御
ゲート電極の電圧がそのしきい値電圧より低いので、）
メモリセルの電流が吸い込まれないが、それに対して、
読み出されるべきメモリセルが消去されたメモリセルの
場合、（制御ゲート電極の電圧がそのしきい値電圧より
高いので、）メモリセルの電流が吸い込まれる。
【０００７】既知のセンス増幅回路は実際には、読み出
すべきメモリセルにより吸い込まれた電圧信号の電流を
変換する電流／電圧コンバータを具える。代表的には、
この電圧信号は、基準電流の電流電圧変換により得られ
た基準電圧信号と比較される。この基準電圧は、いわゆ
る「基準メモリセル」によって吸い込まれた電流とな
り、この基準メモリセルは、実際のメモリセルを構成す
るものと同一であるが、これは、いわゆる「初期状態」
（紫外光を照射した後にフローティングゲートＭＯＳＦ
ＥＴにより達成される状態。）に対応する予め設定され
たしきい値電圧を有する。このようにして、メモリセル
間の統計的な幾何配置及びプロセス変動、電圧変動等の
ようなスプリアスの影響の全てが除去される。その理由
は、これらの影響は通常モード信号として取り扱われる
からである。
【０００８】
【発明が解決しようとする課題】センス増幅回路の特定
の問題は、センス増幅回路をバイトごとの基準で消去す
るのではなく、区域ごとの基準で消去するという事実に
関するものである。これは、（千から百万の）多数のメ
モリセルが電気的な消去に同時に従うことを意味する。
その結果、消去中の各メモリセルの応答を個々に制御す
ることは不可能であり、実現可能なことは統計的なアプ
ローチのみである。メモリセル及び電圧レール間の導通
路の電気的な特性の僅かな差と、メモリセルの幾何的配
置の電気的な特性の僅かな差とは、メモリセルの消去時
間の統計的な分布を決定し、かつ、しきい値電圧、メモ
リセル電流等のようなメモリセルの電気パラメータの値
の分散を消去した後に発生する。したがって、電気的な
書込みサイクル及び読出しサイクルを繰り返した後、フ
ローティングゲートＭＯＳＦＥＴの幾つかには、（通常
は正である）しきい値電圧が負となる程度に過消去(ove
rerase) が発生するおそれがある。
【０００９】消耗したメモリセルが一つ存在するだけで
記憶装置全体が停止する。実際、消耗したメモリセル
は、それが選択されなかった場合（すなわち、その制御
ゲート電極の電圧が零である場合）でさえ有限な電流を
吸い込む。消耗したメモリセルと同一のビットラインに
属する書き込まれたメモリセルを読み出そうとする場
合、消耗したメモリセルによって吸い込まれた電流によ
り、センス増幅回路は、書き込まれたメモリセルを、消
去されたメモリセルとして誤って読み出す。換言すれ
ば、消耗したメモリセルによる電流の吸い込みは、読み
出すべきメモリにより吸い込まれた電流に加えるオフセ
ット電流とみなされるおそれがある。このオフセット電
流により、電流／電圧コンバータの出力電圧信号に重ね
合わすべきオフセット電圧が発生する。オフセット電圧
が十分高い場合、これにより、消去されたメモリセルと
して書き込まれたメモリセルを不正確に読み出す原因と
なるおそれがある。
【００１０】上記従来の技術にかんがみて、本発明の目
的は、一般に半導体記憶装置用の、特に、消耗したメモ
リセルの存在により悪影響を及ぼされない限りフラッシ
ュＥＥＰＲＯＭ装置に適合した新規のセンス増幅回路を
提供することである。
【００１１】
【課題を解決するための手段】本発明によれば、このよ
うな目的は、半導体記憶装置用のセンス増幅回路であっ
て、読み出すべきメモリセルの電流を電圧信号に変換す
る第１電流／電圧変換手段と、基準電流を基準電圧に変
換する第２電流／電圧変換手段と、前記電圧信号を前記
基準電圧信号と比較する電圧比較手段と、前記電圧信号
に接続した第１プレート及び前記電圧比較手段の入力部
に接続した第２プレートを有するとともに前記電圧信号
を前記比較手段から減結合する容量性減結合手段と、切
替手段とを具えるセンス増幅器において、前記切替手段
が、前記メモリセルの選択前に作動して、前記容量性減
結合手段の第２プレートを定電圧に接続し、読み出すべ
き前記メモリセルの電流に重ね合わせるオフセット電流
により前記電圧信号に誘導されるオフセット電圧を補償
するのに好適な電荷を、前記容量性減結合手段に供給す
るようにしたことを特徴とするセンス増幅回路によって
達成される。
【００１２】本発明によるセンス増幅回路は、少なくと
もオフセット電流が非常に高い値を取らない限り、フラ
ッシュＥＥＰＲＯＭ装置中の消耗したメモリセルによっ
て誘導されるようなオフセット電流の存在により悪影響
を及ぼされない。実際、電流−電圧変換された信号とコ
ンパレータとの間に前記容量性手段を設けることによ
り、変換された電圧信号中の任意のオフセットは、コン
パレータの入力の直流寄与から減結合される。読み出す
べきメモリセルによる電流の吸い込みに相当するこのよ
うな直流寄与に対して変換された電圧信号の変動がコン
パレータに供給される。
【００１３】
【発明の実施の形態】図１に示すように、本発明の第１
の実施の形態によるセンス増幅回路は実質的には、二つ
の電流／電圧変換枝路１，２と、コンパレータ３とを具
える。
【００１４】「マトリックス枝路」とも称される第１電
流／電圧変換枝路１を、半導体記憶装置のメモリセルＭ
Ｃのマトリックスの一群のビットラインＢＬに結合す
る。フラッシュＥＥＰＲＯＭ装置の場合には、各メモリ
セルを、マトリックスの一つのビットラインＢＬのそれ
ぞれに接続したドレイン電極と、他の全てのメモリセル
のソース電極に共通して結合したソース電極と、マトリ
ックスの一つのワードラインＷＬにそれぞれ接続した制
御ゲート電極とを有するフローティングゲートＭＯＳＦ
ＥＴで表す。同一の電流／電圧変換枝路１に結合したビ
ットラインＢＬに属するメモリセルＭＣは、記憶装置の
外部データラインに対して保有した記憶部を形成する
（フラッシュＥＥＰＲＯＭ装置は一般に８又は１６の外
部データラインを具える。）。
【００１５】既知の装置によれば、同一の電流／電圧変
換枝路１に結合したビットラインＢＬは、例えば八つの
パケット４でグループ化される。各パケット４は、例え
ば８ビットラインＢＬを具える。各パケット４の内側で
は、各ビットラインＢＬを、各第１レベル選択Ｎチャネ
ルＭＯＳＦＥＴ５のソース電極に接続する。各パケット
４の内側の全ての第１レベル選択ＭＯＳＦＥＴ５のドレ
イン電極を通常、各第２レベル選択ＮチャネルＭＯＳＦ
ＥＴ６のソース電極に接続する。全ての第２レベル選択
ＭＯＳＦＥＴ６のドレイン電極を通常、第１電流／電圧
変換枝路１のノード７に接続する。
【００１６】各ＭＯＳＦＥＴ５のゲート電極を、各第１
レベルビットライン選択信号ＹＮ０〜ＹＮ７に接続す
る。同様に、各ＭＯＳＦＥＴ６のゲート電極を、各第２
レベルビットライン選択信号すなわちパケット選択信号
ＹＭ０〜ＹＭ７に接続する。信号ＹＮ０〜ＹＮ７を、記
憶装置の外部アドレス信号Ａ０〜Ａｎが供給される（図
２に線形的に示された）アドレスデコーディング回路５
０によりそれ自体既知の方法で発生させる。このような
アドレスデコーディング回路は、ワードラインＷＬ選択
用のワードライン選択信号ＷＬ０，ＷＬ１，─，ＷＬｍ
も発生させる。
【００１７】（代表的には、「エンハンスメント」トラ
ンジスタのしきい値電圧より著しく低いしきい値電圧を
有するいわゆる「固有」(native)トランジスタであり、
代表的には、エンハンスメントトランジスタののしきい
値電圧は約１Ｖであり、固有トランジスタのしきい値電
圧は０．４〜０．５Ｖである）ＮチャネルＭＯＳＦＥＴ
８は、ノード７に接続したソース電極と、第１枝路１の
ノード９に接続したドレイン電極と、入力部をノード７
に接続したインバータ１０の出力部に接続したゲート電
極とを有する。ＰチャネルＭＯＳＦＥＴ１１は、ノード
９に接続したドレイン電極と、電源ラインＶＤＤに接続
したソース電極と、ノード９に接続したゲート電極とを
有する。ＭＯＳＦＥＴ８及びインバータ１０は、メモリ
セルＭＣ用のいわゆる「ドレイン電圧レギュレータ」を
形成し、かつ、ノード７の電圧を約１Ｖの値に維持し
て、読出し中のメモリセルＭＣの軟書込み(soft writin
g)を防止する。
【００１８】ノード９を、キャパシタＣ１の一方のプレ
ートに接続し、その他方のプレートを、ＰチャネルＭＯ
ＳＦＥＴ１３のドレイン電極も接続されたノード１２に
接続する。ＭＯＳＦＥＴ１３は、電源ラインＶＤＤに接
続したソース電極と、入力部が信号ＡＴＤ（「検出した
アドレス遷移」）に接続されたインバータ１４の出力部
に接続したゲート電極とを有し、この信号ＡＴＤを、後
に詳細に説明するように記憶装置の外部アドレス信号の
変化の遷移を認識すると、（図２に示すような）アドレ
ス遷移検出回路によって作動させる。ノード１２をコン
パレータ３の一方の入力部にも接続する。
【００１９】第２電流／電圧変換枝路２を、第１枝路１
とほぼ同様にする。枝路２を、「基準」メモリセルＭＣ
Ｒから成るいわゆる「基準」ビットラインＢＬＲに結合
する。基準メモリセルＭＣＲを、基準電圧をＵＶ消去さ
れたメモリセルの値に設定する点を除いて、メモリセル
ＭＣと全体的に同様とする。
【００２０】基準ビットラインＢＬＲを、ゲート電極を
共に電源ラインＶＤＤに接続した二つの直列接続したＮ
チャネルＭＯＳＦＥＴ１６，１７を介して、第２枝路２
のノード１５に接続する。これら二つのＭＯＳＦＥＴ１
６，１７はそれぞれ、電源ラインＶＤＤとメモリセルＭ
Ｃ及びメモリセルＭＣＲとの間の電気的な経路と同一の
電気的な経路を有するように、第１枝路１の各ビットラ
インＢＬに直列な第１レベル選択ＭＯＳＦＥＴ５及び第
２レベル選択ＭＯＳＦＥＴ６の効果をシミュレートす
る。
【００２１】基準メモリセルＭＣＲを、メモリセルＭＣ
のマトリックスに設けることができる。逆に、基準メモ
リセルＭＣＲを、メモリセルＭＣのマトリックスの外部
の基準メモリセルの小マトリックスに設けることができ
る。
【００２２】第１枝路１中のノード７と同様に、ノード
１５を、ＮチャネルＭＯＳＦＥＴ１８（固有種）及びイ
ンバータ１９を具えるドレイン電圧レギュレータに接続
する。ＭＯＳＦＥＴ１８のドレイン電極を、Ｐチャネル
ＭＯＳＦＥＴ２１のドレイン電極にも接続された第２枝
路２のノード２０に接続する。ＭＯＳＦＥＴ２１は、電
源ラインＶＤＤに接続したソース電極と、ノード２０に
接続したゲート電極とを有する。キャパシタＣ２は、ノ
ード２０に結合した第１プレートと、ＰチャネルＭＯＳ
ＦＥＴ２３のドレイン電極も接続されたノード２２に接
続した第２プレートとを有する。ＭＯＳＦＥＴ２３は、
ＶＤＤに接続したソース電極と、インバータ１４の出力
部に接続したゲート電極とを有する。ノード２２を、コ
ンパレータ３の第２入力部に接続する。
【００２３】コンパレータ３の出力２４をラッチ２５に
供給し、その出力２６を、各外部データライン（図示せ
ず）を駆動する出力バッファ（それ自体既知であり、し
たがって図示せず）に供給する。
【００２４】図２に示すように、フラッシュＥＥＰＲＯ
Ｍ装置に、アドレス遷移検出回路も設ける。各外部アド
レス信号Ａ０〜Ａｎを、ＸＮＯＲ（排他ＮＯＲ）論理ゲ
ート２７の第１入力部に直接供給するとともに、遅延線
Ｄを介してＸＮＯＲゲート２７の第２入力部に供給す
る。全てのＸＮＯＲゲート２７の出力を、共通して接続
するとともに単安定回路２８の入力部に供給する。単安
定回路２８の出力は信号ＡＴＤを形成する。
【００２５】外部アドレス信号Ａ０〜Ａｎのうちの一つ
のみの論理状態が遷移しても、予め設定された持続時間
のパルスを単安定回路２８の出力部に発生させる。
【００２６】図３Ａ〜３Ｄは、書き込まれたメモリセル
及び消去されたメモリセルの読出し動作の際の時間的な
連続を示す。
【００２７】読出し動作は、外部アドレス信号Ａ０〜Ａ
ｎの論理形態が変化する際に開始する。瞬時ｔ０では、
第１レベル選択信号ＹＮ０〜ＹＮ７のうちの一つ（ＹＮ
ｉ）及び第２レベル選択信号ＹＭ０〜ＹＮ７のうちの一
つ（ＹＭｊ）を、アドレスデコーディング回路５０によ
って作動させる（図３Ａ）。信号ＹＮ０〜ＹＮ７のうち
の一つ及び信号ＹＭ０〜ＹＮ７のうちの一つは、実際に
は、外部アドレス信号Ａ０〜Ａｎの特定の論理形態に依
存して作動される。第１レベル選択ＭＯＳＦＥＴ５のう
ちの一つ及び第２レベル選択ＭＯＳＦＥＴ６のうちの一
つをターンオンして、読み出すべきメモリセルを含むビ
ットラインＢＬを、電流／電圧変換枝路１のノード７に
接続する。基準ビットラインＢＬＲを、その代わりに、
第２変換枝路２のノード１５に永久的に接続する。
【００２８】ワードライン選択信号ＷＬ０〜ＷＬｍのう
ちのいずれも作動しないので、第２変換枝路２に電流が
流れなく、したがって、ノード２０の電圧Ｖ２０及びノ
ード２２の電圧Ｖ２２はＶＤＤに等しい。消耗した（す
なわち負のしいき値電圧の）メモリセルが、選択したビ
ットラインＢＬに存在しないので、選択したビットライ
ンＢＬの寄生キャパシタンスＣＢＬがドレイン電圧レギ
ュレータ８及び１０によって設定された電圧に充電され
るまで、第１変換枝路１に過渡電流が流れる。寄生キャ
パシタンスＣＢＬが充電されると、ノード９の電圧Ｖ９
及びノード１２の電圧Ｖ１２がＶＤＤまで上昇する。
【００２９】ＭＯＳＦＥＴ１３及び２３がオフの間、ノ
ード１２及び２２は、コンパレータ３の高インピーダン
ス入力のみに接続したフローティング状態である。
【００３０】それに対して、選択したビットラインＢＬ
のメモリセルＭＣのうちの一つ又はそれ以上を消耗する
場合、消耗したメモリセルは、ゲート電圧が零の場合で
も有限電流を吸い込む。その結果、ビットラインの寄生
キャパシタンスＣＢＬが充電された後でさえ、電流が第
１変換枝路１を流れ続ける。このような電流を、ＭＯＳ
ＦＥＴ１１の両端間の電圧降下が原因で電圧Ｖ９をＶＤ
Ｄより低い値に設定するオフセット電流と見なすことが
できる。ＶＤＤと実際のＶ９との間の差はオフセット電
圧となる。従来のセンス増幅回路では、オフセット電流
が十分に高い場合には、消去されたメモリセルに対する
書き込まれたメモリセルの誤った読出しに対して信頼性
がある。
【００３１】瞬時ｔ１（図３Ｂ）でアドレス信号Ａ０〜
Ａｎが変化しても、信号ＡＴＤにアドレス遷移検出パル
スが発生する。ＡＴＤパルスはＰチャネルＭＯＳＦＥＴ
１３及び２３をオンにして、ノード１２及び２２をＶＤ
Ｄに接続する。消耗したメモリセルが、選択したビット
ラインＢＬ中に存在する場合、キャパシタＣ１は、零に
等しい電圧ＶＣ１まで充電される。代わりに選択したビ
ットラインＢＬが、消耗したメモリセルを含む場合、キ
ャパシタＣ１は、ノード１２の電圧Ｖ１２（ＶＤＤ）と
電圧Ｖ９との間の差に等しい電圧ＶＣ１まで充電され、
この電圧Ｖ９は、消耗したメモリセルにより誘導された
オフセット電流に依存する。ＡＴＤパルスは、少なくと
もキャパシタＣ１が完全に充電されたと仮定するのに十
分な予め設定した持続時間を有する。キャパシタＣ２
は、その両方のプレートがＶＤＤであるので、零にほぼ
等しい電圧ＶＣ２まで充電される。
【００３２】ＡＴＤパルスが終了すると、ＭＯＳＦＥＴ
１３及び２３がターンオフし、ノード１２及び２２がＶ
ＤＤから切り離される（これらノードは、これらをコン
パレータ３の入力部に接続するので、ほとんどフローテ
ィング状態のままである。）。
【００３３】ＡＴＤパルスの終了後の瞬時ｔ２では、ア
ドレスデコーディング回路５０は、ワードライン選択信
号ＷＬ０，ＷＬ１，…，ＷＬｎのうちの一つ（ＷＬｋ）
を作動させる（図３Ｃ）。選択したワードラインＷＬの
電圧をＶＤＤまで上昇させる。基準ビットラインＢＬＲ
の基準メモリセルＭＣＲのうちの一つをターンオンし、
それは電流の吸い込みを開始する。これによりノード２
０の電圧降下が発生する。キャパシタＣ２に対する放電
経路が存在しないので、ノード２２の電圧Ｖ２２は、電
圧Ｖ２０に従い、かつ、ＭＯＳＦＥＴ２１と基準メモリ
セルＭＣＲとの間の寸法比によって決定された値に設定
される（図３Ｄ）。
【００３４】選択したビットラインＢＬ及びワードライ
ンＷＬに接続したメモリセルＭＣを書き込まれたメモリ
セルと仮定するので、その制御ゲート電極の電圧ＶＤＤ
はそれをターンオンするのに十分でなく、それは電流を
吸い込まない。電圧Ｖ９が変動せず、かつ、電圧Ｖ１２
はＶＤＤレベルに十分維持されたままである。電圧Ｖ１
２はノード２２の電圧より高い。この電圧差はコンパレ
ータ３によって検出され、その出力２４は例えば“０”
論理レベルに切り替わる。この論理レベルは、（代表的
には出力バッファ回路を介して）読み出されるデータを
発生させる各外部データラインを駆動するラッチ２５に
記憶される。
【００３５】ここで、瞬時ｔ４において、外部アドレス
信号Ａ０〜Ａｎの論理形態が変化して、新たな読出し動
作を開始すると考える。ワードライン選択信号ＷＬｋは
不作動状態となる。瞬時ｔ５において、第１レベル選択
信号ＹＮ０〜ＹＮ７及び第２レベル選択信号ＹＭ０〜Ｙ
Ｍ７のうちの一方（ＹＮｉ’，ＹＭｊ’）を作動状態に
して、新たなビットラインＢＬを変換枝路１に接続す
る。瞬時ｔ６においてＡＴＤパルスが開始し、ＡＴＤパ
ルスの終端に続く瞬時ｔ７において、ワードライン選択
信号ＷＬ０，ＷＬ１，…，ＷＬｍのうちの一つ（ＷＬ
ｋ’）を、新たなワードラインを選択するよう作動させ
る。
【００３６】ここで、選択したビットラインＢＬ及びワ
ードラインＷＬに接続したメモリセルＭＣを消去したメ
モリセルと考えるので、その制御ゲート電極の電圧ＶＤ
Ｄはそれをターンオンし、セルが電流を吸い込む。この
電流を、（消耗したセルが存在する場合）それらセルに
よって誘導したオフセット電流に加え、かつ、電圧Ｖ９
に更なる降下を発生させる。キャパシタＣ２が放電経路
を有しないので、電圧Ｖ１２は電圧Ｖ９に従い、かつ、
電圧Ｖ２２より下に降下する（その理由は、消去された
メモリセルＭＣによって吸い込まれた電流が、ＵＶ消去
された基準メモリセルＭＣＲによって吸い込まれた電流
より大きいからである。）。コンパレータ３の出力部２
４は“１”論理レベルに切り替わり、この論理レベルを
ラッチ２５に記憶させる。
【００３７】キャパシタＣ１を、ノード９からノード１
２に減結合する。ＡＴＤパルス中、キャパシタＣ１を、
消耗したメモリセルの任意のオフセット電流により第１
変換枝路１に誘導したオフセット電流を補償する電圧Ｖ
Ｃ１まで充電する。したがって、電圧Ｖ１２は、消耗し
たメモリセルが存在しない場合と同様である。
【００３８】既に説明したセンス増幅回路の正確な動作
に対してＡＴＤパルスとワードライン選択信号ＷＬ０，
ＷＬ１，…，ＷＬｎとの間の重ね合わせを必要としない
ことは重要である。実際、キャパシタＣ１を、ノード９
に発生した電圧降下をオフセット電流のみによって補償
する電圧ＶＣ１まで充電する必要がある。ＡＴＤパルス
は、キャパシタＣ１を完全に充電すると仮定する程度に
十分長くする必要がある。
【００３９】ラッチ２５を、漏れ電流によるキャパシタ
Ｃ１の低速放電によって生じた外部データラインのスプ
リアス遷移を防止する必要がある。
【００４０】以上説明したセンス増幅回路及び従来既知
のセンス増幅回路の速度パフォーマンスが、基準ビット
ラインＢＬＲに関連する寄生キャパシタＣＢＬＲの低速
放電が原因のＶ２０の長い設定時間によって主に制限さ
れることを、等業者は認識している。
【００４１】図４は、向上した速度パフォーマンスを有
する本発明のセンス増幅回路の他の実施の形態を示す。
本実施の形態では、基準メモリセルＭＣＲの基準ビット
ラインＢＬＲを、メモリセルＭＣのマトリックスの外部
の単一メモリセルＭＣＲに置換する。外部基準メモリセ
ルＭＣＲを、ワードライン選択信号ＷＬ０，ＷＬ１，
…，ＷＬｎに対して相違するタイミングを有する信号Ｖ
ＧＲによって駆動する（図６Ｃ及び６Ｅ）。また、Ｐチ
ャネルＭＯＳＦＥＴ１３及び２３も、図６Ｂ及び６Ｄに
示すように、相違するタイミングを有する二つの別個の
アドレス遷移検出信号ＡＴＤＭ及びＡＴＤＲによって制
御する。
【００４２】この配置により、感知動作を続行するのに
要求される時間を減少させることができる。実際には、
基準ビットラインＢＬＲを単一基準メモリセルＭＣＲに
置換しているので、電圧Ｖ２０を安定させるのに要求さ
れる時間が短い。その理由は、基準メモリセルＭＣＲに
関連する寄生キャパシタンスが以前の実施の形態のＣＢ
ＬＲのものに比べて著しく低いからである。さらに、こ
の場合、基準メモリセルＭＣＲを、ワードライン選択信
号ＷＬ０，ＷＬ１，…，ＷＬｍのうちの一つ（ＷＬｋ）
を作動させる前に作動させており、その結果、読み出す
べきメモリセルを作動させると、電圧Ｖ２２が既に設定
される。これにより、メモリセルを感知するのに要求さ
れる時間がさらに減少する。
【００４３】図５は、この第２の実施の形態によるセン
ス増幅回路のアドレス遷移検出回路の線形図を示す。
【００４４】ＡＴＤ信号をラッチ２９に供給し、その出
力は、第２変換枝路２のＭＯＳＦＥＴ２３を駆動する信
号ＡＴＤＲを形成する。ラッチ２９には、各読出しの終
端にてラッチ２９の成分をリセットするリセット信号Ｒ
も供給される。また、ラッチ２９の出力を、複数の２入
力ＡＮＤゲート３０に対する第１入力として共通して発
生させ、その第２入力に、アドレスデコーディング回路
５０によって発生したワードライン選択信号のうちの一
つをそれぞれ供給し、その出力は信号ＷＬ０〜ＷＬｍを
形成する。信号ＡＴＤＲは遅延回路３１にも供給され、
その出力は、基準メモリセルＭＣＲを駆動するゲート信
号ＶＧＲを形成する。遅延回路３１の出力も複数の２入
力ＡＮＤゲート３２に対する第１入力として共通して発
生させ、その第２入力に、アドレスデコーディング回路
５０により発生した第１レベル列選択信号及び第２レベ
ル列選択信号のうちの一つをそれぞれ供給し、その出力
は信号ＹＮ０〜ＹＮ７，ＹＭ０〜ＹＭ７を形成する。信
号ＶＧＲは単安定回路３３にも供給され、その出力は、
第１変換枝路１のＭＯＳＦＥＴ１３を駆動する信号ＡＴ
ＤＭを形成する。
【００４５】図２の回路の場合のように、ＡＴＤ信号
を、少なくとも外部アドレス信号Ａ０〜Ａｎのうちの一
つの遷移によって発生させる。ＡＴＤ信号（図６Ａ）の
作動により、信号ＡＴＤＲ（図６Ｂ）をハイにするとと
もにメモリセルの読出しが完了するまで（、すなわち、
リセット信号Ｒがそれをロー論理状態にリセットするま
で）この状態のままにする作動が生じる。ハイになる信
号ＡＴＤＲはＭＯＳＦＥＴ２３をオフにし、したがって
ノード２２をフローティング状態のままにする。信号Ｖ
ＧＲを、予め設定した遅延後作動させてハイとし（図６
Ｃ）、したがって信号ＹＮｉ，ＹＭｉをハイにする（図
６Ｆ）。また、信号ＶＧＲが単安定回路の出力にてＡＴ
ＤＭパルス（図６Ｄ）を開始して、ノード１２をＶＤＤ
に接続するＭＯＳＦＥＴ１３を作動させる。ＡＴＤＭパ
ルスを、信号ＷＬ０，ＷＬ１，…，ＷＬｍのうちの一つ
（ＷＬｋ）を作動させる前にＭＯＳＦＥＴ１２をターン
オフさせるような長さにする。
【図面の簡単な説明】
【図１】本発明によるセンス増幅回路の第１の実施の形
態の線形図である。
【図２】図１のセンス増幅回路を制御するアドレス遷移
検出回路の線形図である。
【図３】Ａ〜Ｄは、図１のセンス増幅回路の信号のタイ
ミング図である。
【図４】本発明によるセンス増幅回路の第２の実施の形
態の線形図である。
【図５】図４のセンス増幅回路を制御するアドレス遷移
検出回路の線形図である。
【図６】Ａ〜Ｄは、図４のセンス増幅回路の信号のタイ
ミング図である。
【符号の説明】
１，２ 電流／電圧変換枝路 ３ コンパレータ ４ パケット ５ 第１レベル選択ＮチャネルＭＯＳＦＥＴ ６ 第２レベル選択ＮチャネルＭＯＳＦＥＴ ７，９，１２，１５，２０，２２ ノード ８，１６，１７，１８ ＮチャネルＭＯＳＦＥＴ １０，１４，１９ インバータ １１，１３，２１，２３ ＰチャネルＭＯＳＦＥＴ ２４，２６ 出力 ２５，２９ ラッチ ２７ 排他ＮＯＲ論理ゲート ２８，３３ 単安定回路 ３０，３２ ２入力ＡＮＤゲート ３１ 遅延回路 ５０ アドレスデコーディング回路 Ａ０，Ａｎ 外部アドレス信号 ＡＴＤ 信号 ＡＴＤＭ，ＡＴＤＲ アドレス遷移検出信号 ＢＬ ビットライン ＢＬＲ 基準ビットライン ＣＢＬ，ＣＢＬＲ 寄生キャパシタ Ｃ１，Ｃ２ キャパシタ Ｄ 遅延線 ＭＣ メモリセル ＭＣＲ 基準メモリセル Ｒ リセット信号 ｔ１，ｔ２，ｔ６ 瞬時 Ｖ１２，Ｖ２２ 電圧 ＶＤＤ 電源ライン ＷＬ ワードライン ＷＬ０，Ｗ０１，…，ＷＬｋ，ＷＬｍ ワードライン選
択信号 ＹＮ０，…，ＹＮ７，ＹＮｉ，ＹＮｉ’ 第１レベルビ
ットライン選択信号 ＹＭ０，…，ＹＭ７，ＹＭｊ，ＹＭｊ’ 第２レベルビ
ットライン選択信号
フロントページの続き (56)参考文献 特開 昭62−252594（ＪＰ，Ａ) 特開 昭59−180893（ＪＰ，Ａ) 特開 昭56−111188（ＪＰ，Ａ) 特開 平８−255495（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/06

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体記憶装置用のセンス増幅回路であ
    って、読み出すべきメモリセル（ＭＣ）の電流を電圧信
    号（Ｖ９）に変換する第１電流／電圧変換手段（１）
    と、基準電流を基準電圧（Ｖ２０）に変換する第２電流
    ／電圧変換手段（２）と、前記電圧信号（Ｖ９）を前記
    基準電圧信号（Ｖ２０）と比較する電圧比較手段（３）
    と、前記電圧信号（Ｖ９）に接続した第１プレート及び
    前記電圧比較手段（３）の入力部に接続した第２プレー
    トを有するとともに前記電圧信号（Ｖ９）を前記比較手
    段（３）から減結合する容量性減結合手段（Ｃ１）と、
    切替手段（１３）とを具えるセンス増幅器において、前
    記切替手段（１３）が、前記メモリセル（ＭＣ）の選択
    前に作動して、前記容量性減結合手段（Ｃ１）の第２プ
    レートを定電圧（ＶDD）に接続し、読み出すべき前記メ
    モリセル（ＭＣ）の電流に重ね合わせるオフセット電流
    により前記電圧信号（Ｖ９）に誘導されるオフセット電
    圧を補償するのに好適な電荷を、前記容量性減結合手段
    （Ｃ１）に供給するようにしたことを特徴とするセンス
    増幅回路。
  2. 【請求項２】 前記オフセット電流を、読み出すべき前
    記メモリセル（ＭＣ）に並列に接続した少なくとも一つ
    の消耗したメモリセル（ＭＣ）によって吸い込まれた電
    流としたことを特徴とする請求項１記載のセンス増幅回
    路。
  3. 【請求項３】 前記第１電流／電圧変換手段（１）は、
    電源（ＶＤＤ）と読み出すべき前記メモリセル（ＭＣ）
    との間に直列に接続した第１電流／電圧変換枝路（１）
    を具え、前記電圧比較手段（３）は、前記第１変換枝路
    （１）の出力部（９）に結合した第１入力部を有するコ
    ンパレータ（３）を具え、前記容量性減結合手段（Ｃ
    １）は、前記コンパレータ（３）の第１入力部と前記第
    １変換枝路（１）の出力部（９）との間に接続した減結
    合キャパシタ（Ｃ１）を具えることを特徴とする請求項
    １記載のセンス増幅回路。
  4. 【請求項４】 前記電荷を前記容量性減結合手段（Ｃ
    １）に供給する手段（１３）は、前記コンパレータの第
    １入力部と前記電源（ＶＤＤ）との間に接続するととも
    に前記キャパシタ（Ｃ１）を前記電源（ＶＤＤ）に接続
    するよう電気的に作動する切替手段（１３）を具えるこ
    とを特徴とする請求項３記載のセンス増幅回路。
  5. 【請求項５】 前記第２電流／電圧変換手段（２）は、
    前記電源（ＶＤＤ）と前記基準電流を発生させる電流発
    生手段との間に直列に接続した第２電流／電圧変換枝路
    （２）を具え、前記第２変換枝路（２）は、前記コンパ
    レータ（３）の第２入力部に結合した出力部（２０）を
    有することを特徴とする請求項４記載のセンス増幅回
    路。
  6. 【請求項６】 前記電流発生手段は、読み出すべき前記
    メモリセル（ＭＣ）と同一で予め設定されたしきい値電
    圧を有する基準メモリセル（ＭＣＲ）を具えることを特
    徴とする請求項５記載のセンス増幅回路。
  7. 【請求項７】 前記第２変換枝路（２）の出力部（２
    ０）と前記コンパレータ（３）の第２入力部との間に接
    続した第２減結合手段（Ｃ２）と、前記コンパレータ
    （３）の第２入力部と前記電源（ＶＤＤ）との間に接続
    するとともに前記第２減結合キャパシタ（Ｃ２）を前記
    電源（ＶＤＤ）に電気的に接続するように作動する第２
    トランジスタ手段（２３）とを具えることを特徴とする
    請求項５又は６記載のセンス増幅回路。
  8. 【請求項８】 前記半導体記憶装置が、行（ＷＬ）及び
    列（ＢＬ）の交差部に配置した前記メモリセルのマトリ
    ックスと、前記第１電流／電圧変換枝路（１）に対して
    一群の前記列（ＢＬ）のうちの一つを電気的に結合する
    列選択手段（５，６）と、前記記憶装置の外部アドレス
    信号（Ａ０〜Ａｎ）に応答して前記列選択手段（５，
    ６）を駆動する列選択信号（ＹＮ０〜ＹＮ７，ＹＭ０〜
    ＹＭ７）及び前記行（ＷＬ）のうちの一つを選択する行
    選択信号（ＷＬ０，ＷＬ１，ＷＬｍ）を発生させるアド
    レスデコーディング手段（５０）と、前記列選択信号
    （ＹＮ０〜ＹＮ７，ＹＭ０〜ＹＭ７）の作動と前記行選
    択信号（ＷＬ０，ＷＬ１，ＷＬｍ）の作動との間の予め
    設定された時間に対して、前記外部アドレス信号（Ａ０
    〜Ａｎ）の変化に応答して前記外部アドレス信号（Ａ０
    〜Ａｎ）を時間的に作動させるアドレス遷移検出手段
    （Ｄ，２７，２８）を具えることを特徴とする請求項７
    記載のセンス増幅回路。
JP10117796A 1995-04-28 1996-04-23 センス増幅回路 Expired - Fee Related JP3091687B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95830166A EP0740307B1 (en) 1995-04-28 1995-04-28 Sense amplifier circuit for semiconductor memory devices
IT95830166:5 1995-04-28

Publications (2)

Publication Number Publication Date
JPH08321190A JPH08321190A (ja) 1996-12-03
JP3091687B2 true JP3091687B2 (ja) 2000-09-25

Family

ID=8221905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10117796A Expired - Fee Related JP3091687B2 (ja) 1995-04-28 1996-04-23 センス増幅回路

Country Status (4)

Country Link
US (2) US5729492A (ja)
EP (1) EP0740307B1 (ja)
JP (1) JP3091687B2 (ja)
DE (1) DE69524572T2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69524572T2 (de) * 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen
EP0814484B1 (en) * 1996-06-18 2003-09-17 STMicroelectronics S.r.l. Nonvolatile memory with a single-cell reference signal generating circuit for reading memory cells
JPH10302486A (ja) * 1996-08-30 1998-11-13 Sanyo Electric Co Ltd 半導体記憶装置
FR2760888B1 (fr) * 1997-03-11 1999-05-07 Sgs Thomson Microelectronics Circuit de lecture pour memoire adapte a la mesure des courants de fuite
IT1295910B1 (it) * 1997-10-31 1999-05-28 Sgs Thomson Microelectronics Circuito di lettura per memorie non volatili
US6016390A (en) * 1998-01-29 2000-01-18 Artisan Components, Inc. Method and apparatus for eliminating bitline voltage offsets in memory devices
US5995421A (en) * 1998-05-29 1999-11-30 Stmicroelectronics, Inc. Circuit and method for reading a memory cell
KR100285065B1 (ko) * 1998-06-12 2001-03-15 윤종용 불 휘발성 반도체 메모리 장치
US5999454A (en) * 1998-08-19 1999-12-07 Lucent Technologies, Inc. Sense amplifier for flash memory
JP2000101050A (ja) * 1998-09-22 2000-04-07 Nec Corp 半導体記憶装置およびメモリセルのレイアウト方法
IT1305118B1 (it) * 1998-10-06 2001-04-10 St Microelectronics Srl Circuito di rilevamento di transizioni di indirizzo in memorie asemiconduttore.
KR100353471B1 (ko) * 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
US6282145B1 (en) 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
JP3886669B2 (ja) 1999-06-10 2007-02-28 株式会社東芝 半導体記憶装置
EP1071096B1 (en) * 1999-07-22 2003-09-24 STMicroelectronics S.r.l. Read circuit for a nonvolatile memory
JP3559732B2 (ja) * 1999-09-06 2004-09-02 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
IT1308856B1 (it) * 1999-10-29 2002-01-11 St Microelectronics Srl Circuito di lettura per una memoria non volatile.
FR2807562B1 (fr) * 2000-04-10 2005-03-25 Dolphin Integration Sa Dispositif de lecture d'une memoire
US6608779B1 (en) * 2000-06-02 2003-08-19 Intel Corporation Method and apparatus for low power memory
JP2002230989A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6466480B2 (en) * 2001-03-27 2002-10-15 Micron Technology, Inc. Method and apparatus for trimming non-volatile memory cells
IL148959A (en) * 2001-04-05 2006-09-05 Saifun Semiconductors Ltd Architecture and scheme for a non-strobed read sequence
US6469929B1 (en) * 2001-08-21 2002-10-22 Tower Semiconductor Ltd. Structure and method for high speed sensing of memory arrays
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6967896B2 (en) 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
IL161648A0 (en) * 2003-04-29 2004-09-27 Saifun Semiconductors Ltd Apparatus and methods for multi-level sensing in a memory array
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
TWI247311B (en) * 2004-03-25 2006-01-11 Elite Semiconductor Esmt Circuit and method for preventing nonvolatile memory from over erasure
WO2005094178A2 (en) 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7755938B2 (en) 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7161861B2 (en) * 2004-11-15 2007-01-09 Infineon Technologies Ag Sense amplifier bitline boost circuit
US7257025B2 (en) 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
JP4684719B2 (ja) * 2005-04-07 2011-05-18 パナソニック株式会社 半導体記憶装置
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7405988B2 (en) 2005-09-26 2008-07-29 Silicon Storage Technology, Inc. Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
KR100748556B1 (ko) 2005-11-23 2007-08-10 삼성전자주식회사 강유전체 메모리 장치 및 그것의 구동방법
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
JP2009129472A (ja) * 2007-11-20 2009-06-11 Toshiba Corp 半導体記憶装置
US7710782B2 (en) * 2008-05-05 2010-05-04 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
US20090296506A1 (en) * 2008-05-28 2009-12-03 Macronix International Co., Ltd. Sense amplifier and data sensing method thereof
CN101609710B (zh) * 2008-06-17 2011-07-27 旺宏电子股份有限公司 感测放大器电路及其数据感测方法
CN101800082B (zh) * 2009-02-11 2012-12-05 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和电流电压转换电路
US8295112B2 (en) * 2009-03-31 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifiers and exemplary applications
JP5679801B2 (ja) * 2010-12-22 2015-03-04 ラピスセミコンダクタ株式会社 不揮発性記憶装置
US8537606B2 (en) 2011-01-21 2013-09-17 Qualcomm Incorporated Read sensing circuit and method with equalization timing
US8605521B2 (en) 2011-05-12 2013-12-10 Micron Technology, Inc. Sense amplifiers, memories, and apparatuses and methods for sensing a data state of a memory cell
US8493806B1 (en) 2012-01-03 2013-07-23 United Microelectronics Corporation Sense-amplifier circuit of memory and calibrating method thereof
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
US10305387B2 (en) 2014-07-30 2019-05-28 Abb Schweiz Ag Systems and methods for single active bridge converters
US9384791B1 (en) 2014-12-30 2016-07-05 Altera Corporation Apparatus and method for sense amplifier offset cancellation
ITUB20155867A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Circuito amplificatore di lettura con compensazione dell'offset per un dispositivo di memoria non volatile
US9672941B1 (en) * 2016-02-08 2017-06-06 Infineon Technologies Ag Memory element status detection
ITUA20161478A1 (it) * 2016-03-09 2017-09-09 St Microelectronics Srl Circuito e metodo di lettura di una cella di memoria di un dispositivo di memoria non volatile
US9911501B2 (en) * 2016-05-24 2018-03-06 Silicon Storage Technology, Inc. Sensing amplifier comprising a built-in sensing offset for flash memory devices
US10074493B2 (en) * 2016-11-21 2018-09-11 Aeroflex Colorado Springs Inc. Radiation-hardened break before make circuit
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
JP2019057348A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリデバイス
US10546638B2 (en) * 2017-09-28 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10643677B2 (en) 2018-06-26 2020-05-05 Sandisk Technologies Llc Negative kick on bit line control transistors for faster bit line settling during sensing
US10643713B1 (en) 2019-02-08 2020-05-05 Sandisk Technologies Llc Toggling power supply for faster bit line settling during sensing
US11380371B2 (en) * 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
JPS603709B2 (ja) * 1980-02-05 1985-01-30 株式会社東芝 半導体記憶装置
JPS59180893A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体メモリ
JPS62252594A (ja) * 1986-04-24 1987-11-04 Sony Corp 差動型センスアンプ
JPS6346691A (ja) * 1986-08-14 1988-02-27 Toshiba Corp ダイナミツク型半導体記憶装置
JP2680939B2 (ja) * 1991-03-27 1997-11-19 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
JPH0574181A (ja) * 1991-09-10 1993-03-26 Nec Corp 半導体メモリ装置のデータ読み出し回路
JPH06176585A (ja) * 1992-12-07 1994-06-24 Fujitsu Ltd 半導体記憶装置
JPH06346691A (ja) * 1993-06-03 1994-12-20 Mitsui Constr Co Ltd トンネル覆工の構築方法
DE69524572T2 (de) * 1995-04-28 2002-08-22 St Microelectronics Srl Leseverstärkerschaltung für Halbleiterspeicheranordnungen

Also Published As

Publication number Publication date
DE69524572D1 (de) 2002-01-24
EP0740307A1 (en) 1996-10-30
JPH08321190A (ja) 1996-12-03
US5729492A (en) 1998-03-17
US5982666A (en) 1999-11-09
DE69524572T2 (de) 2002-08-22
EP0740307B1 (en) 2001-12-12

Similar Documents

Publication Publication Date Title
JP3091687B2 (ja) センス増幅回路
JP3373632B2 (ja) 不揮発性半導体記憶装置
KR100307117B1 (ko) 반도체집적회로
US5337281A (en) Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device
US6999365B2 (en) Semiconductor memory device and current mirror circuit
US5521866A (en) Non-volatile semiconductor memory device having floating gate
KR940006611B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
JPH0249515B2 (ja)
US5347486A (en) Nonvolatile memory device having self-refresh function
US6418057B1 (en) Nonvolatile semiconductor memory device capable of correctly performing erasure/programming completion determination even in presence of defective bit
JPH0664920B2 (ja) 不揮発性メモリ
JPH0814994B2 (ja) 半導体記憶装置
KR930004488B1 (ko) 전기적으로 소거와 프로그램이 가능한 판독전용 메모리
JP2508888B2 (ja) 不揮発性半導体記憶装置
JP2002245786A (ja) 半導体集積回路装置およびその制御方法
JP3862092B2 (ja) 不揮発性記憶装置
JP3417817B2 (ja) 不揮発性半導体メモリ
JP2005190582A (ja) 半導体記憶装置
US5854766A (en) Non-volatile semiconductor memory device with diagnostic potential generator for individually checking whether memory cells are over-erased
JP2984045B2 (ja) 半導体記憶装置
JPH04229655A (ja) 不揮発性半導体記憶装置における消去方式
JPH08255491A (ja) 正または負の高電圧のリセット回路
JP3722372B2 (ja) システムと不揮発性メモリを有する装置
JP3599317B2 (ja) 半導体メモリ
JP2605595B2 (ja) 連想記憶装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees