JP2994666B2 - 境界走査試験セル - Google Patents

境界走査試験セル

Info

Publication number
JP2994666B2
JP2994666B2 JP1231352A JP23135289A JP2994666B2 JP 2994666 B2 JP2994666 B2 JP 2994666B2 JP 1231352 A JP1231352 A JP 1231352A JP 23135289 A JP23135289 A JP 23135289A JP 2994666 B2 JP2994666 B2 JP 2994666B2
Authority
JP
Japan
Prior art keywords
output
input
data
memory
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1231352A
Other languages
English (en)
Other versions
JPH02181676A (ja
Inventor
ディー．ウェットセル，ジュニア リー
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH02181676A publication Critical patent/JPH02181676A/ja
Application granted granted Critical
Publication of JP2994666B2 publication Critical patent/JP2994666B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は全般的に集積回路、更に具体的に云えば、
集積回路に用いられ、境界走査試験構造となる試験セル
に関する。
従来の技術及び問題点 配線板相互接続技術、表面取付けパッケージ及びIC密
度の分野の進歩により、配線板レベルの試験か可能であ
るかどうかは次第に複雑になっている。埋込みワイヤ接
続部及び両側面配線板の様な高級な配線板相互接続技術
と表面取付けパッケージとの組合せにより、配線板の回
路内試験に問題が生じた。回路内試験、即ち、最も普通
の配線板レベル試験方法は、配線板の節を物理的にプロ
ーブ探査することが出来るかどうかによっている。配線
板の密度（板上のICの数）が増加するにつれて、従来の
方法を用いて配線板をプローブ探査する過程が、物理的
に接近出来ない為に、一層困難になっている。
IC密度（チップ上の論理回路の量）が増加するにつれ
て、正しい試験の為に必要な試験パターンの数も同じ様
に増加する。回路内試験は、回路内の特定のICを試験す
る為に、強制的に入力状態を作る逆駆動方式に頼ってい
る。この試験が配線板上の１つのICに適用される時、そ
の出力バッファが同じ節に結合されている隣接するICが
損傷を受けることがある。隣接するICを損傷する惧れ
は、試験を行なうのに要する時間の長さと共に増加する
が、この時間は、加える試験パターンの数に直接的な関
係を持ち、従ってIC密度に関係する。
この為、業界には、配線板上の特定のICをアクセスす
ると共に、隣接ICを損傷する惧れを伴わずに、特定のIC
を試験することが出来る様な試験構造を提供すると云う
需要があった。
問題点を解決する為の手段及び作用 この発明では、従来の試験装置に伴なう欠点及び問題
を実質的になくす様な境界走査試験装置を提供する。
この発明の境界走査試験装置は第１のマルチプレクサ
を有し、これが制御バスから供給された制御信号に応答
して、複数個の入力を第１のメモリに接続する。第１の
メモリの出力が第２のメモリに接続される。第２のメモ
リの出力が、１つ又は更に多くの他の入力と共に、第２
のマルチプレクサの入力に接続される。第２のマルチプ
レクサは制御バスの別の制御信号によって制御される。
第１のメモリの出力及び第２のメモリの出力が第１のマ
ルチプレクサに入力として接続される。
この発明は試験の為の種々の機能を提供する。試験セ
ルはセルのデータ入力を保有すると共にセルからのデー
タ出力を制御する様に作用し得る。試験セルは「正常」
モード及び「試験」モードの２つのモードで動作し得
る。正常モードでは、試験セルが、入力及び出力が試験
セルの中を自由に伝搬し得るデータ通路を作る。正常モ
ードにある間、試験セルは試験データをロード及びシフ
トすることが出来、休止状態にとゞまることが出来又は
集積回路の通常の動作を乱さずに試験データのトグル動
作を行なうことが出来る。更に、正常モードにある間、
予定の試験データ・ビットをデータ・ストリームに挿入
することが出来る。更に、試験セルは正常モードにある
間、試験セルの正しい動作を保証する為に自己試験を行
なうことが出来る。
試験モードでは、試験セルが試験セルを通る通常のデ
ータの流れを禁止する。通常、集積回路内の試験セル
は、初期試験パターンを出力する様に準備される。試験
モードにある間、試験セルは休止、ロード、シフト及び
トルグ動作を行なうことが出来る。
この発明は従来に較べて重要な利点を提供する。第１
に、この発明の試験セルは、全体的な試験時間を短縮す
る為に、内部及び外部の境界試験を同時に実施する為に
使うことが出来る。第２に、試験セルは、主体の集積回
路の通常の動作中、境界にあるデータを標本化し又はデ
ータを挿入することが出来る。第３に、試験セルはフリ
ー・ランニングの試験クロックと動作が同期している。
第４に、この発明はパラメータを測定する為並びに境界
試験を容易にする為、ICのアプリケーション論理回路と
は無関係に、ICの出力バッファにトグル動作を行なわせ
る方法を提供する。第５に、試験セルは自己試験能力を
有する。
この発明並びにその利点が更によく理解される様に、
次に図面について説明する。
実 施 例 この発明の好ましい実施例は第１図乃至第５図を参照
すれば最もよく理解されよう。種々の図面では、同様な
部分に同じ参照数字を用いている。
第１図は集積回路（IC）10のブロック図を示す。この
集積回路の周辺には、IC 10のアプリケーション論理回
路14を通るデータを制御並びに観測する為の試験セル12
a乃至12hが配置されている。集積回路10が、集積回路10
と他の集積回路の間の電気接続を行なう複数個のピン16
を持っている。例として、集積回路10は、入力信号IN1,
IN2,IN3,IN4を受取る４つのピン、及び出力信号OUT1,OU
T2,OUT3,OUT4を供給する４つのピンを持つものとして示
してある。チップに対するこの他の信号は、直列データ
入力（SDI）、制御バス17及び直列データ出力（SDO）を
含む。入力信号IN1−IN4が入力バッファ18に接続され
る。このバッファが夫々の試験セル12a乃至12dに対して
出力する。各々の試験セル12a乃至12hは、SDI １−８
及びSDO1−８と記したそれ自身の直列データ入力及び直
列データ出力を持っている。図示の形式では、IC 10に
対するSDI入力が試験セル12aのSDI1に接続される。この
後のセル12b乃至12hのSDI入力が前のセルのSDOを受取
る。この為、SDO1がSDI2に接続され、SDO2がSDI3に接続
されると云う様になる。SDO8がIC10のSDOピンに接続さ
れる。制御バス17が各々の試験セル12a乃至12fに並列に
接続されている。
各々の試験セルはデータ入力（DIN）及びデータ出力
（DOUT）を含む。入力試験セル12a乃至12dでは、DINが
夫々バッファ18の出力に接続され、DOUTがアプリケーシ
ョン論理回路14の入力に接続される。アプリケーション
論理回路14の入力は、入力IN1−IN4に対応して、IN1′
−IN4′と記されている。IN1′−IN4′は、試験構造を
設けなければ、チップに対する入力である。
アプリケーション論理回路14からの出力がOUT1′,OUT
2′,OUT3′,OUT4′と記されている。アプリケーション
論理回路の出力OUT1′−OUT4′が出力試験セル12e乃至1
2hのデータ入力（DIN）に接続される。出力試験セル12e
乃至12hのデータ出力（DOUT）が、OUT信号OUT1−OUT4に
対応する出力バッファ20に接続される。
試験セル12a乃至12hが、集積回路10内の非常に多数の
試験機能の基本となっている。SDIが試験セル12aからIC
10に入り、後続の各々のセル12b乃至12hに伝搬し、最
後にSDO8を介して試験セル12hから出力される。直列デ
ータ通路は、各々の試験セル12a乃至12hにデータをシフ
トさせ、その外へシフトさせる為に使われる。
制御バスが、試験の間の試験セル12a乃至12hの各々を
動作させる信号を供給するが、更に詳しいことは第２図
乃至第３図について説明する。試験モードにした時、試
験セル12a乃至12hは、IC 10に対する並びにそれからの
データの通常の流れを禁止する。試験モードでは、各々
の試験セル12a乃至12hが、その出力に付属する論理節を
制御し、その入力に付属する論理節を観測する。例え
ば、第１図で、４つの入力IN1−IN4に付属する試験セル
12a乃至12dは、IN1−IN4入力の論理レベルを観測すると
共に、IN1′−IN4′出力の論理レベルを制御することが
出来る。同様に、４つの出力に接続された試験セル12e
乃至12hがOUT1′−OUT4′入力の論理レベルを観測する
と共に、OUT1−OUT4出力の論理レベルを制御することが
出来る。
第２図には個々の試験セル12の詳しいブロック図が示
されている。試験セル12は３つのデータ入力、即ちデー
タ入力（DIN）、観測可能性データ入力（ODI）及び直列
データ入力（SDI）を持っている。データ出力（DOUT）
と直列データ出力（SDO）の２つのデータ出力がある。
制御バス17は、データ入力マルチプレクサ選択A,B、レ
ジスタ・クロック信号（CLK）、ラッチ付能（HOLD）及
びデータ出力マルチプレクサ選択（DMX）の５つの信号
を有する。
第１のマルチプレクサ22が、Ｄ形フリップフロップ24
の出力並びにＤ形ラッチ26の反転出力と共に、ODI及びS
DI信号を受取る。マルチプレクサ22の出力がフリップフ
ロップ24の入力に接続される。CLK信号がフリップフロ
ップのクロック入力に接続される。フリップフロップ24
の出力がラッチ26の入力に接続されると共に、SDO信号
を発生する。ラッチ26の出力が第２のマルチプレクサ28
の入力に、DIN信号と共に接続される。HOLD信号がラッ
チ付能に接続される。マルチプレクサ28の出力がDOUT信
号になる。マルチプレクサ28はDMX信号によって付能さ
れる。
動作について説明すると、４対１マルチプレクサ22
は、フリップフロップ24の入力を考えられる４つの源、
即ちODI、SDI、フリップフロップ24の出力又はラッチ26
の反転出力の内の１つから選ぶことが出来る様にする。
ラッチ26は、HOLD入力に印加された論理レベルに応じ
て、フリップフロップ24の出力を伝搬させるか又はその
現在の状態を保持する様に制御することが出来る。２対
１マルチプレクサ28は、DMX入力によって加えられた論
理レベルに応じて、DOUT出力をDIN入力又はラッチ26の
出力によって駆動することが出来る様にする。４対１マ
ルチプレクサ22、フリップフロップ24、ラッチ26及び２
対１のマルチプレクサの組合せにより、試験セル12は４
つの同期モード、即ち、ロード、シフト、トグル及び休
止モードで動作することが出来る。
ロード・モードでは、試験セル12がODI入力の論理状
態をマルチプレクサ22を介してＤ形フリップフロップ24
にクロックで送込む。ODI入力は、試験の間に観測すべ
き信号に結合されており、大抵の場合、ODI入力は、試
験セルのDIN入力に接続されているのと同じ境界信号に
取付けられている。然し、ODIは他の信号にも接続する
ことが出来る。ロード動作を行なう為、Ａ及びＢ入力が
予定のレベルにセットされ、ODI入力を４対１マルチプ
レクサ22を介してフリップフロップ24に接続することが
出来る様にする。通常、ラッチ26に対するHOLD入力は低
であり、ロード動作の間、ラッチの出力を強制的にその
現在の状態にとゞまらせる。
シフト・モードでは、試験セルがSDI入力の論理状態
をフリップフロップ24にクロックで通すと共に、この論
理状態をSDO出力から出力する。シフト・モードは境界
走査通路内にある試験セル12を一緒に接続して、境界走
査通路に直列データをシフトしたり、その外へシフトさ
せることが出来る様にする。境界走査形式では、試験セ
ルのSDI入力が、第１図に示す様に、先行する試験セル
のSDO出力に結合される。シフト動作を行なわせる為、
Ａ及びＢ入力が予定のレベルにセットされ、SDI入力を
４対１マルチプレクサを介してフリップフロップ24に接
続することが出来る様にする。通常、ラッチ26に対する
HOLD入力は低に保たれ、シフト動作の間、ラッチの出力
を強制的に現在の状態にとゞまらせる。
トグル・モードでは、フリップフロップ24の出力が、
SDI又はODI入力の状態に関係なく、CLK入力の速度で、
２つの論理状態の間のトグル動作をする。この形式で
は、HOLD入力が高論理レベルに設定されて、ラッチ26を
付能し、Ａ及びＢ入力は、ラッチ26の反転出力がフリッ
プフロップ24に伝搬する様に設定される。この様に制御
入力が設定されると、フリップフロップ24の出力からラ
ッチ26の入力へ、並びにラッチ26の反転出力からフリッ
プフロップ24の入力へのフィードバック通路が形成され
る。ラッチ26の反転出力でデータが反転されるから、各
々のCLK入力で、フリップフロップ24に反対の論理状態
がクロック動作で形成され、トグル効果を生ずる。
休止モードでは、試験セルは、SDI又はODI入力の状態
に関係なく、CLKが作用している間、現在の状態にとゞ
まる。この形式では、フリップフロップ24の出力が４対
１マルチプレクサ22を通過する。従って、フリップフロ
ップ24の入力がその出力に接続され、ことごとくのクロ
ック入力で、フリップフロップ24の現在の状態がリフレ
ッシュされる様にする。
試験セル12は「正常」モード又は「試験」モードにす
ることが出来る。正常モードでは、試験セル12が、入力
（IN1−IN4）及び出力（OUT1−OUT4）がその中を自由に
伝搬するデータ通路を作る。正常モードは、DIN信号が
マルチプレクサ28を介してDOUTへ通過する様に、DMX信
号を設定することによって達成される。正常モードにあ
る間、試験セル12は、IC 10通常の動作を乱さずに、４
つの同期モード（ロード、シフト、休止又はトグル）の
どのモードでも動作することが出来る。
Ａ及びＢ入力を介して制御信号を出して、試験セル12
にロード動作を実行させることが出来る。ロード動作に
より、試験セル12が、ODI入力に存在する論理レベルを
捕捉する。一旦データが捕捉されると、シフト動作を実
施することにより、それを試験セル12の外へシフトさせ
ることが出来る。ロード動作はCLK入力と同期して行な
われる。シフト動作の後、典型的には、試験セル12は休
止モードに復帰する。この能力により、試験セル12は、
ICの通常の動作中、ICの入力及び／又は出力境界信号を
標本化し、検査の為に、このサンプル・データを外しシ
フトさせることが出来る。通常の動作中に境界データを
標本化することが出来ることにより、試験セル12は、高
価な試験装置や外部の試験プローブを使わずに、配線板
上の多重ICの機能的な相互作用を検証することが出来
る。
やはり正常モードにある間、DMX入力を介して制御を
出して、試験セル12により、ICの通常の入力／出力境界
通路に予定の試験データ・ビットを挿入することが出来
る。挿入する試験データ・ビットがシフト動作によって
フリップフロップ24にシフトさせられる。ラッチ26に対
するHOLD入力が高に設定されて、フリップフロップの試
験データがラッチを通過して、２対１マルチプレクサ28
に入力される様にすることが出来る。試験データを挿入
する為、DMX入力は、マルチプレクサによってラッチ26
の出力からの試験データをDOUT出力へ伝搬させる様なレ
ベルに設定される。試験データが挿入された後、DMX入
力を切換えて、２対１マルチプレクサ28により通常のデ
ータをDINからDOUTへ伝搬させる。
通常の動作中に試験データを挿入することが出来るこ
とにより、試験セルは回路内にある１つ又は更に多くの
ICの通常の挙動を修正することが出来る。この挿入能力
の特定の１つの用途は、配線板の１つ又は更に多くのIC
の入力／出力境界に欠陥を伝搬させ、その欠陥を検出し
て補正することが出来るかどうかを調べることである。
通常の動作中に標本化及び挿入試験機能を実施する為に
は、試験セル12は条件の定められた時点で、制御バス17
から制御を受取らなければならない。
試験セル12は、IC 10の通常の動作を乱さずに、正常
モードにある間に自己試験を行なうことも出来る。シフ
ト動作を行なって、フリップフロップ24を既知の状態に
初期設定することが出来る。シフト動作の後、制御を出
して、試験セル12を1CLKの変化の間、トグル・モードに
入らせる。この変化の間、フリップフロップにはその状
態を反転したものがロードされる。このデータ反転の
後、もう１回のシフト動作を実施して、フリップフロッ
プ24の内容を再生し、反転動作を検証する。この試験
は、全体的な境界走査通路の完全さと共に、試験セルの
フリップフロップ24、４対１マルチプレクサ及びラッチ
26の夫々の組合せ動作を検証する。
試験モードでは、試験セル12はDIN入力からDOUT出力
への普通のデータの流れを禁止する。ラッチ26の出力が
DOUT出力に接続される様なレベルにDMX入力を設定する
ことにより、試験モードに入る。通常、試験モードに入
る前に、試験セル12は、シフト・パターンを介して、初
期試験パターンを出力するように準備されている。普
通、試験セル12は休止状態にあり、Ｄラッチに対するHO
LD入力が低に設定され、その現在の出力が保たれる様に
する。
試験モードにある間、ロード動作を実行し、試験セル
12がODI入力に存在する論理レベルを捕捉する様にする
ことが出来る。ロード動作はCLK入力と同期して行なわ
れる。ロード動作の間、HOLD入力を低に設定し、Ｄラッ
チが現在の状態にとゞまる様にする。同様に、DOUT出力
が現在の状態にとゞまる。これはラッチの出力によって
駆動されるからである。
ロード動作の後、シフト動作を行ない、試験セル12が
SDI入力からフリップフロップ24を通してSDO出力へデー
タをシフトするようにする。このシフト動作により、試
験セルが前のロード動作の間に捕捉したデータをシフト
して出すと共に、次の出力試験データをシフトして入れ
て、DOUT出力に印加する。シフト動作はCLK入力と同期
して行なわれる。シフト動作の間、HOLD入力は低に保
ち、ラッチ26の出力が現在の状態にとゞまる様にする。
同様に、DOUT出力か現在の状態にとゞまる。これは、そ
れがラッチの出力によって駆動されるからである。
ロード及びシフト動作順序の後、試験セル12が休止モ
ードに復帰し、HOLD入力が高に設定され、ラッチ26が、
フリップフロップ24にある新しい出力試験データで更新
される様にする。ラッチ26が更新されると、新しい出力
試験データがDOUT出力に印加される。更新動作の後、HO
LD入力を低に設定して、この後のロード及びシフト動作
の間、ラッチ26が現在の状態にとゞまる様にする。
HOLD、ロード、シフト及び更新／印加順序が、IC試験
回路に付属する内部及び外部の論理素子の境界走査試験
の間繰返される。出力試験制御（即ち、ラッチ26）及び
入力試験の観測及びシフト（即ち、フリップフロップ2
4）に対して別個のメモリ素子を用意することにより、
試験セル12はICの内部論理回路と、ICの境界に取付けら
れた外部の論理回路並びに／又は配線接続部を同時に試
験することが出来る。この特徴によって、試験時間がか
なり短縮される。
試験モードにある間、試験セル12はトグル動作を行な
うことが出来る。ラッチ26の出力が試験モードの間、DO
UT出力に結合されているから、トグル動作を実施する
時、DOUT出力はCLK入力の速度でトグル動作を行なわせ
ることが出来る。第２のＤフリップフロップの代りにＤ
ラッチを使う利点は、HOLD入力を高に設定することによ
り、ＤラッチはＤフリップフロップのＱ出力を伝搬させ
ることが出来ることである。トグル・モードは単純な試
験パターン発生器として、又はIC 10の出力バッファ20
のパラメータを測定する為に使うことが出来る。
第３図は１つの入力（IN）、１つの出力（OUT）、ア
プリケーション論理回路部分14、及び２つの試験セル12
i及び12jからなる境界走査通路を有するICの設計の略図
である。アプリケーション論理回路14に対する入力が試
験セル12iの２対１マルチプレクサ28の出力に接続され
ていて、IN′と記されている。アプリケーション論理回
路の出力はOUT′と記されており、試験セル12jのDIN及
びODI信号に接続されている。
IN入力が入力試験セル12iのDIN入力に入り、２対１マ
ルチプレクサ28を通過し、入力試験セルDOUT出力からI
N′を介してアプリケーション論理回路14に出力され
る。同様に、アプリケーション論理回路の出力OUT′
が、出力試験セル12jのDIN入力に入り、２対１マルチプ
レクサ28を通過し、出力試験セルOUT出力からOUTを介し
てICの出力となる。入力試験セル12iのODI入力がICの入
力（IN）に取付けられており、出力試験セル12jのODI入
力がアプリケーション論理回路の出力（OUT′）に取付
けられている。ICのSDI入力が入力試験セルのSDI入力に
結合され、IC直列データ出力（SDO）が出力試験セルのS
DO出力に結合されている。直列データ通路が入力試験セ
ル12iの出力SDOと出力試験セル12jのSDI入力との間に存
在し、データをシフトさせる為の試験セルの間の内部接
続部を作っている。制御バス信号（A,B,CLK,HOLD及びDM
X）が両方の試験セル12i,12jに接続され、両方が同期的
に動作することが出来る様にしている。
正常モードでは、データがINから入力試験セル12iを
介してIN′へ流れ、アプリケーション論理回路14に流
れ、アプリケーション論理回路のOUT′から出力試験セ
ル12jを介してOUTへ流れる。次に例によって、試験セル
12i,12jが、通常の動作中、第３図のICの境界で標本化
及び挿入試験動作を行なう様にする為に、制御バス17か
ら出る制御信号の順序について説明する。
標本化動作順序 １）最初に両方の試験セルが正常モード及び休止モード
である。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活動
状態。
−（BAが４対１マルチプレクサ22に対して出される選
ばれた制御信号に等しい場合） −アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとどまる。
２）入力及び出力境界データを捕捉する為に1CLKの間の
ロード・モードに入る。
−制御バス:DMX＝０、BA＝01、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがそのODI入
力でクロック動作によって論理レベルになる。
３）捕捉データをシフトして出す為に2CLKの間シフト・
モードに入る。
−制御バス:DMX＝０、BA＝00、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがSDI入力の
論理レベルにクロック動作で入る。
４）休止モードに入る。試験完了。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
試験データ挿入動作順序 １）最初に両方の試験セルは正常モード及び休止モード
にある。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
２）挿入すべき試験データをロードする為、2CLKの間シ
フト・モードに入る。
−制御バス:DMX＝０、BA＝00、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがSDI入力の
論理レベルにクロック動作で入る。
３）休止モードに入り、両方の試験セルのＤラッチを挿
入すべき試験データで更新する。
−制御バス:DMX＝０、BA＝11、HOLD＝“0,1,0"、CLK
＝活動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチがＤフリップフロップの
論理レベルに更新される。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
４）休止モードにとゞまり、DMXを高に設定して試験デ
ータを挿入する。
−制御バス:DMX＝１、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
５）休止モードにとゞまり、DMXを低に設定して試験デ
ータを取出し、試験を完了する。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
試験モードの間、試験セル12i及び12jを通る入力及び
出力データの普通の流れが禁止される。試験モードで
は、入力試験セル12iがアプリケーション論理回路のI
N′入力を制御して、ICに対するIN入力を観測する。同
様に、出力試験セル12jがIC 10からのOUT出力を制御し
て、アプリケーション論理回路からのOUT′出力を観測
する。次に例によって、試験セル12i及び12jに境界走査
試験及び出力バッファ・トグル動作を行なわせる為に、
制御バスから出る制御の順序を説明する。
境界走査試験動作順序 １）最初両方の試験セルは正常モード及び休止モードに
ある。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
２）第１の出力試験パターンをシフトして入れる為に、
2CLKの間シフト・モードに入る。
−制御バス:DMX＝０、BA＝00、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがSDI入力の
論理レベルにクロック動作で入る。
３）休止モードに入り、第１の出力試験パターンでＤラ
ッチを更新する。
−制御バス:DMX＝０、BA＝11、HOLD＝“0,1,0"、CLK
＝活動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチがＤフリップフロップの
論理レベルに更新される。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
４）休止モードにとゞまり、試験モードに入り、第１の
出力試験パターンを印加する。
−制御バス:DMX＝１、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
５）入力及び出力境界データを捕捉する為に、1CLKの間
ロード・モードに入る。
−制御バス:DMX＝１、BA＝01、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがそのODI入
力の論理レベルにクロック動作で入る。
６）捕捉したデータをシフトして出すと共に、次の出力
テストパターンをシフトして入れる為に、2CLKの間、シ
フト・モードに入る。
−制御バス:DMX＝１、BA＝00、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがそのSDI入
力の論理レベルにクロック動作で入る。
７）休止モードに入り、Ｄラッチを更新して次の出力試
験パターンを印加する。
−制御バス:DMX＝１、BA＝11、HOLD＝“0,1,0"、CLK
＝活動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチがＤフリップフロップの
論理レベルに更新される。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
８）境界試験が完了するまで、工程５乃至７を繰返し、
その後制御を出して、正常モード及び休止モード（工程
１）に復帰する。
出力バッファ・トグル動作順序 １）最初に両方の試験セルは正常モード及び休止モード
である。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在を状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
２）出力バッファ・ドグル・パターンをシフトして入れ
る為に、2CLKの間シフト・モードに入る。
−制御バス:DMX＝０、BA＝00、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップがそのSDI入
力の論理レベルにクロック動作で入る。
３）休止モードに入り、出力試験パターンでＤラッチを
更新する。
−制御バス:DMX＝０、BA＝11、HOLD＝“0,1,0"、CLK
＝活動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチがＤフリップフロップの
論理レベルに更新される。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
４）休止モードにとゞまり、試験モードに入り、出力試
験パターンを印加する。
−制御バス:DMX＝１、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
５）トグル・モードに入り、HOLD入力を高に設定し、ト
グル試験を開始する（Ｎ個のクロック入力に対し）。
−制御バス:DMX＝１、BA＝10、HOLD＝１、CLK＝活
動。
−アプリケーション論理回路のIN′入力が入力試験セ
ルのＤラッチによって駆動される。
−ICのOUT出力が出力試験セルのＤラッチによって駆
動される。
−両方の試験セルのＤラッチがＤフリップフロップか
らのデータをDOUT出力へ通過させる。
−両方の試験セルのＤフリップフロップがクロック動
作でＱ−Ｄラッチ出力を入れる。
６）休止モードに入り、HOLD及びDMX入力を低に設定
し、トグル試験を完了する。
−制御バス:DMX＝０、BA＝11、HOLD＝０、CLK＝活
動。
−アプリケーション論理回路のIN′入力がICのIN入力
によって駆動される。
−ICのOUT出力がアプリケーション論理回路のOUT′出
力によって駆動される。
−両方の試験セルのＤラッチが現在の状態にとゞま
る。
−両方の試験セルのＤフリップフロップが現在の状態
にとゞまる。
注意：第３図で、トグル試験の間、入力試験セルのト
グル動作をしたくない場合、別個のHOLD入力を使って、
出力試験セルがトグル動作をする間、入力試験セルの出
力を強制的に静止状態にすることが出来る。同様に、別
個の制御（Ａ及びＢ）によって、出力試験セルがトグル
動作をしている間、入力試験セルを休止モードにするこ
とが出来る。
次に第4a図には、好ましい実施例の両方向試験セル30
のブロック図が示されている。両方向試験セル30は入力
／出力ピンと関連して使うことが出来、これを介して信
号が両方向に通ることが出来る。両方向セル30は第２図
に示す試験セル12を基本セルとして使い、両方向動作を
行なわせる為の追加の回路を設けてある。具体的に云う
と、両方向セル30が追加の３つのマルチプレクサ32,34,
36を有する。第１のマルチプレクサ32は２つの入力SYSG
（システム３状態付能）及びTSTG（試験３状態付能）を
有する。このマルチプレクサSELG（付能選択）信号によ
って制御される。この信号が、２つの入力の一方を選択
する。第１のマルチプレクサ32の出力がOBG（出力バッ
ファ３状態付能）である。OBG信号がICの３状態出力バ
ッファの出力状態を制御する。
第２のマルチプレクサ34がDINA信号及びDINB信号と云
う２つの入力を受取る。マルチプレクサ34がマルチプレ
クサ32の出力、即ちOBG信号によって制御される。DINA
入力はICのアプリケーション論理回路14の出力であり、
DINB入力はI/Oバッファからの外部入力である。マルチ
プレクサ32からのOBG信号出力を使って、マルチプレク
サの34の入力を選択する。
第３のマルチプレクサ36は、DINAと、基本試験セル12
のラッチ26からの非反転出力（LQ）と云う２つの入力を
持っている。第３のマルチプレクサ36がDMX信号によっ
て制御される。
第２のマルチプレクサ34の出力が基本試験セル12のOD
I入力に接続される。第３のマルチプレクサ36の出力はD
OUTAと記されており、基本試験セル12からのDOUT信号が
DOUTBと記されている。
動作について説明すると、OBG出力が、SELG入力が低
である時、SYSG入力（正常モード３状態制御入力）によ
って駆動される。SELG入力が高である時、第１のマルチ
プレクサ32のOBG出力がTSTG入力（試験モード３状態制
御入力）によって駆動される。第4a図では、OBG信号の
低出力により、出力バッファが作動し、OBG信号の高出
力が出力バッファを３状態にすると仮定している。
第２のマルチプレクサ34が第１のマルチプレクサ32か
らのOBG出力によって制御される。第２のマルチプレク
サの目的は、２つのデータ入力DINA又はDINBの一方を基
本試験セルのODI入力に結合して、ロード動作の間、適
当な信号を標本化することが出来る様にすることであ
る。第２のマルチプレクサ34に対するDINA入力はアプリ
ケーション論理回路からの出力である。第２のマルチプ
レクサの選択入力OBGが低に設定されていて、アプリケ
ーション論理回路からの出力動作を示す時、DINA信号が
基本試験セル12のODI入力に結合され、ロード動作の
間、標本化することが出来る。第２のマルチプレクサの
選択入力OBGが高に設定されていて、アプリケーション
論理回路に対する入力動作を示す時、DINB信号が試験セ
ル12のODI入力に結合され、ロード動作の間、標本化す
ることが出来る。第３のマルチプレクサ36が試験セル12
にも送られるDMX信号によって制御される。試験セル12
のLQ出力が、試験セル12の内部にあるＤラッチ26の出力
である。LQ出力は、ロード及びシフト動作の間、DOUTA
出力信号を試験モードで一定に保持することが出来る様
にする。試験セル12及び第３のマルチプレクサ36に対す
るDMX入力が低に設定されている時、両方向セル30は正
常モードである。正常モードでは、DINA出力が第３のマ
ルチプレクサ36を通過し、セルのDOUTA出力から出力さ
れ、I/Oバッファの出力バッファ部分に対し、アプリケ
ーション論理回路14からの通常のデータ出力通路を設定
する。同様に、正常モードでは、DINB入力が試験セル12
の中にある２対１マルチプレクサ28を通過し、セルのDO
UTB出力から出力され、I/Oバッファの入力バッファ部分
からアプリケーション論理回路14への通常のデータ入力
通過を設定する。
試験セル12及び第３のマルチプレクサ36に対するDMX
入力が高に設定されている時、両方向試験セル30は試験
モードになる。試験モードでは、試験セルのLQ試験デー
タ出力が第３のマルチプレクサ36を通過し、セルのDOUT
A出力から出力され、試験セル12からI/Oバッファの出力
バッファ部分への試験データ出力通路を設定する。同様
に、試験モードにある時、内部試験セルのLQ試験データ
出力が試験セルの内部の２対１マルチプレクサ28を通過
し、試験セル12のDOUTB出力から出力され、試験セル12
からアプリケーション論理回路14へのデータ出力通路を
設定する。
第4b図には、両方向バッファ及びアプリケーション論
理回路14の間に接続された両方向試験セル30のブロック
図が示されている。データ出力動作を実施する時、出力
バッファ38がOBGによって付能される。正常モードで
は、アプリケーション論理回路14からのデータがDINA入
力から両方向試験セル30を通過し、DOUTA出力から出力
バッファ38に結合される。試験モードでは、両方向試験
セル30に記憶されている試験データがDOUTA出力を介し
て出力バッファに供給され、出力バッファ38を通過し
て、I/Oピン40に印加される。
データ入力動作を実施する時、出力バッファがOBG信
号により高インピーダンス状態になる。正常モードで
は、I/Oピン40からのデータが入力バッファ41及びDINB
入力を介して両方向試験セル30に入り、試験セル30を通
過し、DOUTB出力を介してアプリケーション論理回路に
印加される。試験モードでは、試験セル30に記憶されて
いる試験データがDOUTB出力からアプリケーション論理
回路に印加される。
第５図には試験セル12の特定の構成を示す回路図が示
されている。この構成はマルチプレクサ22,28、Ｄフロ
ップ24及びラッチ26を有する。
第１のマルチプレクサ22は独立の６つの入力信号を持
っている。SDI信号がカスケード接続の２つのインバー
タ108,110に入力される。その結果インバータ110から出
る出力が伝送ゲート112に入力される。伝送ゲートは、
Ｐチャンネル形トランジスタのソース及びドレインの両
方をＮチャンネル形トランジスタに結合することによっ
て形成される。伝送ゲート112の出力が伝送ゲート114の
出力並びに伝送ゲート116の入力に結合されている。同
様に、伝送ゲート116の出力が伝送ゲート122の出力及び
カスケード接続の１対のインバータ118,120の入力に結
合されている。インバータ120の出力がマルチプレクサ2
2の最終的な出力を表わす。
マルチプレクサ22に対するODI入力が伝送ゲート114に
接続されている。伝送ゲート114の出力が伝送ゲート112
の出力及び伝送ゲート116の入力に結合されている。
マルチプレクサ22に対する第３の入力がラッチ26の反
転出力である。この信号が伝送ゲート124に入力され
る。伝送ゲート124の出力が伝送ゲート126の出力及び伝
送ゲート122の入力に結合されている。
マルチプレクサ22に対する第４の入力がＤフリップフ
ロップ24の出力である。この信号が伝送ゲート126に入
力される。伝送ゲート126の出力が伝送ゲート124の出力
及び伝送ゲート122の入力に結合されている。この結果
伝送ゲート122から出る出力が伝送ゲート116の出力に結
合されている。
マルチプレクサ22の残りの２つの入力が、マルチプレ
クサ22の中にある種々の伝送ゲートに対する選択信号と
して作用する。先ず入力信号Ａがインバータ128に接続
される。インバータ128の出力がインバータ130の入力に
接続される。インバータ128の出力は更に伝送ゲート11
4,126のＰチャンネル形ゲートにも接続される。同じ出
力が伝送ゲート112,124のＮチャンネル形ゲートに接続
される。インバータ130の出力が伝送ゲート112,124のＰ
チャンネル形ゲート及び伝送ゲート114,126のＮチャン
ネル形ゲートに接続される。
マルチプレクサ22に対するＢ入力も選択信号として使
われる。Ｂ入力がインバータ132に接続される。インバ
ータ132の出力がインバータ134に接続される。更にイン
バータ132の出力が伝送ゲート122のＰチャンネル形ゲー
ト及び伝送ゲート116のＮチャンネル形ゲートに接続さ
れる。インバータ134の出力が伝送ゲート122のＮチャン
ネル形ゲート及び伝送ゲート116のＰチャンネル形ゲー
トに接続される。
Ｄフリップフロップ24がクロック入力CLK及びマルチ
プレクサ22の出力の両方に接続されている。Ｄフリップ
フロップ24の中では、クロック信号がインバータ140に
入力され、その出力を使ってＮチャンネル形トランジス
タ142のゲートを制御する。クロック信号はＮチャンネ
ル形トランジスタ144のゲートを制御する為にも使われ
る。Ｄフリップフロップ24のＤ入力がＮチャンネル形ト
ランジスタ142の第１のソース／ドレインに接続され
る。トランジスタ142の第２のソース／ドレインがイン
バータ146の入力に接続される。インバータ146の出力が
Ｎチャンネル形トランジスタ144の第１のソース／ドレ
インに接続されると共に、インバータ148の入力に接続
される。インバータ148の出力がインバータ146の入力に
接続される。トランジスタ144の第２のソース／ドレイ
ンがインバータ150の入力に接続される。インバータ150
の出力がインバータ152の入力及びインバータ154の入力
に接続される。インバータ154の出力がインバータ150の
入力に接続される。インバータ150の出力は伝送ゲート1
26の入力にも接続されている。インバータ152の出力が
Ｄフリップフロップ24の反転出力である。Ｄフリップフ
ロップ24の反転出力がインバータ156に入力される。イ
ンバータ156の出力が試験セルのSDO出力である。
Ｄフリップフロップの出力（インバータ150の出力）
がラッチ26のＤ入力に接続されている。この入力がＮチ
ャンネル形トランジスタ160の第１のソース／ドレイン
に接続される。Ｎチャンネル形トランジスタ160の第２
のソース／ドレインがインバータ162の入力に接続され
る。ラッチ26の中では、インバータ162の出力がインバ
ータ166の入力及びインバータ164の入力に接続されてい
る。インバータ166の出力がインバータ162の入力に接続
されている。インバータ162の出力はラッチ26の反転出
力を表わす。前に述べた様に、この反転出力が伝送ゲー
ト124を介してマルチプレクサ22に接続される。インバ
ータ164の出力がラッチ26の非反転出力を表わし、これ
がマルチプレクサ28に接続されている。ラッチ26は、Ｎ
チャンネル形トランジスタ160のベースに対する保持電
圧入力によって制御される。
試験セルの中にある第２のマルチプレクサ28はDIN、
インバータ164の出力及びDMXと云う３つの別々の入力を
持っている。DIN信号がＰチャンネル形トランジスタ170
及びＮチャンネル形トランジスタ172のそれぞれ一方の
ゲートに接続される。インバータ164の出力がＰチャン
ネル形トランジスタ182、Ｎチャンネル形トランジスタ1
84のゲートに接続される。DMX入力がＮチャンネル形ト
ランジスタ174,176,178のゲートとＰチャンネル形トラ
ンジスタ180のゲートに接続される。Ｎチャンネル形ト
ランジスタ178の第１のソース／ドレインがVCCに接続さ
れ、第２のソース／ドレインが節196に接続される。同
様に、Ｎチャンネル形トランジスタ176の第１のソース
／ドレインがアースに接続され、第２のソース／ドレイ
ンが節196に接続される。更に節196がＰチャンネル形ト
ランジスタ188のゲートとＮチャンネル形トランジスタ1
86のゲートに接続される。Ｐチャンネル形トランジスタ
188及び180の第１のソース／ドレインが結合され、VCC
に接続されている。Ｐチャンネル形トランジスタ188,18
0の第２のソース／ドレインが夫々Ｐチャンネル形トラ
ンジスタ182,170の第１のソース／ドレインに接続され
る。Ｐチャンネル形トランジスタ182,170の第２のソー
ス／ドレインが結合され、節194に接続される。Ｎチャ
ンネル形トランジスタ184,172の第１のソース／ドレイ
ンが結合され、節194に接続される。Ｎチャンネル形ト
ランジスタ184,172の第２のソース／ドレインが、夫々
Ｎチャンネル形トランジスタ174,186の第１のソース／
ドレインに接続される。Ｎチャンネル形トランジスタ17
4,186の第２のソース／ドレインがアースに接続され
る。節194がＮチャンネル形トランジスタ192,190のゲー
トに接続される。Ｎチャンネル形トランジスタ192の第
１のソース／ドレインがVCCに接続される。Ｎチャンネ
ル形トランジスタ192の第２のソース／ドレインがＮチ
ャンネル形トランジスタ190の第１のソース／ドレイン
に接続され、この組合せ信号が試験セルのDOUT信号を表
わす。Ｎチャンネル形トランジスタ190の第２のソース
／ドレインがアースに接続される。
この発明は観測能力データ入力（ODI）に高速性能を
持ち、シフト・データ入力（SDI）の保持時間をゼロに
保ち、SDIの設定時間を増加し、クロックの変化からSDO
出力までの伝搬の遅延を増加する。SDIの保持時間がゼ
ロであることにより、カスケード形式の場合の異常なデ
ータ伝搬の問題がなくなる。SDIの設定時間が大きいこ
と並びにクロックからＱまでの遅延を若干増加したこと
により、クロックのスキューの余裕を高め、こうして試
験セルの種々の部品の間のスキューによる伝搬誤差をな
くす。
直列データ入力を遅くし、こうして設定時間を長くす
る為に、第１のマルチプレクサ22には２つの弱いインバ
ータ108,110を使っている。こう云うインバータはSDI入
力にだけ使われるから、この方法により、ODI入力の性
能の低下が入込むことはない。SDOへの出力通路に別の
２つのインバータ150,152を挿入して、クロックからＱ
までの伝搬遅延を若干長くする。SPICEの特徴づけによ
り、この発明は最小／最大SDI設定が2/14ナノ秒、SDI保
持時間がゼロ、最小／最大クロック−Ｑ遅延が0.95/5.9
6ナノ秒であることが判った。このデータから、最小／
最大のクロック・スキュー余裕は2.96/19.96ナノ秒にな
る。
この発明の試験セルは従来に較べて重要な利点を持
つ。第１に、この発明の試験セルは、全体的な試験時間
を短縮する為に、内部及び外部の境界試験を同時に実施
する為に使うことが出来る。第２に、試験セルは、親の
集積回路の通常の動作中、境界のデータを標本化し又は
データを挿入することが出来る。第３に、試験セルはフ
リーランニングの試験クロックと動作が同期している。
第４に、この発明は、パラメータの目安が得られる様に
する為、並びに境界試験を容易にする為、ICのアプリケ
ーション論理回路から独立に、ICの出力バッファのトグ
ル動作を行なわせる方法を提供する。第５に、この試験
セルは自己試験能力がある。
この発明の試験セル12の機能は、セル・ライブラリイ
を使うことによって高めることが出来る。このライブラ
リイには、追加の回路をIC 10に使われる１つ又は更に
多くの試験セル12に設けて、強化した試験回路にするこ
とが出来る。このような回路のライブラリイを設けて、
回路の設計技術者が特定のIC 10の注文設計が出来る様
にする。
第６図には、この発明の試験セルと関連して、マスク
可能な比較器論理回路部分200が示されている。マスク
可能な比較器論理回路部分200は、ある条件に応答して
試験を実施する為の比較試験の特徴を追加するものであ
る。
マスク可能な比較器論理回路部分200は、XORゲート20
2及びナンド・ゲート204を有する。XORゲート202は２つ
の入力を持ち、第１の入力が試験セル12に対するDIN及
びODI入力に接続され、第２の入力が予想データ（EXP
D）信号に接続されている。ナンド・ゲート204も２つの
入力を持ち、一方の入力がXORゲート202の出力に接続さ
れ、もう１つの入力が比較マスク（CMPMSK）信号に接続
されている。ナンド・ゲート204の出力が比較出力（CMP
OUT）信号である。
マスク可能な比較器論理回路部分200は、試験セル12
のDIN入力に現れる論理レベルを、EXPD入力に現れる予
定の論理レベルと比較する手段になる。DIN入力及びEXP
D入力の論理レベルが符合すれば、排他的オア・ゲート
の出力が低に駆動される。DIN入力及びEXPD入力の論理
レベルが符合しなければ、排他的オア・ゲートの出力は
高に駆動される。排他的オア・ゲートからの低レベル出
力（符合状態）により、ナンド・ゲートはCMPOUT出力に
高レベルを出力する。排他的オア・ゲート202からの高
レベル出力（符合せず）は、ナンド・ゲート204に対す
るCMPMSK入力が低レベルでなければ、ナンド・ゲート20
4にCMPOUT出力に低論理レベルを出力させる。
比較器論理回路部分200のCMPOUT出力が高論理レベル
であることは、この特定の試験セルを通過する入力又は
出力境界信号が予想状態に等しいことを示す。集積回路
のことごとくの入力及び出力信号に同様な試験セルを設
けると共に、種々の試験セルからの全てのCMPOUT信号が
高である状態を検出する論理回路を一緒に設けることに
より、集積回路の入力及び出力の範囲全体にわたって予
想した境界状態が発生したことを検出することが可能で
ある。
ある境界比較の用途では、集積回路の１つ又は更に多
くの入力並びに／又は出力の状態は無関係であることが
ある。こう云う場合、比較器論理回路部分200は強制的
に比較動作をマスクして、比較動作の結果に関係なく、
CMPOUT出力に高レベルを出力することが出来る。こう云
うことが出来ることにより、集積回路の設計の境界に沿
って、「ドントケア」比較状態を設定することが出来
る。ドントケア状態は、特定の試験セルのCMPMSKを低論
理レベルに設定することによって達成される。CMPMSK入
力に低レベルが印加された全ての試験セルは、そのCMPO
UT出力から高論理レベルを出力する。CMPOUT出力を強制
的に高にすることにより、ドントケア状態を持つ試験セ
ルは、集積回路の境界にある他の試験セルで行なわれて
いる比較の全体的な結果に影響しない。
ある用途では、試験セルは、試験を容易にする為に、
集積回路の境界に擬ランダム・パターン発生（PRPG）及
び／又は並列署名解析（PSA）能力を持つことが要求さ
れることがある。PRPGモードでは、直列接続した一連の
試験セルのDOUT出力から擬ランダム出力パターン順序を
発生させることが出来る。PSAモードでは、直列接続し
た一連の試験セルに、DIN入力に現れるデータを試験の
為の「署名」に圧縮する様にすることが出来る。
PSA試験論理を実施することが出来る好ましい構成の
ライブラリイ・セルが第７図に示されている。基本試験
セル12の入力及び出力は第２図について説明した信号で
ある。更に、PSA論理回路部分206がデータ・マスク（DA
TMSK）及びPSA付能（PSAENA）と云う２つの入力信号を
受取る。DATNSK及びPSAENA入力は制御バスの延長であ
る。
PSA論理回路部分206は排他的オア・ゲート208及び２
つのナンド・ゲート210,212で構成される。ナンド・ゲ
ート210がDATMSK信号とDIN入力信号とに接続されてい
る。ナンド・ゲート212がPSKENA信号とSDI信号とに接続
されている。ナンド・ゲート210,212の出力が排他的オ
ア・ゲート208の入力に接続される。排他的オア・ゲー
トの出力が基本試験セル12のODI入力に接続される。
PSA論理回路部分206を基本セル12に取付けた時、DIN
入力に対するODI入力の普通の接続を変更して、直接接
続にならない様にする。然し、ロード動作の間、ODI入
力を介して試験データを捕捉すると云う基本的な機能は
依然として有効であるが、PSA試験論理を介してロード
動作に対処する為には、次に述べる加算則及び信号の配
送が必要である。他の全ての機能（休止、シフト及びト
グル）並びにそれに必要なセルの間の相互接続は同じま
ゝである。
基本的なロード動作を行なう為、論理回路部分206に
対するDATMSK及びPSAENA入力は夫々高及び低の論理レベ
ルに設定する。この状態では、PSA論理回路部分は、DIN
入力からナンド・ゲート210及び排他的オア・ゲート208
を通り、基本試験セル12のODI入力に至る配送通路を作
る。ロード動作を行なう時、試験セル12がPSA論理回路
部分206を通る配送チャンネルを介して、DIN入力の論理
レベルを捕捉する。
試験セルがPSA動作を行なうべき時、MSKDAT及びPSAEN
A入力が両方とも高論理レベルに設定され、基本試験セ
ル12に対する制御を出して、ロード動作を実施する。こ
の様にMSKDAT及びPSAENA入力が設定されると、PSA論理
回路部分206は、DIN及びSDI入力に存在する論理レベル
に対して排他的オア作用をし、その結果を試験セル12の
ODI入力に対して出力する。ロード動作の間、試験セル1
2がODI入力を標本化し、排他的オア動作の結果を記憶す
る。各々の試験セル12で実施される局部的な排他的オア
動作及びロード動作が、直列シフトの為の（即ち、１つ
のセルのSDIを別のセルのSDOに接続する）及び多項式フ
ィードバックの為の所要のセル間接続と共に、境界走査
署名解析構造を構成する基本となる。
PSA動作の間、PSA論理回路部分206が、排他的オア動
作に対するDIN入力の影響をマスクする手段になる。こ
のマスク動作は、PSAENA入力を高にしたまゝ、MSKDAT入
力を低に設定することによって行なわれる。MSKDAT入力
が低に設定されると、PSA論理回路部分206はSDI入力を
試験セル12のODI入力に結合し、前段のセルのSDO出力の
値だけが標本化され、試験セル12に記憶される。こう云
うことが出来ることによって、PSA動作の間、集積回路
の境界で、１つ又は更に多くの試験セルのDIN入力に付
属する信号をマスクすることが出来る。
PRPG動作を試験セルが行なう時、制御を出して、試験
セル12にSDI入力からSDO出力へのシフト動作を行なわせ
る。
PRPGの間、一連の試験セル12にデータをシフトさせ
て、擬ランダム出力パターンを発生させる。こうして得
られた擬ランダム・パターン発生出力は、走査通路の長
さと、走査通路内にある試験セル12の多項式フィードバ
ック接続とによって決定される。更に、試験セルに対す
るHOLD及びDMX入力を高に設定して、発生された試験信
号を試験セルのDOUT出力の外へ送出することが出来る様
にする。
PRPG及び／又はPSAの試験特徴を持つ試験セルを使う
用途では、集積回路の境界にある試験セルの特定の群又
は範囲に合せて、試験セル12の間の多項式フィードバッ
ク接続の調節が出来る様にする為、プログラム可能な多
項式タップを設けるのが有利である。この特徴を使う利
点は、（１）集積回路の設計に於ける試験セルの構成が
簡単になること、（２）外部多項式タップを追加する必
要がなくなること、（３）全ての必要な論理回路が各々
の試験セル12の中にあるから、集積回路の配置内での試
験セルの配置及び信号の配送が改善されることである。
基本試験セル12、PSA論理回路部分206及びプログラム
可能な多項式タップ214で構成された試験回路の好まし
い例が第８図に示されている。試験セル12及びPSA論理
回路部分に対する入力及び出力は第７図に示すものと同
じである。プログラム可能な多項式タップ論理回路部分
214はこの他に２つの入力信号、即ち多項式タップ付能
（PTENA）及びフィードバック入力（FBI）と、追加の１
つの出力信号フィードバック出力（FBO）とを必要とす
る。PTENA信号が制御バスの延長である。FBI及びFBO信
号が、PRPG及び／又はPSA試験動作に要求される多項式
フィードバック回路を構成する為の、試験回路の間の相
互接続部となる。プログラム可能な多項式タップ論理部
分は排他的ノア・ゲート216及びナンド・ゲート218で構
成される。ナンド・ゲートが関連した試験セル12のSDO
出力とPTENA信号とを入力として受取る。排他的ノア・
ゲート216がナンド・ゲート218の出力とFBI信号を受取
る。排他的ノア・ゲート216の出力がFBO信号である。
PRPG又はPSAを実施するのに要求される重要な能力
は、走査通路内にある全ての又は選ばれた一群の試験回
路の論理状態の排他的オアに基づくフィードバック回路
を設けることである。このフィードバック回路の結果
が、走査通路の最初の試験回路に入力され、フィードバ
ック・ループを閉じる。第８図では、ナンド・ゲート21
8及び排他的ノア・ゲート216の組合せが、フィードバッ
ク回路にある特定の試験回路の論理状態を含めたり除外
したりすることが出来る様にする。
同様なプログラム可能な多項式タップ論理回路部分を
持つ試験回路は第9a図に示す様に相互接続することが出
来る。PRPG/PSA論理回路部分及びプログラム可能な多項
式タップ論理回路部分を持つ４つの試験回路220a乃至22
0dが、１次直列データ入力（PSDI）から１次直列データ
出力（PSDO）信号まで走査通路内に相互接続されてい
る。各々の試験セル220a乃至220dのプログラム可能な多
項式タップ論理回路は、後続の試験回路のFBO出力信号
が先行する試験回路のFBI入力に入力を供給する様に相
互接続されている。例えば、試験回路220cのFBOが試験
セル220bのFBIに接続されている。各々の試験回路220a
乃至220dに対するPTENA入力がPTENAバスから印加され
る。フィードバック選択（FBSEL）入力（制御バス17の
延長）が、第１の試験回路220aの入力にあるマルチプレ
クサ222を制御する。このマルチプレクサが試験回路220
aのSDI入力に供給する。最後の試験回路220dのFBI入力
が低論理レベルに結線され、最後の試験回路220dのプロ
グラム可能な多項式タップ論理回路に影響を持たない様
になっている。
通常のシフト動作の間、直列データがPSDIに入り、試
験セルを通って、PSDOから出て行く。PRPG又はPSAモー
ドにした時、第１の試験回路220aの入力にあるマルチプ
レクサ222が、フィードバックの結果（FBR）信号を第１
の試験回路220aのSDI入力に接続される様に選択する。
試験回路220a乃至220dにあるプログラム可能な多項式タ
ップ論理回路が、FBI及びFBOの結線接続部と組合さっ
て、PRPG及びPSA動作に必要な排他的オア・フィードバ
ック回路を形成する。試験回路のPAENA入力が高であれ
ば、その試験回路220の試験セル12の論理状態がフィー
ドバック回路に含まれる。試験回路のPTENA入力が低で
あれば、その試験回路の試験セル12の論理状態はフィー
ドバック回路に含まれない。
ある用途では、何れもPRPG/PSA及びプログラム可能な
多項式論理回路を持つ一連の試験セル12で構成された１
次走査通路を区間に仕切ることが必要になることがあ
る。１次走査通路の各々の区間は第9b図に示す様に構成
して、１次走査通路内に多数の局部的なPRPG/PSA試験機
能を持たせることが出来る。走査通路の各々の区間は第
9a図に示すフィードバック接続を持っていて、走査通路
のその区間にある適当な試験セル12が局部的なフィード
バック回路に含まれる様に選ぶことが出来る様にする。
各々の局部的なフィードバック回路のフィードバックの
結果（FBR）が、マルチプレクサを介して、走査通路の
ある区間にある第１の試験セル12まで結合される。
PSA試験論理回路は第４図の両方向試験セルにも含め
ることが出来る。PSA試験論理回路を含めると、一方向
の場合について述べたのと同じ利点が両方向試験セルに
得られる。
基本試験セル12、両方向マルチプレクサ論理回路及び
PSA論理回路部分206で構成された好ましい試験回路の例
が第10図に示されている。この試験回路に要求される入
力及び出力信号は、第４図及び第８図について述べたも
のと同じである。PSA論理回路を持つ両方向試験回路を
作るのに必要な唯一の変更は、PSA論理回路を挿入し
て、次の様な結線をすることである。（１）第２のマル
チプレクサ34のSELODI出力を第７図でDINに接続すると
示したPRPG/PSAナンド・ゲート210の入力に接続する。
（２）試験セルに付属するSDI入力を第７図に示すPRPG/
PSAナンド・ゲート212の入力に接続する。（３）PRPG/P
SA排他的オア・ゲート208の出力を試験セル12のODI入力
に接続する。
第11図はPRPG/PSA論理回路部分206及び多項式タップ
論理回路部分214の両方を持つ両方向試験回路を示す。
第11図の回路は第10図の回路と同一であって、更に、第
８図に示した様に、多項式タップ論理回路部分214が試
験セル12に接続されている。同様に、マスク可能な比較
論理回路を含む両方向試験回路とか、マスク可能な比較
論理回路、PRPG/PSA論理回路及び多項式タップ論理回路
を含む両方向試験回路と云う様に、ライブラリイ・セル
のこの他の組合せを両方向試験回路に利用することが出
来る。
この発明のセル・ライブラリイを第２図の基本試験セ
ル12に関連して説明したが、その考えは、別のアーキテ
クチュアを持つ基本試験セル12にも使うことが出来る。
ライブラリイ・セルは、種種の異なる集積回路試験構造
を構成する為に使うことの出来る様な、ある範囲のビッ
ト・スライス試験可否検査セルを集積回路の設計技術者
に提供する。ライブラリイ・セルの形で試験の解決策を
提供する利点は、（１）集積回路の設計で試験アーキテ
クチュアの構成が簡単になること、（２）自動化出来る
様な構造的な試験方向が得られること、（３）新しい集
積回路を設計する度に、特別の試験方式を構成する必要
がなくなること、（４）全ての必要な試験論理回路が試
験回路の中にあるから、試験アーキテクチュアの配置及
び信号の配送が改善されること、及び（５）その中から
所望の試験可否検査の特徴を選択することが出来る様な
基準を顧客に提供することである。
IC乃至システム・レベルの試験を容易にする為、レジ
スタ、ラッチ、バッファ又はトランシーバの様な標準的
な棚卸の部品を、試験セル12で構成された試験インター
フェース及び境界走査通路を含む様に設計することが出
来る。一層高い組立てレベルでの試験を簡単にする為
に、試験回路を標準的な部品で構成することは、ハード
ウエア・システムの試験及び管理のコストを切下げる方
法になる。
今日、配線板及びシステムの試験には、高価な試験装
置及び機械的なプローブ方式を使うことが必要である。
あるシステムの中にある配線板を試験する為には、試験
装置に対して試験の為のアクセスが出来る様にそれを取
外さなければならない。
直列試験インターフェースを介してアクセスが可能で
ある埋込みの試験回路を持つ標準的な部品であれば、試
験が簡単になる。この様な部品を用いる配線板の設計
は、それがシステム内にある間に、直列試験バスを介し
て試験することが出来る。更にこう云う装置は、一層簡
単で、一層コストの安い試験装置で試験を行なうことが
出来る様にする。更に、従来の配線板の設計では、部品
の密度の為に、回路のプローブ検査が物理的に出来ない
ことがある。この場合、部品内に埋込まれた試験回路を
介してしか、試験を行なうことが出来ない。
第12図は試験区切り装置226,228によって、組合せ論
理回路224を観測し且つ制御する場合を示す。試験区切
り装置226,228は、バッファ、ラッチ、レジスタ又はト
ランシーバの様な多数の周知の装置に基づくものであっ
てよい。例として、区切り装置226,228が８ビット・レ
ジスタであると仮定する。組合せ論理回路は回路内での
試験能力を持たない任意の数の回路で構成することが出
来る。
入力試験レジスタ226が、本来は組合せ論理回路に送
られる筈のデータを観測し、組合せ論理回路224を制御
する為に、データを出力することが出来る。出力試験レ
ジスタ228は組合せ論理回路224からのデータ出力を観測
して、本来は組合せ論理回路224の出力に接続される装
置に対する出力を制御することが出来る。入力試験レジ
スタ226が直列データを受取り、出力試験レジスタ228に
対して直列データを出力する。入力を観測して出力を制
御することにより、試験レジスタ226,228は、前に第１
図について述べたのと大体同じ様に、組合せ論理回路22
4を試験することが出来る。
第13図は１実施例の試験装置226を示す。データ入力D
0−D7が入力バッファ230を介して試験装置226に入力さ
れる。入力バッファ230の出力が入力試験回路レジスタ
（入力TCR）232に接続される。試験回路レジスタ232の
出力がレジスタ234に接続される。レジスタ234の出力が
出力試験回路レジスタ（出力TCR）236に接続される。出
力TCR 236の出力が出力バッファ238に接続され、これ
が出力データ信号Q0乃至Q7を発生する。試験セル240,24
2が装置の外側から制御信号を受取る。この場合、試験
セル242がクロック入力（CLK）を受取り、試験セル240
が制御入力（OC）を受取る。試験セル240の出力が３状
態動作の為、出力バッファ238に接続される。試験セル2
42の出力がレジスタ234のクロック入力に接続される。
試験装置236の外側からのSDI信号が、試験セル240、走
査側路レジスタ244及び命令レジスタ246に入る。走査デ
ータ通路が試験セル240、試験セル242、入力TCR 232及
び出力TCR 236を通る。出力TCR 236の直列データ出力
が、走査側路レジスタ244の出力と共にマルチプレクサ2
48に接続される。マルチプレクサ248は命令レジスタ246
から走査通路選択信号を受取る。マルチプレクサ248の
出力が、命令レジスタ246からの出力と共に、マルチプ
レクサ250に接続される。マルチプレクサ250は試験ポー
ト252からも選択信号を受取る。試験ポートが試験装置2
26の外側からMODE及びクロック（CLK）信号を受取り、
走査及び試験制御信号を出力する。命令レジスタ246は
試験セル240,242及びTCR232,236に対する試験制御信号
をも出力する。
試験レジスタに対する制御信号（CLK及びOC）入力が
例であって、特定の用途に対してこの他の信号を用いて
もよいことは云うまでもない。例えば、クリア信号又は
付能信号を試験セルを介して適当に設計したレジスタに
接続することが出来る。更にレジスタは、ラッチ、バッ
ファ、トランシーバ又はその他の装置を構成する適当な
回路に置換えてもよい。更に、制御及びデータI/O信号
の数は、装置の構成に応じて変えることが出来る。
試験装置226の走査構造は境界走査通路（試験セル24
0,242及びTCR 232,236を通る）、走査側路通路及び命
令走査通路を含む。MODE及びSCK入力を介して出力され
た走査アクセス・プロトコルは、直列データを境界又は
側路走査通路の中に、或いは命令レジスタの中に走査す
ることが出来る様にする。境界及び側路走査通路の間の
選択が、マルチプレクサ248に対する走査通路選択出力
を介して、命令レジスタにある現在の命令によって決定
される。
TCR 232,236は、前に述べた様に、試験セル12を基本
とする複数個の試験回路で構成される。典型的には、TC
R 232,236はPRPG/PSA及び／又はプログラム可能な多項
式タップ論理回路部分を持つ複数個の試験回路で形成さ
れる。試験セル240,242は典型的には、追加の回路を持
たない基本試験セル12である。試験セル240,242及びTCR
232,236に対する制御回路は図面に示してないが、直列
データ・シフト及び試験回路の制御の為、各々のセルに
対して制御バスが接続される。
試験命令を命令レジスタ246の中に走査して、境界走
査論理回路によって試験動作を行なわせることが出来
る。試験を実施しない時、通常の動作命令が命令レジス
タ246に走査される。通常の動作命令の間、境界走査論
理回路は通常のI/O及び制御信号が境界走査論理回路を
自由に通ること出来る様にする。
命令レジスタに「境界走査命令」を設けて、境界走査
通路（TCR 232,236及び試験セル240,242を通る）が内
部のI/O信号を制御する様にすることが出来る。この制
御は、境界走査セルのDMX入力を高論理レベルに設定す
ることによって行なわれる。このモードでは、MODE及び
SCK入力から外部制御を出して、境界走査通路が試験セ
ル240,242及びTCR 232,236のDIN入力にある論理レベル
を捕捉する様にすることが出来る。捕捉動作の間、試験
セル240,242及び入力TCR 232が、外部のデータ出力（D
0−D7）及び制御入力の状態を捕捉する。更に捕捉動作
の間、出力TCR 236が内部論理回路234の状態を捕捉す
る。データを捕捉した後、別の外部制御をMODE及びSCK
入力から入力して、境界走査通路により、検査の為に、
捕捉したデータをSDOピンを介してシフトして出させ
る。
捕捉したデータをシフトして出す間、試験制御パター
ンをSDI入力から境界走査通路にシフトして入れる。こ
の捕捉及びシフト動作の間、DOUTは、それに対するHOLD
入力が低に設定されている為に、現在の状態にとゞま
る。一定に保たれていない場合、出力に於ける波及効果
により、装置の出力に取付けた外部論理回路が狂うこと
がある。
境界走査通路に対してシフトして入れたり出したりす
る動作が完了した時、MODE及びSCK入力を介して別の外
部制御を入力して、あらかじめ設定した制御パターンを
種々の試験セルのラッチ26及びTCR 240,242,232,236か
ら印加することが出来る。境界走査通路の入力を捕捉
し、その後検査の為に捕捉したデータをシフトによって
出し、その間境界走査通路の出力から印加される次の試
験制御パターンをシフトによって入れる過程は、所望の
レベルの試験が完了するまで繰返される。こうして内部
論理回路、外部の結線接続部及び／又は隣接のICを同時
に試験することが出来る。
命令レジスタ242には「境界データ標本化命令」を設
けることが出来る。境界データ標本化命令は、SCK及びM
ODE入力によって境界走査通路が入力に存在する論理状
態を捕捉する間、データ及び制御が境界走査通路を自由
に通ることが出来る様にする。一旦境界のデータを補捉
したら、SCK及びMODE入力から別の外部制御を出して、
境界走査通路に捕捉されたデータを検査の為にSDOピン
を介してシフトして出す様にさせる。
「出力を高インピーダンス状態に制御する命令」は、
出力バッファ（Q0−Q7）を高インピーダンス状態にする
ことが出来る様にする。出力は高インピーダンス状態に
あるが、入力は機能する状態にあり、データ及び制御入
力が依然として内部論理回路234に影響を及ぼす。この
命令の間、走査側路レジスタ（１個のフリップフロッ
プ）がSDI及びSDOピンに結合され、データ・レジスタ走
査動作の間、１ビット走査通路を試験装置内に形成す
る。
この命令の利点は、出力を３状態にすることであり、
これによって外部の試験プローブを印加して、出力を論
理１又は０に制御することが出来る。更に、走査側路フ
リップフロップを通る省略データ走査通路は、内部の走
査通路の長さを１ビットに短縮することが出来る様にす
る。
「境界出力を論理１又は０に制御する命令」は、試験
セル240,242及びTCR 232,236の出力からの予め走査さ
れた試験制御パターンを印加する為に、境界走査通路が
I/O信号を制御することが出来る様にする。この試験命
令を実施する前に、境界走査通路を走査して、命令によ
って印加する試験制御出力パターンを定める。この命令
の間、走査側路レジスタをSDI及びSDOピンに結合して、
データ・レジスタ走査動作の間、試験装置を通る１ビッ
ト走査通路を形成する。
この命令の利点は、組合せ論理回路224の様に、試験
装置の出力に接続された他の装置に対して試験が実施さ
れている間、試験装置が特定のパターンを出力すること
が出来る様にすることである。更に、命令の間、走査側
路フリップフロップを通る省略データ走査通路は、内部
の走査通路の長さを１ビットに短縮することが出来る様
にする。
入力及び出力TCR 232,236は、外部から印加されたSC
K入力と同期して動作する様に命令を加えて、別の試験
能力を持たせることが出来る。こう云う試験動作の利点
は、試験動作の間、走査を必要とせず、その為試験時間
がかなり短縮されることである。
第７図に関連してPSA動作を詳しく説明した。入力TCR
232は、それ自身で、又は出力TCR 236と一緒になっ
て、PSA動作を実施することが出来る。16ビット幅の署
名（８ビットTCRを仮定する）を作る様に一緒に使われ
る入力及び出力TCR 232,236を示す回路が第14図に示さ
れている。データ入力に現れるデータを入力TCR 232の
現在の状態と加算し、アンド・ゲート253から出力され
るPSA/PRPG試験クロック信号によって、入力TCR 232に
入れる。PSA動作の間、入力TCR 232はロード・モード
にし、出力TCR 236はシフト・モードにし、入力TCR 2
32に対する８ビットのシフト・レジスタ延長部として作
用する。入力TCR 232を出力TCR 236と組合せることに
より、８ビット・データ入力バスの16ビット幅の署名を
利用することが出来る。16ビットPSA回路を使うと、入
力TCR 232の中に圧縮して入れることが出来る入力デー
タ・パターンの数が255から65,535に増加する。PSA動作
の間、出力TCR 236からのデータ出力（Q0−Q7）は予定
のパターンに固定し、PSAの間の波及データが組合せ論
理回路224に伝搬しない様にする。
PSAに対するクロック動作は、第14図に示すゲート回
路によって行なわれる。PSA命令を用い、外部制御が試
験ポート252を休止状態にした時、ゲート信号は、アン
ド・ゲート253がSCK入力をTCR 232,236に通過すること
が出来る様に調節される。命令レジスタ246が、命令が
出た時、試験クロック付能信号を出力する。試験ポート
252が、非走査休止状態に入った時、同期信号を出力す
る。両方の付能信号が高に設定された時、外部のSCK
が、アンド・ゲート252を通過し、PSA/PRPG試験クロッ
クを発生する。
PSA命令の終りに、外部制御（SCK及びMODE）により、
試験ポート252はPSA/PRPG試験クロックを禁止し、新し
い命令が命令レジスタ246に走査される。走査通路が通
常の形式に戻った後、TCR 232,236に記憶されている署
名を検査の為に境界走査読取命令によって外に走査する
ことが出来るが、これは後で説明する。
同様に、PRPG命令を命令レジスタ246に入れて、出力
パターンを発生させることが出来る。この場合も、TCR
232,236を組合せて、16ビット幅のパターンの発生を
行なわせ、８ビット出力パターンの数を拡大することが
出来る。16ビット形式は第14図に示すものと同様であ
る。PRPG動作の間、両方のTCRがシフト・モードにな
る。発生されるパターンが出力TCR236から出力される。
PRPGのクロック動作は、PSA命令について述べた所と同
じである。同様に、PRPG動作の終りに、新しい命令が命
令レジスタに走査され、試験クロック付能ビットをリセ
ットし、境界走査通路を普通の配送通路に構成し直す。
第15図に示す様に、PSA及びPRPGは同時に働かせるこ
とが出来る。この形式では、入力及び出力TCR 232,236
は組合せず、自己にフィードバックする。局部的なマル
チプレクサ254,256が夫々TCR 232,236に対する所要の
フィードバック接続をする。TCRはこの形式では一緒に
結合することが出来ないので、PSA及びPRPG動作は８ビ
ットに制限される。PSA及びPRPG動作に対するクロック
動作は、PSA命令について述べた所と同じである。
第15図の同時のPSA及びPRPG命令と同様な形で、同時
のPAS及び２進カウント・アップ・パターン出力命令を
実施することが出来る。この命令の間、入力TCR 232が
PSAを実施し、出力TCR 236が２進カウント・アップ・
パターンを出力する。PSA及び２進カウント・アップ・
パターン動作に対するクロック動作は、PSA命令につい
て述べた所と同一である。２進カウント・アップ・パタ
ーンは、メモリ試験の間、２進アドレス・パターンを供
給するのに役立つ。この命令の間、メモリ装置のアドレ
スは、一方の試験レジスタのTCR 236からのカウント・
アップ・パターンで刺激することが出来、そのデータ出
力が別の試験レジスタのTCR 232によって圧縮される。
同様な試験の使い方がPSA及びPRPG命令によって行なわ
れる。
第16図では、TCR 236の試験セル12がカウント付能論
理回路部分258に取付けられていて、２進カウント・ア
ップ・パターンをTCR 236から出力することが出来る様
にしていることが示されている。カウント付能論理回路
258は複数個のアンド・ゲート260で構成される。各々の
アンド・ゲート260が前のアンド・ゲートの出力を一方
の入力として受取り、関連する試験セル12からのDOUT信
号を他方の入力として受取る。第１のアンド・ゲート26
0が最初の２つの試験セル12からのDOUT信号を受取る。
各々のアンド・ゲート260の出力が次の試験セル12の一
方のＡ選択部分に接続される。この構成では、TCR 236
の最下位試験セル12はトグル・モード（AB＝01）に設定
され、先行する試験セル12は、カウント付能論理回路か
ら各々の試験セル12のＡ入力に対する論理レベル出力に
応じて、トグル・モード又は休止モード（AB＝11）の何
れかで動作する様に設定される。PSA/PRPG試験クロック
が印加された時、全ての後続の試験セルが高論理レベル
に設定されていれば、試験セル12がトルグ動作をする。
PSA/PRPG試験クロックが印加された時、後続の試験セル
が低論理レベルに設定されていれば、試験セル12は現在
の状態（休止）にとゞまる。
試験セル12について前に説明したこの他の機能もこの
試験装置によって実施することが出来る。試験装置は、
前の走査動作の間に出力TCR 236に取込んだテータを、
各々PSA/PRPG試験クロック・サイクルの間、真の出力パ
ターンとその補数の出力パターンの間でトグル動作を行
なわせることが出来る。このトグル動作が出来ること
は、装置の出力バッファの試験の際、並びに簡単な試験
パターン発生器としての配線板レベルで役立つ。トグル
動作に対するクロック動作はPSA命令について述べた所
と同一である。
境界走査通路を読取って、その内容を決定することが
出来る。この動作の間、試験装置は正常の動作モードに
とゞまる。この命令は、捕捉動作を実施しない点で、境
界走査及び境界データ標本化命令とは異なる。境界読取
命令を使って、PSA動作の結果を抽出することが出来
る。
この発明を詳しく説明したが、特許請求の範囲によっ
て定められたこの発明の範囲内で、種々の変更を加える
ことが出来ることを承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１） アプリケーション論理回路を含む集積回路に関
連して使われる境界走査試験セルに於て、直列データを
記憶すると共に該直列データを別の試験セルへ伝送する
第１のメモリと、該第１のメモリに接続されていて出力
データを記憶する第２のメモリとを有する境界走査試験
セル。
（２） （１）項に記載した境界走査試験セルに於て、
前記第２のメモリをアプリケーション論理回路に接続す
る回路を有する境界走査試験セル。
（３） （１）項に記載した境界走査試験セルに於て、
第２のメモリの出力を第１のメモリの入力に接続する回
路を有する境界走査試験セル。
（４） （１）項に記載した境界走査試験セルに於て、
第２のメモリの出力を所定の状態に保つ保持回路を有す
る境界走査試験セル。
（５） （１）項に記載した境界走査試験セルに於て、
第２のメモリの出力を第１及び第２の論理レベルの間で
交互に変えるトグル回路を有する境界走査試験セル。
（６） （１）項に記載した境界走査試験セルに於て、
第１のメモリの出力が第２のメモリの入力に接続されて
いて、第２のメモリに予定の論理値をロードすることが
出来る様にした境界走査試験セル。
（７） （１）項に記載した境界走査試験セルに於て、
第１のメモリを集積回路の入力に接続する回路を有する
境界走査試験セル。
（８） （１）項に記載した境界走査試験セルに於て、
第２のメモリを集積回路の出力に接続する回路を有する
境界走査試験セル。
（９） 第１のメモリと、第１の制御信号に応答して複
数個の入力の内の１つを前記第１のメモリに接続する第
１のマルチプレクサと、前記第１のメモリの出力に接続
された第２のメモリと、第２の制御信号に応答して、前
記第２のメモリの出力を含む、当該第２のマルチプレク
サに対する１組の入力の内の１つから出力を選択する第
２のマルチプレクサとを有する境界走査試験セル。
（10） （９）項に記載した境界走査試験セルに於て、
第１のメモリがＤ形フリップフロップである境界走査試
験セル。
（11） （10）項に記載した境界走査試験セルに於て、
前記Ｄ形フリップフロップに接続されたクロック信号を
発生するクロック回路を有し、第１のマルチプレクサの
出力が各々のクロック・パルスで第１のメモリに記憶さ
れる様にした境界走査試験セル。
（12） （９）項に記載した境界走査試験セルに於て、
第２のメモリがＤ形ラッチである境界走査試験セル。
（13） （12）項に記載した境界走査試験セルに於て、
前記ラッチに接続されていて、保持信号を発生する制御
回路を有し、前記ラッチが該保持信号に応答して前記第
１のメモリからのデータ出力を記憶する境界走査試験セ
ル。
（14） （９）項に記載した境界走査試験セルに於て、
前記第２のメモリが反転及び非反転出力を持ち、反転出
力が第１のマルチプレクサに対する１つの入力として接
続され、試験セルによってトグル出力を発生し得る様に
した境界走査試験セル。
（15） （９）項に記載した境界走査試験セルに於て、
第１のメモリの出力が第１のマルチプレクサに対する１
つの入力として接続される境界走査試験セル。
（16） 境界走査試験を有する集積回路に於て、１つ又
は更に多くの入力及び１つ又は更に多くの出力を持つア
プリケーション論理回路と、集積回路に対するデータを
受取る１つ又は更に多くのデータ入力と、集積回路から
のデータを出力する１つ又は更に多くのデータ出力と、
集積回路に対する試験データを受取る試験データ入力
と、夫々のデータ入力及びアプリケーション論理回路の
間に接続されていて、直列データを記憶する第１のメモ
リ、及び該第１のメモリに接続されていて出力データを
記憶する第２のメモリを有する１つ又は更に多くの入力
試験セルとを有する集積回路。
（17） （16）項に記載した集積回路に於て、アプリケ
ーション論理回路及び夫々のデータ出力の間に接続され
た１つ又は更に多くの出力試験セルを有し、該出力試験
セルは、情報を記憶する第３のメモリ、該第３のメモリ
からの情報出力を記憶する第４のメモリ、その１つが試
験データ入力に接続されている複数個の入力の内の１つ
を選択的に第３のメモリに接続する第３のマルチプレク
サ、及び複数個の入力の内の１つを夫々のデータ出力に
選択的に接続する第４のマルチプレクサを有し、アプリ
ケーション論理回路からの夫々の出力及び第４のメモリ
の出力が前記第２のマルチプレクサに入力される集積回
路。
（18） （16）項に記載した集積回路に於て、夫々のデ
ータ出力及びアプリケーション論理回路の間に接続され
た１つ又は更に多くの出力試験セルを有し、該出力試験
セルが直列データを記憶する第１のメモリ、及び出力デ
ータを記憶する第２のメモリを有する集積回路。
（19） （16）項に記載した集積回路に於て、複数個の
入力試験セルを含むと共に、入力セルの第１のメモリを
直列接続する回路を有する集積回路。
（20） （17）項に記載した集積回路に於て、複数個の
出力試験セルを有し、該出力試験セルの第１のメモリを
直列接続する回路を有する集積回路。
（21） （17）項に記載した集積回路に於て、１つの入
力試験セルの第１のメモリの出力を１つの出力セルの第
１のメモリの入力に接続する回路を有する集積回路。
（22） （16）項に記載した集積回路に於て、ある入力
試験セルの第２のメモリの出力に２進計数関数を発生す
る回路を有する集積回路。
（23） （17）項に記載した集積回路に於て、ある入力
試験セルの第２のメモリの出力に２進計数関数を発生す
る回路を有する集積回路。
（24） アプリケーション論理回路との間でデータを転
送する為の入力／出力ピンを有する集積回路に使う両方
向試験セルに於て、データを記憶するメモリと、所望の
入力又は出力機能を示す制御信号に応答して、入力／出
力ピンを前記メモリの入力又は出力に選択的に接続する
回路とを有する両方向試験セル。
（25） （24）項に記載した両方向試験セル於て、入力
機能を示す制御信号に応答して、前記メモリの出力をア
プリケーション論理回路に接続する回路を有する両方向
試験セル。
（26） （24）項に記載した両方向試験セル於て、出力
機能を示す制御信号に応答して、前記メモリの入力をア
プリケーション論理回路に接続する回路を有する両方向
試験セル。
（27） （24）項に記載した両方向試験セル於て、前記
メモリが第１のメモリを有すると共に、該第１のメモリ
に接続された第２のメモリを有する両方向試験セル。
（28） （24）項に記載した両方向試験セル於て、選択
的に接続する回路が、前記メモリの出力及び前記入力／
出力ピンの間に接続された３状態装置である両方向試験
セル。
（29） （28）項に記載した両方向試験セル於て、出力
が前記バッファに接続されていて、前記メモリの出力及
び試験セルの入力の何れかを選択する第１のマルチプレ
クサを有する両方向試験セル。
（30） （29）項に記載した両方向試験セル於て、出力
が前記メモリに接続可能であって、前記試験セルに対す
る入力及び前記入力／出力ピンからの入力の何れかを選
ぶ第２のマルチプレクサを有する両方向試験セル。
（31） アプリケーション論理回路を有する集積回路に
対する情報入力を観測すると共にその出力を制御する方
法に於て、第１及び第２のメモリを有する複数個の試験
セルを用意し、１つ又は更に多くの試験セルが集積回路
の入力及びアプリケーション論理回路の間に接続され、
１つ又は更に多くの試験セルが集積回路の出力及びアプ
リケーション論理回路の間に接続され、前記第１のメモ
リに直列データを記憶し、直列データを試験セルの第１
のメモリの間で伝送し、出力データを第２のメモリに記
憶する工程を含む方法。
（32） （31）項に記載した方法に於て、夫々のセルの
第１のメモリからのデータを夫々のセルの第２のメモリ
に転送する工程を含む方法。
（33） （31）項に記載した方法に於て、夫々の試験セ
ルの第２のメモリに記憶されたデータを夫々の試験セル
の第１のメモリへ転送する工程を含む方法。
（34） （31）項に記載した方法に於て、制御信号に応
答して、第２のメモリの出力を所定の状態に保つ工程を
含む方法。
（35） （31）項に記載した方法に於て、第２のメモリ
の出力を第１及び第２の論理レベルの間でトグル動作を
行なわせる工程を含む方法。
（36） （31）項に記載した方法に於て、試験セルの第
２のメモリに予定の論理値をロードする工程を含む方
法。
（37） 試験セルに対するデータ入力を観測すると共に
試験セルからのデータ出力を制御する方法に於て、第１
の制御信号に応答して複数個の入力の内の１つを選択的
に第１のメモリに接続し、該第１のメモリからのデータ
を第２のメモリに転送し、第２のメモリに記憶されてい
るデータを選択的に出力する工程を含む方法。
（38） 集積回路の論理回路部分を試験する方法に於
て、論理回路部分に対する入力を観測し、同時に論理回
路部分の出力を制御する工程を含む方法。
（39） （38）項に記載した方法に於て、入力を観測す
る工程が、複数個の入力の１つを選択的に第１のメモリ
に記憶する工程を含む方法。
（40） （39）項に記載した方法に於て、同時に出力を
制御する工程が、第２のメモリの出力から論理回路部分
の入力に選択的に出力する工程を含む方法。
（41） （40）項に記載した方法に於て、第１のメモリ
から第２のメモリにデータを転送する工程を含む方法。
（42） （38）項に記載した方法に於て、同時に出力を
制御する工程が、交互に変化する論理値のストリームを
論理回路部分に出力する工程を含む方法。
（43） （38）項に記載した方法に於て、同時に出力を
制御する工程が、予定の値を論理回路部分に出力する工
程を含む方法。
（44） （38）項に記載した方法に於て、同時に出力を
制御する工程が、計数順序を論理回路部分に出力する工
程を含む方法。
（45） 試験セル（12）が集積回路（10）の中で境界走
査試験を行なう。試験セル（12）は試験データを記憶す
る為の２つのメモリ、即ち、フリップフロップ（24）及
びラッチ（26）を有する。第１のマルチプレクサ（22）
がフリップフロップ（24）に対する複数個の入力の内の
１つを選択的に接続する。ラッチ（26）の入力がフリッ
プフロップ（24）の出力に接続される。ラッチ（26）の
出力がマルチプレクサ（28）の１つの入力に接続され、
マルチプレクサ（28）に対する２番目の入力がデータ入
力（DIN）信号である。マルチプレクサ（22,28）、フリ
ップフロップ（24）及びラッチ（26）を制御する制御バ
ス（17）が設けられる。試験セルは入力データを観測す
ると共に出力データを制御することを同時に行なうこと
が出来る様にする。
【図面の簡単な説明】
第１図は内部アプリケーション論理回路の境界に配置さ
れた試験セルを有する集積回路の回路図、第２図は第１
図の試験セルの好ましい実施例の回路図、第３図は集積
回路にある試験セルの間の相互接続を示す回路図、第4a
図は好ましい実施例の両方向試験セルの回路図、第4b図
は集積回路の内に設けられた第4a図の両方向試験セルの
回路図、第５図はこの発明の試験セルの１例を示す回路
図、第６図は比較論理回路を備えた基本試験セルで構成
される試験回路の回路図、第７図はPRPG/PSA論理回路を
備えた基本試験セルで構成される試験回路の回路図、第
８図はPRPG/PSA論理回路及びプログラム可能な多項式タ
ップ論理回路を備えた基本試験セルで構成される試験回
路の回路図、第9a図及び第9b図はプログラム可能な多項
式タップ論理回路を有する試験回路の間の接続を示す回
路図、第10図はPRPG/PSA試験回路を有する両方向試験セ
ルの回路図、第11図はPRPG/PSA試験回路及びプログラム
可能な多項式タップ回路を有する両方向試験セルの回路
図、第12図は標準的な組合せ論理回路に対する入力を観
測し且つそれからの出力を制御する為に試験装置を用い
た回路の回路図、第13図は第12図の試験装置の好ましい
実施例の回路図、第14図はPSA動作を実施する試験装置
の回路図、第15図は同時のPSA及びPRPG動作を実施する
試験装置の回路図、第16図は計数順序を実施する試験装
置の回路図である。 主な符合の説明 12:試験セル 14:アプリケーション論理回路 17:制御バス

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】アプリケーション論理回路を含む集積回路
    または集積回路装置と関連して使用される境界走査テス
    トセルであって、 （ａ）前記集積回路または集積回路装置のピンからデー
    タを受け取るデータ入力端子と、 （ｂ）前記アプリケーション論理回路にデータを転送す
    るデータ出力端子と、 （ｃ）別のテストセルからデータを受け取る直列データ
    入力端子と、 （ｄ）別のテストセルにデータを転送する直列データ出
    力端子と、 （ｅ）蓄積されるべきデータを受け取る入力と、前記蓄
    積されたデータを別のテストセルに転送するための前記
    直列データ出力端子に結合された出力とを有し、データ
    を蓄積する第１のメモリと、 （ｆ）前記第１のメモリ入力に結合され、第１の制御信
    号に応答して前記第１のメモリ入力に対して少なくとも
    前記直列データ入力、前記データ入力、及び前記第１の
    メモリの出力の１つを選択的に転送するように動作可能
    な第１のマルチプレクサと、 （ｇ）前記第１のメモリ出力に結合された入力及び出力
    を有し、第２の制御信号に応答して前記第１のメモリ出
    力からデータを受け取り蓄積可能な第２のメモリと、 （ｈ）前記第２のメモリ出力を前記データ出力端子に結
    合する回路と、 を有する境界走査テストセル。
  2. 【請求項２】請求項１において、前記テストセルは、第
    １の制御信号に応答して前記第１のマルチプレクサが前
    記第２の反転出力を第１のメモリ入力に結合する回路を
    有する境界走査テストセル。
  3. 【請求項３】請求項１において、前記第１のメモリはＤ
    型フリップフロップを有する境界走査テストセル。
  4. 【請求項４】請求項３において、前記Ｄ型フリップフロ
    ップに結合されるクロック入力を有し、該クロック入力
    はクロック信号を生成し、前記Ｄ型フリップフロップは
    前記第１のマルチプレクサから前記第１のメモリへの入
    力が各クロックパルスで前記第１のメモリに蓄積される
    ように動作する境界走査テストセル。
  5. 【請求項５】請求項３において、前記第２のメモリはＤ
    型ラッチを有する境界走査テストセル。
  6. 【請求項６】請求項１において、前記第２のメモリはＤ
    型ラッチを有し、前記テストセルはさらに前記第２のメ
    モリが前記第１のメモリからのデータ出力を蓄積するこ
    とに応答して前記第２の制御信号としてホールド信号を
    生成するため前記第２のメモリに接続されたホールド入
    力を有する境界走査テストセル。
  7. 【請求項７】（ａ）入力及び直列データ出力を有し、デ
    ータを蓄積する第１のメモリと、 （ｂ）前記第１のメモリの出力を含む複数の入力に接続
    され、第１の制御信号に応答して前記第１のメモリの入
    力にデータを供給するため前記複数の入力の選択された
    １つを接続するように構成される第１のマルチプレクサ
    と、 （ｃ）前記第１のメモリの出力に接続された入力及び出
    力を有し、第２の制御信号に応答して前記第１のメモリ
    の出力値を蓄積することが可能な第２のメモリと、 （ｄ）境界走査テストセル出力に結合された出力を有
    し、第３の制御信号に応答して前記第２のメモリ出力を
    含む入力から境界走査テストセル出力を選択し、前記第
    ２のメモリに蓄積された値を出力するように動作可能な
    第２のマルチプレクサと、 を有する境界走査テストセル。
  8. 【請求項８】（ａ）１つ若しくはそれ以上の入力と１つ
    若しくはそれ以上の出力を有するアプリケーション論理
    回路と、 （ｂ）１つ若しくはそれ以上のデータ入力と、 （ｃ）１つ若しくはそれ以上のデータ出力と、 （ｄ）集積回路内にテストデータを受け取るように構成
    されたテストデータ入力と、 （ｅ）前記データ入力の各々と前記アプリケーション論
    理回路入力との間に接続された１つ若しくはそれ以上の
    入力テストセルとを有し、 前記入力テストセルそれぞれは、 （イ）前記データ入力に結合された入力と蓄積されたデ
    ータを別のテストセルに転送するための直列データ出力
    端子に結合された出力とを有し、データを蓄積する第１
    のメモリと、 （ロ）前記データ入力と前記第１のメモリ入力との間に
    結合され、第１の制御信号に応答して少なくとも前記テ
    ストデータ入力、前記データ入力及び前記第１のメモリ
    の出力の１つを選択的に受け取るように動作可能な第１
    のマルチプレクサと、 （ハ）前記第１のメモリの出力に結合された入力と前記
    アプリケーション論理回路入力に結合された出力とを有
    し、第２の制御信号に応答して前記第１のメモリ出力か
    らデータを受け取り蓄積可能な第２のメモリとを有す
    る、 境界走査テストを有する集積回路。
  9. 【請求項９】請求項８において、前記集積回路は、前記
    アプリケーション論理回路出力の各々と前記データ出力
    間に接続された１つ若しくはそれ以上の出力テストセル
    を有し、 該出力テストセル各々は、 （イ）アプリケーション論理回路出力に結合された入力
    と蓄積された情報を別のテストセルに転送するための直
    列データ出力端子に結合された出力をと有し、情報を蓄
    積する第１のメモリと、 （ロ）前記アプリケーション論理回路出力と前記出力テ
    ストセルの第１のメモリ入力間に結合され、前記第１の
    制御信号に応答して少なくとも前記テストデータ入力、
    前記アプリケーション論理回路出力及び前記出力テスト
    セルの第１のメモリの出力の１つを選択的に受け取るよ
    うに動作可能な第１のマルチプレクサと、 （ハ）前記出力テストセルの第１のメモリ出力に結合さ
    れた入力と前記データ出力に結合された出力とを有し、
    前記第２の制御信号に応答して前記出力テストセルの第
    １のメモリの出力から情報を受け取り蓄積するか、ある
    いは受け取って蓄積された情報を前記データ出力に出力
    するか選択的に動作可能な第２のメモリを有する、 集積回路。
  10. 【請求項１０】請求項９において、前記集積回路は、複
    数の出力テストセルの前記第１のメモリをそれぞれ直列
    に結合する回路を有する、集積回路。
  11. 【請求項１１】請求項９において、前記集積回路は、複
    数の入力テストセル及び複数の出力テストセルの前記第
    １のメモリをそれぞれ直列に結合する回路を有する、集
    積回路。
  12. 【請求項１２】請求項８において、前記集積回路は、複
    数の入力テストセルの前記第１のメモリをそれぞれ直列
    に結合する回路を有する、集積回路。
  13. 【請求項１３】（ａ）１つ若しくはそれ以上の入力およ
    び１つ若しくはそれ以上の出力を有するアプリケーショ
    ン論理回路と、 （ｂ）１つ若しくはそれ以上のデータ入力と、 （ｃ）１つ若しくはそれ以上のデータ出力と、 （ｄ）集積回路にテストデータを受けとるように構成さ
    れたテストデータ入力と、 （ｅ）前記データ入力と前記アプリケーション論理回路
    の入力間に結合された１つ若しくはそれ以上の入力テス
    トセルであって、該入力テストセルは、データを蓄積す
    る第１のメモリを有し、該第１のメモリは前記データ入
    力に結合された入力と前記蓄積されたデータを別のテス
    トセルに転送するための直列データ出力端子に結合され
    た出力を有する、前記入力テストセルと、 （ｆ）前記第１のメモリ出力に結合された入力と前記ア
    プリケーション論理回路入力に結合された出力とを有
    し、前記第１のメモリが前記データ入力から新しいデー
    タを受け取り蓄積している間に、制御信号に応答して前
    記第１のメモリ出力からデータを受け取り蓄積可能な第
    ２のメモリとを有する、 境界走査テスト能力を有する集積回路。
  14. 【請求項１４】（ａ）１つ若しくはそれ以上の入力およ
    び１つ若しくはそれ以上の出力を有するアプリケーショ
    ン論理回路と、 （ｂ）１つ若しくはそれ以上のデータ入力と、 （ｃ）１つ若しくはそれ以上のデータ出力と、 （ｄ）集積回路にテストデータを受けとるように構成さ
    れたテストデータ入力と、 （ｅ）前記データ入力と前記アプリケーション論理回路
    入力の間に結合された１つ若しくはそれ以上の入力テス
    トセルと、 （ｆ）前記アプリケーション論理回路出力と前記データ
    出力間に結合された複数の出力テストセルとを有し、 前記入力テストセルは、 （イ）前記データ入力に結合された入力と蓄積されたデ
    ータを別のテストセルに転送するための直列データ出力
    端子に結合された出力とを有し、データを蓄積する第１
    のメモリと、 （ロ）前記データ入力と前記第１のメモリ入力との間に
    結合され、第１の制御信号に応答して少なくとも前記テ
    ストデータ入力、前記データ入力及び前記第１のメモリ
    の出力の１つを選択的に受け取るように動作可能な第１
    のマルチプレクサと、 （ハ）前記第１のメモリの出力に結合された入力と前記
    アプリケーション論理回路入力に結合された出力とを有
    し、第２の制御信号に応答して前記第１のメモリ出力か
    らデータを受け取り蓄積するか、あるいは受け取って蓄
    積されたデータを前記アプリケーション論理回路入力に
    出力するように選択的に動作可能な第２のメモリとを有
    し、 前記出力テストセルは、 （ニ）入力及び出力を有し、情報を蓄積する第１のメモ
    リと、 （ホ）前記出力テストセルの第１のメモリからの情報出
    力を蓄積する第２のメモリと、 （ヘ）複数の入力の１つを前記出力テストセルの第１の
    メモリ入力に選択的に接続し、入力の１つが前記テスト
    データ入力に接続されている第１のマルチプレクサと、 （ト）複数の入力の１つを前記データ出力に選択的に接
    続し、前記アプリケーション論理回路出力と前記出力テ
    ストセルの第２のメモリ出力が入力である第２のマルチ
    プレクサとを有する、 境界走査テストを有する集積回路。
  15. 【請求項１５】アプリケーション論理回路を含む集積回
    路または集積回路装置と関連して使用される境界走査テ
    ストセルであって、 （ａ）前記集積回路または集積回路装置のピンからデー
    タを受け取るデータ入力端子と、 （ｂ）前記アプリケーション論理回路にデータを転送す
    る並列データ出力端子と、 （ｃ）別のテストセルからデータを受け取る直列データ
    入力端子と、 （ｄ）別のテストセルにデータを転送する直列データ出
    力端子と、 （ｅ）入力と蓄積されたデータを別のテストセルに転送
    するための前記直列データ出力端子に結合された出力と
    を有し、データを蓄積する第１のメモリと、 （ｆ）前記データ入力端子と前記第１のメモリ入力間に
    結合され、第１の制御信号に応答して複数のデータソー
    スのうちの１つから前記第１のメモリ入力に選択的にデ
    ータを転送するように結合された入力を有し、前記デー
    タソースが前記直列データ入力端子、前記データ入力端
    子、及び前記第１のメモリの出力を含んでいる、第１の
    マルチプレクサと、 （ｇ）前記第１のメモリ出力に結合され、前記並列デー
    タ出力端子に結合された出力を有し、前記第１のメモリ
    が前記第１のマルチプレクサから新しいデータを受け取
    り蓄積する間に、第２の制御信号に応答して前記第１の
    メモリ出力からデータを受け取り蓄積するか、あるいは
    受け取って蓄積されたデータを出力するように選択的に
    動作可能な第２のメモリと、 （ｈ）前記第２のメモリ出力と前記並列データ出力端子
    間に結合され、第３の制御信号に応答して複数のデータ
    ソースの１つから前記並列データ出力端子に選択的にデ
    ータを転送するように結合された入力を有し、前記デー
    タソースが少なくとも前記第２のメモリ出力と並列デー
    タ入力端子を含む、第２のマルチプレクサとを有する、 境界走査テストセル。
  16. 【請求項１６】請求項15において、境界走査テストセル
    は、前記第１のメモリに結合され、前記第１のメモリが
    前記第１のマルチプレクサの出力から転送されてデータ
    を蓄積するように動作可能なクロック入力を有する、境
    界走査テストセル。
  17. 【請求項１７】請求項16において、前記第１のマルチプ
    レクサと前記第１のメモリは３つの動作モードを支持す
    るように構成され、それらは 前記第１のメモリが前記第１のメモリの出力からデータ
    を受け取るアイドルモード、 前記第１のメモリが前記並列データ入力端子からデータ
    を受け取るロードモード、 前記第１のメモリが前記直列データ入力端子からデータ
    を受け取るシフトモードである、境界走査テストセル。
  18. 【請求項１８】請求項17において、前記第２のマルチプ
    レクサは通常動作モードにおいて前記並列データ入力端
    子を前記並列データ出力端子に選択的に結合するように
    動作可能である、境界走査テストセル。
  19. 【請求項１９】請求項18において、前記第２のマルチプ
    レクサはテスト動作モードにおいて前記第２のメモリの
    出力を並列データ出力端子に選択的に結合する、境界走
    査テストセル。
JP1231352A 1988-09-07 1989-09-06 境界走査試験セル Expired - Lifetime JP2994666B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24152088A 1988-09-07 1988-09-07
US241520 1988-09-07

Publications (2)

Publication Number Publication Date
JPH02181676A JPH02181676A (ja) 1990-07-16
JP2994666B2 true JP2994666B2 (ja) 1999-12-27

Family

ID=22911025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231352A Expired - Lifetime JP2994666B2 (ja) 1988-09-07 1989-09-06 境界走査試験セル

Country Status (5)

Country Link
US (3) US5631911A (ja)
EP (2) EP0628831B1 (ja)
JP (1) JP2994666B2 (ja)
KR (1) KR0156547B1 (ja)
DE (2) DE68921269T2 (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522985B1 (en) * 1989-07-31 2003-02-18 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JP2820975B2 (ja) * 1989-09-20 1998-11-05 富士通株式会社 大規模集積回路のスキャンテスト方法
FR2665593A1 (fr) * 1990-08-03 1992-02-07 Alcatel Radiotelephone Circuit integre comprenant une cellule standard, une cellule d'application et une cellule de test.
SE466875B (sv) * 1990-08-15 1992-04-13 Ellemtel Utvecklings Ab Anordning foer att oevervaka matningsspaenningen lokalt paa integrerad krets
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
US5130988A (en) * 1990-09-17 1992-07-14 Northern Telecom Limited Software verification by fault insertion
FR2666902B1 (fr) * 1990-09-18 1993-01-22 Thomson Composants Militaires Circuit integre avec registre de test peripherique.
EP0487941A3 (en) * 1990-11-30 1992-08-05 Siemens Aktiengesellschaft Testable integrated circuit and associated circuitry
WO1992011617A1 (fr) * 1990-12-19 1992-07-09 Patrick Macron Dispositif de protection contre le vol notamment d'un vehicule automobile
US5260948A (en) * 1991-03-13 1993-11-09 Ncr Corporation Bidirectional boundary-scan circuit
JPH06180351A (ja) * 1991-03-13 1994-06-28 Ncr Internatl Inc 双方向境界走査回路
GB9111179D0 (en) * 1991-05-23 1991-07-17 Motorola Gmbh An implementation of the ieee 1149.1 boundary-scan architecture
AU649476B2 (en) * 1991-09-18 1994-05-26 Alcatel N.V. Integrated circuit comprising a standard cell, an application cell and a test cell
US5260649A (en) * 1992-01-03 1993-11-09 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
US5448166A (en) * 1992-01-03 1995-09-05 Hewlett-Packard Company Powered testing of mixed conventional/boundary-scan logic
DE4225204C2 (de) * 1992-06-30 1994-07-14 Siemens Ag Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan)
DE4318422A1 (de) * 1993-06-03 1994-12-08 Philips Patentverwaltung Integrierte Schaltung mit Registerstufen
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
FR2716019B1 (fr) * 1994-02-04 1996-04-26 Sgs Thomson Microelectronics Circuit de traitement numérique comportant des registres de test.
US5715254A (en) * 1994-11-21 1998-02-03 Texas Instruments Incorporated Very low overhead shared resource boundary scan design
SE504041C2 (sv) * 1995-03-16 1996-10-21 Ericsson Telefon Ab L M Integrerat kretsarrangemang för provning
US5719879A (en) * 1995-12-21 1998-02-17 International Business Machines Corporation Scan-bypass architecture without additional external latches
US5859657A (en) * 1995-12-28 1999-01-12 Eastman Kodak Company Led printhead and driver chip for use therewith having boundary scan test architecture
US5648973A (en) * 1996-02-06 1997-07-15 Ast Research, Inc. I/O toggle test method using JTAG
US6282506B1 (en) * 1996-02-20 2001-08-28 Matsushita Electric Industrial Co., Ltd. Method of designing semiconductor integrated circuit
US5907562A (en) * 1996-07-31 1999-05-25 Nokia Mobile Phones Limited Testable integrated circuit with reduced power dissipation
JP3614993B2 (ja) * 1996-09-03 2005-01-26 株式会社ルネサステクノロジ テスト回路
US5715256A (en) * 1996-09-27 1998-02-03 Sun Microsystems, Inc. Method and apparatus for handling multiplexer contention during scan
US5968192A (en) * 1997-05-09 1999-10-19 Artisan Components, Inc. Programmable universal test interface and method for making the same
US5953285A (en) * 1997-09-17 1999-09-14 Cypress Semiconductor Corp. Scan path circuitry including an output register having a flow through mode
US6006347A (en) * 1997-09-17 1999-12-21 Cypress Semiconductor Corporation Test mode features for synchronous pipelined memories
KR100504688B1 (ko) * 1997-11-15 2005-10-12 삼성전자주식회사 반도체칩테스트회로
US6070259A (en) * 1998-01-15 2000-05-30 Lsi Logic Corporation Dynamic logic element having non-invasive scan chain insertion
US7155646B2 (en) * 1999-02-10 2006-12-26 Texas Instruments Incorporated Tap and test controller with separate enable inputs
US6185710B1 (en) 1998-03-30 2001-02-06 International Business Machines Corporation High-performance IEEE1149.1-compliant boundary scan cell
US5968196A (en) * 1998-04-21 1999-10-19 Atmel Corporation Configuration control in a programmable logic device using non-volatile elements
DE69933349T2 (de) * 1998-04-23 2007-05-03 Koninklijke Philips Electronics N.V. Prüfbares ic mit analogen und digitalen schaltungen
JPH11328972A (ja) * 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
US6182256B1 (en) * 1998-06-16 2001-01-30 National Semiconductor Corporation Scan flip-flop that simultaneously holds logic values from a serial load and a subsequent parallel load
US6446230B1 (en) * 1998-09-14 2002-09-03 Cisco Technology, Inc. Mechanism for enabling compliance with the IEEE standard 1149.1 for boundary-scan designs and tests
US6266801B1 (en) * 1998-09-15 2001-07-24 Adaptec, Inc. Boundary-scan cells with improved timing characteristics
US6397374B1 (en) * 1998-09-30 2002-05-28 National Semiconductor Corporation Zero hold time circuit for high speed bus applications
KR100333640B1 (ko) * 1998-12-30 2002-06-20 박종섭 메모리바운더리용의사스캔셀
US6175230B1 (en) 1999-01-14 2001-01-16 Genrad, Inc. Circuit-board tester with backdrive-based burst timing
FR2790832B1 (fr) * 1999-03-08 2001-06-08 France Telecom Procede de test de circuits integres avec acces a des points de memorisation du circuit
JP3361472B2 (ja) * 1999-04-02 2003-01-07 松下電器産業株式会社 アナログ・バウンダリ・スキャン対応集積回路装置
US7013415B1 (en) * 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability
US6453448B1 (en) * 1999-06-03 2002-09-17 Micron Technology, Inc. Functional level configuration of input-output test circuitry
US6311318B1 (en) * 1999-07-13 2001-10-30 Vlsi Technology, Inc. Design for test area optimization algorithm
JP4428489B2 (ja) * 1999-08-23 2010-03-10 パナソニック株式会社 集積回路装置及びそのテスト方法
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6532557B1 (en) * 1999-09-23 2003-03-11 Silicon Motion, Inc. Method and apparatus for improving fault test coverage for an integrated circuit
DE19948902C1 (de) 1999-10-11 2001-07-12 Infineon Technologies Ag Schaltungszelle zur Testmuster-Generierung und Testmuster-Kompression
JP3339479B2 (ja) * 1999-10-13 2002-10-28 日本電気株式会社 クロック制御回路および方法
US6598191B1 (en) * 1999-11-23 2003-07-22 Hewlett-Packard Development Companay, L.P. Verification of asynchronous boundary behavior
US6543018B1 (en) * 1999-12-02 2003-04-01 Koninklijke Philips Electronics N.V. System and method to facilitate flexible control of bus drivers during scan test operations
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
US6453436B1 (en) * 1999-12-28 2002-09-17 International Business Machines Corporation Method and apparatus for improving transition fault testability of semiconductor chips
US6662324B1 (en) * 1999-12-28 2003-12-09 International Business Machines Corporation Global transition scan based AC method
US6625768B1 (en) * 2000-03-29 2003-09-23 Intel Corporation Test bus architecture
US6567943B1 (en) * 2000-04-07 2003-05-20 International Business Machines Corporation D flip-flop structure with flush path for high-speed boundary scan applications
US6567944B1 (en) 2000-04-25 2003-05-20 Sun Microsystems, Inc. Boundary scan cell design for high performance I/O cells
US6578168B1 (en) 2000-04-25 2003-06-10 Sun Microsystems, Inc. Method for operating a boundary scan cell design for high performance I/O cells
JP4748337B2 (ja) * 2000-09-26 2011-08-17 大日本印刷株式会社 半導体回路のテスト用設計回路パタン
US6904553B1 (en) * 2000-09-26 2005-06-07 Hewlett-Packard Development Company, L.P. Deterministic testing of edge-triggered logic
JP3727838B2 (ja) * 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
US6650136B2 (en) * 2001-02-16 2003-11-18 Intel Corporation Method and apparatus to enhance testability of logic coupled to IO buffers
JP2002351694A (ja) * 2001-05-23 2002-12-06 Nec Corp スキャンパステスト方法
US6594816B1 (en) * 2001-06-05 2003-07-15 Cypress Semiconductor Corporation Method and an apparatus for synthesizing a programmable logic circuit
DE10132159B4 (de) * 2001-07-03 2004-03-11 Infineon Technologies Ag Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen
DE10136703C1 (de) * 2001-07-27 2003-04-17 Infineon Technologies Ag Logikvorrichtung zum Testen einer integrierten Schaltung
DE60223043T2 (de) 2001-08-16 2008-07-24 Nxp B.V. Elektronischer schaltkreis und testverfahren
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US6941498B2 (en) * 2002-03-07 2005-09-06 Agilent Technologies, Inc. Technique for debugging an integrated circuit having a parallel scan-chain architecture
JP3484181B1 (ja) * 2002-09-02 2004-01-06 沖電気工業株式会社 半導体テスト回路
US7149942B2 (en) * 2002-12-16 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit with test circuit
US7145977B2 (en) * 2003-07-30 2006-12-05 International Business Machines Corporation Diagnostic method and apparatus for non-destructively observing latch data
US6979996B2 (en) * 2003-09-15 2005-12-27 International Business Machines Corporation Apparatus and method for automatic elimination of round-trip delay errors induced by automatic test equipment calibration
US7520679B2 (en) * 2003-09-19 2009-04-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device package with turning mirror and alignment post
US20050063431A1 (en) 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US6982437B2 (en) * 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
US7162673B2 (en) * 2003-11-14 2007-01-09 Integrated Device Technology, Inc. Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
US7353470B2 (en) * 2005-02-14 2008-04-01 On-Chip Technologies, Inc. Variable clocked scan test improvements
JP2007011957A (ja) * 2005-07-04 2007-01-18 Nec Electronics Corp 回路設計装置およびプログラム
US20070051949A1 (en) * 2005-09-06 2007-03-08 Peter Schneider Method and arrangment for testing a stacked die semiconductor device
JP2007218798A (ja) * 2006-02-17 2007-08-30 Nec Electronics Corp 半導体集積回路装置
US7707467B2 (en) * 2007-02-23 2010-04-27 Micron Technology, Inc. Input/output compression and pin reduction in an integrated circuit
US8006114B2 (en) * 2007-03-09 2011-08-23 Analog Devices, Inc. Software programmable timing architecture
EP2331979B1 (en) * 2008-09-26 2012-07-04 Nxp B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
US7908535B2 (en) * 2009-06-30 2011-03-15 Texas Instruments Incorporated Scan testable register file
FR2972087B1 (fr) * 2011-02-24 2014-05-30 Dolphin Integration Sa Circuit de bascule commandee par impulsions
US9086457B2 (en) * 2013-03-26 2015-07-21 International Business Machines Corporation Scan chain latch design that improves testability of integrated circuits
US11073553B2 (en) * 2017-12-29 2021-07-27 Texas Instruments Incorporated Dynamic generation of ATPG mode signals for testing multipath memory circuit
US11300614B1 (en) * 2019-10-04 2022-04-12 Synopsys, Inc. Save and restore register
EP4180825A1 (en) * 2021-11-12 2023-05-17 Samsung Electronics Co., Ltd. Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same
US11959965B2 (en) 2021-11-12 2024-04-16 Samsung Electronics Co., Ltd. Test circuit using clock gating scheme to hold capture procedure and bypass mode, and integrated circuit including the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
DE3274910D1 (en) * 1982-09-28 1987-02-05 Ibm Device for loading and reading different chains of bistable circuits in a data processing system
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4575674A (en) * 1983-07-01 1986-03-11 Motorola, Inc. Macrocell array having real time diagnostics
DE3373729D1 (en) * 1983-12-08 1987-10-22 Ibm Deutschland Testing and diagnostic device for a digital calculator
EP0151653B1 (fr) * 1983-12-15 1987-09-16 International Business Machines Corporation Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable
US4680539A (en) * 1983-12-30 1987-07-14 International Business Machines Corp. General linear shift register
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit
EP0196171B1 (en) * 1985-03-23 1991-11-06 International Computers Limited Digital integrated circuits
US4745355A (en) * 1985-06-24 1988-05-17 International Business Machines Corporation Weighted random pattern testing apparatus and method
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4698588A (en) * 1985-10-23 1987-10-06 Texas Instruments Incorporated Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit
US4833676A (en) * 1987-07-30 1989-05-23 Hughes Aircraft Company Interleaved method and circuitry for testing for stuck open faults
GB2210171B (en) * 1987-09-28 1991-06-26 Plessey Co Plc Test circuit
FR2622966B1 (fr) * 1987-11-06 1993-05-07 Thomson Brandt Armements Dispositif de stabilisation gyroscopique pour un organe de manoeuvre de projectile
DE68928837T2 (de) * 1988-09-07 1999-05-12 Texas Instruments Inc., Dallas, Tex. Prüf-Puffer/Register
US5241265A (en) * 1992-03-26 1993-08-31 Northern Telecom Limited Logic function circuit with an array of data stores and their circuit testing
US5490151A (en) * 1993-07-26 1996-02-06 At&T Corp. Boundary scan cell
US5550843A (en) * 1994-04-01 1996-08-27 Xilinx, Inc. Programmable scan chain testing structure and method
GB9417590D0 (en) * 1994-09-01 1994-10-19 Inmos Ltd Scan latch

Also Published As

Publication number Publication date
US6081916A (en) 2000-06-27
DE68928613T2 (de) 1998-09-24
US5631911A (en) 1997-05-20
EP0358376A2 (en) 1990-03-14
EP0358376B1 (en) 1995-02-22
DE68928613D1 (de) 1998-04-23
JPH02181676A (ja) 1990-07-16
US5602855A (en) 1997-02-11
EP0628831B1 (en) 1998-03-18
EP0628831A1 (en) 1994-12-14
DE68921269D1 (de) 1995-03-30
KR900005473A (ko) 1990-04-14
DE68921269T2 (de) 1995-06-22
EP0358376A3 (en) 1991-05-29
KR0156547B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP2994666B2 (ja) 境界走査試験セル
JP2948835B2 (ja) 試験装置
JP3340736B2 (ja) 遅延欠陥試験方法と装置
US5084874A (en) Enhanced test circuit
US6813738B2 (en) IC test cell with memory output connected to input multiplexer
US6101457A (en) Test access port
US4493077A (en) Scan testable integrated circuit
US5617426A (en) Clocking mechanism for delay, short path and stuck-at testing
US7426670B2 (en) Connecting multiple test access port controllers on a single test access port
JPH0772872B2 (ja) 順序ディジタル論理回路の組み込み自己検査用装置
US4742293A (en) Pseudo-memory circuit for testing for stuck open faults
JP3529762B2 (ja) テストセル回路
US7028238B2 (en) Input/output characterization chain for an integrated circuit
JPH0669346A (ja) 集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 10

EXPY Cancellation because of completion of term