DE4225204C2 - Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan) - Google Patents
Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan)Info
- Publication number
- DE4225204C2 DE4225204C2 DE4225204A DE4225204A DE4225204C2 DE 4225204 C2 DE4225204 C2 DE 4225204C2 DE 4225204 A DE4225204 A DE 4225204A DE 4225204 A DE4225204 A DE 4225204A DE 4225204 C2 DE4225204 C2 DE 4225204C2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- input
- feedback
- path
- register cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
Description
Die Erfindung betrifft eine Schieberegisterzelle gemäß dem
Oberbegriff des Patentanspruchs 1.
Eine derartige Schieberegisterzelle ist aus der EP
0 358 376 A2 bekannt. Der hohe Komplexitätsgrad von integrierten
Schaltungssystemen und die erreichte Miniaturisierung
im Bereich der Verbindungs- und Aufbautechniken
elektronischer Baugruppen lassen die als konventionelle
Prüfverfahren bekannten Funktions- und "In-Circuit"-Tests
immer häufiger nur mit unwirtschaftlichem Aufwand zum
Einsatz kommen. Zunehmend an Bedeutung gewinnt deshalb
eine andere Art von Prüfverfahren, das eine zusammen mit
einer Schaltung auf einem elektronischen Baustein integrierte
Prüfschaltung verwendet und als "Boundary-Scan-
Verfahren" bekannt ist. Ein wesentliches Charakteristikum
bei dieser Prüfschaltung ist ein zwischen den Bausteinanschlüssen
und den Schaltungsanschlüssen eingefügtes Schieberegister,
das die serielle Einstellung und Beobachtung
aller Bausteinanschlüsse ermöglicht. Über eine normierte
Schnittstelle kann dieses Schieberegister auf dem Baustein
gesteuert und die Schieberegister mehrerer Bausteine können
auf einer Baugruppe z. B. zu einer Ringstruktur miteinander
verbunden werden. Damit lassen sich auf einer Baugruppe
Testdaten ein- und ausschieben, wodurch sowohl eine
die einzelnen Bausteine als auch deren Verbindungsleitungen
betreffende Fehlerlokalisierung ermöglicht wird.
Über prüftechnikspezifische Bausteinanschlüsse kann die
"Boundary-Scan-Prüfschaltung" eines Bausteins entspre
chend dem "IEEE-Standard 1149.1" auf unterschiedliche
Betriebsweisen eingestellt werden.
Grundlagenkenntnisse zum "Boundary-Scan-Verfahren" als
auch zum Aufbau der bausteininternen Prüfschaltung und
insbesondere zum Aufbau der zur Bildung des Schiebere
gisters dienenden Schieberegisterzellen sind z. B. aus der
Zeitschrift Electronik 9, 28.04.1989, "Der JTAG-Boundary-
Scan", J. Maierhofer und B. Müller oder aus "Selbsttest
digitaler Schaltungen" 1990, Oldenbourg-Verlag München,
ISBN 3-486-21765-8, M. Gerner, B. Müller, G. Sandweg zu
beziehen.
Aufgrund des noch relativ wenig verbreiteten "Boundary-
Scan-Prüfverfahrens" ist die Anzahl von Bausteintypen, die
mit einer entsprechenden Prüfschaltung versehen sind,
bisher noch gering. Im allgemeinen sind deshalb auf Bau
gruppen mit Bausteinen, die eine Boundary-Scan-Architektur
aufweisen, derzeit auch noch konventionelle Bausteine ohne
Boundary-Scan-Architektur angeordnet, so daß die gesamte
Baugruppe nicht ausschließlich mit dem "Boundary-Scan-
Prüfverfahren" geprüft werden kann und in der Regel noch
ein konventionelles Prüfverfahren zusätzlich erforderlich
ist.
Aufgabe der vorliegenden Erfindung ist es, eine möglichst
universell einsetzbare Schieberegisterzelle anzugeben, die
die Voraussetzungen schafft um, von einem betreffenden
elektronischen Baustein aus, eine Prüfung anderer, auf der
gleichen Baugruppe befindlichen Bausteine, die keine
Boundary-Scan-Prüfschaltung aufweisen, durchzuführen oder
zumindest zu unterstützen.
Gelöst wird diese Aufgabe ausgehend von den Merkmalen des
Oberbegriffs nach Patentanspruch 1 erfindungsgemäß durch
die Merkmale des kennzeichnenden Teils des Patentan
spruchs 1.
Der zur Erfindung führende Gedanke beruht darauf, die in
einer "Boundary-Scan-Prüfschaltung" nach dem Standard
(IEEE Standard 1149.1) vorgesehenen Schieberegisterzellen
durch Schaltelemente so zu ergänzen, daß die Schiebere
gisterzellen zusätzlich zu den im Standard vorgegebenen
Betriebsmodi in einen weiteren Betriebsmodus geschaltet
werden können, in dem eine Sequenz von Schieberegister
zellen ein rückgekoppeltes Schieberegister bilden, das
sich zur Erzeugung von pseudozufälligen Bitmustern oder
zur Auswertung von Testantworten (Signaturbildung) eignet.
Die Erzeugung von Testmustern bzw. die Signaturbildung
mit Hilfe von rückgekoppelten Schieberegistern ist für
sich aus der bereits eingangs genannten Literaturstelle
"Selbsttests digitaler Schaltungen" Seite 91-173 bekannt.
Eine erfindungsgemäß ausgebildete Schieberegisterzelle
kann gleichermaßen als Ausgangszelle zur Verbindung eines
Schaltungsausganges mit einem Bausteinanschluß oder als
Eingangszelle zur Verbindung eines Bausteinanschlusses in
Richtung auf einen Schaltungseingang verwendet werden. Be
sonders vorteilhaft ist dabei, daß die Schieberegister
zelle, unabhängig von ihrem Einsatz als Ein- oder Aus
gangszelle, umschaltbar zur Testmustererzeugung oder zur
Signaturbildung dient.
Vorteilhafte Weiterbildungen der Erfindung sind in den
Unteransprüchen angegeben.
Die Patentansprüche 2 bis 6 betreffen eine Schaltungsan
ordnung zur Realisierung einer nach der Erfindung ausge
bildeten Schieberegisterzelle, deren Vorteile darin zu
sehen sind, daß sich alle Schieberegisterzellen im Sinne
einer strengen Modularität unabhängig von ihrer Position
in einem rückgekoppelten Schieberegister in ihrem Schal
tungsaufbau, d. h. in der Art der verwendeten Schaltele
mente und deren Verdrahtung gleichen. Diese Schaltungs
anordnung eignet sich deshalb besonders für Logikbau
steine, bei denen die Position einer betreffenden Schiebe
registerzelle in einem rückgekoppelten Schieberegister
durch Programmierung festgelegt werden kann.
Die Patentansprüche 7 bis 11 betreffen eine schaltungs
technisch optimierte Anordnung zur Realisierung einer nach
der Erfindung ausgebildeten Schieberegisterzelle, deren
Vorteile in einem geringeren Schaltelementebedarf und
einer damit erzielbaren kürzeren Signaldurchlaufzeit
liegen.
Die Unteransprüche 12 und 13 beziehen sich auf eine Ver
wendung der Schieberegisterzelle als Eingangs- bzw.
Ausgangszelle und den dabei jeweils einstellbaren Be
triebsmodi.
Beide Betriebsmodi lassen sich mit einer nach der Erfin
dung ausgebildeten Schieberegisterzelle aufgrund der Um
schaltbarkeit der Schieberegisterzelle problemlos reali
sieren.
Aufgrund der universellen Einsetzbarkeit, den eine nach
der Erfindung ausgebildete Schieberegisterzelle aufweist,
eignet sie sich auch als Schaltungszelle für eine Schal
tungsbibliothek und insbesondere für programmierbare
Logikbausteine, auf denen eine "Boundary-Scan-Prüfschal
tung" bereits im unprogrammierten Zustand vorgesehen ist.
Ein Ausführungsbeispiel der Erfindung wird im folgenden
anhand der Zeichnungen näher erläutert.
Dabei zeigen
Fig. 1 ein Schaltbild für eine nach dem Standard ausge
bildete bekannte Schieberegisterzelle,
Fig. 2a eine Blockdarstellung eines elektronischen Bau
steins mit einer Boundary-Scan-Prüfschaltung zum
Bitmustertest interner Speicherelemente,
Fig. 2b eine Blockdarstellung eines elektronischen
Bausteins mit einer Boundary-Scan-Prüfschaltung
zum Bitmustertest externer Speicherelemente,
Fig. 3 ein rückgekoppeltes Schieberegister mit erfin
dungsgemäß ausgebildeten Schieberegisterzellen.
Fig. 4 ein rückgekoppeltes Schieberegister mit einem
schaltungstechnisch optimierten Aufbau der
Schieberegisterzellen,
Fig. 4a eine Wertetabelle für die Belegung der Steuer
signale bei verschiedenen Betriebsweisen des
rückgekoppelten Schieberegisters nach Fig. 4.
In Fig. 1 ist ein Schaltbild für eine bekannte Schiebe
registerzelle BSC dargestellt. Die Schieberegisterzelle
BSC kann gleichermaßen als Eingangszelle, d. h. zur Verbin
dung eines Bausteinanschlusses BA in Richtung auf einen
Schaltungseingang SE oder als Ausgangszelle, d. h. zur Ver
bindung eines Schaltungsausganges SA in Richtung auf einen
Bausteinanschluß BA verwendet werden. Zur Verbindung eines
Schaltungseingangs/-ausgangs SE/SA mit einem Bausteinan
schluß BA dient ein Signalpfad SIP, der über einen Ein
gangswähler MUX1 führt. Zur Verbindung mit benachbarten
Schieberegisterzellen dient ein Schiebepfad SCP, der von
einem Eingangswähler MUX2 mit nachgeschalteter taktgesteu
erter Kippstufe FF1 gebildet wird. Beide Eingangswähler
MUX1, MUX2 haben jeweils einen alternativen Eingang AE.
Der Signalpfad SIP ist eingangsseitig an den alternativen
Eingang AE des im Schiebepfad SCP befindlichen Eingangs
wählers MUX2 angeschlossen. Der den Ausgang TDO des Schie
bepfades SCP bildende Ausgang der taktgesteuerten Kipp
stufe FF1 ist über eine weitere taktgesteuerte Kippstufe
LD2 an den alternativen Eingang AE des im Signalpfad SIP
befindlichen Eingangwählers MUX1 angeschlossen.
Fig. 2a zeigt in einer schematischen Darstellung einen
elektronischen Bausteines EB mit einer Boundary-Scan-
Prüfschaltung und eine auf dem elektronischen Baustein EB
befindliche digitalen Schaltung DS, die einen Speicher
bereich RAM, EPROM,ROM etc. aufweist. Zur Prüfung der auf
dem elektronischen Baustein EB befindlichen Speicher ist
in einem Bitmusterprüfmodus der Boundary-Scan-Prüfschal
tung vorgesehen, daß die Eingangszellen, die die Baustein
anschlüsse BA in Richtung auf Schaltungseingänge SE ver
binden, zur Bildung eines rückgekoppelten Schieberegisters
eingestellt werden. Dieses Schieberegister ist zur Test
mustererzeugung z. B. als LFSR (linear-Feedback-Shift-
Register) ausgebildet. Zur Testantwortauswertung sind die
als Ausgangszellen verwendeten Schieberegisterzellen, d. h.
die Schieberegisterzellen, die die Schaltungsausgänge SA
in Richtung der Bausteinanschlüsse BA verbinden, zu einem
rückgekoppelten Schieberegister verbunden, das zur Signa
turbildung dient und z. B. als MISR (Multiple Input
Signature Register) ausgebildet ist.
In Fig. 2b ist ebenfalls in schematischer Weise ein elek
tronischer Baustein EB mit einer Boundary-Scan-Prüfschal
tung dargestellt, wobei bei dieser Darstellung ein zweiter
Bitmusterprüfmodus der Boundary-Scan-Prüfschaltung ver
deutlicht werden soll, der darin besteht, Ausgangszellen
zur Bildung eines rückgekoppelten Schieberegisters zu
konfigurieren, das zur Testmustergenerierung dient und die
Testmuster über die Bausteinanschlüsse BA in Richtung zu
anderen Bausteinen, z. B. externen Speichern zu übermit
teln. Im Gegenzug werden die von bausteinexternen Schal
tungen abgegebenen Bitmuster über die Bausteinanschlüsse
BA einem aus Eingangszellen zur Signaturbildung ausgebil
deten rückgekoppelten Schieberegister zugeleitet.
Da sich die vorliegende Erfindung im wesentlichen darauf
beschränkt, eine Schieberegisterzelle anzugeben, die glei
chermaßen für einen Betriebsmodus nach Fig. 2a und Fig. 2b
zu verwenden ist, erscheint es im weiteren nicht erforder
lich auf die zur Ansteuerung der einzelnen Schieberegister
zellen erforderlichen Maßnahmen in der Steuerung der Boun
dary-Scan-Prüfschaltung näher einzugehen. Für den Fall,
daß sich der Fachmann ein Bild über die innerhalb der
Prüfschaltungssteuerung erforderlichen Maßnahmen machen
möchte, wird auf die Anmeldung mit dem Titel "Elektroni
scher Baustein mit einer taktgesteuerten Schieberegister
prüfarchitektur (Boundary-Scan)",
mit demselben Zeitrang wie die vorliegende
Anmeldung verwiesen.
In Fig. 3 ist ein Schaltbild mit vier nach der Erfindung
weitergebildeten Schieberegisterzellen dargestellt. Zur
Verdeutlichung der zu einer weitergebildeten Schieberegi
sterzelle ASC gehörenden Komponenten ist die an dritter
Stelle in der Figur dargestellte weitergebildete Schiebe
registerzelle ASC von einer gestrichelten Linie umrandet.
Im weiteren wird, sofern nicht ausdrücklich auf eine ande
re Bedeutung hingewiesen ist, diese weitergebildete Schie
beregisterzelle ASC als Schieberegisterzelle bezeichnet.
Die Schieberegisterzelle ASC weist eine in der Figur durch
einen mit BSC bezeichneten Block symbolisierte Schaltungs
anordnung auf, die der in Fig. 1 dargestellten Schaltungs
anordnung weitestgehend entspricht. Lediglich die in dem
Schiebepfad SCP angeordnete taktgesteuerte Kippstufe FF1
ist als rücksetzbare Kippstufe ausgebildet, um im rückge
koppelten Schieberegister einen reproduzierbaren Ausgangs
zustand einstellen zu können. Die weitere taktgesteuerte
Kippstufe LD2 hat die Funktionsweise eines Latch. Wie im
Zusammenhang mit Fig. 1 bereits erläutert, wird ein
Schaltungsausgang SA mit einem Bausteinanschluß BA oder
ein Bausteinanschluß BA mit einem Schaltungseingang SE
über einen Signalpfad SIP miteinander verbunden.
An den Schiebepfadeingang TDI der mit BSC bezeichneten
Schaltungsanordnung ist ein Eingangswähler MUX3 vorge
schaltet. Dieser Eingangswähler MUX3 weist einen Standard
eingang auf, der mit dem Schiebepfadausgang TDO der in
Schieberichtung vorhergehenden Schieberegisterzelle ver
bunden ist. An einem alternativen Eingang AE des Eingangs
wählers MUX3 ist der Ausgang eines ersten Exklusiv-Oder-
Gatters EX1 angeschlossen, das im Falle einer auf die
Schieberegisterzelle ASC gerichteten Rückkopplung an einem
Eingang mit einem Rückkopplungspfad FB und am anderen
Eingang mit dem Ausgang eines weiteren Eingangswählers
MUX4 verbunden ist. Für den Fall, daß auf die betreffende
Schieberegisterzelle ASC keine Rückkopplung gerichtet ist,
kann das erste Exklusiv-Oder-Gatter EX1 entfallen oder der
für die Einspeisung des Rückkopplungspfads FB vorgesehene
Eingang kann mit einem digitalen "Null-Pegel" verbunden
werden.
Der weitere Eingangswähler MUX4 ist an seinem Standard
eingang mit dem Schiebepfadausgang TDO der in Schieberich
tung vorhergehenden Schieberegisterzelle verbunden. An
seinem alternativen Eingang AE ist der Ausgang eines zwei
ten Exklusiv-Oder-Gatters EX2 angeschlossen, das eingangs
seitig mit einem Anschluß an den Eingang des Signalpfades
SIP der betreffenden Schieberegisterzelle ASC und mit dem
anderen Anschluß an den Schiebepfadausgang TDO der in
Schieberichtung vorhergehenden Schieberegisterzelle
angeschlossen ist.
Der Eingangswähler MUX3 verbindet in Abhängigkeit des an
seinem Schalteingang G1 anliegenden Umschaltesignales FBR
den Standardeingang oder den alternativen Eingang AE mit
seinem Ausgang. Ebenso ist bei dem Eingangswähler MUX4 in
Abhängigkeit des Umschaltesignales SIGR der Standardein
gang oder der alternative Eingang AE mit dem Ausgang des
Eingangswählers MUX4 verbunden.
Für den Fall, daß das Schaltsignal FBR bei dem Eingangs
wähler MUX3 die Verbindung des Standardeingangs mit dem
Ausgang einstellt, entspricht die Schieberegisterzelle ASC
in ihrer Funktion der in Fig. 1 dargestellten Schaltungs
anordnung. Soll jedoch die Schieberegisterzelle ASC zusam
men mit benachbarten Schieberegisterzellen ein rückgekop
peltes Schieberegister bilden, das zur Testmustererzeugung
oder Signaturbildung verwendet werden kann, so läßt sich
dies durch Umschalten des Eingangswählers MUX3 auf den
alternativen Eingang AE erzielen. Unter der Annahme, daß
der weitere Eingangswähler MUX4 auf seinen Standardeingang
geschaltet ist, wird ein linear rückgekoppeltes Schiebe
register (LFSR) gebildet, in dem der Schiebepfadausgang
TDO der an letzter Stelle im rückgekoppelten Schieberegi
ster angeordneten Schieberegisterzelle als Rückkopplungs
pfad FB über das erste Exklusiv-Oder-Gatter EX1 in den
Schiebepfad SCP einer Schieberegisterzelle eingekoppelt
sein kann. Auf welche Schieberegisterzellen ASC im rück
gekoppelten Schieberegister die Rückkopplung gerichtet
sein soll, hängt von dem Polynom ab, nach dem das rück
gekoppelte Schieberegister strukturiert sein soll. In der
Regel wird dies bei Erstellung der Schaltung bereits fest
gelegt.
Durch die in der Fig. dargestellte Rückkopplung wird, wie
bereits erwähnt, ein linear rückgekoppeltes Schiebere
gister gebildet, das zur Testmustererzeugung dient. Im
übrigen kann durch geringe schaltungstechnische Weiter
bildung auch ein nichtlinear rückgekoppeltes Schiebere
gister (NFSR) erstellt werden. Je nach dem, ob die Schie
beregisterzellen als Eingangs- oder Ausgangszellen im
elektronischen Baustein vorgesehen sind, werden die Test
muster in den Baustein hinein, wie im Zusammenhang mit
Fig. 2a erläutert, oder aus dem Baustein heraus, wie im
Zusammenhang mit Fig. 2b erläutert, abgegeben.
Durch Umschalten des weiteren Eingangswählers MUX4 auf
seinen alternativen Eingang AE wird aus dem zur Bitmuster
erzeugung dienenden rückgekoppelten Schieberegister ein
rückgekoppeltes Schieberegister zur Signaturbildung (MISR
= Multiple Input Signature Register). In Abhängigkeit
davon, ob die Schieberegisterzellen ASC als Eingangs- oder
Ausgangszellen in einem elektronischen Baustein verwendet
sind, dient das rückgekoppelte Schieberegister entweder
zur Signaturbildung aus Bitmustern (Testantworten), die
von außerhalb des elektronischen Bausteins zugeführt wer
den, wie im Zusammenhang mit Fig. 2b erläutert, oder die
aus einer Schaltung auf dem elektronischen Baustein zuge
führt werden, wie im Zusammenhang mit Fig. 2a erläutert.
Ist die Schieberegisterzelle ASC also als Eingangszelle
verwendet, so kann sie in Abhängigkeit des Schaltsignals
SIGR für den weiteren Eingangswähler MUX4 zur Testmuster
erzeugung für bausteininterne Schaltungen oder zur Signa
turbildung aus bausteinextern zugeführten Bitmustern ver
wendet werden. Entsprechendes gilt sinngemäß für eine als
Ausgangszelle verwendete Schieberegisterzelle ASC, d. h.
daß sie dann in Abhängigkeit des Schaltsignals SIGR zur
Testmustererzeugung für bausteinexterne Schaltungen oder
zur Signaturbildung aus bausteinintern zugeführten Bit
mustern verwendet wird.
In Fig. 4 ist ein Schaltbild mit vier nach der Erfindung
ausgebildeten Schieberegisterzellen (ASC1, . . . ASC4) dar
gestellt, die bezüglich ihres schaltungstechnischen Auf
baus gegenüber den im Zusammenhang mit Fig. 3 beschriebe
nen Schieberegisterzellen optimiert sind. Um die Schalt
bilder nach Fig. 3 und Fig. 4 hinsichtlich der schaltungs
technischen Realisierung der Schieberegisterzellen mög
lichst einfach vergleichen zu können, wurde eine weitest
gehende Übereinstimmung der Darstellungsweise und der ver
wendeten Bezugszeichen angestrebt.
Jede der Schieberegisterzellen - zur gegenseitigen Ab
grenzung sind die einzelnen Schieberegisterzellen in der
Figur mit einer gestrichelten Linie umrandet - weist eine
mit BSC symbolisierte Schaltungsanordnung auf, die der in
Fig. 1 dargestellten Schaltungsanordnung weitestgehend
entspricht und, wie im Zusammenhang mit Fig. 3 bereits
erläutert, eine rücksetzbar ausgebildete Kippstufe FF1 im
Schiebepfad SCP aufweist. Über einen durch BSC hindurch
führenden Signalpfad SIP ist ein Schaltungsausgang SA mit
einem Bausteinanschluß BA oder ein Bausteinanschluß BA mit
einem Schaltungseingang SE verbunden.
Bei der an erster Stelle in Schieberichtung angeordneten
Schieberegisterzelle ASC1 ist dem Schiebepfadeingang
TDI der mit BSC bezeichneten Schaltungsanordnung eine
logische Verknüpfungsanordnung EXOR bestehend aus einem
Exclusiv-Nicht-Oder-Gatter EXNOR mit nachfolgendem Ein
gangswähler MUX3 vorgeschaltet. Der Eingangswähler
MUX3 weist einen Standardeingang auf, der mit dem Schie
bepfadausgang der in Schieberichtung vorhergehenden
Schieberegisterzelle (nicht dargestellt) verbunden ist und
für die erste Schieberegisterzelle ASC1 als Schiebepfad
eingang TDI dient. An einem alternativen Eingang AE des
Eingangswählers MUX3 ist der Ausgang des Exclusiv-Nicht-
Oder-Gatters EXNOR angeschlossen, das an einem Eingang
mit einem abschaltbaren Rückkopplungspfad FBS verbunden
ist. Mit dem anderen Eingang des Exclusiv-Nicht-Oder-
Gatters EXNOR ist der Ausgang eines als Und-Gatter aus
gebildeten schieberegisterindividuellen zweiten Torele
mentes TR2 verbunden. Das zweite Torelement TR2 weist im
Falle der ersten Schieberegisterzelle ASC1 einen inver
tierenden Eingang auf, der mit dem eingangsseitigen
Signalpfad SIP verbunden ist. Mit einem zur Torsteuerung
dienenden Eingang ist das zweite Torelement TR2 mit einer
Umschalteleitung SIGR verbunden.
Die der an erster Stelle im rückgekoppelten Schieberegister
angeordneten ersten Schieberegisterzelle ASC1 nachfolgen
den Schieberegisterzellen ASC2, ASC3, ASC4 weisen jeweils
eine im Schiebepfad SCP, vor dem Schiebepfadeingang TDI
der mit BSC bezeichneten Schaltungsanordnung eingefügte
logische Verknüpfungsanordnung EXOR in Form von zwei
hintereinander geschalteten Exclusiv-Oder-Gattern EX2, EX1
auf. Das bei der Hintereinanderschaltung an hinterer
Stelle angeordnete Exclusiv-Oder-Gatter EX1 ist mit seinem
Ausgang an den Schiebepfadeingang TDI der mit BSC bezeich
neten Schaltungsanordnung angeschlossen. Eingangsseitig
ist dieses Exclusiv-Oder-Gatter EX1 mit dem Schiebepfad
ausgang TDO der in Schieberichtung vorhergehenden Schiebe
registerzelle verbunden. Das bei der Hintereinanderschal
tung an erster Stelle befindliche Exclusiv-Oder-Gatter
EX2 ist mit einem Eingang an den Ausgang eines als Und-
Gatter ausgebildeten schieberegisterindividuellen zweiten
Torelementes TR2 angeschlossen. Der andere Eingang des
Exclusiv-Oder-Gatters EX2 ist entweder mit dem abschalt
baren Rückkopplungspfad FBS oder mit einem digitalen Null
pegel verbunden, abhängig davon, ob auf die betreffende
Schieberegisterzelle eine Rückkopplung gerichtet ist.
Das als Und-Gatter ausgebildete zweite Torelement TR2
weist im Gegensatz zu dem in der ersten Schieberegister
zelle ASC1 befindlichen zweiten Torelement TR2 einen
nichtinvertierenden Eingang auf, der mit dem eingangs
seitigen Signalpfad SIP verbunden ist. Ein weiterer Ein
gang des zweiten Torelements TR2 dient als Torsteuerein
gang und ist an die Umschalteleitung SIGR angeschlossen.
Die logische Verknüpfungsanordnung EXOR kann auch als ein
einziges Exclusiv-Oder-Gatter mit drei Eingängen ausge
bildet sein oder im Falle einer nicht auf die betreffende
Schieberegisterzelle gerichteten Rückkopplung lediglich
durch ein einziges Exclusiv-Oder-Gatter mit zwei Eingängen
gebildet sein, von denen der eine mit dem Schiebepfadaus
gang TDO der vorhergehenden Schieberegisterzelle und der
andere mit dem Ausgang des zweiten Torelementes TR2 der
betreffenden Schieberegisterzelle verbunden ist.
Der als Rückkopplungspfad FB dienende Schiebepfadausgang
TDO der an letzter Stelle im rückgekoppelten Schiebere
gister angeordneten Schieberegisterzelle ASC4 ist über ein
Exclusiv-Oder-Gatter EX3 einem Eingang eines als Und-Gat
ter ausgebildeten ersten Torelementes TR1 zugeführt. Der
Ausgang des ersten Torelementes TR1 ist als abschaltbarer
Rückkopplungspfad FBS wenigstens mit der logischen Ver
knüpfungsanordnung EXOR der ersten Schieberegisterzelle
ASC1 verbunden.
Das erste Torelement TR1 kann zugunsten einer modularen
Ausgestaltung der Schieberegisterzellen auch als jeweils
ein schieberegisterzellenindividuelles Torelement ausge
bildet sein.
Zur Torsteuerung ist das erste Torelement TR1 an einem
Eingang mit einer Freigabeleitung FBR verbunden, die auch
auf den Umschalteeingang des Eingangswählers MUX3 in der
an erster Stelle im rückgekoppelten Schieberegister ange
ordneten Schieberegisterzelle ASC1 geführt ist.
Die Schiebepfadausgänge TDO der in Schieberichtung vor der
letzten Schieberegisterzelle ASC4 des rückgekoppelten
Schieberegisters befindlichen Schieberregisterzellen ASC1,
ASC2, ASC3 sind an die Eingänge eines als NOR-Gatter aus
gebildeten Mehrfachverknüpfungselementes NOR angeschlos
sen, dessen Ausgang dem im Rückkopplungspfad FB angeord
neten Exclusiv-Oder-Gatter EX3 zugeführt ist. An einem
Eingang des logischen Mehrfachverknüpfungselementes NOR
ist eine weitere Umschalteleitung LFS angeschlossen, die
zum Abschalten des Ausgangssignales FBM des logischen
Mehrfachverknüpfungselementes NOR vorgesehen ist.
Ein Vergleich mit der in Fig. 3 dargestellten Schaltungs
anordnung zeigt, daß der in Fig. 3 eingangsseitig im Schie
bepfad SCP angeordneten Eingangswählers MUX3 durch ein ein
ziges Und-Gatter (erstes Torelement TR1) ersetzt ist. Für
die Umschaltung des rückgekoppelten Schieberegisters als
Testmustergenerator oder Testantwortauswerter ist in jeder
Schieberegisterzelle ASC1 . . . ASC4 ein Torelement TR2 zum
ausmaskieren der Testantworten vorgesehen. Das Exclusiv-
Nicht-Oder-Gatter EXNOR in der an erster Stelle im rück
gekoppelten Schieberegister befindlichen Schieberegister
zelle ASC1 bewirkt, daß das zum Zwecke eines Testmuster
generators als LFSR (Linear Feedback Shift Register)
ausgebildete rückgekoppelte Schieberegister aus dem Null
zustand nicht in einen trivialen Zyklus der Länge l, son
dern in einen maximalperiodischen Zyklus übergeht. Damit
die bei dem Exclusiv-Nicht-Oder-Gatter EXNOR vorgenommene
Invertierung beim Betreiben des rückgekoppelten Schiebere
gisters als Testantwortauswerter (MISR = Multiple Input
Signature Register) nicht in die Berechnungen der Signatur
eingeht, werden die der an erster Stelle im rückgekoppel
ten Schieberegister angeordneten Schieberegisterzelle ASC1
zugeführten Testantworten am Eingang des als Und-Gatters
ausgebildeten zweiten Torelementes TR2 invertiert. Die Be
rechnung einer " Gutsignatur" kann somit genau wie bei
einem als Testanwortauswerter (MISR) betriebenen rückge
koppelten Schieberegister mit gleichen Rückkopplungs
polynom erfolgen. Die Invertierung am Eingang des als
Und-Gatter ausgebildeten zweiten Torelementes TR2 kann
aber auch weggelassen werden, wenn dies bei der Berechnung
der "Gutsignatur" berücksichtigt wird.
Das logische Mehrfachverknüpfungselement NOR und das zur
Einspeisung in den Rückkopplungspfad FB vorgesehene Exclu
siv-Oder-Gatter EX3 dienen zur Erstellung eines nichtline
aren rückgekoppelten Schieberegisters (NFSR = Non Linear
Feedback Shift Register) als Testmustergenerator. Mit Hil
fe der an das logische Mehrfachverknüpfungselement NOR ge
führten weiteren Umschalteleitung LFS läßt sich ein als
Testmustergenerator betriebenes rückgekoppeltes Schiebe
register wahlweise zu einem linear rückgekoppelten Schiebere
gister (LFSR) oder in einem nichtlinear-rückgekoppelten
Schieberegister (NFSR) konfigurieren.
In Fig. 4a ist eine Wertetabelle zur Belegung der Umschal
teleitungen FBR, SICR, LFS in Abhängigkeit zur beabsich
tigten Betriebsart eines rückgekoppelten Schieberegisters
nach Fig. 4 dargestellt.
Claims (14)
1. Schieberegisterzelle (BSC) einer mit einer digitalen
Schaltung (DS) auf einem elektronischen Baustein (EB) befindlichen
Prüfschaltung zur Implementierung einer taktgesteuerten
Schieberegisterprüfarchitektur (Boundary-Scan),
mit einem Signalpfad (SIP) zur Verbindung eines Schaltungseingangs/-ausgangs
(SE/SA) der digitalen Schaltung (DS)
mit einem Bausteinanschluß (BA) und mit einem Schiebepfad
(SCP) zur Verbindung mit benachbarten Schieberegisterzellen,
wobei im Signal- und im Schiebepfad (SIP, SCP) je
ein Eingangswähler (MUX1, MUX2) mit einem alternativen
Eingang (AE) angeordnet ist
dadurch gekennzeichnet,
daß erste Schaltmittel (MUX3) zur Verbindung der Schiebe
registerzelle mit benachbarten Schieberegisterzellen im
Sinne eines rückgekoppelten Schieberegisters vorgesehen
sind und daß zweite Schaltmittel (MUX4) zum alternativ
umschaltbaren Betreiben des rückgekoppelten Schieberegi
sters als Testmustergenerator oder Testantwortauswerter
vorgesehen sind.
2. Schieberegisterzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß die ersten Schaltmittel (MUX3) zum Einschleifen einer
Schaltstrecke in den Schiebepfad (SCP) vor dem Eingangs
wähler (MUX2) ausgebildet sind, wobei im Falle einer auf
die Schieberegisterzelle gerichteten Rückkopplung in der
Schaltstrecke ein eingangsseitig zum Anschluß eines Rückkopplungspfades
(FB) dienendes erstes logisches Element
(EX1) angeordnet ist und daß die zweiten Schaltmittel
(MUX4) zum Einschleifen eines, einer logischen Verknüpfung
mit dem eingangsseitigen Signalpfad (SIP) dienenden,
zweiten logischen Elementes (EX2) in die Schaltstrecke
ausgebildet sind.
3. Schieberegisterzelle nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die ersten und zweiten logischen Elemente als Exclusiv-
Oder-Gatter (EX1, EX2) ausgebildet sind.
4. Schieberegisterzelle nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß im Falle einer rückkopplungsfreien Schieberegisterzel
le das erste als Exclusiv-Oder-Gatter (EX1) ausgebildete
logische Element an seinem zum Anschluß eines Rückkopp
lungspfades (FB) vorgesehenen Eingang mit einem digitalen
"Null-Pegel" verbunden ist.
5. Schieberegisterzelle nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß die ersten und zweiten Schaltmittel jeweils als Ein
gangswähler mit je einem alternativen Eingang (AE) ausge
bildet sind, wobei der Ausgang des zweiten logischen Ele
mentes (EX2) an den alternativen Eingang (AE) des zur
Bildung des zweiten Schaltmittels dienenden Eingangswäh
lers (MUX4) angeschlossen ist, dessen Ausgang bei Vorhan
densein eines ersten logischen Elementes (EX1) an diesen
und bei fehlendem ersten logischen Element (EX1) an den
alternativen Eingang AE des zur Bildung des ersten Schalt
mittels dienenden Eingangswählers (MUX3) angeschlossen
ist.
6. Schieberegisterzelle nach einem der Ansprüche 2 bis 5,
dadurch gekennzeichnet,
daß bei der in Schieberichtung an erster Stelle in einem
rückgekoppelten Schieberegister angeordneten Schiebere
gisterzelle die Schaltstrecke eingangs unterbrochen ist
und an einen digitalen "1-Pegel" angeschlossen ist und
das zweite logische Element (EX2) an seinem Schaltstrecken
eingang mit einem digitalen "Null-Pegel" verbunden ist.
7. Schieberegisterzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß die ersten Schaltmittel als erstes Torelement (TR1)
zum Abschalten eines im Falle einer auf die Schieberegis
terzelle (ASC) gerichteten Rückkopplung an ein im Schiebe
pfad (SCP) vor dem Eingangswähler (MUX2) angeordnete
logische Verknüpfungsanordnung (EXOR) geführten Rück
kopplungspfades (SB) ausgebildet sind und daß die zweiten
Schaltmittel als zweites Torelement (TR2) zum Abschalten
einer Verbindung zwischen dem eingangsseitigen Signalpfad
(SIP) und der logischen Verknüpfungsanordnung (EXOR) aus
gebildet sind.
8. Schieberegisterzelle nach Anspruch 7,
dadurch gekennzeichnet,
daß die logische Verknüpfungsanordnung (EXOR) im Falle
einer in Schieberichtung an erster Stelle befindlichen
Schieberegisterzelle (ASC1) des rückgekoppelten Schiebe
registers als ein im Schiebepfad (SCP) angeordneter Ein
gangswähler (MUX3) mit vorgeschaltetem Exclusiv-Nicht-
Oder-Gatter (EXNOR) ausgebildet ist, wobei dieses an
seinen Eingängen mit den Ausgängen des ersten und zweiten
Torelementes (TR1, TR2) und an seinem Ausgang mit dem
alternativen Eingang (AE) des Eingangswählers (MUX3) ver
bunden ist und daß die logische Verknüpfungsanordnung
(EXOR) bei den, in Schieberichtung der an erster Stelle
befindlichen Schieberegisterzelle (ASC1) nachfolgenden
Schieberegisterzellen (ASC2, ASC3, ASC4) jeweils als
Exclusiv-Oder-Verknüpfung ausgebildet ist.
9. Schieberegisterzelle nach Anspruch 7 oder 8,
dadurch gekennzeichnet,
daß das erste Schaltmittel als ein für alle Schiebere
gisterzellen des rückgekoppelten Schieberegisters gemein
sam den Rückkopplungspfad (FB) abschaltendes erstes Tor
element (TR1) ausgebildet ist.
10. Schieberegisterzelle nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet,
daß zur Bildung eines nichtlinear-rückgekoppelten Schiebe
registers die Schiebepfadausgänge (TDO) aller in Schiebe
richtung vor der letzten Schieberegisterzelle (ASC4) an
geordneten Schieberegisterzellen (ASC1, ASC2, ASC3) einem
logischen Mehrfachverknüpfungselement (NOR) zugeführt
sind, dessen Ausgangssignal (FBM) über ein Exclusiv-Oder-
Gatter (EX3) in den Rückkopplungspfad (FB) einspeisbar
ist.
11. Schieberegisterzelle nach Anspruch 10,
dadurch gekennzeichnet,
daß das logische Mehrfachverknüpfungselement (NOR) ein
Nicht-Oder-Gatter (NOR) ist, dem zum Abschalten seines
Ausgangssignales (FBM) an einem Eingang eine Umschalte
leitung (LFS) zugeführt ist.
12. Schieberegisterzelle nach einem der Ansprüche 1 bis 11 als Aus
gangszelle zur Verbindung eines Schaltungsausganges in
Richtung auf einen Bausteinanschluß,
dadurch gekennzeichnet,
daß ein mit den Schieberegisterzellen gebildetes rück
gekoppeltes Schieberegister in einem ersten Betriebsmodus
als Testmustergenerator zur Erzeugung von an die Baustein
anschlüsse (BA) zugeführten Bitmustern dient und in einem
zweiten Betriebsmodus zur Signaturbildung aus an den
Schaltungsausgängen (SA) auftretenden Bitmustern.
13. Schieberegisterzelle nach einem der Ansprüche 1 bis 11 als Ein
gangszelle zur Verbindung von Bausteinanschlüssen in
Richtung auf Schaltungseingänge,
dadurch gekennzeichnet,
daß ein mit den Schieberegisterzellen gebildetes rückge
koppeltes Schieberegister in einem ersten Betriebsmodus zur
Signaturbildung aus an den Bausteinanschlüssen auftretenden
Bitmustern dient und in einem zweiten Betriebsmodus
als Testmustergenerator zur Erzeugung von an die Schaltungseingänge
zugeführten Bitmustern dient.
14. Verwendung von Schieberegisterzellen nach einem der Ansprüche 1
bis 13 als Ein- oder Ausgangsstufe für elektronische Bau
steine, bei denen eine digitale Schaltung mittels pro
grammierbarer Verdrahtung bereits vorhandener Schaltele
mente erstellbar ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4225204A DE4225204C2 (de) | 1992-06-30 | 1992-07-30 | Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan) |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4223876 | 1992-06-30 | ||
DE4225204A DE4225204C2 (de) | 1992-06-30 | 1992-07-30 | Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan) |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4225204A1 DE4225204A1 (de) | 1994-01-05 |
DE4225204C2 true DE4225204C2 (de) | 1994-07-14 |
Family
ID=6463662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4225204A Expired - Fee Related DE4225204C2 (de) | 1992-06-30 | 1992-07-30 | Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan) |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4225204C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113721131A (zh) * | 2021-09-02 | 2021-11-30 | 展讯通信(上海)有限公司 | 输入测试电路及芯片 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68921269T2 (de) * | 1988-09-07 | 1995-06-22 | Texas Instruments Inc | Integrierte Prüfschaltung. |
-
1992
- 1992-07-30 DE DE4225204A patent/DE4225204C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4225204A1 (de) | 1994-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3725822C2 (de) | ||
DE3130714C2 (de) | ||
DE3727723C2 (de) | Verfahren zur Prüfung eines Trägers mit mehreren integrierten Digitalschaltungen, geeignete integrierte Schaltung zum Anbringen auf einem auf diese Weise zu prüfenden Träger und Träger mit mehreren derartigen integrierten Schaltungen | |
DE2842750A1 (de) | Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen | |
DE3709032C2 (de) | ||
DE3725823C2 (de) | ||
DE3913219C3 (de) | Integrierte Halbleiterschaltung mit mehreren Schaltungen, die logischen Tests unterworfen werden | |
DE60316068T2 (de) | Prüfverfahren und -gerät für Konfigurationsspeicherzellen in programmierbaren logischen Bauelementen (PLDS) | |
EP0073946A2 (de) | Verfahren und Anordnung zur Funktionsprüfung einer programmierbaren Logikanordnung | |
DE10127337A1 (de) | Verfahren und Vorrichtung zum Erzeugen von beim Testen von Halbleiter-ICs verwendeten Testmustern | |
DE2335785A1 (de) | Schaltungsanordnung zum pruefen einer matrixverdrahtung | |
EP0010173A1 (de) | Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen | |
DE19729163A1 (de) | System und Verfahren zur Abtaststeuerung einer programmierbaren Sicherungsschaltung in einer integrierten Schaltung | |
DE4243910A1 (de) | Aufgeteiltes Grenzabtasttesten zum Vermindern des durch Testen hervorgerufenen Schadens | |
DE2720863A1 (de) | Logisches schaltnetzwerk | |
DE2930610A1 (de) | Verfahren zum ueberpruefen eines datenverarbeitungssystemes und datenverarbeitungssystem zur durchfuehrung des verfahrens | |
EP0628832B1 (de) | Integrierte Schaltung mit Registerstufen | |
DE19536226A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
DE60114101T2 (de) | Leitungsführung von Abtastkette | |
DE3636427A1 (de) | Schaltungsanordnung und nachrichtennetzwerk mit pruefeinrichtung und pruefverfahren | |
DE4225204C2 (de) | Schieberegisterzelle einer Prüfschaltung zur Implementierung einer taktgesteuerten Schieberegisterprüfarchitektur(Boundary-Scan) | |
DE3639577A1 (de) | Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen | |
DE3838939C2 (de) | ||
DE60315922T2 (de) | Scan-Path-Flip-Flop-Schaltung für eine integrierte Speicherschaltung | |
DE4221435C2 (de) | Elektronischer Baustein mit einer taktgesteuerten Schieberegisterprüfarchitektur (Boundary-Scan) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |