JP2002351694A

JP2002351694A - スキャンパステスト方法

Info

Publication number: JP2002351694A
Application number: JP2001153473A
Authority: JP
Inventors: Takashi Yamauchi; 尚山内
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-05-23
Filing date: 2001-05-23
Publication date: 2002-12-06
Also published as: US20020199144A1

Abstract

(57)【要約】【課題】本発明は、遅延テストを回路オーバーヘッド
を伴うことなく、複雑な操作なしに行い、順序回路のテ
ストを複雑な設定を行うことなく実施することの可能な
テスト方法及び回路を提供する。【解決手段】境界フリップフロップの設定値を、最初
のクロックサイクルでの設定値とし、以後順次、シフト
経路を１段ずつシフトした値を次のクロックサイクルで
の制約値として設定し、制約値と矛盾を生じないことを
検証した次のクロックサイクルのテストのための設定値
を次のクロックサイクルの境界フリップフロップの設定
値として設定してゆき、テストに必要なクロックサイク
ルに渡って繰り返し求めてテストパタンとして設定し、
シフト経路を通してシフトモードのまま連続して被テス
ト回路に与えた後に、通常回路の値を取り込むモードに
切り替え、複数のクロックサイクルでのテスト結果の値
をシフトして端子より観測する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路のテスト
方法に関し、特にスキャンパステスト方法及びスキャン
パステストを行うための回路に属する。

【０００２】

【従来の技術】従来、例えば、特許第３０９０９２９号
に示される従来の遅延テスト手法は、基本的に、特許第
３０９０９２９号の特許請求項１に示されるように、論
理回路内のレジスタ出力から次のレジスタ入力に至る組
合せ回路の特定な検査パスを活性化するような入力パタ
ーンＩを求め、前記レジスタにクロックを１発打つこと
により前記入力パターンＩが組合せ回路の入力部にあた
る前記レジスタにセットされるような入力パターンＩＩ
を求め、前記入力パターンＩＩを前記論理回路にスキャ
ンインした後、クロックを前記論理回路の動作仕様で２
発打つことによってテストされる。

【０００３】つまり、一度、スキャンパスをシフトモー
ドとし、次のクロックサイクルで被テスト回路の検査パ
スを活性化するための準備のパタンである入力パターン
ＩＩをセットした後、通常動作モードとして、クロック
を１発打ち、被テスト回路の検査パスを活性化する入力
パターンＩとしてレジスタに読み込ませた後、更にクロ
ックを１発打ち、テスト結果を取り込む。

【０００４】

【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。上記の従来例の場
合、実際に被テスト回路を活性化するパターンは入力パ
ターンＩであるにもかかわらず、被テスト回路の入力レ
ジスタに直接スキャンインできず、被テスト回路の入力
レジスタを次のクロックサイクルで入力パターンＩとす
るような、入力パターンＩＩをスキャンインする必要が
ある。つまり、被テスト回路の入力レジスタに至る回路
を通常動作で設定する方法を求め、値を設定する必要が
ある。

【０００５】例えば、図５の回路において、スキャンフ
リップフロップ５１０から、ＡＮＤゲート５１２と５１
３を経て、フリップフロップ５１５に至る経路に対し、
スキャンフリップフロップ５１０が値０から値１に変化
する場合の、遅延テストをするためには、１発目のクロ
ックを入れた時点でスキャンフリップフロップ５０８と
スキャンフリップフロップ５０９を値１に設定し、スキ
ャンフリップフロップ５１０には、まず１発目のクロッ
クを入れる前に値０を設定し、１発目のクロックを入れ
た後に値１となるように設定せねばならない。５１１は
インバーターである。

【０００６】上記１発目のクロックを入れた後の値の設
定は、特許第３０９０９２９号に示される従来の方法で
は、スキャンパスフリップフロップのシフト値で設定す
るわけではなく、通常動作をさせることで設定される。
つまり、スキャンフリップフロップ５０１，５０２及び
スキャンフリップフロップ５０３へのシフト値からイン
バーター５０４，５０５及びＡＮＤゲート５０６，５０
７の回路を動作させ、スキャンフリップフロップ５０
８，５０９及びスキャンフリップフロップ５１０の１発
目のクロック入力後の設定を行うことになる。

【０００７】逆に言えば、スキャンフリップフロップ５
０８，５０９及びスキャンフリップフロップ５１０の１
発目のクロック入力後の設定値をインバーター５０４，
５０５、ＡＮＤゲート５０６及びＡＮＤゲート５０７の
回路を考慮して、スキャンフリップフロップ５０１，５
０２及びスキャンフリップフロップ５０３へのシフト値
を決定する必要がある。

【０００８】つまり、特許第３０９０９２９号に示され
る従来の方法では、入力パターンＩから入力パターンＩ
Ｉを求めることが複雑であるという欠点を有している。

【０００９】本発明は斯かる問題点を鑑みてなされたも
のであり、第１の目的とするところは、遅延テストを、
回路オーバーヘッドを伴うことなく、しかも、通常回路
を通常動作をさせて、値を設定するという複雑な操作な
しに、行うことの可能なテスト方法及び回路を提供する
点にある。

【００１０】本発明の第２の目的は、順序回路のテスト
を、必要以上に、複雑な通常回路の設定を行うことな
く、実施することの可能なテスト方法及び回路を提供す
る点にある。

【００１１】

【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、フリップフロップにシフト経路を設け、前記
シフト経路を通して被テスト回路に値を設定し、テスト
するスキャンパステスト方法であって、一度のテストを
行うために連続した複数のクロックサイクルが必要なテ
ストを行う場合に、テスト開始時のクロックサイクルの
被テスト回路のテストのために直接値を設定する必要の
ある被テスト回路との境界に位置する境界フリップフロ
ップの設定値を、最初のクロックサイクルでの前記境界
フリップフロップの設定値とし、以後順次、前記シフト
経路を１段ずつシフトした値を次のクロックサイクルで
の前記境界フリップフロップの制約値として設定し、前
記制約値と矛盾を生じないことを検証した前記次のクロ
ックサイクルのテストのための設定値を前記次のクロッ
クサイクルの前記境界フリップフロップの設定値として
設定してゆき、前記被テスト回路のテストに必要なクロ
ックサイクルに渡って繰り返し求め、一度のテストを行
うためのテストパタンとして設定し、前記テストパタン
を前記シフト経路を通し、シフトモードのまま連続し
て、被テスト回路に与えた後に、通常回路の値を取り込
むモードに切り替え、複数のクロックサイクルでのテス
ト結果を取り込み、該結果の値をシフトして端子より観
測することを特徴とするスキャンパステスト方法に存す
る。請求項２記載の発明の要旨は、前記境界フリップフ
ロップは、スキャンフリップフロップであることを特徴
とする請求項１記載のスキャンパステスト方法に存す
る。請求項３記載の発明の要旨は、フリップフロップに
シフト経路を設け、前記シフト経路を通して前記被テス
ト回路に値を設定してテストするスキャンパステスト方
法であって、一度のテストを行うために複数のクロック
サイクルの値の設定が必要な被テスト回路に対し、テス
トに必要なクロックサイクルがｎサイクルである場合、
シフトモードのときに、前記被テスト回路のテストのた
めに直接値を設定する必要のある前記被テスト回路との
境界に位置する境界フリップフロップを構成する、各フ
リップフロップの入力側に接続されるｎ−１段のフリッ
プフロップを、前記被テスト回路の前記境界フリップフ
ロップを構成する前記各フリップフロップとは異なるフ
リップフロップで構成されるようシフトモード時のシフ
トパスを形成し、使用して複数のクロックサイクルのテ
スト値を設定してテストを行うことを特徴とするスキャ
ンパステスト方法に存する。請求項４記載の発明の要旨
は、前記境界フリップフロップは、スキャンフリップフ
ロップであることを特徴とする請求項３記載のスキャン
パステスト方法に存する。請求項５記載の発明の要旨
は、フリップフロップにシフト経路を設け、前記シフト
経路を通して被テスト回路に値を設定し、テストするス
キャンパステストに使用されるスキャンパステスト回路
であって、一度のテストを行うために連続した複数のク
ロックサイクルが必要なテストを行う場合に、テスト開
始時のクロックサイクルの被テスト回路のテストのため
に直接値を設定する必要のある被テスト回路との境界に
位置する境界フリップフロップの設定値が、最初のクロ
ックサイクルでの前記境界フリップフロップの設定値と
され、以後順次、前記シフト経路を１段ずつシフトした
値を次のクロックサイクルでの前記境界フリップフロッ
プの制約値として設定され、前記制約値と矛盾を生じな
いことを検証した前記次のクロックサイクルのテストの
ための設定値が前記次のクロックサイクルの前記境界フ
リップフロップの設定値として設定されることにより、
前記被テスト回路のテストに必要なクロックサイクルに
渡って繰り返し求め、一度のテストを行うためのテスト
パタンとして設定し、前記テストパタンを前記シフト経
路を通し、シフトモードのまま連続して、前記被テスト
回路に与えた後に、通常回路の値を取り込むモードに切
り替え、複数のクロックサイクルでのテスト結果を取り
込み、該結果の値をシフトして端子より観測するスキャ
ンパステスト回路に存する。請求項６記載の発明の要旨
は、前記境界フリップフロップは、スキャンフリップフ
ロップであることを特徴とする請求項５記載のスキャン
パステスト回路に存する。請求項７記載の発明の要旨
は、請求項５又は６記載のスキャンパステスト回路を備
える集積回路テスト回路に存する。請求項８記載の発明
の要旨は、フリップフロップにシフト経路を設け、前記
シフト経路を通して前記被テスト回路に値を設定してテ
ストするスキャンパステストに使用されるスキャンパス
テスト回路であって、一度のテストを行うために複数の
クロックサイクルの値の設定が必要な被テスト回路に対
し、テストに必要なクロックサイクルがｎサイクルであ
る場合、前記被テスト回路のテストのために直接値を設
定する必要のある被テスト回路との境界に位置する境界
フリップフロップを構成する、各フリップフロップの入
力側に接続されるｎ−１段のフリップフロップを、前記
被テスト回路の前記境界フリップフロップを構成する前
記各フリップフロップとは異なるフリップフロップで構
成されるようシフトモード時のシフトパスを形成したこ
とを特徴とするスキャンパステスト回路に存する。請求
項９記載の発明の要旨は、前記境界フリップフロップ
は、スキャンフリップフロップであることを特徴とする
請求項８記載のスキャンパステスト回路に存する。請求
項１０記載の発明の要旨は、請求項８又は９記載のスキ
ャンパステスト回路を備える集積回路テスト回路に存す
る。本発明の第１のスキャンパステスト方法は、フリッ
プフロップにシフト経路を設け、シフト経路を通して被
テスト回路に値を設定しテストするスキャンパステスト
方法において、一度のテストを行うための連続した複数
のクロックサイクルが必要なテストを行う場合に、被テ
スト回路のテストを行うための複数の連続したクロック
サイクルの設定値をシフト経路を通し、シフトモードの
まま連続して入力を設定するテストパタンが各クロック
サイクルでのテスト値として採用可能なことを検証し、
該検証されたテストパタンを、被テスト回路のテストを
行うための複数の連続したクロックサイクルの設定値と
してシフト経路を通して、シフトモードのまま連続して
設定した後に通常回路の値を取り込むモードに切り替
え、複数のクロックサイクルでのテスト結果を取り込
み、該値をシフトして端子より観測するテスト方法であ
り、複数クロックサイクルの設定において、最終のテス
トサイクルに至るまでの過程で、通常回路を動作させる
替わりに、シフト動作を用いて値の設定を行う、該シフ
ト動作を用いた値の設定は、外部入力端子から入力した
値が直接設定可能であるため、非常に簡単に値の設定が
行えるという利点を有する。また、本発明の第２のスキ
ャンパステスト方法は、フリップフロップにシフト経路
を設け、シフト経路を通して被テスト回路に値を設定し
テストするスキャンパステスト方法において、一度のテ
ストを行うための連続した複数のクロックサイクルが必
要なテストをシフトモードのまま連続して設定した後に
通常回路の値を取り込むモードに切り替え、複数のクロ
ックサイクルでのテスト結果を取り込み、該値をシフト
して端子より観測するテスト方法において、テストに必
要なクロックサイクルがｎサイクルである場合、被テス
ト回路のテストのために直接値を設定する必要のある被
テスト回路との境界に位置するフリップフロップを境界
フリップフロップと呼ぶとき、シフトモードの場合に、
前記境界フリップフロップを構成する各フリップフロッ
プの入力側に接続されるｎ−１段のフリップフロップを
被テスト回路の前記境界フリップフロップを構成するフ
リップフロップとは異なるフリップフロップで構成され
るようシフトモード時のシフトパスを形成し、該シフト
パスを使用して複数のクロックサイクルのテスト値を設
定しテストを行うテスト方法及び回路である。つまり、
時系列で被テスト回路に与える設定値に対し、テストの
開始時点において、最初のクロックサイクルで与える値
を境界フリップフロップに、次のクロックサイクルで与
える値を境界フリップフロップの１段前のフリップフロ
ップに、更に次のクロックサイクルで与える値を境界フ
リップフロップの２段前のフリップフロップに与えると
いうように、順次シフト値を設定しておけば、テスト開
始後シフト動作を繰り返すことにより、被テスト回路に
は、必要な値が、設定されるが、本方法では、境界フリ
ップフロップに順次値をシフトするｎー１段のフリップ
フロップは、境界フリップフロップ以外のフリップフロ
ップで構成しているため、自由な値をシフト値として設
定可能であるため、シフト値相互に制約が全くなくな
り、更にテストが容易となる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は本発明の回路のテス
ト方法を実施した場合の、回路制御方法を示したタイミ
ングチャートである。図１に示したタイミングチャート
は、図２あるいは図４の回路を対象回路としている。図
３は、従来の回路のテスト方法による回路制御方法を示
したタイミングチャートである。図３のタイミングチャ
ートは図２の回路を対象回路としている。

【００１３】図１及び図３は、境界フリップフロップの
値を示している。図１と図３の波形は、上から順に、１
番上のＳＩで示される波形が境界フリップフロップのス
キャンイン入力ＳＩの値、上から２番目のＤで示される
波形がデータ入力Ｄの値、上から３番目のＱで示される
波形が出力Ｑの値、上から４番目のＣで示される波形が
クロック入力Ｃの値、上から５番目のＳＭＣで示される
波形がシフトと通常動作の切替えを行う制御入力ＳＭＣ
の値を示している。

【００１４】図１及び図３に示した境界フリップフロッ
プは、クロック入力Ｃの立ち上りエッジでデータ入力Ｄ
又はスキャンイン入力ＳＩの値を取り込み、出力Ｑに値
を出力する。制御入力ＳＭＣの値は、１をシフトモー
ド、０を通常動作モードとしている。制御入力ＳＭＣが
１の時、フリップフロップはクロック入力Ｃの立ち上り
エッジに同期して、スキャンイン入力ＳＩの値を取り込
み出力Ｑに出力し、制御入力ＳＭＣが０の時、フリップ
フロップはクロック入力Ｃの立ち上りエッジに同期し
て、データ入力Ｄの値を取り込み出力Ｑに出力するとい
う動作をする。

【００１５】また、図１において、１１１，１２１，１
３１，１４１，１５１，１６１，１７１はテストサイク
ルの境界を表し、１２２，１３２，１４２はクロックの
０から１への変化タイミングを表すとともに、図３にお
いて、３１１，３２１，３３１，３４１，３５１，３６
１，３７１はテストサイクルの境界を表し、３２２，３
３２，３４２はクロックの０から１への変化タイミング
を表すものである。

【００１６】まず、図３を用いて、従来の回路のテスト
方法による回路制御方法を説明する。ここでは、図２の
回路のテスト対象のＲＡＭ２４１の遅延テストを行う場
合を示している。図２の２１１〜２１５，２３１〜２３
５，２５１〜２５５及び２７１〜２７５はスキャンフリ
ップフロップである。２２１及び２６１は、テスト対象
のＲＡＭ２４１の入力を生成し、テスト対象のＲＡＭ２
４１の出力を受ける通常動作回路である。

【００１７】図３に、従来の回路のテスト方法での、回
路制御方法を示す。なお、テストサイクルの境界３１１
以前及びテストサイクルの境界３７１以降のサイクルも
スキャンシフトのサイクルであるが、省略をしている。
テストサイクルの境界３３１までのサイクルで、スキャ
ンフリップフロップに遅延テストを行うための値をシフ
トする。該時点のシフト値は、特許第３０９０９２９号
の表現では入力パターンＩＩに相当する。

【００１８】上記期間は、シフトモードであるため、制
御入力ＳＭＣの値は１である。該時点のテスト対象のＲ
ＡＭ２４１の境界フリップフロップであるスキャンフリ
ップフロップ２３１〜２３５及びスキャンフリップフロ
ップ２５１〜２５５には、遅延テストの変化前の値が設
定される。

【００１９】次に、従来方法では、回路を通常動作モー
ドに切り替え、図３のクロックの０から１への変化タイ
ミング３３２のタイミングに同期させ、通常動作回路２
２１及び通常動作回路２６１を通常動作をさせ、境界フ
リップフロップに遅延テストのための変化を起こす値を
設定する。上記時点のシフト値は、特許第３０９０９２
９号の表現では入力パターンＩに相当する。上記時点で
テスト対象のＲＡＭ２４１が動作し、該結果は、スキャ
ンフリップフロップ２５１及びスキャンフリップフロッ
プ２５２のフリップフロップに取り込まれる。

【００２０】上記時点の変化がクロックの０から１への
変化タイミング３４２のタイミングまでに間に合うか否
かで、被テスト回路が遅延時間の仕様を満たしているか
否かがテストされる。

【００２１】上記したように、従来のテスト方法では、
２サイクルに渡って、回路を通常動作させる必要があっ
た。上記２サイクルの間は、制御入力ＳＭＣは０とな
る。つまり、図２の回路では、通常動作回路２２１及び
通常動作回路２６１を通常動作させる必要があり、該動
作を考慮した値をスキャンシフトで設定する必要があ
り、上記考慮した値を求める作業が非常に複雑になって
いた。

【００２２】上記従来例に対し、本発明のテスト方法に
よる回路制御方法を図１に示す。本発明のテスト方法で
は、従来法と同様に、クロックの０から１への変化タイ
ミング１２２のタイミングに同期して遅延テストのため
の変化前の値を設定し、クロックの０から１への変化タ
イミング１３２のタイミングに同期して、遅延テストの
変化を起こす値を設定する。

【００２３】上記時点で、従来法と異なり、クロックの
０から１への変化タイミング１３２のタイミングでは通
常動作モードとせず、シフトモードとし、スキャンシフ
トを継続させた後、被テスト回路の値取り込みのタイミ
ングであるクロックの０から１への変化タイミング１４
２のサイクルのみ通常動作モードとする。制御入力ＳＭ
Ｃの波形では、テストサイクルの境界１４１から１５１
までの１サイクルのみが通常動作モードとなる。

【００２４】つまり、本発明のテスト方法では、テスト
値の設定時には、通常動作モードとしないため、通常動
作回路２２１や通常動作回路２６１を通常動作させる必
要がなく、スキャンシフト値の決定を、通常動作回路２
２１や通常動作回路２６１の回路を考慮することなく、
行える。

【００２５】今、スキャンフリップフロップ２３１と２
３２の出力をそれぞれ書き込みデータの下位ビットと上
位ビットとし、スキャンフリップフロップ２３３と２３
４の出力をそれぞれ、書き込みアドレス下位ビットと上
位ビットとし、スキャンフリップフロップ２３５の出力
を書き込みイネーブルとし、スキャンフリップフロップ
２５１と２５２の入力をそれぞれ、読みだしデータの下
位ビットと上位ビットとし、スキャンフリップフロップ
２５３と２５４の出力をそれぞれ読みだしアドレスの下
位ビットと上位ビットとし、スキャンフリップフロップ
２５５の出力を読みだしイネーブルとする。

【００２６】該設定において、書き込みイネーブルのイ
ネーブル値と読みだしイネーブルのイネーブル値は、共
に１とする。該前提で、値の設定に関し説明する。今、
２進表記で１１のアドレスに、データ１０を書いてお
き、同アドレスのデータを１１に書き換える場合の遅延
のテストを行う場合は、まず、図１のクロックの０から
１への変化タイミング１２２のタイミングに同期して、
スキャンフリップフロップ２３１，２３２，２３３，２
３４，２３５がそれぞれ、０、１、１、１、１になるよ
うに、値をスキャンシフトする。

【００２７】更に、シフト動作を継続し、次のクロック
の０から１への変化タイミング１３２のタイミングに同
期して、スキャンフリップフロップ２３１，２３２，２
３３，２３４，２３５がそれぞれ、１、１、１、１、
１、更にスキャンフリップフロップ２５１，２５２，２
５３，２５４，２５５には、それぞれ、０、１、１、
１、１になるように、値をスキャンシフトする。なお、
該設定では、スキャンフリップフロップ２５２の値は変
化しないため、特に限定する必要はないが、仮に１とし
た。

【００２８】上記の場合、クロックの０から１への変化
タイミング１２２のタイミングで取り込まれるシフト値
としては、１シフト後の値を考慮し、スキャンフリップ
フロップ２１５及びスキャンフリップフロップ２７５の
値を含めて、矛盾なく設定可能であることを検証して、
設定しておけば良い。

【００２９】つまり、クロックの０から１への変化タイ
ミング１２２のタイミングでは、スキャンフリップフロ
ップ２３１，２３２，２３３，２３４，２３５，２１５
がそれぞれ、０、１、１、１、１、１に、更にスキャン
フリップフロップ２５２，２５３，２５４，２５５，２
７５が、それぞれ、０、１、１、１、１になるように、
値をスキャンシフトしておけば、次のクロックの０から
１への変化タイミング１３２のタイミングには、上記の
値がシフトされ、スキャンフリップフロップ２３１，２
３２，２３３，２３４，２３５がそれぞれ、１、１、
１、１、１、更にスキャンフリップフロップ２５１，２
５２，２５３，２５４，２５５が、それぞれ、０、１、
１、１、１になるように、矛盾なく値が設定される。設
定値の矛盾を検証しつつテストパタンを求める処理の詳
細については後述する。

【００３０】上記の場合の値の設定は、遅延テストの変
化前の設定値と変化を起こすときの設定値の関係によっ
ては、テストが不可能な場合もある。上記のような場合
を考慮して、あらかじめ、タイミング的にクリテイカル
な部分が判明している場合は、本方法に基づく遅延テス
トが容易なように回路構成を変更しておくと、更に有効
である。図４を用いて説明する。

【００３１】図４は、スキャンパスフリップフロップ間
の相互接続以外は、図２と同じである。４４１は、遅延
テストのテスト対象のＲＡＭであり、４１１〜４１５、
４３１〜４３５、４５１〜４５５及び４７１〜４７５が
スキャンフリップフロップであり、４２１及び４６１
は、テスト対象のＲＡＭ４４１の入力を生成し、テスト
対象のＲＡＭ４４１の出力を受ける通常動作回路であ
る。

【００３２】ここで、図４の回路構成では、境界フリッ
プフロップであるスキャンフリップフロップ４３１〜４
３５とスキャンフリップフロップ４５１〜４５５のそれ
ぞれに対し、シフトパス上の１段前のフリップフロップ
は、境界フリップフロップではないスキャンフリップフ
ロップとなる構成となっている。

【００３３】テスト対象のＲＡＭ４４１の遅延テストを
するためには、２サイクルに渡るテストが必要である
が、上記の構成となっているため、連続にシフトを行
い、テストを行う場合でも、２サイクルにわたり、独立
な値を設定可能であり、テスト対象のＲＡＭ４４１に関
しては、通常動作モードでの値の設定が不要であると同
時に、自由な値の設定によるテストが可能である。

【００３４】今、図２の回路と同様に、スキャンフリッ
プフロップ４３１とスキャンフリップフロップ４３２の
出力をそれぞれ書き込みデータの下位ビットと上位ビッ
トとし、スキャンフリップフロップ４３３とスキャンフ
リップフロップ４３４の出力をそれぞれ、書き込みアド
レス下位ビットと上位ビットとし、スキャンフリップフ
ロップ４３５の出力を書き込みイネーブルとし、スキャ
ンフリップフロップ４５１とスキャンフリップフロップ
４５２の入力をそれぞれ、読みだしデータの下位ビット
と上位ビットとし、スキャンフリップフロップ４５３と
スキャンフリップフロップ４５４の出力をそれぞれ、読
みだしアドレスの下位ビットと上位ビットとし、スキャ
ンフリップフロップ４５５の出力を読みだしイネーブル
とする。

【００３５】ここで、書き込みイネーブルのイネーブル
値と読みだしイネーブルのイネーブル値は、共に１とす
る。該前提で、値の設定に関し説明する。今、２進表記
で１１のアドレスに、データ１０を書いておき、同アド
レスデータをデータ１１に書き換える場合の遅延のテス
トを行う場合は、まず、図１のクロックの０から１への
変化タイミング１２２のタイミングに同期して、スキャ
ンフリップフロップ４３１，４３２，４３３，４３４，
４３５に、それぞれ、０、１、１、１、１、更に、１サ
イクル後には、スキャンフリップフロップ４３１，４３
２，４３３，４３４、４３５には、それぞれ、スキャン
フリップフロップ４１１，４１２，４１３，４１４，４
１５の値がシフトされ、スキャンフリップフロップ４５
１，４５２，４５３，４５４，４５５には、それぞれ、
スキャンフリップフロップ４７１，４７２，４７３，４
７４，４７５の値がシフトされるため、図１のクロック
の０から１への変化タイミング１２２のタイミングに同
期して、スキャンフリップフロップ４１１，４１２，４
１３，４１４，４１５には、それぞれ、１、１、１、
１、１になるように、また、スキャンフリップフロップ
４７１，４７２，４７３，４７４，４７５には、それぞ
れ、０、１、１、１、１になるように、値をシフトして
おけば良い。

【００３６】次に、更に一般的な回路に対し、テストパ
タンの作成法を含むテスト方法を説明する。被テスト回
路に対し、テストに必要なクロックサイクルがｎサイク
ルである場合、境界フリップフロップに対し、複数サイ
クルのテスト値が連続して被テスト回路に入力されるよ
うに、前記境界フリップフロップを構成する各フリップ
フロップの入力側に接続されるｎ−１段のフリップフロ
ップを被テスト回路の前記境界フリップフロップを構成
するフリップフロップとは異なるフリップフロップにな
るような構成にはなっていない、一般的な回路に対し、
本発明のテスト方法を適用する場合のテスト値の設定法
を図６に示す。

【００３７】まず、ステップ８０１の処理の開始後、ス
テップ８０２の第１サイクルの被テスト回路の境界フリ
ップフロップの値をマージ結果パタンに設定する処理に
移る。ステップ８０２の処理はまず被テスト回路をテス
トするための、最初のテストパタンを作成中のパタンと
して登録する。該作成中のパタンをマージ結果パタンと
呼ぶ。

【００３８】次に、ステップ８０３のＫに１を代入する
処理において、作成済みパタン数をＫに代入する。ステ
ップ８０３の後、２パタン目以降の処理フローに入る。
ステップ８０４のＫにＫ＋１を代入する処理では、パタ
ン数を１増加させＫに代入する。

【００３９】ステップ８０５のＫが必要パタン数を超え
たか否かの判定では、パタン数の判定部である。パタン
数Ｋは作成済みのパタン数＋１となっているが、該パタ
ン数が必要パタン数を超えた場合は、既に必要なパタン
数が作成できているということであるから、ステップ８
１１のテストパタンの登録処理に移り、最終的なテスト
パタンとして登録する。

【００４０】ステップ８０５の判定で、必要パタン数を
超えていない場合は、ステップ８０６のマージ結果パタ
ンを１サイクル分シフトする処理に移る。ステップ８０
６は、現在登録されているマージ結果パタンを１サイク
ル分後方にシフトする処理である。

【００４１】シフト経路の一番最初のフリップフロップ
の値は、該時点では、何の値も設定されないため、制約
のない値が設定される。

【００４２】本発明のテスト方法では、テストに使用さ
れる値は連続してシフトされるため、第１のパタンは第
２のパタンで１サイクル分シフトして使用されるため、
第２のパタンを作成する場合の制約となる。

【００４３】したがって、以前のサイクルのパタンをシ
フトして、該サイクルで必要な設定値と矛盾がないか否
かを解析する必要がある。ステップ８０６の時点では、
Ｋ−１サイクル連続してシフトすればテスト可能なパタ
ンがマージ結果パタンに格納されている。

【００４４】次のステップ８０７の第Ｋサイクルでの被
テスト回路の境界フリップフロップの設定値を第Ｋパタ
ンに設定する処理では、第Ｋサイクルでの被テスト回路
の境界フリップフロップの設定値を第Ｋパタンとして設
定する。次にステップ８０８の現在のマージ結果パタン
と第Ｋパタンの結合処理の結果を新しいマージ結果パタ
ンに登録する処理に進む。

【００４５】ステップ８０８の処理は、ステップ８０６
で設定されている、Ｋ−１パタン目までの設定値である
マージ結果パタンと、ステップ８０７で設定される第Ｋ
パタンとの間に矛盾がないか否かを検証し、結合する、
結合処理である。該結合処理に使用される演算を、図７
に示す。

【００４６】パタン値１、パタン値２は、それぞれ、各
スキャンフリップフロップのマージ結果パタンの値と第
Ｋパタンの値を示す。Ｘはドントケア値を示し、Ｆは矛
盾値を表す。基本的に、上記演算は、既にシフトして使
用されている以前のテストパタンと該テストパタンから
加える新たなテストパタンが、同じスキャンフリップフ
ロップに対し、０と１と異なる値の設定となっていた場
合は、矛盾と判断するという処理となっている。

【００４７】ステップ８０８の結合処理の結果を受け、
ステップ８０９の矛盾値を検出したか否かの判定では、
結合処理の結果、矛盾値が検出された場合は、ステップ
８１０のテストパタンの削除処理に進み、これまで作成
したテストパタンを削除する処理である。

【００４８】上記処理の場合は、テストパタン作成はや
り直しとなる。ステップ８０９で矛盾値が検出されなか
った場合は、そのままテストパタンの作成を継続するた
め、ステップ８０４の処理に移る。上記処理を繰替え
し、必要パタン数の生成が終了すれば、ステップ８１１
のテストパタンの登録処理に移り、ステップ８１２の処
理の終了で終了する。

【００４９】上記図６のフローチャートに基づいた、テ
ストパタンの作成法を図５の回路を用いて説明する。図
５の回路で、スキャンフリップフロップ５１０から、Ａ
ＮＤゲート５１２と５１３を経て、フリップフロップ５
１５に至る経路に対し、スキャンフリップフロップ５１
０が値０から値１に変化する場合の、遅延テストをする
場合を想定する。上記の場合、テスト開始の最初のサイ
クルでは、スキャンフリップフロップ５０８と５０９を
値１に設定し、スキャンフリップフロップ５１０には、
値０を設定し、第２のサイクルでは、スキャンフリップ
フロップ５０８と５０９と５１０に値１を設定しなけれ
ばならない。

【００５０】パタン作成法を表１〜３に示す。表１〜３
のＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、
ＳＦ７、ＳＦ８、ＳＦ９とは、それぞれ、スキャンフリ
ップフロップ５０３、スキャンフリップフロップ５０
２、スキャンフリップフロップ５０１、スキャンフリッ
プフロップ５０８、スキャンフリップフロップ５０９、
スキャンフリップフロップ５１０、スキャンフリップフ
ロップ５１６、スキャンフリップフロップ５１５、スキ
ャンフリップフロップ５１４を示す。

【００５１】表１は、各サイクルでのスキャンフリップ
フロップの設定値であり、テストに必要な各クロックサ
イクルでの値を示す。第１のサイクルでは、テスト対象
のパスの変化前の値を設定するため、ＳＦ４（スキャン
フリップフロップ５０８）、ＳＦ５（スキャンフリップ
フロップ５０９）、ＳＦ６（スキャンフリップフロップ
５１０）に、それぞれ、１、１、０を設定する。その他
のフリップフロップはどの値でも良い。第２のサイクル
では、テスト対象のパスに変化を起こさせる値を設定す
る。つまり、ＳＦ４（スキャンフリップフロップ５０
８）、ＳＦ５（スキャンフリップフロップ５０９）、Ｓ
Ｆ６（スキャンフリップフロップ５１０）に、１、１、
１を設定する。該時点において、パスの変化の値を取り
込むフリップフロップはＳＦ８（スキャンフリップフロ
ップ５１５）であるが、変化が伝わる前は、変化後の値
と反対となるように、値を設定しておく必要があること
から、ＳＦ８（スキャンフリップフロップ５１５）には
０を設定する。

【００５２】

【表１】

【００５３】表２は、各サイクルでのマージ結果パタン
であり、図６のフローで示される各テストサイクルにお
けるマージ結果パタンを示している。ステップ８０２
（図６）の処理終了時、つまり、第１パタンに対するマ
ージ結果パタンは、第１のサイクルのパタンそのもので
あるため、マージ回数１の行のようになる。

【００５４】

【表２】

【００５５】次に、ステップ８０６の処理では、上記の
値を１サイクル分シフトするため、第１サイクルのテス
トサイクルで、ドントケア以外の値を持っていたＳＦ４
（スキャンフリップフロップ５０８）、ＳＦ５（スキャ
ンフリップフロップ５０９）、ＳＦ６（スキャンフリッ
プフロップ５１０）の値は、それぞれ、ＳＦ５（スキャ
ンフリップフロップ５０９）、ＳＦ６（スキャンフリッ
プフロップ５１０）、ＳＦ７（スキャンフリップフロッ
プ５１６）の値にシフトする。該シフトされた値と第２
サイクルの値である、表１の第２パタンに示される値を
結合すると、特に矛盾は発生せず、表２のマージ回数２
の行の値となる。

【００５６】つまり、テスト開始後２つ目のクロックサ
イクルでの値が表２のマージ回数２の行の値となるよう
に連続して値をシフトしてゆけば良いことになる。

【００５７】テスト開始時のクロックサイクルのシフト
値で表現しなおせば、表３のテスト開始時のスキャンフ
リップフロップの設定値のようになる。

【００５８】

【表３】

【００５９】スキャンパスのシフト経路を図５のように
形成した場合は、上記のように制約に基づいた、テスト
パタン作成を行わねばならないが、タイミング的にクリ
ティカルな部分が、あらかじめ判明している場合は、本
発明の他の実施の形態として、図８のようにスキャンパ
スのシフト経路を変更する方法をとることも可能であ
る。図８と図５は、スキャンパスのシフト経路以外は同
じである。１１０１〜１１０３、１１０８〜１１１０及
び１１１４〜１１１６はスキャンフリップフロップであ
り、１１０４，１１０５及び１１１１はインバーターで
あり、１１０６，１１０７，１１１２及び１１１３はＡ
ＮＤゲートである。

【００６０】今、スキャンフリップフロップ１１１０か
ら、ＡＮＤゲート１１１２と１１１３を経て、スキャン
フリップフロップ１１１５に至る経路に対し、スキャン
フリップフロップ１１１０が値０から値１に変化する場
合の、遅延テストをする場合を想定すると、上記の場
合、被テスト回路に直接値を与え、観測を行うフリップ
フロップは、境界フリップフロップであるが、上記の場
合の境界フリップフロップは、スキャンフリップフロッ
プ１１０８，１１０９，１１１０及びスキャンフリップ
フロップ１１１５である。

【００６１】上記のフリップフロップのシフト経路上の
前の段のフリップフロップは、それぞれ、スキャンフリ
ップフロップ１１０１，１１０２，１１０３及びスキャ
ンフリップフロップ１１１６となっており、いずれも境
界フリップフロップではないため、テスト開始後、連続
して２つのテストサイクルに渡り、自由な値の設定が可
能である。

【００６２】図９に、一部のフリップフロップがスキャ
ンパスフリップフロップになっていない回路の例を示
す。１２０１，１２０２，１２１０は、スキャンフリッ
プフロップではない通常のフリップフロップすなわち非
スキャンフリップフロップであり、１２０３，１２０
４，１２０９，１２１１，１２１６，１２１７及び１２
１８はスキャンフリップフロップであり、１２０５，１
２０６，１２１２及び１２１３はインバーター、１２０
７，１２０８，１２１４及び１２１５はＡＮＤゲートで
ある。

【００６３】上記回路の非スキャンフリップフロップ１
２１０の出力が０に固定されてしまう故障である０縮退
故障に対するテストパタン作成法を示したのが、表４〜
６である。表４〜６で、ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ
４，ＳＦ５，ＳＦ６，ＳＦ７は、それぞれ、スキャンフ
リップフロップ１２０４，１２０３，１２０９，１２１
１，１２１８，１２１７，１２１６を示す。ＤＩＮは、
非スキャンフリップフロップ１２０１のデータ入力Ｄに
つながる外部入力端子である。ＳＦ０は、図には表れて
いない、シフト動作の説明上の仮想スキャンフリップフ
ロップでありスキャンシフトのパス上で、ＳＦ１（スキ
ャンフリップフロップ１２０４）の１段前に仮定したス
キャンフリップフロップである。

【００６４】

【表４】

【００６５】

【表５】

【００６６】

【表６】

【００６７】非スキャンフリップフロップ１２１０の出
力の０縮退故障を検出する、１つのテストパタンとし
て、表４で表されるテストパタンが考えられる。表４の
パタン番号の順の示されるように値（各サイクルでのス
キャンフリップフロップの設定値）を設定してゆくと、
第１のクロックサイクルで、非スキャンフリップフロッ
プ１２０１であるＤＦ１の出力が値１となり、第２のク
ロックサイクルでは、非スキャンフリップフロップ１２
０２であるＤＦ２の出力が値１となり、ＳＦ１（スキャ
ンフリップフロップ１２０４）、ＳＦ２（スキャンフリ
ップフロップ１２０３）の出力はそれぞれ、値１、値０
となるため非スキャンフリップフロップ１２１０には、
値１が伝ぱする。

【００６８】第３のクロックサイクルでは、ＤＦ３の出
力は、値１にＳＦ３（スキャンフリップフロップ１２０
９）、ＳＦ４（スキャンフリップフロップ１２１１）の
出力は、それぞれ、値０、値１となるため、正常な回路
では、ＳＦ６（スキャンフリップフロップ１２１７）の
入力は値１となるが、非スキャンフリップフロップ１２
１０の出力が０縮退故障を持っていた場合は、ＳＦ６
（スキャンフリップフロップ１２１７）の入力は値０と
なり、故障の検出が可能である。

【００６９】図６のフローを用いて、テスト開始後、連
続してシフト動作をさせることで、テスト可能か否かを
求めることができる。表５は各サイクルでのマージ結果
パタンである。第１のパタンは、特に、スキャンパスフ
リップフロップの設定値をも持たないため、マージ結果
パタンは第１パタンに対しては、すべてのスキャンフリ
ップフロップに対しドントケアである（マージ回数１の
行の値）。

【００７０】上記を１サイクル分シフトさせ、第２パタ
ンの値との結合処理を行った結果は、マージ回数２の行
の値となる。さらに、１サイクル分シフトさせ、第３パ
タンの値との結合処理を行った結果は、マージ回数３の
行の値となる。第３パタンのマージ結果パタンを求める
過程で矛盾は起こっておらず、テスト開始後第３のクロ
ックサイクルの時点で、スキャンパスフリップフロップ
がマージ回数３の行で示す値となるように、連続して値
をシフトすれば良い。表６は、テスト開始時のスキャン
フリップフロップの設定値を示しており、テスト開始時
のクロックサイクルの時点でのスキャンフリップフロッ
プの設定値を示している。

【００７１】実施の形態に係るスキャンパステスト回路
は上記の如く構成されており、実施されるので、以下に
掲げる効果を奏する。第１の効果は、遅延テストを、回
路オーバーヘッドを伴うことなく、しかも、通常回路を
通常動作をさせて、値を設定するという処理を、複雑な
操作なしに、行い得る点である。理由は、連続したシフ
ト動作のみで、テストに必要な値を設定するパタン作成
法あるいは回路構成法をとっているためである。

【００７２】第２の効果は、順序回路のテストを、必要
以上に、複雑な通常回路の設定を行うことなく、実施す
る点である。理由は、連続したシフト動作のみで、テス
トに必要な値を設定するパタン作成法あるいは回路構成
法をとっているためである。

【００７３】なお、本実施の形態においては、本発明は
上記に限定されず、本発明を適用する上で好適な形態に
適用することができる。

【００７４】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。

【００７５】なお、各図において、同一構成要素には同
一符号を付している。

【００７６】

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１の効果は、遅延テ
ストを、回路オーバーヘッドを伴うことなく、しかも、
通常回路を通常動作をさせて、値を設定するという複雑
な操作なしに、行うことの可能なテスト方法及び回路が
提供される点にある。また、本発明の第２の効果は、順
序回路のテストを、必要以上に、複雑な通常回路の設定
を行うことなく、実施することの可能なテスト方法及び
回路が提供される点にある。

【図面の簡単な説明】

【図１】本発明の回路のテスト方法による回路制御方法
を示すタイムチャートである。

【図２】テストパタン生成の第１の対象回路の回路構成
を表す電気回路図である。

【図３】従来の回路のテスト方法による回路制御方法を
示すタイムチャート図である。

【図４】本発明の実施回路の第１の回路構成を表す電気
回路図である。

【図５】テストパタン生成の第２の対象回路の回路構成
を表す電気回路図である。

【図６】本発明のパタン生成法を示すフローチャートで
ある。

【図７】本発明のパタン生成法に使用される結合演算で
ある。

【図８】本発明の実施回路の第２の回路構成を表す電気
回路図である。

【図９】テストパタン生成の第３の対象回路の回路構成
を表す電気回路図である。

【符号の説明】

１１１，１２１，１３１，１４１，１５１，１６１，１
７１テストサイクルの境界１２２，１３２，１４２クロックの０から１への変化
タイミング２１１〜２１５スキャンフリップフロップ２３１〜２３５スキャンフリップフロップ２５１〜２５５スキャンフリップフロップ２７１〜２７５スキャンフリップフロップ２２１，２６１通常動作回路２４１テスト対象のＲＡＭ３１１，３２１，３３１，３４１，３５１，３６１，３
７１テストサイクルの境界３２２，３３２，３４２クロックの０から１への変化
タイミング４１１〜４１５スキャンフリップフロップ４３１〜４３５スキャンフリップフロップ４５１〜４５５スキャンフリップフロップ４７１〜４７５スキャンフリップフロップ４２１、４６１通常動作回路４４１テスト対象のＲＡＭ５０１〜５０３スキャンフリップフロップ５０４，５０５インバーター５０６，５０７ＡＮＤゲート５０８〜５１０スキャンフリップフロップ５１１インバーター５１２，５１３ＡＮＤゲート５１４〜５１６スキャンフリップフロップＳＩスキャンイン入力Ｄデータ入力Ｑ出力Ｃクロック入力ＳＭＣ制御入力１１０１〜１１０３スキャンフリップフロップ１１０４，１１０５インバーター１１０６，１１０７ＡＮＤゲート１１０８〜１１１０スキャンフリップフロップ１１１１インバーター１１１２，１１１３ＡＮＤゲート１１１４〜１１１６スキャンフリップフロップ１２０１，１２０２非スキャンフリップフロップ１２０３，１２０４スキャンフリップフロップ１２０５，１２０６インバーター１２０７，１２０８ＡＮＤゲート１２０９スキャンフリップフロップ１２１０非スキャンフリップフロップ１２１１スキャンフリップフロップ１２１２，１２１３インバーター１２１４，１２１５ＡＮＤゲート１２１６〜１２１８スキャンフリップフロップ

Claims

【特許請求の範囲】

【請求項１】フリップフロップにシフト経路を設け、
前記シフト経路を通して被テスト回路に値を設定し、テ
ストするスキャンパステスト方法であって、一度のテストを行うために連続した複数のクロックサイ
クルが必要なテストを行う場合に、テスト開始時のクロ
ックサイクルの被テスト回路のテストのために直接値を
設定する必要のある被テスト回路との境界に位置する境
界フリップフロップの設定値を、最初のクロックサイク
ルでの前記境界フリップフロップの設定値とし、以後順
次、前記シフト経路を１段ずつシフトした値を次のクロ
ックサイクルでの前記境界フリップフロップの制約値と
して設定し、前記制約値と矛盾を生じないことを検証し
た前記次のクロックサイクルのテストのための設定値を
前記次のクロックサイクルの前記境界フリップフロップ
の設定値として設定してゆき、前記被テスト回路のテス
トに必要なクロックサイクルに渡って繰り返し求め、一
度のテストを行うためのテストパタンとして設定し、前
記テストパタンを前記シフト経路を通し、シフトモード
のまま連続して、被テスト回路に与えた後に、通常回路
の値を取り込むモードに切り替え、複数のクロックサイ
クルでのテスト結果を取り込み、該結果の値をシフトし
て端子より観測することを特徴とするスキャンパステス
ト方法。
【請求項２】前記境界フリップフロップは、スキャン
フリップフロップであることを特徴とする請求項１記載
のスキャンパステスト方法。
【請求項３】フリップフロップにシフト経路を設け、
前記シフト経路を通して前記被テスト回路に値を設定し
てテストするスキャンパステスト方法であって、一度のテストを行うために複数のクロックサイクルの値
の設定が必要な被テスト回路に対し、テストに必要なク
ロックサイクルがｎサイクルである場合、シフトモード
のときに、前記被テスト回路のテストのために直接値を
設定する必要のある前記被テスト回路との境界に位置す
る境界フリップフロップを構成する、各フリップフロッ
プの入力側に接続されるｎ−１段のフリップフロップ
を、前記被テスト回路の前記境界フリップフロップを構
成する前記各フリップフロップとは異なるフリップフロ
ップで構成されるようシフトモード時のシフトパスを形
成し、使用して複数のクロックサイクルのテスト値を設
定してテストを行うことを特徴とするスキャンパステス
ト方法。
【請求項４】前記境界フリップフロップは、スキャン
フリップフロップであることを特徴とする請求項３記載
のスキャンパステスト方法。
【請求項５】フリップフロップにシフト経路を設け、
前記シフト経路を通して被テスト回路に値を設定し、テ
ストするスキャンパステストに使用されるスキャンパス
テスト回路であって、一度のテストを行うために連続した複数のクロックサイ
クルが必要なテストを行う場合に、テスト開始時のクロ
ックサイクルの被テスト回路のテストのために直接値を
設定する必要のある被テスト回路との境界に位置する境
界フリップフロップの設定値が、最初のクロックサイク
ルでの前記境界フリップフロップの設定値とされ、以後
順次、前記シフト経路を１段ずつシフトした値を次のク
ロックサイクルでの前記境界フリップフロップの制約値
として設定され、前記制約値と矛盾を生じないことを検
証した前記次のクロックサイクルのテストのための設定
値が前記次のクロックサイクルの前記境界フリップフロ
ップの設定値として設定されることにより、前記被テス
ト回路のテストに必要なクロックサイクルに渡って繰り
返し求め、一度のテストを行うためのテストパタンとし
て設定し、前記テストパタンを前記シフト経路を通し、
シフトモードのまま連続して、前記被テスト回路に与え
た後に、通常回路の値を取り込むモードに切り替え、複
数のクロックサイクルでのテスト結果を取り込み、該結
果の値をシフトして端子より観測するスキャンパステス
ト回路。
【請求項６】前記境界フリップフロップは、スキャン
フリップフロップであることを特徴とする請求項５記載
のスキャンパステスト回路。
【請求項７】請求項５又は６記載のスキャンパステス
ト回路を備える集積回路テスト回路。
【請求項８】フリップフロップにシフト経路を設け、
前記シフト経路を通して前記被テスト回路に値を設定し
てテストするスキャンパステストに使用されるスキャン
パステスト回路であって、一度のテストを行うために複数のクロックサイクルの値
の設定が必要な被テスト回路に対し、テストに必要なク
ロックサイクルがｎサイクルである場合、前記被テスト
回路のテストのために直接値を設定する必要のある被テ
スト回路との境界に位置する境界フリップフロップを構
成する、各フリップフロップの入力側に接続されるｎ−
１段のフリップフロップを、前記被テスト回路の前記境
界フリップフロップを構成する前記各フリップフロップ
とは異なるフリップフロップで構成されるようシフトモ
ード時のシフトパスを形成したことを特徴とするスキャ
ンパステスト回路。
【請求項９】前記境界フリップフロップは、スキャン
フリップフロップであることを特徴とする請求項８記載
のスキャンパステスト回路。
【請求項１０】請求項８又は９記載のスキャンパステ
スト回路を備える集積回路テスト回路。