JP2021010037A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021010037A
JP2021010037A JP2020182246A JP2020182246A JP2021010037A JP 2021010037 A JP2021010037 A JP 2021010037A JP 2020182246 A JP2020182246 A JP 2020182246A JP 2020182246 A JP2020182246 A JP 2020182246A JP 2021010037 A JP2021010037 A JP 2021010037A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020182246A
Other languages
English (en)
Inventor
高橋　正弘
Masahiro Takahashi
正弘 高橋
秋元　健吾
Kengo Akimoto
健吾 秋元
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021010037A publication Critical patent/JP2021010037A/ja
Priority to JP2022094183A priority Critical patent/JP7332759B2/ja
Priority to JP2023130614A priority patent/JP7413597B2/ja
Priority to JP2023220304A priority patent/JP7506819B2/ja
Priority to JP2024096396A priority patent/JP2024111067A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電気伝導度の安定した酸化物半導体膜を提供する。また、当該酸化物半導体膜を用いることにより、半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。【解決手段】インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜において、酸化物半導体膜は、酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うｃ軸配向した結晶領域を有し、ｃ軸配向した結晶領域の組成が、Ｉｎ１＋δＧａ１−δＯ３（ＺｎＯ）ｍ（ただし、０＜δ＜１、ｍ＝１〜３）で表され、ｃ軸配向した結晶領域を含む全体の酸化物半導体膜の組成が、ＩｎｘＧａｙＯ３（ＺｎＯ）ｍ（ただし、０＜ｘ＜２、０＜ｙ＜２、ｍ＝１〜３）である。【選択図】図１

Description

酸化物半導体膜と、該酸化物半導体膜を用いる半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファ
スシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用い
たトランジスタは、ガラス基板の大面積化に容易に対応することができる。しかし、アモ
ルファスシリコンを用いたトランジスタは、電界効果移動度が低いという欠点を有してい
る。また、多結晶シリコンを用いたトランジスタは電界効果移動度が高いが、ガラス基板
の大面積化には適していないという欠点を有している。
このような欠点を有するシリコンを用いたトランジスタに対して、酸化物半導体を用いて
トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例
えば酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトラ
ンジスタを作製する技術が特許文献１で開示されている。また、同様のトランジスタを作
製して表示装置の画素のスイッチング素子などに用いる技術が特許文献２で開示されてい
る。
また、このようなトランジスタに用いる酸化物半導体について、「酸化物半導体は不純物
に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリ
ウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使える」といった
ことも述べられている（非特許文献１参照）。
特開２００６−１６５５２９号公報 特開２００６−１６５５２８号公報
神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐ．６２１−６３３
しかし、酸化物半導体膜がアモルファスのままであると、酸化物半導体膜に酸素欠損やダ
ングリングボンドが生じやすく、これら単独あるいは水素等と結合することにより膜中に
キャリアを発生させてしまう。そのため、酸化物半導体膜の電気伝導度等の電気的特性が
変化する恐れがある。また、酸化物半導体膜を用いたトランジスタにとって電気的特性の
変動の要因となり、半導体装置の信頼性を低下させることになる。
このような問題に鑑み、電気的特性の安定した酸化物半導体膜を提供することを課題の一
とする。また、当該酸化物半導体膜を用いることにより、半導体装置に安定した電気的特
性を付与し、信頼性の高い半導体装置を提供することを課題の一とする。
開示する発明の一態様は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜におい
て、ｃ軸に配向した結晶領域を有した酸化物半導体膜である。また、全体が非晶質構造の
酸化物半導体膜と比較してｃ軸に配向した結晶領域を有するので、酸素欠損やダングリン
グボンド、あるいはダングリングボンドなどに結合する水素、ボロン、窒素、リンなどの
不純物が低減され、高純度化された酸化物半導体膜である。また、ｃ軸配向した結晶領域
の組成と、ｃ軸配向した結晶領域を含む半導体膜全体の組成を決めることで、安定な結晶
構造を有する酸化物半導体膜とすることができる。より詳細には以下の通りである。
開示する発明の一態様は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を
含む酸化物半導体膜において、酸化物半導体膜は、酸化物半導体膜の被形成面の法線ベク
トルに平行な方向に揃うｃ軸配向した結晶領域を有し、ｃ軸配向した結晶領域の組成が、
Ｉｎ１＋δＧａ１−δＯ３（ＺｎＯ）ｍ（ただし、０＜δ＜１、ｍ＝１〜３）で表され、
ｃ軸配向した結晶領域を含む全体の酸化物半導体膜の組成が、ＩｎｘＧａｙＯ３（ＺｎＯ
）ｍ（ただし、０＜ｘ＜２、０＜ｙ＜２、ｍ＝１〜３）で表される酸化物半導体膜である
。
開示する発明の他の一態様は、ゲート電極と、ゲート電極と接する第１の絶縁膜と、第１
の絶縁膜に接する酸化物半導体膜と、酸化物半導体膜に接する第２の絶縁膜と、を有し、
酸化物半導体膜は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含み、
且つ酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うｃ軸配向した結晶領域
を有し、ｃ軸配向した結晶領域の組成が、Ｉｎ１＋δＧａ１−δＯ３（ＺｎＯ）ｍ（ただ
し、０＜δ＜１、ｍ＝１〜３）で表され、ｃ軸配向した結晶領域を含む全体の酸化物半導
体膜の組成が、ＩｎｘＧａｙＯ３（ＺｎＯ）ｍ（ただし、０＜ｘ＜２、０＜ｙ＜２、ｍ＝
１〜３）で表される半導体装置である。
上記各構成において、酸化物半導体膜は、ボロン（Ｂ）濃度、リン濃度（Ｐ）、及び窒素
（Ｎ）濃度の合計が、５×１０１９ａｔｏｍｓ／ｃｍ３以下、ボロン（Ｂ）濃度、リン濃
度（Ｐ）、及び窒素（Ｎ）濃度のいずれか一の元素が、１×１０１９ａｔｏｍｓ／ｃｍ３
以下、リチウム（Ｌｉ）濃度、及びカリウム（Ｋ）濃度が５×１０１５ａｔｏｍｓ／ｃｍ
３以下、ナトリウム（Ｎａ）濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以下であることが好
ましい。
本発明の一態様で開示するインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜は、安
定した電気的特性を有することができる。このようなインジウム、ガリウム、及び亜鉛を
含む酸化物半導体膜をトランジスタに用いることによって、安定した電気的特性を有する
、信頼性の高い半導体装置とすることができる。
本発明の一態様に係る断面ＴＥＭ像。 本発明の一態様に係る結晶構造を説明する図。 本発明の一態様に係る模式図、及び本発明の一態様に係る断面ＴＥＭ像。 本発明の一態様に係る半導体装置の作製工程を説明する断面図。 製造装置を説明する模式図である。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様を示すブロック図及び等価回路図。 本発明の一態様を示す電子機器の外観図。 実施例におけるスピン密度の結果を示す図。 実施例におけるスピン密度の結果を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるため
に付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「
第２の」または「第３の」などと適宜置き換えて説明することができる。
（実施の形態１）
本実施の形態では、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸
化物半導体膜の構成について、図１乃至図３を用いて説明する。
本実施の形態に係るインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸
化物半導体膜は、酸化物半導体膜の被形成面の法線ベクトルに平行な方向に揃うｃ軸配向
した結晶領域を有し、ｃ軸配向した結晶領域の組成が、Ｉｎ１＋δＧａ１−δＯ３（Ｚｎ
Ｏ）ｍ（ただし、０＜δ＜１、ｍ＝１〜３）で表され、ｃ軸配向した結晶領域を含む全体
の酸化物半導体膜の組成が、ＩｎｘＧａｙＯ３（ＺｎＯ）ｍ（ただし、０＜ｘ＜２、０＜
ｙ＜２、ｍ＝１〜３）で表される酸化物半導体膜である。
ここで、実際に作製した上記構造を有する酸化物半導体膜の断面を透過型電子顕微鏡（Ｔ
ＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察し
た結果（断面ＴＥＭ像）を図１（Ａ）、及び図１（Ｂ）に示す。
図１（Ａ）に示す断面ＴＥＭ像のサンプルは、基板１００上に、インジウム（Ｉｎ）、ガ
リウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１
：１：１［原子％比］）を用いて、スパッタリング法により室温にて膜厚５０ｎｍで酸化
物半導体膜１０１を成膜し、その後酸素雰囲気下において、７００℃ １時間の熱処理を
行ったものである。図１（Ａ）に示す断面ＴＥＭ像より、酸化物半導体膜１０１の上部に
結晶領域１０２があることがわかる。なお、図１（Ｂ）に示す断面ＴＥＭ像は、図１（Ａ
）に示す結晶領域１０２を拡大した図である。
図１（Ａ）、及び図１（Ｂ）に示す断面ＴＥＭ像より、酸化物半導体膜１０１内に層状に
原子が配向した結晶領域１０２が、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（
Ｚｎ）を含む酸化物半導体膜中に複数観察される。
次に、図１（Ｂ）に示す断面ＴＥＭ像を用いて、層状に原子が配向した結晶面の間隔を算
出したところ、被形成面の法線ベクトルに平行な方向の面間隔は０．２８８ｎｍであるこ
とがわかった。なお、結晶面の間隔の算出方法としては、ＦＦＴＭ（Ｆａｓｔ Ｆｏｕｒ
ｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｍａｐｐｉｎｇ）法を用いた。
ここで、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体
膜の一例であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜の結晶構造は、ＩｎＯ層とＧａＯ層またはＺｎＯ
層がｃ軸方向に層状に積層した構造を構成している。その一つにＩｎＧａＯ３（ＺｎＯ）
の組成にて格子定数ｃ＝２．６０７ｎｍの構造がある。図２にＩｎ−Ｇａ−Ｚｎ−Ｏ膜の
結晶構造の模式図を示す。図２は、白丸がＩｎ、灰色丸がＧａまたはＺｎ、黒丸が酸素（
Ｏ）を示す。図２に示すように、ＩｎＯ２層（図中ＩｎＯ２ Ｌａｙｅｒ）、及びＧａＺ
ｎＯ２層（図中ＧａＺｎＯ２ Ｌａｙｅｒ）が六角形の格子を有する結合の層がｃ軸方向
に積層されている。なお、ｃ軸方向はａ−ｂ面に垂直である。
次に、図２に示した結晶構造を元にシミュレーションを行った。シミュレーションにより
得られた模式図を図３（Ａ）に示す。また、図３（Ｂ）に図１（Ｂ）に示す結晶領域１０
２のさらに拡大した結晶領域１０２の断面ＴＥＭ像を示す。
図３（Ａ）においては、像強度は原子番号の二乗に比例しており、白丸がＩｎ、灰色丸が
ＧａまたはＺｎを表す。また、図３（Ｂ）においては、黒い層状に見える領域がＩｎＯ層
を示しており、黒い層状の間に位置する領域がＧａＯ層またはＺｎＯ層を示している。
このように、図３（Ａ）に示す模式図と、図３（Ｂ）に示す結晶領域１０２の断面ＴＥＭ
像の原子配列の構造が概略一致していることが分かる。すなわち、図１（Ａ）、図１（Ｂ
）、及び図３（Ｂ）に示した結晶領域１０２は図２の結晶構造を有している。
また、ｃ軸方向での単位格子の１つ、すなわち（００１）面間隔は、ｃ軸の格子定数ｃ＝
２．６０７ｎｍに相当する。ここから、（００９）面間隔はｄ＝０．２８９７ｎｍに相当
する。つまり、図１（Ｂ）に示した結晶領域１０２の層状に原子が配向した結晶面の被形
成面の法線ベクトルに平行な方向の面間隔は０．２８８ｎｍであり、概ね（００９）面間
隔のｄ＝０．２８９７ｎｍと一致することからもＩｎＧａＺｎＯ４の結晶構造を有するこ
とが分かる。すなわち、結晶領域１０２の組成はＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子％
比］である。
このように、結晶領域１０２は、図１（Ａ）、図１（Ｂ）、及び図３（Ｂ）に示す断面Ｔ
ＥＭ像より、ｃ軸配向し、かつａ−ｂ面に垂直な方向から見て三角形状または六角形状の
原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に
配列しており、ａ−ｂ面においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転
した）結晶領域１０２を含む酸化物半導体膜であり、本明細書等においては、該酸化物半
導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜とは、広義に、非単結晶であって、そのａ−ｂ面に垂直な方向から見て
、三角形、または、六角形、または正三角形、正六角形の原子配列を有し、且つ、ｃ軸方
向に垂直な方向から見て、金属原子が層状、または、金属原子と酸素原子が層状に配列し
た相を含む材料をいう。
なお、ＣＡＡＣ−ＯＳ膜は単結晶ではないが、また、非晶質のみから形成されているもの
でもない。また、ＣＡＡＣ−ＯＳ膜は結晶化した部分（結晶部分）、または結晶化した領
域（結晶領域）を含むが、１つの結晶部分と他の結晶部分の境界、または１つの結晶領域
と他の結晶領域の境界を明確に判別できないこともある。
また、ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡ
Ｃ−ＯＳ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜の
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向）に揃っていてもよい。
あるいは、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のａ−ｂ面の法線ベクトルは一定
の方向（例えば、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトル
に垂直な方向）を向いていてもよい。
このようなＣＡＡＣ−ＯＳ膜の例として、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から観察す
ると三角形、または、六角形の原子配列が認められ、かつその膜断面を観察すると金属原
子、または、金属原子と酸素原子（あるいは窒素原子）の層状配列が認められる材料を挙
げることもできる。
ここで、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体
膜の化学量論的組成比について考えてみる。Ｉｎ、Ｇａは３価、Ｚｎは２価である。例え
ば、ＩｎをＧａに置換してもＩｎ、Ｇａともに３価であるため価数は変わらない。また、
結晶構造は変化せずにＧａの量を減らし、Ｉｎを増やすことができる。
すなわち、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導
体膜の化学量論的組成比が、Ｉｎ１＋δＧａ１−δＯ３（ＺｎＯ）ｍ（ただし、０＜δ＜
１、ｍ＝１〜３）で表され、ＩｎとＧａの組成比が化学量論的組成比からずれた場合にお
いても、安定な結晶構造を維持することができる。
図３（Ｂ）に示す結晶構造も一部ＩｎとＧａが置換されている様子がわかる。結晶領域１
０２中の領域１５０において、連続しているＩｎ（黒い層状に見える領域）の結晶構造の
連続性が一部異なっている。また、領域１５０のコントラストはＧａまたはＺｎのコント
ラストと酷似しており、Ｚｎによる置換では価数が変化し、その結晶構造を維持できない
ため、Ｇａにより置換されていると示唆される。
次に、ｃ軸配向した結晶領域１０２を含む酸化物半導体膜１０１の組成分析を行った結果
を表１に示す。なお、組成分析は、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄ
ｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）を用いて行ったものである。また、酸化物半導体膜１０１の各元素は、原子％で
表される。また、酸素（Ｏ）量については、酸化物半導体膜１０１を構成する酸化物が理
想的な組成であるＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯと仮定して算出している。
ここで、表１に示した酸化物半導体膜１０１をＩｎで規格化すると表２に示す組成となる
。
表２より、ｃ軸配向した結晶領域１０２を含む酸化物半導体膜１０１の組成比は、概ねＩ
ｎ：Ｇａ：Ｚｎ＝１：１：０．７［原子％比］である。従って、一般式ＩｎＧａＯ３（Ｚ
ｎＯ）ｎ（ｎは自然数）で表されるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜の構造と異な
った構造をとることがある。すなわち、ＩｎｘＧａｙＯ３（ＺｎＯ）ｍ（ただし、０＜ｘ
＜２、０＜ｙ＜２、ｍ＝１〜３）で表される。
このように、ｃ軸配向した結晶領域１０２の組成比と、ｃ軸配向した結晶領域１０２を含
む酸化物半導体膜１０１の組成比が異なる。すなわちｃ軸配向した結晶領域１０２は、膜
全体の組成と比較し異なる組成比をとることがある。これは、酸化物半導体膜１０１を形
成するときの形成温度、または、酸化物半導体膜１０１を形成した後の熱処理等によって
、酸化物半導体膜１０１中の組成が変化したものと考えられる。
しかし、酸化物半導体膜１０１全体の組成が変化した場合においても、ｃ軸配向した結晶
領域１０２は、安定な結晶構造を維持しているため、酸化物半導体膜１０１としては、安
定な結晶構造を有する酸化物半導体膜とすることができる。
また、図１に示すｃ軸配向を示す結晶領域１０２を含む酸化物半導体膜１０１は、膜中の
不純物濃度が低い。具体的には、酸化物半導体膜１０１において、Ｎ型の不純物となるリ
ン（Ｐ）、ボロン（Ｂ）、窒素（Ｎ）の不純物を足し合わせた不純物濃度は、好ましくは
、５×１０１９ａｔｏｍｓ／ｃｍ３以下、更に好ましくは、５×１０１８ａｔｏｍｓ／ｃ
ｍ３以下とすることができる。
さらに、酸化物半導体膜１０１において、Ｎ型の不純物となるリン（Ｐ）、ボロン（Ｂ）
、窒素（Ｎ）のいずれか一つの不純物が、好ましくは、１．０×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、更に好ましくは、１．０×１０１８ａｔｏｍｓ／ｃｍ３以下の不純物濃度とす
ることができる。
これは、ｃ軸配向した結晶領域１０２が安定な結晶構造を有するので、酸化物半導体膜１
０１内の酸素欠損やダングリングボンド、あるいはダングリングボンドなどに結合する水
素、ボロン、窒素、リンなどの不純物が低減されているためである。
ここで、実際に作製した図１に示した酸化物半導体膜１０１の不純物であるリン（Ｐ）濃
度、ボロン（Ｂ）濃度、窒素（Ｎ）濃度の測定を行った。なお、不純物濃度の測定は二次
イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍ
ｅｔｒｙ）によるものである。
ＳＩＭＳ分析の結果、Ｐ濃度は、４．０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、Ｂ濃
度は、４．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、Ｎ濃度は、１．０×１０１７ａ
ｔｏｍｓ／ｃｍ３以下であり、全ての元素の合計で、４．５×１０１６ａｔｏｍｓ／ｃｍ
３以下であることがわかった。
このように、Ｎ型となりえる不純物を酸化物半導体膜１０１より徹底的に排除することに
より、酸化物半導体膜１０１を高純度化することができる。
また、本実施の形態に係るインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を
含む酸化物半導体膜は、上述した不純物であるＰ濃度、Ｂ濃度、及びＮ濃度以外にも、酸
化物半導体膜中のアルカリ金属等の不純物の濃度が低減されていることが好ましい。例え
ば、酸化物半導体膜において、リチウムの濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以下、
好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下、ナトリウムの濃度が５×１０１６ａｔ
ｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、カリウムの濃度
が５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以
下とする。
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少
ないほうがよい。特に、当該酸化物半導体膜をトランジスタに用いる場合、アルカリ金属
のうちナトリウムは酸化物半導体膜に接する絶縁膜に拡散し、トランジスタの閾値電圧の
変動などを引き起こす可能性がある。また酸化物半導体膜内において、金属と酸素の結合
を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノ
ーマリオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特性
のばらつきの原因ともなる。
よって、ｃ軸配向した結晶領域を含む酸化物半導体膜中の不純物を極めて低減し、アルカ
リ金属の濃度が５×１０１６ａｔｏｍｓ／ｃｍ３以下、水素の濃度が５×１０１９ａｔｏ
ｍｓ／ｃｍ３以下とすることが好ましい。
以上説明したインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半
導体膜において、ｃ軸配向した結晶領域を含むことにより、全体が非晶質構造の酸化物半
導体膜と比較して良好な結晶性を有するので、酸素欠損やダングリングボンド、あるいは
ダングリングボンドなどに結合する水素、ボロン、窒素、リンなどの不純物が低減されて
いる。
これらの酸素欠損やダングリングボンド、あるいはダングリングボンドなどに結合する不
純物は、酸化物半導体膜中でキャリアのトラップ、あるいはキャリアの供給源のように機
能するため、当該酸化物半導体膜の電気伝導度が変動する原因となりうる。
したがって、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半
導体膜において、ｃ軸配向した結晶領域を含む酸化物半導体膜は、電気伝導度が安定して
おり、可視光や紫外光などの照射に対しても電気的に安定な構造を有することができる。
また、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜
において、ｃ軸配向した結晶領域の組成と、ｃ軸配向した結晶領域を含む全体の酸化物半
導体膜の組成が決定されている。また、ｃ軸配向した結晶領域の組成は、その化学量論的
組成比からのずれが生じても安定な構造とすることができる。このように各組成を決定す
ることにより、安定した結晶構造を有する酸化物半導体膜とすることができる。
以上、本実施の形態に示す構成などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示す、インジウム、ガリウム、及び亜鉛を含む酸化物
半導体膜において、ｃ軸配向した結晶領域を含む酸化物半導体膜、及び当該酸化物半導体
膜を有するトランジスタの作製方法について図４及び図５を用いて説明する。図４は、ト
ップゲート構造のトランジスタ３２０の作製工程を示す断面図であり、図５は製造装置の
構成の一形態である。また、本実施の形態においては、先の実施の形態１と異なり、ｃ軸
配向した結晶領域を含む酸化物半導体膜は、２回に分けて形成する方法について例示する
。
図４（Ｅ）は、トップゲート型のトランジスタ３２０の断面図であり、トランジスタ３２
０は、絶縁表面を有する基板３００上に、絶縁膜３０１、チャネル形成領域を含む酸化物
半導体膜３０９、ソース電極３０４ａ、ドレイン電極３０４ｂ、ゲート絶縁膜３０２、ゲ
ート電極３１２、及び絶縁膜３１０ａを含む。酸化物半導体膜３０９の端部を覆ってソー
ス電極３０４ａ、及びドレイン電極３０４ｂが設けられ、ソース電極３０４ａ、及びドレ
イン電極３０４ｂを覆うゲート絶縁膜３０２は、酸化物半導体膜３０９の一部に接する。
該酸化物半導体膜３０９の一部上にゲート絶縁膜３０２を介してゲート電極３１２が設け
られる。
また、ゲート絶縁膜３０２、及びゲート電極３１２上に絶縁膜３１０ａ、及び絶縁膜３１
０ｂが設けられている。
以下、図４（Ａ）乃至図４（Ｅ）を用い、基板上にトランジスタ３２０を作製する工程を
説明する。
まず、基板３００上に絶縁膜３０１を形成する（図４（Ａ）参照）。
基板３００は、フュージョン法やフロート法で作製される無アルカリガラス基板、本作製
工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。ま
た、ステンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁
膜を設けた基板を適用しても良い。基板３００がマザーガラスの場合、基板の大きさは、
第１世代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代
（５５０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×
９２０ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍ
ｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍ
ｍ）、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍ
ｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）
等を用いることができる。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収
縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６０
０℃以下、好ましくは４５０℃以下とすることが望ましい。
絶縁膜３０１は、ＰＣＶＤ法またはスパッタリング法を用いて５０ｎｍ以上６００ｎｍ以
下の膜厚で、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、
酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた
一層またはこれらの積層を用いる。下地絶縁膜として用いられる絶縁膜３０１は、膜中（
バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、
例えば酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。絶縁
膜３０１の酸素含有量を多くすることで、後に形成する酸化物半導体膜に絶縁膜３０１よ
り酸素を供給することができる。
また、絶縁膜３０１は、表面の平坦性を良好にすることが好ましい。例えば、絶縁膜３０
１の平均面粗さ（Ｒａ）を０．１ｎｍ以上０．５ｎｍ未満とすることが好ましい。絶縁膜
３０１の表面の平坦性が良好であると、後に形成する酸化物半導体膜の結晶性が向上する
。
また、アルカリ金属などの不純物を含むガラス基板を用いる場合、アルカリ金属の侵入防
止のため、絶縁膜３０１と基板３００との間に窒化物絶縁膜としてＰＣＶＤ法またはスパ
ッタリング法で得られる窒化シリコン膜、窒化アルミニウム膜などを形成してもよい。Ｌ
ｉやＮａなどのアルカリ金属は、不純物であるため含有量を少なくすることが好ましい。
次いで、絶縁膜３０１上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成す
る。
本実施の形態では、金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子％比］）を用いて、基板とターゲットの間との
距離を１７０ｍｍ、基板温度を４００℃、圧力を０．４Ｐａ、直流（ＤＣ）電源を５００
Ｗ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化
物半導体膜を成膜する。
第１の酸化物半導体膜は、スパッタリング法を用いて、アルゴンガス、酸素ガス、または
アルゴンガスと酸素ガスの混合ガスなどを用いて、成膜することができる。なお、成膜時
に基板を加熱することで、非晶質領域に対して結晶領域の占める割合の多い第１の酸化物
半導体膜とすることができる。例えば、基板温度が１５０℃以上４５０℃以下とすればよ
い。好ましくは、基板温度が２００℃以上４００℃以下とする。
また、第１の酸化物半導体膜の形成雰囲気は、アルゴンガス、酸素ガス、またはアルゴン
ガスと酸素ガスの混合ガスを用いることができ、これらのガスは高純度ガスを用いるのが
好適である。例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（
望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガスを用いると良い。
また、成膜時のスパッタリング雰囲気中の酸素の流量を大きくすると好ましい。成膜時の
酸素の流量を大きくすることで、第１の酸化物半導体膜中の酸素濃度を高くすることがで
きる。例えば、総ガス流量に対する酸素の割合が、好ましくは１０％以上、より好ましく
は３０％以上、特に好ましくは５０％以上とする。
基板温度を高めることによって、第１の酸化物半導体膜をより結晶化させることができる
。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処理
を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第１の加熱
処理の加熱時間は１分以上２４時間以下とする。第１の加熱処理によって第１の酸化物半
導体膜３０８ａを形成する（図４（Ａ）参照）。
次いで、第１の酸化物半導体膜３０８ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を
形成する。
本実施の形態では、金属酸化物ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子％比］）を用いて、基板とターゲットの間との
距離を１７０ｍｍ、基板温度を４００℃、圧力を０．４Ｐａ、直流（ＤＣ）電源を５００
Ｗ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸
化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処理
を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第２の加熱
処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の酸化物半
導体膜３０８ｂを形成する（図４（Ｂ）参照）。
以上により、第１の酸化物半導体膜３０８ａと第２の酸化物半導体膜３０８ｂからなる酸
化物半導体膜３０８が形成される。
第１の加熱処理、及び第２の加熱処理を７５０℃よりも高い温度で加熱処理を行うと、ガ
ラス基板の収縮により酸化物半導体膜にクラック（厚さ方向に伸びるクラック）が形成さ
れやすい。従って、第１の酸化物半導体膜形成後の加熱処理、例えば第１の加熱処理、及
び第２の加熱処理の温度や、スパッタリング成膜時の基板温度などを、好ましくは７５０
℃以下、さらに好ましくは４５０℃以下のプロセスとすることで、大面積のガラス基板上
に信頼性の高いトランジスタを作製することができる。
また、絶縁膜３０１の形成から第２の加熱処理までの工程を大気に触れることなく連続的
に行うことが好ましい。図５に絶縁膜３０１の形成から第２の加熱処理までの工程を大気
に触れることなく連続的に行うことができる製造装置の上面図を例示する。
図５に示す製造装置は、枚葉式マルチチャンバー装置であり、スパッタリング室１０ａ、
スパッタリング室１０ｂ、スパッタリング室１０ｃや、被処理基板を収容するカセットポ
ート１４を３つ有する基板供給室１１や、ロードロック室１２ａ、アンロードロック室１
２ｂや、搬送室１３や、基板加熱室１５などを有している。なお、基板供給室１１及び搬
送室１３には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されている。ま
た、各チャンバー（スパッタリング室１０ａ、ロードロック室１２ａなど）を仕切るため
のゲートバルブ１６が設けられている。スパッタリング室１０ａ、スパッタリング室１０
ｂ、スパッタリング室１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分をほと
んど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御するこ
とが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下
の乾燥窒素雰囲気とする。
また、スパッタリング室１０ａ、スパッタリング室１０ｂ、及びスパッタリング室１０ｃ
は、ターゲット交換、防着板などの交換時に、チャンバーを大気開放することがある。ス
パッタリング室を大気開放したあとは、チャンバー内の水素及び水分は、ほとんど含まな
い雰囲気とすることが好ましい。例えば、チャンバー大気開放後、チャンバーをベーキン
グし、チャンバー内に付着した水素、及び水分を取り除く作業や、ターゲット表面、また
は、防着板に付着した水素、水分を取り除くためにプレスパッタリング作業を行うことで
、酸化物半導体膜中への不純物の混入を徹底的に排除することができる。
また、スパッタリング室１０ａ、スパッタリング室１０ｂ、及びスパッタリング室１０ｃ
は、クライオポンプ、ターボ分子ポンプにコールドトラップを取り付けたポンプなどを用
いて、排気経路からのガスの逆流を防ぐ構造とすればよい。排気経路からのガスの混入は
、酸化物半導体膜中の不純物濃度が上昇してしまうため、徹底的に排除する必要がある。
図５の製造装置を用いた作製工程の手順の一例としては、まず、カセットポート１４より
、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５
で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室１３を経て
スパッタリング室１０ｃに被処理基板を移動させ、スパッタリング室１０ｃ内で絶縁膜３
０１を成膜する。そして、大気に触れることなく、搬送室１３を経てスパッタリング室１
０ａに被処理基板を移動させ、スパッタリング室１０ａ内で膜厚５ｎｍの第１の酸化物半
導体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に
被処理基板を移動させ、第１の加熱処理を行い、第１の酸化物半導体膜３０８ａを形成す
る。そして、大気に触れることなく、搬送室１３を経てスパッタリング室１０ｂに被処理
基板を移動させ、スパッタリング室１０ｂ内で膜厚１０ｎｍよりも厚い第２の酸化物半導
体膜を成膜する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１５に被
処理基板を移動させ、第２の加熱処理を行い、第２の酸化物半導体膜３０８ｂを形成する
。その後、搬送室１３、アンロードロック室１２ｂ、基板供給室１１を経てカセットポー
ト１４へ被処理基板を移動させる。
このように、図５の製造装置を用いることによって絶縁膜３０１形成から第２の加熱処理
まで大気に触れることなく、作製プロセスを進めることができる。
また、図５の製造装置は、スパッタリング室のスパッタリングターゲットを変更すること
で、異なる構成の大気に触れることのないプロセスを実現できる。例えば、予め絶縁膜３
０１を形成した基板をカセットポート１４に設置し、第１の酸化物半導体膜の成膜から第
２の加熱処理を行う工程までを大気に触れずに進めて、酸化物半導体膜３０８を形成し、
その後、大気に触れることなく、スパッタリング室１０ｃ内で金属ターゲットを用いてソ
ース電極およびドレイン電極を形成するための導電膜を酸化物半導体膜３０８に成膜する
こともできる。
このように、図５に示す枚葉式マルチチャンバー装置を用いて、絶縁膜３０１、第１の酸
化物半導体膜３０８ａ、及び第２の酸化物半導体膜３０８ｂの成膜を連続的に行うことが
できる。
なお、図では、第１の酸化物半導体膜３０８ａと第２の酸化物半導体膜３０８ｂの界面を
点線で示し、酸化物半導体膜３０８としているが、明確な界面が存在しているのではなく
、あくまでも分かりやすく説明するために図示している。
また、酸化物半導体膜３０８は、成膜プロセス、加熱処理等により酸化物半導体膜３０８
内より徹底的に水、水素、水酸基、水素化物などが除去された高純度化された酸化物半導
体膜である。その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下で
ある。
また、酸化物半導体膜３０８は、Ｎ型の不純物となるリン（Ｐ）、ボロン（Ｂ）、Ｎ（窒
素）の不純物を足し合わせた不純物濃度は、好ましくは、５×１０１９ａｔｏｍｓ／ｃｍ
３以下、更に好ましくは、５×１０１８ａｔｏｍｓ／ｃｍ３以下である。また、Ｎ型の不
純物となるリン（Ｐ）、ボロン（Ｂ）、Ｎ（窒素）のいずれか一つの不純物が、好ましく
は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以下、更に好ましくは、１．０×１０１８ａｔ
ｏｍｓ／ｃｍ３以下である。
このように、Ｎ型となりえる不純物を酸化物半導体膜３０８より徹底的に排除することに
より、酸化物半導体膜３０８をＩ型（真性）にすることができる。
次いで、酸化物半導体膜３０８を加工して島状の酸化物半導体膜３０９を形成する（図４
（Ｃ）参照）。酸化物半導体膜３０８の加工は、所望の形状のマスクを酸化物半導体膜３
０８上に形成した後、当該酸化物半導体膜３０８をエッチングすることによって行うこと
ができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができ
る。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体膜３０８のエッチングは、ドライエッチングでもウェットエッチング
でもよい。もちろん、これらを組み合わせて用いてもよい。
次いで、島状の酸化物半導体膜３０９上に、ソース電極、及びドレイン電極（これと同じ
層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、
ソース電極３０４ａ、及びドレイン電極３０４ｂを形成する（図４（Ｃ）参照）。ソース
電極３０４ａ、及びドレイン電極３０４ｂは、スパッタリング法等により、モリブデン、
チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属
材料又はこれらを含む合金材料を用いて、単層で又は積層して形成することができる。
次いで、酸化物半導体膜３０９の一部と接し、且つ、ソース電極３０４ａ、及びドレイン
電極３０４ｂを覆うゲート絶縁膜３０２を形成する（図４（Ｄ）参照）。ゲート絶縁膜３
０２は、プラズマＣＶＤ法又はスパッタリング法等を用いた酸化物絶縁膜であり、酸化シ
リコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウム、酸化
窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用
いて単層で又は積層して形成する。ゲート絶縁膜３０２の膜厚は、１０ｎｍ以上２００ｎ
ｍ以下である。
本実施の形態では、ゲート絶縁膜３０２として、スパッタリング法を用いて１００ｎｍの
酸化シリコン膜を用いる。そして、ゲート絶縁膜３０２の形成後に第３の加熱処理を行う
。第３の加熱処理によって、ゲート絶縁膜３０２から酸化物半導体膜３０９への酸素供給
が行われる。第３の加熱処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰
囲気下で、２００℃以上４００℃以下、好ましくは２５０℃以上３２０℃以下とする。ま
た、第３の加熱処理の加熱時間は１分以上２４時間以下とする。なお、第３の加熱処理の
加熱温度を３２０℃より高くするとトランジスタのオン特性の低下が生じる可能性がある
。
次いで、ゲート絶縁膜３０２上に導電膜を形成した後、フォトリソグラフィ工程、及びエ
ッチング工程によりゲート電極３１２を形成する（図４（Ｅ）参照）。ゲート電極３１２
は、ゲート絶縁膜３０２を介して酸化物半導体膜３０９の一部と重なる。ゲート電極３１
２は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アル
ミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを含む合金材料を用いて
、単層で又は積層して形成することができる。
次いで、ゲート電極３１２およびゲート絶縁膜３０２を覆う絶縁膜３１０ａ、及び絶縁膜
３１０ｂを形成する（図４（Ｅ）参照）。
絶縁膜３１０ａ、及び絶縁膜３１０ｂは、酸化シリコン、窒化シリコン、酸化ガリウム、
酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化
アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて単層で又は積層し
て形成することができる。本実施の形態では、絶縁膜３１０ａとしてスパッタリング法で
得られる３００ｎｍの酸化シリコン膜を用い、窒素雰囲気下で２５０℃、１時間の加熱処
理を行う。その後、水分の侵入防止や、アルカリ金属の侵入防止のため、絶縁膜３１０ｂ
としてスパッタリング法で得られる窒化シリコン膜を形成する。ＬｉやＮａなどのアルカ
リ金属は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体膜３０９
中に５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは、１×１０１６ａｔｏｍｓ／ｃｍ
３以下、の濃度とする。なお、本実施の形態では絶縁膜３１０ａ、及び絶縁膜３１０ｂの
２層構造とする例を示したが、単層構造としてもよい。
以上の工程でトップゲート型のトランジスタ３２０が形成される。
図４（Ｅ）に示すトランジスタ３２０において、第１の酸化物半導体膜３０８ａ、または
第２の酸化物半導体膜３０８ｂは、少なくとも一部がｃ軸配向した結晶領域を有している
。ｃ軸配向した結晶領域を含むことにより、全体が非晶質構造の酸化物半導体膜と比較し
て良好な結晶性を有するので、酸素欠損やダングリングボンド、あるいはダングリングボ
ンドなどに結合する水素、ボロン、窒素、リンなどの不純物が低減されている。
したがって、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半
導体膜において、ｃ軸配向した結晶領域を含む酸化物半導体膜は、電気的に安定な構造を
有することができる。
以上、本実施の形態に示す構成などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態２に示したトップゲート構造のトランジスタ３２０と
異なる構成のトランジスタについて図６を用いて説明する。また、先の実施の形態２に示
したトランジスタ３２０と同様の構成については、同様の符号を用い、その繰り返しの説
明は省略する。
図６（Ａ）乃至図６（Ｃ）に示すトランジスタは、実施の形態１に示すインジウム、ガリ
ウム、及び亜鉛を含み、且つｃ軸配向した結晶領域を有する酸化物半導体膜を、チャネル
形成領域に用いることで高い信頼性を有するトランジスタを実現することができる。
図６（Ａ）に示すトランジスタ３３０は、基板３００上に設けられた絶縁膜３０１と、絶
縁膜３０１上に設けられたソース電極３０４ａ、及びドレイン電極３０４ｂと、ソース電
極３０４ａ、及びドレイン電極３０４ｂの上面及び側面と接するように設けられた酸化物
半導体膜３０９と、酸化物半導体膜３０９上に設けられたゲート絶縁膜３０２と、酸化物
半導体膜３０９と重畳してゲート絶縁膜３０２上に設けられたゲート電極３１２と、ゲー
ト電極３１２上に設けられた絶縁膜３１０ａとを有する。つまり、トランジスタ３３０は
、酸化物半導体膜３０９がソース電極３０４ａ、及びドレイン電極３０４ｂの上面及び側
面と接するように設けられている点において、トランジスタ３２０と異なる。
図６（Ｂ）に示すトランジスタ３４０は、基板３００上に設けられた絶縁膜３０１と、絶
縁膜３０１上に設けられたゲート電極３１２と、ゲート電極３１２上に設けられたゲート
絶縁膜３０２と、ゲート絶縁膜３０２上に設けられた酸化物半導体膜３０９と、酸化物半
導体膜３０９の上面及び側面と接するように設けられたソース電極３０４ａ、及びドレイ
ン電極３０４ｂと、酸化物半導体膜３０９上に設けられた絶縁膜３１０ａとを有する。つ
まり、トランジスタ３４０は、ゲート電極３１２とゲート絶縁膜３０２が酸化物半導体膜
３０９の下に設けられた、ボトムゲート構造である点において、トランジスタ３２０と異
なる。
また、図６（Ｃ）に示すトランジスタ３５０は、基板３００上に設けられた絶縁膜３０１
と、絶縁膜３０１上に設けられたゲート電極３１２と、ゲート電極３１２上に設けられた
ゲート絶縁膜３０２と、ゲート絶縁膜３０２上に設けられたソース電極３０４ａ及びドレ
イン電極３０４ｂと、ソース電極３０４ａ及びドレイン電極３０４ｂの上面及び側面と接
するように設けられた酸化物半導体膜３０９と、酸化物半導体膜３０９上に設けられた絶
縁膜３１０ａとを有する。つまり、トランジスタ３５０は、ゲート電極３１２とゲート絶
縁膜３０２が酸化物半導体膜３０９の下に設けられた、ボトムゲート構造である点におい
て、トランジスタ３３０と異なる。
なお、図６（Ａ）乃至図６（Ｃ）に示すトランジスタ３３０、トランジスタ３４０、及び
トランジスタ３５０において、酸化物半導体膜３０９の少なくとも一部がｃ軸配向した結
晶領域を有している。ｃ軸配向した結晶領域を含むことにより、全体が非晶質構造の酸化
物半導体膜と比較して良好な結晶性を有するので、酸素欠損やダングリングボンド、ある
いはダングリングボンドなどに結合する水素、ボロン、窒素、リンなどの不純物が低減さ
れている。
したがって、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半
導体膜において、ｃ軸配向した結晶領域を含む酸化物半導体膜は、電気的に安定な構造を
有することができる。
このように、本発明の酸化物半導体膜は、さまざまな構造のトランジスタに適用すること
ができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置するトラン
ジスタ有する表示装置について図７を用いて以下に説明する。
画素部に配置するトランジスタは、実施の形態２、または実施の形態３に示したトランジ
スタを用いる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回
路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部のトラン
ジスタと同一基板上に形成する。このように、画素部や駆動回路に先の実施の形態２、ま
たは実施の形態３に示すトランジスタを用いることにより、信頼性の高い表示装置を提供
することができる。
アクティブマトリクス型表示装置のブロック図の一例を図７（Ａ）に示す。表示装置の基
板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路５
０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動回
路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第２
の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領域
には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の
基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部
を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図７（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線駆
動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設け
る駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５０
０外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える
。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、
信頼性の向上、又は歩留まりの向上を図ることができる。
また、画素部の回路構成の一例を図７（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素構造を示す。
この画素構造は、一つの画素に複数の画素電極層が有り、それぞれの画素電極層にトラン
ジスタが接続されている。各トランジスタは、異なるゲート信号で駆動されるように構成
されている。すなわち、マルチドメイン設計された画素において、個々の画素電極層に印
加する信号を、独立して制御する構成を有している。
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３は、
異なるゲート信号を与えることができるように分離されている。一方、データ線として機
能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジスタ５
１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は先の実施の形
態に示すトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パ
ネルを提供することができる。
トランジスタ５１６と接続する第１の画素電極層と、トランジスタ５１７と接続する第２
の画素電極層の形状は異なっており、スリットによって分離されている。Ｖ字型に広がる
第１の画素電極層の外側を囲むように第２の画素電極層が形成されている。第１の画素電
極層と第２の画素電極層に印加する電圧のタイミングを、トランジスタ５１６及びトラン
ジスタ５１７により異ならせることで、液晶の配向を制御している。トランジスタ５１６
はゲート配線５１２と接続し、トランジスタ５１７はゲート配線５１３と接続している。
ゲート配線５１２とゲート配線５１３は異なるゲート信号を与えることで、トランジスタ
５１６とトランジスタ５１７の動作タイミングを異ならせることができる。
また、容量配線５１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と接続する容量電極とで保持容量を形成する。
第１の画素電極層と液晶層と対向電極層が重なり合うことで、第１の液晶素子５１８が形
成されている。また、第２の画素電極層と液晶層と対向電極層が重なり合うことで、第２
の液晶素子５１９が形成されている。また、一画素に第１の液晶素子５１８と第２の液晶
素子５１９が設けられたマルチドメイン構造である。
なお、図７（Ｂ）に示す画素構成は、これに限定されない。例えば、図７（Ｂ）に示す画
素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを
追加してもよい。
また、図７（Ｂ）に示す画素構成と異なる回路構成の一例を図７（Ｃ）に示す。ここでは
、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
有機ＥＬ素子を駆動可能な画素の構成及び画素の動作について説明する。ここでは本発明
の酸化物半導体膜をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光素
子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲー
ト電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方
）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆
動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２は
、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線５
２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている。
発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板上
に形成される共通電位線に接続される。
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態２、ま
たは実施の形態３に示すトランジスタを適宜用いることができる。これにより、信頼性の
高い有機ＥＬ素子を用いた表示パネルを提供することができる。
なお、発光素子５２４の第２電極（共通電極５２８）には低電源電位が設定されている。
なお、低電源電位とは、電源線５２７に設定される高電源電位を基準にして低電源電位＜
高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定され
ていても良い。この高電源電位と低電源電位との電位差を発光素子５２４に印加して、発
光素子５２４に電流を流して発光素子５２４を発光させるため、高電源電位と低電源電位
との電位差が発光素子５２４の順方向しきい値電圧以上となるようにそれぞれの電位を設
定する。
なお、容量素子５２３は、駆動用トランジスタ５２２のゲート容量を代用して省略するこ
とも可能である。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域
とゲート電極層との間で容量が形成されていてもよい。
ここで、アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光
素子５２４の順方向電圧 ＋ 駆動用トランジスタ５２２のＶｔｈ以上の電圧をかける。
発光素子５２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくと
も順方向しきい値電圧を含む。なお、駆動用トランジスタ５２２が飽和領域で動作するよ
うなビデオ信号を入力することで、発光素子５２４に電流を流すことができる。駆動用ト
ランジスタ５２２を飽和領域で動作させるため、電源線５２７の電位は、駆動用トランジ
スタ５２２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
５２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図７（Ｃ）に示す画素構成は、これに限定されない。例えば、図７（Ｃ）に示す画
素に新たにスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追
加してもよい。
このように、画素部や駆動回路に先の実施の形態２、または実施の形態３に示すトランジ
スタを用いており、当該トランジスタのチャネル形成領域に用いる酸化物半導体膜の少な
くとも一部がｃ軸配向した結晶領域を有しており、高い信頼性を有するトランジスタであ
る。従って、信頼性の高い表示装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態４で説明した表示装置を具備する電子機器の例について説
明する。
図８（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１００３
ａ、表示部１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルと
なっており、表示部１００３ｂに表示されるキーボードボタン１００４に触れることで画
面操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして
構成してもよい。先の実施の形態２、または実施の形態３で示したトランジスタをスイッ
チング素子として液晶パネルや有機発光パネルを作製して表示部１００３ａ、表示部１０
０３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
図８（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）
を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示
した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制
御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イ
ヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図８（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよ
い。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードす
る構成とすることも可能である。
図８（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装
着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット
１０２５等が設けられている。先の実施の形態２、または実施の形態３で示したトランジ
スタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に
適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図８（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持た
せ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリー
での会話も可能である。
図８（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成され
ている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン
１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子１
０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セル
１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３
１内部に内蔵されている。先の実施の形態２、または実施の形態３で示したトランジスタ
を表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる
。
また、表示パネル１０３２はタッチパネルを備えており、図８（Ｃ）には映像表示されて
いる複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも先の実施の形態２、
または実施の形態３に示したトランジスタの酸化物半導体膜の膜厚を２μｍ以上５０μｍ
以下とすることで形成することができる。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能であ
る。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図
８（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図８（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐
体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示す
ることが可能である。また、ここでは、ＣＰＵを内蔵したスタンド１０５５により筐体１
０５１を支持した構成を示している。先の実施の形態２、または実施の形態３で示したト
ランジスタを表示部１０５３に適用することにより、信頼性の高いテレビジョン装置１０
５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
本実施例においては、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜において
、酸化物半導体膜の成膜条件を変更することで、全体が非晶質構造の酸化物半導体膜（ａ
ｍｏ−ＯＳ、試料１）と、開示する発明の一態様であるｃ軸に配向した結晶領域を有した
酸化物半導体膜（ＣＡＡＣ−ＯＳ、試料２及び試料３）を作製し、酸化物半導体膜中の酸
素欠損について評価を行った。各試料の詳細は以下の通りである。
（試料１）
石英基板上にスパッタリング法にてＩＧＺＯ膜を１００ｎｍ形成した。その後ＩＧＺＯ
膜を４５０℃×１時間、Ｎ２雰囲気（Ｎ２＝１００％）にて熱処理を行った。その後、該
ＩＧＺＯ膜上にプラズマＣＶＤ法にてＳｉＯＮ膜を４００ｎｍ形成した。なお、ＩＧＺＯ
膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用い、Ａｒ／
Ｏ２＝９０／１０ｓｃｃｍ（Ｏ２ガス流量比１０％）、成膜圧力＝０．６Ｐａ、成膜電力
＝５ｋｗ（ＤＣ）、基板温度＝１７０℃の条件とした。また、ＳｉＯＮ膜の成膜条件は、
ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、成膜圧力＝２００Ｐａ、成膜電力＝１５０
Ｗ（ＲＦ）、基板温度＝２２０℃の条件とした。
（試料２）
石英基板上にスパッタリング法にてＩＧＺＯ膜を１００ｎｍ形成した。その後ＩＧＺＯ
膜を４５０℃×１時間、Ｎ２雰囲気（Ｎ２＝１００％）にて熱処理を行った。その後、該
ＩＧＺＯ膜上にプラズマＣＶＤ法にてＳｉＯＮ膜を４００ｎｍ形成した。なお、ＩＧＺＯ
膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用い、Ａｒ／
Ｏ２＝５０／５０ｓｃｃｍ（Ｏ２ガス流量比５０％）、成膜圧力＝０．６Ｐａ、成膜電力
＝５ｋｗ（ＤＣ）、基板温度＝１７０℃の条件とした。また、ＳｉＯＮ膜の成膜条件は、
試料１と同じ条件とした。
（試料３）
石英基板上にスパッタリング法にてＩＧＺＯ膜を１００ｎｍ形成した。その後ＩＧＺＯ
膜を４５０℃×１時間、Ｎ２雰囲気（Ｎ２＝１００％）にて熱処理を行った。その後、該
ＩＧＺＯ膜上にプラズマＣＶＤ法にてＳｉＯＮ膜を４００ｎｍ形成した。なお、ＩＧＺＯ
膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用い、Ａｒ／
Ｏ２＝０／１００ｓｃｃｍ（Ｏ２ガス流量比１００％）、成膜圧力＝０．６Ｐａ、成膜電
力＝２ｋｗ（ＤＣ）、基板温度＝１７０℃の条件とした。また、ＳｉＯＮ膜の成膜条件は
、試料１及び試料２と同じ条件とした。
上記、試料１乃至試料３に対して、ＳｉＯＮ成膜後、３００℃×１時間、Ｎ２雰囲気（
Ｎ２＝１００％）にて熱処理後、及び３００℃×１時間、Ｎ２＋Ｏ２雰囲気（Ｎ２＝８０
％、Ｏ２＝２０％）にて熱処理後に、それぞれ酸化物半導体膜中の酸素欠損の評価を行っ
た。
なお、酸化物半導体膜中の酸素欠損は、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ
Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）によって評価できる。
試料１乃至試料３におけるスピン密度の結果を図９及び図１０に示す。なお、スピン密
度の測定条件は、温度２５℃、μ波パワー２０ｍＷ、９．２ＧＨｚ、磁場の向きは膜面に
平行、検出下限１．０×１０１７ｓｐｉｎｓ／ｃｍ３とした。
図９（Ａ）は試料１におけるスピン密度の結果を、図９（Ｂ）は試料２におけるスピン
密度の結果を、図９（Ｃ）は試料３におけるスピン密度の結果を、それぞれ示す。また、
図９（Ａ）、図９（Ｂ）、及び図９（Ｃ）において、上段がＳｉＯＮ成膜後、中段が３０
０℃×１時間、Ｎ２雰囲気（Ｎ２＝１００％）にて熱処理後、下段が３００℃×１時間、
Ｎ２＋Ｏ２雰囲気（Ｎ２＝８０％、Ｏ２＝２０％）にて熱処理後のスピン密度の結果を表
す。なお、図９において、横軸がｇ−ｆａｃｔｏｒ（ｇ値ともいう）を表し、縦軸が強度
を表す。
図１０は、図９（Ａ）、図９（Ｂ）、及び図９（Ｃ）に示したスピン密度の結果を棒グ
ラフにした図である。
図９及び図１０より、ＳｉＯＮ成膜後において、試料１は２．３×１０１８ｓｐｉｎｓ
／ｃｍ３のスピン密度であり、試料２は２．１×１０１８ｓｐｉｎｓ／ｃｍ３のスピン密
度であり、試料３は８．９×１０１７ｓｐｉｎｓ／ｃｍ３のスピン密度であった。また、
３００℃×１時間、Ｎ２雰囲気にて熱処理後において、試料１は２．４×１０１８ｓｐｉ
ｎｓ／ｃｍ３のスピン密度であり、試料２及び試料３は検出下限以下であった。また、３
００℃×１時間、Ｎ２＋Ｏ２雰囲気にて熱処理後において、試料１は１．７×１０１８ｓ
ｐｉｎｓ／ｃｍ３のスピン密度であり、試料２及び試料３は検出下限以下であった。
これらの結果より、全体が非晶質構造の酸化物半導体膜（ａｍｏ−ＯＳ、試料１）と、
開示する発明の一態様であるｃ軸に配向した結晶領域を有した酸化物半導体膜（ＣＡＡＣ
−ＯＳ、試料２及び試料３）では、膜中の酸素欠損が異なる結果が示された。また、試料
１においては、ＳｉＯＮ成膜後に３００℃×１時間、Ｎ２＋Ｏ２雰囲気にて熱処理を行っ
た条件については、スピン密度の低下、すなわち酸化物半導体膜中の酸素欠損がＳｉＯＮ
膜中、または熱処理雰囲気中の酸素により一部補填される様子が確認されるが、完全に酸
化物半導体膜中の酸素欠損を補填することが出来ていない。一方、試料２及び試料３にお
いては、ＳｉＯＮ成膜後に熱処理を行うことにより、スピン密度が低下し検出下限以下、
すなわち酸化物半導体膜中の酸素欠損がＳｉＯＮ膜中、または熱処理雰囲気中の酸素によ
り酸化物半導体膜中の酸素欠損が補填された結果が確認された。
したがって、開示する発明の一態様であるｃ軸に配向した結晶領域を有した酸化物半導
体膜（ＣＡＡＣ−ＯＳ）は、ＥＳＲによって、酸素欠損に起因する信号を有さない酸化物
半導体膜と言い換えることができる。
１０ａ スパッタリング室
１０ｂ スパッタリング室
１０ｃ スパッタリング室
１１ 基板供給室
１２ａ ロードロック室
１２ｂ アンロードロック室
１３ 搬送室
１４ カセットポート
１５ 基板加熱室
１６ ゲートバルブ
１００ 基板
１０１ 酸化物半導体膜
１０２ 結晶領域
１５０ 領域
３００ 基板
３０１ 絶縁膜
３０２ ゲート絶縁膜
３０４ａ ソース電極
３０４ｂ ドレイン電極
３０８ 酸化物半導体膜
３０８ａ 酸化物半導体膜
３０８ｂ 酸化物半導体膜
３０９ 酸化物半導体膜
３１０ａ 絶縁膜
３１０ｂ 絶縁膜
３１２ ゲート電極
３２０ トランジスタ
３３０ トランジスタ
３４０ トランジスタ
３５０ トランジスタ
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
１００１ 本体
１００２ 筐体
１００３ａ 表示部
１００３ｂ 表示部
１００４ キーボードボタン
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ

Claims (4)

  1. ソース電極と、ドレイン電極と、前記ソース電極と前記ドレイン電極との間の酸化物半導体膜と、前記酸化物半導体膜と重なる領域を有するゲート電極と、を有し、
    前記酸化物半導体膜は、第１の領域と、前記第１の領域上の第２の領域と、を有し、
    前記第１の領域および前記第２の領域は、インジウム、ガリウム及び亜鉛を有し、
    前記第２の領域の組成は、前記第１の領域の組成とは異なり、
    前記第２の領域の結晶性は、前記第１の領域の結晶性よりも高い、半導体装置。
  2. 請求項１において、
    前記第２の領域は、ｃ軸配向した結晶領域である、半導体装置。
  3. 請求項１または２において、
    前記ゲート電極は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムを有する半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記ソース電極及び前記ドレイン電極は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、またはスカンジウムを有する半導体装置。
JP2020182246A 2011-04-13 2020-10-30 半導体装置 Withdrawn JP2021010037A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022094183A JP7332759B2 (ja) 2011-04-13 2022-06-10 半導体装置
JP2023130614A JP7413597B2 (ja) 2011-04-13 2023-08-10 半導体装置
JP2023220304A JP7506819B2 (ja) 2011-04-13 2023-12-27 液晶表示装置
JP2024096396A JP2024111067A (ja) 2011-04-13 2024-06-14 酸化物半導体膜

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011089349 2011-04-13
JP2011089349 2011-04-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019123689A Division JP6788708B2 (ja) 2011-04-13 2019-07-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022094183A Division JP7332759B2 (ja) 2011-04-13 2022-06-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2021010037A true JP2021010037A (ja) 2021-01-28

Family

ID=46993385

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012090167A Active JP6050020B2 (ja) 2011-04-13 2012-04-11 酸化物半導体膜、及び半導体装置
JP2016227674A Active JP6356203B2 (ja) 2011-04-13 2016-11-24 酸化物半導体膜
JP2018112397A Expired - Fee Related JP6552682B2 (ja) 2011-04-13 2018-06-13 半導体装置
JP2019123689A Active JP6788708B2 (ja) 2011-04-13 2019-07-02 半導体装置
JP2020182246A Withdrawn JP2021010037A (ja) 2011-04-13 2020-10-30 半導体装置
JP2022094183A Active JP7332759B2 (ja) 2011-04-13 2022-06-10 半導体装置
JP2023130614A Active JP7413597B2 (ja) 2011-04-13 2023-08-10 半導体装置
JP2023220304A Active JP7506819B2 (ja) 2011-04-13 2023-12-27 液晶表示装置
JP2024096396A Pending JP2024111067A (ja) 2011-04-13 2024-06-14 酸化物半導体膜

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2012090167A Active JP6050020B2 (ja) 2011-04-13 2012-04-11 酸化物半導体膜、及び半導体装置
JP2016227674A Active JP6356203B2 (ja) 2011-04-13 2016-11-24 酸化物半導体膜
JP2018112397A Expired - Fee Related JP6552682B2 (ja) 2011-04-13 2018-06-13 半導体装置
JP2019123689A Active JP6788708B2 (ja) 2011-04-13 2019-07-02 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2022094183A Active JP7332759B2 (ja) 2011-04-13 2022-06-10 半導体装置
JP2023130614A Active JP7413597B2 (ja) 2011-04-13 2023-08-10 半導体装置
JP2023220304A Active JP7506819B2 (ja) 2011-04-13 2023-12-27 液晶表示装置
JP2024096396A Pending JP2024111067A (ja) 2011-04-13 2024-06-14 酸化物半導体膜

Country Status (5)

Country Link
US (6) US9478668B2 (ja)
JP (9) JP6050020B2 (ja)
KR (7) KR20120117005A (ja)
CN (2) CN102738206B (ja)
TW (2) TWI538886B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102495290B1 (ko) 2012-12-28 2023-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
TWI567047B (zh) * 2014-02-12 2017-01-21 三菱綜合材料股份有限公司 銅／陶瓷接合體及電源模組用基板
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
WO2015136427A1 (ja) * 2014-03-14 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
WO2015163255A1 (ja) * 2014-04-25 2015-10-29 シャープ株式会社 液晶表示装置
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10256346B2 (en) * 2014-10-08 2019-04-09 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device where a plurality of layers including a semiconductor layer made of an oxide semiconductor are stacked to form a thin film transistor
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6647846B2 (ja) * 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
CN107207252B (zh) * 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
CN105355663B (zh) * 2015-11-30 2018-05-15 武汉大学 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10942408B2 (en) * 2016-04-01 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor, semiconductor device using the composite oxide semiconductor, and display device including the semiconductor device
KR102358829B1 (ko) 2016-05-19 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
CN109075209B (zh) 2016-05-20 2022-05-27 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
KR102081150B1 (ko) 2019-11-07 2020-02-25 주식회사 한국피앤피 회전식 스위칭 손잡이를 이용한 화장용 진동퍼프
WO2024154180A1 (ja) * 2023-01-16 2024-07-25 シャープディスプレイテクノロジー株式会社 薄膜トランジスタ、表示装置および表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH0823101A (ja) 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN1756857B (zh) * 2003-03-04 2010-09-29 日矿金属株式会社 溅射靶、光信息记录介质用薄膜及其制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981282B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8822263B2 (en) 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
JP5392708B2 (ja) 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587591B2 (ja) 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
WO2010103935A1 (en) 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105810752B (zh) * 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US7829376B1 (en) * 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2011086923A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2011091375A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置

Also Published As

Publication number Publication date
JP6788708B2 (ja) 2020-11-25
JP2022111351A (ja) 2022-07-29
CN102738206A (zh) 2012-10-17
US20180175207A1 (en) 2018-06-21
JP6050020B2 (ja) 2016-12-21
TWI640475B (zh) 2018-11-11
JP2019161244A (ja) 2019-09-19
JP2012231133A (ja) 2012-11-22
CN106057865B (zh) 2020-01-21
KR20230028348A (ko) 2023-02-28
KR20120117005A (ko) 2012-10-23
US20240079499A1 (en) 2024-03-07
CN102738206B (zh) 2016-09-14
US20160308068A1 (en) 2016-10-20
KR20210134560A (ko) 2021-11-10
TW201625487A (zh) 2016-07-16
JP2018157223A (ja) 2018-10-04
US9893201B2 (en) 2018-02-13
JP2023138783A (ja) 2023-10-02
KR20220075204A (ko) 2022-06-07
CN106057865A (zh) 2016-10-26
KR102549788B1 (ko) 2023-06-30
KR20230098765A (ko) 2023-07-04
US9478668B2 (en) 2016-10-25
JP7413597B2 (ja) 2024-01-15
KR102322732B1 (ko) 2021-11-08
JP2017046005A (ja) 2017-03-02
US20200259019A1 (en) 2020-08-13
TW201249752A (en) 2012-12-16
US10644164B2 (en) 2020-05-05
KR20190096905A (ko) 2019-08-20
TWI538886B (zh) 2016-06-21
JP6356203B2 (ja) 2018-07-11
JP6552682B2 (ja) 2019-07-31
US11799033B2 (en) 2023-10-24
KR102607094B1 (ko) 2023-11-29
KR102501951B1 (ko) 2023-02-23
US20210249538A1 (en) 2021-08-12
JP7332759B2 (ja) 2023-08-23
US20120261657A1 (en) 2012-10-18
JP7506819B2 (ja) 2024-06-26
US10998449B2 (en) 2021-05-04
JP2024026552A (ja) 2024-02-28
JP2024111067A (ja) 2024-08-16
KR20230162917A (ko) 2023-11-29
KR102402337B1 (ko) 2022-05-30

Similar Documents

Publication Publication Date Title
JP6788708B2 (ja) 半導体装置
JP6009747B2 (ja) 半導体装置
JP5886491B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220315

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220613