TWI538886B - 氧化物半導體膜及半導體裝置 - Google Patents

氧化物半導體膜及半導體裝置 Download PDF

Info

Publication number
TWI538886B
TWI538886B TW101112466A TW101112466A TWI538886B TW I538886 B TWI538886 B TW I538886B TW 101112466 A TW101112466 A TW 101112466A TW 101112466 A TW101112466 A TW 101112466A TW I538886 B TWI538886 B TW I538886B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
atoms
Prior art date
Application number
TW101112466A
Other languages
English (en)
Other versions
TW201249752A (en
Inventor
高橋正弘
秋元健吾
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201249752A publication Critical patent/TW201249752A/zh
Application granted granted Critical
Publication of TWI538886B publication Critical patent/TWI538886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

氧化物半導體膜及半導體裝置
本發明係關於一種氧化物半導體膜及使用該氧化物半導體膜的半導體裝置。
注意，在本說明書中半導體裝置是指能夠利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
以液晶顯示裝置為代表的形成在玻璃基板等上的電晶體由非晶矽、多晶矽等構成。使用非晶矽的電晶體可以容易地對應玻璃基板的大面積化。但是，使用非晶矽的電晶體具有場效應遷移率低的缺點。此外，使用多晶矽的電晶體雖然場效應遷移率高，但是具有不適於玻璃基板的大面積化的缺點。
與具有上述缺點的使用矽的電晶體相比，將使用氧化物半導體製造的電晶體用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1公開一種技術，其中作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶氧化物製造電晶體。此外，專利文獻2公開一種技術，其中製造如上同樣的電晶體，並將該電晶體用於顯示裝置的像素的切換元件等。
另外，對於用於這種電晶體的氧化物半導體，已有如下說明：“氧化物半導體對雜質是不敏感的，即使在氧化 物半導體膜中包含大量金屬雜質也沒有問題，因此，也可以使用包含大量如鈉等鹼金屬的廉價的鈉鈣玻璃”(參照非專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2006-165528號公報
[非專利文獻1]神谷、野村、細野“非晶氧化物半導體的物性及裝置開發的現狀”、日本固體物理、2009年9月號、第44卷、第621-633頁
但是，當氧化物半導體膜一直處於非晶狀態時，在氧化物半導體膜中容易產生氧缺陷、懸空鍵(dangling bond)，由於單獨的氧缺陷、懸空鍵或其與氫等的結合會導致膜中產生載子。因此，有氧化物半導體膜的導電率等電特性發生變化的憂慮。另外，對使用氧化物半導體膜的電晶體而言也會成為電特性變化的主要原因，由此半導體裝置的可靠性被降低。
鑒於上述問題，本發明的目的之一是提供一種電特性穩定的氧化物半導體膜。另外，本發明的目的之一是藉由使用該氧化物半導體膜，對半導體裝置賦予穩定的電特性，而提供一種可靠性高的半導體裝置。
所公開的發明的一個方式是一種氧化物半導體膜，該 氧化物半導體膜包含銦、鎵以及鋅且具有c軸配向的結晶區。另外，與膜整體為非晶結構的氧化物半導體膜相比，因為本發明的一個方式的氧化物半導體膜具有c軸配向的結晶區，所以是氧缺陷、懸空鍵或與懸空鍵等結合的氫、硼、氮以及磷等雜質被降低的高純度氧化物半導體膜。另外，藉由確定c軸配向的結晶區的組成與包括c軸配向的結晶區的半導體膜整體的組成，可以實現具有穩定的晶體結構的氧化物半導體膜。下面進行更詳細的說明。
所公開的發明的一個方式是一種氧化物半導體膜，該氧化物半導體膜包含銦(In)、鎵(Ga)以及鋅(Zn)，並且具有在平行於氧化物半導體膜的被形成面的法向向量的方向上一致的c軸配向的結晶區，c軸配向的結晶區的組成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m=1至3)表示，並且包括c軸配向的結晶區的整體的氧化物半導體膜的組成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m=1至3)表示。
所公開的發明的另一個方式是一種半導體裝置，該半導體裝置包括閘極電極；與閘極電極接觸的第一絕緣膜；與第一絕緣膜接觸的氧化物半導體膜；以及與氧化物半導體膜接觸的第二絕緣膜，其中，氧化物半導體膜包含銦(In)、鎵(Ga)以及鋅(Zn)並且具有在平行於氧化物半導體膜的被形成面的法向向量的方向上一致的c軸配向的結晶區，c軸配向的結晶區的組成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m=1至3)表示，並且包括c軸配向的結 晶區的整體的氧化物半導體膜的組成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m=1至3)表示。
在上述各結構中，較佳氧化物半導體膜中的硼(B)、磷(P)以及氮(N)濃度的合計為5×1019atoms/cm3以下，硼(B)、磷(P)以及氮(N)濃度中的任何一個優元素濃度為1×1019atoms/cm3以下，鋰(Li)濃度及鉀(K)濃度為5×1015atoms/cm3以下，鈉(Na)濃度為5×1016atoms/cm3以下。
本發明的一個方式所公開的包含銦、鎵以及鋅的氧化物半導體膜能夠具有穩定的電特性。藉由將這種包含銦、鎵以及鋅的氧化物半導體膜用於電晶體，可以實現電特性穩定且可靠性高的半導體裝置。
下面，將參照圖式詳細地說明本發明的實施方式。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在下面所說明的本發明的結構中，在不同的圖式之間共同使用同一元件符號來表示同一部分或具有同一功能的部分，而省略其重複說明。
注意，在本說明書所說明的各圖式中，各結構的尺寸 、層的厚度或者區域有時為了容易理解而放大表示。因此，不一定侷限於其尺度。
注意，在本說明書中為了避免部件的混淆而使用諸如“第一”、“第二”和“第三”的詞語，但是此類詞語並非用來限定數目。因此，例如，“第一”能夠適當地替換為“第二”、“第三”等而說明。
實施方式1
在本實施方式中，參照圖1A至圖3B說明包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜的結構。
根據本實施方式的包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜具有在平行於氧化物半導體膜的被形成面的法向向量的方向上一致的c軸配向的結晶區，該c軸配向的結晶區的組成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m=1至3)表示，並且包括c軸配向的結晶區的整體的氧化物半導體膜的組成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m=1至3)表示。
在此，圖1A和1B示出藉由透射電子顯微鏡(TEM：Transmission Electron Microscope)對實際製造的具有上述結構的氧化物半導體膜的剖面進行觀察的結果(剖面TEM影像)。
圖1A所示的剖面TEM影像的樣品是藉由如下方法製造的：在室溫下藉由濺射法使用包含銦(In)、鎵(Ga)以及鋅(Zn)的金屬氧化物靶材(In：Ga：Zn=1：1：1[原子比 ])在基板100上形成厚度為50nm的氧化物半導體膜101，然後在氧氛圍下以700℃進行1小時的熱處理。由圖1A所示的剖面TEM影像可知，在氧化物半導體膜101的上部具有結晶區102。另外，圖1B所示的剖面TEM影像是放大圖1A所示的結晶區102的圖。
由圖1A和1B所示的剖面TEM影像可知，在包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中觀察到多個在氧化物半導體膜101內原子配向為層狀的結晶區102。
接下來，當使用圖1B所示的剖面TEM影像計算出原子配向為層狀的晶面的間距時，算出在平行於被形成面的法向向量的方向上的晶面間距為0.288nm。另外，作為晶面的間距的算出方法使用FFTM(Fast Fourier Transform Mapping：多極快速傅裏葉變換)法。
在此，作為包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜的一個例子的In-Ga-Zn-O膜的晶體結構為InO層和GaO層或ZnO層在c軸方向上層疊為層狀的結構。作為其中之一，有組成為InGaO3(ZnO)且晶格常數為c=2.607nm的結構。圖2示出In-Ga-Zn-O膜的晶體結構的示意圖。在圖2中，白色圓點表示In，灰色圓點表示Ga或Zn，並且黑色圓點表示氧(O)。如圖2所示那樣，InO2層(圖式中的InO2 Layer)和GaZnO2層(圖式中的GaZnO2 Layer)為具有六角形的晶格的結合的層且在c軸方向上層疊。另外，c軸方向與a-b面垂直。
接下來，根據圖2所示的晶體結構進行模擬實驗。圖3A示出藉由模擬實驗而得到的示意圖。此外，圖3B示出對圖1B所示的結晶區102進一步進行放大了的結晶區102的剖面TEM影像。
在圖3A中，影像的濃淡與原子序數的平方成比例，白色圓點表示In，灰色圓點表示Ga或Zn。此外，在圖3B中，呈黑色層狀的區域表示InO層，位於黑色層狀之間的區域表示GaO層或ZnO層。
由此可知，圖3A所示的示意圖和圖3B所示的結晶區102的剖面TEM影像的原子排列的結構大致一致。就是說，圖1A、圖1B以及圖3B所示的結晶區102具有圖2所示的晶體結構。
另外，在c軸方向上的晶胞之一，即(001)晶面間距相當於c軸的晶格常數c=2.607nm。由此，(009)晶面間距相當於d=0.2897nm。就是說，圖1B所示的結晶區102的原子配向為層狀的晶面在平行於被形成面的法向向量的方向上的晶面間距為0.288nm，該數值與(009)晶面間距d=0.2897nm大致一致，因此，可知結晶區102具有InGaZnO4的晶體結構。就是說，結晶區102的組成為In：Ga：Zn=1：1：1[原子比]。
像這樣，由圖1A、圖1B以及圖3B所示的剖面TEM影像可知，結晶區102具有c軸配向並且在從垂直於a-b面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層 狀，並且在a-b面上a軸或b軸的方向不同(即，以c軸為中心旋轉)。在本說明書等中，氧化物半導體膜包括上述結晶區102，並且是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。
從廣義來講，CAAC-OS膜是指非單晶並包括如下相的材料，在該相中在從垂直於a-b面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC-OS膜不是單晶，但是也不只由非晶形成。另外，雖然CAAC-OS膜包括晶化部分(結晶部分)或者晶化區域(結晶區)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界或者一個結晶區與其他結晶區的邊界。
另外，也可以用氮取代構成CAAC-OS膜的氧的一部分。此外，構成CAAC-OS膜的每個結晶部分的c軸也可以在固定方向(例如，平行於CAAC-OS膜的被形成面的法向向量或表面的法向向量的方向)上一致。或者，構成CAAC-OS膜的每個結晶部分的a-b面的法向向量也可以朝向固定方向(例如，垂直於CAAC-OS膜的被形成面的法向向量或表面的法向向量的方向)。
作為上述CAAC-OS膜的例子，也可以舉出如下材料，在該材料中，c軸在平行於CAAC-OS膜的被形成面的 法向向量或表面的法向向量的方向上一致，並且在從垂直於a-b面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察該膜的剖面時確認到金屬原子的層狀排列或者金屬原子和氧原子(或氮原子)的層狀排列。
在此，考慮包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜的化學計量組成比。In及Ga都是三價元素，Zn是二價元素。例如，即使以Ga置換In，因為In及Ga都是三價元素，所以價電子數也不變。此外，可以在不改變晶體結構的狀態下減少Ga量而增加In量。
就是說，包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜的化學計量組成比表示為In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m=1至3)，並且即使In和Ga的組成比與所述化學計量組成比不同，也可以維持穩定的晶體結構。
還從圖3B所示的晶體結構可以確認到部分In與Ga置換。在結晶區102中的區域150中，連續的In(呈黑色層狀的區域)的晶體結構的連續性部分不同。此外，區域150的對比度與Ga或Zn的對比度酷似，當由Zn置換時價電子數發生變化，而不能維持原來的晶體結構，由此可以推測In被Ga置換。
接下來，表1表示對包括c軸配向的結晶區102的氧化物半導體膜101進行組成分析的結果。另外，組成分析是藉由電感耦合電漿質譜(Inductively Coupled Plasma-Mass Spectrometry：ICP-MS)進行的。此外，氧化物半導 體膜101中的各元素由原子%表示。此外，在假設構成氧化物半導體膜101的氧化物為具有理想組成的In2O3、Ga2O3以及ZnO的情況下，計算氧(O)含量。
在此，表2示出以In為基準時的表1所示的氧化物半導體膜101的組成。
由表2可知，包括c軸配向的結晶區102的氧化物半導體膜101的組成比大致為In：Ga：Zn=1：1：0.7[原子比]。因此，有時與以一般式InGaO3(ZnO)n(n是自然數)表示的In-Ga-Zn-O類氧化物半導體膜的結構不同，即表示為InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m=1至3)。
如此，c軸配向的結晶區102的組成比和包括c軸配向的結晶區102的氧化物半導體膜101的組成比不同。換言之，c軸配向的結晶區102的組成比有時與膜整體的組 成比不同。可以認為這是由於因形成氧化物半導體膜101時的形成溫度或者形成氧化物半導體膜101之後的熱處理等導致氧化物半導體膜101中的組成發生變化的緣故。
但是，即使在氧化物半導體膜101整體的組成發生變化的情況下，c軸配向的結晶區102也維持穩定的晶體結構，因此可以將氧化物半導體膜101形成為具有穩定的晶體結構的氧化物半導體膜。
另外，在圖1A和1B所示的包括c軸配向的結晶區102的氧化物半導體膜101中，膜中的雜質濃度很低。明確而言，在氧化物半導體膜101中，較佳將N型雜質的磷(P)、硼(B)以及氮(N)的雜質的總雜質濃度設定為5×1019atoms/cm3以下，更較佳為5×1018atoms/cm3以下。
再者，在氧化物半導體膜101中，較佳將N型雜質的磷(P)、硼(B)以及氮(N)中任一種雜質的雜質濃度設定為1.0×1019atoms/cm3以下，更較佳為1.0×1018atoms/cm3以下。
這是因為如下緣故：因為c軸配向的結晶區102具有穩定的晶體結構，所以氧化物半導體膜101內的氧缺陷、懸空鍵或與懸空鍵等結合的氫、硼、氮以及磷等雜質減少。
在此，對實際製造的圖1A和1B所示的氧化物半導體膜101中的雜質磷(P)、硼(B)以及氮(N)進行濃度測量。另外，雜質濃度的測量是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)進行的。
由SIMS分析的結果可知，P濃度為4.0×1016atoms/cm3以下，B濃度為4.0×1017atoms/cm3以下，N濃度為1.0×1017atoms/cm3以下，並且所有元素的合計為4.5×1016atoms/cm3以下。
像這樣，藉由從氧化物半導體膜101徹底去除可能成為N型的雜質，可以實現氧化物半導體膜101的高純度化。
此外，較佳的是，在根據本實施方式的包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，除了上述雜質的P濃度、B濃度以及N濃度以外，氧化物半導體膜中的鹼金屬等的雜質濃度被降低。例如，在氧化物半導體膜中，鋰濃度為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下，鈉濃度為5×1016atoms/cm3以下，較佳為1×1016atoms/cm3以下，鉀濃度為5×1015atoms/cm3以下，較佳為1×1015atoms/cm3以下。
因為對於氧化物半導體來說鹼金屬及鹼土金屬是惡性的雜質，所以較佳氧化物半導體所含有的鹼金屬及鹼土金屬量少。尤其是，當將該氧化物半導體膜用於電晶體時，有可能鹼金屬中的鈉擴散到與氧化物半導體膜接觸的絕緣膜中而導致電晶體的臨界電壓的變動等。另外，在氧化物半導體膜中，鈉斷裂金屬與氧的鍵或者擠進鍵之中。其結果，導致電晶體特性的劣化(例如，常導通化(閾值向負一側偏移)、遷移率的降低等)。並且，還成為特性偏差的原因。
因此，較佳儘量減少包括c軸配向的結晶區的氧化物半導體膜中的雜質，將鹼金屬的濃度設定為5×1016atoms/cm3以下，將氫的濃度設定為5×1019atoms/cm3以下。
在以上所說明的包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，因為藉由包括c軸配向的結晶區而具有比膜整體為非晶結構的氧化物半導體膜良好的結晶性，所以氧缺陷、懸空鍵或與懸空鍵等結合的氫、硼、氮以及磷等雜質減少。
因為這些氧缺陷、懸空鍵或與懸空鍵等結合的雜質在氧化物半導體膜中成為載子的陷阱或載子的供給源，所以有可能成為該氧化物半導體膜的導電率變動的原因。
因此，在包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，包括c軸配向的結晶區的氧化物半導體膜的導電率穩定，可以具有即使受到可見光或紫外光等的照射也在電性上穩定的結構。
另外，在包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，c軸配向的結晶區的組成和包括c軸配向的結晶區的整體的氧化物半導體膜的組成都已被確定。此外，即使在c軸配向的結晶區的組成比與化學計量組成比不同，c軸配向的結晶區也可以維持穩定的結構。像這樣，藉由確定每個組成，可以實現具有穩定的晶體結構的氧化物半導體膜。
以上，本實施方式所示的結構等可以與其他實施方式 所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，將參照圖4A至4E及圖5說明實施方式1所示的包含銦、鎵以及鋅且具有c軸配向的結晶區的氧化物半導體膜以及具有該氧化物半導體膜的電晶體的製造方法。圖4A至4E是示出頂閘極結構的電晶體320的製造製程的剖面圖，而圖5是製造裝置的結構的一個方式。此外，與上述實施方式1不同，在本實施方式中示出分兩次形成包括c軸配向的結晶區的氧化物半導體膜的例子。
圖4E是頂閘極結構的電晶體320的剖面圖，其中電晶體320在具有絕緣表面的基板300上包括絕緣膜301、包括通道形成區域的氧化物半導體膜309、源極電極304a、汲極電極304b、閘極絕緣膜302、閘極電極312以及絕緣膜310a。以覆蓋氧化物半導體膜309的端部的方式設置有源極電極304a及汲極電極304b，並且覆蓋源極電極304a及汲極電極304b的閘極絕緣膜302與氧化物半導體膜309的一部分接觸。在該氧化物半導體膜309的一部分上隔著閘極絕緣膜302設置有閘極電極312。
另外，在閘極絕緣膜302及閘極電極312上設置有絕緣膜310a及絕緣膜310b。
下面，將參照圖4A至4E說明在基板上製造電晶體320的製程。
首先，在基板300上形成絕緣膜301(參照圖4A)。
作為基板300，可以使用藉由熔融法或浮法製造的無鹼玻璃基板、具有可耐受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不鏽鋼等金屬基板的表面上設置有絕緣膜的基板、在半導體基板的表面上設置有絕緣膜的基板。在基板300為母板玻璃的情況下，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。因為在處理溫度高且處理時間長時母板玻璃大幅度收縮，所以較佳的是，當使用母板玻璃進行大量生產時，將製造製程的加熱處理溫度設定為600℃以下，較佳為設定為450℃以下。
作為絕緣膜301，藉由PCVD法、濺射法使用厚度為50nm以上且600nm以下的選自氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜中的一層或疊層。用作基底絕緣膜的絕緣膜301較佳在其膜中(塊中)至少有超過化學計量組成比的量的氧，例如，當使用氧化矽膜時，使用SiO2+α(注意，α>0)。藉由增大絕緣膜301的含氧量，能夠從絕緣膜301對後面要 形成的氧化物半導體膜供應氧。
此外，較佳使絕緣膜301的表面的平坦性良好。例如，絕緣膜301的平均面粗糙度(Ra)較佳為0.1nm以上且低於0.5nm。當絕緣膜301的表面的平坦性良好時，後面要形成的氧化物半導體膜的結晶性得到提高。
另外，當使用包含鹼金屬等的雜質的玻璃基板時，為了防止鹼金屬的侵入，也可以在絕緣膜301和基板300之間作為氮化物絕緣膜藉由PCVD法或濺射法來形成氮化矽膜、氮化鋁膜等。因為Li或Na等鹼金屬為雜質，所以較佳含量少。
接下來，在絕緣膜301上形成厚度為1nm以上且10nm以下的第一氧化物半導體膜。
在本實施方式中，以如下條件形成厚度為5nm的第一氧化物半導體膜：使用金屬氧化物靶材(In-Ga-Zn-O類金屬氧化物靶材(In：Ga：Zn=1：1：1[原子比])；基板與靶材之間的距離為170mm；基板溫度為400℃；壓力為0.4Pa；直流(DC)電源為500W；在只有氧、只有氬或氬及氧的氛圍下進行成膜處理。
第一氧化物半導體膜可以藉由濺射法使用氬氣體、氧氣體或氬氣體和氧氣體的混合氣體等進行成膜。另外，藉由在成膜時加熱基板，可以形成結晶區所占的比例比非晶區高的第一氧化物半導體膜。例如，可以將基板溫度設定為150℃以上且450℃以下即可。較佳的是，基板溫度為200℃以上且400℃以下。
另外，作為第一氧化物半導體膜的形成氛圍，可以使用氬氣體、氧氣體、或氬氣體和氧氣體的混合氣體，這些氣體較佳為高純度氣體。例如，較佳為採用氫、水、羥基、氫化物等雜質被去除到1ppm以下(較佳為10ppb以下)的濃度的高純度氣體。
另外，增大成膜時的濺射氛圍下的氧流量是較佳的。藉由增大成膜時的氧流量，可以提高第一氧化物半導體膜中的氧濃度。例如，對總氣體流量的氧比例較佳為10%以上，更較佳為30%以上，特別較佳為50%以上。
藉由提高基板溫度，可以使第一氧化物半導體膜進一步晶化。
接著，在將配置有基板的處理室內的氛圍設定為氮或乾燥空氣的情況下，進行第一加熱處理。將第一加熱處理的溫度設定為400℃以上且750℃以下。另外，將第一加熱處理的加熱時間設定為1分鐘以上且24小時以下。藉由第一加熱處理形成第一氧化物半導體膜308a(參照圖4A)。
接著，在第一氧化物半導體膜308a上形成厚於10nm的第二氧化物半導體膜。
在本實施方式中，以如下條件形成厚度為25nm的第二氧化物半導體膜：使用金屬氧化物靶材(In-Ga-Zn-O類金屬氧化物靶材(In：Ga：Zn=1：1：1[原子比])；基板與靶材之間的距離為170mm；基板溫度為400℃；壓力為0.4Pa；直流(DC)電源為500W；在只有氧、只有氬或氬 及氧的氛圍下進行成膜處理。
接著，在將配置有基板的處理室內的氛圍設定為氮或乾燥空氣的情況下，進行第二加熱處理。將第二加熱處理的溫度設定為400℃以上且750℃以下。另外，將第二加熱處理的加熱時間設定為1分鐘以上且24小時以下。藉由第二加熱處理形成第二氧化物半導體膜308b(參照圖4B)。
藉由以上步驟形成由第一氧化物半導體膜308a和第二氧化物半導體膜308b構成的氧化物半導體膜308。
當使用高於750℃的溫度進行第一加熱處理及第二加熱處理時，由於玻璃基板的收縮，氧化物半導體膜容易產生裂紋(在厚度方向上延伸的裂紋)。因此，較佳將形成第一氧化物半導體膜之後的加熱處理諸如第一加熱處理及第二加熱處理的溫度、藉由濺射法進行成膜時的基板溫度等設定為750℃以下，更較佳為450℃以下，由此可以在大面積玻璃基板上製造可靠性高的電晶體。
另外，較佳在不暴露於大氣的狀態下連續進行從絕緣層301的形成到第二加熱處理的製程。圖5示出能夠在不暴露於大氣的狀態下連續進行從絕緣層301的形成到第二加熱處理的製程的製造裝置的俯視圖。
圖5所示的製造裝置是板料送進方式多處理室裝置，包括濺射室10a、濺射室10b、濺射室10c、具有三個收納被處理基板的盒式介面(cassette port)14的基板供應室11、裝載鎖定室12a、卸載鎖定室12b、傳送室13以及基 板加熱室15等。另外，基板供應室11及傳送室13分別配置有用來傳送被處理基板的傳送機械。另外，還設置有用於隔離各處理室(濺射室10a、裝載鎖定室12a等)的閘閥16。較佳將濺射室10a、濺射室10b、濺射室10c、傳送室13以及基板加熱室15控制為幾乎不包含氫及水分的氛圍(惰性氛圍、減壓氛圍以及乾燥空氣氛圍等)，例如，水分的露點為-40℃以下，較佳為-50℃以下的乾燥氮氛圍。
另外，在交換靶材、防附著板等時，有時將濺射室10a、濺射室10b以及濺射室10c的處理室暴露於大氣。在將濺射室暴露於大氣之後，較佳使處理室內的氛圍幾乎不包含氫及水分。例如，在將處理室暴露於大氣之後，藉由烘烤處理室去除附著在處理室內的氫及水分，並且進行用來去除附著在靶材表面或防附著板的氫、水分的預濺射，可以徹底排除混入到氧化物半導體膜中的雜質。
另外，在濺射室10a、濺射室10b以及濺射室10c中，採用如下結構即可：藉由使用低溫泵、具備冷阱的渦輪分子泵等，防止氣體從排氣通路倒流。由於從排氣通路混入氣體導致氧化物半導體膜中的雜質濃度上升，因此必須要徹底排除從排氣通路混入的氣體。
下面對使用圖5的製造裝置的製造步驟的一個例子進行說明。首先，將被處理基板從盒式介面14經過裝載鎖定室12a和傳送室13轉送到基板加熱室15，在基板加熱室15中藉由真空烘烤等去除附著在被處理基板上的水分 ，然後將被處理基板經過傳送室13轉送到濺射室10c，在濺射室10c內形成絕緣膜301。並且，在不暴露於大氣的狀態下，將被處理基板經過傳送室13轉送到濺射室10a，在濺射室10a內形成厚度為5nm的第一氧化物半導體膜。並且，在不暴露於大氣的狀態下，將被處理基板經過傳送室13轉送到基板加熱室15，進行第一加熱處理，形成第一氧化物半導體膜308a。並且，在不暴露於大氣的狀態下，將被處理基板經過傳送室13轉送到濺射室10b，在濺射室10b內形成厚度厚於10nm的第二氧化物半導體膜。並且，在不暴露於大氣的狀態下，將被處理基板經過傳送室13轉送到基板加熱室15，進行第二加熱處理，形成第二氧化物半導體膜308b。然後，將被處理基板經過傳送室13、卸載鎖定室12b以及基板供應室11轉送到盒式介面14。
如上所述，藉由使用圖5所示的製造裝置，可以在不暴露於大氣的狀態下進行從絕緣膜301的成膜到第二加熱處理的製造步驟。
另外，在圖5所示的製造裝置中，藉由改變濺射室的濺射靶材可以在不暴露於大氣的狀態下實現不同結構的製程。例如，可以將預先形成有絕緣膜301的基板設置在盒式介面14內，在不暴露於大氣的狀態下進行從第一氧化物半導體膜的成膜到第二加熱處理來形成氧化物半導體膜308，然後，在不暴露於大氣的狀態下，在濺射室10c內使用金屬靶材在氧化物半導體膜308上形成用來形成源極 電極及汲極電極的導電膜。
如上所述，藉由使用圖5所示的板料送進方式多處理室裝置，可以連續進行絕緣膜301、第一氧化物半導體膜308a以及第二氧化物半導體膜308b的成膜。
注意，在圖式中，雖然在氧化物半導體膜308的說明中以虛線表示第一氧化物半導體膜308a與第二氧化物半導體膜308b之間的介面，但是並不存在明確的介面，只是為了易於說明而圖示的。
另外，氧化物半導體膜308是藉由成膜製程、加熱處理等而從氧化物半導體膜308內徹底去除了水、氫、羥基、氫化物等的高純度氧化物半導體膜。該膜的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更較佳為5×1017atoms/cm3以下。
另外，在氧化物半導體膜308中，N型雜質的磷(P)、硼(B)以及氮(N)的雜質濃度的合計較佳為5×1019atoms/cm3以下，更較佳為5×1018atoms/cm3以下。另外，N型雜質的磷(P)、硼(B)以及氮(N)中任一種雜質的雜質濃度較佳為1.0×1019atoms/cm3以下，更較佳為1.0×1018atoms/cm3以下。
像這樣，藉由從氧化物半導體膜308徹底去除可能成為N型的雜質，可以形成I型(真性)的氧化物半導體膜308。
接著，對氧化物半導體膜308進行加工來形成島狀氧化物半導體膜309(參照圖4C)。作為氧化物半導體膜 308的加工，可以在氧化物半導體膜308上形成所希望的形狀的掩模之後對該氧化物半導體膜308進行蝕刻。上述掩模可以利用光刻製程等方法形成。或者，也可以利用噴墨法等方法形成掩模。
此外，氧化物半導體膜308的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合上述蝕刻使用。
接著，在島狀氧化物半導體膜309上形成用來形成源極電極及汲極電極(包括使用與此相同的層形成的佈線)的導電膜，並且對該導電膜進行加工來形成源極電極304a及汲極電極304b(參照圖4C)。源極電極304a及汲極電極304b可以藉由濺射法等並使用鉬、鈦、鉭、鎢、鋁、銅、釹以及鈧等金屬材料或包含上述金屬材料的合金材料的單層或疊層形成。
接著，形成與氧化物半導體膜309的一部分接觸且覆蓋源極電極304a及汲極電極304b的閘極絕緣膜302(參照圖4D)。閘極絕緣膜302是藉由電漿CVD法或濺射法等形成的氧化物絕緣膜，使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鎵、氧氮化鋁、氮氧化鋁、氧化鉿或這些的混合材料以單層或疊層形成。閘極絕緣膜302的厚度為10nm以上且200nm以下。
在本實施方式中，作為閘極絕緣膜302藉由濺射法形成厚度為100nm的氧化矽膜。並且，在形成閘極絕緣膜302之後進行第三加熱處理。藉由進行第三加熱處理，從閘極絕緣膜302向氧化物半導體膜309供應氧。第三加熱 處理的條件如下舉出：在惰性氛圍、氧氛圍、氧和氮的混合氛圍下；加熱溫度為200℃以上400℃以下，較佳為250℃以上320℃以下。另外，將第三加熱處理的加熱時間設定為1分鐘以上且24小時以下。注意，當第三加熱處理的加熱溫度高於320℃時，有可能使電晶體的導通特性降低。
接著，在閘極絕緣膜302上形成導電膜，然後，藉由光刻製程及蝕刻製程形成閘極電極312(參照圖4E)。閘極電極312夾著閘極絕緣膜302與氧化物半導體膜309的一部分重疊。閘極電極312可以藉由濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹以及鈧等的金屬材料或包含上述金屬材料的合金材料以單層或疊層形成。
接著，形成覆蓋閘極電極312及閘極絕緣膜302的絕緣膜310a及絕緣膜310b(參照圖4E)。
絕緣膜310a及絕緣膜310b可以使用氧化矽、氮化矽、氧化鎵、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁或這些材料的混合材料以單層或疊層形成。在本實施方式中，作為絕緣膜310a藉由濺射法形成厚度為300nm的氧化矽膜，並且在氮氛圍下以250℃進行1小時的加熱處理。然後，為了防止水分、鹼金屬的侵入，作為絕緣膜310b藉由濺射法形成氮化矽膜。因為Li、Na等鹼金屬是雜質，所以其含量較佳少，將氧化物半導體膜309中的鹼金屬的濃度設定為5×1016atoms/cm3以下，較佳為5×1016atoms/cm3以下。另外，在本實施方式中雖然示 出絕緣膜310a和絕緣膜310b的兩層結構的例子，但是也可以採用單層結構。
藉由以上製程形成頂閘極結構的電晶體320。
在圖4E所示的電晶體320中，第一氧化物半導體膜308a或第二氧化物半導體膜308b的至少一部分具有c軸配向的結晶區。因為藉由包括c軸配向的結晶區而具有比膜整體為非晶結構的氧化物半導體膜良好的結晶性，所以氧缺陷、懸空鍵或與懸空鍵等結合的氫、硼、氮以及磷等雜質被降低。
因此，在包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，包括c軸配向的結晶區的氧化物半導體膜可以具有在電性上穩定的結構。
以上，本實施方式所示的結構等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，參照圖6A至6C說明與上述實施方式2所示的頂閘極結構的電晶體320不同結構的電晶體。另外，使用同一元件符號來表示與上述實施方式2所示的電晶體320相同的結構，而省略其重複說明。
在圖6A至6C所示的電晶體中，藉由將實施方式1所示的包含銦、鎵以及鋅且包括c軸配向的結晶區的氧化物半導體膜用於通道形成區域，可以實現具有高可靠性的電晶體。
圖6A所示的電晶體330包括：設置在基板300上的絕緣膜301；設置在絕緣膜301上的源極電極304a及汲極電極304b；以與源極電極304a及汲極電極304b的上面及側面接觸的方式設置的氧化物半導體膜309；設置在氧化物半導體膜309上的閘極絕緣膜302；以與氧化物半導體膜309重疊的方式設置在閘極絕緣膜302上的閘極電極312；以及設置在閘極電極312上的絕緣膜310a。也就是說，電晶體330與電晶體320的不同之處在於氧化物半導體膜309以與源極電極304a及汲極電極304b的上面及側面接觸的方式設置。
圖6B所示的電晶體340包括：設置在基板300上的絕緣膜301；設置在絕緣膜301上的閘極電極312；設置在閘極電極312上的閘極絕緣膜302；設置在閘極絕緣膜302上的氧化物半導體膜309；以與氧化物半導體膜309的上面及側面接觸的方式設置的源極電極304a及汲極電極304b；以及設置在氧化物半導體膜309上的絕緣膜310a。也就是說，電晶體340與電晶體320的不同之處在於電晶體340是底閘極結構，即電極312和閘極絕緣膜302設置在氧化物半導體膜309的下方。
另外，圖6C所示的電晶體350包括：設置在基板300上的絕緣膜301；設置在絕緣膜301上的閘極電極312；設置在閘極電極312上的閘極絕緣膜302；設置在閘極絕緣膜302上的源極電極304a及汲極電極304b；以與源極電極304a及汲極電極304b的上面及側面接觸的方式設 置的氧化物半導體膜309；以及設置在氧化物半導體膜309上的絕緣膜310a。也就是說，電晶體350與電晶體330的不同之處在於電晶體350是底閘極結構，即閘極電極312和閘極絕緣膜302設置在氧化物半導體膜309的下方。
在圖6A至6C所示的電晶體330、電晶體340以及電晶體350中，氧化物半導體膜309的至少一部分具有c軸配向的結晶區。因為藉由包括c軸配向的結晶區而具有比膜整體為非晶結構的氧化物半導體膜良好的結晶性，所以氧缺陷、懸空鍵或與懸空鍵等結合的氫、硼、氮以及磷等雜質被降低。
因此，在包含銦(In)、鎵(Ga)以及鋅(Zn)的氧化物半導體膜中，包括c軸配向的結晶區的氧化物半導體膜可以具有在電性上穩定的結構。
像這樣，本發明的氧化物半導體膜可以用於各種結構的電晶體。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式4
在本實施方式中，參照圖7A至7C說明在同一基板上至少具有驅動電路的一部分和配置在像素部中的電晶體的顯示裝置。
作為配置在像素部中的電晶體，使用實施方式2或實 施方式3所示的電晶體。此外，因為該電晶體容易實現n通道型，所以將可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的電晶體相同的基板上。像這樣，藉由將上述實施方式2或實施方式3所示的電晶體用於像素部及驅動電路，可以提供可靠性高的顯示裝置。
圖7A示出有源矩陣型顯示裝置的塊圖的一個例子。在顯示裝置的基板500上包括像素部501、第一掃描線驅動電路502、第二掃描線驅動電路503以及信號線驅動電路504。在像素部501中配置有從信號線驅動電路504延伸的多個信號線以及從第一掃描線驅動電路502及第二掃描線驅動電路503延伸的多個掃描線。此外，在掃描線與信號線的交叉區中以矩陣狀設置有分別具有顯示元件的像素。另外，顯示裝置的基板500藉由FPC(Flexible Printed Circuit：撓性印刷電路)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。
圖7A所示的第一掃描線驅動電路502、第二掃描線驅動電路503以及信號線驅動電路504形成在與像素部501相同的基板500上。由此，設置在外部的驅動電路等的構件的數量減少，所以可以實現成本的降低。另外，在將驅動電路設置在基板500的外部時，需要延伸佈線，而使佈線之間的連接數量增加。當在同一基板500上設置驅動電路時，可以減少該佈線之間的連接數，從而可以謀求提高可靠性或良率。
另外，圖7B示出像素部的電路結構的一個例子。在 此，示出VA方式的液晶顯示面板的像素結構。
在該像素結構中，一個像素具有多個像素電極層，並且電晶體連接到各像素電極層。各電晶體藉由不同閘極信號驅動。就是說，在以多域設計的像素中，獨立地控制施加到各像素電極層的信號。
電晶體516的閘極佈線512和電晶體517的閘極佈線513彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體516和電晶體517共同使用用作資料線的源極電極層或汲極電極層514。作為電晶體516及電晶體517，可以適當地利用上述實施方式所示的電晶體。由此可以提供可靠性高的液晶顯示面板。
與電晶體516連接的第一像素電極層和與電晶體517連接的第二像素電極層具有不同的形狀，並且被狹縫彼此分離。第二像素電極層以圍繞擴展為V字型的第一像素電極層的外側的方式形成。藉由利用電晶體516及電晶體517使施加到第一像素電極層和第二像素電極層的電壓時序不同，來控制液晶的配向。電晶體516連接到閘極佈線512，電晶體517連接到閘極佈線513。藉由對閘極佈線512和閘極佈線513施加不同的閘極信號，可以使電晶體516及電晶體517的工作時序互不相同。
另外，由電容佈線510、用作電介質的閘極絕緣膜以及與第一像素電極層或第二像素電極層連接的電容電極形成儲存電容器。
藉由使第一像素電極層、液晶層以及反電極層重疊， 形成第一液晶元件518。此外，藉由使第二像素電極層、液晶層以及反電極層重疊，形成第二液晶元件519。此外，該像素結構是在一個像素中設置有第一液晶元件518和第二液晶元件519的多疇結構。
此外，圖7B所示的像素結構不侷限於此。例如，也可以還對圖7B所示的像素追加開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
另外，圖7C示出與圖7B所示的像素結構不同的電路結構的一個例子。在此，示出使用有機EL元件的顯示面板的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，而產生電流。然後，藉由使這些載子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機理，該發光元件被稱為電流激勵型發光元件。
下面對可以驅動有機EL元件的像素的結構及像素的動作進行說明。這裏示出在一個像素中使用兩個將本發明的氧化物半導體膜用於通道形成區域的n通道型電晶體的例子。
像素520包括開關電晶體521、驅動電晶體522、發光元件524以及電容元件523。在開關電晶體521中，閘極電極層與掃描線526連接，第一電極(源極電極層或汲極電極層的一方)與信號線525連接，並且第二電極(源 極電極層或汲極電極層的另一方)與驅動電晶體522的閘極電極層連接。在驅動電晶體522中，閘極電極層藉由電容元件523與電源線527連接，第一電極與電源線527連接，第二電極與發光元件524的第一電極(像素電極)連接。發光元件524的第二電極相當於共同電極528。共同電極528與形成在同一基板上的共同電位線連接。
作為開關電晶體521及驅動電晶體522，可以適當地利用實施方式2或實施方式3所示的電晶體。由此可以提供使用可靠性高的有機EL元件的顯示面板。
另外，將發光元件524的第二電極(共同電極528)設定為低電源電位。這裏，低電源電位是指以電源線527所設定的高電源電位為基準滿足“低電源電位<高電源電位”的關係的電位，作為低電源電位例如也可以設定為GND、0V等。因為將該高電源電位與低電源電位的電位差施加到發光元件524上來使電流流過發光元件524，以使發光元件524發光，所以以使高電源電位與低電源電位的電位差成為發光元件524的正向臨界電壓以上的方式設定各種電位。
另外，還可以使用驅動電晶體522的閘極電容代替電容元件523而省略電容元件523。至於驅動電晶體522的閘極電容，也可以在通道形成區域和閘極電極層之間形成電容。
當進行模擬灰階級驅動時，對驅動電晶體522的閘極電極層施加發光元件524的正向電壓+驅動電晶體522的 Vth以上的電壓。發光元件524的正向電壓是指設定為所希望的亮度時的電壓，至少包含正向臨界電壓。另外，藉由輸入使驅動電晶體522在飽和區域中工作的視頻信號，可以使電流流過發光元件524。為了使驅動電晶體522在飽和區域中工作，使電源線527的電位高於驅動電晶體522的閘極電位。藉由採用模擬方式的視頻信號，可以在發光元件524中使與視頻信號對應的電流流過，而進行模擬灰階級驅動。
此外，圖7C所示的像素結構不侷限於此。例如，還可以對圖7C所示的像素追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
像這樣，上述實施方式2或實施方式3所示的電晶體用於像素部及驅動電路，並且用於該電晶體的通道形成區域的氧化物半導體膜的至少一部分具有c軸配向的結晶區，因此該電晶體是具有高可靠性的電晶體。因此，可以提供可靠性高的顯示裝置。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式5
本說明書所公開的半導體裝置可以應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話 機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈子機(pachinko machine)等大型遊戲機等。以下，對具備在上述實施方式4中說明的顯示裝置的電子裝置的例子進行說明。
圖8A表示可攜式資訊終端，其包括主體1001、外殼1002、顯示部1003a和顯示部1003b等。顯示部1003b是觸控面板，藉由觸摸顯示在顯示部1003b上的鍵盤按鈕1004，可以操作螢幕且輸入文字。當然，也可以採用顯示部1003a是觸控面板的結構。藉由將上述實施方式2或實施方式3所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1003a、顯示部1003b，可以實現可靠性高的可攜式資訊終端。
圖8A所示的可攜式資訊終端可以具有如下功能：顯示各種資訊(靜止影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。
另外，圖8A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書閱讀器伺服器購買所希望的書籍資料等並下載的結構。
圖8B是可攜式音樂播放機，其中主體1021包括顯示 部1023、用來戴在耳朵上的固定部分1022、揚聲器、操作按鈕1024以及外部記憶體插槽1025等。藉由將上述實施方式2或實施方式3所示的電晶體用作切換元件製造液晶面板或有機發光面板，並將其用於顯示部1023，可以實現可靠性高的可攜式音樂播放機。
另外，當對圖8B所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時，可以在開車等的同時進行無線免提通話。
圖8C示出行動電話，由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、影像拍攝用透鏡1037、外部連接端子1038等。另外，外殼1030具備進行行動電話的充電的太陽能電池元件1040、外部記憶體插槽1041等。另外，天線內置於外殼1031內部。藉由將上述實施方式2或實施方式3所示的電晶體用於顯示面板1032，可以實現可靠性高的行動電話。
另外，顯示面板1032具備觸控面板，在圖8C中，使用虛線示出作為影像被顯示出來的多個操作鍵1035。另外，還安裝有用來將由太陽能電池元件1040輸出的電壓升壓到各電路所需的電壓的升壓電路。
例如，藉由將上述實施方式2或實施方式3所示的電晶體的氧化物半導體膜的膜厚度設定為2μm以上且50μm以下，可以形成用於升壓電路等的電源電路的功率電晶體。
顯示面板1032根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板1032同一面上設置有影像拍攝用透鏡1037，所以可以實現可視電話。揚聲器1033及麥克風1034不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，外殼1030和外殼1031滑動而可以處於如圖8C那樣的展開狀態和重疊狀態，所以可以實現便於攜帶的小型化。
外部連接端子1038可以與AC適配器及各種電纜如USB電纜等連接，由此可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部記憶體插槽1041，可以對應於更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖8D示出電視機的一個例子。在電視機1050中，外殼1051組裝有顯示部1053。可以用顯示部1053顯示影像。此外，在此示出利用安裝有CPU的支架1055支撐外殼1051的結構。藉由將上述實施方式2或實施方式3所示的電晶體用於顯示部1053，可以實現可靠性高的電視機1050。
可以藉由外殼1051所具備的操作開關或另行提供的遙控器進行電視機1050的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機1050採用具備接收機、資料機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉 由資料機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通訊。
另外，電視機1050具備外部連接端子1054、記錄媒體再現錄影部1052、外部儲存器插槽。外部連接端子1054可以與各種電纜如USB電纜等連接，由此可以進行與個人電腦等的資料通訊。藉由將盤狀記錄媒體插入記錄媒體再現錄影部1052中，可以進行對儲存在記錄媒體中的資料的讀出以及對記錄媒體的寫入。另外，也可以將插入外部儲存器插槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施例1
在本實施例中，在包含銦、鎵以及鋅的氧化物半導體膜中，藉由改變氧化物半導體膜的成膜條件，形成膜整體為非晶結構的氧化物半導體膜(amo-OS，樣品1)和所公開的發明的一個方式的具有c軸配向的結晶區的氧化物半導體膜(CAAC-OS，樣品2及樣品3)，對於氧化物半導體膜中的氧缺陷進行評價。下面詳細說明各樣品。
(樣品1)
藉由濺射法在石英基板上形成厚度為100nm的IGZO 膜。然後，在N2氛圍(N2=100%)下對IGZO膜進行450℃×1小時的熱處理。然後，在該IGZO膜上藉由電漿CVD法形成厚度為400nm的SiON膜。另外，IGZO膜的成膜條件為如下：使用In：Ga：Zn=1：1：1的金屬氧化物靶材，Ar/O2為90/10sccm(O2氣體流量比為10%)，成膜壓力為0.6Pa，成膜電力為5kw(DC)，基板溫度為170℃。另外，SiON膜的成膜條件為如下：SiH4/N2O為30/4000sccm，成膜壓力為200Pa，成膜電力為150W(RF)，基板溫度為220℃。
(樣品2)
藉由濺射法在石英基板上形成厚度為100nm的IGZO膜。然後，在N2氛圍(N2=100%)下對IGZO膜進行450℃×1小時的熱處理。然後，在該IGZO膜上藉由電漿CVD法形成厚度為400nm的SiON膜。另外，IGZO膜的成膜條件為如下：使用In：Ga：Zn=1：1：1的金屬氧化物靶材，Ar/O2為50/50sccm(O2氣體流量比為50%)，成膜壓力為0.6Pa，成膜電力為5kw(DC)，基板溫度為170℃。另外，SiON膜的成膜條件與樣品1相同。
(樣品3)
藉由濺射法在石英基板上形成厚度為100nm的IGZO膜。然後，在N2氛圍(N2=100%)下對IGZO膜進行450℃×1小時的熱處理。然後，在該IGZO膜上藉由電漿CVD 法形成厚度為400nm的SiON膜。另外，IGZO膜的成膜條件為如下：使用In：Ga：Zn=1：1：1的金屬氧化物靶材，Ar/O2為0/100sccm(O2氣體流量比為100%)，成膜壓力為0.6Pa，成膜電力為2kw(DC)，基板溫度為170℃。另外，SiON膜的成膜條件與樣品1及樣品2相同。
對上述樣品1至樣品3，在形成SiON膜之後，在N2氛圍(N2=100%)下進行300℃×1小時的熱處理之後，並且在N2+O2氛圍(N2=80%，O2=20%)下進行300℃×1小時的熱處理之後，分別進行氧化物半導體膜中的氧缺陷的評價。
另外，氧化物半導體膜中的氧缺陷可以利用電子自旋共振(ESR：Electron Spin Resonance)進行評價。
圖9A至9C及圖10示出樣品1至樣品3的自旋密度的結果。另外，自旋密度的測量條件為如下：溫度為25℃，μ波功率為20mW，9.2GHz，磁場方向與膜表面平行，檢測下限為1.0×1017spins/cm3。
圖9A表示樣品1的自旋密度的結果，圖9B表示樣品2的自旋密度的結果，並且圖9C表示樣品3的自旋密度的結果。另外，在圖9A至9C中，最上面的曲線表示SiON膜的成膜之後的自旋密度的結果，中間的曲線表示在N2氛圍(N2=100%)下進行300℃×1小時的熱處理之後的自旋密度的結果，並且下面的曲線表示在N2+O2氛圍(N2=80%，O2=20%)下進行300℃×1小時的熱處理之後的自旋密度的結果。另外，在圖9A至9C中，橫軸表示 g-factor(也稱為g值)，縱軸表示強度。
圖10表示圖9A至9C所示的自旋密度的結果的條形圖。
由圖9A至9C及圖10可知，在SiON膜的成膜之後，樣品1的自旋密度為2.3×1018spins/cm3，樣品2的自旋密度為2.1×1018spins/cm3，並且樣品3的自旋密度為8.9×1017spins/cm3。另外，在N2氛圍下進行300℃×1小時的熱處理之後，樣品1的自旋密度為2.4×1018spins/cm3，並且樣品2及樣品3的自旋密度為檢測下限以下。另外，在N2+O2氛圍下進行300℃×1小時的熱處理之後，樣品1的自旋密度為1.7×1018spins/cm3，並且樣品2及樣品3的自旋密度為檢測下限以下。
根據上述結果，在膜整體為非晶結構的氧化物半導體膜(amo-OS，樣品1)和所公開的發明的一個方式的具有c軸配向的結晶區的氧化物半導體膜(CAAC-OS，樣品2及樣品3)之間，膜中的氧缺陷互不相同。此外，在樣品1中，可以確認到SiON膜的成膜之後的在N2+O2氛圍下進行300℃×1小時的熱處理之後自旋密度下降，即氧化物半導體膜中的部分氧缺陷被SiON膜中或熱處理氛圍中的氧填補，但是無法完全填補氧化物半導體膜中的氧缺陷。另一方面，在樣品2及樣品3中，可以確認到藉由在SiON膜的成膜之後進行熱處理，自旋密度降低到檢測下限以下，即氧化物半導體膜中的氧缺陷被SiON膜中或熱處理氛圍中的氧填補。
因此，可以說所公開的發明的一個方式的具有c軸配向的結晶區的氧化物半導體膜(CAAC-OS)是不出現氧缺陷的ESR信號的氧化物半導體膜。
10a‧‧‧濺射室
10b‧‧‧濺射室
10c‧‧‧濺射室
11‧‧‧基板供應室
12a‧‧‧裝載鎖定室
12b‧‧‧卸載鎖定室
13‧‧‧傳送室
14‧‧‧盒式介面
15‧‧‧基板加熱室
16‧‧‧閘閥
100‧‧‧基板
101‧‧‧氧化物半導體膜
102‧‧‧結晶區
150‧‧‧區域
300‧‧‧基板
301‧‧‧絕緣膜
302‧‧‧閘極絕緣膜
304a‧‧‧源極電極
304b‧‧‧汲極電極
308‧‧‧氧化物半導體膜
308a‧‧‧氧化物半導體膜
308b‧‧‧氧化物半導體膜
309‧‧‧氧化物半導體膜
310a‧‧‧絕緣膜
310b‧‧‧絕緣膜
312‧‧‧閘極電極
320‧‧‧電晶體
330‧‧‧電晶體
340‧‧‧電晶體
350‧‧‧電晶體
500‧‧‧基板
501‧‧‧像素部
502‧‧‧掃描線驅動電路
503‧‧‧掃描線驅動電路
504‧‧‧信號線驅動電路
510‧‧‧電容佈線
512‧‧‧閘極佈線
513‧‧‧閘極佈線
514‧‧‧汲極電極層
516‧‧‧電晶體
517‧‧‧電晶體
518‧‧‧液晶元件
519‧‧‧液晶元件
520‧‧‧像素
521‧‧‧開關電晶體
522‧‧‧驅動電晶體
523‧‧‧電容元件
524‧‧‧發光元件
525‧‧‧信號線
526‧‧‧掃描線
527‧‧‧電源線
528‧‧‧共同電極
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部分
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部記憶體插槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧影像拍攝用透鏡
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池元件
1041‧‧‧外部記憶體插槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧記錄媒體再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
在圖式中：圖1A和1B是有關本發明的一個方式的剖面TEM影像；圖2是說明有關本發明的一個方式的晶體結構的圖；圖3A和3B分別是有關本發明的一個方式的示意圖和有關本發明的一個方式的剖面TEM影像；圖4A至4E是說明有關本發明的一個方式的半導體裝置的製造製程的剖面圖；圖5是說明製造裝置的示意圖；圖6A至6C是有關本發明的一個方式的半導體裝置的剖面圖；圖7A至7C是示出本發明的一個方式的塊圖及等效電路圖；圖8A至8D是示出本發明的一個方式的電子裝置的外觀圖；圖9A至9C是示出實施例的自旋密度的結果的圖；圖10是示出實施例的自旋密度的結果的圖。

Claims (14)

  1. 一種氧化物半導體膜，其包括結晶區，其中該結晶區包括晶體，其中該晶體的c軸大致定向於平行於該氧化物半導體膜的被形成面的法向向量的方向，其中該結晶區的組成以In1+δGa1-δO3(ZnO)m(滿足0<δ<1和m=1至3)表示，其中該氧化物半導體膜的組成以InxGayO3(ZnO)m(滿足0<x<2、0<y<2以及m=1至3)表示，及其中該結晶區的該組成不同於該氧化物半導體膜的該組成。
  2. 根據申請專利範圍第1項之氧化物半導體膜，其中包含在該氧化物半導體膜中的磷、硼以及氮的合計濃度為5×1019atoms/cm3以下。
  3. 根據申請專利範圍第1項之氧化物半導體膜，其中包含在該氧化物半導體膜中的磷、硼以及氮的合計濃度為5×1018atoms/cm3以下。
  4. 根據申請專利範圍第1項之氧化物半導體膜，其中包含在該氧化物半導體膜中的磷、硼以及氮中的任何一個的濃度為1×1019atoms/cm3以下。
  5. 根據申請專利範圍第1項之氧化物半導體膜，其中包含在該氧化物半導體膜中的鋰和鉀的濃度為5×1015atoms/cm3以下。
  6. 根據申請專利範圍第1項之氧化物半導體膜，其中 包含在該氧化物半導體膜中的鈉濃度為5×1016atoms/cm3以下。
  7. 一種半導體裝置，其包括：閘極電極；該閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；以及該氧化物半導體膜上的第二絕緣膜，其中該氧化物半導體膜包括結晶區，其中該結晶區包括晶體，其中該晶體的c軸大致定向於平行於該第一絕緣膜的表面的法向向量的方向，其中該結晶區的組成以In1+δGa1-δO3(ZnO)m(滿足0<δ<1和m=1至3)表示，其中該氧化物半導體膜的組成以InxGayO3(ZnO)m(滿足0<x<2、0<y<2以及m=1至3)表示，及其中該結晶區的該組成不同於該氧化物半導體膜的該組成。
  8. 一種半導體裝置，其包括：第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的第二絕緣膜；以及該第二絕緣膜上的閘極電極，其中該氧化物半導體膜包括結晶區，其中該結晶區包括晶體， 其中該晶體的c軸大致定向於平行於該第一絕緣膜的表面的法向向量的方向，其中該結晶區的組成以In1+δGa1-δO3(ZnO)m(滿足0<δ<1和m=1至3)表示，其中該氧化物半導體膜的組成以InxGayO3(ZnO)m(滿足0<x<2、0<y<2以及m=1至3)表示，及其中該結晶區的該組成不同於該氧化物半導體膜的該組成。
  9. 根據申請專利範圍第7或8項之半導體裝置，其中包含在該氧化物半導體膜中的硼、磷以及氮的合計濃度為5×1019atoms/cm3以下。
  10. 根據申請專利範圍第7或8項之半導體裝置，其中包含在該氧化物半導體膜中的硼、磷以及氮的合計濃度為5×1018atoms/cm3以下。
  11. 根據申請專利範圍第7或8項之半導體裝置，其中包含在該氧化物半導體膜中的硼、磷以及氮中的任何一者的濃度為1×1019atoms/cm3以下。
  12. 根據申請專利範圍第7或8項之半導體裝置，其中包含在該氧化物半導體膜中的鋰和鉀的濃度為5×1015atoms/cm3以下。
  13. 根據申請專利範圍第7或8項之半導體裝置，其中包含在該氧化物半導體膜中的鈉濃度為5×1016atoms/cm3以下。
  14. 根據申請專利範圍第7或8項之半導體裝置，其 中該第一絕緣膜包括平均面粗糙度小於0.5nm的表面。
TW101112466A 2011-04-13 2012-04-09 氧化物半導體膜及半導體裝置 TWI538886B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011089349 2011-04-13

Publications (2)

Publication Number Publication Date
TW201249752A TW201249752A (en) 2012-12-16
TWI538886B true TWI538886B (zh) 2016-06-21

Family

ID=46993385

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101112466A TWI538886B (zh) 2011-04-13 2012-04-09 氧化物半導體膜及半導體裝置
TW105110306A TWI640475B (zh) 2011-04-13 2012-04-09 氧化物半導體膜及半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105110306A TWI640475B (zh) 2011-04-13 2012-04-09 氧化物半導體膜及半導體裝置

Country Status (5)

Country Link
US (6) US9478668B2 (zh)
JP (9) JP6050020B2 (zh)
KR (7) KR20120117005A (zh)
CN (2) CN106057865B (zh)
TW (2) TWI538886B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893201B2 (en) 2011-04-13 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642620B1 (ko) * 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101803553B1 (ko) * 2009-11-28 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
US10103035B2 (en) * 2014-02-12 2018-10-16 Mitsubishi Materials Corporation Copper-ceramic bonded body and power module substrate
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
US9917110B2 (en) 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6227125B2 (ja) * 2014-04-25 2017-11-08 シャープ株式会社 液晶表示装置
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US10256346B2 (en) * 2014-10-08 2019-04-09 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device where a plurality of layers including a semiconductor layer made of an oxide semiconductor are stacked to form a thin film transistor
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
WO2016125049A1 (en) * 2015-02-02 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
CN105355663B (zh) * 2015-11-30 2018-05-15 武汉大学 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102391754B1 (ko) 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
KR102081150B1 (ko) 2019-11-07 2020-02-25 주식회사 한국피앤피 회전식 스위칭 손잡이를 이용한 화장용 진동퍼프
WO2024154180A1 (ja) * 2023-01-16 2024-07-25 シャープディスプレイテクノロジー株式会社 薄膜トランジスタ、表示装置および表示装置の製造方法

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH0823101A (ja) 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100753328B1 (ko) * 2003-03-04 2007-08-29 닛코킨조쿠 가부시키가이샤 스퍼터링 타겟트, 광 정보기록 매체용 박막 및 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981282B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5392708B2 (ja) 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
US8822263B2 (en) 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN104134673B (zh) * 2008-09-19 2017-04-12 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587591B2 (ja) 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
EP2406826B1 (en) 2009-03-12 2017-08-23 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
KR20190045396A (ko) 2009-09-16 2019-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102196259B1 (ko) * 2010-04-02 2020-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7829376B1 (en) * 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893201B2 (en) 2011-04-13 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10644164B2 (en) 2011-04-13 2020-05-05 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10998449B2 (en) 2011-04-13 2021-05-04 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US11799033B2 (en) 2011-04-13 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
KR102549788B1 (ko) 2023-06-30
JP6050020B2 (ja) 2016-12-21
KR102402337B1 (ko) 2022-05-30
JP6788708B2 (ja) 2020-11-25
US20180175207A1 (en) 2018-06-21
JP2012231133A (ja) 2012-11-22
US10998449B2 (en) 2021-05-04
JP7332759B2 (ja) 2023-08-23
KR20230162917A (ko) 2023-11-29
US10644164B2 (en) 2020-05-05
KR20120117005A (ko) 2012-10-23
JP6552682B2 (ja) 2019-07-31
JP2024111067A (ja) 2024-08-16
TW201625487A (zh) 2016-07-16
KR20230098765A (ko) 2023-07-04
US20240079499A1 (en) 2024-03-07
JP2019161244A (ja) 2019-09-19
KR20210134560A (ko) 2021-11-10
KR20230028348A (ko) 2023-02-28
US20120261657A1 (en) 2012-10-18
JP2024026552A (ja) 2024-02-28
JP7506819B2 (ja) 2024-06-26
CN106057865B (zh) 2020-01-21
CN102738206A (zh) 2012-10-17
CN102738206B (zh) 2016-09-14
US20160308068A1 (en) 2016-10-20
JP6356203B2 (ja) 2018-07-11
KR20220075204A (ko) 2022-06-07
TW201249752A (en) 2012-12-16
US9478668B2 (en) 2016-10-25
JP7413597B2 (ja) 2024-01-15
KR102607094B1 (ko) 2023-11-29
KR20190096905A (ko) 2019-08-20
TWI640475B (zh) 2018-11-11
CN106057865A (zh) 2016-10-26
US11799033B2 (en) 2023-10-24
US20210249538A1 (en) 2021-08-12
JP2022111351A (ja) 2022-07-29
JP2021010037A (ja) 2021-01-28
KR102322732B1 (ko) 2021-11-08
JP2023138783A (ja) 2023-10-02
JP2017046005A (ja) 2017-03-02
US20200259019A1 (en) 2020-08-13
JP2018157223A (ja) 2018-10-04
KR102501951B1 (ko) 2023-02-23
US9893201B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
TWI538886B (zh) 氧化物半導體膜及半導體裝置
JP6370978B2 (ja) 半導体装置の作製方法