CN106057865A - 氧化物半导体膜及半导体装置 - Google Patents

氧化物半导体膜及半导体装置 Download PDF

Info

Publication number
CN106057865A
CN106057865A CN201610663376.XA CN201610663376A CN106057865A CN 106057865 A CN106057865 A CN 106057865A CN 201610663376 A CN201610663376 A CN 201610663376A CN 106057865 A CN106057865 A CN 106057865A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor film
film
crystal region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610663376.XA
Other languages
English (en)
Other versions
CN106057865B (zh
Inventor
高桥正弘
秋元健吾
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN106057865A publication Critical patent/CN106057865A/zh
Application granted granted Critical
Publication of CN106057865B publication Critical patent/CN106057865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C01G15/006—Compounds containing, besides gallium, indium, or thallium, two or more other elements, with the exception of oxygen or hydrogen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的之一是提供一种导电率稳定的氧化物半导体膜。另外，本发明的目的之一是通过使用该氧化物半导体膜，对半导体装置赋予稳定的电特性，提供一种可靠性高的半导体装置。在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，具有在平行于氧化物半导体膜的被形成面的法向矢量的方向上一致的c轴取向的结晶区，c轴取向的结晶区的组成以In1+δGa1‑δO3(ZnO)m(注意，0<δ<1，m＝1至3)表示，包括c轴取向的结晶区的整体的氧化物半导体膜的组成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m＝1至3)表示。

Description

氧化物半导体膜及半导体装置
本申请是2012年4月10日提交的申请号为201210103353.5，发明名称为“氧化物半导体膜及半导体装置”的中国申请的分案申请，该申请要求2011年4月13日的优先权。
技术领域
本发明涉及一种氧化物半导体膜及使用该氧化物半导体膜的半导体装置。
注意，在本说明书中半导体装置是指能够利用半导体特性而工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
以液晶显示装置为代表的形成在玻璃衬底等上的晶体管由非晶硅、多晶硅等构成。使用非晶硅的晶体管可以容易地对应玻璃衬底的大面积化。但是，使用非晶硅的晶体管具有场效应迁移率低的缺点。此外，使用多晶硅的晶体管虽然场效应迁移率高，但是具有不适于玻璃衬底的大面积化的缺点。
与具有上述缺点的使用硅的晶体管相比，将使用氧化物半导体制造的晶体管用于电子装置或光学装置的技术受到注目。例如，专利文献1公开一种技术，其中作为氧化物半导体使用包含In、Zn、Ga、Sn等的非晶氧化物制造晶体管。此外，专利文献2公开一种技术，其中制造如上同样的晶体管，并将该晶体管用于显示装置的像素的开关元件等。
另外，对于用于这种晶体管的氧化物半导体，已有如下说明：“氧化物半导体对杂质是不敏感的，即使在氧化物半导体膜中包含大量金属杂质也没有问题，因此，也可以使用包含大量如钠等碱金属的廉价的钠钙玻璃”(参照非专利文献1)。
[专利文献1]日本专利申请公开2006-165529号公报
[专利文献2]日本专利申请公开2006-165528号公报
[非专利文献1]神谷、野村、细野“非晶氧化物半导体的物性及装置开发的现状”、日本固体物理、2009年9月号、第44卷、第621-633页
但是，当氧化物半导体膜一直处于非晶状态时，在氧化物半导体膜中容易产生氧缺陷、悬空键(dangling bond)，由于单独的氧缺陷、悬空键或其与氢等的结合会导致膜中产生载流子。因此，有氧化物半导体膜的导电率等电特性发生变化的忧虑。另外，对使用氧化物半导体膜的晶体管而言也会成为电特性变化的主要原因，由此半导体装置的可靠性被降低。
发明内容
鉴于上述问题，本发明的目的之一是提供一种电特性稳定的氧化物半导体膜。另外，本发明的目的之一是通过使用该氧化物半导体膜，对半导体装置赋予稳定的电特性，而提供一种可靠性高的半导体装置。
所公开的发明的一个方式是一种氧化物半导体膜，该氧化物半导体膜包含铟、镓以及锌且具有c轴取向的结晶区。另外，与膜整体为非晶结构的氧化物半导体膜相比，因为本发明的一个方式的氧化物半导体膜具有c轴取向的结晶区，所以是氧缺陷、悬空键或与悬空键等结合的氢、硼、氮以及磷等杂质被降低的高纯度氧化物半导体膜。另外，通过确定c轴取向的结晶区的组成与包括c轴取向的结晶区的半导体膜整体的组成，可以实现具有稳定的晶体结构的氧化物半导体膜。下面进行更详细的说明。
所公开的发明的一个方式是一种氧化物半导体膜，该氧化物半导体膜包含铟(In)、镓(Ga)以及锌(Zn)，并且具有在平行于氧化物半导体膜的被形成面的法向矢量的方向上一致的c轴取向的结晶区，c轴取向的结晶区的组成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m＝1至3)表示，并且包括c轴取向的结晶区的整体的氧化物半导体膜的组成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m＝1至3)表示。
所公开的发明的另一个方式是一种半导体装置，该半导体装置包括栅电极；与栅电极接触的第一绝缘膜；与第一绝缘膜接触的氧化物半导体膜；以及与氧化物半导体膜接触的第二绝缘膜，其中，氧化物半导体膜包含铟(In)、镓(Ga)以及锌(Zn)并且具有在平行于氧化物半导体膜的被形成面的法向矢量的方向上一致的c轴取向的结晶区，c轴取向的结晶区的组成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m＝1至3)表示，并且包括c轴取向的结晶区的整体的氧化物半导体膜的组成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m＝1至3)表示。
在上述各结构中，优选氧化物半导体膜中的硼(B)、磷(P)以及氮(N)浓度的合计为5×1019原子/立方厘米以下，硼(B)、磷(P)以及氮(N)浓度中的任何一个优元素浓度为1×1019原子/立方厘米以下，锂(Li)浓度及钾(K)浓度为5×1015原子/立方厘米以下，钠(Na)浓度为5×1016原子/立方厘米以下。
本发明的一个方式所公开的包含铟、镓以及锌的氧化物半导体膜能够具有稳定的电特性。通过将这种包含铟、镓以及锌的氧化物半导体膜用于晶体管，可以实现电特性稳定且可靠性高的半导体装置。
附图说明
图1A和1B是有关本发明的一个方式的截面TEM图像；
图2是说明有关本发明的一个方式的晶体结构的图；
图3A和3B分别是有关本发明的一个方式的示意图和有关本发明的一个方式的截面TEM图像；
图4A至4E是说明有关本发明的一个方式的半导体装置的制造工序的截面图；
图5是说明制造装置的示意图；
图6A至6C是有关本发明的一个方式的半导体装置的截面图；
图7A至7C是示出本发明的一个方式的框图及等效电路图；
图8A至8D是示出本发明的一个方式的电子设备的外观图；
图9A至9C是示出实施例的自旋密度的结果的图；
图10是示出实施例的自旋密度的结果的图。
具体实施方式
下面，将参照附图详细地说明本发明的实施方式。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。注意，在下面所说明的本发明的结构中，在不同的附图之间共同使用同一附图标记来表示同一部分或具有同一功能的部分，而省略其重复说明。
注意，在本说明书所说明的各附图中，各结构的尺寸、层的厚度或者区域有时为了容易理解而放大表示。因此，不一定局限于其尺度。
注意，在本说明书中为了避免部件的混淆而使用诸如“第一”、“第二”和“第三”的词语，但是此类词语并非用来限定数目。因此，例如，“第一”能够适当地替换为“第二”、“第三”等而说明。
实施方式1
在本实施方式中，参照图1A至图3B说明包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的结构。
根据本实施方式的包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜具有在平行于氧化物半导体膜的被形成面的法向矢量的方向上一致的c轴取向的结晶区，该c轴取向的结晶区的组成以In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m＝1至3)表示，并且包括c轴取向的结晶区的整体的氧化物半导体膜的组成以InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m＝1至3)表示。
在此，图1A和1B示出通过透射电子显微镜(TEM:Transmission ElectronMicroscope)对实际制造的具有上述结构的氧化物半导体膜的截面进行观察的结果(截面TEM图像)。
图1A所示的截面TEM图像的样品是通过如下方法制造的：在室温下通过溅射法使用包含铟(In)、镓(Ga)以及锌(Zn)的金属氧化物靶材(In:Ga:Zn＝1:1:1[原子比])在衬底100上形成厚度为50nm的氧化物半导体膜101，然后在氧气氛下以700℃进行1小时的热处理。由图1A所示的截面TEM图像可知，在氧化物半导体膜101的上部具有结晶区102。另外，图1B所示的截面TEM图像是放大图1A所示的结晶区102的图。
由图1A和1B所示的截面TEM图像可知，在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中观察到多个在氧化物半导体膜101内原子取向为层状的结晶区102。
接下来，当使用图1B所示的截面TEM图像计算出原子取向为层状的晶面的间距时，算出在平行于被形成面的法向矢量的方向上的晶面间距为0.288nm。另外，作为晶面的间距的算出方法使用FFTM(FastFourier Transform Mapping：多极快速傅里叶变换)法。
在此，作为包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的一个例子的In-Ga-Zn-O膜的晶体结构为InO层和GaO层或ZnO层在c轴方向上层叠为层状的结构。作为其中之一，有组成为InGaO3(ZnO)且晶格常数为c＝2.607nm的结构。图2示出In-Ga-Zn-O膜的晶体结构的示意图。在图2中，白色圆点表示In，灰色圆点表示Ga或Zn，并且黑色圆点表示氧(O)。如图2所示那样，InO2层(附图中的InO2层)和GaZnO2层(附图中的GaZnO2层)为具有六角形的晶格的结合的层且在c轴方向上层叠。另外，c轴方向与a-b面垂直。
接下来，根据图2所示的晶体结构进行模拟实验。图3A示出通过模拟实验而得到的示意图。此外，图3B示出对图1B所示的结晶区102进一步进行放大了的结晶区102的截面TEM图像。
在图3A中，图像的浓淡与原子序数的平方成比例，白色圆点表示In，灰色圆点表示Ga或Zn。此外，在图3B中，呈黑色层状的区域表示InO层，位于黑色层状之间的区域表示GaO层或ZnO层。
由此可知，图3A所示的示意图和图3B所示的结晶区102的截面TEM图像的原子排列的结构大致一致。就是说，图1A、图1B以及图3B所示的结晶区102具有图2所示的晶体结构。
另外，在c轴方向上的晶胞之一，即(001)晶面间距相当于c轴的晶格常数c＝2.607nm。由此，(009)晶面间距相当于d＝0.2897nm。就是说，图1B所示的结晶区102的原子取向为层状的晶面在平行于被形成面的法向矢量的方向上的晶面间距为0.288nm，该数值与(009)晶面间距d＝0.2897nm大致一致，因此，可知结晶区102具有InGaZnO4的晶体结构。就是说，结晶区102的组成为In:Ga:Zn＝1:1:1[原子比]。
像这样，由图1A、图1B以及图3B所示的截面TEM图像可知，结晶区102具有c轴取向并且在从垂直于a-b面的方向看时具有三角形状或六角形状的原子排列，在c轴上金属原子排列为层状或者金属原子和氧原子排列为层状，并且在a-b面上a轴或b轴的方向不同(即，以c轴为中心旋转)。在本说明书等中，氧化物半导体膜包括上述结晶区102，并且是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)膜。
从广义来讲，CAAC-OS膜是指非单晶并包括如下相的材料，在该相中在从垂直于a-b面的方向看时具有三角形、六角形、正三角形或正六角形的原子排列，并且从垂直于c轴的方向看时金属原子排列为层状或者金属原子和氧原子排列为层状。
虽然CAAC-OS膜不是单晶，但是也不只由非晶形成。另外，虽然CAAC-OS膜包括晶化部分(结晶部分)或者晶化区域(结晶区)，但是有时不能明确辨别一个结晶部分与其他结晶部分的边界或者一个结晶区与其他结晶区的边界。
另外，也可以用氮取代构成CAAC-OS膜的氧的一部分。此外，构成CAAC-OS膜的每个结晶部分的c轴也可以在固定方向(例如，平行于CAAC-OS膜的被形成面的法向矢量或表面的法向矢量的方向)上一致。或者，构成CAAC-OS膜的每个结晶部分的a-b面的法向矢量也可以朝向固定方向(例如，垂直于CAAC-OS膜的被形成面的法向矢量或表面的法向矢量的方向)。
作为上述CAAC-OS膜的例子，也可以举出如下材料，在该材料中，c轴在平行于CAAC-OS膜的被形成面的法向矢量或表面的法向矢量的方向上一致，并且在从垂直于a-b面的方向观察时确认到三角形或六角形的原子排列，并且在观察该膜的截面时确认到金属原子的层状排列或者金属原子和氧原子(或氮原子)的层状排列。
在此，考虑包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的化学计量组成比。In及Ga都是三价元素，Zn是二价元素。例如，即使以Ga置换In，因为In及Ga都是三价元素，所以价电子数也不变。此外，，可以在不改变晶体结构的状态下减少Ga量而增加In量。
就是说，包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的化学计量组成比表示为In1+δGa1-δO3(ZnO)m(注意，0<δ<1，m＝1至3)，并且即使In和Ga的组成比与所述化学计量组成比不同，也可以维持稳定的晶体结构。
还从图3B所示的晶体结构可以确认到部分In与Ga置换。在结晶区102中的区域150中，连续的In(呈黑色层状的区域)的晶体结构的连续性部分不同。此外，区域150的对比度与Ga或Zn的对比度酷似，当由Zn置换时价电子数发生变化，而不能维持原来的晶体结构，由此可以推测In被Ga置换。
接下来，表1表示对包括c轴取向的结晶区102的氧化物半导体膜101进行组成分析的结果。另外，组成分析是通过电感耦合等离子体质谱(Inductively Coupled Plasma–Mass Spectrometry：ICP-MS)进行的。此外，氧化物半导体膜101中的各元素由原子％表示。此外，在假设构成氧化物半导体膜101的氧化物为具有理想组成的In2O3、Ga2O3以及ZnO的情况下，计算氧(O)含量。
[表1]
在此，表2示出以In为基准时的表1所示的氧化物半导体膜101的组成。
[表2]
In Ga Zn O
氧化物半导体膜101 1.00 0.99 0.68 3.66
由表2可知，包括c轴取向的结晶区102的氧化物半导体膜101的组成比大致为In:Ga:Zn＝1:1:0.7[原子比]。因此，有时与以一般式InGaO3(ZnO)n(n是自然数)表示的In-Ga-Zn-O类氧化物半导体膜的结构不同，即表示为InxGayO3(ZnO)m(注意，0<x<2，0<y<2，m＝1至3)。
如此，c轴取向的结晶区102的组成比和包括c轴取向的结晶区102的氧化物半导体膜101的组成比不同。换言之，c轴取向的结晶区102的组成比有时与膜整体的组成比不同。可以认为这是由于因形成氧化物半导体膜101时的形成温度或者形成氧化物半导体膜101之后的热处理等导致氧化物半导体膜101中的组成发生变化的缘故。
但是，即使在氧化物半导体膜101整体的组成发生变化的情况下，c轴取向的结晶区102也维持稳定的晶体结构，因此可以将氧化物半导体膜101形成为具有稳定的晶体结构的氧化物半导体膜。
另外，在图1A和1B所示的包括c轴取向的结晶区102的氧化物半导体膜101中，膜中的杂质浓度很低。具体而言，在氧化物半导体膜101中，优选将N型杂质的磷(P)、硼(B)以及氮(N)的杂质的总杂质浓度设定为5×1019原子/立方厘米以下，更优选为5×1018原子/立方厘米以下。
再者，在氧化物半导体膜101中，优选将N型杂质的磷(P)、硼(B)以及氮(N)中任一种杂质的杂质浓度设定为1.0×1019原子/立方厘米以下，更优选为1.0×1018原子/立方厘米以下。
这是因为如下缘故：因为c轴取向的结晶区102具有稳定的晶体结构，所以氧化物半导体膜101内的氧缺陷、悬空键或与悬空键等结合的氢、硼、氮以及磷等杂质减少。
在此，对实际制造的图1A和1B所示的氧化物半导体膜101中的杂质磷(P)、硼(B)以及氮(N)进行浓度测量。另外，杂质浓度的测量是通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)进行的。
由SIMS分析的结果可知，P浓度为4.0×1016原子/立方厘米以下，B浓度为4.0×1017原子/立方厘米以下，N浓度为1.0×1017原子/立方厘米以下，并且所有元素的合计为4.5×1016原子/立方厘米以下。
像这样，通过从氧化物半导体膜101彻底去除可能成为N型的杂质，可以实现氧化物半导体膜101的高纯度化。
此外，优选的是，在根据本实施方式的包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，除了上述杂质的P浓度、B浓度以及N浓度以外，氧化物半导体膜中的碱金属等的杂质浓度被降低。例如，在氧化物半导体膜中，锂浓度为5×1015原子/立方厘米以下，优选为1×1015原子/立方厘米以下，钠浓度为5×1016原子/立方厘米以下，优选为1×1016原子/立方厘米以下，钾浓度为5×1015原子/立方厘米以下，优选为1×1015原子/立方厘米以下。
因为对于氧化物半导体来说碱金属及碱土金属是恶性的杂质，所以优选氧化物半导体所含有的碱金属及碱土金属量少。尤其是，当将该氧化物半导体膜用于晶体管时，有可能碱金属中的钠扩散到与氧化物半导体膜接触的绝缘膜中而导致晶体管的阈值电压的变动等。另外，在氧化物半导体膜中，钠断裂金属与氧的键或者挤进键之中。其结果，导致晶体管特性的劣化(例如，常导通化(阈值向负一侧偏移)、迁移率的降低等)。并且，还成为特性偏差的原因。
因此，优选尽量减少包括c轴取向的结晶区的氧化物半导体膜中的杂质，将碱金属的浓度设定为5×1016原子/立方厘米以下，将氢的浓度设定为5×1019原子/立方厘米以下。
在以上所说明的包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，因为通过包括c轴取向的结晶区而具有比膜整体为非晶结构的氧化物半导体膜良好的结晶性，所以氧缺陷、悬空键或与悬空键等结合的氢、硼、氮以及磷等杂质减少。
因为这些氧缺陷、悬空键或与悬空键等结合的杂质在氧化物半导体膜中成为载流子的陷阱或载流子的供给源，所以有可能成为该氧化物半导体膜的导电率变动的原因。
因此，在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，包括c轴取向的结晶区的氧化物半导体膜的导电率稳定，可以具有即使受到可见光或紫外光等的照射也在电性上稳定的结构。
另外，在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，c轴取向的结晶区的组成和包括c轴取向的结晶区的整体的氧化物半导体膜的组成都已被确定。此外，即使在c轴取向的结晶区的组成比与化学计量组成比不同，c轴取向的结晶区也可以维持稳定的结构。像这样，通过确定每个组成，可以实现具有稳定的晶体结构的氧化物半导体膜。
以上，本实施方式所示的结构等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
在本实施方式中，将参照图4A至4E及图5说明实施方式1所示的包含铟、镓以及锌且具有c轴取向的结晶区的氧化物半导体膜以及具有该氧化物半导体膜的晶体管的制造方法。图4A至4E是示出顶栅结构的晶体管320的制造工序的截面图，而图5是制造装置的结构的一个方式。此外，与上述实施方式1不同，在本实施方式中示出分两次形成包括c轴取向的结晶区的氧化物半导体膜的例子。
图4E是顶栅结构的晶体管320的截面图，其中晶体管320在具有绝缘表面的衬底300上包括绝缘膜301、包括沟道形成区域的氧化物半导体膜309、源电极304a、漏电极304b、栅极绝缘膜302、栅电极312以及绝缘膜310a。以覆盖氧化物半导体膜309的端部的方式设置有源电极304a及漏电极304b，并且覆盖源电极304a及漏电极304b的栅极绝缘膜302与氧化物半导体膜309的一部分接触。在该氧化物半导体膜309的一部分上隔着栅极绝缘膜302设置有栅电极312。
另外，在栅极绝缘膜302及栅电极312上设置有绝缘膜310a及绝缘膜310b。
下面，将参照图4A至4E说明在衬底上制造晶体管320的工序。
首先，在衬底300上形成绝缘膜301(参照图4A)。
作为衬底300，可以使用通过熔融法或浮法制造的无碱玻璃衬底、具有可耐受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢等金属衬底的表面上设置有绝缘膜的衬底、在半导体衬底的表面上设置有绝缘膜的衬底。在衬底300为母板玻璃的情况下，衬底的尺寸可以采用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。因为在处理温度高且处理时间长时母板玻璃大幅度收缩，所以优选的是，当使用母板玻璃进行批量生产时，将制造工序的加热处理温度设定为600℃以下，优选设定为450℃以下。
作为绝缘膜301，通过PCVD法、溅射法使用厚度为50nm以上且600nm以下的选自氧化硅膜、氧化镓膜、氧化铝膜、氮化硅膜、氧氮化硅膜、氧氮化铝膜或氮氧化硅膜中的一层或叠层。用作基底绝缘膜的绝缘膜301优选在其膜中(块中)至少有超过化学计量组成比的量的氧，例如，当使用氧化硅膜时，使用SiO2+α(注意，α>0)。通过增大绝缘膜301的含氧量，能够从绝缘膜301对后面要形成的氧化物半导体膜供应氧。
此外，优选使绝缘膜301的表面的平坦性良好。例如，绝缘膜301的平均面粗糙度(Ra)优选为0.1nm以上且低于0.5nm。当绝缘膜301的表面的平坦性良好时，后面要形成的氧化物半导体膜的结晶性得到提高。
另外，当使用包含碱金属等的杂质的玻璃衬底时，为了防止碱金属的侵入，也可以在绝缘膜301和衬底300之间作为氮化物绝缘膜通过PCVD法或溅射法来形成氮化硅膜、氮化铝膜等。因为Li或Na等碱金属为杂质，所以优选含量少。
接下来，在绝缘膜301上形成厚度为1nm以上且10nm以下的第一氧化物半导体膜。
在本实施方式中，以如下条件形成厚度为5nm的第一氧化物半导体膜：使用金属氧化物靶材(In-Ga-Zn-O类金属氧化物靶材(In：Ga：Zn＝1：1：1[原子比])；衬底与靶材之间的距离为170mm；衬底温度为400℃；压力为0.4Pa；直流(DC)电源为500W；在只有氧、只有氩或氩及氧的气氛下进行成膜处理。
第一氧化物半导体膜可以通过溅射法使用氩气体、氧气体或氩气体和氧气体的混合气体等进行成膜。另外，通过在成膜时加热衬底，可以形成结晶区所占的比例比非晶区高的第一氧化物半导体膜。例如，可以将衬底温度设定为150℃以上且450℃以下即可。优选的是，衬底温度为200℃以上且400℃以下。
另外，作为第一氧化物半导体膜的形成气氛，可以使用氩气体、氧气体、或氩气体和氧气体的混合气体，这些气体优选为高纯度气体。例如，优选采用氢、水、羟基、氢化物等杂质被去除到1ppm以下(优选为10ppb以下)的浓度的高纯度气体。
另外，增大成膜时的溅射气氛下的氧流量是优选的。通过增大成膜时的氧流量，可以提高第一氧化物半导体膜中的氧浓度。例如，对总气体流量的氧比例优选为10％以上，更优选为30％以上，特别优选为50％以上。
通过提高衬底温度，可以使第一氧化物半导体膜进一步晶化。
接着，在将配置有衬底的处理室内的气氛设定为氮或干燥空气的情况下，进行第一加热处理。将第一加热处理的温度设定为400℃以上且750℃以下。另外，将第一加热处理的加热时间设定为1分钟以上且24小时以下。通过第一加热处理形成第一氧化物半导体膜308a(参照图4A)。
接着，在第一氧化物半导体膜308a上形成厚于10nm的第二氧化物半导体膜。
在本实施方式中，以如下条件形成厚度为25nm的第二氧化物半导体膜：使用金属氧化物靶材(In-Ga-Zn-O类金属氧化物靶材(In：Ga：Zn＝1：1：1[原子比])；衬底与靶材之间的距离为170mm；衬底温度为400℃；压力为0.4Pa；直流(DC)电源为500W；在只有氧、只有氩或氩及氧的气氛下进行成膜处理。
接着，在将配置有衬底的处理室内的气氛设定为氮或干燥空气的情况下，进行第二加热处理。将第二加热处理的温度设定为400℃以上且750℃以下。另外，将第二加热处理的加热时间设定为1分钟以上且24小时以下。通过第二加热处理形成第二氧化物半导体膜308b(参照图4B)。
通过以上步骤形成由第一氧化物半导体膜308a和第二氧化物半导体膜308b构成的氧化物半导体膜308。
当使用高于750℃的温度进行第一加热处理及第二加热处理时，由于玻璃衬底的收缩，氧化物半导体膜容易产生裂纹(在厚度方向上延伸的裂纹)。因此，优选将形成第一氧化物半导体膜之后的加热处理诸如第一加热处理及第二加热处理的温度、通过溅射法进行成膜时的衬底温度等设定为750℃以下，更优选为450℃以下，由此可以在大面积玻璃衬底上制造可靠性高的晶体管。
另外，优选在不暴露于大气的状态下连续进行从绝缘层301的形成到第二加热处理的工序。图5示出能够在不暴露于大气的状态下连续进行从绝缘层301的形成到第二加热处理的工序的制造装置的俯视图。
图5所示的制造装置是板料送进方式多处理室装置，包括溅射室10a、溅射室10b、溅射室10c、具有三个收纳被处理衬底的盒式接口(cassette port)14的衬底供应室11、装载锁定室12a、卸载锁定室12b、传送室13以及衬底加热室15等。另外，衬底供应室11及传送室13分别配置有用来传送被处理衬底的传送机械。另外，还设置有用于隔离各处理室(溅射室10a、装载锁定室12a等)的闸阀16。优选将溅射室10a、溅射室10b、溅射室10c、传送室13以及衬底加热室15控制为几乎不包含氢及水分的气氛(惰性气氛、减压气氛以及干燥空气气氛等)，例如，水分的露点为-40℃以下，优选为-50℃以下的干燥氮气氛。
另外，在交换靶材、防附着板等时，有时将溅射室10a、溅射室10b以及溅射室10c的处理室暴露于大气。在将溅射室暴露于大气之后，优选使处理室内的气氛几乎不包含氢及水分。例如，在将处理室暴露于大气之后，通过烘烤处理室去除附着在处理室内的氢及水分，并且进行用来去除附着在靶材表面或防附着板的氢、水分的预溅射，可以彻底排除混入到氧化物半导体膜中的杂质。
另外，在溅射室10a、溅射室10b以及溅射室10c中，采用如下结构即可：通过使用低温泵、具备冷阱的涡轮分子泵等，防止气体从排气通路倒流。由于从排气通路混入气体导致氧化物半导体膜中的杂质浓度上升，因此必须要彻底排除从排气通路混入的气体。
下面对使用图5的制造装置的制造步骤的一个例子进行说明。首先，将被处理衬底从盒式接口14经过装载锁定室12a和传送室13转送到衬底加热室15，在衬底加热室15中通过真空烘烤等去除附着在被处理衬底上的水分，然后将被处理衬底经过传送室13转送到溅射室10c，在溅射室10c内形成绝缘膜301。并且，在不暴露于大气的状态下，将被处理衬底经过传送室13转送到溅射室10a，在溅射室10a内形成厚度为5nm的第一氧化物半导体膜。并且，在不暴露于大气的状态下，将被处理衬底经过传送室13转送到衬底加热室15，进行第一加热处理，形成第一氧化物半导体膜308a。并且，在不暴露于大气的状态下，将被处理衬底经过传送室13转送到溅射室10b，在溅射室10b内形成厚度厚于10nm的第二氧化物半导体膜。并且，在不暴露于大气的状态下，将被处理衬底经过传送室13转送到衬底加热室15，进行第二加热处理，形成第二氧化物半导体膜308b。然后，将被处理衬底经过传送室13、卸载锁定室12b以及衬底供应室11转送到盒式接口14。
如上所述，通过使用图5所示的制造装置，可以在不暴露于大气的状态下进行从绝缘膜301的成膜到第二加热处理的制造步骤。
另外，在图5所示的制造装置中，通过改变溅射室的溅射靶材可以在不暴露于大气的状态下实现不同结构的工序。例如，可以将预先形成有绝缘膜301的衬底设置在盒式接口14内，在不暴露于大气的状态下进行从第一氧化物半导体膜的成膜到第二加热处理来形成氧化物半导体膜308，然后，在不暴露于大气的状态下，在溅射室10c内使用金属靶材在氧化物半导体膜308上形成用来形成源电极及漏电极的导电膜。
如上所述，通过使用图5所示的板料送进方式多处理室装置，可以连续进行绝缘膜301、第一氧化物半导体膜308a以及第二氧化物半导体膜308b的成膜。
注意，在附图中，虽然在氧化物半导体膜308的说明中以虚线表示第一氧化物半导体膜308a与第二氧化物半导体膜308b之间的界面，但是并不存在明确的界面，只是为了易于说明而图示的。
另外，氧化物半导体膜308是通过成膜工序、加热处理等而从氧化物半导体膜308内彻底去除了水、氢、羟基、氢化物等的高纯度氧化物半导体膜。该膜的氢浓度为5×1019原子/立方厘米以下,优选为5×1018原子/立方厘米以下，更优选为5×1017原子/立方厘米以下。
另外，在氧化物半导体膜308中，N型杂质的磷(P)、硼(B)以及氮(N)的杂质浓度的合计优选为5×1019原子/立方厘米以下，更优选为5×1018原子/立方厘米以下。另外，N型杂质的磷(P)、硼(B)以及氮(N)中任一种杂质的杂质浓度优选为1.0×1019原子/立方厘米以下，更优选为1.0×1018原子/立方厘米以下。
像这样，通过从氧化物半导体膜308彻底去除可能成为N型的杂质，可以形成I型(真性)的氧化物半导体膜308。
接着，对氧化物半导体膜308进行加工来形成岛状氧化物半导体膜309(参照图4C)。作为氧化物半导体膜308的加工，可以在氧化物半导体膜308上形成所希望的形状的掩模之后对该氧化物半导体膜308进行蚀刻。上述掩模可以利用光刻工序等方法形成。或者，也可以利用喷墨法等方法形成掩模。
此外，氧化物半导体膜308的蚀刻可以采用干蚀刻或湿蚀刻。当然，也可以组合上述蚀刻使用。
接着，在岛状氧化物半导体膜309上形成用来形成源电极及漏电极(包括使用与此相同的层形成的布线)的导电膜，并且对该导电膜进行加工来形成源电极304a及漏电极304b(参照图4C)。源电极304a及漏电极304b可以通过溅射法等并使用钼、钛、钽、钨、铝、铜、钕以及钪等金属材料或包含上述金属材料的合金材料的单层或叠层形成。
接着，形成与氧化物半导体膜309的一部分接触且覆盖源电极304a及漏电极304b的栅极绝缘膜302(参照图4D)。栅极绝缘膜302是通过等离子体CVD法或溅射法等形成的氧化物绝缘膜，使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化镓、氧氮化铝、氮氧化铝、氧化铪或这些的混合材料以单层或叠层形成。栅极绝缘膜302的厚度为10nm以上且200nm以下。
在本实施方式中，作为栅极绝缘膜302通过溅射法形成厚度为100nm的氧化硅膜。并且，在形成栅极绝缘膜302之后进行第三加热处理。通过进行第三加热处理，从栅极绝缘膜302向氧化物半导体膜309供应氧。第三加热处理的条件如下举出：在惰性气氛、氧气氛、氧和氮的混合气氛下；加热温度为200℃以上400℃以下，优选为250℃以上320℃以下。另外，将第三加热处理的加热时间设定为1分钟以上且24小时以下。注意，当第三加热处理的加热温度高于320℃时，有可能使晶体管的导通特性降低。
接着，在栅极绝缘膜302上形成导电膜，然后，通过光刻工序及蚀刻工序形成栅电极312(参照图4E)。栅电极312夹着栅极绝缘膜302与氧化物半导体膜309的一部分重叠。栅电极312可以通过溅射法等使用钼、钛、钽、钨、铝、铜、钕以及钪等的金属材料或包含上述金属材料的合金材料以单层或叠层形成。
接着，形成覆盖栅电极312及栅极绝缘膜302的绝缘膜310a及绝缘膜310b(参照图4E)。
绝缘膜310a及绝缘膜310b可以使用氧化硅、氮化硅、氧化镓、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝或这些材料的混合材料以单层或叠层形成。在本实施方式中，作为绝缘膜310a通过溅射法形成厚度为300nm的氧化硅膜，并且在氮气氛下以250℃进行1小时的加热处理。然后，为了防止水分、碱金属的侵入，作为绝缘膜310b通过溅射法形成氮化硅膜。因为Li、Na等碱金属是杂质，所以其含量优选少，将氧化物半导体膜309中的碱金属的浓度设定为5×1016原子/立方厘米以下，优选为5×1016原子/立方厘米以下。另外，在本实施方式中虽然示出绝缘膜310a和绝缘膜310b的两层结构的例子，但是也可以采用单层结构。
通过以上工序形成顶栅结构的晶体管320。
在图4E所示的晶体管320中，第一氧化物半导体膜308a或第二氧化物半导体膜308b的至少一部分具有c轴取向的结晶区。因为通过包括c轴取向的结晶区而具有比膜整体为非晶结构的氧化物半导体膜良好的结晶性，所以氧缺陷、悬空键或与悬空键等结合的氢、硼、氮以及磷等杂质被降低。
因此，在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，包括c轴取向的结晶区的氧化物半导体膜可以具有在电性上稳定的结构。
以上，本实施方式所示的结构等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式3
在本实施方式中，参照图6A至6C说明与上述实施方式2所示的顶栅结构的晶体管320不同结构的晶体管。另外，使用同一附图标记来表示与上述实施方式2所示的晶体管320相同的结构，而省略其重复说明。
在图6A至6C所示的晶体管中，通过将实施方式1所示的包含铟、镓以及锌且包括c轴取向的结晶区的氧化物半导体膜用于沟道形成区域，可以实现具有高可靠性的晶体管。
图6A所示的晶体管330包括：设置在衬底300上的绝缘膜301；设置在绝缘膜301上的源电极304a及漏电极304b；以与源电极304a及漏电极304b的上面及侧面接触的方式设置的氧化物半导体膜309；设置在氧化物半导体膜309上的栅极绝缘膜302；以与氧化物半导体膜309重叠的方式设置在栅极绝缘膜302上的栅电极312；以及设置在栅电极312上的绝缘膜310a。也就是说，晶体管330与晶体管320的不同之处在于氧化物半导体膜309以与源电极304a及漏电极304b的上面及侧面接触的方式设置。
图6B所示的晶体管340包括：设置在衬底300上的绝缘膜301；设置在绝缘膜301上的栅电极312；设置在栅电极312上的栅极绝缘膜302；设置在栅极绝缘膜302上的氧化物半导体膜309；以与氧化物半导体膜309的上面及侧面接触的方式设置的源电极304a及漏电极304b；以及设置在氧化物半导体膜309上的绝缘膜310a。也就是说，晶体管340与晶体管320的不同之处在于晶体管340是底栅结构，即电极312和栅极绝缘膜302设置在氧化物半导体膜309的下方。
另外，图6C所示的晶体管350包括：设置在衬底300上的绝缘膜301；设置在绝缘膜301上的栅电极312；设置在栅电极312上的栅极绝缘膜302；设置在栅极绝缘膜302上的源电极304a及漏电极304b；以与源电极304a及漏电极304b的上面及侧面接触的方式设置的氧化物半导体膜309；以及设置在氧化物半导体膜309上的绝缘膜310a。也就是说，晶体管350与晶体管330的不同之处在于晶体管350是底栅结构，即栅电极312和栅极绝缘膜302设置在氧化物半导体膜309的下方。
在图6A至6C所示的晶体管330、晶体管340以及晶体管350中，氧化物半导体膜309的至少一部分具有c轴取向的结晶区。因为通过包括c轴取向的结晶区而具有比膜整体为非晶结构的氧化物半导体膜良好的结晶性，所以氧缺陷、悬空键或与悬空键等结合的氢、硼、氮以及磷等杂质被降低。
因此，在包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜中，包括c轴取向的结晶区的氧化物半导体膜可以具有在电性上稳定的结构。
像这样，本发明的氧化物半导体膜可以用于各种结构的晶体管。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式4
在本实施方式中，参照图7A至7C说明在同一衬底上至少具有驱动电路的一部分和配置在像素部中的晶体管的显示装置。
作为配置在像素部中的晶体管，使用实施方式2或实施方式3所示的晶体管。此外，因为该晶体管容易实现n沟道型，所以将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的晶体管相同的衬底上。像这样，通过将上述实施方式2或实施方式3所示的晶体管用于像素部及驱动电路，可以提供可靠性高的显示装置。
图7A示出有源矩阵型显示装置的框图的一个例子。在显示装置的衬底500上包括像素部501、第一扫描线驱动电路502、第二扫描线驱动电路503以及信号线驱动电路504。在像素部501中配置有从信号线驱动电路504延伸的多个信号线以及从第一扫描线驱动电路502及第二扫描线驱动电路503延伸的多个扫描线。此外，在扫描线与信号线的交叉区中以矩阵状设置有分别具有显示元件的像素。另外，显示装置的衬底500通过FPC(FlexiblePrinted Circuit：柔性印刷电路)等的连接部连接到时序控制电路(也称为控制器、控制IC)。
图7A所示的第一扫描线驱动电路502、第二扫描线驱动电路503以及信号线驱动电路504形成在与像素部501相同的衬底500上。由此，设置在外部的驱动电路等的构件的数量减少，所以可以实现成本的降低。另外，在将驱动电路设置在衬底500的外部时，需要延伸布线，而使布线之间的连接数量增加。当在同一衬底500上设置驱动电路时，可以减少该布线之间的连接数，从而可以谋求提高可靠性或成品率。
另外，图7B示出像素部的电路结构的一个例子。在此，示出VA方式的液晶显示面板的像素结构。
在该像素结构中，一个像素具有多个像素电极层，并且晶体管连接到各像素电极层。各晶体管通过不同栅极信号驱动。就是说，在以多畴设计的像素中，独立地控制施加到各像素电极层的信号。
晶体管516的栅极布线512和晶体管517的栅极布线513彼此分离，以便能够被提供不同的栅极信号。另一方面，晶体管516和晶体管517共同使用用作数据线的源电极层或漏电极层514。作为晶体管516及晶体管517，可以适当地利用上述实施方式所示的晶体管。由此可以提供可靠性高的液晶显示面板。
与晶体管516连接的第一像素电极层和与晶体管517连接的第二像素电极层具有不同的形状，并且被狭缝彼此分离。第二像素电极层以围绕扩展为V字型的第一像素电极层的外侧的方式形成。通过利用晶体管516及晶体管517使施加到第一像素电极层和第二像素电极层的电压时序不同，来控制液晶的取向。晶体管516连接到栅极布线512，晶体管517连接到栅极布线513。通过对栅极布线512和栅极布线513施加不同的栅极信号，可以使晶体管516及晶体管517的工作时序互不相同。
另外，由电容布线510、用作电介质的栅极绝缘膜以及与第一像素电极层或第二像素电极层连接的电容电极形成存储电容器。
通过使第一像素电极层、液晶层以及对置电极层重叠，形成第一液晶元件518。此外，通过使第二像素电极层、液晶层以及对置电极层重叠，形成第二液晶元件519。此外，该像素结构是在一个像素中设置有第一液晶元件518和第二液晶元件519的多畴结构。
此外，图7B所示的像素结构不局限于此。例如，也可以还对图7B所示的像素追加开关、电阻元件、电容元件、晶体管、传感器或逻辑电路等。
另外，图7C示出与图7B所示的像素结构不同的电路结构的一个例子。在此，示出使用有机EL元件的显示面板的像素结构。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，而产生电流。然后，通过使这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激励型发光元件。
下面对可以驱动有机EL元件的像素的结构及像素的动作进行说明。这里示出在一个像素中使用两个将本发明的氧化物半导体膜用于沟道形成区域的n沟道型晶体管的例子。
像素520包括开关晶体管521、驱动晶体管522、发光元件524以及电容元件523。在开关晶体管521中，栅电极层与扫描线526连接，第一电极(源电极层或漏电极层的一方)与信号线525连接，并且第二电极(源电极层或漏电极层的另一方)与驱动晶体管522的栅电极层连接。在驱动晶体管522中，栅电极层通过电容元件523与电源线527连接，第一电极与电源线527连接，第二电极与发光元件524的第一电极(像素电极)连接。发光元件524的第二电极相当于共同电极528。共同电极528与形成在同一衬底上的共同电位线连接。
作为开关晶体管521及驱动晶体管522，可以适当地利用实施方式2或实施方式3所示的晶体管。由此可以提供使用可靠性高的有机EL元件的显示面板。
另外，将发光元件524的第二电极(共同电极528)设定为低电源电位。这里，低电源电位是指以电源线527所设定的高电源电位为基准满足“低电源电位<高电源电位”的关系的电位，作为低电源电位例如也可以设定为GND、0V等。因为将该高电源电位与低电源电位的电位差施加到发光元件524上来使电流流过发光元件524，以使发光元件524发光，所以以使高电源电位与低电源电位的电位差成为发光元件524的正向阈值电压以上的方式设定各种电位。
另外，还可以使用驱动晶体管522的栅极电容代替电容元件523而省略电容元件523。至于驱动晶体管522的栅极电容，也可以在沟道形成区域和栅电极层之间形成电容。
当进行模拟灰度级驱动时，对驱动晶体管522的栅电极层施加发光元件524的正向电压+驱动晶体管522的Vth以上的电压。发光元件524的正向电压是指设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动晶体管522在饱和区域中工作的视频信号，可以使电流流过发光元件524。为了使驱动晶体管522在饱和区域中工作，使电源线527的电位高于驱动晶体管522的栅极电位。通过采用模拟方式的视频信号，可以在发光元件524中使与视频信号对应的电流流过，而进行模拟灰度级驱动。
此外，图7C所示的像素结构不局限于此。例如，还可以对图7C所示的像素追加开关、电阻元件、电容元件、传感器、晶体管或逻辑电路等。
像这样，上述实施方式2或实施方式3所示的晶体管用于像素部及驱动电路，并且用于该晶体管的沟道形成区域的氧化物半导体膜的至少一部分具有c轴取向的结晶区，因此该晶体管是具有高可靠性的晶体管。因此，可以提供可靠性高的显示装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式5
本说明书所公开的半导体装置可以应用于多种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的显示器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹子机(pachinko machine)等大型游戏机等。以下，对具备在上述实施方式4中说明的显示装置的电子设备的例子进行说明。
图8A表示便携式信息终端，其包括主体1001、框体1002、显示部1003a和显示部1003b等。显示部1003b是触控面板，通过触摸显示在显示部1003b上的键盘按钮1004，可以操作屏幕且输入文字。当然，也可以采用显示部1003a是触控面板的结构。通过将上述实施方式2或实施方式3所示的晶体管用作开关元件制造液晶面板或有机发光面板，并将其用于显示部1003a、显示部1003b，可以实现可靠性高的便携式信息终端。
图8A所示的便携式信息终端可以具有如下功能：显示各种信息(静止图像、动态图像、文字图像等)；将日历、日期或时刻等显示在显示部上；对显示在显示部上的信息进行操作或编辑；利用各种软件(程序)控制处理；等。另外，也可以采用在框体的背面或侧面具备外部连接端子(耳机端子、USB端子等)、记录介质插入部等的结构。
另外，图8A所示的便携式信息终端可以采用以无线方式发送且接收信息的结构。还可以采用以无线方式从电子书阅读器服务器购买所希望的书籍数据等并下载的结构。
图8B是便携式音乐播放机，其中主体1021包括显示部1023、用来戴在耳朵上的固定部分1022、扬声器、操作按钮1024以及外部存储器插槽1025等。通过将上述实施方式2或实施方式3所示的晶体管用作开关元件制造液晶面板或有机发光面板，并将其用于显示部1023，可以实现可靠性高的便携式音乐播放机。
另外，当对图8B所示的便携式音乐播放机添加天线、麦克风功能及无线功能且与移动电话一起使用时，可以在开车等的同时进行无线免提通话。
图8C示出移动电话，由框体1030及框体1031的两个框体构成。框体1031具备显示面板1032、扬声器1033、麦克风1034、定位装置1036、影像拍摄用透镜1037、外部连接端子1038等。另外，框体1030具备进行移动电话的充电的太阳能电池元件1040、外部存储器插槽1041等。另外，天线内置于框体1031内部。通过将上述实施方式2或实施方式3所示的晶体管用于显示面板1032，可以实现可靠性高的移动电话。
另外，显示面板1032具备触控面板，在图8C中，使用虚线示出作为映像被显示出来的多个操作键1035。另外，还安装有用来将由太阳能电池元件1040输出的电压升压到各电路所需的电压的升压电路。
例如，通过将上述实施方式2或实施方式3所示的晶体管的氧化物半导体膜的膜厚度设定为2μm以上且50μm以下，可以形成用于升压电路等的电源电路的功率晶体管。
显示面板1032根据使用方式适当地改变显示的方向。另外，由于在与显示面板1032同一面上设置有影像拍摄用透镜1037，所以可以实现可视电话。扬声器1033及麦克风1034不局限于音频通话，还可以进行可视通话、录音、再生等。再者，框体1030和框体1031滑动而可以处于如图8C那样的展开状态和重叠状态，所以可以实现便于携带的小型化。
外部连接端子1038可以与AC适配器及各种电缆如USB电缆等连接，由此可以进行充电及与个人计算机等的数据通讯。另外，通过将记录介质插入外部存储器插槽1041，可以对应于更大量数据的保存及移动。
另外，除了上述功能之外，还可以具有红外线通信功能、电视接收功能等。
图8D示出电视装置的一个例子。在电视装置1050中，框体1051组装有显示部1053。可以用显示部1053显示图像。此外，在此示出利用安装有CPU的支架1055支撑框体1051的结构。通过将上述实施方式2或实施方式3所示的晶体管用于显示部1053，可以实现可靠性高的电视装置1050。
可以通过框体1051所具备的操作开关或另行提供的遥控操作机进行电视装置1050的操作。此外，也可以采用在遥控操作机中设置显示从该遥控操作机输出的信息的显示部的结构。
另外，电视装置1050采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通讯。
另外，电视装置1050具备外部连接端子1054、记录媒体再现录像部1052、外部储存器插槽。外部连接端子1054可以与各种电缆如USB电缆等连接，由此可以进行与个人计算机等的数据通讯。通过将盘状记录媒体插入记录媒体再现录像部1052中，可以进行对储存在记录媒体中的数据的读出以及对记录媒体的写入。另外，也可以将插入外部储存器插槽中的外部存储器1056所存储的图像或影像等显示在显示部1053上。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施例1
在本实施例中，在包含铟、镓以及锌的氧化物半导体膜中，通过改变氧化物半导体膜的成膜条件，形成膜整体为非晶结构的氧化物半导体膜(amo-OS，样品1)和所公开的发明的一个方式的具有c轴取向的结晶区的氧化物半导体膜(CAAC-OS，样品2及样品3)，对于氧化物半导体膜中的氧缺陷进行评价。下面详细说明各样品。
(样品1)
通过溅射法在石英衬底上形成厚度为100nm的IGZO膜。然后，在N2气氛(N2＝100％)下对IGZO膜进行450℃×1小时的热处理。然后，在该IGZO膜上通过等离子体CVD法形成厚度为400nm的SiON膜。另外，IGZO膜的成膜条件为如下：使用In：Ga：Zn＝1：1：1的金属氧化物靶材，Ar/O2为90/10sccm(O2气体流量比为10％)，成膜压力为0.6Pa，成膜电力为5kw(DC)，衬底温度为170℃。另外，SiON膜的成膜条件为如下：SiH4/N2O为30/4000sccm，成膜压力为200Pa，成膜电力为150W(RF)，衬底温度为220℃。
(样品2)
通过溅射法在石英衬底上形成厚度为100nm的IGZO膜。然后，在N2气氛(N2＝100％)下对IGZO膜进行450℃×1小时的热处理。然后，在该IGZO膜上通过等离子体CVD法形成厚度为400nm的SiON膜。另外，IGZO膜的成膜条件为如下：使用In：Ga：Zn＝1：1：1的金属氧化物靶材，Ar/O2为50/50sccm(O2气体流量比为50％)，成膜压力为0.6Pa，成膜电力为5kw(DC)，衬底温度为170℃。另外，SiON膜的成膜条件与样品1相同。
(样品3)
通过溅射法在石英衬底上形成厚度为100nm的IGZO膜。然后，在N2气氛(N2＝100％)下对IGZO膜进行450℃×1小时的热处理。然后，在该IGZO膜上通过等离子体CVD法形成厚度为400nm的SiON膜。另外，IGZO膜的成膜条件为如下：使用In：Ga：Zn＝1：1：1的金属氧化物靶材，Ar/O2为0/100sccm(O2气体流量比为100％)，成膜压力为0.6Pa，成膜电力为2kw(DC)，衬底温度为170℃。另外，SiON膜的成膜条件与样品1及样品2相同。
对上述样品1至样品3，在形成SiON膜之后，在N2气氛(N2＝100％)下进行300℃×1小时的热处理之后，并且在N2+O2气氛(N2＝80％，O2＝20％)下进行300℃×1小时的热处理之后，分别进行氧化物半导体膜中的氧缺陷的评价。
另外，氧化物半导体膜中的氧缺陷可以利用电子自旋共振(ESR:Electron SpinResonance)进行评价。
图9A至9C及图10示出样品1至样品3的自旋密度的结果。另外，自旋密度的测量条件为如下：温度为25℃，μ波功率为20mW，9.2GHz，磁场方向与膜表面平行，检测下限为1.0×1017转/立方厘米。
图9A表示样品1的自旋密度的结果，图9B表示样品2的自旋密度的结果，并且图9C表示样品3的自旋密度的结果。另外，在图9A至9C中，最上面的曲线表示SiON膜的成膜之后的自旋密度的结果，中间的曲线表示在N2气氛(N2＝100％)下进行300℃×1小时的热处理之后的自旋密度的结果，并且下面的曲线表示在N2+O2气氛(N2＝80％，O2＝20％)下进行300℃×1小时的热处理之后的自旋密度的结果。另外，在图9A至9C中，横轴表示g-因子(也称为g值)，纵轴表示强度。
图10表示图9A至9C所示的自旋密度的结果的条形图。
由图9A至9C及图10可知，在SiON膜的成膜之后，样品1的自旋密度为2.3×1018转/立方厘米，样品2的自旋密度为2.1×1018转/立方厘米，并且样品3的自旋密度为8.9×1017转/立方厘米。另外，在N2气氛下进行300℃×1小时的热处理之后，样品1的自旋密度为2.4×1018转/立方厘米，并且样品2及样品3的自旋密度为检测下限以下。另外，在N2+O2气氛下进行300℃×1小时的热处理之后，样品1的自旋密度为1.7×1018转/立方厘米，并且样品2及样品3的自旋密度为检测下限以下。
根据上述结果，在膜整体为非晶结构的氧化物半导体膜(amo-OS，样品1)和所公开的发明的一个方式的具有c轴取向的结晶区的氧化物半导体膜(CAAC-OS，样品2及样品3)之间，膜中的氧缺陷互不相同。此外，在样品1中，可以确认到SiON膜的成膜之后的在N2+O2气氛下进行300℃×1小时的热处理之后自旋密度下降，即氧化物半导体膜中的部分氧缺陷被SiON膜中或热处理气氛中的氧填补，但是无法完全填补氧化物半导体膜中的氧缺陷。另一方面，在样品2及样品3中，可以确认到通过在SiON膜的成膜之后进行热处理，自旋密度降低到检测下限以下，即氧化物半导体膜中的氧缺陷被SiON膜中或热处理气氛中的氧填补。
因此，可以说所公开的发明的一个方式的具有c轴取向的结晶区的氧化物半导体膜(CAAC-OS)是不出现氧缺陷的ESR信号的氧化物半导体膜。
符号说明
10a 溅射室
10b 溅射室
10c 溅射室
11 衬底供应室
12a 装载锁定室
12b 卸载锁定室
13 传送室
14 盒式接口
15 衬底加热室
16 闸阀
100 衬底
101 氧化物半导体膜
102 结晶区
150 区域
300 衬底
301 绝缘膜
302 栅极绝缘膜
304a 源电极
304b 漏电极
308 氧化物半导体膜
308a 氧化物半导体膜
308b 氧化物半导体膜
309 氧化物半导体膜
310a 绝缘膜
310b 绝缘膜
312 栅电极
320 晶体管
330 晶体管
340 晶体管
350 晶体管
500 衬底
501 像素部
502 扫描线驱动电路
503 扫描线驱动电路
504 信号线驱动电路
510 电容布线
512 栅极布线
513 栅极布线
514 漏电极层
516 晶体管
517 晶体管
518 液晶元件
519 液晶元件
520 像素
521 开关晶体管
522 驱动晶体管
523 电容元件
524 发光元件
525 信号线
526 扫描线
527 电源线
528 共同电极
1001 主体
1002 框体
1003a 显示部
1003b 显示部
1004 键盘按钮
1021 主体
1022 固定部分
1023 显示部
1024 操作按钮
1025 外部存储器插槽
1030 框体
1031 框体
1032 显示面板
1033 扬声器
1034 麦克风
1035 操作键
1036 定位装置
1037 影像拍摄用透镜
1038 外部连接端子
1040 太阳能电池元件
1041 外部存储器插槽
1050 电视装置
1051 框体
1052 记录媒体再现录像部
1053 显示部
1054 外部连接端子
1055 支架
1056 外部存储器

Claims (10)

1.一种氧化物半导体膜，包括：
在所述氧化物半导体膜上部的结晶区，所述结晶区包括晶体，
其中所述结晶区的组成以In1+δGa1-δO3(ZnO)m表示，
满足0<δ<1和m＝1至3，并且
其中，所述结晶区的组成比与所述氧化物半导体膜的组成比不同。
2.根据权利要求1所述的氧化物半导体膜，其中所述氧化物半导体膜在电子自旋共振评价中不出现显示氧缺陷的信号。
3.根据权利要求1所述的氧化物半导体膜，其中通过热处理形成所述结晶区。
4.根据权利要求1所述的氧化物半导体膜，
其中所述氧化物半导体膜的所述组成以InxGayO3(ZnO)m表示,并且
满足0<x<2、0<y<2以及m＝1至3。
5.根据权利要求1所述的氧化物半导体膜，其中所述晶体的c轴大致沿平行于所述氧化物半导体膜的被形成面的法向矢量的方向取向。
6.一种半导体装置，包括：
栅电极；
所述栅电极上的第一绝缘膜；
所述第一绝缘膜上的氧化物半导体膜；以及
所述氧化物半导体膜上的第二绝缘膜，
其中所述氧化物半导体膜包括在所述氧化物半导体膜上部的结晶区，
所述结晶区的组成以In1+δGa1-δO3(ZnO)m表示，
满足0<δ<1和m＝1至3,并且
其中所述结晶区的组成比与所述氧化物半导体膜的组成比不同。
7.一种半导体装置，包括：
第一绝缘膜；
所述第一绝缘膜上的氧化物半导体膜；
所述氧化物半导体膜上的第二绝缘膜；以及
所述第二绝缘膜上的栅电极，
其中所述氧化物半导体膜包括在所述氧化物半导体膜上部的结晶区，
所述结晶区的组成以In1+δGa1-δO3(ZnO)m表示，
满足0<δ<1和m＝1至3，并且
其中所述结晶区的组成比与所述氧化物半导体膜的组成比不同。
8.根据权利要求6或7所述的半导体装置，其中所述氧化物半导体膜在电子自旋共振评价中不出现显示氧缺陷的信号。
9.根据权利要求6或7所述的半导体装置，其中通过热处理形成所述结晶区。
10.根据权利要求6或7所述的半导体装置，
其中所述氧化物半导体膜的所述组成以InxGayO3(ZnO)m表示,并且
满足0<x<2、0<y<2以及m＝1至3。
CN201610663376.XA 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置 Active CN106057865B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011089349 2011-04-13
JP2011-089349 2011-04-13
CN201210103353.5A CN102738206B (zh) 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210103353.5A Division CN102738206B (zh) 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置

Publications (2)

Publication Number Publication Date
CN106057865A true CN106057865A (zh) 2016-10-26
CN106057865B CN106057865B (zh) 2020-01-21

Family

ID=46993385

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210103353.5A Active CN102738206B (zh) 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置
CN201610663376.XA Active CN106057865B (zh) 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210103353.5A Active CN102738206B (zh) 2011-04-13 2012-04-10 氧化物半导体膜及半导体装置

Country Status (5)

Country Link
US (6) US9478668B2 (zh)
JP (8) JP6050020B2 (zh)
KR (7) KR20120117005A (zh)
CN (2) CN102738206B (zh)
TW (2) TWI538886B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2013149953A (ja) 2011-12-20 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6006558B2 (ja) 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
TWI567047B (zh) * 2014-02-12 2017-01-21 三菱綜合材料股份有限公司 銅／陶瓷接合體及電源模組用基板
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
US9917110B2 (en) 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015163255A1 (ja) * 2014-04-25 2015-10-29 シャープ株式会社 液晶表示装置
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN106796959A (zh) * 2014-10-08 2017-05-31 夏普株式会社 半导体装置及其制造方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
WO2016125049A1 (en) * 2015-02-02 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
TWI542715B (zh) * 2015-09-21 2016-07-21 友達光電股份有限公司 一種結晶氧化銦鎵鋅半導體層及薄膜電晶體的製造方法
CN105355663B (zh) * 2015-11-30 2018-05-15 武汉大学 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) * 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
US10043659B2 (en) * 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
KR102391754B1 (ko) 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
KR102081150B1 (ko) 2019-11-07 2020-02-25 주식회사 한국피앤피 회전식 스위칭 손잡이를 이용한 화장용 진동퍼프

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
US20100233847A1 (en) * 2009-03-12 2010-09-16 Hiroki Ohara Method for manufacturing semiconductor device
CN101931009A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 薄膜晶体管和制备薄膜晶体管的方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH0823101A (ja) 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN101650955B (zh) * 2003-03-04 2011-08-24 Jx日矿日石金属株式会社 溅射靶、光信息记录介质用薄膜及其制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981282B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US8363365B2 (en) 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5392708B2 (ja) 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
US8822263B2 (en) 2008-06-30 2014-09-02 National University Corporation Tokyo University Of Agriculture And Technology Epitaxial growth method of a zinc oxide based semiconductor layer, epitaxial crystal structure, epitaxial crystal growth apparatus, and semiconductor device
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587591B2 (ja) 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011029238A (ja) 2009-07-21 2011-02-10 Fujifilm Corp 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102134294B1 (ko) * 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7829376B1 (en) * 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
US20100233847A1 (en) * 2009-03-12 2010-09-16 Hiroki Ohara Method for manufacturing semiconductor device
CN101931009A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 薄膜晶体管和制备薄膜晶体管的方法

Also Published As

Publication number Publication date
KR20230098765A (ko) 2023-07-04
JP7413597B2 (ja) 2024-01-15
JP2019161244A (ja) 2019-09-19
TW201625487A (zh) 2016-07-16
KR20230028348A (ko) 2023-02-28
JP2012231133A (ja) 2012-11-22
KR102501951B1 (ko) 2023-02-23
JP2017046005A (ja) 2017-03-02
US20120261657A1 (en) 2012-10-18
KR102549788B1 (ko) 2023-06-30
JP2022111351A (ja) 2022-07-29
US10998449B2 (en) 2021-05-04
TWI538886B (zh) 2016-06-21
JP2024026552A (ja) 2024-02-28
TW201249752A (en) 2012-12-16
US20200259019A1 (en) 2020-08-13
CN102738206B (zh) 2016-09-14
JP7332759B2 (ja) 2023-08-23
US9893201B2 (en) 2018-02-13
JP2023138783A (ja) 2023-10-02
TWI640475B (zh) 2018-11-11
KR20230162917A (ko) 2023-11-29
JP2018157223A (ja) 2018-10-04
US11799033B2 (en) 2023-10-24
KR20220075204A (ko) 2022-06-07
KR102402337B1 (ko) 2022-05-30
CN102738206A (zh) 2012-10-17
US20240079499A1 (en) 2024-03-07
JP6356203B2 (ja) 2018-07-11
US20210249538A1 (en) 2021-08-12
JP6552682B2 (ja) 2019-07-31
JP6788708B2 (ja) 2020-11-25
US20180175207A1 (en) 2018-06-21
CN106057865B (zh) 2020-01-21
US20160308068A1 (en) 2016-10-20
KR102322732B1 (ko) 2021-11-08
JP2021010037A (ja) 2021-01-28
JP6050020B2 (ja) 2016-12-21
KR20120117005A (ko) 2012-10-23
KR20210134560A (ko) 2021-11-10
KR102607094B1 (ko) 2023-11-29
KR20190096905A (ko) 2019-08-20
US10644164B2 (en) 2020-05-05
US9478668B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
CN102738206B (zh) 氧化物半导体膜及半导体装置
CN103155121B (zh) 半导体装置的制造方法
TWI713225B (zh) 半導體裝置
US8835921B2 (en) Oxide semiconductor film and semiconductor device
CN101894759A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant