JP2020025103A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020025103A
JP2020025103A JP2019170476A JP2019170476A JP2020025103A JP 2020025103 A JP2020025103 A JP 2020025103A JP 2019170476 A JP2019170476 A JP 2019170476A JP 2019170476 A JP2019170476 A JP 2019170476A JP 2020025103 A JP2020025103 A JP 2020025103A
Authority
JP
Japan
Prior art keywords
transistor
potential
source
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019170476A
Other languages
English (en)
Other versions
JP6815458B2 (ja
Inventor
大輔 河江
Daisuke Kawae
大輔 河江
秀貴 魚地
Hideki Uoji
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020025103A publication Critical patent/JP2020025103A/ja
Application granted granted Critical
Publication of JP6815458B2 publication Critical patent/JP6815458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

【課題】専有面積が小さく、高集積化、大記憶容量化が可能な半導体装置を提供する。【解決手段】書き込み用トランジスタ２０２と読み出し用トランジスタ２０１で、共通のビット線を使用し、単位メモリセル当たりの配線数を削減する。情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、読み出し用トランジスタのゲート電極が電気的に接続されたノードに、ビット線の電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させる。情報の読み出しは、容量素子に接続された信号線を読み出し信号線とするか、もしくは、読み出し用のトランジスタのソース電極またはドレイン電極の一方と接続された信号線を読み出し信号線として、読み出し信号線に読み出し用の電位を供給し、その後、ビット線の電位を検知することで行う。【選択図】図１

Description

開示する発明は、半導体素子を利用した半導体装置およびその作製方法、ならびに半導体
装置の駆動方法に関する。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性の
ものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される
。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタ（容量素子）に電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、情
報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトラ
ンジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流出
、または流入するため、データ（情報）の保持期間が短い。このため、所定の周期で再度
の書き込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減することは困
難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持
には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を保持させるため、または、その電荷を除去するため
には、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の保持
、または除去の動作には比較的長い時間を要し、書き込み、消去の高速化が容易ではない
という問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状態でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
高集積化、大記憶容量化が可能な半導体装置を提供することを目的の一とする。
動作が安定し、信頼性の高い半導体装置を提供することを目的の一とする。
高速動作が可能な半導体装置を提供することを目的の一とする。
消費電力が低減された半導体装置を提供することを目的の一とする。
本明細書で開示する発明の一態様は、上記課題の少なくとも一つを解決する。
本発明の一態様は、読み出し用トランジスタと、酸化物半導体を有する書き込み用トラン
ジスタと、容量素子と、を含む不揮発性のメモリセルと、読み出し信号線と、ビット線と
、ワード線を有し、書き込み用トランジスタのソース電極またはドレイン電極の一方と、
読み出し用トランジスタのゲート電極は、容量素子の一方の電極に電気的に接続され、容
量素子の他方の電極は、読み出し信号線に電気的に接続され、読み出し用トランジスタの
ソース電極またはドレイン電極の一方は、異なるメモリセルの読み出し信号線に電気的に
接続され、書き込み用トランジスタのソース電極またはドレイン電極の他方と、読み出し
用トランジスタのソース電極またはドレイン電極の他方は、ビット線に電気的に接続され
、書き込み用トランジスタのゲート電極は、ワード線と電気的に接続されていることを特
徴とする半導体装置である。
本発明の一態様は、読み出し用トランジスタと、酸化物半導体を有する書き込み用トラン
ジスタと、容量素子と、を含む不揮発性のメモリセルと、読み出し信号線と、ビット線と
、ワード線を有し、書き込み用トランジスタのソース電極またはドレイン電極の一方と、
読み出し用トランジスタのゲート電極は、容量素子の一方の電極に電気的に接続され、読
み出し用トランジスタのソース電極またはドレイン電極の一方は、読み出し信号線に電気
的に接続され、書き込み用トランジスタのソース電極またはドレイン電極の他方と、読み
出し用トランジスタのソース電極またはドレイン電極の他方は、ビット線に電気的に接続
され、書き込み用トランジスタのゲート電極は、ワード線と電気的に接続され、容量素子
の他方の電極は、異なるメモリセルの読み出し信号線に電気的に接続されていることを特
徴とする半導体装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、を含む
不揮発性のメモリセルと、第１の配線と、第２の配線と、第３の配線を有し、第２のトラ
ンジスタのソース電極またはドレイン電極の一方と、第１のトランジスタのゲート電極は
、容量素子の一方の電極に電気的に接続され、容量素子の他方の電極は、第１の配線に電
気的に接続され、第１のトランジスタのソース電極またはドレイン電極の一方は、異なる
メモリセルの第１の配線に電気的に接続され、第２のトランジスタのソース電極またはド
レイン電極の他方と第１のトランジスタのソース電極またはドレイン電極の他方は、第２
の配線に電気的に接続され、第２のトランジスタのゲート電極は、第３の配線と電気的に
接続されていることを特徴とする半導体装置である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、容量素子と、を含む
不揮発性のメモリセルと、第１の配線と、第２の配線と、第３の配線を有し、第２のトラ
ンジスタのソース電極またはドレイン電極の一方と、第１のトランジスタのゲート電極は
、容量素子の一方の電極に電気的に接続され、第１のトランジスタのソース電極またはド
レイン電極の一方は、第１の配線に電気的に接続され、第２のトランジスタのソース電極
またはドレイン電極の他方と、第１のトランジスタのソース電極またはドレイン電極の他
方は、第２の配線に電気的に接続され、第２のトランジスタのゲート電極は、第３の配線
に電気的に接続され、容量素子の他方の電極は、異なるメモリセルの第１の配線に電気的
に接続されていることを特徴とする半導体装置である。
上記半導体装置において、書き込み用トランジスタ、または第２のトランジスタに、酸化
物半導体を有するトランジスタを用いることで、リフレッシュ動作の頻度を極めて低くす
ることが可能となる。
上記半導体装置において、書き込み用トランジスタ、または第２のトランジスタのオフ電
流は、読み出し用トランジスタまたは第１のトランジスタのオフ電流よりも低いことが好
ましい。
上記の半導体装置において、第２のトランジスタは、エネルギーギャップが３ｅＶより大
きい材料を含んで構成されるのが好ましい。
上記の半導体装置において、第１のトランジスタのスイッチング速度は、第２のトランジ
スタのスイッチング速度よりも大きいことが好ましい。
本発明の一態様は、第１のトランジスタがオフ状態の時に、第２のトランジスタをオン状
態とし、第２のトランジスタを介して、第２の配線に供給された電位を、第２のトランジ
スタのソース電極またはドレイン電極の一方と第１のトランジスタのゲート電極が接続さ
れたノードに供給し、第２のトランジスタをオフ状態とすることにより、ノードに所定量
の電荷を保持させることで情報の書き込みを行う半導体装置の駆動方法である。
本発明の一態様は、第２のトランジスタがオフ状態の時に、第２の配線が第２の電位とな
るように第２の配線に電荷を供給した後で、第１のトランジスタのソース電極またはドレ
イン電極の一方が接続された異なるメモリセルの第１の配線に第１の電位を供給し、容量
素子に接続された第１の配線に読み出し用の電位を供給し、第２の配線の電位を検知する
ことでノードに保持された情報の読み出しを行う半導体装置の駆動方法である。
本発明の一態様は、第２のトランジスタがオフ状態の時に、第２の配線が第２の電位とな
るように第２の配線に電荷を供給した後で、第１のトランジスタのソース電極またはドレ
イン電極の一方が接続された第１の配線に第１の電位を供給し、第２の配線の電位を検知
することでノードに保持された情報の読み出しを行う半導体装置の駆動方法である。
なお、第１の電位は、第２の電位とは異なる電位とする。
なお、本明細書等において、不揮発性の半導体装置とは、電力が供給されない状態でも、
一定期間以上（少なくとも１×１０４秒以上、好ましくは１×１０６秒以上）情報を保持
可能な半導体装置をいう。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることがで
きるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
本発明の一態様によれば、半導体装置の専有面積を削減できるため、高集積化、大記憶容
量化が可能な半導体装置を提供することができる。
情報の書き込みに高い電圧を必要としないため、ゲート絶縁層の劣化といった問題が生じ
にくく、書き換え可能回数や信頼性が飛躍的に向上する。
トランジスタのオン状態、オフ状態によって、情報の書き込みが行われ、情報を消去する
ための動作も不要であるため、高速な動作も容易に実現しうる。
酸化物半導体を用いたトランジスタをメモリセルに適用することにより、極めて長期にわ
たり記憶した情報を保持することが可能となる。つまり、リフレッシュ動作が不要となる
か、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、半導体装
置の消費電力を低減することができる。また、電力の供給がない場合であっても、長期に
わたって記憶内容を保持することが可能となる。
酸化物半導体を用いたトランジスタと、高速動作可能な酸化物半導体以外の材料を用いた
トランジスタとを組み合わせて用いることにより、高速動作が要求される各種回路（論理
回路、駆動回路など）を好適に実現することが可能となる。
半導体装置の回路図 半導体装置の回路図 半導体装置の回路図 半導体装置の動作に係るタイミングチャート 半導体装置の回路図 半導体装置の回路図 半導体装置の回路図 半導体装置の動作に係るタイミングチャート 半導体装置の断面図および平面図 半導体装置の作製工程に係る断面図 半導体装置の作製工程に係る断面図 半導体装置の断面図および平面図 半導体装置の作製工程に係る断面図 半導体装置の断面図および平面図 半導体装置の作製工程に係る断面図 半導体装置の作製工程に係る断面図 半導体装置を用いた電子機器を説明するための図 酸化物半導体を用いたトランジスタの特性を示す図 酸化物半導体を用いたトランジスタの特性評価用回路図 酸化物半導体を用いたトランジスタの特性評価用タイミングチャート 酸化物半導体を用いたトランジスタの特性を示す図 酸化物半導体を用いたトランジスタの特性を示す図
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）
を含む。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。また、回路図にお
いては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せ
て付す場合がある。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成およびその動作に
ついて、図１乃至図５を参照して説明する。本実施の形態では、トランジスタにｎ型トラ
ンジスタ（ｎチャネル型トランジスタ）を用いる場合について説明する。
図１に、本実施の形態で開示する半導体装置の回路構成を示す。図１に示す半導体装置は
、第１のトランジスタ２０１と、第２のトランジスタ２０２と、容量素子２６４を含む不
揮発性のメモリセル２００を有する。図１において、第３の配線２１３（ワード線ＷＬと
も呼ぶ）と第２のトランジスタ２０２（トランジスタＴＲＷとも呼ぶ）のゲート電極が電
気的に接続されている。第２のトランジスタ２０２のソース電極またはドレイン電極の一
方と、第１のトランジスタ２０１（トランジスタＴＲＲとも呼ぶ）のゲート電極と、容量
素子２６４の電極の一方が電気的に接続されている。容量素子２６４の他方の電極と、第
１の配線２１１（読み出し信号線ＲＬとも呼ぶ）が電気的に接続されている。第１のトラ
ンジスタ２０１のソース電極またはドレイン電極の一方と、メモリセル２００とは異なる
メモリセル２４０の第１の配線２２１（読み出し信号線ＲＬＸとも呼ぶ）が電気的に接続
されている。第１のトランジスタ２０１のソース電極またはドレイン電極の他方と、第２
のトランジスタ２０２のソース電極またはドレイン電極の他方が、第２の配線２１２（ビ
ット線ＢＬとも呼ぶ）と電気的に接続されている。第１のトランジスタ２０１は読み出し
用のトランジスタとして機能し、第２のトランジスタ２０２は書き込み用のトランジスタ
として機能する。
図１に示す半導体装置は、書き込み用のトランジスタと読み出し用のトランジスタのビッ
ト線ＢＬを共用とし、読み出し用のトランジスタのソース電極またはドレイン電極の一方
が接続する配線を、異なるメモリセルの配線と共用とすることで、単位メモリセルあたり
の接続配線数を３本とした、３端子型の半導体装置である。
書き込み用の第２のトランジスタ２０２のオフ電流は、使用時の温度（例えば、２５℃）
で１００ｚＡ（１×１０−１９Ａ）以下、好ましくは１０ｚＡ（１×１０−２０Ａ）以下
、さらに好ましくは、１ｚＡ（１×１０−２１Ａ）以下であることが望ましい。通常のシ
リコン半導体を含むトランジスタでは、上述のように低いオフ電流を得ることは困難であ
るが、酸化物半導体は、エネルギーギャップが３．０〜３．５ｅＶと大きく、酸化物半導
体を適切な条件で加工して得られたトランジスタにおいては達成しうる。このため、書き
込み用のトランジスタとして、酸化物半導体を含むトランジスタを用いることが好ましい
。
さらに酸化物半導体を含むトランジスタはサブスレッショルドスイング値（Ｓ値）が小さ
く、該トランジスタを書き込み用トランジスタとして用いることで、メモリセルへの書き
込みパルスの立ち上がりを極めて急峻にすることができる。
本実施の形態では、書き込み用の第２のトランジスタ２０２に、酸化物半導体を用いたト
ランジスタを適用する。酸化物半導体を用いたトランジスタは、オフ状態でのソースとド
レイン間のリーク電流（オフ電流）が極めて小さいという特徴を有している。このため、
第２のトランジスタ２０２をオフ状態とすることで、第２のトランジスタ２０２のソース
電極またはドレイン電極の一方と、第１のトランジスタ２０１のゲート電極と、容量素子
２６４の電極の一方が電気的に接続されたノード２８１（ノードＮＤとも呼ぶ）の電荷を
極めて長時間にわたって保持することが可能となる。そして、容量素子２６４を有するこ
とにより、ノードＮＤに与えられた電荷の保持が容易になり、また、保持された情報の読
み出しが容易になる。
読み出し用の第１のトランジスタ２０１としては、読み出しの速度を高くするために、高
速で動作するトランジスタを用いるのが望ましい。例えば、読み出し用トランジスタとし
てスイッチング速度が１ナノ秒以下のトランジスタを用いるのが好ましい。
第１のトランジスタ２０１には、第２のトランジスタ２０２ほどのオフ電流の制限はなく
、メモリセルの動作速度を高速化するために、第２のトランジスタ２０２よりもスイッチ
ング速度が速い（例えば、電界効果移動度の値が大きい）トランジスタを用いることがで
きる。すなわち、第１のトランジスタ２０１には、酸化物半導体以外の半導体材料を用い
たトランジスタを適用することができる。なお、選択する半導体材料によっては、第１の
トランジスタ２０１のオフ電流は第２のトランジスタ２０２のオフ電流よりも高くなるこ
とがある。第１のトランジスタ２０１に用いる半導体材料としては、例えば、シリコン、
ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いるこ
とができる。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いた
第１のトランジスタ２０１は、十分な高速動作が可能なため、記憶した情報の読み出しな
どを高速に行うことが可能である。つまり、半導体装置の高速動作が実現される。
なお、第２のトランジスタ２０２がオフ状態の場合、ノード２８１は絶縁体中に埋設され
た（所謂、浮遊状態）と見ることができ、ノード２８１には電荷が保持される。すなわち
、ノード２８１は、不揮発性メモリ素子として用いられるフローティングゲート型トラン
ジスタのフローティングゲートと同等の作用を奏する。酸化物半導体を用いた第２のトラ
ンジスタ２０２のオフ電流は、シリコン半導体などで形成されるトランジスタの１０万分
の１以下であるため、第２のトランジスタ２０２のリークによる、ノード２８１に蓄積さ
れる電荷の消失を無視することが可能である。つまり、酸化物半導体を用いた第２のトラ
ンジスタ２０２により、不揮発性のメモリセルを実現することが可能である。
また、第２のトランジスタ２０２のオフ電流が例えば実質的に０であれば、従来のＤＲＡ
Ｍで必要とされたリフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を
極めて低く（例えば、一ヶ月乃至一年に一度程度）することが可能となり、半導体装置の
消費電力を十分に低減することができる。
また、本実施の形態で開示する半導体装置は、メモリセルへの再度の情報の書き込みによ
って直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおい
て必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制するこ
とができる。つまり、半導体装置の高速動作が実現される。また、従来のフローティング
ゲート型トランジスタで書き込みや消去の際に必要とされた高い電圧を必要としないため
、半導体装置の消費電力をさらに低減することができる。
続いて、メモリセル２００への情報の書き込み（書き換え）動作について説明する。まず
、書き込み対象として選択されたメモリセル２００に接続する第１の配線２１１（読み出
し信号線ＲＬ）の電位をローレベル電位ＶＲＬＬとする。続いて、第３の配線２１３（ワ
ード線ＷＬ）の電位を、書き込み用トランジスタである第２のトランジスタ２０２がオン
状態となる電位にして、第２のトランジスタ２０２をオン状態とする。ここでは、第３の
配線２１３にハイレベル電位ＶＷＬＨが与えられる。これにより、選択されたメモリセル
２００に接続する第２の配線２１２（ビット線ＢＬ）の電位がノード２８１（ノードＮＤ
）に供給される。ここでは、ローレベル電位ＶＢＬＬ、またはハイレベル電位ＶＢＬＨが
与えられる。その後、第３の配線２１３の電位を、第２のトランジスタ２０２がオフ状態
となる電位にして、第２のトランジスタ２０２をオフ状態とすることにより、ノード２８
１が浮遊状態となるため、ノード２８１には所定の電荷が保持されたままの状態となる。
以上のように、ノード２８１に所定量の電荷を蓄積及び保持させることで、メモリセル２
００に情報を記憶させることができる（書き込みモード）。
この時、読み出し用トランジスタである第１のトランジスタ２０１が常にオフ状態となっ
ていることが肝要である。もし、ノード２８１にＶＢＬＨもしくはＶＢＬＬが与えられた
時に、第１のトランジスタ２０１がオン状態となると、第１のトランジスタ２０１を介し
て第２の配線２１２（ビット線ＢＬ）と、異なるメモリセル２４０の第１の配線２２１が
導通状態となる。すると、両配線の電位が干渉してしまうため、正しい情報がノード２８
１に与えられなくなる。
第１の配線２１１には、ローレベル電位ＶＲＬＬ、またはハイレベル電位ＶＲＬＨが供給
される。すなわち、異なるメモリセル２４０の第１の配線２２１にもローレベル電位ＶＲ
ＬＬ、またはハイレベル電位ＶＲＬＨが供給される。第１の配線２１１および異なるメモ
リセル２４０の第１の配線２２１とも、書き込み動作時は常にローレベル電位ＶＲＬＬが
供給される。第１のトランジスタ２０１のしきい値電圧をＶｔｈ１とすると、書き込み動
作時に第１のトランジスタ２０１がオフ状態を維持するために、ＶＢＬＨ、ＶＲＬＬ、及
びＶｔｈ１を式１を満たす関係とする。
ＶＢＬＨ−ＶＲＬＬ＜Ｖｔｈ１・・・式１
また、ノード２８１にＶＢＬＨが書き込まれた非選択メモリセルが存在する時に、該非選
択メモリセルと第２の配線２１２を共用している他のメモリセルが選択され、選択メモリ
セルにＶＢＬＬを書き込むために、第２の配線２１２にＶＢＬＬが供給される場合がある
。この時、該非選択メモリセルの第１のトランジスタ２０１がオフ状態を維持するために
、ＶＢＬＨ、ＶＢＬＬ、及びＶｔｈ１を式２を満たす関係とする。式２は、ビット線に供
給されるハイレベル電位とローレベル電位の電位差を、第１のトランジスタ２０１のしき
い値電圧未満とする必要があることを示している。
ＶＢＬＨ−ＶＢＬＬ＜Ｖｔｈ１・・・式２
本実施の形態で示す半導体装置は、フローティングゲート型トランジスタの様に書き込み
（書き換え）時にゲート絶縁膜（トンネル絶縁膜）中を電荷が移動するのではなく、第２
のトランジスタ２０２のスイッチング動作により電荷の移動が起こるため、原理的な書き
込み回数の制限が存在せず、書き換え耐性が極めて高い。また、フローティングゲート型
トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要となるため、半導
体装置の省電力化が実現できる。
次に、メモリセルに記憶された情報を読み出す読み出し動作について説明する。まず、第
３の配線２１３の電位を、書き込み用トランジスタである第２のトランジスタ２０２がオ
フ状態となる電位にして、第２のトランジスタ２０２をオフ状態とする。ここでは、第３
の配線２１３にローレベル電位ＶＷＬＬが与えられる。また、異なるメモリセル２４０の
第１の配線２２１にＶＲＬＬを供給する。次いで、第２の配線２１２に電荷を与え（プリ
チャージ）、第２の配線２１２の電位をＶＢＬＨとする。次いで、読み出し対象メモリセ
ルの第１の配線２１１に、読み出し電位としてハイレベル電位ＶＲＬＨを供給し、この時
の第２の配線２１２の電位を検知することで、メモリセルに記憶された情報を読み出すこ
とができる（読み出しモード）。なお、プリチャージにより第２の配線２１２に与える電
位は、該電位とノード２８１に保持される電位との電位差がＶｔｈ１より小さく、かつ、
読み出し電位と異なる電位であれば、これに限らない。
容量素子２６４の容量値が、第１のトランジスタ２０１のゲート容量値よりも十分大きい
場合に、第１の配線２１１のハイレベル電位ＶＲＬＨは、式３及び式４を満たすように設
定される。
ＶＲＬＨ＋ＶＢＬＨ＞Ｖｔｈ１・・・式３
ＶＲＬＨ＋ＶＢＬＬ＜Ｖｔｈ１・・・式４
つまり、式３は、ノード２８１にＶＢＬＨが保持されている場合に、第１の配線２１１に
ＶＲＬＨが供給されると、第１のトランジスタ２０１のゲート電極の電位がしきい値電圧
Ｖｔｈ１より大きくなり、第１のトランジスタ２０１がオン状態となることを示している
。第１のトランジスタ２０１がオン状態となると、第１のトランジスタ２０１を介して、
異なるメモリセル２４０の第１の配線２２１のローレベル電位ＶＲＬＬが第２の配線２１
２に与えられる。
また、式４は、ノード２８１にＶＢＬＬが保持されている場合に、第１の配線２１１にＶ
ＲＬＨが供給されても、第１のトランジスタ２０１のゲート電極の電位はしきい値電圧Ｖ
ｔｈ１未満であるため、第１のトランジスタ２０１はオフ状態のままであることを示して
いる。つまり、第２の配線２１２の電位は、プリチャージされた電位（ここではＶＢＬＨ
）のままとなる。
また、式３および式４から、読み出し電位であるハイレベル電位ＶＲＬＨの設定範囲を、
式５として求めることができる。
Ｖｔｈ１−ＶＢＬＨ＜ＶＲＬＨ＜Ｖｔｈ１−ＶＢＬＬ・・・式５
また、読み出し電位であるＶＲＬＨは、式６を満たすように設定すると好適である。
ＶＲＬＨ＝Ｖｔｈ１−（ＶＢＬＨ＋ＶＢＬＬ）／２・・・式６
また、第３の配線２１３（ワード線ＷＬ）には、第２のトランジスタ２０２をオン状態と
するハイレベル電位ＶＷＬＨ、もしくは第２のトランジスタ２０２をオフ状態とするロー
レベル電位ＶＷＬＬが供給される。第２のトランジスタ２０２のしきい値電圧をＶｔｈ２
とすると、ハイレベル電位ＶＷＬＨは式７を、ローレベル電位ＶＷＬＬは式８を満たすよ
うに決定される。
ＶＷＬＨ＞Ｖｔｈ２＋ＶＢＬＨ・・・式７
ＶＷＬＬ＜Ｖｔｈ２＋ＶＢＬＬ・・・式８
なお、読み出しモードにおいて第１の配線２１１にハイレベル電位ＶＲＬＨが与えられる
と、第１の配線２１１に接続している他のメモリセルのうち、ノード２８１がＶＢＬＨと
なっているメモリセルの第１のトランジスタ２０１もオン状態となるが、ノード２８１は
浮遊状態であるため、ノード２８１に保持された電荷は保持されたままとなる。
図１に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素が抵抗およ
び容量を含むものとして、図２のような回路に置き換えることが可能である。つまり、図
２では、第１のトランジスタ２０１および容量素子２６４が、それぞれ、抵抗および容量
を含んで構成されると考えていることになる。なお、一般に、容量素子は２つの電極間に
誘電体層（絶縁層）を挟んで形成される。また、容量素子の容量値は、２つの電極と誘電
体層が重畳する面積と、誘電体層の厚さ及び誘電率により決定される。Ｒ１およびＣ１は
、それぞれ、容量素子２６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子２６
４を構成する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、第１
のトランジスタ２０１の抵抗値および容量値であり、抵抗値Ｒ２は第１のトランジスタ２
０１がオン状態の時のゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート
容量値に相当する。なお、抵抗値Ｒ２は、第１のトランジスタ２０１のゲート電極とチャ
ネル形成領域との間の抵抗値を示すものに過ぎないから、この点を明確にするために、接
続の一部を点線で示している。
第２のトランジスタ２０２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗
値（実効抵抗とも呼ぶ）をＲＯＳとすると、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧Ｒ
ＯＳを満たす場合には、電荷の保持期間（情報の保持期間ということもできる）は、主と
して第２のトランジスタ２０２のオフ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、第２のトランジスタ２０２のオフ電流が十分に小
さくとも、保持期間を十分に確保することが困難になる。第２のトランジスタ２０２以外
において生じるリークが大きいためである。このことから、本実施の形態において開示す
る半導体装置は、上述の関係を満たすものであることが望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１＞Ｃ２の関係を満たすことが望ましい。Ｃ１を十分大きくす
ることで、第１の配線２１１によってノード２８１の電位を制御する際（例えば、読み出
しの際）に、第１の配線２１１の電位変化を効率よくノード２８１に伝えることができる
。すなわち、ＶＲＬＨとＶＲＬＬの電位差を小さくすることができるため、半導体装置の
消費電力を低減させることができる。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
Ｒ１およびＲ２は、第１のトランジスタ２０１や第２のトランジスタ２０２のゲート絶縁
層によって制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の
材料や厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
なお、容量素子２６４の絶縁層の比誘電率εｒ１と、第１のトランジスタ２０１のゲート
絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子２６４の面積Ｓ１と、第１の
トランジスタ２０１のゲート絶縁層と半導体層が重畳する面積Ｓ２とが、２・Ｓ２≧Ｓ１
（望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１＞Ｃ２を実現することが容易である。具体
的には、例えば、容量素子２６４においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料で
なる膜、または酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜
との積層構造を採用してεｒ１＝１５とし、第１のトランジスタ２０１のゲート絶縁層に
おいては、酸化シリコンを採用して、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高
集積化が可能である。
ここで、前述の３端子型の半導体装置における書き込みモード、及び読み出しモードの動
作について、図４に示すタイミングチャートを用いて、より具体的に説明しておく。図４
に示すタイミングチャートは、図中に示す各部位の電位または状態の時間変化を示してい
る。図４では、ＴＲＷ及びＴＲＲのしきい値電圧を共に２Ｖとし、ＶＷＬＨの電位を４Ｖ
とし、ＶＷＬＬの電位を０Ｖとし、ＶＢＬＨの電位を１Ｖとし、ＶＢＬＬの電位を０Ｖと
し、ＶＲＬＨの電位を１．５Ｖとし、ＶＲＬＬの電位を０Ｖとし、読み出しモード時にビ
ット線に与えられるプリチャージ電圧をＶＢＬＨとした例を示している。
図４（Ａ）は、書き込みモードの動作を説明するタイミングチャートである。ここでは、
ノードＮＤにハイレベル電位ＶＢＬＨを保持させる動作について説明する。まず、第１の
動作として、ワード線ＷＬの電位をＶＷＬＨとし、トランジスタＴＲＷをオン状態とする
。また、読み出し信号線ＲＬ、及び異なるメモリセルの読み出し信号線ＲＬＸの電位をＶ
ＲＬＬとする。
次に、第２の動作として、ビット線ＢＬの電位をＶＢＬＨとすると、トランジスタＴＲＷ
を介して、ノードＮＤにＶＢＬＨが供給される。
次に、第３の動作として、ワード線ＷＬの電位をＶＷＬＬとし、トランジスタＴＲＷをオ
フ状態とする。ノードＮＤに供給された電荷は、トランジスタＴＲＷがオフ状態となって
も保持される。
ここで、トランジスタＴＲＷがオフ状態となる前に、読み出し信号線ＲＬやビット線ＢＬ
の電位が変動すると、ノードＮＤの電位が正しく保持されない可能性がある。読み出し信
号線ＲＬやビット線ＢＬの電位を変動させる場合は、トランジスタＴＲＷをオフ状態とし
てから行う必要がある。第３の動作以降に、読み出し信号線ＲＬまたはビット線ＢＬの電
位が変動しても、ノードＮＤに供給された電荷は保持されたままとなる。
なお、第１の動作と、第２の動作は、順序を入れ換えて行うことが可能である。
書き込みモード中は、読み出し信号線ＲＬ及び異なるメモリセルの読み出し信号線ＲＬＸ
の電位を常にＶＲＬＬとし、トランジスタＴＲＲを常にオフ状態とする。ここではＶＲＬ
Ｌを０Ｖとし、ＶＢＬＨの電位を１Ｖとし、ＶＢＬＬの電位を０Ｖとしているので、前述
の式１を満たし、トランジスタＴＲＲがオフ状態となる。
なお、ノードＮＤにローレベル電位ＶＢＬＬを保持させる動作は、図４（Ａ）中のＶＢＬ
ＨとＶＢＬＬを互いに置き換えることで説明できる。
図４（Ｂ）は、読み出しモードの動作を説明するタイミングチャートである。ここでは、
ノードＮＤにハイレベル電位ＶＢＬＨが保持されている場合の動作について説明する。ま
ず、第１の動作として、ワード線ＷＬの電位をＶＷＬＬとし、トランジスタＴＲＷをオフ
状態とする。また、異なるメモリセルの読み出し信号線ＲＬＸの電位をＶＲＬＬとする。
次に、第２の動作として、ビット線ＢＬに電荷を与え（プリチャージ）、ビット線ＢＬの
電位がＶＢＬＨ（１Ｖ）となるようにプリチャージする。
次に、第３の動作として、読み出し信号線ＲＬの電位をＶＲＬＨとする。ここでは、ＶＢ
ＬＨの電位を１Ｖとし、ＶＲＬＨの電位を１．５Ｖとしているので、前述の式３を満たし
、トランジスタＴＲＲがオン状態となる。トランジスタＴＲＲがオン状態となると、トラ
ンジスタＴＲＲを介して、ビット線ＢＬにＶＲＬＬが供給される。
ノードＮＤにローレベル電位ＶＢＬＬが保持されている場合は、式３は満たさず、式４を
満たすため、ビット線ＢＬにＶＲＬＬが供給されず、プリチャージにより設定された電位
、ここではＶＢＬＨのままとなる。このように、読み出し信号線ＲＬの電位をＶＲＬＨと
した時の、ビット線ＢＬの電位を検知することで、ノードＮＤに保持されている情報を読
み出す事ができる。
ノードＮＤに保持されている電荷は、読み出しモードの動作中、及び読み出しモード後も
影響を受けず、書き込みモードにより新たな電荷に書き換えられるまで保持される。トラ
ンジスタＴＲＷは酸化物半導体を用いたオフ電流が極めて小さいトランジスタであるため
、ノードＮＤの電荷を極めて長時間にわたって保持することが可能となる。
本実施の形態で示す半導体装置は、容量素子を介して、ノードＮＤに保持されている電位
（電荷）を制御することで、メモリセルに記憶された情報を読み取る容量結合方式の半導
体装置である。
ところで、いわゆるフラッシュメモリでは、コントロールゲートの電位の影響が、隣接す
るセルのフローティングゲートにおよぶことを防ぐために、セルとセルとの間隔をある程
度保つ必要が生じる。このことは、半導体装置の高集積化を阻害する要因の一つである。
そして、当該要因は、高電界をかけてトンネル電流を発生させるというフラッシュメモリ
の根本的な原理に起因するものである。
また、フラッシュメモリの上記原理によって、ゲート絶縁膜の劣化が進行し、書き換え回
数の限界（１００００回程度）という別の問題も生じる。
開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングに
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在し
ない。つまり、フラッシュメモリと比較して高い耐久性および信頼性を有することになる
。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラッ
シュメモリに対するアドバンテージである。
図３に、図１に示した半導体装置を用いた、ｍ×ｎビットの記憶容量を有する半導体装置
の回路図の一例を示す。図３は、メモリセル１２００が並列に接続された、いわゆるＮＯ
Ｒ型の半導体装置の回路図である。
図３に、示す半導体装置は、ｍ本のワード線ＷＬ、及びｍ本の読み出し信号線ＲＬと、ｎ
本のビット線ＢＬと、複数のメモリセル１２００が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎ
は自然数）のマトリクス状に配置されたメモリセルアレイと、第１の駆動回路１２１１と
、第２の駆動回路１２１２と、第３の駆動回路１２１３といった周辺回路によって構成さ
れている。ここで、メモリセル１２００としては、図１に示した構成が適用される。
つまり、各メモリセル１２００は、読み出し用トランジスタとして機能する第１のトラン
ジスタ１２０１、書き込み用トランジスタとして機能する第２のトランジスタ１２０２を
有している。第１のトランジスタ１２０１のゲート電極と、第２のトランジスタ１２０２
のソース電極またはドレイン電極の一方と、容量素子１２６４の一方の電極とは電気的に
接続され、読み出し信号線ＲＬと、容量素子１２６４の他方の電極とは電気的に接続され
ている。また、第１のトランジスタ１２０１のソース電極またはドレイン電極の一方は、
異なるメモリセルの読み出し信号線ＲＬ（ＲＬＸ）と電気的に接続されている。また、ビ
ット線ＢＬと、第１のトランジスタ１２０１のソース電極またはドレイン電極の他方と、
第２のトランジスタ１２０２のソース電極またはドレイン電極の他方とは電気的に接続さ
れ、ワード線ＷＬと、第２のトランジスタ１２０２のゲート電極は電気的に接続されてい
る。
また、ｉ行ｊ列のメモリセル１２００（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上
ｎ以下の整数）は、読み出し信号線ＲＬ（ｉ）、ビット線ＢＬ（ｊ）、ワード線ＷＬ（ｉ
）、にそれぞれ接続されている。
ビット線ＢＬは、第２の駆動回路１２１２と接続されており、読み出し信号線ＲＬは第１
の駆動回路１２１１と接続されており、ワード線ＷＬは、第３の駆動回路１２１３と接続
されている。なお、ここでは、第２の駆動回路１２１２、第１の駆動回路１２１１、第３
の駆動回路１２１３をそれぞれ独立に設けているが、いずれか一、または複数の機能を有
するデコーダを用いても良い。
第１のトランジスタ１２０１のソース電極またはドレイン電極の一方と接続する、異なる
メモリセルの読み出し信号線ＲＬ（ＲＬＸ）は、異なるメモリセルであれば、どのメモリ
セルの読み出し信号線ＲＬと接続しても構わない。例えば、ｉ行目の第１のトランジスタ
１２０１のソース電極またはドレイン電極の一方の電極を、ｉ＋１行目のメモリセルの読
み出し信号線ＲＬに接続し、ｉ＋１行目の第１のトランジスタ１２０１のソース電極また
はドレイン電極の一方の電極を、ｉ＋２行目のメモリセルの読み出し信号線ＲＬに接続し
、ｉ＋２行目の第１のトランジスタ１２０１のソース電極またはドレイン電極の一方の電
極を、ｉ＋３行目のメモリセルの読み出し信号線ＲＬに接続するというように、一行ずつ
ずれながら接続する構成としてもよい。
また、ｉ行目とｉ＋１行目のメモリセルの読み出し信号線ＲＬを、互いの第１のトランジ
スタ１２０１のソース電極またはドレイン電極の一方の電極の接続先としてもよい。図３
は、ｉ行目とｉ＋１行目のメモリセルの読み出し信号線ＲＬを、互いの第１のトランジス
タ１２０１のソース電極またはドレイン電極の一方の電極の接続先と接続する例を示して
いる。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。トランジスタ
をｐ型トランジスタとして構成する場合は、上記動作原理を踏まえて、各配線に供給する
電位を決定すればよい。
また、本実施の形態では第２のトランジスタ２０２に酸化物半導体を用いる構成としたが
、例えば、炭化シリコンなどの半導体材料を用いたトランジスタを、第２のトランジスタ
２０２として用いる構成としてもよい。また、読み出し用の第１のトランジスタ２０１、
及び書き込み用の第２のトランジスタ２０２を、共に酸化物半導体を用いたトランジスタ
としてもよい。
図５に、メモリセルに記憶されているデータを読み出すための、読み出し回路の概略を示
す。当該読み出し回路は、トランジスタとセンスアンプ回路を有する。
読み出し時には、端子Ａは読み出しを行うメモリセルが接続されたビット線ＢＬに接続さ
れる。また、トランジスタのゲート電極にはバイアス電位Ｖｂｉａｓが印加され、端子Ａ
の電位が制御される。
センスアンプ回路は、端子Ａの電位が参照電位Ｖｒｅｆ（例えば、０Ｖ）より高いとハイ
データを出力し、端子Ａの電位が参照電位Ｖｒｅｆより低いとローデータを出力する。ま
ず、トランジスタをオン状態として、端子Ａに接続されたビット線ＢＬにＶＢＬＨの電位
をプリチャージする。次に、読み出しを行うメモリセルを読み出しモードとし、端子Ａに
接続されたビット線ＢＬの電位を、参照電位Ｖｒｅｆと比較すると、メモリセルに記憶さ
れた情報に応じて、出力データがハイデータもしくはローデータを出力する。
このように、読み出し回路を用いることで、メモリセルに記憶されているデータを読み出
すことができる。なお、本実施の形態の読み出し回路は一例である。他の公知の回路を用
いても良い。
以上示したように、開示する発明の一態様の半導体装置は、オフ状態でのソースとドレイ
ン間のリーク電流（オフ電流）が少ない書き込み用トランジスタ、該書き込み用トランジ
スタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発性の
メモリセルを有している。
開示する発明に係る半導体装置に配置されるメモリセルは、書き込み用トランジスタと、
読み出し用トランジスタと、を少なくとも含んでいればよい。したがって、メモリセルあ
たりの面積を、例えば、１メモリセルあたり６つのトランジスタを必要とするＳＲＡＭと
比較して、十分に小さくすることが可能であり、半導体装置においてメモリセルを高密度
で配置することができる。
加えて、書き込み用トランジスタと読み出し用トランジスタで共通のビット線ＢＬを使用
することで、単位メモリセルあたりの配線数を削減できる。このため、更なる、単位メモ
リセルあたりの面積削減及びメモリセルの高集積化が可能となる。例えば、最小加工寸法
をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能となる。
また、従来のフローティングゲート型トランジスタでは、書き込み時にゲート絶縁膜（ト
ンネル絶縁膜）中を電荷が移動するために、該ゲート絶縁膜（トンネル絶縁膜）の劣化が
不可避であった。しかしながら、本発明の一態様に係るメモリセルにおいては、書き込み
用トランジスタのスイッチング動作により情報の書き込みがなされるため、従来問題とさ
れていたゲート絶縁膜の劣化を解消することができる。これは、原理的な書き込み回数の
制限が存在せず、書き換え耐性が極めて高いことを意味するものである。
本発明者らは、鋭意研究の結果、酸化物半導体を用いたトランジスタは、オフ電流が１０
０ｚＡ以下と極めて小さいという優れた特性を有することを初めて見出した。開示する発
明の一態様は、このような優れた特性を有するトランジスタをメモリセルの書き込み用ト
ランジスタとして適用し、従来にない特徴を有する半導体装置を提供するものである。
なお、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、図６乃至図８を用いて、実施の形態１とは異なる構成の半導体装置を
説明する。
図６に、本実施の形態で開示する半導体装置の回路構成を示す。図６に示す半導体装置は
、第１のトランジスタ２０１と、第２のトランジスタ２０２と、容量素子２６４を含む不
揮発性のメモリセル２５０を有する。図６において、第１の配線２１１（読み出し信号線
ＲＬとも呼ぶ）と、第１のトランジスタ２０１のソース電極またはドレイン電極の一方が
電気的に接続されている。第２のトランジスタ２０２（トランジスタＴＲＷとも呼ぶ）の
ソース電極またはドレイン電極の一方と、第１のトランジスタ２０１（トランジスタＴＲ
Ｒとも呼ぶ）のゲート電極が、容量素子２６４の電極の一方と電気的に接続されている。
第２の配線２１２（ビット線ＢＬとも呼ぶ）が、第１のトランジスタ２０１のソース電極
またはドレイン電極の他方と、第２のトランジスタ２０２のソース電極またはドレイン電
極の他方と電気的に接続されている。第３の配線２１３（ワード線ＷＬとも呼ぶ）と第２
のトランジスタ２０２のゲート電極が電気的に接続されている。容量素子２６４の他方の
電極は、メモリセル２５０とは異なるメモリセル２９０の第１の配線２２１（読み出し信
号線ＲＬＸとも呼ぶ）に電気的に接続されている。第１のトランジスタ２０１は読み出し
用のトランジスタとして機能し、第２のトランジスタ２０２は書き込み用のトランジスタ
として機能する。
図６に示す半導体装置は、書き込み用のトランジスタと読み出し用のトランジスタのビッ
ト線ＢＬを共用とし、容量素子２６４の他方の電極を、異なるメモリセルの読み出し信号
線ＲＬ（読み出し信号線ＲＬＸ）と共用とすることで、単位メモリセルあたりの接続配線
数を３本とした３端子型の半導体装置である。本実施の形態で説明する３端子型の半導体
装置は、実施の形態１で説明した３端子型の半導体装置と比べて、異なるメモリセルの読
み出し信号線ＲＬＸの接続部位が異なる構成となっている。
実施の形態１と同様に、書き込み用の第２のトランジスタ２０２には、酸化物半導体を用
いたトランジスタを適用する。酸化物半導体を用いたトランジスタは、オフ状態でのソー
スとドレイン間のリーク電流（オフ電流）が極めて小さいという特徴を有している。この
ため、第２のトランジスタ２０２をオフ状態とすることで、第２のトランジスタ２０２の
ソース電極またはドレイン電極の一方と、第１のトランジスタ２０１のゲート電極と、容
量素子２６４の電極の一方が電気的に接続されたノード２８１（ノードＮＤとも呼ぶ）の
電位を極めて長時間にわたって保持することが可能となる。
また、本実施の形態１と同様に、第１のトランジスタ２０１には第２のトランジスタ２０
２ほどのオフ電流の制限はなく、メモリセルの動作速度を高速化するために、第２のトラ
ンジスタ２０２よりもスイッチング速度が速い（例えば、電界効果移動度の値が大きい）
トランジスタを用いることができる。すなわち、第１のトランジスタ２０１には、酸化物
半導体以外の半導体材料を用いたトランジスタを適用することができる。なお、選択する
半導体材料によっては、第１のトランジスタ２０１のオフ電流は第２のトランジスタ２０
２のオフ電流よりも高くなることがある。第１のトランジスタ２０１に用いる半導体材料
としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ま
たはガリウムヒ素等を用いることができる。他に、有機半導体材料などを用いてもよい。
このような半導体材料を用いた第１のトランジスタ２０１は、十分な高速動作が可能なた
め、記憶した情報の読み出しなどを高速に行うことが可能である。つまり、半導体装置の
高速動作が実現される。
なお、本実施の形態１で説明した半導体装置と同様に、ノード２８１は、不揮発性メモリ
素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同
等の作用を奏する。つまり、本実施の形態で説明する半導体装置においても、不揮発性の
メモリセルを実現することが可能である。
続いて、本実施の形態で説明する半導体装置における、メモリセル２５０への情報の書き
込み（書き換え）動作について説明する。まず、異なるメモリセル２９０の第１の配線２
２１の電位をハイレベル電位ＶＲＬＨとする。また、書き込み対象として選択されたメモ
リセル２５０に接続する第３の配線２１３（ワード線ＷＬ）の電位を、書き込み用トラン
ジスタである第２のトランジスタ２０２がオン状態となる電位にして、第２のトランジス
タ２０２をオン状態とする。ここでは、第３の配線２１３にハイレベル電位ＶＷＬＨが与
えられる。これにより、選択されたメモリセル２５０に接続する第２の配線２１２（ビッ
ト線ＢＬ）の電位がノード２８１（ノードＮＤ）に供給される。ここでは、ローレベル電
位ＶＢＬＬ、もしくはハイレベル電位ＶＢＬＨが与えられる。その後、第３の配線２１３
の電位を、第２のトランジスタ２０２がオフ状態となる電位にして、第２のトランジスタ
２０２をオフ状態とすることにより、ノード２８１が浮遊状態となるため、ノード２８１
には所定の電荷が保持されたままの状態となる。以上のように、ノード２８１に所定量の
電荷を蓄積及び保持させることで、メモリセル２５０に情報を記憶させることができる（
書き込みモード）。
この時、読み出し用トランジスタである第１のトランジスタ２０１が常にオフ状態となっ
ていることが肝要である。もし、ノード２８１にＶＢＬＨもしくはＶＢＬＬが与えられた
時に、第１のトランジスタ２０１がオン状態となると、第１のトランジスタ２０１を介し
て第１の配線２１１（読み出し信号線ＲＬ）と、第２の配線２１２が導通状態となる。す
ると、第１の配線２１１の電位が第２の配線２１２の電位と干渉してしまうため、正しい
情報がノード２８１に与えられなくなる。
また、第１の配線２１１には、ローレベル電位ＶＲＬＬ、及びハイレベル電位ＶＲＬＨが
供給されるが、書き込み動作時は常にハイレベル電位ＶＲＬＨが供給される。第１のトラ
ンジスタ２０１のしきい値電圧をＶｔｈ１とすると、書き込み動作時に第１のトランジス
タ２０１がオフ状態を維持するために、ＶＢＬＨ、ＶＲＬＨ、及びＶｔｈ１を式９を満た
す関係とする。
ＶＢＬＨ−ＶＲＬＨ＜Ｖｔｈ１・・・式９
また、ノード２８１にＶＢＬＨが書き込まれた非選択メモリセルが存在する時に、該非選
択メモリセルと第２の配線２１２を共用している他のメモリセルが選択され、選択メモリ
セルにＶＢＬＬを書き込むために、第２の配線２１２にＶＢＬＬが供給される場合がある
。この時、該非選択メモリセルの第１のトランジスタ２０１がオフ状態を維持するために
、ＶＢＬＨ、ＶＢＬＬ、及びＶｔｈ１を式１０を満たす関係とする。式１０は、ビット線
に供給されるハイレベル電位とローレベル電位の電位差を、第１のトランジスタ２０１の
しきい値電圧未満とする必要があることを示している。
ＶＢＬＨ−ＶＢＬＬ＜Ｖｔｈ１・・・式１０
なお、図６に示す半導体装置は、容量素子２６４の他方の電極を、異なるメモリセル２９
０の第１の配線２２１と電気的に接続する構成としている。全てのメモリセルの読み出し
信号線ＲＬは、読み出しモード以外の時は常にＨｉｇｈレベル電位ＶＲＬＨが供給され、
読み出しモード時にＬｏｗレベル電位ＶＲＬＬが供給される。本実施の形態では、読み出
し用の第１のトランジスタ２０１にｎ型トランジスタ（ｎチャネル型トランジスタ）を用
いているため、ノード２８１に情報が書き込まれた後で、異なるメモリセルの第１の配線
２２１がＬｏｗレベル電位ＶＲＬＬに変動しても、第１のトランジスタ２０１はオフ状態
のままとなる。
本実施の形態で示す半導体装置は、フローティングゲート型トランジスタの様に書き込み
（書き換え）時にゲート絶縁膜（トンネル絶縁膜）中を電荷が移動するのではなく、第２
のトランジスタ２０２のスイッチング動作により電荷の移動が起こるため、原理的な書き
込み回数の制限が存在せず、書き換え耐性が極めて高い。また、フローティングゲート型
トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要となるため、半導
体装置の省電力化が実現できる。
次に、メモリセルに記憶された情報を読み出す読み出し動作について説明する。まず、異
なるメモリセル２９０の第１の配線２２１の電位をハイレベル電位ＶＲＬＨとする。また
、第３の配線２１３の電位を、書き込み用トランジスタである第２のトランジスタ２０２
がオフ状態となる電位にして、第２のトランジスタ２０２をオフ状態とする。ここでは、
第３の配線２１３にローレベル電位ＶＷＬＬが与えられる。次いで、第２の配線２１２に
電荷を与え（プリチャージ）、第２の配線２１２の電位をＶＢＬＨとする。次いで、読み
出し対象メモリセルの第１の配線２１１に、読み出し電位としてローレベル電位ＶＲＬＬ
を供給し、この時の第２の配線２１２の電位を検知することで、メモリセルに記憶された
情報を読み出すことができる（読み出しモード）。なお、プリチャージにより第２の配線
２１２に与える電位は、該電位とノード２８１に保持される電位との電位差がＶｔｈ１よ
り小さく、かつ、読み出し電位と異なる電位であれば、これに限らない。
第１の配線２１１のローレベル電位ＶＲＬＬは、式１１及び式１２を満たすように設定す
る。
ＶＢＬＨ−ＶＲＬＬ＞Ｖｔｈ１・・・式１１
ＶＢＬＬ−ＶＲＬＬ＜Ｖｔｈ１・・・式１２
つまり、式１１は、ノード２８１にＶＢＬＨが保持されている場合に、第１の配線２１１
にＶＲＬＬが供給されると、第１のトランジスタ２０１のゲート電極と、第１の配線２１
１が接続されているソース電極またはドレイン電極の一方との電位差が、しきい値電圧よ
り大きくなり、第１のトランジスタ２０１がオン状態となることを示している。第１のト
ランジスタ２０１がオン状態となると、第１のトランジスタ２０１を介して第１の配線２
１１のローレベル電位ＶＲＬＬが第２の配線２１２に与えられる。
また、式１２は、ノード２８１にＶＢＬＬが保持されている場合に、第１の配線２１１に
ＶＲＬＬが供給されると、第１のトランジスタ２０１のゲート電極と、第１の配線２１１
が接続されているソース電極またはドレイン電極の一方との電位差がしきい値電圧未満で
あるため、第１のトランジスタ２０１はオフ状態のままであることを示している。つまり
、第２の配線２１２の電位は、プリチャージされた電位（ここではＶＢＬＨ）のままとな
る。
また、式１１および式１２から、読み出し電位であるローレベル電位ＶＲＬＬの設定範囲
を、式１３として求めることができる。
ＶＢＬＬ−Ｖｔｈ１＜ＶＲＬＬ＜ＶＢＬＨ−Ｖｔｈ１・・・式１３
また、読み出し電位であるＶＲＬＬは、式１４を満たすように設定すると好適である。
ＶＲＬＬ＝（ＶＢＬＨ＋ＶＢＬＬ）／２−Ｖｔｈ１・・・式１４
また、第３の配線２１３（ワード線ＷＬ）には、第２のトランジスタ２０２をオン状態と
するハイレベル電位ＶＷＬＨ、もしくは第２のトランジスタ２０２をオフ状態とするロー
レベル電位ＶＷＬＬが供給される。第２のトランジスタ２０２のしきい値電圧をＶｔｈ２
とすると、ハイレベル電位ＶＷＬＨは式１５を、ローレベル電位ＶＷＬＬは式１６を満た
すように決定される。
ＶＷＬＨ＞Ｖｔｈ２＋ＶＢＬＨ・・・式１５
ＶＷＬＬ＜Ｖｔｈ２＋ＶＢＬＬ・・・式１６
なお、読み出しモードにおいて第１の配線２１１にローレベル電位ＶＲＬＬが与えられる
と、第１の配線２１１に接続している他のメモリセルのうち、ノード２８１がＶＢＬＨと
なっているメモリセルの第１のトランジスタ２０１もオン状態となるが、ノード２８１は
浮遊状態であるため、ノード２８１に保持された電荷は保持されたままとなる。
ここで、本実施の形態で説明する３端子型の半導体装置における書き込みモード、及び読
み出しモードの動作について、図８に示すタイミングチャートを用いて、より具体的に説
明する。図８に示すタイミングチャートは、図中に示す各部位の電位または状態の時間変
化を示している。図８では、ＴＲＷ及びＴＲＲのしきい値電圧を共に２Ｖとし、ＶＷＬＨ
の電位を４Ｖとし、ＶＷＬＬの電位を０Ｖとし、ＶＢＬＨの電位を１Ｖとし、ＶＢＬＬの
電位を０Ｖとし、ＶＲＬＨの電位を１Ｖとし、ＶＲＬＬの電位を−１．５Ｖとし、読み出
しモード時にビット線に与えられるプリチャージ電圧をＶＢＬＨとした例を示している。
図８（Ａ）は、書き込みモードの動作を説明するタイミングチャートである。ここでは、
ノードＮＤにハイレベル電位ＶＢＬＨを保持させる動作について説明する。まず、第１の
動作として、読み出し信号線ＲＬＸの電位をＶＲＬＨとする。また、ワード線ＷＬの電位
をＶＷＬＨとし、トランジスタＴＲＷをオン状態とする。
次に、第２の動作として、ビット線ＢＬの電位をＶＢＬＨとすると、トランジスタＴＲＷ
を介して、ノードＮＤにＶＢＬＨが供給される。
次に、第３の動作として、ワード線ＷＬの電位をＶＷＬＬとし、トランジスタＴＲＷをオ
フ状態とする。ノードＮＤに供給された電荷は、トランジスタＴＲＷがオフ状態となって
も保持される。
ここで、トランジスタＴＲＷがオフ状態となる前に、読み出し信号線ＲＬＸやビット線Ｂ
Ｌの電位が変動すると、ノードＮＤの電位が正しく保持されない可能性がある。読み出し
信号線ＲＬＸやビット線ＢＬの電位を変動させる場合は、トランジスタＴＲＷをオフ状態
としてから行う必要がある。第３の動作以降に、読み出し信号線ＲＬＸやビット線ＢＬの
電位が変動しても、ノードＮＤに供給された電荷は保持されたままとなる。
なお、第１の動作と、第２の動作は、順序を入れ換えて行うことが可能である。
書き込みモード中は、読み出し信号線ＲＬ及び読み出し信号線ＲＬＸの電位を常にＶＲＬ
Ｈとし、トランジスタＴＲＲを常にオフ状態とする。ここではＶＲＬＨを１Ｖとし、ＶＢ
ＬＨの電位を１Ｖとし、ＶＢＬＬの電位を０Ｖとしているので、前述の式１を満たし、ト
ランジスタＴＲＲがオフ状態となる。
なお、ノードＮＤにローレベル電位ＶＢＬＬを保持させる動作は、図８（Ａ）中のＶＢＬ
ＨとＶＢＬＬを互いに置き換えることで説明できる。
図８（Ｂ）は、読み出しモードの動作を説明するタイミングチャートである。ここでは、
ノードＮＤにハイレベル電位ＶＢＬＨが保持されている場合の動作について説明する。ま
ず、第１の動作として、読み出し信号線ＲＬＸをＶＲＬＨとする。また、ワード線ＷＬの
電位をＶＷＬＬとし、トランジスタＴＲＷをオフ状態とする。
次に、第２の動作として、ビット線ＢＬに電荷を与え（プリチャージ）、ビット線ＢＬの
電位がＶＢＬＨ（１Ｖ）となるようにプリチャージする。
次に、第３の動作として、読み出し信号線ＲＬの電位をＶＲＬＬとする。ここでは、ＶＢ
ＬＨの電位を１Ｖとし、ＶＲＬＬの電位を−１．５Ｖとしているので、前述の式１１を満
たし、トランジスタＴＲＲがオン状態となる。トランジスタＴＲＲがオン状態となると、
トランジスタＴＲＲを介して、ビット線ＢＬにＶＲＬＬが供給される。
ノードＮＤにローレベル電位ＶＢＬＬが保持されている場合は、式１１は満たさず、式１
２を満たすため、ビット線ＢＬにＶＲＬＬが供給されず、プリチャージにより設定された
電位、ここではＶＢＬＨのままとなる。このように、読み出し信号線ＲＬの電位をＶＲＬ
Ｌとした時の、ビット線ＢＬの電位を検知することで、ノードＮＤに保持されている情報
を読み出す事ができる。
ノードＮＤに保持されている電荷は、読み出しモードの動作中、及び読み出しモード後も
影響を受けず、書き込みモードにより新たな電荷に書き換えられるまで保持される。トラ
ンジスタＴＲＷは酸化物半導体を用いたオフ電流が極めて小さいトランジスタであるため
、ノードＮＤの電荷を極めて長時間にわたって保持することが可能となる。
本実施の形態で示す半導体装置は、読み出し用トランジスタＴＲＲのソース電極（ドレイ
ン電極）の電位を変動させ、ノードＮＤに保持されている電位（電荷）とソース電極との
電位差により、メモリセルに記憶された情報を読み取るソース電位変動方式の半導体装置
である。
ソース電位変動方式における容量素子２６４は、容量結合方式の読み出しモードにおける
読み出し信号線ＲＬとノードＮＤの電位の加算には用いられない。すなわち、実施の形態
１において図２を用いて説明したＣ１とＣ２の関係を考慮する必要がないため、容量素子
２６４を設けなくとも動作させることが可能となる。
しかしながら、容量素子２６４を設けない構成とすると、メモリセルの平面構成または積
層構成によっては、ノードＮＤの電位が意図せず変動してしまう恐れがある。このため、
容量素子２６４を設けることで、ノードＮＤの電位変動を抑制し、ソース電位変動方式の
半導体装置をより安定して動作させることができる。すなわち、半導体装置の信頼性を向
上させることができる。
また、第２のトランジスタ２０２に、酸化物半導体を用いたトランジスタのようにオフ電
流が極めて小さいトランジスタを用いることで、ノードＮＤの電位を長時間保持すること
が可能であるが、容量素子２６４を付加することで、ノードＮＤの電位を更に長時間保持
することが可能となる。
図７に、図６に示した半導体装置を用いた、ｍ×ｎビットの記憶容量を有する半導体装置
の回路図の一例を示す。図７は、メモリセル１２５０が並列に接続された、いわゆるＮＯ
Ｒ型の半導体装置の回路図である。
図７に示す半導体装置は、ｍ本のワード線ＷＬ、及びｍ本の読み出し信号線ＲＬと、ｎ本
のビット線ＢＬと、複数のメモリセル１２５０が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは
自然数）のマトリクス状に配置されたメモリセルアレイと、第１の駆動回路１２１１と、
第２の駆動回路１２１２と、第３の駆動回路１２１３といった周辺回路によって構成され
ている。ここで、メモリセル１２５０としては、図６に示した構成が適用される。
つまり、各メモリセル１２５０は、読み出し用トランジスタとして機能する第１のトラン
ジスタ１２０１、書き込み用トランジスタとして機能する第２のトランジスタ１２０２を
有している。第１のトランジスタ１２０１のゲート電極と、第２のトランジスタ１２０２
のソース電極またはドレイン電極の一方と、容量素子１２６４の一方の電極とは、電気的
に接続され、読み出し信号線ＲＬと、第１のトランジスタ１２０１のソース電極またはド
レイン電極の一方とは、電気的に接続され、ビット線ＢＬと、第１のトランジスタ１２０
１のソース電極またはドレイン電極の他方と、第２のトランジスタ１２０２のソース電極
またはドレイン電極の他方とは、電気的に接続され、ワード線ＷＬと、第２のトランジス
タ１２０２のゲート電極は電気的に接続されている。また、容量素子１２６４の他方の電
極は、異なるメモリセルの読み出し信号線ＲＬ（ＲＬＸ）と電気的に接続されている。
また、ｉ行ｊ列のメモリセル１２５０（ｉ、ｊ）（ｉは１以上ｍ以下の整数、ｊは１以上
ｎ以下の整数）は、読み出し信号線ＲＬ（ｉ）、ビット線ＢＬ（ｊ）、ワード線ＷＬ（ｉ
）、にそれぞれ接続されている。
ビット線ＢＬは、第２の駆動回路１２１２と接続されており、読み出し信号線ＲＬは第１
の駆動回路１２１１と接続されており、ワード線ＷＬは、第３の駆動回路１２１３と接続
されている。なお、ここでは、第２の駆動回路１２１２、第１の駆動回路１２１１、第３
の駆動回路１２１３をそれぞれ独立に設けているが、いずれか一、または複数の機能を有
するデコーダを用いても良い。
図７は図３と似た構成であるが、図７では、第１のトランジスタ１２０１のソース電極ま
たはドレイン電極の一方が読み出し信号線ＲＬに電気的に接続し、容量素子１２６４の他
方の電極が異なるメモリセルの読み出し信号線ＲＬ（ＲＬＸ）と電気的に接続されている
点が異なる。容量素子１２６４の他方の電極を接続する読み出し信号線ＲＬ（ＲＬＸ）は
、異なるメモリセルの読み出し信号線ＲＬであれば、どのメモリセルの読み出し信号線Ｒ
Ｌと接続しても構わない。例えば、ｉ行目のメモリセルの容量素子１２６４の他方の電極
を、ｉ＋１行目のメモリセルの読み出し信号線ＲＬに接続し、ｉ＋１行目のメモリセルの
容量素子１２６４の他方の電極を、ｉ＋２行目のメモリセルの読み出し信号線ＲＬに接続
し、ｉ＋２行目のメモリセルの容量素子１２６４の他方の電極を、ｉ＋３行目のメモリセ
ルの読み出し信号線ＲＬに接続するというように、一行ずつずれながら接続する構成とし
てもよい。
また、ｉ行目とｉ＋１行目のメモリセルの読み出し信号線ＲＬを、互いの容量素子１２６
４の他方の電極の接続先としてもよい。図７は、ｉ行目とｉ＋１行目のメモリセルの読み
出し信号線ＲＬを、互いの容量素子１２６４の他方の電極の接続先と接続する例を示して
いる。
また、本実施の形態では第２のトランジスタ２０２に酸化物半導体を用いる構成としたが
、例えば、炭化シリコンなどの半導体材料を用いたトランジスタを、第２のトランジスタ
２０２として用いる構成としてもよい。また、読み出し用の第１のトランジスタ２０１、
及び書き込み用の第２のトランジスタ２０２を、共に酸化物半導体を用いたトランジスタ
としてもよい。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。トランジスタ
をｐ型トランジスタとして構成する場合は、上記動作原理を踏まえて、各配線に供給する
電位を決定すればよい。
本実施の形態で開示する半導体装置は、動作原理上、ＤＲＡＭで必須とされるキャパシタ
を用いなくともよい構成であるため、単位メモリセル当たりの面積が削減可能となり、高
集積化が可能となる。加えて、書き込み用トランジスタと読み出し用トランジスタで共通
のビット線ＢＬを使用することで、単位メモリセル当たりの配線数を削減できる。このた
め、更なる、単位メモリセル当たりの面積削減及びメモリセルの高集積化が可能となる。
例えば、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とする
ことが可能となる。
なお、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法に
ついて、図９乃至図１１を参照して説明する。
〈半導体装置の断面構成および平面構成〉
図９は、半導体装置の構成の一例である。図９（Ａ）には、半導体装置の断面を、図９（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＡ
１−Ａ２およびＢ１−Ｂ２における断面に相当する。図９（Ａ）および図９（Ｂ）に示さ
れる半導体装置は、酸化物半導体以外の半導体材料を用いたトランジスタ１０１と、酸化
物半導体を用いたトランジスタ１０２を有するものである。酸化物半導体以外の半導体材
料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトラ
ンジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、半導
体装置の具体的な構成をここで示すものに限定する必要はない。
図９におけるトランジスタ１０１は、半導体材料（例えば、シリコンなど）を含む基板１
００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設け
られた不純物領域１１４および高濃度不純物領域１２０（これらをあわせて単に不純物領
域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート
絶縁層１０８上に設けられたゲート電極１１０と、不純物領域と電気的に接続するソース
電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０ｂを有す
る。また、ソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電
極１３０ｂ上には、配線１４２ｃ、および配線１４２ｄを有する。
ここで、ゲート電極１１０の側面にはサイドウォール絶縁層１１８が設けられている。ま
た、基板１００の、表面に垂直な方向から見てサイドウォール絶縁層１１８と重ならない
領域には、高濃度不純物領域１２０、及び高濃度不純物領域１２０に接する金属化合物領
域１２４が存在する。また、基板１００上にはトランジスタ１０１を囲むように素子分離
絶縁層１０６が設けられており、トランジスタ１０１を覆うように、層間絶縁層１２６お
よび層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、およ
びソース電極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２８
に形成された開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり、
ソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０ｂ
は、金属化合物領域１２４を介して高濃度不純物領域１２０および不純物領域１１４と電
気的に接続されている。また、電極１３０ｃは、層間絶縁層１２６および層間絶縁層１２
８に形成された開口を通じて、ゲート電極１１０と電気的に接続されている。なお、トラ
ンジスタ１０１の集積化などのため、サイドウォール絶縁層１１８が形成されない場合も
ある。
図９におけるトランジスタ１０２は、層間絶縁層１２８上に設けられたソース電極または
ドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂと、ソース電極ま
たはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂと電気的に接
続されている酸化物半導体層１４４と、ソース電極またはドレイン電極１４２ａ、ソース
電極またはドレイン電極１４２ｂ、酸化物半導体層１４４を覆うゲート絶縁層１４６と、
ゲート絶縁層１４６上に酸化物半導体層１４４と重畳するように設けられたゲート電極１
４８ａと、を有する。
ここで、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、また
は、十分な酸素が供給されることにより、高純度化されているものであることが望ましい
。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）で測定したものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、
キャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、よ
り望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ
電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ（１ｚＡ
（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以下となる
。また、８５℃では、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、望ましくは１
０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下となる。このように、ｉ型化（真性化）ま
たは実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のト
ランジスタ１０２を得ることができる。
なお、図９のトランジスタ１０２では、酸化物半導体層１４４が島状に加工されないため
、加工の際のエッチングによる酸化物半導体層１４４の汚染を防止できる。
容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、ゲ
ート絶縁層１４６、および電極１４８ｂ、で構成される。すなわち、ソース電極またはド
レイン電極１４２ａは、容量素子１６４の一方の電極として機能し、電極１４８ｂは、容
量素子１６４の他方の電極として機能することになる。
なお、図９の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を積層さ
せることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶縁
性を十分に確保することができる。
なお、トランジスタ１０２および容量素子１６４において、ソース電極またはドレイン電
極１４２ａ、およびソース電極またはドレイン電極１４２ｂの端部は、テーパー形状であ
ることが好ましい。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお
、テーパー角とは、テーパー形状を有する層（例えば、ソース電極またはドレイン電極１
４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該
層の側面と底面がなす傾斜角を示す。ソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂの端部をテーパー形状とすることにより、酸化物半導体層
１４４の被覆性を向上し、段切れを防止することができる。
また、トランジスタ１０２および容量素子１６４の上には、層間絶縁層１５０が設けられ
ており、層間絶縁層１５０上には層間絶縁層１５２が設けられている。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめにトランジ
スタ１０１の作製方法について図１０を参照して説明し、その後、トランジスタ１０２の
作製方法について図１１を参照して説明する。
〈トランジスタ１０１の作製方法〉
まず、半導体材料を含む基板１００を用意する（図１０（Ａ）参照）。半導体材料を含む
基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することがで
きる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合
の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン
半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコ
ン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり
、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ
基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のも
のが含まれるものとする。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０５を形成す
る（図１０（Ａ）参照）。保護層１０５としては、例えば、酸化シリコンや窒化シリコン
、酸窒化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後
において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純
物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシ
リコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用い
ることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミ
ニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０５をマスクとしてエッチングを行い、保護層１０５に覆われてい
ない領域（露出している領域）の、基板１００の一部を除去する。これにより他の半導体
領域と分離された半導体領域１０４が形成される（図１０（Ｂ）参照）。当該エッチング
には、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い
。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択すること
ができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図１０（Ｂ）参
照）。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成さ
れる。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが
、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁
層１０６の形成後には、上記保護層１０５を除去する。
次に、半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成す
る。
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得
られる酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）
）等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸
化処理によって、半導体領域１０４の表面を酸化、または窒化することにより、上記絶縁
層を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希
ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うことができ
る。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以
上５０ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８
、ゲート電極１１０を形成する（図１０（Ｃ）参照）。
次に、ゲート電極１１０を覆う絶縁層１１２を形成する（図１０（Ｃ）参照）。そして、
半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、浅い接合深さの不純物領
域１１４を形成する（図１０（Ｃ）参照）。なお、ここではｎ型トランジスタを形成する
ためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）
やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。上記不純物領域１１４の形
成により、半導体領域１０４のゲート絶縁層１０８下部には、チャネル形成領域１１６が
形成される（図１０（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定することが
できるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望まし
い。また、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成する工程を採
用しているが、不純物領域１１４を形成した後に絶縁層１１２を形成する工程としても良
い。
次に、サイドウォール絶縁層１１８を形成する（図１０（Ｄ）参照）。サイドウォール絶
縁層１１８は、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性の
高いエッチング処理を行うことで、自己整合的に形成することができる。また、この際に
、絶縁層１１２を部分的にエッチングして、ゲート電極１１０の上面と、不純物領域１１
４の上面を露出させると良い。なお、サイドウォール絶縁層１１８は、高集積化などの目
的のために形成されない場合もある。
次に、ゲート電極１１０、不純物領域１１４、サイドウォール絶縁層１１８等を覆うよう
に、絶縁層を形成する。そして、不純物領域１１４の一部領域にリン（Ｐ）やヒ素（Ａｓ
）などを添加して、不純物領域１１４と接する高濃度不純物領域１２０を形成する（図１
０（Ｅ）参照）。その後、上記絶縁層を除去し、ゲート電極１１０、サイドウォール絶縁
層１１８、高濃度不純物領域１２０等を覆うように金属層１２２を形成する（図１０（Ｅ
）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの
各種成膜方法を用いて形成することができる。金属層１２２は、半導体領域１０４を構成
する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用いて形成
することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タング
ステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高
濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図１０（Ｆ）参照）
。なお、ゲート電極１１０として多結晶シリコンなどを用いる場合には、ゲート電極１１
０の金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域１２４を形成した後には、金属層１２２は除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層
１２８を形成する（図１０（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化
シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タ
ンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、
アクリル樹脂等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層
間絶縁層１２６と層間絶縁層１２８の積層構造としているが、開示する発明の一態様はこ
れに限定されない。１層としても良いし、３層以上の積層構造としても良い。層間絶縁層
１２８の形成後には、その表面を、ＣＭＰやエッチング処理などによって平坦化しておく
ことが望ましい。
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口
に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを
形成する（図１０（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極ま
たはドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用い
て導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一
部を除去することにより形成することができる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被
形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは金属化合物領域１
２４）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜
は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどに
よるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極
またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のＣＭＰによって、不
要なタングステン、チタン、窒化チタンなどを除去すると共に、その表面の平坦性を向上
させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソース電極
またはドレイン電極１３０ｂを含む表面の凹凸を低減し、平坦性を向上させることにより
、後の工程において形成される電極、配線、絶縁層、半導体層などの被覆性を良好なもの
とすることができる。
なお、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０
ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、ゲ
ート電極１１０と接触する電極などをあわせて形成することができる。ソース電極または
ドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂとして用いることができ
る材料について特に限定はなく、各種導電材料を用いることができる。例えば、モリブデ
ン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウムなどの導電性材料を用いることができる。また、後に行われる熱処理を考慮して、ソ
ース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、熱処
理に耐えうる程度の耐熱性を有する材料を用いて形成することが望ましい。
以上により、半導体材料を含む基板１００を用いたトランジスタ１０１が形成される（図
１０（Ｈ）参照）。酸化物半導体以外の半導体材料を用いたトランジスタ１０１は、高速
動作が可能である。
なお、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造
として、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、
高度に集積化した半導体装置を提供することができる。
〈トランジスタ１０２の作製方法〉
次に、図１１を用いて、層間絶縁層１２８上にトランジスタ１０２を作製する工程につい
て説明する。なお、図１１は、層間絶縁層１２８上の各種電極や、トランジスタ１０２な
どの作製工程を示すものであるから、トランジスタ１０１等については省略している。
まず、層間絶縁層１２８上に導電層を形成し、該導電層を選択的にエッチングして、ソー
ス電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する
（図１１（Ａ）参照）。
導電層は、スパッタ法などのＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成
することができる。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合
金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウムのいず
れか、またはこれらを複数組み合わせた材料を用いてもよい。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた元素、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物とし
ては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシ
リコン若しくは酸化シリコンを含有させたものを用いることができる。
導電層のエッチングは、形成されるソース電極またはドレイン電極１４２ａ、およびソー
ス電極またはドレイン電極１４２ｂの端部が、テーパー形状となるように行うことが好ま
しい。ここで、テーパー角は、例えば、３０°以上６０°以下であることが好ましい。ソ
ース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂの端部を
テーパー形状となるようにエッチングすることにより、後に形成されるゲート絶縁層１４
６の被覆性を向上し、段切れを防止することができる。
トランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａ、およびソ
ース電極またはドレイン電極１４２ｂの下端部との間隔によって決定される。なお、チャ
ネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を
行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖ
ｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大
きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１００
０ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能であ
る。また、微細化によって、半導体装置の消費電力を低減することも可能である。
なお、層間絶縁層１２８上には、下地として機能する絶縁層を設けても良い。当該絶縁層
は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。
また、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂの上には、絶縁層を形成しても良い。当該絶縁層を設けることにより、後に形成さ
れるゲート電極と、ソース電極またはドレイン電極１４２ａ、およびソース電極またはド
レイン電極１４２ｂとの間の寄生容量を低減することが可能である。
次に、ソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１
４２ｂを覆うように、酸化物半導体層１４４を形成する（図１１（Ｂ）参照）。
酸化物半導体層１４４は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系や、一元
系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いて形
成することができる。
酸化物半導体層１４４は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、
Ｉｎ、及びＧａを含有する酸化物半導体である。酸化物半導体層１４４をＩ型（真性）と
するため、この後行う脱水化処理または脱水素化処理は有効である。
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭを用い、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム
（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、
コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、
Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ
、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出
されるものであり、あくまでも一例に過ぎないことを付記する。
酸化物半導体層１４４をスパッタ法で作製するためのターゲットとしては、Ｉｎ：Ｇａ：
Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用い
るのが好適である。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比
］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：４［ｍｏｌ数比］の組成比を有するターゲットなどを用いることもできる。また、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：０：１［ｍｏｌ数比］の組成比を有するターゲッ
トを用いることもできる。
本実施の形態では、非晶質構造の酸化物半導体層１４４を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金
属酸化物ターゲットを用いるスパッタ法により形成することとする。
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、
さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いる
ことにより、緻密な構造の酸化物半導体層１４４を形成することが可能である。
酸化物半導体層１４４を形成する際に用いるスパッタガスは、希ガス（代表的にはアルゴ
ン）、酸素、または、希ガス（代表的にはアルゴン）と酸素との混合ガスとするのが好適
である。また、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望まし
くは濃度１０ｐｐｂ以下）にまで除去された高純度ガスを用いるのが好適である。
酸化物半導体層１４４の形成の際には、例えば、減圧状態に保持された処理室内に被処理
物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４０
０℃以下となるように被処理物を熱する。または、酸化物半導体層１４４の形成の際の被
処理物の温度は、室温としてもよい。そして、処理室内の水分を除去しつつ、水素や水な
どが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層１４４を
形成する。被処理物を熱しながら酸化物半導体層１４４を形成することにより、酸化物半
導体層１４４に含まれる不純物を低減することができる。また、スパッタによる損傷を軽
減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用
いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除
去することができるため、酸化物半導体層１４４に含まれる不純物濃度を低減できる。
酸化物半導体層１４４の形成条件としては、例えば、被処理物とターゲットの間との距離
が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素
１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴン
の混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を
用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）を低減でき、膜厚
分布も均一となるため好ましい。酸化物半導体層１４４の厚さは、１ｎｍ以上５０ｎｍ以
下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下とする
。このような厚さの酸化物半導体層１４４を用いることで、微細化に伴う短チャネル効果
を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途
などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択す
ることもできる。
なお、酸化物半導体層１４４をスパッタ法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、形成表面（例えば層間絶縁層１２８の表面）
の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいて
は、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突
させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させ
る方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近
にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、
酸素などによる雰囲気を適用してもよい。
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体層１４４中の、過剰な水素（水や水酸基を含む
）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減する
ことができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４０
０℃以上５００℃以下とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１４４は大気に触
れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体層１４４を形成することで、極めて優れた特性のトランジス
タを実現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、酸化物半導体層の形成後やゲート絶縁層の形成後、ゲート電極の形成
後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱
水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体層１４４に接するゲート絶縁層１４６を形成する（図１１（Ｃ）参照
）。ゲート絶縁層１４６は、ＣＶＤ法やスパッタ法等を用いて形成することができる。ま
た、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミ
ニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（Ｈ
ｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉ
ｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、などを含むように形成するのが好適である。ゲート絶縁層１４
６は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定され
ないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くす
るのが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、
好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）
）、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶
縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜
厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、
窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれか
を含む膜との積層構造としてもよい。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４
に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）ま
たはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし
、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼
ねさせても良い。
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８
ｂを形成する（図１１（Ｄ）参照）。ゲート電極１４８ａおよび電極１４８ｂは、ゲート
絶縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによ
って形成することができる。ゲート電極１４８ａおよび電極１４８ｂとなる導電層は、ス
パッタ法などのＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することがで
きる。詳細は、ソース電極またはドレイン電極１４２ａなどの場合と同様であり、これら
の記載を参酌できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、層間絶縁層
１５０および層間絶縁層１５２を形成する（図１１（Ｅ）参照）。層間絶縁層１５０およ
び層間絶縁層１５２は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、
酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸
化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、本実施の
形態では、層間絶縁層１５０と層間絶縁層１５２の積層構造としているが、開示する発明
の一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い
。また、層間絶縁層を設けない構成とすることも可能である。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１０２が完成す
る（図１１（Ｅ）参照）。また、容量素子１６４が完成する。
図１１（Ｅ）に示すトランジスタ１０２は、酸化物半導体層１４４と、酸化物半導体層１
４４と電気的に接続するソース電極またはドレイン電極１４２ａ、ソース電極またはドレ
イン電極１４２ｂと、酸化物半導体層１４４、ソース電極またはドレイン電極１４２ａ、
ソース電極またはドレイン電極１４２ｂを覆うゲート絶縁層１４６と、ゲート絶縁層１４
６上のゲート電極１４８ａと、を有する。また、容量素子１６４は、ソース電極またはド
レイン電極１４２ａと、酸化物半導体層１４４と、ソース電極またはドレイン電極１４２
ａを覆うゲート絶縁層１４６と、ゲート絶縁層１４６上の電極１４８ｂと、を有する。
本実施の形態において示すトランジスタ１０２では、酸化物半導体層１４４が高純度化さ
れているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×
１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハにおけ
るキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、１
×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。
そして、これにより、オフ電流が十分に小さくなる。例えば、トランジスタ１０２の室温
（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００
ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚ
Ａ／μｍ以下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用い
ることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態３とは異なる、開示する発明の一態様に係る半導体装置の
構成およびその作製方法について、図１２及び図１３を参照して説明する。
〈半導体装置の断面構成および平面構成〉
図１２は、半導体装置の構成の一例である。図１２（Ａ）には、半導体装置の断面を、図
１２（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１２（Ａ）は、図１２
（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。図１２（Ａ）および図１
２（Ｂ）に示される半導体装置は、酸化物半導体以外の半導体材料を用いたトランジスタ
１０１を有し、酸化物半導体を用いたトランジスタ１０２を有するものである。酸化物半
導体以外の半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物
半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示
する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ１０２に
用いる点にあるから、半導体装置の具体的な構成をここで示すものに限定する必要はない
。
図１２におけるトランジスタ１０１は、半導体材料（例えば、シリコンなど）を含む基板
１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設
けられた不純物領域１１４および高濃度不純物領域１２０（これらをあわせて単に不純物
領域とも呼ぶ）と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲー
ト絶縁層１０８上に設けられたゲート電極１１０と、不純物領域と電気的に接続するソー
ス電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０ｂを有
する。また、ソース電極またはドレイン電極１３０ａ、およびソース電極またはドレイン
電極１３０ｂ上には、配線１４２ｃ、および配線１４２ｄを有する。
ここで、ゲート電極１１０の側面にはサイドウォール絶縁層１１８が設けられている。ま
た、基板１００の、表面に垂直な方向から見てサイドウォール絶縁層１１８と重ならない
領域には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０に接する金属化合物
領域１２４が存在する。また、基板１００上にはトランジスタ１０１を囲むように素子分
離絶縁層１０６が設けられている。ゲート電極１１０上に開口を有し且つ、トランジスタ
１０１を覆うように、層間絶縁層１２６および層間絶縁層１２８が設けられている。ソー
ス電極またはドレイン電極１３０ａ、およびソース電極またはドレイン電極１３０ｂは、
層間絶縁層１２６に形成された開口を通じて、金属化合物領域１２４と電気的に接続され
ている。つまり、ソース電極またはドレイン電極１３０ａ、およびソース電極またはドレ
イン電極１３０ｂは、金属化合物領域１２４を介して高濃度不純物領域１２０および不純
物領域１１４と電気的に接続されている。なお、トランジスタ１０１の集積化などのため
、サイドウォール絶縁層１１８が形成されない場合もある。
図１２におけるトランジスタ１０２は、層間絶縁層１２８上に設けられたソース電極また
はドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂと、ソース電極
またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂと電気的に
接続されている、島状の酸化物半導体層１４４と、ソース電極またはドレイン電極１４２
ａ、ソース電極またはドレイン電極１４２ｂ、島状の酸化物半導体層１４４を覆うゲート
絶縁層１４６と、ゲート絶縁層１４６上に島状の酸化物半導体層１４４と重畳するように
設けられたゲート電極１４８ａと、を有する。
ここで、トランジスタ１０１とトランジスタ１０２は、ゲート電極１１０上にソース電極
またはドレイン電極１４２ａが直接形成されることで電気的に接続されている。つまり、
本実施の形態に示す半導体装置は、実施の形態３で示した半導体装置において、ゲート電
極１１０の上面より上部を除去し、トランジスタ１０１の上に、トランジスタ１０２を形
成した構成となっている。
なお、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、または
、十分な酸素が供給されることにより、高純度化されているものであることが望ましい。
具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ
３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二
次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）で測定したものである。このように、水素濃度が十分に低減されて高純度
化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が
低減された酸化物半導体層１４４では、キャリア密度が１×１０１２／ｃｍ３未満、望ま
しくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満と
なる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あた
りの値）は、１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、
望ましくは、１０ｚＡ／μｍ以下となる。このように、ｉ型化（真性化）または実質的に
ｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１
０２を得ることができる。
容量素子１６４は、ソース電極またはドレイン電極１４２ａ、酸化物半導体層１４４、ゲ
ート絶縁層１４６、および電極１４８ｂ、で構成される。すなわち、ソース電極またはド
レイン電極１４２ａは、容量素子１６４の一方の電極として機能し、電極１４８ｂは、容
量素子１６４の他方の電極として機能することになる。
なお、図１２の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を積層
させることにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶
縁性を十分に確保することができる。
なお、トランジスタ１０２および容量素子１６４において、ソース電極またはドレイン電
極１４２ａ、およびソース電極またはドレイン電極１４２ｂの端部は、テーパー形状であ
ることが好ましい。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお
、テーパー角とは、テーパー形状を有する層（例えば、ソース電極またはドレイン電極１
４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該
層の側面と底面がなす傾斜角を示す。ソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂの端部をテーパー形状とすることにより、酸化物半導体層
１４４の被覆性を向上し、段切れを防止することができる。
また、トランジスタ１０２および容量素子１６４の上には、層間絶縁層１５０が設けられ
ており、層間絶縁層１５０上には層間絶縁層１５２が設けられている。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、トランジスタ１０
１を形成した後の工程、すなわちトランジスタ１０２の作製方法について図１３を参照し
て説明する。トランジスタ１０１については、実施の形態３で示した方法と同様の方法で
作製することができ、実施の形態３の記載を参酌することができる。
まず、実施の形態３に示す方法でトランジスタ１０１を形成した後、トランジスタ１０１
のゲート電極１１０の上面より上部を除去する（図１３（Ａ）参照）。トランジスタ１０
１の当該部分の除去は、ゲート電極１１０の上面が露出するまで、トランジスタ１０１に
研磨処理（ＣＭＰ処理）を行うことによってなされる。これにより、ゲート電極１１０よ
り上の、層間絶縁層１２６、１２８、ソース電極またはドレイン電極１３０ａ、１３０ｂ
は除去される。このとき、層間絶縁層１２６、１２８、ソース電極またはドレイン電極１
３０ａ、１３０ｂを含む表面を平坦化することにより、後の工程において、良好な電極、
配線、絶縁層、半導体層などを形成することが可能となる。また、実施の形態３で示した
電極１３０ｃは、このＣＭＰ処理で完全に除去されてしまうので形成する必要はない。
このように、ＣＭＰ処理を行い、ゲート電極１１０の上面を露出させることにより、ゲー
ト電極１１０とソース電極またはドレイン電極１４２ａとを直接接続することができるの
で、トランジスタ１０１とトランジスタ１０２の電気的接続を容易に取ることができる。
次に、層間絶縁層１２６、１２８上に導電層を形成し、該導電層を選択的にエッチングし
て、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ、
配線１４２ｃ、配線１４２ｄを形成する（図１３（Ｂ）参照）。ここで、ソース電極また
はドレイン電極１４２ａはゲート電極１１０と、配線１４２ｃはソース電極またはドレイ
ン電極１３０ａと、そして、配線１４２ｄはソース電極またはドレイン電極１３０ｂと、
直接接続されるように形成する。
ここで、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２
ｂ、配線１４２ｃ、配線１４２ｄを形成する導電層は、実施の形態３で示した材料と同様
の材料を用いることができ、実施の形態３の記載を参酌することができる。また、導電層
のエッチングについても、実施の形態３で示した方法と同様にすることができ、実施の形
態３の記載を参酌することができる。
また、実施の形態３で示したように、ソース電極またはドレイン電極１４２ａ、およびソ
ース電極またはドレイン電極１４２ｂの上には、絶縁層を形成しても良い。当該絶縁層を
設けることにより、後に形成されるゲート電極と、ソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂとの間の寄生容量を低減することが可
能である。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
、配線１４２ｃ及び配線１４２ｄを覆うように酸化物半導体層を成膜し、該酸化物半導体
層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、およびソース電
極またはドレイン電極１４２ｂと接するように島状の酸化物半導体層１４４を形成する（
図１３（Ｃ）参照）。
酸化物半導体層は、実施の形態３で示した材料と同様の材料を用い、同様の方法で成膜す
ることができる。よって、酸化物半導体層の材料と成膜方法について、実施の形態３を参
酌することができる。
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用
いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を
所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスや
エッチング液、エッチング時間、温度等）は適宜設定する。
また、酸化物半導体層１４４は、実施の形態３で示したように、熱処理（第１の熱処理）
を行うことが望ましい。第１の熱処理は、実施の形態３で示した方法で行うことができ、
実施の形態３を参酌することができる。第１の熱処理によって不純物を低減し、ｉ型（真
性半導体）またはｉ型に限りなく近い酸化物半導体層１４４を形成することで、極めて優
れた特性のトランジスタを実現することができる。なお、第１の熱処理は、酸化物半導体
層のエッチング前に行ってもよいし、エッチングして酸化物半導体層を島状に加工した後
に行っても良い。
次に、酸化物半導体層１４４に接するゲート絶縁層１４６を形成する（図１３（Ｃ）参照
）。
ゲート絶縁層１４６は、実施の形態３で示した材料と同様の材料を用い、同様の方法で成
膜することができる。よって、ゲート絶縁層１４６の材料と成膜方法について、実施の形
態３を参酌することができる。
また、ゲート絶縁層１４６の形成後、実施の形態３で示したように、不活性ガス雰囲気下
、または酸素雰囲気下で第２の熱処理を行うのが望ましい。第２の熱処理は、実施の形態
３で示した方法で行うことができ、実施の形態３を参酌することができる。第２の熱処理
を行うことで、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲ
ート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４に酸素を供給し、該酸化物半
導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化
物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし
、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼
ねさせても良い。
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８
ｂを形成する（図１３（Ｄ）参照）。ゲート電極１４８ａおよび電極１４８ｂは、ゲート
絶縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによ
って形成することができる。ゲート電極１４８ａおよび電極１４８ｂとなる導電層は、ス
パッタ法などのＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することがで
きる。詳細は、ソース電極またはドレイン電極１４２ａなどの場合と同様であり、これら
の記載を参酌できる。
次に、実施の形態３で示したように、ゲート絶縁層１４６、ゲート電極１４８ａ、および
電極１４８ｂ上に、層間絶縁層１５０および層間絶縁層１５２を形成する。層間絶縁層１
５０および層間絶縁層１５２は、実施の形態３で示した材料と同様の材料を用い、同様の
方法で成膜することができる。よって、層間絶縁層１５０および層間絶縁層１５２の材料
と成膜方法について、実施の形態３を参酌することができる。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１０２が完成す
る（図１３（Ｄ）参照）。また、容量素子１６４が完成する。
図１３（Ｄ）に示すトランジスタ１０２は、酸化物半導体層１４４と、酸化物半導体層１
４４と電気的に接続するソース電極またはドレイン電極１４２ａ、ソース電極またはドレ
イン電極１４２ｂと、酸化物半導体層１４４、ソース電極またはドレイン電極１４２ａ、
ソース電極またはドレイン電極１４２ｂを覆うゲート絶縁層１４６と、ゲート絶縁層１４
６上のゲート電極１４８ａと、を有する。また、容量素子１６４は、ソース電極またはド
レイン電極１４２ａと、酸化物半導体層１４４と、ソース電極またはドレイン電極１４２
ａを覆うゲート絶縁層１４６と、ゲート絶縁層１４６上の電極１４８ｂと、を有する。
本実施の形態において示すトランジスタ１０２では、酸化物半導体層１４４が高純度化さ
れているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×
１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下
である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハにおけ
るキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、１
×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。
そして、これにより、オフ電流が十分に小さくなる。例えば、トランジスタ１０２の室温
でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ／μｍ
（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ／μｍ以
下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジ
スタのオフ電流を十分に低減することができる。そして、このようなトランジスタを用い
ることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態３、実施の形態４とは異なる、開示する発明の一態様に係
る半導体装置の構成およびその作製方法について、図１４乃至図１６を参照して説明する
。
〈半導体装置の断面構成および平面構成〉
図１４は、半導体装置の構成の一例である。図１４（Ａ）には、半導体装置の断面を、図
１４（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１４（Ａ）は、図１４
（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。図１４（Ａ）および図１
４（Ｂ）に示される半導体装置は、酸化物半導体以外の半導体材料を用いたトランジスタ
１０１と、酸化物半導体を用いたトランジスタ１０２を有するものである。酸化物半導体
以外の半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導
体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、半導
体装置の具体的な構成をここで示すものに限定する必要はない。
図１４に示される半導体装置と、先の実施の形態に示される半導体装置の相違の一は、半
導体装置の平面レイアウトである。本実施の形態では、トランジスタ１０２および容量素
子１６４が、トランジスタ１０１と重畳するように設けられている。このような、平面レ
イアウトを採用することにより、高集積化が可能である。例えば、最小加工寸法をＦとし
て、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
図１４に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１０１におけるサイドウォール絶縁層１１８の有無である。つまり、図１
４に示される半導体装置は、サイドウォール絶縁層を有しない。また、サイドウォール絶
縁層を形成しないことにより、不純物領域１１４が形成されていない。このように、サイ
ドウォール絶縁層を設けない場合は、サイドウォール絶縁層１１８を設ける場合と比較し
て集積化が容易である。また、サイドウォール絶縁層１１８を設ける場合と比較して、作
製工程を簡略化することが可能である。
図１４に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１０１における層間絶縁層１２５の有無である。つまり、図１４に示され
る半導体装置は、層間絶縁層１２５を有する。層間絶縁層１２５として、水素を含む絶縁
層を適用することで、トランジスタ１０１に対して水素を供給しトランジスタ１０１の特
性を向上させることが可能である。このような層間絶縁層１２５としては、例えば、プラ
ズマＣＶＤ法により形成された水素を含む窒化シリコン層などがある。さらに、層間絶縁
層１２６として、水素が十分に低減された絶縁層を適用することで、トランジスタ１０２
の特性を悪化させるおそれがある水素の、トランジスタ１０２への混入を防ぐことが可能
である。このような層間絶縁層１２６としては、例えば、スパッタ法により形成された窒
化シリコン層などがある。このような構成を採用することにより、トランジスタ１０１と
トランジスタ１０２の特性を十分に高めることが可能である。
図１４に示される半導体装置と、先の実施の形態に示される半導体装置の相違の他の一は
、トランジスタ１０２における絶縁層１４３ａおよび絶縁層１４３ｂの有無である。つま
り、図１４に示される半導体装置は、絶縁層１４３ａおよび絶縁層１４３ｂを有する。こ
のように、絶縁層１４３ａおよび絶縁層１４３ｂを設けることにより、ゲート電極１４８
ａと、ソース電極またはドレイン電極１４２ａ（または、ゲート電極１４８ａと、ソース
電極またはドレイン電極１４２ｂ）とによる、いわゆるゲート容量を低減し、トランジス
タ１０２の動作速度を向上させることができる。
なお、実施の形態４と同様、トランジスタ１０１とトランジスタ１０２は、ゲート電極１
１０上にソース電極またはドレイン電極１４２ａが直接形成されることで電気的に接続さ
れている。このような構成とすることで、電極や配線を別途設ける場合と比較して、集積
度が向上する。また、作製工程が簡略化される。
なお、本実施の形態では、上述の相違点を一体に有する構成を示しているが、当該相違点
のいずれか一のみを有する構成を採用しても良い。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、トランジスタ１０
１を形成した後の工程、トランジスタ１０２の作製方法について図１５および図１６を参
照して説明する。トランジスタ１０１については、実施の形態３で示した方法と同様の方
法で作製することができる。詳細については、実施の形態３の記載を参酌できる。また、
本実施の形態では、トランジスタ１０１の作製工程において、ソース電極またはドレイン
電極１３０ａ、ソース電極またはドレイン電極１３０ｂを形成しないが、ソース電極また
はドレイン電極１３０ａおよびソース電極またはドレイン電極１３０ｂが形成されていな
い状態であっても、便宜上、トランジスタ１０１と呼ぶことにする。
まず、実施の形態３に示す方法でトランジスタ１０１を形成した後、トランジスタ１０１
のゲート電極１１０の上面より上部を除去する。当該除去工程には、ＣＭＰ（化学的機械
的研磨）などの研磨処理を適用すればよい。これにより、ゲート電極１１０上面より上の
、層間絶縁層１２５、層間絶縁層１２６、層間絶縁層１２８は除去される。なお、研磨処
理に係る表面を十分に平坦化することにより、後の工程において、良好な電極、配線、絶
縁層、半導体層などを形成することが可能となる。
次に、ゲート電極１１０、層間絶縁層１２５、層間絶縁層１２６、層間絶縁層１２８上に
導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極１
４２ａ、ソース電極またはドレイン電極１４２ｂを形成する（図１５（Ａ）参照）。ここ
で、ソース電極またはドレイン電極１４２ａは、ゲート電極１１０と直接接続されるよう
に形成する。
ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成
するための導電層は、実施の形態３で示した材料と同様の材料を用いて形成することがで
きる。また、導電層のエッチングについても、実施の形態３で示した方法と同様の方法を
用いて行うことができる。詳細については、実施の形態３の記載を参酌することができる
。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
を覆うように絶縁層を形成し、該絶縁層を選択的にエッチングして、ソース電極またはド
レイン電極１４２ａ上に絶縁層１４３ａを、ソース電極またはドレイン電極１４２ｂ上に
絶縁層１４３ｂを、それぞれ形成する（図１５（Ｂ）参照）。
当該絶縁層１４３ａ、絶縁層１４３ｂを設けることにより、後に形成されるゲート電極と
、ソース電極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４
２ｂとの間の寄生容量を低減することが可能である。
次に、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂ
を覆うように酸化物半導体層１４４を形成し、酸化物半導体層１４４上にゲート絶縁層１
４６を形成する（図１５（Ｃ）参照）。
酸化物半導体層１４４は、実施の形態３で示した材料、方法により形成することができる
。また、酸化物半導体層１４４に対しては、熱処理（第１の熱処理）を行うことが望まし
い。詳細については、実施の形態３の記載を参酌することができる。
ゲート絶縁層１４６は、実施の形態３で示した材料、方法により形成することができる。
また、ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で熱
処理（第２の熱処理）を行うのが望ましい。詳細については、実施の形態３の記載を参酌
することができる。
次に、ゲート絶縁層１４６上において、トランジスタ１０２のチャネル形成領域となる領
域と重畳する領域にゲート電極１４８ａを形成し、ソース電極またはドレイン電極１４２
ａと重畳する領域に電極１４８ｂを形成する（図１６（Ａ）参照）。
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。ゲート電
極１４８ａおよび電極１４８ｂとなる導電層は、スパッタ法などのＰＶＤ法や、プラズマ
ＣＶＤ法などのＣＶＤ法を用いて形成することができる。詳細は、ソース電極またはドレ
イン電極１４２ａなどの場合と同様であり、これらの記載を参酌できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、層間絶縁層
１５０および層間絶縁層１５２を形成する。層間絶縁層１５０および層間絶縁層１５２は
、実施の形態３で示した材料、方法により形成することができる。詳細については、実施
の形態３の記載を参酌することができる。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）などの
方法を用いて行うことができる。
以上により、トランジスタ１０１、トランジスタ１０２および容量素子１６４を有する半
導体装置が完成する（図１６（Ｂ）参照）。
本実施の形態で示す半導体装置は、トランジスタ１０２および容量素子１６４が、トラン
ジスタ１０１と重畳する構成を備えていること、トランジスタ１０１がサイドウォール絶
縁層を有しないこと、ゲート電極１１０上にソース電極またはドレイン電極１４２ａが直
接形成されていること、などにより高集積化が可能になっている。また、作製工程が簡略
化されている。
また、本実施の形態で示す半導体装置は、層間絶縁層１２５として、水素を含む絶縁層を
適用し、層間絶縁層１２６として、水素が十分に低減された絶縁層を適用することで、ト
ランジスタ１０１およびトランジスタ１０２の特性が高められている。また、絶縁層１４
３ａおよび絶縁層１４３ｂを有することで、いわゆるゲート容量が低減され、トランジス
タ１０２の動作速度が向上している。
本実施の形態に示す上述の特徴により、きわめて優れた特性の半導体装置を提供すること
が可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１７を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレ
ビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
図１７（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２、
表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０２
内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込み
および読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された
ノート型のパーソナルコンピュータが実現される。
図１７（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、外
部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報端
末を操作するスタイラス７１２などを備えている。本体７１１内には、先の実施の形態に
示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、
長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現される
。
図１７（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７２
３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部７
２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７によ
り接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体７
２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２１
、筐体７２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。
そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消
費電力が十分に低減された電子書籍が実現される。
図１７（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成されて
いる。さらに、筐体７４０と筐体７４１は、スライドし、図１７（Ｄ）のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、タッ
チパネル７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子
７４８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７
４９、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内
蔵されている。筐体７４０と筐体７４１の少なくとも一には、先の実施の形態に示す半導
体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の
記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
図１７（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、操
作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本体
７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書
き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減
されたデジタルカメラが実現される。
図１７（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタンド
７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備えるス
イッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン操
作機７８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、消費電力を低減した電子機器が実現される。
本実施例では、高純度化された酸化物半導体を用いたトランジスタのオフ電流を求めた結
果について、図１８乃至図２２を用いて説明する。
まず、高純度化された酸化物半導体を用いたトランジスタのオフ電流が十分に小さいこと
を考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流の測定
を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図１８に示す
。図１８において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン電
圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲では
、トランジスタのオフ電流は、検出限界である１×１０−１３Ａ以下であることがわかっ
た。また、トランジスタのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）
は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
次に、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求め
た結果について説明する。上述したように、高純度化された酸化物半導体を用いたトラン
ジスタのオフ電流は、測定器の検出限界である１×１０−１３Ａ以下であることがわかっ
た。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定
器の検出限界以下の値）を求めた結果について説明する。
はじめに、電流測定方法に用いた特性評価用素子について、図１９を参照して説明する。
図１９に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８０
０は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６
、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０５、トランジス
タ８０６には、高純度化された酸化物半導体を用いたトランジスタを適用した。
測定系８００において、トランジスタ８０４のソース端子およびドレイン端子の一方と、
容量素子８０２の端子の一方と、トランジスタ８０５のソース端子およびドレイン端子の
一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソー
ス端子およびドレイン端子の他方と、トランジスタ８０８のソース端子およびドレイン端
子の一方と、容量素子８０２の端子の他方と、トランジスタ８０５のゲート端子とは、接
続されている。また、トランジスタ８０８のソース端子およびドレイン端子の他方と、ト
ランジスタ８０６のソース端子およびドレイン端子の一方と、トランジスタ８０６のゲー
ト端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ８０５のソ
ース端子およびドレイン端子の他方と、トランジスタ８０６のソース端子およびドレイン
端子の他方とは、接続され、出力端子Ｖｏｕｔとなっている。
なお、トランジスタ８０４のゲート端子には、トランジスタ８０４のオン状態と、オフ状
態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲート端子には、ト
ランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
また、出力端子からは電位Ｖｏｕｔが出力される。
次に、上記の特性評価用素子を用いた電流測定方法について説明する。
まず、オフ電流を測定するために電位差を付与する初期化期間の概略について説明する。
初期化期間においては、トランジスタ８０８のゲート端子に、トランジスタ８０８をオン
状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース端子またはドレ
イン端子の他方と接続されるノード（つまり、トランジスタ８０８のソース端子およびド
レイン端子の一方、容量素子８０２の端子の他方、およびトランジスタ８０５のゲート端
子に接続されるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例え
ば高電位とする。また、トランジスタ８０４はオフ状態としておく。
その後、トランジスタ８０８のゲート端子に、トランジスタ８０８をオフ状態とする電位
Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８
をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ
状態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期化期間
が終了する。初期化期間が終了した状態では、ノードＡとトランジスタ８０４のソース端
子及びドレイン端子の一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８
のソース端子及びドレイン端子の他方との間に電位差が生じることになるため、トランジ
スタ８０４およびトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生
する。
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ
８０４のソース端子またはドレイン端子の一方の端子の電位（つまりＶ２）、および、ト
ランジスタ８０８のソース端子またはドレイン端子の他方の端子の電位（つまりＶ１）は
低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フロ
ーティング状態とする）。これにより、トランジスタ８０４に電荷が流れ、時間の経過と
共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変
動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動す
る。
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係の詳
細（タイミングチャート）を図２０に示す。
初期化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態とな
るような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（
ＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となる
ような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電
位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする
。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖ
ｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって
、ノードＡがフローティング状態となり、初期化期間が終了する。
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、
またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ
２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいて
は、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とするこ
とがある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短
期間とする。
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに
保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジ
スタ８０５のゲート端子の電位が変動することを意味するから、時間の経過と共に、出力
端子の出力電位Ｖｏｕｔの電位も変化することとなる。
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めて
おく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上
述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表す
ことができる。
Figure 2020025103
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定
数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量
ＣＡは、容量素子８０２の容量と他の容量の和である。
Figure 2020025103
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
Figure 2020025103
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノー
ドＡの電流ＩＡを求めることができる。
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリ
ーク電流（オフ電流）を測定することができる。
本実施例では、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化
物半導体を用いてトランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トラ
ンジスタ８０８を作製した。また、並列された各測定系８００において、容量素子８０２
ａ〜８０２ｃの容量値をそれぞれ、容量素子８０２ａを１００ｆＦ、容量素子８０２ｂを
１ｐＦ、容量素子８０２ｃを３ｐＦとした。
なお、本実施例に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間に
おいては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅ
ｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用い
られるΔｔは、約３００００ｓｅｃとした。
図２１に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。
９０時間程度から、電位変化の様子が確認できる。
図２２には、上記電流測定によって算出されたオフ電流を示す。なお、図２２は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図２２から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。ま
た、ソース−ドレイン電圧が３Ｖの条件において、オフ電流は４ｚＡ／μｍ以下であるこ
とが分かった。なお、１ｚＡは１０−２１Ａを表す。
以上、本実施例により、高純度化された酸化物半導体を用いたトランジスタでは、オフ電
流が十分に小さくなることが確認された。
１００ 基板
１０１ トランジスタ
１０２ トランジスタ
１０４ 半導体領域
１０５ 保護層
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２５ 層間絶縁層
１２６ 層間絶縁層
１２８ 層間絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１５０ 層間絶縁層
１５２ 層間絶縁層
１６４ 容量素子
２００ メモリセル
２０１ トランジスタ
２０２ トランジスタ
２１１ 配線
２１２ 配線
２１３ 配線
２２１ 配線
２４０ メモリセル
２５０ メモリセル
２６４ 容量素子
２８１ ノード
２９０ メモリセル
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ タッチパネル
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１２００ メモリセル
１２０１ トランジスタ
１２０２ トランジスタ
１２１１ 駆動回路
１２１２ 駆動回路
１２１３ 駆動回路
１２５０ メモリセル
１２６４ 容量素子
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１３０ｃ 電極
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４２ｃ 配線
１４２ｄ 配線
１４３ａ 絶縁層
１４３ｂ 絶縁層
１４８ａ ゲート電極
１４８ｂ 電極
８０２ａ 容量素子
８０２ｂ 容量素子
８０２ｃ 容量素子

Claims (2)

  1. ｍ行ｎ列（ｍ、ｎは自然数）に配列された複数のメモリセルを有し、
    ｉ行ｊ列ｊ（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）のメモリセルは、第１及び第２のトランジスタと、第１の容量素子と、を有し、
    ｉ＋１行ｊ列ｊのメモリセルは、第３及び第４のトランジスタと、第２の容量素子と、を有し、
    前記第１のトランジスタのソースまたはドレインの一方は、ビット線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、ｉ行目の読み出し信号線と電気的に接続され、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、且つ前記第１の容量素子の一方の電極と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記ビット線と電気的に接続され、
    前記第２のトランジスタのゲートは、ｉ行目のワード線と電気的に接続され、
    前記第１の容量素子の他方の電極は、ｉ＋１行目の読み出し信号線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、前記ビット線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記ｉ＋１行目の読み出し信号線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、且つ前記第２の容量素子の一方の電極と電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は、前記ビット線と電気的に接続され、
    前記第４のトランジスタのゲートは、ｉ＋１行目のワード線と電気的に接続され、
    前記第２の容量素子の他方の電極は、前記ｉ行目の読み出し信号線と電気的に接続される半導体装置。
  2. 請求項１において、
    前記第１及び第３のトランジスタは、シリコンを有し、
    前記第２及び第４のトランジスタは、酸化物半導体層を有する半導体装置。
JP2019170476A 2010-02-05 2019-09-19 半導体装置 Active JP6815458B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010024889 2010-02-05
JP2010024889 2010-02-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018031583A Division JP2018137447A (ja) 2010-02-05 2018-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2020025103A true JP2020025103A (ja) 2020-02-13
JP6815458B2 JP6815458B2 (ja) 2021-01-20

Family

ID=44353601

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2011019968A Active JP5727804B2 (ja) 2010-02-05 2011-02-01 半導体装置
JP2015024834A Active JP5947412B2 (ja) 2010-02-05 2015-02-11 半導体装置
JP2016111175A Active JP6122532B2 (ja) 2010-02-05 2016-06-02 半導体装置
JP2017071234A Expired - Fee Related JP6298911B2 (ja) 2010-02-05 2017-03-31 半導体装置の作製方法
JP2018031583A Withdrawn JP2018137447A (ja) 2010-02-05 2018-02-26 半導体装置
JP2019170476A Active JP6815458B2 (ja) 2010-02-05 2019-09-19 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011019968A Active JP5727804B2 (ja) 2010-02-05 2011-02-01 半導体装置
JP2015024834A Active JP5947412B2 (ja) 2010-02-05 2015-02-11 半導体装置
JP2016111175A Active JP6122532B2 (ja) 2010-02-05 2016-06-02 半導体装置
JP2017071234A Expired - Fee Related JP6298911B2 (ja) 2010-02-05 2017-03-31 半導体装置の作製方法
JP2018031583A Withdrawn JP2018137447A (ja) 2010-02-05 2018-02-26 半導体装置

Country Status (5)

Country Link
US (1) US8514609B2 (ja)
JP (6) JP5727804B2 (ja)
KR (1) KR101921618B1 (ja)
TW (1) TWI506622B (ja)
WO (1) WO2011096264A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079398A1 (ja) * 2021-11-05 2023-05-11 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011125432A1 (en) * 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8508256B2 (en) * 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
TWI557739B (zh) * 2011-05-20 2016-11-11 半導體能源研究所股份有限公司 半導體積體電路
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP5820335B2 (ja) * 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
JP5820336B2 (ja) * 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR20140092537A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014142043A1 (en) 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device and semiconductor device
WO2015136413A1 (en) 2014-03-12 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
KR102367921B1 (ko) * 2014-03-14 2022-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
WO2016092416A1 (en) 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN109983350B (zh) 2016-11-29 2022-02-22 东京毅力科创株式会社 载置台和电子器件测试装置
WO2019220259A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
JP7292466B2 (ja) * 2020-08-20 2023-06-16 株式会社半導体エネルギー研究所 半導体装置
JP7057400B2 (ja) * 2020-08-20 2022-04-19 株式会社半導体エネルギー研究所 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5045527A (ja) * 1973-07-30 1975-04-23
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
JP2002093171A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体記憶装置および読み出し方法
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007122758A (ja) * 2005-10-24 2007-05-17 Sony Corp 半導体メモリ装置およびその読み出し方法
JP2007328871A (ja) * 2006-06-08 2007-12-20 Sony Corp 半導体メモリデバイスおよびその動作方法
JP2009277702A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子の閾値電圧の制御方法
JP2012256402A (ja) * 2010-11-12 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び半導体装置

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142031A (en) * 1978-04-27 1979-11-05 Nec Corp Memory circuit
JPS54142013A (en) * 1978-04-27 1979-11-05 Sharp Corp Horizontal drive circuit
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH05198169A (ja) * 1991-05-28 1993-08-06 Chan Kimu Won ダイナミックランダムアクセスメモリ及びその作動方 法
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001351386A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体記憶装置およびその動作方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6787835B2 (en) * 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005098955A1 (en) 2004-04-09 2005-10-20 Semiconductor Energy Laboratory Co., Ltd. Limiter and semiconductor device using the same
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007053321A (ja) * 2005-08-19 2007-03-01 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20230130771A (ko) 2009-10-29 2023-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR102451852B1 (ko) 2009-11-20 2022-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN104700890B (zh) 2009-12-18 2017-10-17 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
KR101994632B1 (ko) 2009-12-25 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102656691B (zh) 2009-12-28 2015-07-29 株式会社半导体能源研究所 存储器装置和半导体装置
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011080999A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102725841B (zh) 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
KR101943807B1 (ko) * 2010-01-15 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101791279B1 (ko) 2010-01-15 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101798367B1 (ko) 2010-01-15 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101787734B1 (ko) 2010-01-20 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
KR101722420B1 (ko) 2010-01-20 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
EP2526622B1 (en) 2010-01-20 2015-09-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101855060B1 (ko) 2010-01-22 2018-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치 및 그 구동 방법
WO2011093003A1 (en) 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101926336B1 (ko) 2010-02-05 2019-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108475A1 (en) * 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
CN102870221B (zh) * 2010-06-08 2014-03-26 夏普株式会社 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5045527A (ja) * 1973-07-30 1975-04-23
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP2002093171A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体記憶装置および読み出し方法
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007122758A (ja) * 2005-10-24 2007-05-17 Sony Corp 半導体メモリ装置およびその読み出し方法
JP2007328871A (ja) * 2006-06-08 2007-12-20 Sony Corp 半導体メモリデバイスおよびその動作方法
JP2009277702A (ja) * 2008-05-12 2009-11-26 Canon Inc 半導体素子の閾値電圧の制御方法
JP2012256402A (ja) * 2010-11-12 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079398A1 (ja) * 2021-11-05 2023-05-11 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Also Published As

Publication number Publication date
JP6122532B2 (ja) 2017-04-26
TW201145274A (en) 2011-12-16
JP2017135401A (ja) 2017-08-03
US20110194331A1 (en) 2011-08-11
JP6815458B2 (ja) 2021-01-20
JP6298911B2 (ja) 2018-03-20
US8514609B2 (en) 2013-08-20
WO2011096264A1 (en) 2011-08-11
JP5947412B2 (ja) 2016-07-06
JP2018137447A (ja) 2018-08-30
JP2015135719A (ja) 2015-07-27
JP2016195258A (ja) 2016-11-17
KR101921618B1 (ko) 2018-11-26
TWI506622B (zh) 2015-11-01
JP5727804B2 (ja) 2015-06-03
JP2011181167A (ja) 2011-09-15
KR20120124471A (ko) 2012-11-13

Similar Documents

Publication Publication Date Title
JP6815458B2 (ja) 半導体装置
JP7185731B2 (ja) 半導体装置
JP6242940B2 (ja) 半導体装置
JP6200008B2 (ja) 半導体装置
JP6007265B2 (ja) 半導体装置
JP5840267B2 (ja) 半導体装置
JP6360925B2 (ja) 半導体装置の作製方法
JP2015008297A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250