JP2019050400A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019050400A
JP2019050400A JP2018207841A JP2018207841A JP2019050400A JP 2019050400 A JP2019050400 A JP 2019050400A JP 2018207841 A JP2018207841 A JP 2018207841A JP 2018207841 A JP2018207841 A JP 2018207841A JP 2019050400 A JP2019050400 A JP 2019050400A
Authority
JP
Japan
Prior art keywords
transistor
conductive film
semiconductor
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018207841A
Other languages
English (en)
Other versions
JP6694933B2 (ja
Inventor
加藤　清
Kiyoshi Kato
清 加藤
宮入　秀和
Hidekazu Miyairi
秀和 宮入
修平 長塚
Shuhei Nagatsuka
修平 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019050400A publication Critical patent/JP2019050400A/ja
Application granted granted Critical
Publication of JP6694933B2 publication Critical patent/JP6694933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

【課題】トランジスタおよび容量素子の占有面積の小さい半導体装置を提供する。【解決手段】半導体装置において、トランジスタ５１は、基板１００上の凸部を有する絶縁膜１０２と、絶縁膜１０２の凸部上の半導体１０６と、半導体１０６の上面および側面と接する領域を有する導電膜１１６ａおよび導電膜１１６ｂと、半導体１０６上、導電膜１１６ａ上および導電膜１１６ｂ上の絶縁膜１１２と、絶縁膜１１２の上面に接し、半導体１０６の上面および側面に面する導電膜１０４と、を有する。容量素子５０は、導電膜１１６ａと接する絶縁膜１１０の開口部と、開口部の底面および側面と接する領域を有する。導電膜１１６ａと接する領域を有する導電膜１０５と、導電膜１０５を介して開口部の底面および側面と面する領域を有する絶縁膜１１３と、絶縁膜１１３を介して導電膜１０５と面する導電膜１０８と、を有する。【選択図】図１

Description

本発明は、物、方法、または製造方法に関する。または、本発明は、プロセス、マシン、
マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。また、本
発明の一態様は、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プ
ロセッサに関する。または、半導体膜、半導体装置、表示装置、発光装置、照明装置、蓄
電装置、記憶装置、プロセッサの製造方法に関する。または、半導体装置、表示装置、発
光装置、照明装置、蓄電装置、記憶装置、プロセッサの駆動方法に関する。特に、本発明
の一態様は、酸化物半導体を含む半導体装置、表示装置、または発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への形成技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する
場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると
好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光
処理を行うことで形成する方法が知られる。
近年は、酸化物半導体が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有
する非晶質酸化物半導体を用いたトランジスタが開示されている（特許文献１参照。）。
酸化物半導体は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成
するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体を用い
たトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の
表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を
改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流
が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク特性
を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
また、半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い電界効果
移動度を有するトランジスタが得られることが開示されている（特許文献３参照。）。
特開２００６−１６５５２８号公報 特開２０１２−２５７１８７号公報 特開２０１２−５９８６０号公報
トランジスタおよび容量素子を有する半導体装置を提供することを課題の一とする。また
は、容量素子の占有面積の小さい半導体装置を提供することを課題の一とする。または、
トランジスタの占有面積の小さい半導体装置を提供することを課題の一とする。または、
集積度の高い半導体装置を提供することを課題の一とする。
または、占有面積の小さい記憶素子を提供することを課題の一とする。または、集積度の
高い記憶装置を提供することを課題の一とする。または、該記憶素子または該記憶装置を
有するプロセッサを提供することを課題の一とする。
または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。ま
たは、電気特性の安定したトランジスタを提供することを課題の一とする。または、オフ
時（非導通時）の電流の小さいトランジスタを提供することを課題の一とする。または、
当該トランジスタを有する半導体装置を提供することを課題の一とする。または、新規な
半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、半導体と、半導体の上面および側面と接する領域を有する第１の導電
膜および第２の導電膜と、半導体の上面および側面と接する領域を有する第１の絶縁膜と
、第１の絶縁膜を介して半導体の上面および側面と面する領域を有する第３の導電膜と、
第１の導電膜と接し、第１の導電膜に達する開口部を有する第２の絶縁膜と、開口部の底
面および側面と接する領域を有する第４の導電膜と、第４の導電膜を介して、開口部の底
面および側面と面する領域を有する第３の絶縁膜と、第３の絶縁膜を介して、第４の導電
膜と面する領域を有する第５の導電膜と、を有する半導体装置である。
または、本発明の一態様は、半導体基板と、半導体基板を用いた第１のトランジスタと、
第１のトランジスタと少なくとも一部が重なる領域を有する第２のトランジスタと、容量
素子と、を有し、第２のトランジスタは、半導体と、半導体の上面および側面と接する領
域を有する第１の導電膜および第２の導電膜と、半導体の上面および側面と接する領域を
有する第１の絶縁膜と、第１の絶縁膜を介して半導体の上面および側面と面する領域を有
する第３の導電膜と、を有し、容量素子は、第１の導電膜と接し、第１の導電膜に達する
開口部を有する第２の絶縁膜と、開口部の底面および側面と接する領域を有する第４の導
電膜と、第４の導電膜を介して、開口部の底面および側面と面する領域を有する第３の絶
縁膜と、第３の絶縁膜を介して、第４の導電膜と面する領域を有する第５の導電膜と、を
有する半導体装置である。
または、本発明の一態様は、第１のトランジスタ、第２のトランジスタおよび容量素子を
有し、第１のトランジスタは、第２のトランジスタと電気的に接続され、第２のトランジ
スタは、半導体と、半導体の上面および側面と接する領域を有する第１の導電膜および第
２の導電膜と、半導体の上面および側面と接する領域を有する第１の絶縁膜と、第１の絶
縁膜を介して半導体の上面および側面と面する領域を有する第３の導電膜と、を有し、容
量素子は、第１の導電膜と接し、第１の導電膜に達する開口部を有する第２の絶縁膜と、
開口部の底面および側面と接する領域を有する第４の導電膜と、第４の導電膜を介して、
開口部の底面および側面と面する領域を有する第３の絶縁膜と、第３の絶縁膜を介して、
第４の導電膜と面する領域を有する第５の導電膜と、を有する半導体装置である。
または、本発明の一態様は、半導体と、半導体の上面および側面と接する領域を有する第
１の導電膜および第２の導電膜と、半導体の上面および側面と接する領域を有する第１の
絶縁膜と、第１の絶縁膜を介して半導体の上面および側面と面する領域を有する第３の導
電膜と、第１の導電膜と接する第２の絶縁膜と、第２の絶縁膜上の第４の導電膜と、第２
の絶縁膜上の第３の絶縁膜と、第３の絶縁膜上にあり、第４の導電膜を介して第１の導電
膜と電気的に接続する第５の導電膜と、第５の導電膜と接する第４の絶縁膜と、第４の絶
縁膜を介して第５の導電膜と面する第６の導電膜と、を有する半導体装置である。
または、本発明の一態様は、半導体基板と、半導体基板を用いた第１のトランジスタと、
第１のトランジスタと少なくとも一部が重なる領域を有する第２のトランジスタと、第１
のトランジスタまたは第２のトランジスタと少なくとも一部が重なる領域を有する容量素
子と、を有し、第２のトランジスタは、半導体と、半導体の上面および側面と接する領域
を有する第１の導電膜および第２の導電膜と、半導体の上面および側面と接する領域を有
する第１の絶縁膜と、第１の絶縁膜を介して半導体の上面および側面と面する領域を有す
る第３の導電膜と、を有し、容量素子は、第１の導電膜と接し、第１の導電膜に達する開
口部を有する第２の絶縁膜と、開口部の底面および側面と接する領域を有する第４の導電
膜と、第４の導電膜を介して、開口部の底面および側面と面する領域を有する第３の絶縁
膜と、第３の絶縁膜を介して、第４の導電膜と面する領域を有する第５の導電膜と、を有
する半導体装置である。
または、本発明の一態様は、第１のトランジスタ、第２のトランジスタおよび容量素子を
有し、第１のトランジスタは、第２のトランジスタと電気的に接続され、第２のトランジ
スタは、半導体と、半導体の上面および側面と接する領域を有する第１の導電膜および第
２の導電膜と、半導体の上面および側面と接する領域を有する第１の絶縁膜と、第１の絶
縁膜を介して半導体の上面および側面と面する領域を有する第３の導電膜と、を有し、容
量素子は、第１の導電膜と接し、第１の導電膜に達する開口部を有する第２の絶縁膜と、
開口部の底面および側面と接する領域を有する第４の導電膜と、第４の導電膜を介して、
開口部の底面および側面と面する領域を有する第３の絶縁膜と、第３の絶縁膜を介して、
第４の導電膜と面する領域を有する第５の導電膜と、を有する半導体装置である。
または、本発明の一態様は、半導体は、第１の酸化物半導体層と、第１の酸化物半導体層
よりも電子親和力の大きい第２の酸化物半導体層と、を有する多層膜である上述の半導体
装置である。
または、本発明の一態様は、半導体および第１の絶縁膜の間に、第２の酸化物半導体層よ
りも電子親和力の小さい第３の酸化物半導体層を有する上述の半導体装置である。
トランジスタおよび容量素子を有する半導体装置を提供することができる。または、容量
素子の占有面積の小さい半導体装置を提供することができる。または、トランジスタの占
有面積の小さい半導体装置を提供することができる。または、集積度の高い半導体装置を
提供することができる。
または、占有面積の小さい記憶素子を提供することができる。または、集積度の高い記憶
装置を提供することができる。または、該記憶素子または該記憶装置を有するプロセッサ
を提供することができる。
または、高い電界効果移動度を有するトランジスタを提供することができる。または、電
気特性の安定したトランジスタを提供することができる。または、オフ時の電流の小さい
トランジスタを提供することができる。または、当該トランジスタを有する半導体装置を
提供することができる。または、新規な半導体装置を提供することができる。なお、これ
らの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、こ
れらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求
項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載か
ら、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の一例を示す回路図および断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す回路図および断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す回路図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を示す図。 実施の形態に係る、表示装置の上面図および回路図。 表示モジュールを説明する図。 本発明の一態様に係る電子機器を示す図。 酸化物半導体のナノビーム電子回折パターンを示す図。 透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と
、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が
低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体
である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元
素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水
素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素な
どがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成
する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物
としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族
元素などがある。
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置を例示する。
＜半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様に係る半導体装置の回路図の一例である。
図１（Ａ）に示す半導体装置は、容量素子５０と、トランジスタ５１と、配線ＢＬと、配
線ＷＬと、配線ＣＬと、を有する。
トランジスタ５１は、ソース、ドレインの一方が配線ＢＬと電気的に接続し、ソース、ド
レインの他方が容量素子５０の一方の電極と電気的に接続し、ゲートが配線ＷＬに電気的
に接続する。また、容量素子５０の他方の電極は、配線ＣＬと電気的に接続する。なお、
トランジスタ５１のソース、ドレインの他方と、容量素子５０の一方の電極の間のノード
をノードＦＮと呼ぶ。
したがって、図１（Ａ）に示す半導体装置は、トランジスタ５１が導通状態（オン）のと
きに配線ＢＬの電位に応じた電位を、ノードＦＮに与える。また、トランジスタ５１が非
導通状態（オフ）のときにノードＦＮの電位を保持する機能を有する。即ち、図１（Ａ）
に示す半導体装置は、記憶装置のメモリセルとしての機能を有する。なお、ノードＦＮと
電気的に接続する液晶素子や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子
などの表示素子を有する場合、図１（Ａ）の半導体装置は表示装置の画素として機能させ
ることもできる。
トランジスタ５１の導通状態、非導通状態の選択は、配線ＷＬに与える電位によって制御
することができる。トランジスタ５１として、オフ電流の小さいトランジスタを用いるこ
とによって、非導通状態におけるノードＦＮの電位を長期間に渡って保持することができ
る。したがって、半導体装置のリフレッシュ頻度を低減することができるため、消費電力
の小さい半導体装置を実現することができる。なお、オフ電流の低いトランジスタの一例
として、酸化物半導体を用いたトランジスタが挙げられる。
なお、配線ＣＬには接地電位などの定電位が与えられる。
図１（Ａ）に示す半導体装置を、マトリクス状に配置することで、記憶装置（メモリセル
アレイ）や表示装置（画素アレイ）を構成することができる。
図１（Ａ）に示す半導体装置に対応する断面図の一例を図１（Ｂ）に示す。
図１（Ｂ）に示す半導体装置は、基板１００上にトランジスタ５１および容量素子５０を
有する。なお、一点鎖線の左側にはトランジスタ５１におけるチャネル長方向（長手方向
または長辺方向ともいう。）の断面図を示し、一点鎖線の右側にはトランジスタ５１にお
けるチャネル幅方向（短手方向または短辺方向ともいう。）の断面図を示す。
図１（Ｂ）に示すトランジスタ５１は、基板１００上の凸部を有する絶縁膜１０２と、絶
縁膜１０２の凸部上の半導体１０６と、半導体１０６の上面および側面と接する領域を有
する導電膜１１６ａおよび導電膜１１６ｂと、半導体１０６上、導電膜１１６ａ上および
導電膜１１６ｂ上の絶縁膜１１２と、絶縁膜１１２の上面に接し、半導体１０６の上面お
よび側面に面する導電膜１０４と、を有する。なお、絶縁膜１０２が凸部を有さなくても
構わない。なお、導電膜１０４は、トランジスタ５１のゲート電極として機能する。また
、絶縁膜１１２は、トランジスタ５１のゲート絶縁膜として機能する。また、導電膜１１
６ａおよび導電膜１１６ｂは、トランジスタ５１のソース電極およびドレイン電極として
機能する。
トランジスタ５１において、チャネル幅方向の断面図における半導体１０６の高さ（厚さ
）が、半導体１０６の横幅（幅）の０．８倍以上、好ましくは１倍以上、さらに好ましく
は１．２倍以上、より好ましくは１．５倍以上とする。半導体１０６の高さを上記範囲と
することによって、トランジスタ５１の導通時に、半導体１０６の上面よりも側面を流れ
るドレイン電流の割合を増大させることができる。したがって、トランジスタ５１は、占
有面積に対して大きいオン電流を有するトランジスタである。即ち、求められるオン電流
に対して、トランジスタ５１の占有面積を小さくすることができる。なお、トランジスタ
５１において、チャネル幅方向の断面図における半導体１０６の横幅は、好ましくは４０
ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。
また、トランジスタ５１は、絶縁膜１０２が凸部を有することによって、導電膜１０４の
電界によって、半導体１０６を電気的に取り囲むことができる構造である（導電膜の電界
によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃ
ｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体１０６の全体（
バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジス
タのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。
また、導電膜１０４の電界によって、半導体１０６のチャネル形成領域の全領域を空乏化
することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流
をさらに小さくすることができる。
なお、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または全
部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なく
とも一部（または全部）に設けられている。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および、下面の少
なくとも一部（または全部）と、接している。または、導電膜１１６ａ（または／および
導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少
なくとも一部（または全部）と、接している。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および、下面の少
なくとも一部（または全部）と、電気的に接続されている。または、導電膜１１６ａ（ま
たは／および導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６など
の半導体の少なくとも一部（または全部）と、電気的に接続されている。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少な
くとも一部（または全部）に、近接して配置されている。または、導電膜１１６ａ（また
は／および導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの
半導体の少なくとも一部（または全部）に、近接して配置されている。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少な
くとも一部（または全部）の横側に配置されている。または、導電膜１１６ａ（または／
および導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導
体の少なくとも一部（または全部）の横側に配置されている。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少な
くとも一部（または全部）の斜め上側に配置されている。または、導電膜１１６ａ（また
は／および導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの
半導体の少なくとも一部（または全部）の斜め上側に配置されている。
または、導電膜１１６ａ（または／および導電膜１１６ｂ）の、少なくとも一部（または
全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少な
くとも一部（または全部）の上側に配置されている。または、導電膜１１６ａ（または／
および導電膜１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導
体の少なくとも一部（または全部）の上側に配置されている。
図１（Ｂ）に示す容量素子５０は、導電膜１１６ａと接する絶縁膜１１０の開口部と、開
口部の底面および側面と接する領域を有し、導電膜１１６ａと接する領域を有する導電膜
１０５と、導電膜１０５を介して開口部の底面および側面と面する領域を有する絶縁膜１
１３と、絶縁膜１１３を介して導電膜１０５と面する導電膜１０８と、を有する。なお、
導電膜１０５は、容量素子５０の一方の電極として機能する。また、導電膜１０８は、容
量素子５０の他方の電極として機能する。
容量素子５０は、絶縁膜１１０の開口部に作製される。したがって、平坦な領域のみに作
製された容量素子と比べて、占有面積あたりの容量を大きくすることができる。即ち、求
められる容量に対して、容量素子５０の占有面積を小さくすることができる。容量増大の
観点から、絶縁膜１１０が厚いこと（開口部の深さが深いこと）が好ましい。なお、導電
膜１０５および絶縁膜１１３を併せた厚さは、開口部の深さおよび幅よりも薄くする。
また、トランジスタ５１および容量素子５０を有する半導体装置は、占有面積が小さいた
め、集積度の高い半導体装置を実現することができる。
なお、導電膜１１６ｂは配線ＢＬと電気的に接続する。また、導電膜１０８は配線ＣＬと
電気的に接続する。また、導電膜１０４は配線ＷＬと電気的に接続する。
以下では、トランジスタ５１および容量素子５０の構成物について、詳細に説明する。
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）などを用い
てもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、
シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が配
置されたものを用いてもよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
絶縁膜１０２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
または酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
絶縁膜１０２は、基板１００からの不純物の拡散を防止する役割を有する。ここで、半導
体１０６が酸化物半導体である場合、絶縁膜１０２は、半導体１０６に酸素を供給する役
割を担うことができる。したがって、絶縁膜１０２は酸素を含む絶縁膜であることが好ま
しい。例えば、化学量論的組成よりも多い酸素を含む絶縁膜であることがより好ましい。
絶縁膜１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成すればよい。
なお、絶縁膜１０２を積層膜で構成する場合には、それぞれの膜を、上記のような形成方
法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＣＶＤ法で形成し、２
層目をＡＬＤ法で形成してもよい。または、１層目をスパッタリング法で形成し、２層目
をＡＬＤ法で形成してもよい。このように、それぞれ、異なる形成方法を用いることによ
って、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層
することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、ｎ層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、スパッタリング法、
ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成
する。なお、ｎ層目の膜と、ｎ＋１層目の膜とで、形成方法が同じでも異なっていてもよ
い（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、形成方法が同じでもよい。
または、すべての膜において、形成方法が同じでもよい。
または、基板１００としてシリコン基板を用いた場合、絶縁膜１０２となる絶縁膜は、熱
酸化法によって形成してもよい。
次に、絶縁膜１０２となる絶縁膜の表面を平坦化するために、化学的機械研磨（ＣＭＰ：
Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。
ＣＭＰ処理を行うことで、絶縁膜１０２となる絶縁膜の平均面粗さ（Ｒａ）を１ｎｍ以下
、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下
のＲａとすることで、半導体１０６の結晶性が向上する場合がある。Ｒａは原子間力顕微
鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
半導体１０６としては、シリコン膜、ゲルマニウム膜などの第１４族半導体膜、炭化シリ
コン膜、ケイ化ゲルマニウム膜、ヒ化ガリウム膜、リン化インジウム膜、セレン化亜鉛膜
、硫化カドミウム膜、酸化物半導体膜などの化合物半導体膜、および有機半導体膜などを
用いればよい。半導体１０６は、単層、または積層で用いればよい。
なお、半導体１０６としては、酸化物半導体を用いるとトランジスタ５１のオフ電流を小
さくすることができるため好ましい。酸化物半導体の具体例については後述する。
半導体１０６の形成方法としては、例えば、ＣＶＤ法を用いればよい。ＣＶＤ法を用いる
ことで、組成を連続的に変化した半導体１０６となる半導体を形成することができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶ
Ｄ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔ
ａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ
）法に分けることができる。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＴＣＶＤ法は、プラズマを用いな
いため、プラズマダメージが生じず、欠陥の少ない膜が得られる。
ＣＶＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例
えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜
を形成することができる。また、例えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、形成しな
がら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を形成する
ことができる。原料ガスの流量比を変化させながら形成する場合、複数の形成室を用いて
形成する場合と比べて、搬送や圧力調整に掛かる時間の分、形成に掛かる時間を短くする
ことができる。したがって、トランジスタの生産性を高めることができる。ＭＯＣＶＤ法
を用いることが可能な形成装置の具体例については後述する。
または、例えば、スパッタリング法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法を用いて組成が連続
的に変化した膜を形成してもよい。
絶縁膜１０２は、半導体１０６と接する。したがって半導体１０６となる半導体の形成時
に、絶縁膜１０２へダメージを与えない形成方法を用いると好ましい。即ち、該半導体の
形成には、例えば、ＭＯＣＶＤ法などを用いると好ましい。
なお、半導体１０６を積層膜で構成する場合には、それぞれの膜を、スパッタリング法、
ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、Ｐ
ＬＤ法、ＡＬＤ法などのような形成方法を用いて、異なる形成方法で形成してもよい。例
えば、１層目をＭＯＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。ま
たは、１層目をＡＬＤ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１
層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目
をＡＬＤ法で形成し、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成して
もよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に異な
る機能や性質を持たせることができる。そして、それらの膜を積層することによって、積
層膜全体として、より適切な膜を構成することができる。
つまり、半導体１０６を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成する場合、ｎ層目の膜と、ｎ＋１層目の膜と
で、形成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜
とで、形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい
。
なお、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶縁膜
１０２、または絶縁膜１０２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用
いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせ
ずに形成することができる。その結果、不純物の混入を防ぐことができる。または、例え
ば、半導体１０６と接する絶縁膜１０２と、絶縁膜１０２と接する半導体１０６とは、同
じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その
結果、不純物の混入を防ぐことができる。このように、半導体１０６と絶縁膜１０２の場
合だけでなく、近接して配置されている別々の膜において、同じ形成方法を用いてもよい
。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
導電膜１１６ａおよび導電膜１１６ｂとしては、例えば、アルミニウム、チタン、クロム
、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀
、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いれば
よい。
導電膜１１６ａおよび導電膜１１６ｂとなる導電膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
導電膜１１６ａおよび導電膜１１６ｂは、導電膜１１６ａおよび導電膜１１６ｂとなる導
電膜を形成した後で、該導電膜の一部をエッチングすることで形成される。したがって、
該導電膜の形成時に、半導体１０６へダメージを与えない形成方法を用いると好ましい。
即ち、該導電膜の形成には、ＭＣＶＤ法などを用いると好ましい。
なお、導電膜１１６ａおよび導電膜１１６ｂを積層膜で構成する場合には、それぞれの膜
を、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法
、ＰＬＤ法、ＡＬＤ法などのような形成方法を用いて、異なる形成方法で形成してもよい
。例えば、１層目をＭＯＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい
。または、１層目をＡＬＤ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または
、１層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１
層目をＡＬＤ法で形成し、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成
してもよい。このように、それぞれ、異なる形成方法を用いることによって、各層の膜に
異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって
、積層膜全体として、より適切な膜を構成することができる。
つまり、導電膜１１６ａおよび導電膜１１６ｂを積層膜で構成する場合には、例えば、ｎ
層目の膜を、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、
ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目
の膜を、ＣＶＤ法（ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢ
Ｅ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、
ｎ＋１層目の膜とで、形成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜
とｎ＋２層目の膜とで、形成方法が同じでもよい。または、すべての膜において、形成方
法が同じでもよい。
なお、導電膜１１６ａ（導電膜１１６ｂ）、または導電膜１１６ａ（導電膜１１６ｂ）の
積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の
少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どちらも、ＡＬＤ法を
用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純
物の混入を防ぐことができる。または、例えば、半導体１０６と接する導電膜１１６ａ（
導電膜１１６ｂ）と、導電膜１１６ａ（導電膜１１６ｂ）と接する半導体１０６とは、同
じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その
結果、不純物の混入を防ぐことができる。このように、半導体１０６と導電膜１１６ａ（
導電膜１１６ｂ）の場合だけでなく、近接して配置されている別々の膜において、同じ形
成方法を用いてもよい。ただし、本発明の一態様に係る半導体装置の作製方法は、これら
に限定されない。
なお、導電膜１１６ａ（導電膜１１６ｂ）、または導電膜１１６ａ（導電膜１１６ｂ）の
積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の
少なくとも一つの膜と、絶縁膜１０２、または絶縁膜１０２の積層膜の内の少なくとも一
つの膜とは、同じ形成方法を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。
これにより、大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐ
ことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定さ
れない。
絶縁膜１１２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
または酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
なお、絶縁膜１１２を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、絶縁膜１１２を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
なお、絶縁膜１１２、または絶縁膜１１２の積層膜の内の少なくとも一つの膜と、導電膜
１１６ａ（導電膜１１６ｂ）、または導電膜１１６ａ（導電膜１１６ｂ）の積層膜の内の
少なくとも一つの膜とは、同じ形成方法を用いてもよい。例えば、どちらも、ＡＬＤ法を
用いてもよい。これにより、大気に触れさせずに形成することができる。その結果、不純
物の混入を防ぐことができる。または、例えば、絶縁膜１１２と接する導電膜１１６ａ（
導電膜１１６ｂ）と、導電膜１１６ａ（導電膜１１６ｂ）と接する絶縁膜１１２とは、同
じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その
結果、不純物の混入を防ぐことができる。
なお、絶縁膜１１２、または絶縁膜１１２の積層膜の内の少なくとも一つの膜と、導電膜
１１６ａ（導電膜１１６ｂ）、または導電膜１１６ａ（導電膜１１６ｂ）の積層膜の内の
少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一
つの膜と、絶縁膜１０２、または絶縁膜１０２の積層膜の内の少なくとも一つの膜とは、
同じ形成方法を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。これにより、
大気に触れさせずに形成することができる。その結果、不純物の混入を防ぐことができる
。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
導電膜１０４としては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、
銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタング
ステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
導電膜１０４となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、
ＡＬＤ法などを用いて形成すればよい。
絶縁膜１１２は、トランジスタのゲート絶縁膜として機能する。したがって導電膜１０４
は、導電膜１０４となる導電膜の形成時に、絶縁膜１１２へダメージを与えない形成方法
を用いると好ましい。即ち、該導電膜の形成には、ＭＣＶＤ法などを用いると好ましい。
なお、導電膜１０４を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、導電膜１０４を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
なお、導電膜１０４、または導電膜１０４の積層膜の内の少なくとも一つの膜と、絶縁膜
１１２、または絶縁膜１１２の積層膜の内の少なくとも一つの膜とは、同じ形成方法を用
いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせ
ずに形成することができる。その結果、不純物の混入を防ぐことができる。または、例え
ば、絶縁膜１１２と接する導電膜１０４と、導電膜１０４と接する絶縁膜１１２とは、同
じ形成方法を用いてもよい。これにより、同じチャンバーで形成することができる。その
結果、不純物の混入を防ぐことができる。
なお、導電膜１０４、または導電膜１０４の積層膜の内の少なくとも一つの膜と、絶縁膜
１１２、または絶縁膜１１２の積層膜の内の少なくとも一つの膜と、導電膜１１６ａ（導
電膜１１６ｂ）、または導電膜１１６ａ（導電膜１１６ｂ）の積層膜の内の少なくとも一
つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶
縁膜１０２、または絶縁膜１０２の積層膜の内の少なくとも一つの膜とは、同じ形成方法
を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。これにより、大気に触れさ
せずに形成することができる。その結果、不純物の混入を防ぐことができる。ただし、本
発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
絶縁膜１１０としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
または酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。または、ポリ
イミド、アクリル、シリコーンなどの樹脂を用いてもよい。
なお、絶縁膜１１０を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、絶縁膜１１０を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
導電膜１０５としては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、
銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタング
ステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
導電膜１０５となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、
ＡＬＤ法などを用いて形成すればよい。
なお、導電膜１０５を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、導電膜１０５を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
絶縁膜１１３としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
または酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。または、ポリ
イミド、アクリル、シリコーンなどの樹脂を用いてもよい。
なお、絶縁膜１１３を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、絶縁膜１１３を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
導電膜１０８としては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、
銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタング
ステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
導電膜１０８となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、
ＡＬＤ法などを用いて形成すればよい。
なお、導電膜１０８を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（ＰＥＣＶ
Ｄ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法な
どのような形成方法を用いて、異なる形成方法で形成してもよい。例えば、１層目をＭＯ
ＣＶＤ法で形成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬ
Ｄ法で形成し、２層目をＭＯＣＶＤ法で形成してもよい。または、１層目をＡＬＤ法で形
成し、２層目をスパッタリング法で形成してもよい。または、１層目をＡＬＤ法で形成し
、２層目をスパッタリング法で形成し、３層目をＡＬＤ法で形成してもよい。このように
、それぞれ、異なる形成方法を用いることによって、各層の膜に異なる機能や性質を持た
せることができる。そして、それらの膜を積層することによって、積層膜全体として、よ
り適切な膜を構成することができる。
つまり、導電膜１０８を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（
ＰＥＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、Ａ
ＬＤ法などのうちの少なくとも１つの方法で形成し、ｎ＋１層目の膜を、ＣＶＤ法（ＰＥ
ＣＶＤ法、ＴＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などのうちの少なくとも１つの方法で形成し、ｎ層目の膜と、ｎ＋１層目の膜とで、形
成方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、
形成方法が同じでもよい。または、すべての膜において、形成方法が同じでもよい。
なお、図１（Ｂ）などにおいて、トランジスタ５１のゲート電極として動作させることが
できる機能を有する導電膜１０４は、チャネル形成領域の上側に配置されていたが、本発
明の一態様は、これに限定されない。チャネル形成領域の下側にも、導電膜が配置されて
もよい。図１（Ｂ）において、導電膜１０７が絶縁膜１０２の下に設けられている場合の
例を、図２（Ａ）に示す。同様に、導電膜１０７が絶縁膜１０２の下に設けられている場
合の例を、図３（Ａ）に示す。なお、導電膜１０７と同時に形成する導電膜１０９を設け
てもよい（図２（Ｂ）および図３（Ｂ）参照。）。導電膜１０９は、導電膜１１６ａと重
なる領域を有している。そのため、その領域を用いて容量素子を構成することが出来る。
なお、導電膜１０９は、導電膜１０５と接続されてもよい。これにより、導電膜１１６ａ
の上下で容量素子が形成されることとなる。
なお、導電膜１０７は、導電膜１０４と同じ信号や同じ電位が供給されてもよいし、異な
る信号や異なる電位が供給されていてもよい。同じ信号や同じ電位が供給される場合には
、図２（Ａ）、図３（Ａ）などに示すように、開口部を介して、接続されていてもよい。
なお、導電膜１０７や導電膜１０９は、導電膜１０４と同様の方法で形成してもよい。ま
た、導電膜１０７や導電膜１０９は、導電膜１０４と同様の導電膜を有していてもよい。
＜酸化物半導体について＞
以下では、半導体１０６に適用可能な酸化物半導体について詳細に説明する。
半導体１０６に適用可能な酸化物半導体は、インジウムを含む酸化物である。酸化物は、
例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物
半導体は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、
イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ
素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モ
リブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどが
ある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元
素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物
のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜
鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネ
ルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上
３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタ
の電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密
度化および高純度化することが有効である。なお、酸化物半導体のキャリア密度は、１×
１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３
未満とする。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃
度も低減することが好ましい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。そのため、酸化物半導体と絶縁膜１０２との間におけるシリコン濃度を、二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。ま
た、酸化物半導体と絶縁膜１１２との間におけるシリコン濃度を、ＳＩＭＳにおいて、１
×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、
さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある
。酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、
酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化
物半導体の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ま
しくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体の水素濃度を低減するために、絶縁膜１０２の水素濃度を低減すると
好ましい。絶縁膜１０２の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ
３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９
ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする
。また、酸化物半導体の窒素濃度を低減するために、絶縁膜１０２の窒素濃度を低減する
と好ましい。絶縁膜１０２の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／
ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体の水素濃度を低減するために、絶縁膜１１２の水素濃度を低減すると
好ましい。絶縁膜１１２の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ
３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９
ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする
。また、酸化物半導体の窒素濃度を低減するために、絶縁膜１１２の窒素濃度を低減する
と好ましい。絶縁膜１１２の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／
ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに大別される。非単結晶
酸化物半導体とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化
物半導体、非晶質酸化物半導体などをいう。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、複数の結晶部を有する酸化物半導体の一つであり、ほとんどの結晶部
は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ−Ｏ
Ｓに含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に
収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳを透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶
粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡ
Ｃ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳを、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）
すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の
各層は、ＣＡＡＣ−ＯＳを形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳを、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ
観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していること
を確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない
。
なお、ＣＡＡＣ−ＯＳに対し、電子回折を行うと、配向性を示すスポット（輝点）が観測
される。例えば、ＣＡＡＣ−ＯＳの上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線
を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（
図１９（Ａ）参照。）。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳの結晶部は配向性を有してい
ることがわかる。
ＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置
を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏ
ｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れ
る場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されること
から、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直
な方向を向いていることが確認できる。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物
半導体であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として
試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属
されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳの場合は、２θを５６°近
傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳでは、異なる結晶部間ではａ軸およびｂ軸の配向は不規
則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な
方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳを形成した際、または加熱処理などの結晶化処理を行っ
た際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳの被形成面または上
面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳの形状
をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳの被形成面また
は上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳの結
晶部が、ＣＡＡＣ−ＯＳの上面近傍からの結晶成長によって形成される場合、上面近傍の
領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−Ｏ
Ｓに不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶
化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法に
よる解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる
場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有
さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピーク
を示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリ
コン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなど
の、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体
から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子
半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、
結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラ
ップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は
、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当
該酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導体を用
いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお
、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥
準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合があ
る。
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、ＴＥＭによる観察像では、明確に結晶部を確認することができな
い場合がある。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、ま
たは１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下
、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ
）を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観
察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶
部間で結晶方位に規則性が見られない。そのため、全体で配向性が見られない。したがっ
て、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合があ
る。例えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用い
て構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピーク
が検出されない。また、ｎｃ−ＯＳは、結晶部よりも大きいプローブ径（例えば５０ｎｍ
以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパタ
ーンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近
いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポッ
トが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように
（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳに対しナノビ
ーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図
１９（Ｂ）参照。）。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡ
Ｃ−ＯＳと比べて欠陥準位密度が高くなる。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、微結晶酸化物半導体、ＣＡＡＣ−
ＯＳのうち、二種以上を有してもよい。
酸化物半導体が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が
可能となる場合がある。
図２０（Ａ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の
試料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室
２０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子
回折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィル
ム室２２を有さなくても構わない。
また、図２０（Ｂ）に、図２０（Ａ）で示した透過電子回折測定装置内部の構造を示す。
透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が
、光学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過し
た電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光
板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターン
を測定することができる。
カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影
することが可能である。カメラ１８のレンズの中央、および蛍光板３２の中央を通る直線
と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７
５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影
される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかって
いれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメ
ラ１８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィル
ム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３
２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダ
は、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質
２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は
、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ
以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる
精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すれば
よい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
例えば、図２０（Ｂ）に示すように物質におけるナノビームである電子２４の照射位置を
変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することがで
きる。このとき、物質２８がＣＡＡＣ−ＯＳであれば、図１９（Ａ）に示したような回折
パターンが観測される。または、物質２８がｎｃ−ＯＳであれば、図１９（Ｂ）に示した
ような回折パターンが観測される。
ところで、物質２８がＣＡＡＣ−ＯＳであったとしても、部分的にｎｃ−ＯＳなどと同様
の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳの良否は、一定の
範囲におけるＣＡＡＣ−ＯＳの回折パターンが観測される領域の割合（ＣＡＡＣ化率とも
いう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳであれば、ＣＡ
ＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好
ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳと異なる回折パターンが観測される領
域を非ＣＡＡＣ化率と表記する。
一例として、形成直後（ａｓ−ｄｅｐｏと表記。）、３５０℃加熱処理後または４５０℃
加熱処理後のＣＡＡＣ−ＯＳを有する各試料の上面に対し、スキャンしながら透過電子回
折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パ
ターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、Ｃ
ＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線
を用いた。
各試料におけるＣＡＡＣ化率を図２１に示す。形成直後および３５０℃加熱処理後と比べ
て、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、３５０℃より高い温
度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡ
ＡＣ化率が高くなる）ことがわかる。ここで、ＣＡＡＣ−ＯＳと異なる回折パターンのほ
とんどはｎｃ−ＯＳと同様の回折パターンであった。したがって、加熱処理によって、ｎ
ｃ−ＯＳと同様の構造を有する領域は、隣接する領域の構造の影響を受けてＣＡＡＣ化し
ていることが示唆される。
このような測定方法を用いれば、複数の構造を有する酸化物半導体の構造解析が可能とな
る場合がある。
酸化物半導体は、酸化物半導体の積層膜であってもよい。例えば、酸化物半導体は、２層
構造、３層構造であってもよい。
例えば、酸化物半導体が３層構造の場合について、図１（Ｃ）を用いて説明する。
酸化物半導体層１０６ｂ（中層）は、上述の酸化物半導体についての記載を参照する。酸
化物半導体層１０６ａ（下層）および酸化物半導体層１０６ｃ（上層）は、酸化物半導体
層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半
導体である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以
上から酸化物半導体層１０６ａおよび酸化物半導体層１０６ｃが構成されるため、酸化物
半導体層１０６ａと酸化物半導体層１０６ｂとの界面、および酸化物半導体層１０６ｂと
酸化物半導体層１０６ｃとの界面において、界面準位が形成されにくい。
なお、酸化物半導体層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１０
０ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔ
ｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉ
ｃ％以上とする。また、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎお
よびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以
上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍ
が６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層１０６ｃがＩｎ−Ｍ−Ｚｎ酸化
物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０
ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏ
ｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、酸化物半導体層１０６ｃは、
酸化物半導体層１０６ａと同種の酸化物を用いても構わない。
ここで、酸化物半導体層１０６ａと酸化物半導体層１０６ｂとの間には、酸化物半導体層
１０６ａと酸化物半導体層１０６ｂとの混合領域を有する場合がある。また、酸化物半導
体層１０６ｂと酸化物半導体層１０６ｃとの間には、酸化物半導体層１０６ｂと酸化物半
導体層１０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる
。そのため、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１
０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続
接合ともいう。）バンド構造となる。
酸化物半導体層１０６ｂは、酸化物半導体層１０６ａおよび酸化物半導体層１０６ｃより
も電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層１０６ｂとして、酸化物
半導体層１０６ａおよび酸化物半導体層１０６ｃよりも電子親和力の０．０７ｅＶ以上１
．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅ
Ｖ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下
端のエネルギーとの差である。
このとき、ゲート電極に電界を印加すると、酸化物半導体層１０６ａ、酸化物半導体層１
０６ｂ、酸化物半導体層１０６ｃのうち、電子親和力の大きい酸化物半導体層１０６ｂに
チャネルが形成される。
また、トランジスタのオン電流を高くするためには、酸化物半導体層１０６ｃの厚さは小
さいほど好ましい。例えば、酸化物半導体層１０６ｃは、１０ｎｍ未満、好ましくは５ｎ
ｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層１０６ｃは、チャネ
ルの形成される酸化物半導体層１０６ｂへ、隣接する絶縁膜を構成する酸素以外の元素（
シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体
層１０６ｃは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層１０６
ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とす
る。
また、信頼性を高めるためには、酸化物半導体層１０６ａは厚く、酸化物半導体層１０６
ｃは薄いことが好ましい。具体的には、酸化物半導体層１０６ａの厚さは、２０ｎｍ以上
、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以
上とする。酸化物半導体層１０６ａの厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、
さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、隣接する絶
縁膜と酸化物半導体層１０６ａとの界面からチャネルの形成される酸化物半導体層１０６
ｂまでを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より
好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合
があるため、酸化物半導体層１０６ａの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ
以下、さらに好ましくは８０ｎｍ以下とする。
例えば、酸化物半導体層１０６ｂと酸化物半導体層１０６ａとの間におけるシリコン濃度
を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする
。また、酸化物半導体層１０６ｂと酸化物半導体層１０６ｃとの間におけるシリコン濃度
を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする
。
また、酸化物半導体層１０６ｂの水素濃度を低減するために、酸化物半導体層１０６ａお
よび酸化物半導体層１０６ｃの水素濃度を低減すると好ましい。酸化物半導体層１０６ａ
および酸化物半導体層１０６ｃの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ
／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１
０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下
とする。また、酸化物半導体層１０６ｂの窒素濃度を低減するために、酸化物半導体層１
０６ａおよび酸化物半導体層１０６ｃの窒素濃度を低減すると好ましい。酸化物半導体層
１０６ａおよび酸化物半導体層１０６ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／
ｃｍ３以下とする。
上述の３層構造は一例である。例えば、酸化物半導体層１０６ａまたは酸化物半導体層１
０６ｃのない２層構造としても構わない。
なお、図４（Ａ）に示すように、半導体１０６および絶縁膜１１２の間に、酸化物半導体
層１１５を配置しても構わない。即ち、酸化物半導体層１１５は、半導体１０６のチャネ
ル幅方向における上面に接する領域および側面に接する領域を有する。酸化物半導体層１
１５が半導体１０６の側面と接する領域を有することによって、半導体１０６の側面を保
護することができる。この場合、酸化物半導体層１１５を有さない場合と比べて、半導体
１０６の側面における界面準位密度を低くすることができる。したがって、酸化物半導体
層１１５を有することで、トランジスタの電気特性の変動が抑制され、信頼性の高い半導
体装置を実現することができる。酸化物半導体層１１５については、酸化物半導体層１０
６ｃについての説明を参照する。
＜半導体装置の構成例１の変形＞
図５は、図１（Ｂ）に示した半導体装置を変形した例である。
具体的には、図５は、図１（Ｂ）に示した半導体装置と、容量素子５０の構造が異なる。
図５に示す容量素子５０は、トランジスタ５１と重なって、導電膜１１６ａと電気的に接
続する導電膜１０５と、導電膜１０５と接する絶縁膜１１３と、絶縁膜１１３を介して導
電膜１０５と面する導電膜１０８と、を有する。なお、導電膜１０５は、容量素子５０の
一方の電極として機能する。また、導電膜１０８は、容量素子５０の他方の電極として機
能する。
容量素子５０は、トランジスタ５１と重なって作製される。したがって、トランジスタ５
１と同一層に作製された容量素子を用いた場合と比べて、半導体装置の占有面積を増加さ
せずに容量を大きくすることができる。即ち、求められる容量に対して、容量素子５０の
占有面積を実質的に小さくすることができる。
このように、トランジスタ５１および容量素子５０を有する半導体装置は、占有面積が小
さいため、集積度の高い半導体装置を実現することができる。
なお、図４（Ｂ）に示すように、半導体１０６および絶縁膜１１２の間に、酸化物半導体
層１１５を配置しても構わない。
＜半導体装置の構成例２＞
図６（Ａ）は、本発明の一態様に係る半導体装置の回路図の一例である。
図６（Ａ）に示す半導体装置は、容量素子５０と、トランジスタ５１と、配線ＢＬと、配
線ＷＬと、配線ＣＬと、を有する点、また、これらの接続関係について、図１（Ａ）に示
した半導体装置と同様である。図６（Ａ）に示す半導体装置は、配線ＳＬと、トランジス
タ５２と、を有する点が図１（Ａ）に示した半導体装置と異なる。
トランジスタ５２は、ソース、ドレインの一方が配線ＢＬと電気的に接続し、ソース、ド
レインの他方が配線ＳＬと電気的に接続し、ゲートがノードＦＮと電気的に接続する。
したがって、図６（Ａ）に示す半導体装置は、トランジスタ５１が導通状態のときに配線
ＢＬの電位に応じた電位を、ノードＦＮに与える。また、トランジスタ５１が非導通状態
のときにノードＦＮの電位を保持する機能を有する。即ち、図６（Ａ）に示す半導体装置
は、記憶装置のメモリセルとしての機能を有する点が図１（Ａ）に示した半導体装置と同
様である。
トランジスタ５１の導通状態、非導通状態の選択は、配線ＷＬに与える電位によって制御
することができる。トランジスタ５１として、オフ電流の小さいトランジスタを用いるこ
とによって、非導通状態におけるノードＦＮの電位を長期間に渡って保持することができ
る。したがって、半導体装置のリフレッシュ頻度を低減することができるため、消費電力
の小さい半導体装置を実現することができる。なお、オフ電流の低いトランジスタの一例
として、酸化物半導体を用いたトランジスタが挙げられる。
なお、配線ＣＬには接地電位などの定電位が与えられる。このとき、ノードＦＮの電位に
よって、トランジスタ５２の見かけ上のしきい値電圧が変動する。見かけ上のしきい値電
圧の変動により、トランジスタ５２の導通状態、非導通状態が変化することで、データを
読み出すことができる。
図６（Ａ）に示す半導体装置を、マトリクス状に配置することで、記憶装置（メモリセル
アレイ）を構成することができる。
図６（Ａ）に示す半導体装置に対応する断面図の一例を図６（Ｂ）に示す。
図６（Ｂ）に示す半導体装置は、図１（Ｂ）に示す半導体装置と、トランジスタ５１およ
び容量素子５０を有する点で同様である。したがって、トランジスタ５１および容量素子
５０については、図１（Ｂ）における説明を参照する。
図６（Ｂ）に示す半導体装置は、図１（Ｂ）に示す半導体装置と、トランジスタ５２を有
する点で異なる。
図６（Ｂ）において、トランジスタ５２は、半導体基板１５０を用いて作製される。トラ
ンジスタ５２は、半導体基板１５０の凸部と、凸部内の不純物領域１６６と、凸部の上面
および側面と接する領域を有する絶縁膜１６２と、絶縁膜１６２を介して凸部の上面およ
び側面と面する導電膜１６４と、導電膜１６４の側面に接する絶縁膜１６０と、を有する
。なお、導電膜１６４は、トランジスタ５２のゲート電極として機能する。また、不純物
領域１６６は、トランジスタ５２のソース領域およびドレイン領域として機能する。なお
、トランジスタ５２は、絶縁膜１６０を有さなくてもよい。トランジスタ５２は、半導体
基板１５０の凸部を利用していることから、ＦＩＮ（フィン）型トランジスタとも呼ばれ
る。なお、半導体基板１５０の凸部の上には、絶縁膜を有してもよい。該絶縁膜は、凸部
を形成するときに、マスクとして機能するものである。
ここでは、半導体基板１５０が、凸部を有する例を示したが、本発明の一態様に係る半導
体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸型の半導体を形成し
ても構わない。
トランジスタ５２は、ｎチャネル型、ｐチャネル型のどちらでもよいが、回路によって適
切なトランジスタを用いる。
半導体基板１５０は、半導体１０６と異なるエネルギーギャップを持つ半導体を用いても
よい。例えば、半導体基板１５０を酸化物半導体以外の半導体とし、半導体１０６を酸化
物半導体としてもよい。半導体基板として単結晶シリコンを用いた場合は、高速動作をす
ることが可能なトランジスタ５２とすることができる。また、半導体１０６として酸化物
半導体を用いた場合は、オフ電流の低いトランジスタ５１とすることができる。
図６（Ｂ）に示す半導体装置は、絶縁膜を介して、トランジスタ５２の上部にトランジス
タ５１を有する。また、トランジスタ５２とトランジスタ５１との間には、配線として機
能する複数の導電膜が配置されている。また各種絶縁膜に埋め込まれた複数の導電膜によ
り、上層と下層にそれぞれ配置された配線や電極が電気的に接続されている。
このように、複数のトランジスタを積層した構造とすることにより、半導体装置の集積度
を高めることができる。
＜半導体装置の構成例２の変形＞
図７は、図６（Ｂ）に示した半導体装置を変形した例である。
具体的には、図７は、図６（Ｂ）に示した半導体装置と、容量素子５０の構造が異なる。
図７に示す容量素子５０は、トランジスタ５１と重なって、導電膜１１６ａと電気的に接
続する導電膜１０５と、導電膜１０５と接する絶縁膜１１３と、絶縁膜１１３を介して導
電膜１０５と面する導電膜１０８と、を有する。なお、導電膜１０５は、容量素子５０の
一方の電極として機能する。また、導電膜１０８は、容量素子５０の他方の電極として機
能する。
容量素子５０は、トランジスタ５１と重なって作製される。したがって、トランジスタ５
１と同一層に作製された容量素子を用いた場合と比べて、半導体装置の占有面積を増加さ
せずに容量を大きくすることができる。即ち、求められる容量に対して、容量素子５０の
占有面積を実質的に小さくすることができる。
このように、トランジスタ５１および容量素子５０を有する半導体装置は、占有面積が小
さいため、集積度の高い半導体装置を実現することができる。
また、半導体基板１５０に単結晶シリコンを用いた場合、半導体基板１５０の近傍の絶縁
膜の水素濃度が高いことが好ましい。該水素により、シリコンのダングリングボンドを終
端させることで、トランジスタ５２の信頼性を向上させることができる。一方、トランジ
スタ５１に用いる半導体１０６に酸化物半導体を用いた場合、トランジスタ５１の半導体
１０６の近傍の絶縁膜の水素濃度が低いことが好ましい。該水素は、酸化物半導体中にキ
ャリアを生成する要因の一つとなるため、トランジスタ５１の信頼性を低下させる要因と
なる場合がある。したがって、単結晶シリコンを用いたトランジスタ５２、および酸化物
半導体を用いたトランジスタ５１を積層する場合、これらの間に水素をブロックする機能
を有する絶縁膜１０３を配置することは両トランジスタの信頼性を高めるために有効であ
る（図８（Ａ）および図８（Ｂ）参照。）。
絶縁膜１０３としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）などを含む絶縁膜を、単層で、
または積層で用いればよい。
また、酸化物半導体を用いたトランジスタ５１を覆うように、トランジスタ５１上に水素
をブロックする機能を有する絶縁膜１１８を形成することが好ましい（図８（Ａ）および
図８（Ｂ）参照。）。絶縁膜１１８としては、絶縁膜１０３と同様の絶縁膜を用いること
ができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素
、水分などの不純物および酸素の双方に対して膜を透過させない遮断効果が高い。したが
って、トランジスタ５１を覆う絶縁膜１１８として酸化アルミニウム膜を用いることで、
トランジスタ５１に含まれる酸化物半導体からの酸素の脱離を防止するとともに、酸化物
半導体への水および水素の混入を防止することができる。
なお、トランジスタ５２は、ＦＩＮ型のトランジスタだけでなく、様々なタイプのトラン
ジスタとすることができる。例えば、プレーナ型のトランジスタなどとすることができる
（図９（Ａ）および図９（Ｂ）参照。）。
トランジスタ５２をトランジスタ５１と同一表面上に作製しても構わない（図１０参照。
）このとき、トランジスタ５２の半導体は、トランジスタ５１の半導体１０６と同一工程
を経て形成することができる。また、トランジスタ５２のそのほかの構成物についても、
トランジスタ５１と同一工程を経て形成することができる。この場合、トランジスタ５１
およびトランジスタ５２を、同一工程を経て作製することができる。即ち、トランジスタ
５１およびトランジスタ５２を異なる工程を経て作製した場合と比べて、半導体装置の作
製工程数を少なくすることができ、半導体装置の生産性を高めることができる。
＜半導体装置の構成例３＞
図１１は、本発明の一態様に係る半導体装置の回路図の一例である。
図１１に示す半導体装置は、容量素子６０ａと、容量素子６０ｂと、トランジスタ６１ａ
と、トランジスタ６１ｂと、トランジスタ６２ａと、トランジスタ６２ｂと、インバータ
６３ａと、インバータ６３ｂと、配線ＢＬと、配線ＢＬＢと、配線ＷＬと、配線ＣＬと、
配線ＧＬと、を有する。
図１１に示す半導体装置は、インバータ６３ａおよびインバータ６３ｂがリング接続する
ことでフリップフロップが構成されるメモリセルである。インバータ６３ｂの出力信号が
出力されるノードをノードＶＮ１とし、インバータ６３ａの出力信号が出力されるノード
をノードＶＮ２とする。なお、該メモリセルをマトリクス状に配置することで、記憶装置
（メモリセルアレイ）を構成することができる。
トランジスタ６２ａのソース、ドレインの一方は配線ＢＬと電気的に接続し、ソース、ド
レインの他方はノードＶＮ１と電気的に接続し、ゲートは配線ＷＬと電気的に接続する。
トランジスタ６２ｂのソース、ドレインの一方はノードＶＮ２と電気的に接続し、ソース
、ドレインの他方は配線ＢＬＢと電気的に接続し、ゲートは配線ＷＬと電気的に接続する
。
トランジスタ６１ａのソース、ドレインの一方はノードＶＮ１と電気的に接続し、ソース
、ドレインの他方は容量素子６０ａの一方の電極と電気的に接続し、ゲートは配線ＧＬと
電気的に接続する。ここで、トランジスタ６１ａのソース、ドレインの他方と、容量素子
６０ａの一方の電極と、の間のノードをノードＮＶＮ１とする。トランジスタ６１ｂのソ
ース、ドレインの一方はノードＶＮ２と電気的に接続し、ソース、ドレインの他方は容量
素子６０ｂの一方の電極と電気的に接続し、ゲートは配線ＧＬと電気的に接続する。ここ
で、トランジスタ６１ｂのソース、ドレインの他方と、容量素子６０ｂの一方の電極と、
の間のノードをノードＮＶＮ２とする。
容量素子６０ａの他方の電極は配線ＣＬと電気的に接続する。容量素子６０ｂの他方の電
極は配線ＣＬと電気的に接続する。
トランジスタ６２ａおよびトランジスタ６２ｂの導通状態、非導通状態の選択は、配線Ｗ
Ｌに与える電位によって制御することができる。トランジスタ６１ａおよびトランジスタ
６１ｂの導通状態、非導通状態の選択は、配線ＧＬに与える電位によって制御することが
できる。
図１１に示したメモリセルの書き込み、保持および読み出しについて以下に説明する。
書き込み時は、まず配線ＢＬおよび配線ＢＬＢにデータ０またはデータ１に対応する電位
を印加する。
例えば、データ１を書き込みたい場合、配線ＢＬをハイレベルの電源電位（ＶＤＤ）、配
線ＢＬＢを接地電位とする。次に、配線ＷＬにトランジスタ６２ａ、トランジスタ６２ｂ
のしきい値電圧にＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
次に、配線ＷＬの電位をトランジスタ６２ａ、トランジスタ６２ｂのしきい値電圧未満と
することで、フリップフロップに書き込んだデータ１が保持される。
読み出し時は、あらかじめ配線ＢＬおよび配線ＢＬＢをＶＤＤとする。次に、配線ＷＬに
ＶＨを印加することで、配線ＢＬはＶＤＤのまま変化しないが、配線ＢＬＢはトランジス
タ６２ａおよびインバータ６３ａを介して放電し、接地電位となる。この配線ＢＬと配線
ＢＬＢとの電位差をセンスアンプ（図示せず）にて増幅することにより保持されたデータ
１を読み出すことができる。
なお、データ０を書き込みたい場合は、配線ＢＬを接地電位、配線ＢＬＢをＶＤＤとし、
その後配線ＷＬにＶＨを印加すればよい。次に、配線ＷＬの電位をトランジスタ６２ａ、
トランジスタ６２ｂのしきい値電圧未満とすることで、フリップフロップに書き込んだデ
ータ０が保持される。読み出し時は、あらかじめ配線ＢＬおよび配線ＢＬＢをＶＤＤとし
、配線ＷＬにＶＨを印加することで、配線ＢＬＢはＶＤＤのまま変化しないが、配線ＢＬ
はトランジスタ６２ｂおよびインバータ６３ｂを介して放電し、接地電位となる。この配
線ＢＬと配線ＢＬＢとの電位差をセンスアンプにて増幅することにより保持されたデータ
０を読み出すことができる。
したがって、図１１に示す半導体装置はいわゆるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）として機能する。ＳＲＡＭはフリップフロップを用いて
データを保持するため、図１（Ａ）や図６（Ａ）に示した半導体装置とは異なり、リフレ
ッシュ動作が不要である。そのため、データの保持時の消費電力を抑えることができる。
また、フリップフロップにおいて容量素子を用いないため、高速動作の求められる用途に
好適である。
また、図１１に示す半導体装置は、トランジスタ６１ａを介して、ノードＶＮ１のデータ
をノードＮＶＮ１に書き込むことが可能である。同様に、トランジスタ６１ｂを介して、
ノードＶＮ２のデータをノードＮＶＮ２に書き込むことが可能である。書き込まれたデー
タは、トランジスタ６１ａまたはトランジスタ６１ｂを非導通状態とすることによって保
持される。例えば、電源電位の供給を止めた場合でも、ノードＶＮ１およびノードＶＮ２
のデータを保持できる場合がある。
電源電位の供給を止めると、直ちにデータが消失する従来のＳＲＡＭと異なり、図１１に
示す半導体装置は、電源電位の供給を止めた後でもデータを保持できる。そのため、適宜
電源をオンまたはオフすることによって、消費電力の小さい半導体装置を実現することが
できる。例えば、ＣＰＵの記憶領域に図１１に示す半導体装置を用いることで、ＣＰＵの
消費電力を小さくすることもできる。
なお、ノードＮＶＮ１およびノードＮＶＮ２にデータを保持する期間は、トランジスタ６
１ａおよびトランジスタ６１ｂのオフ電流によって変化することがわかる。したがって、
データの保持期間を長くするためには、トランジスタ６１ａおよびトランジスタ６１ｂに
は、オフ電流の低いトランジスタを用いればよいことになる。または、容量素子６０ａお
よび容量素子６０ｂの容量を大きくすればよいことになる。
例えば、図１または図５に示したトランジスタ５１および容量素子５０を、トランジスタ
６１ａおよび容量素子６０ａとして用いれば、ノードＮＶＮ１に長期間に渡ってデータを
保持することが可能となる。同様に、図１で示したトランジスタ５１および容量素子５０
を、トランジスタ６１ｂおよび容量素子６０ｂとして用いれば、ノードＮＶＮ２に長期間
に渡ってデータを保持することが可能となる。したがって、トランジスタ６１ａおよびト
ランジスタ６１ｂについては、トランジスタ５１についての記載を参照すればよい。また
、容量素子６０ａおよび容量素子６０ｂについては、容量素子５０についての記載を参照
すればよい。
また、図６乃至図９を用いて説明したように、図１および図５に示したトランジスタ５１
および容量素子５０は、トランジスタ５２と少なくとも一部を重ねて作製することができ
る。図１１に示すトランジスタ６２ａ、トランジスタ６２ｂ、インバータ６３ａに含まれ
るトランジスタおよびインバータ６３ｂに含まれるトランジスタは、トランジスタ６１ａ
、トランジスタ６１ｂ、容量素子６０ａおよび容量素子６０ｂのいずれかと少なくとも一
部を重ねて作製することができる。したがって、図１１に示す半導体装置は、従来のＳＲ
ＡＭと比べて占有面積を大きく増大させることなく、作製することができる場合がある。
トランジスタ６２ａ、トランジスタ６２ｂ、インバータ６３ａに含まれるトランジスタお
よびインバータ６３ｂに含まれるトランジスタについては、トランジスタ５２についての
記載を参照すればよい。
以上に示したように、本発明の一態様に係る半導体装置は、占有面積に対して高い性能を
有することがわかる。また、生産性の高い半導体装置であることがわかる。
＜ＣＰＵ＞
以下では、上述した半導体装置を含むＣＰＵについて説明する。図１２は、上述したトラ
ンジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図１２に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図１２に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図１２に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
図１２に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
図１２に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
図１３は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶
データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素
子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路
１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、
を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートには接
地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とす
る。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えば接地電位線）に電気的に接続され、他方は、スイッ
チ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に
接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレイン
の他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの
一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４の
ソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続
される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他
方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と
、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一
対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低
電源電位（接地電位等）または高電源電位（ＶＤＤ等）が入力される構成とすることがで
きる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのでき
る配線（例えば接地電位線）と電気的に接続される。容量素子１２０８の一対の電極のう
ちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（接
地電位等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素
子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例え
ば接地電位線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図１３では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
なお、図１３では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
また、図１３において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体または基板１１９０にチャ
ネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン
基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００
に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタと
することもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャ
ネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタ
は酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトラン
ジスタとすることもできる。
図１３における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。そ
れ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信
号を正確に読み出すことが可能である。
ここで、トランジスタ１２０９、トランジスタ１２１０および容量素子１２０８は、図６
（Ａ）に示したトランジスタ５１、トランジスタ５２および容量素子５０に相当するとみ
なせる。したがって、トランジスタ１２０９、トランジスタ１２１０および容量素子１２
０８に、図６乃至図１０で示した構造を適用することができる。また、トランジスタ１２
０９、トランジスタ１２１０および容量素子１２０８については、トランジスタ５１、ト
ランジスタ５２および容量素子５０についての記載を参照してもよい。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒ
ｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉ
ｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図１４を用
いて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非
接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴
から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証
システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼
性が要求される。
ＲＦタグの構成について図１４を用いて説明する。図１４は、ＲＦタグの構成例を示すブ
ロック図である。
図１４に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどとも
いう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８
０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８
０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。
なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流
を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆
方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止でき
る。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。な
お、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁
結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式
の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアン
テナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８
０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流
、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化すること
で入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側に
は、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内
部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御す
るための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための
回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよ
い。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０
９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成す
るための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応
じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、
入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを
有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行
うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に
係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好
適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電
圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通
信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足
し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能である
ため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデ
ータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにし
ておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷すること
で、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にの
み固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になること
がなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図１５を用いて説明する。Ｒ
Ｆタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書
類（運転免許証や住民票等、図１５（Ａ）参照。）、包装用容器類（包装紙やボトル等、
図１５（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図１５（Ｂ）参照。）、乗
り物類（自転車等、図１５（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類
、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表
示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品
に取り付ける荷札（図１５（Ｅ）および図１５（Ｆ）参照。）等に設けて使用することが
できる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、
この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒
体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係る
ＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図るこ
とができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り
付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることが
できる。
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図１６（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図１６（Ｂ）
には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を
示す。また、図１６（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を
用いた場合における画素回路を示す。
画素に用いるトランジスタまたは／および容量素子は、上述したトランジスタまたは／お
よび容量素子を用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例
を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆
動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを
用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の上面図の一例を図１６（Ａ）に示す。表示装置の基板
５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回
路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線に
よって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線
駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、
走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置さ
れている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅ
ｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御Ｉ
Ｃともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５
００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別
途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆
動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上
に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または
／および歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図１６（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画
素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画
素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動でき
るように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極
に印加する信号を、独立して制御できる。
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０
１３には、異なるゲート信号を与えることができるように分離されている。一方、データ
線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とト
ランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０
１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、
または／および信頼性の高い液晶表示装置を提供することができる。
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と電
気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電
極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を
有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジ
スタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線
５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトラ
ンジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量配線５０１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極また
は第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備
える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成さ
れ、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成され
る。
なお、本発明の一態様に係る表示装置は、図１６（Ｂ）に示す画素回路に限定されない。
例えば、図１６（Ｂ）に示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジ
スタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電
極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、
電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が
励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズム
から、このような発光素子は、電流励起型の発光素子と呼ばれる。
図１６（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型の
トランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述した
トランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適
用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、
発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２
１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の
一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆
動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２
は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源
線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続され
ている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８
は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトラ
ンジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の
高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお
、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えば
ＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向
のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素
子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、
発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なく
とも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することによ
り省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネ
ル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビ
デオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２
２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トラン
ジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用
トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０
２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の
電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信
号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和
領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲー
ト電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信
号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る表示装置は、図１６（Ｃ）に示す画素構成に限定されない。
例えば、図１６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トラン
ジスタまたは論理回路などを追加してもよい。
図１６で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（
第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構
成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電
極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構
成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例と
しては、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）
、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電
流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素
子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、
ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデ
バイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフ
ェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミック
ディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝
度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示
装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一
例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型デ
ィスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍ
ｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、
液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶デ
ィスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子イン
クまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図１７
を用いて説明を行う。
図１７に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との
間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された
セル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１
０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８
０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８０
０６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６
に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチ
パネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に
光センサを設け、光学式のタッチパネルとすることも可能である。または、セル８００６
の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能
である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライト
ユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により
発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレー
ム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる
場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ
）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレ
イヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い
機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１８に示す。
図１８（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図１８（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
図１８（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。
図１８（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
図１８（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
図１８（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
図１８（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ラ
イト９５４等を有する。
１０ 電子銃室
１２ 光学系
１４ 試料室
１６ 光学系
１８ カメラ
２０ 観察室
２２ フィルム室
２４ 電子
２８ 物質
３２ 蛍光板
５０ 容量素子
５１ トランジスタ
５２ トランジスタ
６０ａ 容量素子
６０ｂ 容量素子
６１ａ トランジスタ
６１ｂ トランジスタ
６２ａ トランジスタ
６２ｂ トランジスタ
６３ａ インバータ
６３ｂ インバータ
１００ 基板
１０２ 絶縁膜
１０３ 絶縁膜
１０４ 導電膜
１０５ 導電膜
１０６ 半導体
１０６ａ 酸化物半導体層
１０６ｂ 酸化物半導体層
１０６ｃ 酸化物半導体層
１０７ 導電膜
１０８ 導電膜
１０９ 導電膜
１１０ 絶縁膜
１１２ 絶縁膜
１１３ 絶縁膜
１１５ 酸化物半導体層
１１６ａ 導電膜
１１６ｂ 導電膜
１１８ 絶縁膜
１５０ 半導体基板
１６０ 絶縁膜
１６２ 絶縁膜
１６４ 導電膜
１６６ 不純物領域
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
４０００ ＲＦタグ
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量配線
５０１２ ゲート配線
５０１３ ゲート配線
５０１４ ドレイン電極
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (2)

  1. トランジスタと、
    前記トランジスタと電気的に接続する容量素子と、
    前記トランジスタと電気的に接続する配線と、
    第１の絶縁膜と、
    前記トランジスタ上及び前記容量素子上の第２の絶縁膜と、を有し、
    前記トランジスタは、半導体層と、前記半導体層上に接するソース電極及びドレイン電極と、前記半導体層上のゲート絶縁膜を介して前記半導体層と重なるゲート電極と、を有し、
    前記第１の絶縁膜は、前記ソース電極上、前記ドレイン電極上及び前記ゲート電極上と接し、
    前記第１の絶縁膜の第１の開口内に、前記容量素子は設けられ、
    前記容量素子は、第１の導電膜と、前記第１の導電膜上の第２の導電膜と、前記第１の導電膜と前記第２の導電膜に挟まれた第３の絶縁膜を有し、
    前記第２の絶縁膜は、前記第２の導電膜の上面及び側面並びに前記第３の絶縁膜の側面と接し、
    前記配線は、前記第１の絶縁膜の第２の開口内に設けられる半導体装置。
  2. 請求項１において、
    前記半導体層は、酸化物半導体を有する半導体装置。
JP2018207841A 2013-09-23 2018-11-05 半導体装置 Active JP6694933B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013196335 2013-09-23
JP2013196335 2013-09-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014189638A Division JP2015084418A (ja) 2013-09-23 2014-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2019050400A true JP2019050400A (ja) 2019-03-28
JP6694933B2 JP6694933B2 (ja) 2020-05-20

Family

ID=52690174

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014189638A Withdrawn JP2015084418A (ja) 2013-09-23 2014-09-18 半導体装置
JP2018207841A Active JP6694933B2 (ja) 2013-09-23 2018-11-05 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014189638A Withdrawn JP2015084418A (ja) 2013-09-23 2014-09-18 半導体装置

Country Status (2)

Country Link
US (1) US10217736B2 (ja)
JP (2) JP2015084418A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016225614A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10622318B2 (en) * 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
WO2019021098A1 (en) 2017-07-26 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
US11495601B2 (en) 2018-06-29 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2020212800A1 (ja) * 2019-04-18 2020-10-22 株式会社半導体エネルギー研究所 半導体リレー、および半導体装置
WO2023223127A1 (ja) * 2022-05-16 2023-11-23 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036572A (ja) * 1998-07-06 2000-02-02 United Microelectronics Corp 埋め込まれたダイナミック・ランダム・アクセス・メモリーの製造方法
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6511896B2 (en) * 2001-04-06 2003-01-28 Micron Technology, Inc. Method of etching a substantially amorphous TA2O5 comprising layer
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2012235098A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
JP2013009345A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 位相同期回路および位相同期回路を用いた半導体装置
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013102141A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013105852A (ja) * 2011-11-11 2013-05-30 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0612799B2 (ja) 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
US5366922A (en) 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
EP0469215B1 (en) 1990-07-31 1995-11-22 International Business Machines Corporation Method of forming stacked tungsten gate PFET devices and structures resulting therefrom
US5930608A (en) 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3126630B2 (ja) 1994-06-20 2001-01-22 キヤノン株式会社 ディスプレイ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100234700B1 (ko) 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
US5796650A (en) 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
JPH11233789A (ja) 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3174852B2 (ja) 1999-03-05 2001-06-11 東京大学長 しきい値電圧を制御しうるｍｏｓトランジスタを有する回路及びしきい値電圧制御方法
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP4654471B2 (ja) 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US6266269B1 (en) 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003101407A (ja) 2001-09-21 2003-04-04 Sharp Corp 半導体集積回路
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4262433B2 (ja) 2002-02-20 2009-05-13 株式会社日立製作所 半導体装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6787835B2 (en) 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7483013B2 (en) 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP2007081335A (ja) 2005-09-16 2007-03-29 Renesas Technology Corp 半導体装置
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007122758A (ja) 2005-10-24 2007-05-17 Sony Corp 半導体メモリ装置およびその読み出し方法
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8217435B2 (en) 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20080296567A1 (en) 2007-06-04 2008-12-04 Irving Lyn M Method of making thin film transistors comprising zinc-oxide-based semiconductor materials
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
EP2491586B1 (en) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101969279B1 (ko) 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
EP2494599B1 (en) 2009-10-30 2020-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101753927B1 (ko) 2009-11-06 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011080999A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI538215B (zh) 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
TWI570891B (zh) 2011-05-17 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9006736B2 (en) 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036572A (ja) * 1998-07-06 2000-02-02 United Microelectronics Corp 埋め込まれたダイナミック・ランダム・アクセス・メモリーの製造方法
US6476432B1 (en) * 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6511896B2 (en) * 2001-04-06 2003-01-28 Micron Technology, Inc. Method of etching a substantially amorphous TA2O5 comprising layer
JP2008270773A (ja) * 2007-03-23 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2012235098A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置および当該半導体装置の作製方法
JP2013009345A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 位相同期回路および位相同期回路を用いた半導体装置
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013102141A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013105852A (ja) * 2011-11-11 2013-05-30 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
JP2015084418A (ja) 2015-04-30
JP6694933B2 (ja) 2020-05-20
US10217736B2 (en) 2019-02-26
US20150084046A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
JP6694933B2 (ja) 半導体装置
JP6987107B2 (ja) 半導体装置
JP6532992B2 (ja) 半導体装置
JP6937957B1 (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
JP6811745B2 (ja) 半導体装置
US9842941B2 (en) Semiconductor device and manufacturing method thereof
JP6467171B2 (ja) 半導体装置
JP6570817B2 (ja) 半導体装置
JP6440457B2 (ja) 半導体装置
JP2020149058A (ja) 表示装置
JP6537341B2 (ja) 半導体装置
KR102232133B1 (ko) 반도체 장치
JP2017157843A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6694933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250