WO2020212800A1 - 半導体リレー、および半導体装置 - Google Patents

半導体リレー、および半導体装置 Download PDF

Info

Publication number
WO2020212800A1
WO2020212800A1 PCT/IB2020/053291 IB2020053291W WO2020212800A1 WO 2020212800 A1 WO2020212800 A1 WO 2020212800A1 IB 2020053291 W IB2020053291 W IB 2020053291W WO 2020212800 A1 WO2020212800 A1 WO 2020212800A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
light emitting
emitting element
semiconductor
light
Prior art date
Application number
PCT/IB2020/053291
Other languages
English (en)
French (fr)
Inventor
小野谷茂
井上昇
福留貴浩
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to CN202080026016.3A priority Critical patent/CN113646905A/zh
Priority to KR1020217035421A priority patent/KR20210154173A/ko
Priority to US17/600,906 priority patent/US11758745B2/en
Priority to JP2021514661A priority patent/JPWO2020212800A1/ja
Publication of WO2020212800A1 publication Critical patent/WO2020212800A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches

Definitions

  • One aspect of the present invention relates to a semiconductor relay, a latching type semiconductor relay, and a semiconductor device.
  • one aspect of the present invention is not limited to the above technical fields.
  • Examples of the technical fields of one aspect of the present invention disclosed in the present specification and the like include semiconductor devices, display devices, light emitting devices, power storage devices, storage devices, electronic devices, lighting devices, input devices, or input / output devices. Can be mentioned.
  • the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics.
  • Transistors, semiconductor circuits, arithmetic units, storage devices, and the like are aspects of semiconductor devices.
  • a communication device, an imaging device, an electro-optical device, a power generation device (including a thin-film solar cell, an organic thin-film solar cell, etc.), and an electronic device may have a semiconductor device.
  • the semiconductor relay has a first circuit and a second circuit.
  • the second circuit has a first terminal and a second terminal.
  • the switch included in the second circuit is controlled, and the continuity or non-conduction between the first terminal and the second terminal is controlled.
  • the light emitting element is turned on, and an electromotive force is generated in the light receiving element of the second circuit.
  • the electromotive force controls the switch and controls the continuity or non-conduction of the switch. Therefore, a non-contact semiconductor relay that transmits a signal using a light emitting element and a light receiving element is more reliable than a reed relay having mechanical contacts.
  • the latching type semiconductor relay requires electric power to change the conducting or non-conducting state of the switch, but does not require electric power to maintain the state. Therefore, the power consumption of the semiconductor relay can be reduced.
  • Patent Document 1 below describes a non-contact semiconductor relay having a latching function. Further, as for the latching function, a semiconductor relay using a memory using a transistor having a metal oxide in the semiconductor layer for storing a state is disclosed.
  • Semiconductor relays are used to realize power gating of functional modules or integrated circuits for the purpose of reducing the power consumption of electronic devices.
  • semiconductor relays Compared to reed relays having mechanical contacts, semiconductor relays have a problem that the resistance value of the switch is large, so that the switch becomes a resistance component and consumes power.
  • the switch is used to control the continuity or non-conduction of the wiring that supplies the power potential to the functional module or the integrated circuit, there is a problem that the resistance component of the switch causes a power loss.
  • Semiconductor relays used in electronic devices are required to reduce the mounting area and weight.
  • semiconductor relays are required to have low resistance switches that can supply a large amount of electric power, and to be miniaturized and lightweight.
  • the semiconductor relay has a light emitting element in the first circuit and a light receiving element in the second circuit.
  • the light emitting element is formed by a process different from that of the light receiving element. Therefore, in the semiconductor relay, a first circuit having a light emitting element and a second circuit having a light receiving element are housed in one housing. That is, since the first circuit and the second circuit formed by different processes are used, there is a problem that bonding or molding is required and the manufacturing cost is increased.
  • One aspect of the present invention is to provide a semiconductor relay having a new configuration. Alternatively, one aspect of the present invention is to provide a semiconductor relay having good electrical characteristics. Another issue is to provide a miniaturized semiconductor relay. Alternatively, one of the issues is to provide a highly reliable semiconductor relay.
  • One aspect of the present invention is to provide a semiconductor device having a new configuration.
  • One aspect of the present invention is to provide a semiconductor device having good electrical characteristics.
  • one of the issues is to provide a miniaturized semiconductor device.
  • one of the issues is to provide a highly reliable semiconductor device.
  • One aspect of the present invention is a semiconductor relay having a first circuit and a second circuit.
  • the first circuit has a first light emitting element.
  • the second circuit has a first light receiving element, a memory, and a first switch.
  • the first switch and the first light emitting element are formed by using the first semiconductor layer.
  • the first semiconductor layer contains gallium.
  • the lighting or extinguishing of the first light emitting element is controlled by the first signal given to the first circuit.
  • the light emitted by the first light emitting element by the first signal is given to the first light receiving element, and the first light receiving element generates the first data by converting the light into a voltage.
  • the first data is stored in the memory, and the first switch is a semiconductor relay whose conduction or non-conduction is controlled by the first data.
  • One aspect of the present invention is a semiconductor relay having a first circuit and a second circuit.
  • the first circuit has a first light emitting element and a second light emitting element.
  • the second circuit includes a first light receiving element, a second light receiving element, a memory, and a first switch.
  • the first switch, the first light emitting element, and the second light emitting element are formed by using the first semiconductor layer.
  • the first semiconductor layer contains gallium.
  • the lighting or extinguishing of the first light emitting element is controlled by the first signal given to the first circuit.
  • the lighting or extinguishing of the second light emitting element is controlled by the second signal given to the first circuit.
  • the light emitted by the first light emitting element by the first signal is given to the first light receiving element, and the first light receiving element generates the first data by converting the light into a voltage.
  • the first data is stored in the memory via the second switch, and the first switch is controlled to be conductive or non-conducting by the first data.
  • the first switch is controlled to be conductive by the first data stored in the memory.
  • the light emitted by the second light emitting element by the second signal is given to the second light receiving element, and the second light receiving element generates the second data by converting the light into a voltage.
  • the first data stored in the memory is initialized by the second data.
  • the first switch is a semiconductor relay that is controlled so as to become non-conducting by initializing the first data stored in the memory.
  • the memory has a second switch, a third switch, and a capacity.
  • the second switch and the third switch are formed above the first switch by using the second semiconductor layer.
  • the capacitance is formed above the second semiconductor layer.
  • the memory stores the first data in the capacity by controlling the second switch, and the third switch is turned on by the second data. It is preferable that the first data stored in the capacitance is initialized by turning on the third switch.
  • the first semiconductor layer contains nitrogen and the second semiconductor layer contains oxygen.
  • the first semiconductor layer contains nitrogen or oxygen
  • the second semiconductor layer contains indium, zinc, and oxygen
  • a part of the first light receiving element is a semiconductor relay arranged at a position overlapping with the first light emitting element.
  • the semiconductor relay has a phosphor.
  • the phosphor is arranged between the first light emitting element and the first light receiving element.
  • the phosphor is preferably a semiconductor relay that converts the wavelength of the light emitted by the first light emitting element into a longer wavelength than the light emitted by the first light emitting element.
  • the first light receiving element has an active layer.
  • the active layer is preferably a semiconductor relay containing an organic compound.
  • One aspect of the present invention is a semiconductor relay having a first circuit and a second circuit.
  • the first circuit has a first light emitting element, a second light emitting element, a first terminal, a second terminal, and a third terminal.
  • the second circuit has a first transistor, a second transistor, a third transistor, a first light receiving element, a second light receiving element, a capacitance, a fourth terminal, and a fifth terminal.
  • the first terminal is electrically connected to one of the electrodes of the first light emitting element
  • the third terminal is electrically connected to one of the electrodes of the second light emitting element
  • the second terminal is Electrically connected to the other of the electrodes of the first light emitting element and the other of the electrodes of the second light emitting element
  • the gate of the first transistor is one of the source or drain of the second transistor, the third transistor. It is electrically connected to one of the source or drain and one of the capacitance electrodes.
  • the other of the source or drain of the second transistor is electrically connected to the gate of the second transistor and one of the electrodes of the first light receiving element.
  • the gate of the third transistor is electrically connected to one of the electrodes of the second light receiving element.
  • the fourth terminal is electrically connected to either the source or drain of the first transistor.
  • the fifth terminal is the other of the source or drain of the first transistor, the other of the source or drain of the third transistor, the other of the capacitance electrode, the other of the electrode of the first light receiving element, and the second light receiving element. It is electrically connected to the other of the electrodes of.
  • the light emitted by the first light emitting element is given to the first light receiving element, and the light emitted by the second light emitting element is given to the second light receiving element.
  • the wiring that electrically connects the gate of the first transistor, one of the source or drain of the second transistor, and one of the source or drain of the third transistor secondly emits the light emitted by the first light emitting element. It is a semiconductor relay provided at a position that blocks light so as not to enter the light receiving element of the above, and is provided at a position that blocks light emitted by the second light emitting element so as not to enter the first light receiving element.
  • one aspect of the present invention is a semiconductor device having a semiconductor relay and a processor.
  • the first circuit is given a first signal or a second signal by the processor.
  • the lighting or extinguishing of the first light emitting element is controlled by the first signal given to the first circuit.
  • the lighting or extinguishing of the second light emitting element is controlled by the second signal given to the first circuit.
  • the light emitted by the first light emitting element by the first signal is given to the first light receiving element.
  • the first light receiving element generates the first data by converting the light into a voltage, and the first data is stored in the capacitance via the second transistor.
  • the first transistor is controlled to be conductive by the first data stored in the capacitance.
  • the light emitted by the second light emitting element by the second signal is given to the second light receiving element.
  • the second light receiving element generates the second data by converting the light into a voltage
  • the first data stored in the capacitance is that the third transistor is turned on by the second data. It is initialized with.
  • the first transistor is controlled to be non-conducting by initializing the first data stored in the capacitance.
  • One aspect of the present invention can provide a semiconductor relay having a novel configuration.
  • one aspect of the present invention can provide a semiconductor relay having good electrical characteristics.
  • a miniaturized semiconductor relay can be provided.
  • a highly reliable semiconductor relay can be provided.
  • One aspect of the present invention can provide a semiconductor device having a novel configuration.
  • One aspect of the present invention can provide a semiconductor device having good electrical characteristics.
  • a miniaturized semiconductor device can be provided.
  • a highly reliable semiconductor device can be provided.
  • the effect of one aspect of the present invention is not limited to the effects listed above.
  • the effects listed above do not preclude the existence of other effects.
  • the other effects are the effects not mentioned in this item, which are described below. Effects not mentioned in this item can be derived from those described in the description or drawings by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one aspect of the present invention has at least one of the above-listed effects and / or other effects. Therefore, one aspect of the present invention may not have the effects listed above in some cases.
  • FIG. 1 is a block diagram illustrating a semiconductor relay.
  • FIG. 2 is a circuit diagram illustrating a semiconductor relay.
  • 3A and 3B are circuit diagrams illustrating a semiconductor relay.
  • FIG. 4 is a circuit diagram illustrating a semiconductor relay.
  • FIG. 5A is a cross-sectional view of the semiconductor relay.
  • FIG. 5B is a cross-sectional view of the light receiving element.
  • 6A and 6B are cross-sectional views of a semiconductor relay.
  • 7A and 7B are cross-sectional views of the semiconductor relay.
  • FIG. 8A is a top view showing a configuration example of the transistor.
  • 8B and 8C are cross-sectional views showing a configuration example of a transistor.
  • FIG. 9A is a diagram illustrating classification of the crystal structure of IGZO.
  • FIG. 9A is a diagram illustrating classification of the crystal structure of IGZO.
  • FIG. 9A is a diagram illustrating classification of the crystal structure of IGZO
  • FIG. 9B is a diagram illustrating an XRD spectrum of quartz glass.
  • FIG. 9C is a diagram illustrating an XRD spectrum of crystalline IGZO.
  • FIG. 9D is a diagram illustrating a microelectron diffraction pattern of crystalline IGZO.
  • FIG. 10 is a diagram illustrating an example of an electronic device.
  • the position, size, range, etc. of each configuration shown in the drawings, etc. may not represent the actual position, size, range, etc. in order to facilitate understanding of the invention. Therefore, the disclosed invention is not necessarily limited to the position, size, range, etc. disclosed in the drawings and the like.
  • the resist mask or the like may be unintentionally reduced due to a process such as etching, but it may not be reflected in the drawing for easy understanding.
  • electrode and “wiring” in the present specification and the like do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • “wiring” may include resistors.
  • the "resistance” may determine the resistance value depending on the length of the wiring.
  • the resistor may be formed by connecting to a conductive layer having a resistivity different from that of the conductive layer used in wiring via a contact.
  • the resistance value may be determined by doping the semiconductor layer with impurities.
  • the "terminal" in the electric circuit means a part where a current input or a charging voltage input or output and / or a signal is received or transmitted. Therefore, a part of the wiring or the electrode may function as a terminal.
  • the terms “upper” and “lower” in the present specification and the like do not limit the positional relationship of the components to be directly above or directly below and to be in direct contact with each other.
  • electrode B on the insulating layer A it is not necessary that the electrode B is formed in direct contact with the insulating layer A, and another configuration is formed between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • source and drain functions are interchanged depending on operating conditions, such as when transistors with different polarities are used or when the direction of current changes during circuit operation, so which one is the source or drain is limited. Is difficult. Therefore, in the present specification, the terms source and drain can be used interchangeably.
  • electrically connected includes a case of being directly connected and a case of being connected via "something having some electrical action".
  • the "thing having some kind of electrical action” is not particularly limited as long as it enables the exchange of electric signals between the connection targets. Therefore, even when it is expressed as “electrically connected”, in an actual circuit, there is a case where there is no physical connection part and only the wiring is extended. Further, even when it is expressed as "direct connection”, a case where wirings formed by different conductive layers are formed as one wiring through contacts is included.
  • parallel means, for example, a state in which two straight lines are arranged at an angle of -10 ° or more and 10 ° or less. Therefore, the case of ⁇ 5 ° or more and 5 ° or less is also included.
  • vertical and orthogonal mean, for example, a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • the resist mask when the etching process is performed after the resist mask is formed, the resist mask shall be removed after the etching process is completed unless otherwise specified.
  • the voltage often indicates the potential difference between a certain potential and a reference potential (for example, ground potential or source potential). Therefore, it is often possible to paraphrase voltage and potential. In the present specification and the like, voltage and potential can be paraphrased unless otherwise specified.
  • semiconductor Even when the term "semiconductor” is used, for example, if the conductivity is sufficiently low, it has the characteristics of an "insulator". Therefore, it is possible to replace “semiconductor” with “insulator". In this case, the boundary between “semiconductor” and “insulator” is ambiguous, and it is difficult to make a strict distinction between the two. Therefore, the terms “semiconductor” and “insulator” described herein may be interchangeable.
  • ordinal numbers such as “first" and “second” in the present specification and the like are added to avoid confusion of the components, and do not indicate any order or order such as process order or stacking order. ..
  • terms that do not have ordinal numbers in the present specification and the like may have ordinal numbers within the scope of claims in order to avoid confusion of components.
  • different ordinal numbers may be added within the scope of claims.
  • the ordinal numbers may be omitted in the scope of claims.
  • the "on state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically short-circuited (also referred to as “conduction state”).
  • the “off state” of the transistor means a state in which the source and drain of the transistor can be regarded as being electrically cut off (also referred to as “non-conducting state”).
  • the "on current” may mean the current flowing between the source and the drain when the transistor is in the on state.
  • the “off current” may mean a current flowing between the source and the drain when the transistor is in the off state.
  • the high power supply potential VDD (hereinafter, also simply referred to as “VDD” or “H potential”) indicates a power supply potential having a potential higher than that of the low power supply potential VSS.
  • the low power supply potential VSS (hereinafter, also simply referred to as “VSS” or “L potential”) indicates a power supply potential having a potential lower than that of the high power supply potential VDD.
  • the ground potential can also be used as VDD or VSS. For example, when VDD is the ground potential, VSS is a potential lower than the ground potential, and when VSS is the ground potential, VDD is a potential higher than the ground potential.
  • the gate means a part or all of the gate electrode and the gate wiring.
  • the gate wiring refers to wiring for electrically connecting the gate electrode of at least one transistor with another electrode or another wiring.
  • the source means a part or all of a source area, a source electrode, and a source wiring.
  • the source region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the source electrode refers to a conductive layer in a portion connected to the source region.
  • the source wiring is a wiring for electrically connecting the source electrode of at least one transistor to another electrode or another wiring.
  • the drain means a part or all of the drain region, the drain electrode, and the drain wiring.
  • the drain region refers to a region of the semiconductor layer having a resistivity of a certain value or less.
  • the drain electrode refers to a conductive layer at a portion connected to the drain region.
  • Drain wiring refers to wiring for electrically connecting the drain electrode of at least one transistor to another electrode or another wiring.
  • the relay includes a contact relay having a mechanical contact (hereinafter referred to as a movable contact) and a non-contact relay. Both relays have a first circuit and a second circuit.
  • the second circuit has a first terminal, a second terminal, and a switch.
  • the switch included in the second circuit is controlled by the first signal given to the first circuit.
  • the switch can control conduction or non-conduction between the first terminal and the second terminal.
  • a transistor, a diode, or the like can be used as the switch.
  • the switch can control a DC signal or an AC signal.
  • a lead relay having a movable contact generates an electromagnetic force by giving a signal to an electromagnetic coil included in the first circuit.
  • the voltage generated by the electromagnetic force controls the continuity or non-conduction of the switch included in the second circuit.
  • the reed relay has an operational problem called chattering. Chattering is a phenomenon in which mechanical vibration occurs when the movable contacts come into contact with each other, and the movable contacts repeat conduction or non-conduction at high speed. Therefore, chattering is considered to be one of the factors that cause malfunctions in electronic devices.
  • the lead relay can control a large current of, for example, 1 ampere or more depending on the type or configuration of the electrodes of the movable contact.
  • sparks or the like may occur when the movable contacts come into contact with each other. Therefore, the movable contacts may have poor contact due to oxidation of the surface of the movable contacts, short circuits due to fusion between adjacent movable contacts, and the like.
  • the reed relay requires a component such as a movable contact or an electromagnetic coil, there is a problem that it is difficult to miniaturize the reed relay. Therefore, when a reed relay is used, it is difficult to miniaturize an electronic device such as a mobile device, a robot, or an in-vehicle device.
  • a power semiconductor is known as an element capable of controlling a large voltage or a large current.
  • Typical power semiconductors include IGBTs (Insulated Gate Bipolar Transistors: Insulated Gate Bipolar Transistors) and IEGTs (Injection Enhanced Gate Transistors: Electron Injection Accelerated Insulated Gate Transistors).
  • the semiconductor relay uses a first light emitting element and a first light receiving element instead of the electromagnetic coil to control the continuity or non-conduction of the switch.
  • a first light emitting element an electroluminescence element such as a light emitting diode (LED) or an OLED (Organic Light Emitting Diode) can be used.
  • an organic light sensor, a photodiode, or a phototransistor can be used as the first light receiving element. Therefore, the semiconductor relay can be rephrased as a non-contact relay.
  • the semiconductor relay includes a photomos relay using a MOSFET (Metal-Oxide-Semiconductor Field-Effective Transistor).
  • MOSFET Metal-Oxide-Semiconductor Field-Effective Transistor
  • an organic light sensor is used as the first light receiving element.
  • the process temperature for forming the first light receiving element can be lowered.
  • the wavelength range of light that can be detected by the first light receiving element can be widely set from the visible light wavelength to the infrared wavelength.
  • the semiconductor relay has a first light emitting element in the first circuit, and has a first light receiving element, a switch, a memory, a first terminal, and a second terminal in the second circuit.
  • the lighting or extinguishing of the first light emitting element is controlled by the first signal given to the first circuit.
  • the light emitted by the first light emitting element by the first signal is given to the first light receiving element, and the first light receiving element generates the first data by converting the light into a voltage.
  • the first data is stored in the memory, and the first switch controls conduction or non-conduction between the first terminal and the second terminal by the first data.
  • the switch can be paraphrased as a first switch in order to distinguish it from the second switch or the third switch that will appear in the following description.
  • a semiconductor relay uses a semiconductor element such as a transistor for the first switch, so that the influence of a resistance component (for example, the conductance component of the transistor) is greater. That is, the first switch may cause a power loss of the semiconductor relay. Therefore, in the case of power gating control of a functional module or an integrated circuit, a first switch having a low loss like a power semiconductor is required when the semiconductor relay is conducting.
  • the semiconductor relay by using a transistor for the first switch, it is not necessary to take measures against chattering. Therefore, the semiconductor relay can be operated at a higher speed than the reed relay or the like.
  • the semiconductor relay is suitable for miniaturization because it does not use a movable contact.
  • the semiconductor relay is excellent in reliability because the movable contacts that are generated in the reed relay are not oxidized or fused.
  • Recent electronic devices consume more power as the amount of calculation of functional modules or integrated circuits increases due to the use of hardware such as AI (Artificial Intelligence).
  • Functional modules such as robots or integrated circuits require a large amount of electric power to control the motor. Therefore, when power gating is controlled by a functional module or an integrated circuit, it is required to be compact.
  • a first switch that can handle a large amount of electric power like a power semiconductor is required while the semiconductor relay is conducting. Further, it is required that the semiconductor relay operates without continuously applying the first signal to the first circuit during the non-conducting period.
  • the second circuit has a memory.
  • the memory has a second switch and a capacity.
  • the first data detected by the first light receiving element is stored in the memory via the second switch. Therefore, the continuity or non-conduction of the first switch is controlled by the first data stored in the memory.
  • the first circuit further has a second light emitting element
  • the second circuit further has a second light receiving element
  • the second circuit further has a second light receiving element
  • the first light emitting element and the second light emitting element may be referred to as light emitting elements without an ordinal number.
  • the first light receiving element and the second light receiving element may be referred to as a light receiving element without an ordinal number.
  • the first signal given to the first circuit controls turning on or off of the first light emitting element.
  • the second signal given to the first circuit controls turning on or off of the second light emitting element.
  • the first data detected by the first light receiving element is stored in the memory.
  • the first switch is controlled to be conductive by the first data stored in the memory.
  • the first data stored in the memory is initialized by the second data converted into a voltage by the second light receiving element.
  • the first switch is controlled to be non-conducting by initializing the memory.
  • the semiconductor relay can control the continuity or non-conduction of the first switch by the first signal or the second signal given to the first circuit.
  • the first signal or the second signal can switch the continuity or non-conduction of the first switch to any time.
  • the transmission or non-conduction of the first switch is performed by controlling the first signal so as to partially overlap the second signal. Can be switched at high speed.
  • the first to third switches will be described in detail.
  • the first to third switches will be referred to as the first to third transistors.
  • the first transistor can handle a large voltage or a large current.
  • an IGBT, MESFET, or the like can be used for the first transistor.
  • the source terminal corresponds to the emitter terminal and the drain terminal corresponds to the collector terminal.
  • a transistor containing a compound semiconductor or an oxide semiconductor in the semiconductor layer may be used in addition to silicon and germanium.
  • a transistor using a compound semiconductor or an oxide semiconductor has high withstand voltage and can pass a large current, and is therefore suitable for use as the first transistor.
  • the first transistor has a first semiconductor layer.
  • the first semiconductor layer is a compound semiconductor containing gallium nitride (GaN) or silicon nitride (SiC), which is a semiconductor material having a wider bandgap than a silicon semiconductor and a lower intrinsic carrier density than silicon.
  • GaN gallium nitride
  • SiC silicon nitride
  • An oxide semiconductor containing gallium oxide or the like can be used.
  • GaN which is one of compound semiconductors
  • GaN can be produced by epitaxially growing a single crystal GaN on a sapphire substrate, for example, by providing a low temperature buffer layer on the sapphire substrate.
  • a sapphire substrate instead of the sapphire substrate, an SOI (Silicon on Insulator) substrate or a silicon substrate may be used.
  • Compound semiconductors that use nitrides include silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, zinc nitride, magnesium nitride, gallium nitride, tantalum nitride, niobium nitride, bismuth nitride, yttrium nitride, iridium nitride, indium nitride, and nitride. It may be selected from tin, nickel nitride, hafnium nitride and the like.
  • Oxide semiconductors can be produced by chemical vapor deposition, sputtering, or wet methods, and have the advantage of being excellent in mass productivity. Further, since the oxide semiconductor can be formed on a glass substrate even at room temperature, it can be formed on a glass substrate or an integrated circuit using silicon. In addition, it is possible to cope with the increase in size of the substrate. Therefore, among the wide-gap semiconductors described above, oxide semiconductors have an advantage of high mass productivity. Further, even when a crystalline oxide semiconductor is to be obtained in order to improve the performance of the transistor (for example, field effect mobility), the crystalline oxide semiconductor can be easily obtained by heat treatment at 250 ° C. to 800 ° C. Can be done.
  • Oxide semiconductors include silicon oxide, aluminum oxide, zirconium oxide, titanium oxide, zinc oxide, magnesium oxide, gallium oxide, tantalum oxide, niobium oxide, bismuth oxide, yttrium oxide, iridium oxide, indium oxide, tin oxide, and oxidation.
  • nickel hafnium oxide, ITO (indium tin oxide), IZO (indium zinc oxide (registered trademark)), zinc oxide with aluminum added (Aluminium Zinc Oxide), or zinc oxide with gallium added (Galium Zinc Oxide), etc. You may choose from.
  • oxide semiconductors or compound semiconductors include aluminum, yttrium, copper, vanadium, cadmium, beryllium, boron, arsenic, phosphorus, silicon, titanium, iron, nickel, zinc, tin, germanium, zirconium, molybdenum, and lanthanum. , Cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. may be included.
  • the second or third transistor As the second or third transistor, it is preferable to use a transistor having a small off current.
  • the second or third transistor has a second semiconductor layer.
  • the first data can be retained during the period of power gating a functional module, an integrated circuit, or the like. Therefore, it is possible to reduce the electric power for keeping the first light emitting element on or off.
  • the semiconductor layer of the first transistor is an oxide semiconductor and the semiconductor layer of the second or third transistor is an oxide semiconductor
  • the second semiconductor layer is oxidized differently from the first semiconductor layer. It is preferable to have a physical semiconductor.
  • the oxide semiconductor used for the second semiconductor layer contains at least indium (In). In particular, it preferably contains In and zinc (Zn). Further, it is preferable to have gallium (Ga) in addition to the stabilizer for reducing the variation in the electrical characteristics of the transistor using the oxide semiconductor film. Further, it is preferable to have tin (Sn) as a stabilizer. Further, it is preferable to have hafnium (Hf) as a stabilizer. Further, it is preferable to have aluminum (Al) as the stabilizer. Further, it is preferable to contain zirconium (Zr) as the stabilizer.
  • lanthanoids such as lanthanum (La), cerium (Ce), placeodim (Pr), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), and terbium (Tb) , Dysprosium (Dy), Holmium (Ho), Elbium (Er), Samarium (Tm), Ytterbium (Yb), Lutetium (Lu), or any one or more of them may be contained.
  • the In-Ga-Zn-based oxide means an oxide containing In, Ga, and Zn, and the ratio of In, Ga, and Zn does not matter. Further, it may contain a metal element other than In, Ga and Zn.
  • the In-Ga-Zn-based oxide has sufficiently high resistance when there is no electric field, can sufficiently reduce the off-current, and has high mobility.
  • a transistor having an oxide semiconductor (which may be rephrased as a metal oxide) in the second semiconductor layer is called an OS transistor.
  • the OS transistor since the OS transistor has a large energy gap in the semiconductor layer, it can exhibit an extremely low off-current characteristic of several yA / ⁇ m (current value per 1 ⁇ m of channel width). Further, the OS transistor has features different from those of the Si transistor such as impact ionization, avalanche breakdown, and short channel effect, and can form a highly reliable circuit. In addition, variations in electrical characteristics due to crystallinity inhomogeneity, which is a problem with Si transistors, are unlikely to occur with OS transistors.
  • the oxide semiconductor constituting the second semiconductor layer is an In-M-Zn-based oxide
  • the atomic number ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is In ⁇ . It is preferable to satisfy M and Zn ⁇ M.
  • the oxide semiconductor constituting the semiconductor layer is In—Zn oxide
  • the atomic number ratio of the metal element of the sputtering target used for forming the In—Zn oxide preferably satisfies In ⁇ Zn. ..
  • the semiconductor layer an oxide semiconductor having a low carrier concentration is used.
  • the semiconductor layer has a carrier concentration of 1 ⁇ 10 17 / cm 3 or less, preferably 1 ⁇ 10 15 / cm 3 or less, more preferably 1 ⁇ 10 13 / cm 3 or less, and more preferably 1 ⁇ 10 11 / cm. 3 or less, more preferably less than 1 ⁇ 10 10 / cm 3, it is possible to use an oxide semiconductor of 1 ⁇ 10 -9 / cm 3 or more carrier concentration.
  • Such oxide semiconductors are referred to as high-purity intrinsic or substantially high-purity intrinsic oxide semiconductors. It can be said that the oxide semiconductor is an oxide semiconductor having a low defect level density and stable characteristics.
  • a transistor having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. Further, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the carrier concentration, impurity concentration, defect density, atomic number ratio of metal element and oxygen, interatomic distance, density, etc. of the semiconductor layer are appropriate. ..
  • the OS transistor will be described in detail in the second embodiment.
  • the light emitting element is preferably formed by using the same first semiconductor layer as the first transistor. Since the light emitting element has the first semiconductor layer, the semiconductor relay can form the first circuit and the second circuit on the same substrate.
  • the second or third transistor is preferably arranged above the first transistor. Further, the first or second light receiving element is preferably formed above the second or third transistor.
  • the first or second light receiving element preferably has an active layer, and the active layer is an organic compound.
  • the active layer of the first or second light receiving element can detect light having a wavelength of any one of the wavelength ranges from the visible light region to the infrared region.
  • the wavelength range of the light is preferably 400 nm to 780 nm, or more preferably 380 nm to 1400 nm.
  • the wavelength range that can be detected by the first or second light receiving element can be limited to different wavelength ranges. The wavelength range can be selected depending on the phosphor, the color filter, or the material used for the active layer, which will be described later.
  • a part of the first light receiving element is arranged at a position overlapping with the first light emitting element, and a part of the second light receiving element is arranged at a position overlapping with the second light emitting element. Therefore, it is preferable that the channel forming region of the second transistor is shielded from the light emitted by the first light emitting element by the gate electrode or back gate electrode of the second transistor. Further, it is preferable that the channel forming region of the third transistor is shielded from the light emitted by the second light emitting element by the gate electrode or the back gate electrode of the third transistor. Leakage current is generated by the light incident on the second or third transistor by blocking the light emitted by the second or third light emitting element into the channel forming region of the second or third transistor. Can be suppressed.
  • the wiring that electrically connects the gate of the first transistor, one of the source or drain of the second transistor, and one of the source or drain of the third transistor may have a light-shielding function.
  • the first light receiving element can be arranged so as to block a part or all of the light emitted by the second light emitting element by wiring.
  • the second light receiving element can be arranged so as to block a part or all of the light emitted by the first light emitting element by wiring.
  • the first light emitting element emits light as long as the current does not flow between the source or drain of the second transistor. A part of the light may be incident on the second light receiving element. Further, even if the electromotive force generated by the first light receiving element is applied to the first transistor, the second light emitting element emits light as long as the current does not flow between the source or drain of the first transistor. A part of the light may be incident on the first light receiving element.
  • the semiconductor relay can have a phosphor.
  • an insulating layer containing a phosphor can be arranged between the light emitting element and the light receiving element.
  • the phosphor can convert the wavelength of the light emitted by the light emitting element to a longer wavelength than the light emitted by the light emitting element. More specifically, when the wavelength range of the light emitted by the light emitting element is shorter than the wavelength range that can be detected by the light receiving element, the phosphor has a wavelength at which the light receiving element can detect the wavelength range of the light emitted by the light emitting element. It can be converted into a range (light in the wavelength range from the visible light region to the infrared region).
  • the phosphor can convert the wavelength of the light emitted by the light emitting element into a wavelength range that can be detected by the light receiving element. Therefore, by improving the selectivity and transmissibility of the first signal given to the first circuit, it can be reliably transmitted to the second circuit.
  • the semiconductor relay can have a color filter instead of the insulating layer containing the phosphor.
  • the color filter can transmit only the light in the wavelength range that can be detected by the light receiving element. Therefore, it is preferable that the color filter is arranged between the light emitting element and the light receiving element. For example, by arranging a color filter, it is possible to limit the wavelength range of light incident on the channel forming region of the first to third transistors. It is preferable that the color filter is provided so that light outside the wavelength range is incident on the channel forming region of the first to third transistors so that no leakage current is generated in the first to third transistors.
  • the channel formation region of the first to third transistors is shielded from light by using a gate or back gate of the second or third transistor, wiring connecting the transistors, a phosphor, a color filter, or the like. Is preferable.
  • the memory has a second or third transistor and a capacitance.
  • the capacitance uses a part of the wiring that electrically connects the gate of the first transistor, one of the source or drain of the second transistor, and one of the source or drain of the third transistor as one of the electrodes of the capacitance. ..
  • As the other of the capacitance electrodes a part of the wiring connected to one of the electrodes of the light receiving element can be used.
  • the first circuit and the second circuit on the same substrate, it is possible to provide a semiconductor relay having a new configuration. Further, the light emitted by the light emitting element can be blocked by using the gate or back gate of the transistor, the wiring connecting the transistors, the color filter, the phosphor, or the like. Therefore, the first signal can provide a semiconductor relay isolated from the second signal. Further, it is possible to provide a semiconductor relay having good electrical characteristics, which can handle a large amount of electric power with low loss by using an oxide semiconductor or a compound semiconductor for the first transistor.
  • a semiconductor relay having a configuration suitable for miniaturization can be obtained. Can be provided. Further, by having the light emitting element and the light receiving element, it is possible to provide a highly reliable semiconductor relay by having a configuration having no movable contact.
  • the forming range of the light emitting element includes the anode electrode and the cathode electrode as a range. Further, the forming range of the light receiving element is the larger range of the anode electrode and the cathode electrode. Therefore, when the light emitting element overlaps the light receiving element, it means that a part of the forming range of the light emitting element and a part of the forming range of the light receiving element overlap.
  • FIG. 1 is a block diagram illustrating a semiconductor relay.
  • the semiconductor relay 100 has a circuit 101, a circuit 102, a terminal 11, a terminal 12, a terminal 14, and a terminal 15.
  • the circuit 101 has a lighting circuit 110.
  • the lighting circuit 110 has a light emitting element.
  • the circuit 102 includes a detection circuit 120, a memory 130, and a switch circuit 140.
  • the terminal 11 is electrically connected to one of the terminals of the lighting circuit 110.
  • the terminal 12 is electrically connected to the other of the terminals of the lighting circuit 110.
  • the detection circuit 120 is electrically connected to the memory 130.
  • the memory 130 is electrically connected to the switch circuit 140.
  • One of the terminals of the switch circuit 140 is electrically connected to the terminal 14.
  • the other of the terminals of the switch circuit 140 is electrically connected to the terminal 15.
  • the lighting or non-lighting of the lighting circuit 110 is controlled.
  • a positive voltage is applied to the terminal 11 with reference to the terminal 12. It is applied.
  • a positive voltage is applied to the terminal 11 with reference to the terminal 12, the light emitting element lights up.
  • the light 150 emitted by the lighting circuit 110 is detected by the detection circuit 120.
  • the first data detected by the detection circuit 120 is stored in the memory 130. Therefore, in the switch circuit 140, the continuity or non-conduction of the switch circuit 140 is controlled by the first data stored in the memory 130. Therefore, it can be said that the lighting circuit 110 and the detection circuit 120 correspond to a photocoupler which is one of the transmission circuits.
  • FIG. 2 is a circuit diagram for explaining the semiconductor relay 100 described in FIG. 1 in detail.
  • the lighting circuit 110 includes a light emitting element 111 and a light emitting element 112.
  • the detection circuit 120 has a light receiving element 121 and a light receiving element 122
  • the memory 130 has a second switch, a third switch, and a capacity 133
  • the switch circuit 140 has a first switch.
  • the first switch will be referred to as a transistor 141a
  • the second switch will be referred to as a transistor 131
  • the third switch will be referred to as a transistor 132.
  • the terminal 11 is electrically connected to one of the electrodes of the light emitting element 111, and the terminal 12 is electrically connected to the other of the electrodes of the light emitting element 111. Further, the terminal 12 is electrically connected to one of the electrodes of the light emitting element 112, and the terminal 11 is electrically connected to the other of the electrodes of the light emitting element 112.
  • the gate of transistor 141a is electrically connected to one of the source or drain of transistor 131, one of the source or drain of transistor 132, and one of the electrodes of capacitance 133.
  • the other of the source or drain of the transistor 132 is electrically connected to one of the gate of the transistor 132 and the electrode of the light receiving element 121.
  • the gate of the transistor 132 is electrically connected to one of the electrodes of the light receiving element 122.
  • the terminal 14 is electrically connected to either the source or the drain of the transistor 141a.
  • the terminal 15 is electrically connected to the other of the source or drain of the transistor 141a, the other of the source or drain of the transistor 132, the other of the electrodes of capacitance 133, the other of the electrodes of the light receiving element 121, and the other of the electrodes of the light receiving element 122. Will be done.
  • the light 150a emitted by the light emitting element 111 is given to the light receiving element 121, and the light 150b emitted by the light emitting element 112 is given to the light receiving element 122.
  • the wiring that electrically connects the gate of the transistor 141a, one of the source or drain of the transistor 131, and one of the source or drain of the transistor 132 does not allow the light 150a emitted by the light emitting element 111 to enter the light receiving element 122. It is provided at a position that shields light from light, and is provided at a position that blocks light 150b emitted by the light emitting element 112 so as not to enter the light receiving element 121.
  • the terminal 12 is provided with a signal complementary to the first signal given to the terminal 11.
  • the voltage of "L” is applied to the terminal 12.
  • the voltage of "H” is applied to the terminal 12. That is, the terminal 11 is given an inverted signal of the signal given to the terminal 12.
  • the light emitting element 111 emits light during the period in which the voltage of "H” is applied to one of the electrodes of the light emitting element 111 and the voltage of "L” is applied to the other of the electrodes of the light emitting element 111. Specifically, by giving the terminal 11 a signal complementary to the signal given to the terminal 12, the light emitting element 112 is turned off and the light emitting element 112 is turned on while the light emitting element 111 is lit. During the period, the light emitting element 111 is turned off. Therefore, the continuity or non-conduction of the semiconductor relay can be controlled by one signal.
  • the light receiving element 121 detects the light emitted by the light emitting element 111.
  • the light receiving element 121 generates an electromotive force at both ends of the light receiving element 121 by detecting the light.
  • the electromotive force becomes larger than the threshold voltage of the transistor 131, the first data is stored in the capacitance 133 via the transistor 131. That is, the capacitance 133 stores the voltage of "H", which is the first signal given to the terminal 11.
  • the voltage of "H" stored in the capacitance 133 can make the transistor 141a conductive.
  • the fact that the transistor 141a is conductive may be rephrased as the semiconductor relay 100 being conductive.
  • the signal stored in the capacitance 133 is initialized when the transistor 132 is turned on by the voltage of "H" given to the terminal 12. That is, the signal stored in the capacitance 133 can be initialized by the transistor 132 to make the transistor 141a non-conducting.
  • the fact that the transistor 141a becomes non-conducting may be rephrased as the semiconductor relay 100 becoming non-conducting.
  • a diode connection is formed by electrically connecting the gate of the transistor 131 and the other of the source or drain of the transistor 131.
  • the transistor 131 forms a diode connection, even if the light receiving element 121 generates a small electromotive force due to the reflected light or stray light of the light emitting element 112, the transistor 131 is not turned on and the capacitance 133 is stored. Does not affect the signal to be used. That is, the transistor 131 connected by the diode functions as a switch.
  • the transistor 132 is not turned on and the signal stored in the capacitance 133 is not initialized.
  • each of the transistor 131 and the transistor 132 can have a back gate.
  • the back gate of the transistor 131 has an effect of suppressing fluctuations in the electrical characteristics of the transistor 131
  • the back gate of the transistor 132 has an effect of suppressing fluctuations in the electrical characteristics of the transistor 132.
  • the back gate of the transistor 131 can shield the channel forming portion of the transistor 131 by reflecting the light emitted by the light emitting element 111 or the light emitting element 112. Further, the back gate of the transistor 132 can shield the channel forming portion of the transistor 132 by reflecting the light emitted by the light emitting element 112 or the light emitting element 111. In addition, it is preferable to completely block the light emitted by the light emitting element 111 or the light emitting element 112. However, the light to be shielded includes light obtained by reducing the intensity, area, and the like of the light emitted by the light emitting element 111 or the light emitting element 112.
  • the case where the light emitted by the light emitting element 111 is attenuated by the insulating film provided between the light emitting element 111 and the light receiving element 121 is also included.
  • the case where the insulating film absorbs light is also included.
  • the semiconductor relay 100 has a period in which the light emitting element 111 or the light emitting element 112 shifts from the lit state to the lit state, or a period in which the lit state shifts to the lit state. That is, the response time of the light emitting element, the response time of the light receiving element, or the acquisition time due to the charge / discharge time of the capacitance 133 affects the switching speed of the semiconductor relay 100.
  • FIG. 3A is a circuit diagram illustrating the semiconductor relay 100 that improves the switching speed of the semiconductor relay 100.
  • FIG. 3A is different from FIG. 2 in that it has a lighting circuit 110A.
  • the lighting circuit 110A has a light emitting element 111 and a light emitting element 112, and the lighting circuit 110A is electrically connected to the terminals 11 to 13.
  • the terminal 11 is electrically connected to one of the electrodes of the light emitting element 111.
  • the terminal 13 is electrically connected to one of the electrodes of the light emitting element 112.
  • the terminal 12 is electrically connected to the other of the electrodes of the light emitting element 111 and the other of the electrodes of the light emitting element 112.
  • the first signal is given to the terminal 11, and the second signal is given to the terminal 13. It is preferable that a voltage of "L” or a third signal is given to the terminal 12. As an example, it is preferable that the terminal 13 is supplied with the voltage of "L” during the period when the voltage of "H” is applied to the terminal 11. Further, it is preferable that the terminal 11 is supplied with the voltage of "L” during the period when the voltage of "H” is applied to the terminal 13. A voltage of "H” is given to the capacitance 133 by the first data, and the capacitance 133 is initialized by the second data.
  • the voltage of "H” can be applied to the terminal 13. That is, even during the period in which the transistor 141a is turned on by the first data converted into voltage by the light receiving element 121, the capacitance 133 is initialized by the second data converted into voltage by the light receiving element 122, and the transistor 141a is used. Can be turned off. Therefore, the semiconductor relay 100 can provide a high switching speed by the first signal and the second signal.
  • the semiconductor relay 100 When a voltage of "L" is applied to the first signal and the second signal, the semiconductor relay 100 causes the transistor 141a to be in a conductive or non-conducting state depending on the voltage of the first data stored in the capacitance 133. Can be retained. Further, when the transistor 131 or the transistor 132 is an OS transistor, the conductive or non-conducting state of the transistor 141a can be maintained for a long period of time. Therefore, the configuration of FIG. 3A is suitable for power gating because it can maintain a good switching speed and state of the semiconductor relay 100 for a long period of time.
  • FIG. 3B is a circuit diagram illustrating FIG. 3A in detail.
  • the light receiving element 121A included in the detection circuit 120 has the light receiving element 121A
  • the light receiving element 122A has the light receiving element 122A.
  • the light receiving element 121A has a plurality of light receiving elements 121B, and each light receiving element 121B is connected in series.
  • FIG. 3B as an example, in the light receiving element 121A, three light receiving elements 121B having the same electrical characteristics are connected in series. Since the light receiving element 121B has the same electrical characteristics, the electromotive force generated by the light receiving element 121A is three times as large as the threshold voltage of the light receiving element 121B.
  • the electromotive force generated by the light receiving element 121A is preferably a voltage sufficient to turn on the transistor 141a. In other words, it is preferable that the electromotive force generated by the light receiving element 121A is larger than the threshold voltage of the transistor 141a.
  • the number of light receiving elements 121B connected in series is not limited.
  • the electromotive force generated by the light receiving element 122A is preferably a voltage sufficient to turn on the transistor 132.
  • the light receiving element 122A has one light receiving element 122B.
  • the light receiving element 122B can control the time for initializing the first data held in the capacitance 133.
  • two light receiving elements 122B having the same electrical characteristics may be connected in parallel. Charges can be discharged from the capacitance 133 at twice the speed as compared with the case where the light receiving element 122B is one. That is, the time for the semiconductor relay 100 to shift from the on state to the off state is shortened according to the number of light receiving elements 122B connected in parallel. In other words, the switching characteristics of the semiconductor relay 100 improve according to the number of light receiving elements 122B.
  • a plurality of light receiving elements 121B may be connected in series or in parallel. Further, in the light receiving element 122A, a plurality of light receiving elements 122B may be connected in series or in parallel. The number of light receiving elements to be connected can be selected according to the switching characteristics of the semiconductor relay 100.
  • FIG. 4 is a circuit diagram illustrating a semiconductor relay 100 different from FIG. 3A.
  • FIG. 4 is different in that it has a switch circuit 140A.
  • the switch circuit 140A has a transistor 141a, a transistor 141b, and a diode 144. Further, the switch circuit 140A is electrically connected to the terminals 14 to 16.
  • the part that overlaps with the explanation of the switch circuit 140 can be referred to the explanation of the switch circuit 140, so the explanation is omitted.
  • the gate of transistor 141b is electrically connected to the gate of transistor 141a.
  • One of the source or drain of transistor 141b is electrically connected to terminal 16.
  • the other of the source or drain of transistor 141b is electrically connected to terminal 15.
  • One of the source and drain of the transistor 141a is electrically connected to the gate of the transistor 131 via the diode 144.
  • the cathode terminal of the diode 144 is electrically connected to the terminal 14.
  • the diode 144 can be composed of a transistor. The highest voltage among the voltages given to the semiconductor relay 100 is given to the terminal 14. Therefore, the diode 144 functions as a protection diode for the semiconductor relay 100. As an example, when the terminal 14 and the terminal 16 of the semiconductor relay 100 are electrically connected to each other outside the semiconductor relay 100, the diode 144 also functions as a protection diode for the terminal 16.
  • the voltage width of the terminal 4 given with reference to the terminal 15 is larger than the voltage width of the first signal given to the first circuit. That is, the operating voltage width of the circuit connected to the second circuit can be made larger than the operating voltage of the circuit connected to the first circuit. Alternatively, the operating voltage width of the circuit connected to the second circuit can be different from the operating voltage of the circuit to which the first circuit is connected. For example, the power supply voltage of the second circuit is smaller than the power supply voltage of the first circuit, but the transistor 141a of the second circuit may carry a large current. That is, the semiconductor relay 100 has a function as a signal transmission circuit that operates at different power supply voltages.
  • the transistor 141b When the terminal 14 is connected to the terminal 16, the transistor 141b is connected in parallel with the transistor 141a. Therefore, when the transistor 141a has the same electrical characteristics as the transistor 141b, the resistance component between the terminals 14 and 16 is halved, so that the magnitude of the current that can be handled by the semiconductor relay 100 is doubled. Therefore, the power that can be handled by the semiconductor relay 100 is doubled, which is preferable. Further, the transistor 141a and the transistor 141b have the same gate capacitance. Therefore, the memory 130 using the capacity 133 and the gate capacity as the combined capacity can retain the first data for a longer period of time. Further, when the transistor is used as a switch, the power loss caused by the transistor can be reduced.
  • FIGS. 5 to 7 are views for explaining a part of the cross-sectional structure of the semiconductor relay 100.
  • FIG. 5A illustrates the light emitting element 111, the light emitting element 112, the light receiving element 121, the light receiving element 122, the transistor 141a, the transistor 131, the transistor 132, and the capacitance 133 in the semiconductor relay 100 described with reference to FIG. 3A.
  • the transistor 141a, the light emitting element 111, and the light emitting element 112 are formed by using a semiconductor layer formed on a silicon substrate, a sapphire substrate, or an SOI substrate.
  • the semiconductor layer preferably has a crystal structure containing gallium.
  • the semiconductor layer containing gallium include gallium nitride (hereinafter referred to as GaN) or gallium oxide (GaOx).
  • silicon nitride (SiC) may be used for the semiconductor layer.
  • FIG. 5A describes a semiconductor relay 100 in which GaN is used for the semiconductor layer 212.
  • GaN can be generated by providing a low temperature buffer layer on the substrate 210 and epitaxially growing a single crystal GaN on the low temperature buffer layer on the substrate 210.
  • the description of the buffer layer is omitted.
  • FIG. 5A shows an example in which a sapphire substrate is used as the substrate 210.
  • the semiconductor layer 214 is epitaxially grown on the semiconductor layer 212.
  • the semiconductor layer 212 is preferably GaN
  • the semiconductor layer 214 is preferably AlGaN.
  • AlN aluminum nitride
  • AlN and AlGaN which is a mixed crystal of AlN and GaN, are preferable as a high-power, high-frequency device material.
  • a HEMT (High Electron Mobility Transistor) having AlGaN as a channel forming region can perform even higher withstand voltage operation than a HEMT having GaN as a channel forming region.
  • a two-dimensional electron gas (2DEG) is generated at the interface between GaN and AlGaN due to the polarization effect of GaN and AlGaN. That is, in a transistor having a HEMT structure, 2DEG becomes a channel forming region.
  • the light emitting element 111 and the light emitting element 112 can be formed on the semiconductor layer 212 and the semiconductor layer 214.
  • the n-type region 212a or the p-type region 212b is formed by adding a dopant to the semiconductor layer 214 and the semiconductor layer 212.
  • a pn junction is formed to form a light emitting element 111 or a light emitting element 112.
  • the addition method includes an ion doping method, an ion implantation method, a plasma treatment method, and the like.
  • the n-type region 212a is formed by adding silicon (Si), germanium (Ge), or the like as a dopant.
  • the p-type region 212b is formed by adding magnesium (Mg), zinc (Zn), cadmium (Cd), beryllium (Be) or the like as a dopant.
  • the n-type region 212a or the p-type region 212b is preferably formed in a region continuous with the semiconductor layer 212 and the semiconductor layer 214.
  • the n-type region 212a or the p-type region 212b may be formed only on the semiconductor layer 212.
  • the dopant may pass through the semiconductor layer 214 and be added to the semiconductor layer 212.
  • a conductive layer 216a to a conductive layer 216f are provided on the semiconductor layer 214.
  • the conductive layer 216a corresponds to the cathode electrode of the light emitting element 111
  • the conductive layer 216b corresponds to the anode electrode of the light emitting element 111
  • the light emitting element 111 is formed by the region 212b.
  • the conductive layer 216e corresponds to the anode electrode of the light emitting element 112
  • the conductive layer 216f corresponds to the cathode electrode of the light emitting element 112
  • the n-type region 212a and the n-type region 212a formed between the conductive layer 216e and the conductive layer 216f are formed.
  • the light emitting element 112 is formed by the p-type region 212b.
  • the positions of the anode electrode or the cathode electrode can be arranged according to the n-type region or the p-type region.
  • the conductive layer 216c when the conductive layer 216c is one of the source or drain of the transistor 141a, the conductive layer 216d corresponds to the other of the source or drain of the transistor 141a.
  • the conductive layer 216c has a function as a part of the wiring connected to the terminal 14, and the conductive layer 216d has a function as a part of the wiring connected to the terminal 15.
  • the insulating layer 218 is provided so as to be sandwiched between the conductive layer 220 and the semiconductor layer 214.
  • the conductive layer 220 may be referred to as a gate electrode, and the insulating layer 218 may be referred to as a first gate insulating layer.
  • Silicon oxide, aluminum oxide, hafnium oxide, or the like can be used as the first gate insulating layer.
  • the off-current of the transistor 141a is reduced when the first gate insulating layer contains any one of silicon oxide, aluminum oxide, hafnium oxide, and the like.
  • the first gate insulating layer is preferably a SiO 2 film, an Al 2 O 3 film, or an HfO 2 film.
  • a part of the insulating layer 218 is provided at a position in contact with the upper side of the n-type region 212a or the p-type region 212b. Further, a part of the insulating layer 218 is provided so as to cover a part of the conductive layer 216a to the conductive layer 216f.
  • the transistor 141a preferably has a recess gate structure.
  • FIG. 5A shows an example in which the transistor 141a has a recess gate structure. Since the transistor 141a has a recess gate structure, the off-current of the transistor 141a is reduced.
  • the recess gate structure is formed by etching a part of the semiconductor layer 214 at a position overlapping the gate electrode forming the channel forming region and thinning the semiconductor layer 214. The region of the semiconductor layer 214 that is thinned by etching is called a recess region.
  • the recess region has a high threshold voltage (no) because the depletion layer extending under the gate electrode can pinch off the channel formed by 2DEG when no voltage is applied to the gate electrode (transistor 141a is off). It has the effect of turning off the mary. In addition, a large current can flow in the non-recess region due to the increase in the concentration of 2DEG.
  • the recess region of the light emitting element 111 or the semiconductor layer 214 of the light emitting element 112 is formed by etching in the same process. Since the light emitting element 111 or the light emitting element 112 has a recess region, the off-current can be reduced. Therefore, the light emitting element 111 or the light emitting element 112 can suppress lighting due to leakage current or the like.
  • the light emitting element 111 or the light emitting element 112 does not have to be provided with a recess region. By not providing the recess region in the light emitting element 111 or the light emitting element 112, the responsiveness of the light emitting element 111 or the light emitting element 112 is improved. Further, the signal amplitude of the first signal given to the circuit 101 can be reduced. By reducing the signal amplitude of the first signal, the power consumption of the circuit that controls the circuit 101 can be reduced.
  • An insulating layer 222 is provided on the insulating layer 218.
  • a flattening treatment is not particularly limited, but can be carried out by a polishing treatment (for example, a chemical mechanical polishing (CMP)) or a dry etching treatment.
  • CMP chemical mechanical polishing
  • the polishing process can be omitted by forming the insulating layer 222 using an insulating material having a flattening function.
  • An organic insulating film is suitable for the insulating layer 222.
  • the material that can be used for the organic insulating film include acrylic resin, polyimide resin, epoxy resin, polyamide resin, polyimideamide resin, siloxane resin, benzocyclobutene resin, phenol resin, and precursors of these resins. ..
  • low dielectric constant materials (low-k materials) and the like can be used.
  • the insulating layer 222 may be formed by laminating a plurality of insulating layers formed of these materials.
  • An insulating layer 224 is laminated on the insulating layer 222.
  • the insulating layer 224 preferably has a function of suppressing the diffusion of hydrogen contained in the semiconductor layer 212, the semiconductor layer 214, or the like. Therefore, the insulating layer 224 preferably contains at least nitrogen.
  • the insulating layer 224a can be laminated on the insulating layer 224.
  • the insulating layer 224 preferably contains more nitrogen than the insulating layer 224a, and the insulating layer 224a preferably contains more oxygen than the insulating layer 224.
  • the insulating layer 224a can supply oxygen to the semiconductor layer 230a or the semiconductor layer 230b, which will be described later.
  • a transistor 131, a transistor 132, a capacitance, a light receiving element 121, and a light receiving element 122 are provided on the insulating layer 224. First, the transistor 131 and the transistor 132 will be described.
  • a conductive layer 226a is provided on the insulating layer 224.
  • An insulating layer 228 is provided on the conductive layer 226a.
  • the semiconductor layer 230a is arranged at a position overlapping the conductive layer 226a.
  • the semiconductor layer 230a is a semiconductor layer of the transistor 131.
  • a conductive layer 226b is provided on the insulating layer 224.
  • An insulating layer 228 is provided on the conductive layer 226b.
  • a semiconductor layer 230b is arranged on the insulating layer 228 at a position overlapping the conductive layer 226b.
  • the semiconductor layer 230b is a semiconductor layer of the transistor 132. Therefore, the insulating layer 228 can be rephrased as a second gate insulating layer.
  • the conductive layer 226a and the conductive layer 226b can be formed by the same material and the same process.
  • the insulating layer 228 is an insulating layer common to the transistor 131 and the transistor 132.
  • the semiconductor layer 230a and the semiconductor layer 230b can be formed by the same material and the same process.
  • the conductive layer 226a functions as a gate electrode of the transistor 131. Further, the conductive layer 226b functions as a gate electrode of the transistor 131. Further, the conductive layer 226a can prevent the light 150c emitted by the light emitting element 111 from being incident on the semiconductor layer 230a. Further, the conductive layer 226b can prevent the light 150d emitted by the light emitting element 112 from being incident on the semiconductor layer 230b.
  • a conductive layer 232a and a conductive layer 232b are provided on the semiconductor layer 230a, and a conductive layer 232b and a conductive layer 232c are provided on the semiconductor layer 230b. Further, the conductive layer 232a is provided on the insulating layer 228 provided on the conductive layer 226a. Further, the conductive layer 232c is provided on the insulating layer 228 provided on the conductive layer 226b. Further, the conductive layer 232b is provided on the semiconductor layer 230a and the insulating layer 228 provided on the semiconductor layer 230b, and the conductive layer 232b is in contact with the conductive layer 220.
  • a part of the conductive layer 232b is in contact with the side walls of the insulating layer 222, the insulating layer 224, and the insulating layer 228 that are exposed in the contact hole provided to electrically connect the conductive layer 232b and the conductive layer 220. .. Further, the insulating layer 234 is provided on the conductive layer 232, the conductive layer 232a to the conductive layer 232c. Further, a part of the insulating layer 228 is in contact with a part of the conductive layer 232, the insulating layer 224, and the insulating layer 234.
  • a conductive layer 236a, a conductive layer 236b, and a conductive layer 236c are provided on the insulating layer 234.
  • a part of the conductive layer 236a is in contact with the conductive layer 232a and a part of the conductive layer 226a.
  • a part of the conductive layer 236a is a part of the side wall of the insulating layer 228 exposed in the contact hole formed for electrically connecting the conductive layer 232a and the conductive layer 226a, and a side wall of the insulating layer 234. Contact a part of.
  • a part of the conductive layer 236c is in contact with a part of the conductive layer 226a. Further, a part of the conductive layer 236c is in contact with a part of the side wall of the insulating layer 228 exposed in the contact hole formed for electrically connecting with the conductive layer 226a and a part of the side wall of the insulating layer 234.
  • the conductive layer 236a is arranged at a position where it overlaps with the semiconductor layer 230a and the insulating layer 234. Therefore, the conductive layer 236a has a function of a gate electrode of the transistor 131, a function of wiring connected to the light receiving element 121, and a light shielding function of preventing the light emitted by the light emitting element 111 from entering the semiconductor layer 230a.
  • the conductive layer 236c is arranged at a position where it overlaps with the semiconductor layer 230b and the insulating layer 234. Therefore, the conductive layer 236a has a function of a gate electrode or a back gate electrode of the transistor 131, a function of wiring connected to the light receiving element 121, and a light shielding function of preventing the light emitted by the light emitting element 112 from entering the semiconductor layer 230b. Has.
  • the conductive layer 236b is arranged at a position overlapping a part of the conductive layer 232b, and is further provided so as to sandwich the insulating layer 234. Therefore, the capacitance 133 is formed by arranging the conductive layer 236b and the conductive layer 232b so as to sandwich the insulating layer 234.
  • An insulating layer 238 is provided on the conductive layer 236a to 236c.
  • a conductive layer 240a and a conductive layer 240b are provided on the insulating layer 238.
  • the conductive layer 240a corresponds to the pixel electrode of the light receiving element 121.
  • the conductive layer 240b corresponds to a pixel electrode of the light receiving element 122.
  • the conductive layer 240a is in contact with the conductive layer 236a, and the conductive layer 240b is in contact with the conductive layer 236c.
  • the insulating layer 218, the insulating layer 222, the insulating layer 224, the insulating layer 228, the insulating layer 234, and the insulating layer 238 preferably have translucency.
  • An organic sensor layer 242a is provided on the conductive layer 240a, and a conductive layer 244a is provided on the organic sensor layer 242a. Further, an organic sensor layer 242b is provided on the conductive layer 240b, and a conductive layer 244b is provided on the organic sensor layer 242b.
  • the light receiving element 121 is composed of the conductive layer 240a, the organic sensor layer 242a, and the conductive layer 244a.
  • the light receiving element 122 is composed of a conductive layer 240b, an organic sensor layer 242b, and a conductive layer 244b. It is preferable to provide an insulating layer 246 on the light receiving element 121 and the light receiving element 122. Deterioration of the light receiving element due to water or the like can be suppressed.
  • the conductive layer 240a and the conductive layer 240b will be referred to as the conductive layer 240
  • the organic sensor layer 242a and the organic sensor layer 242b will be referred to as the organic sensor layer 242
  • the conductive layer 244a and the conductive layer 244b will be referred to as the conductive layer 244.
  • the organic sensor layer 242 has a buffer layer 242d, an active layer 242e, and a buffer layer 242f.
  • the buffer layer 242d and the buffer layer 242f may have a single-layer structure or a laminated structure, respectively.
  • the buffer layer 242d can have, for example, one or both of the hole injection layer and the hole transport layer. Further, the buffer layer 242f can have, for example, one or both of an electron injection layer and an electron transport layer. Therefore, when the buffer layer 242d has a hole injection layer, the hole injection layer functions as a hole transport layer. Similarly, when the buffer layer 242f has an electron injection layer, the electron injection layer functions as an electron transport layer.
  • the hole injection layer is a layer that injects holes from the anode into the light emitting device, and is a layer that contains a material having high hole injection properties.
  • a material having high hole injectability an aromatic amine compound or a composite material containing a hole transporting material and an acceptor material (electron acceptor material) can be used.
  • the hole transport layer is a layer that transports holes generated based on the incident light in the active layer to the anode.
  • the hole transport layer is a layer containing a hole transport material.
  • a hole transporting material a substance having a hole mobility of 10-6 cm 2 / Vs or more is preferable. In addition, any substance other than these can be used as long as it is a substance having a higher hole transport property than electrons.
  • the hole-transporting material include materials having high hole-transporting properties such as ⁇ -electron-rich heteroaromatic compounds (for example, carbazole derivatives, thiophene derivatives, furan derivatives, etc.) and aromatic amines (compounds having an aromatic amine skeleton). Is preferable.
  • the electron transport layer is a layer that transports electrons generated based on the incident light in the active layer to the cathode.
  • the electron transport layer is a layer containing an electron transport material.
  • As the electron transporting material a substance having an electron mobility of 1 ⁇ 10 -6 cm 2 / Vs or more is preferable. In addition, any substance other than these can be used as long as it is a substance having a higher electron transport property than holes.
  • Examples of the electron-transporting material include a metal complex having a quinoline skeleton, a metal complex having a benzoquinoline skeleton, a metal complex having an oxazole skeleton, a metal complex having a thiazole skeleton, and the like, as well as oxadiazole derivatives, triazole derivatives, and imidazole derivatives.
  • ⁇ electron deficiency including oxazole derivative, thiazole derivative, phenanthroline derivative, quinoline derivative having quinoline ligand, benzoquinoline derivative, quinoxalin derivative, dibenzoquinoxalin derivative, pyridine derivative, bipyridine derivative, pyrimidine derivative, and other nitrogen-containing heteroaromatic compounds
  • a material having high electron transport property such as a type complex aromatic compound can be used.
  • the electron injection layer is a layer for injecting electrons from the cathode into the light emitting element, and is a layer containing a material having high electron injection properties.
  • a material having high electron injection property an alkali metal, an alkaline earth metal, or a compound thereof can be used.
  • a composite material containing an electron transporting material and a donor material (electron donating material) can also be used.
  • the active layer 242e has an organic compound.
  • examples of the n-type semiconductor material contained in the active layer 242e include electron-accepting organic semiconductor materials such as fullerenes (for example, C 60 , C 70, etc.) or derivatives thereof.
  • examples of the p-type semiconductor material contained in the active layer 242e include electronic organic semiconductor materials such as copper (II) phthalocyanine (CuPc) and tetraphenyldibenzoperiflanthene (DBP). Be done.
  • the active layer 242e is preferably formed by co-depositing an n-type semiconductor and a p-type semiconductor.
  • the light receiving element 121 can be arranged above the light emitting element 111, and the light receiving element 122 can be arranged above the light emitting element 112. Therefore, in the semiconductor relay 100, since the light emitting element and the light receiving element can be formed on one substrate 210, the step of bonding the circuit 101 having the light emitting element and the circuit 102 having the light receiving element and the switch. Can be reduced. Alternatively, the process of fixing the circuit 101 and the circuit 102 to the IC case can be reduced.
  • the conductive layer 232b has a function of isolating between the light emitting element 111 and the light emitting element 112. Therefore, the conductive layer 232b can prevent the light 150c emitted by the light emitting element 111 from being incident on the light receiving element 122. Further, the conductive layer 232b can prevent the light 150d emitted by the light emitting element 112 from being incident on the light receiving element 121.
  • the distance between the light emitting element 111 and the light receiving element 121 is preferably within 3 ⁇ m, more preferably within 1 ⁇ m.
  • FIG. 6A is a diagram illustrating a semiconductor relay different from FIG. 5A.
  • FIG. 6A shows that the conductive layer 215 is provided between the semiconductor layer 214 and the conductive layer 216a to 216f in order to improve the ohmic property of the semiconductor layer 214 and the conductive layer 216a to 216f. It's different.
  • the conductive layer 215 may be referred to as an ohmic electrode. It is preferable to use a conductive oxide for the ohmic electrode.
  • a zinc oxide film can be used as the conductive oxide.
  • the zinc oxide film has the characteristics of an n-type semiconductor in a non-doping state, and is easy to dope. As an example, by doping with either aluminum or gallium, the zinc oxide film has a resistivity of about 10 -3 to 10 -4 ⁇ ⁇ cm. Further, the zinc oxide film can be formed by a sputtering method.
  • FIG. 6B is a diagram illustrating a semiconductor relay different from FIG. 6A.
  • FIG. 6B is different from FIG. 6A in that an insulating layer 248 containing a phosphor is provided on the insulating layer 238.
  • the light (light 150a, 150b) emitted from the light emitting element is converted into light having a wavelength longer than the wavelength of the light by the phosphor.
  • the wavelength range that can be detected by the light receiving element is preferably a range longer than the wavelength range of the light emitted by the light emitting element.
  • the insulating layer 248 containing the phosphor can function as a flattening film. Therefore, the flatness of the region where the light receiving element receives light is improved. That is, the variation of the light receiving element is improved.
  • the conductive layer 244 is in contact with the conductive layer 236b, the insulating layer 238, and the insulating layer 248.
  • the conductive layer 244 and the conductive layer 236b in order to connect the conductive layer 244 and the conductive layer 236b, they must be connected through a contact hole, which requires a processing step.
  • the wiring distance can be shortened and the processing process can be reduced. Therefore, the chip size of the semiconductor relay 100 can be reduced to improve the productivity, and the processing cost can be reduced by reducing the processing process of the semiconductor relay 100.
  • the conductive layer 244 so as to cover the organic sensor layer 242, the organic sensor layer 242 can be protected from moisture and the like invading from the outside.
  • FIG. 7A is a diagram illustrating a semiconductor relay 100 different from FIG. 6B.
  • FIG. 7A is different from FIG. 6B in that the light emitting element 111A and the light emitting element 112A are formed on the semiconductor layer 214.
  • the light emitting element 111A is provided with an epitaxially grown light emitting layer 213a on the semiconductor layer 114, further provided with an epitaxially grown semiconductor layer 215a on the light emitting layer 213a, and further provided with an epitaxially grown conductive layer 217a on the semiconductor layer 215a. Be done.
  • a conductive layer 216a is provided on the semiconductor layer 217a.
  • the semiconductor layer 214 is an n-type GaN
  • the light emitting layer 213a is a GaN containing indium
  • the semiconductor layer 215a is a p-type GaN.
  • the n-type GaN contains silicon or germanium
  • the p-type GaN contains magnesium, zinc, cadmium, beryllium, or the like.
  • the conductive layer 217a is a conductive layer having translucency.
  • the light emitting layer 213a and the light emitting layer 213b, or the semiconductor layer 215a and the semiconductor layer 215b, or the conductive layer 217a and the conductive layer 217b are formed by the same material and the same process, respectively. Can be done.
  • the light emitting element 111A and the light emitting element 112A can be separated by a dry etching process.
  • the semiconductor relay 100 preferably has a transistor 141a formed in a region provided for separating the light emitting element 111A and the light emitting element 112A. Further, the anode electrode or cathode electrode of each of the light emitting element 111A and the light emitting element 112A, or the conductive layer 216a to the conductive layer 216f functioning as a source or drain of the transistor 141a may be formed by the same material and the same process, respectively. it can.
  • FIG. 7B is a diagram illustrating a semiconductor relay 100 different from FIG. 7A.
  • FIG. 7B differs from FIG. 7A in that the transistor 141a, the light emitting element 111, and the light emitting element 112 are formed on the substrate 250.
  • the substrate 250 is preferably gallium oxide.
  • the light emitting element 111A is provided with an epitaxially grown semiconductor layer 252 on the substrate 250, an epitaxially grown light emitting layer 213a on the semiconductor layer 252, and further provided an epitaxially grown semiconductor layer 215a on the light emitting layer 213a. Further, an epitaxially grown conductive layer 217a is provided on the semiconductor layer 215a. A conductive layer 216a is provided on the semiconductor layer 217a.
  • the substrate 250 is, for example, gallium oxide containing magnesium.
  • the semiconductor layer 252 is, for example, n-type gallium oxide containing tin
  • the light emitting layer 213a is GaN containing indium
  • the semiconductor layer 215a is p-type GaN.
  • the semiconductor relay 100 preferably has a transistor 141c formed in a region provided for separating the light emitting element 111A and the light emitting element 112A.
  • the transistor 141c is a transistor having a MESFET structure containing gallium oxide in the channel forming region.
  • the anode electrode or cathode electrode of each of the light emitting element 111A and the light emitting element 112A, or the conductive layer 216a to the conductive layer 216f functioning as a source or drain of the transistor 141a may be formed by the same material and the same process, respectively. it can.
  • the semiconductor relay 100 having a new configuration can be provided by forming the circuit 101 and the circuit 102 on the same substrate. Further, the light emitted by the light emitting element can be shielded by using the gate or back gate of the transistor 131 and the transistor 132, the conductive layer 232b connecting the transistors, the insulating layer 248 containing a phosphor, and the like. Therefore, the first signal can provide a semiconductor relay 100 that is well isolated from the second signal. Further, it is possible to provide a semiconductor relay 100 having good electrical characteristics that can handle a large amount of electric power with low loss by using an oxide semiconductor or a compound semiconductor for the transistor 104a or the transistor 104c.
  • the semiconductor relay 100 having a configuration suitable for miniaturization is provided. Can be done. Further, by having a light emitting element and a light receiving element, it is possible to provide a highly reliable semiconductor relay 100 by having a configuration having no movable contact.
  • the forming range of the light emitting element includes the anode electrode and the cathode electrode as a range. Further, the forming range of the light receiving element is the larger range of the anode electrode and the cathode electrode. Therefore, when the light emitting element overlaps the light receiving element, it means that a part of the forming range of the light emitting element and a part of the forming range of the light receiving element overlap.
  • the semiconductor relay 100 can be formed by using a semiconductor process, it can be paraphrased as a semiconductor device.
  • This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
  • Transistor configuration example 1> 8A, 8B, and (C) are a top view and a cross-sectional view of the transistor 300, which can be used in the display device according to one aspect of the present invention, and the periphery of the transistor 300.
  • the transistor 300 can be applied to the transistor 131 or the transistor 132 shown in the first embodiment or the like.
  • FIG. 8A is a top view of the transistor 300.
  • 8B and 8C are cross-sectional views of the transistor 300.
  • FIG. 8B is a cross-sectional view of the portion shown by the alternate long and short dash line of A1-A2 in FIG. 8A, and is also a cross-sectional view of the transistor 300 in the channel length direction.
  • FIG. 8C is a cross-sectional view of the portion shown by the alternate long and short dash line of A3-A4 in FIG. 8A, and is also a cross-sectional view of the transistor 300 in the channel width direction.
  • some elements are omitted for the sake of clarity.
  • the conductor 300 is arranged on the metal oxide 330a arranged on the substrate (not shown), the metal oxide 330b arranged on the metal oxide 330a, and the metal oxide 330b at a distance from each other.
  • the conductor 342a and the conductor 342b, and the insulator 380 arranged on the conductor 342a and on the conductor 342b and having an opening formed between the conductor 342a and the conductor 342b, and in the opening.
  • An insulator 350 arranged between the arranged conductor 360, the metal oxide 330b, the conductor 342a, the conductor 342b, and the insulator 380, and the conductor 360, and the metal oxide 330b, the conductor.
  • the conductor 342a and the conductor 342b may be collectively referred to as a conductor 342.
  • the transistor 300 has a shape in which the side surfaces of the conductor 342a and the conductor 342b on the conductor 360 side are substantially vertical.
  • the transistor 300 shown in FIG. 8 is not limited to this, and the angle formed by the side surface and the bottom surface of the conductor 342a and the conductor 342b is 10 ° or more and 80 ° or less, preferably 30 ° or more and 60 ° or less. May be. Further, the opposing side surfaces of the conductor 342a and the conductor 342b may have a plurality of surfaces.
  • insulation is provided between the insulator 324, the metal oxide 330a, the metal oxide 330b, the conductor 342a, the conductor 342b, and the metal oxide 330c, and the insulator 380. It is preferable that the body 354 is arranged.
  • the insulator 354 includes a side surface of the metal oxide 330c, an upper surface and a side surface of the conductor 342a, an upper surface and a side surface of the conductor 342b, a side surface of the metal oxide 330a, and metal oxidation. It is preferable to have a region in contact with the side surface of the object 330b and the upper surface of the insulator 324.
  • the transistor 300 has a configuration in which three layers of a metal oxide 330a, a metal oxide 330b, and a metal oxide 330c are laminated in a region where a channel is formed (hereinafter, also referred to as a channel formation region) and in the vicinity thereof.
  • the present invention is not limited to this.
  • a two-layer structure of the metal oxide 330b and the metal oxide 330c, or a laminated structure of four or more layers may be provided.
  • the conductor 360 is shown as a two-layer laminated structure, but the present invention is not limited to this.
  • the conductor 360 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 330a, the metal oxide 330b, and the metal oxide 330c may have a laminated structure of two or more layers.
  • the metal oxide 330c has a laminated structure composed of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 330b. It has a similar composition
  • the second metal oxide preferably has the same composition as the metal oxide 330a.
  • the conductor 360 functions as a gate electrode of the transistor, and the conductor 342a and the conductor 342b function as a source electrode or a drain electrode, respectively.
  • the conductor 360 is formed so as to be embedded in the opening of the insulator 380 and the region sandwiched between the conductor 342a and the conductor 342b.
  • the arrangement of the conductor 360, the conductor 342a, and the conductor 342b is self-consistently selected with respect to the opening of the insulator 380. That is, in the transistor 300, the gate electrode can be arranged in a self-aligned manner between the source electrode and the drain electrode. Therefore, since the conductor 360 can be formed without providing the alignment margin, the occupied area of the transistor 300 can be reduced. As a result, the display device can be made high-definition. Further, the display device can be made into a narrow frame.
  • the conductor 360 may have a conductor 360a provided inside the insulator 350 and a conductor 360b provided so as to be embedded inside the conductor 360a. preferable.
  • the conductor 300 includes an insulator 314 arranged on a substrate (not shown) and an insulator 316 arranged on the insulator 314. It has a conductor 305 arranged so as to be embedded in the insulator 316, an insulator 322 arranged on the insulator 316 and the conductor 305, and an insulator 324 arranged on the insulator 322. Is preferable. Further, it is preferable that the metal oxide 330a is arranged on the insulator 324.
  • the insulator 374 and the insulator 381 that function as an interlayer film are arranged on the transistor 300.
  • the insulator 374 is arranged in contact with the upper surface of the conductor 360, the insulator 350, the insulator 354, the metal oxide 330c, and the insulator 380.
  • the insulator 322, the insulator 354, and the insulator 374 have a function of suppressing the diffusion of at least one hydrogen (for example, hydrogen atom, hydrogen molecule, etc.).
  • the insulator 322, the insulator 354, and the insulator 374 preferably have lower hydrogen permeability than the insulator 324, the insulator 350, and the insulator 380.
  • the insulator 322 and the insulator 354 have a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.).
  • the insulator 322 and the insulator 354 preferably have lower oxygen permeability than the insulator 324, the insulator 350, and the insulator 380.
  • the insulator 324, the metal oxide 330, and the insulator 350 are separated from the insulator 380 and the insulator 381 by the insulator 354 and the insulator 374. Therefore, in the insulator 324, the metal oxide 330, and the insulator 350, impurities such as hydrogen contained in the insulator 380 and the insulator 381, and excess oxygen are added to the insulator 324, the metal oxide 330a, and the metal oxide. It is possible to suppress mixing with 330b and the insulator 350.
  • a conductor 340 (conductor 340a and conductor 340b) that is electrically connected to the transistor 300 and functions as a plug.
  • An insulator 341 (insulator 341a and insulator 341b) is provided in contact with the side surface of the conductor 340 that functions as a plug. That is, the insulator 354, the insulator 380, the insulator 374, and the insulator 341 are provided in contact with the inner wall of the opening of the insulator 381. Further, the first conductor of the conductor 340 may be provided in contact with the side surface of the insulator 341, and the second conductor of the conductor 340 may be further provided inside.
  • the height of the upper surface of the conductor 340 and the height of the upper surface of the insulator 381 can be made about the same.
  • the transistor 300 shows a configuration in which the first conductor of the conductor 340 and the second conductor of the conductor 340 are laminated, the present invention is not limited to this.
  • the conductor 340 may be provided as a single layer or a laminated structure having three or more layers. When the structure has a laminated structure, an ordinal number may be given in the order of formation to distinguish them.
  • the transistor 300 is a metal oxide 330 (metal oxide 330a, metal oxide 330b, and metal oxide 330c) containing a channel forming region, and a metal oxide that functions as an oxide semiconductor (hereinafter, also referred to as an oxide semiconductor). It is preferable to use).
  • a metal oxide serving as the channel forming region of the metal oxide 330 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more as described above.
  • the film thickness of the region of the metal oxide 330b that does not overlap with the conductor 342 may be thinner than the film thickness of the region that overlaps with the conductor 342. This is formed by removing a part of the upper surface of the metal oxide 330b when forming the conductor 342a and the conductor 342b.
  • a region having low resistance may be formed in the vicinity of the interface with the conductive film. As described above, by removing the region having low resistance located between the conductor 342a and the conductor 342b on the upper surface of the metal oxide 330b, it is possible to suppress the formation of a channel in the region.
  • a display device having a transistor having a small size and a high definition it is possible to provide a display device having a transistor having a large on-current and a high brightness.
  • a display device having a fast-moving transistor and fast-moving it is possible to provide a highly reliable display device having a transistor having stable electrical characteristics.
  • a display device having a transistor having a small off-current and low power consumption it is possible to provide.
  • the conductor 305 is arranged so as to have a region overlapping with the metal oxide 330 and the conductor 360. Further, it is preferable that the conductor 305 is embedded in the insulator 316. Here, it is preferable to improve the flatness of the upper surface of the conductor 305.
  • the average surface roughness (Ra) of the upper surface of the conductor 305 may be 1 nm or less, preferably 0.5 nm or less, and more preferably 0.3 nm or less.
  • the flatness of the insulator 324 formed on the conductor 305 can be improved, and the crystallinity of the metal oxide 330b and the metal oxide 330c can be improved.
  • the conductor 360 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 305 may function as a second gate (also referred to as a back gate) electrode.
  • the threshold voltage of the transistor 300 can be controlled by changing the potential applied to the conductor 305 independently without interlocking with the potential applied to the conductor 360.
  • the threshold voltage of the transistor 300 can be made larger than 0 V, and the off-current can be reduced. Therefore, when a negative potential is applied to the conductor 305, the drain current of the transistor 300 can be made smaller when the potential applied to the conductor 360 is 0 V than when it is not applied.
  • the conductor 305 may be provided larger than the channel formation region in the metal oxide 330.
  • the conductor 305 is also stretched in a region outside the end portion intersecting the channel width direction of the metal oxide 330. That is, it is preferable that the conductor 305 and the conductor 360 are superposed on each other via an insulator on the outside of the side surface of the metal oxide 330 in the channel width direction.
  • the channel forming region of the metal oxide 330 is formed by the electric field of the conductor 360 having the function as the first gate electrode and the electric field of the conductor 305 having the function as the second gate electrode. Can be electrically surrounded.
  • the conductor 305 is stretched to function as wiring.
  • the present invention is not limited to this, and a conductor that functions as wiring may be provided under the conductor 305.
  • the conductor 305 it is preferable to use a conductive material whose main component is tungsten, copper, or aluminum for the conductor 305.
  • the conductor 305 is shown as a single layer, it may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • a conductor having (the above impurities are difficult to permeate) may be provided.
  • the function of suppressing the diffusion of impurities or oxygen is a function of suppressing the diffusion of any one or all of the above impurities or the above oxygen.
  • the conductor 305 By providing a conductor having a function of suppressing the diffusion of oxygen under the conductor 305, it is possible to prevent the conductor 305 from being oxidized and the conductivity from being lowered.
  • the conductor having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used. Therefore, as the conductor 305, the conductive material may be a single layer or a laminated material.
  • the insulator 314 preferably has a function as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 300 from the substrate side.
  • the insulator 314 has a hydrogen atom, a hydrogen molecule, a water molecule, a nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, NO 2 , etc.), a function of suppressing diffusion of impurities such as copper atoms
  • an insulating material which is difficult for the above impurities to permeate.
  • it is preferable to use an insulating material having a function of suppressing the diffusion of oxygen for example, at least one oxygen atom, oxygen molecule, etc.
  • the above oxygen is difficult to permeate.
  • the insulator 314 it is preferable to use aluminum oxide, silicon nitride, or the like as the insulator 314. As a result, it is possible to prevent impurities such as water and hydrogen from diffusing from the substrate side to the transistor 300 side with respect to the insulator 314. Alternatively, it is possible to prevent oxygen contained in the insulator 324 or the like from diffusing toward the substrate side of the insulator 314.
  • the insulator 316, the insulator 380, and the insulator 381 that function as the interlayer film have a lower relative permittivity than the insulator 314.
  • a material having a low relative permittivity as an interlayer film, it is possible to reduce the parasitic capacitance generated between the wirings.
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, carbon and nitrogen were added. Silicon oxide, silicon oxide having pores, or the like may be appropriately used.
  • the insulator 322 and the insulator 324 have a function as a gate insulator.
  • the insulator 324 in contact with the metal oxide 330 desorbs oxygen by heating.
  • oxygen released by heating may be referred to as excess oxygen.
  • the insulator 324 silicon oxide, silicon oxide nitride, or the like may be appropriately used.
  • an oxide material in which a part of oxygen is desorbed by heating is those in which the amount of oxygen desorbed in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 in TDS (Thermal Desorption Spectrum) analysis.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • the film thickness of the region where the insulator 324 does not overlap with the insulator 354 and does not overlap with the metal oxide 330b may be thinner than the film thickness in the other regions.
  • the film thickness of the region that does not overlap with the insulator 354 and does not overlap with the metal oxide 330b is preferably a film thickness that can sufficiently diffuse the oxygen.
  • the insulator 322 preferably has a function as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 300 from the substrate side, like the insulator 314 and the like.
  • the insulator 322 preferably has lower hydrogen permeability than the insulator 324.
  • the insulator 322 has a function of suppressing the diffusion of oxygen (for example, at least one of oxygen atoms, oxygen molecules, etc.) (the above oxygen is difficult to permeate).
  • the insulator 322 preferably has lower oxygen permeability than the insulator 324. Since the insulator 322 has a function of suppressing the diffusion of oxygen and impurities, it is possible to reduce the diffusion of oxygen contained in the metal oxide 330 toward the substrate side, which is preferable. Further, it is possible to suppress the conductor 305 from reacting with the oxygen contained in the insulator 324 and the oxygen contained in the metal oxide 330.
  • the insulator 322 it is preferable to use an insulator containing oxides of one or both of aluminum and hafnium, which are insulating materials. It is preferable to use aluminum oxide or hafnium oxide as an insulator containing an oxide of one or both of aluminum and hafnium. Alternatively, it is preferable to use an oxide containing aluminum and hafnium (hafnium aluminate) or the like.
  • the insulator 322 releases oxygen from the metal oxide 330 and mixes impurities such as hydrogen from the peripheral portion of the transistor 300 into the metal oxide 330. It functions as a suppressing layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, and zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxide nitride, or silicon nitride may be laminated on the above insulator.
  • the insulator 322 includes, for example, aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), (Ba, Sr) TiO 3 (BST), and the like. Insulators containing the so-called high-k material may be used in a single layer or in a laminated manner. As the miniaturization and high integration of transistors progress, problems such as leakage current may occur due to the thinning of the gate insulator. By using a high-k material for an insulator that functions as a gate insulator, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • the insulator 322 and the insulator 324 may have a laminated structure of two or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • an insulator similar to the insulator 324 may be provided under the insulator 322.
  • the metal oxide 330 has a metal oxide 330a, a metal oxide 330b on the metal oxide 330a, and a metal oxide 330c on the metal oxide 330b.
  • the metal oxide 330a under the metal oxide 330b, it is possible to suppress the diffusion of impurities from the structure formed below the metal oxide 330a to the metal oxide 330b.
  • the metal oxide 330c on the metal oxide 330b, it is possible to suppress the diffusion of impurities from the structure formed above the metal oxide 330c to the metal oxide 330b.
  • the metal oxide 330 has a laminated structure of a plurality of oxide layers having different atomic number ratios of each metal atom. Specifically, in the metal oxide used for the metal oxide 330a, the atomic number ratio of the element M in the constituent elements is higher than the atomic number ratio of the element M in the constituent elements in the metal oxide used for the metal oxide 330b. Larger is preferred. Further, in the metal oxide used for the metal oxide 330a, the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the metal oxide 330b.
  • the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the metal oxide 330a.
  • the metal oxide 330c a metal oxide that can be used for the metal oxide 330a or the metal oxide 330b can be used.
  • the metal oxide 330a, the metal oxide 330b, and the metal oxide 330c preferably have crystallinity, and it is particularly preferable to use CAAC-OS.
  • Crystalline oxides such as CAAC-OS have a dense structure with high crystallinity with few impurities and defects (oxygen deficiency, etc.). Therefore, it is possible to suppress the extraction of oxygen from the metal oxide 330b by the source electrode or the drain electrode. As a result, it is possible to suppress the extraction of oxygen from the metal oxide 330b even when the heat treatment is performed. Therefore, the transistor 300 is stable against a high temperature (so-called thermal budget) in the manufacturing process.
  • the energy at the lower end of the conduction band of the metal oxide 330a and the metal oxide 330c is higher than the energy at the lower end of the conduction band of the metal oxide 330b.
  • the electron affinity of the metal oxide 330a and the metal oxide 330c is smaller than the electron affinity of the metal oxide 330b.
  • the metal oxide 330c it is preferable to use a metal oxide that can be used for the metal oxide 330a.
  • the atomic number ratio of the element M in the constituent elements is higher than the atomic number ratio of the element M in the constituent elements in the metal oxide used for the metal oxide 330b. Larger is preferred.
  • the atomic number ratio of the element M to In is preferably larger than the atomic number ratio of the element M to In in the metal oxide used for the metal oxide 330b. Further, in the metal oxide used for the metal oxide 330b, the atomic number ratio of In to the element M is preferably larger than the atomic number ratio of In to the element M in the metal oxide used for the metal oxide 330c.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band at the junction of the metal oxide 330a, the metal oxide 330b, and the metal oxide 330c is continuously changed or continuously bonded.
  • the metal oxide 330a and the metal oxide 330b, and the metal oxide 330b and the metal oxide 330c have a common element (main component) other than oxygen, so that the defect level density is low.
  • Layers can be formed.
  • the metal oxide 330b is an In-Ga-Zn oxide, In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide or the like may be used as the metal oxide 330a and the metal oxide 330c. ..
  • the metal oxide 330c may have a laminated structure.
  • a laminated structure with gallium oxide can be used.
  • a laminated structure of an In-Ga-Zn oxide and an oxide containing no In may be used as the metal oxide 330c.
  • the metal oxide 330c has a laminated structure
  • the main path of the carrier is the metal oxide 330b.
  • the defect level density at the interface between the metal oxide 330a and the metal oxide 330b and the interface between the metal oxide 330b and the metal oxide 330c Can be lowered. Therefore, the influence of interfacial scattering on carrier conduction is reduced, and the transistor 300 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 330c are It is expected to suppress diffusion to the insulator 350 side.
  • the metal oxide 330c has a laminated structure and the oxide containing no In is positioned above the laminated structure, In that can be diffused to the insulator 350 side can be suppressed. Since the insulator 350 functions as a gate insulator, if In is diffused, the characteristics of the transistor become poor. Therefore, by forming the metal oxide 330c in a laminated structure, it is possible to provide a highly reliable display device.
  • the metal oxide 330 it is preferable to use a metal oxide that functions as an oxide semiconductor.
  • a metal oxide serving as the channel forming region of the metal oxide 330 it is preferable to use a metal oxide having a band gap of 2 eV or more, preferably 2.5 eV or more.
  • the off-current of the transistor can be reduced.
  • a display device having low power consumption can be provided.
  • a conductor 342 (conductor 342a and conductor 342b) that functions as a source electrode and a drain electrode is provided on the metal oxide 330b.
  • the conductors 342 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, berylium, indium, ruthenium, iridium, and strontium. It is preferable to use a metal element selected from lanterns, an alloy containing the above-mentioned metal element as a component, an alloy in which the above-mentioned metal element is combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, a nitride containing titanium and aluminum, a nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, an oxide containing strontium and ruthenium, an oxide containing lanthanum and nickel, and the like are used. Is preferable.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even if it absorbs oxygen.
  • the oxygen concentration may be reduced in the vicinity of the conductor 342 of the metal oxide 330. Further, in the vicinity of the conductor 342 of the metal oxide 330, a metal compound layer containing the metal contained in the conductor 342 and the component of the metal oxide 330 may be formed. In such a case, the carrier density increases in the region near the conductor 342 of the metal oxide 330, and the region becomes a low resistance region.
  • the region between the conductor 342a and the conductor 342b is formed so as to overlap the opening of the insulator 380.
  • the conductor 360 can be arranged in a self-aligned manner between the conductor 342a and the conductor 342b.
  • the insulator 350 functions as a gate insulator.
  • the insulator 350 is preferably arranged in contact with the upper surface of the metal oxide 330c.
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, and silicon oxide having pores are used. be able to. In particular, silicon oxide and silicon oxide nitride are preferable because they are stable against heat.
  • the insulator 350 preferably has a reduced concentration of impurities such as water and hydrogen in the insulator 350.
  • the film thickness of the insulator 350 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 350 and the conductor 360.
  • the metal oxide preferably has a function of suppressing oxygen diffusion from the insulator 350 to the conductor 360. As a result, the oxidation of the conductor 360 by oxygen contained in the insulator 350 can be suppressed.
  • the metal oxide may have a function as a part of a gate insulator. Therefore, when silicon oxide, silicon oxide nitride, or the like is used for the insulator 350, it is preferable to use a metal oxide which is a high-k material having a high relative permittivity.
  • the gate insulator in a laminated structure of the insulator 350 and the metal oxide, the transistor 300 can be made into a transistor that is stable against heat and has a high relative permittivity. Therefore, it is possible to reduce the gate potential applied during transistor operation while maintaining the physical film thickness of the gate insulator. Further, the equivalent oxide film thickness (EOT) of the insulator functioning as the gate insulator can be reduced.
  • EOT equivalent oxide film thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium and the like can be used. ..
  • the conductor 360 is shown as a two-layer structure in FIG. 8, it may have a single-layer structure or a laminated structure of three or more layers.
  • Conductor 360a is described above, hydrogen atoms, hydrogen molecules, water molecules, nitrogen atom, a nitrogen molecule, nitric oxide molecule (N 2 O, NO, NO 2 , etc.), a function of suppressing diffusion of impurities such as copper atoms It is preferable to use a conductor having the same. Alternatively, it is preferable to use a conductive material having a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.).
  • the conductor 360a has a function of suppressing the diffusion of oxygen, it is possible to prevent the conductor 360b from being oxidized by the oxygen contained in the insulator 350 and the conductivity of the conductor 360b from being lowered.
  • the conductive material having a function of suppressing the diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductor 360b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, since the conductor 360 also functions as wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as a main component can be used. Further, the conductor 360b may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the conductive material.
  • the side surface of the metal oxide 330 is covered with the conductor 360 in the region that does not overlap with the conductor 342 of the metal oxide 330b, in other words, in the channel forming region of the metal oxide 330. It is arranged like this. This makes it easier for the electric field of the conductor 360, which functions as the first gate electrode, to act on the side surface of the metal oxide 330. Therefore, the on-current of the transistor 300 can be increased and the frequency characteristics of the transistor 300 can be improved.
  • the insulator 354 preferably has a function as a barrier insulating film that prevents impurities such as water and hydrogen from being mixed into the transistor 300 from the insulator 380 side.
  • the insulator 354 preferably has lower hydrogen permeability than the insulator 324.
  • the insulator 354 includes a side surface of the metal oxide 330c, an upper surface and a side surface of the conductor 342a, an upper surface and a side surface of the conductor 342b, a side surface of the metal oxide 330a, and a metal oxide.
  • the hydrogen contained in the insulator 380 is transferred to the conductor 342a, the conductor 342b, the metal oxide 330a, the metal oxide 330b, and the metal oxide 330 from the upper surface or the side surface of the insulator 324. Invasion can be suppressed.
  • the insulator 354 has a function of suppressing the diffusion of oxygen (for example, at least one oxygen atom, oxygen molecule, etc.) (the above oxygen is difficult to permeate).
  • the insulator 354 preferably has lower oxygen permeability than the insulator 380 or the insulator 324.
  • the insulator 354 is preferably formed by using a sputtering method.
  • oxygen can be added to the vicinity of the region of the insulator 324 in contact with the insulator 354.
  • oxygen can be supplied from the region into the metal oxide 330 via the insulator 324.
  • the insulator 354 has a function of suppressing the diffusion of oxygen upward, it is possible to suppress the diffusion of oxygen from the metal oxide 330 to the insulator 380.
  • the insulator 322 has a function of suppressing the diffusion of oxygen downward, it is possible to suppress the diffusion of oxygen from the metal oxide 330 toward the substrate side. In this way, oxygen is supplied to the channel forming region of the metal oxide 330. As a result, the oxygen deficiency of the metal oxide 330 can be reduced, and the normalization of the transistor can be suppressed.
  • the insulator 354 for example, it is preferable to form an insulator containing oxides of one or both of aluminum and hafnium.
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, or an oxide containing aluminum and hafnium (hafnium aluminate).
  • the insulator 380 is the insulator 324, the metal oxide 330, and the insulator by the insulator 354. It is separated from 350. As a result, it is possible to prevent impurities such as hydrogen from entering from the outside of the transistor 300, so that the electrical characteristics and reliability of the transistor 300 can be improved.
  • the insulator 380 is provided on the insulator 324, the metal oxide 330, and the conductor 342 via the insulator 354.
  • silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon oxide added with fluorine, silicon oxide added with carbon, silicon oxide added with carbon and nitrogen, silicon oxide having pores, or the like can be used as the insulator 380. It is preferable to have. In particular, silicon oxide and silicon oxide nitride are preferable because they are thermally stable. Further, materials such as silicon oxide, silicon oxide nitride, and silicon oxide having pores are preferable because a region containing oxygen desorbed by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 380 is reduced. Further, the upper surface of the insulator 380 may be flattened.
  • the insulator 374 preferably has a function as a barrier insulating film that suppresses impurities such as water and hydrogen from being mixed into the insulator 380.
  • the insulator 374 for example, an insulator that can be used for the insulator 314, the insulator 354, or the like can be used.
  • the insulator 381 that functions as an interlayer film on the insulator 374.
  • the insulator 381 preferably has a reduced concentration of impurities such as water and hydrogen in the film.
  • the conductor 340a and the conductor 340b are arranged in the openings formed in the insulator 381, the insulator 374, the insulator 380, and the insulator 354.
  • the conductor 340a and the conductor 340b are provided so as to face each other with the conductor 360 interposed therebetween.
  • the height of the upper surfaces of the conductor 340a and the conductor 340b may be flush with the upper surface of the insulator 381.
  • An insulator 341a is provided in contact with the inner wall of the openings of the insulator 381, the insulator 374, the insulator 380, and the insulator 354, and the first conductor of the conductor 340a is formed in contact with the side surface thereof. ing.
  • the conductor 342a is located at least a part of the bottom of the opening, and the conductor 340a comes into contact with the conductor 342a.
  • the insulator 341b is provided in contact with the inner wall of the opening of the insulator 381, the insulator 374, the insulator 380, and the insulator 354, and the first conductor of the conductor 340b is formed in contact with the side surface thereof. Has been done.
  • the conductor 342b is located at least a part of the bottom of the opening, and the conductor 340b is in contact with the conductor 342b.
  • the conductor 340a and the conductor 340b it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component. Further, the conductor 340a and the conductor 340b may have a laminated structure.
  • the conductors in contact with the metal oxide 330a, the metal oxide 330b, the conductor 342, the insulator 354, the insulator 380, the insulator 374, and the insulator 381 are described above.
  • a conductor having a function of suppressing the diffusion of impurities such as water and hydrogen For example, tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide and the like are preferably used.
  • the conductive material having a function of suppressing the diffusion of impurities such as water and hydrogen may be used in a single layer or in a laminated state.
  • the conductive material By using the conductive material, it is possible to suppress the oxygen added to the insulator 380 from being absorbed by the conductor 340a and the conductor 340b. Further, it is possible to prevent impurities such as water and hydrogen from being mixed into the metal oxide 330 from the upper layer of the insulator 381 through the conductor 340a and the conductor 340b.
  • the insulator 341a and the insulator 341b for example, an insulator that can be used for the insulator 354 or the like may be used. Since the insulator 341a and the insulator 341b are provided in contact with the insulator 354, it is possible to prevent impurities such as water or hydrogen from the insulator 380 and the like from being mixed into the metal oxide 330 through the conductor 340a and the conductor 340b. can do. Further, it is possible to suppress the oxygen contained in the insulator 380 from being absorbed by the conductor 340a and the conductor 340b.
  • a conductor that functions as wiring may be arranged in contact with the upper surface of the conductor 340a and the upper surface of the conductor 340b.
  • the conductor that functions as wiring it is preferable to use a conductive material containing tungsten, copper, or aluminum as a main component.
  • the conductor may have a laminated structure, for example, titanium or titanium nitride may be laminated with the conductive material.
  • the conductor may be formed so as to be embedded in an opening provided in the insulator.
  • CAC-OS Cloud-Aligned Composite Oxide Semiconductor
  • CAAC-OS c-axis Aligned Crystalline Oxide Semiconductor
  • the CAC-OS has a conductive function in a part of the material and an insulating function in a part of the material, and has a function as a semiconductor in the whole material.
  • the conductive function is the function of allowing electrons (or holes) to flow as carriers
  • the insulating function is the function of allowing electrons (or holes) to be carriers. It is a function that does not shed.
  • CAC-OS or CAC-metal oxide has a conductive region and an insulating region.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level. Further, the conductive region and the insulating region may be unevenly distributed in the material. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.
  • CAC-OS or CAC-metal oxide when the conductive region and the insulating region are dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less, respectively. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to an insulating region and a component having a narrow gap due to a conductive region.
  • the carriers when the carriers flow, the carriers mainly flow in the components having a narrow gap.
  • the component having a narrow gap acts complementarily to the component having a wide gap, and the carrier flows to the component having a wide gap in conjunction with the component having a narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel formation region of the transistor, a high current driving force, that is, a large on-current and a high field effect mobility can be obtained in the ON state of the transistor.
  • CAC-OS or CAC-metal oxid can also be referred to as a matrix composite material (matrix composite) or a metal matrix composite material (metal matrix composite).
  • Oxide semiconductors are divided into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single crystal oxide semiconductor include CAAC-OS, a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like OS: amorphous-like oxide semiconductor), and the like. There are amorphous oxide semiconductors and the like.
  • FIG. 9A is a diagram illustrating classification of crystal structures of oxide semiconductors, typically IGZO (metal oxides containing In, Ga, and Zn).
  • IGZO is roughly classified into Amorphous (amorphous), Crystalline (crystallinity), and Crystal (crystal).
  • Amorphous includes complete amorphous.
  • the Crystalline includes CAAC (c-axis aligned crystalline), nc (nanocrystalline), and CAC (Cloud-Aligned Composite).
  • CAAC c-axis aligned crystalline
  • nc nanocrystalline
  • CAC Cloud-Aligned Composite
  • single crystal, poly crystal, and single crystal amorphous are excluded from the classification of Crystal line.
  • Crystal includes single crystal and poly crystal.
  • the structure in the thick frame shown in FIG. 9A is an intermediate state between Amorphous (amorphous) and Crystal (crystal), and belongs to a new boundary region (New crystal line phase).
  • the structure is in the boundary region between Amorphous and Crystal. That is, the structure can be rephrased as a structure completely different from the energetically unstable Amorphous (amorphous) and Crystal (crystal).
  • the crystal structure of the film or substrate can be evaluated using an X-ray diffraction (XRD: X-Ray Diffraction) image.
  • XRD X-ray diffraction
  • FIGS. 9B and 9C the XRD spectra of quartz glass and IGZO (also referred to as crystalline IGZO) having a crystal structure classified into Crystalline are shown in FIGS. 9B and 9C.
  • FIG. 9B is a quartz glass
  • FIG. 9C is an XRD spectrum of crystalline IGZO.
  • the thickness of the crystalline IGZO shown in FIG. 9C is 500 nm.
  • the shape of the peak of the XRD spectrum of quartz glass is almost symmetrical.
  • the crystalline IGZO has asymmetrical peak shapes in the XRD spectrum.
  • the asymmetrical shape of the peaks in the XRD spectrum clearly indicates the existence of crystals. In other words, if the shape of the peak of the XRD spectrum is not symmetrical, it cannot be said that it is amorphous.
  • the crystal structure of the film can be evaluated by a diffraction pattern (also referred to as a microelectron diffraction pattern) observed by a micro electron diffraction method (NBED: Nano Beam Electron Diffraction).
  • FIG. 9D shows the diffraction pattern of the IGZO film formed with the substrate temperature at room temperature.
  • CAAC-OS has a c-axis orientation and has a distorted crystal structure in which a plurality of nanocrystals are connected in the ab plane direction.
  • the strain refers to a region in which a plurality of nanocrystals are connected, in which the orientation of the lattice arrangement changes between a region in which the lattice arrangement is aligned and a region in which another lattice arrangement is aligned.
  • Nanocrystals are basically hexagons, but they are not limited to regular hexagons and may be non-regular hexagons. In addition, in distortion, it may have a lattice arrangement such as a pentagon and a heptagon.
  • a clear grain boundary also referred to as grain boundary
  • CAAC-OS can tolerate distortion because the arrangement of oxygen atoms is not dense in the ab plane direction and the bond distance between atoms changes due to substitution of metal elements. It is thought that this is the reason.
  • CAAC-OS for which no clear crystal grain boundary is confirmed, is one of the crystalline oxides having a crystal structure suitable for the semiconductor layer of the transistor.
  • a configuration having Zn is preferable.
  • In-Zn oxide and In-Ga-Zn oxide are more suitable than In oxide because they can suppress the generation of grain boundaries.
  • CAAC-OS is a layered crystal in which a layer having indium and oxygen (hereinafter, In layer) and a layer having elements M, zinc, and oxygen (hereinafter, (M, Zn) layer) are laminated. It tends to have a structure (also called a layered structure). Indium and the element M can be replaced with each other, and when the element M of the (M, Zn) layer is replaced with indium, it can be expressed as the (In, M, Zn) layer. Further, when the indium of the In layer is replaced with the element M, it can be expressed as the (In, M) layer.
  • CAAC-OS is a highly crystalline oxide semiconductor.
  • CAAC-OS since a clear crystal grain boundary cannot be confirmed, it can be said that a decrease in electron mobility due to the crystal grain boundary is unlikely to occur. Further, since the crystallinity of the oxide semiconductor may be lowered due to the mixing of impurities or the generation of defects, CAAC-OS can be said to be an oxide semiconductor having few impurities and defects (oxygen deficiency, etc.). Therefore, the oxide semiconductor having CAAC-OS has stable physical properties. Therefore, the oxide semiconductor having CAAC-OS is resistant to heat and has high reliability. CAAC-OS is also stable against high temperatures in the manufacturing process (so-called thermal budget). Therefore, if CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be expanded.
  • the nc-OS has periodicity in the atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less).
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film. Therefore, nc-OS may be indistinguishable from a-like OS and amorphous oxide semiconductors depending on the analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or low density region. That is, the a-like OS has lower crystallinity than the nc-OS and CAAC-OS.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one aspect of the present invention may have two or more of amorphous oxide semiconductor, polycrystalline oxide semiconductor, a-like OS, nc-OS, and CAAC-OS.
  • the oxide semiconductor as a transistor, a transistor with high field effect mobility can be realized. Moreover, a highly reliable transistor can be realized.
  • an oxide semiconductor having a low carrier concentration for the transistor it is preferable to use an oxide semiconductor having a low carrier concentration for the transistor.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density is referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the trap level density may also be low.
  • the charge captured at the trap level of the oxide semiconductor takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel forming region is formed in an oxide semiconductor having a high trap level density may have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon near the interface with the oxide semiconductor are set to 2. ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level may be formed and carriers may be generated. Therefore, a transistor using an oxide semiconductor containing an alkali metal or an alkaline earth metal tends to have a normally-on characteristic. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of the alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor is less than 5 ⁇ 10 19 atoms / cm 3 in SIMS, preferably 5 ⁇ 10 18 Atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, still more preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • hydrogen contained in an oxide semiconductor reacts with oxygen bonded to a metal atom to become water, which may form an oxygen deficiency.
  • oxygen deficiency When hydrogen enters the oxygen deficiency, electrons that are carriers may be generated.
  • a part of hydrogen may be combined with oxygen that is bonded to a metal atom to generate an electron as a carrier. Therefore, a transistor using an oxide semiconductor containing hydrogen tends to have a normally-on characteristic. Therefore, it is preferable that hydrogen in the oxide semiconductor is reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , more preferably 5 ⁇ 10 18 atoms / cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
  • FIG. 10 shows an example in which the semiconductor relay 700 is mounted on the functional module 730.
  • the electronic component 710 is preferably a processor.
  • the electronic component 720 may be a memory, a memory module, an integrated circuit, or the like.
  • the integrated circuit includes an image processing circuit, a GPU (Graphics Processing Unit), a control circuit, a drive circuit, and the like.
  • the processor can control the power gating of each memory or memory module using the semiconductor relay 700.
  • the memory it is preferable to use a DOSRAM (Dynamic Oxide Semiconductor Random Access Memory), a NOSRAM (Nonvolatile Oxide Semiconductor RAM), or a flash memory that uses an OS transistor as a selection switch.
  • DOSRAM Dynamic Oxide Semiconductor Random Access Memory
  • NOSRAM Nonvolatile Oxide Semiconductor RAM
  • flash memory that uses an OS transistor as a selection switch.
  • the functional module 730 has a semiconductor relay 700 and a processor. Since the description of the semiconductor relay 700 can refer to the first embodiment, detailed description thereof will be omitted.
  • the first circuit of the semiconductor relay 700 is given a first signal or a second signal by a processor.
  • the lighting or extinguishing of the first light emitting element is controlled by the first signal given to the first circuit.
  • the lighting or extinguishing of the second light emitting element is controlled by the second signal given to the first circuit.
  • the first data converted into a voltage by the first light receiving element is given to the capacitance via the second transistor.
  • the light emitted by the first light emitting element is given to the first light receiving element via the second transistor.
  • the first transistor is controlled to be conductive by the first data stored in the capacitance.
  • the first data stored in the capacitance is initialized by turning on the third transistor by the second data converted into a voltage by the second light receiving element.
  • the light emitted by the second light emitting element is given to the second light receiving element.
  • the first transistor is controlled to be non-conducting by initializing the first data stored in the capacitance. Therefore, the semiconductor relay 700 can facilitate power gating of the memory or the memory module.
  • the electronic components included in the functional module 730 may include a motor or the like.
  • the functional module 730 can drive a motor or the like.
  • the signal for controlling the motor may require a large amount of electric power (for example, a voltage of 10 V or more, or 100 V or more, and a current of 1 A or more).
  • the semiconductor relay 700 can be provided between the wiring of the signal for controlling the motor and the wiring to which the power supply voltage is applied. Therefore, it becomes possible to control directly from the processor without using a driver IC for controlling the motor.
  • the operating voltage of the processor or motor is shown as an example and is not limited.
  • the semiconductor relay 700, the electronic component 710, or the electronic component 720 may be modularized or made into a single chip by using SiP (System in package) or MCM (Multi Chip Module).
  • BGA All Grid Array
  • PGA Peripheral Component Interconnect Express
  • SPGA Stimulation Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Pack
  • QFJ Quad Flat J-readed package
  • QFN Quad Flat Non-readed package
  • the semiconductor relay 700 or the functional module 730 can be used in various electronic devices.
  • the robot 7100 may include a battery, a microphone module, a camera module, a speaker, a display, various sensors (illumination sensor, infrared sensor, ultrasonic sensor, acceleration sensor, piezo sensor, optical sensor, gyro sensor, etc.) in addition to the functional module 730. ), And a moving mechanism and the like.
  • the functional module 730 has a processor and the like, and has a function of controlling these peripheral devices.
  • the functional module 730 can control the power gating of the sensor group described above or the motor that controls the operation of the robot. Therefore, the power consumption of the battery can be reduced.
  • the microphone can detect and analyze the contents of acoustic signals such as voice and environmental sounds. It is preferable to use AI for the analysis of the contents. Therefore, the amount of calculation and power consumption when analyzing voice increases. While the robot 7100 is stopped, the analysis of voice by the microphone is also stopped. Therefore, the microphone requires a large amount of power during the voice analysis, and it is preferable to perform power gating while the microphone voice analysis is stopped. Therefore, it is preferable to use a semiconductor relay mounted on the functional module 730.
  • the camera module has a function of photographing the surroundings of the robot 7100. Further, the robot 7100 has a function of moving by using a moving mechanism.
  • the robot 7100 can capture an image of the surroundings using the camera module and analyze the image using AI to identify the user and detect the presence or absence of an obstacle when moving. Therefore, the camera module requires a large amount of power during image analysis, and it is preferable to perform power gating while the image analysis of the camera module is stopped. Therefore, it is preferable to use a semiconductor relay mounted on the functional module 730.
  • the flying object 7120 has a propeller control module, a camera module, a battery, and the like, and has a function of autonomously flying.
  • the functional module 730 has a function of controlling these peripheral devices.
  • the flying object 7120 can capture an image of the surroundings by using the camera module, analyze the image by using AI, and detect the presence or absence of an obstacle when moving.
  • the propeller module controls the state of the flying object 7120 according to the direction in which the flying object 7120 moves, the wind direction, the wind speed, and the like.
  • the propeller module has a motor. A large amount of electric power is required while the motor is being driven, and it is preferable to perform power gating while the motor is stopped. Therefore, it is preferable to use a semiconductor relay mounted on the functional module 730.
  • the cleaning robot 7140 has a motor for driving moving tires, a display arranged on the upper surface, a plurality of cameras arranged on the side surface, brushes, operation buttons, various sensors, and the like.
  • the cleaning robot 7300 is self-propelled, can detect dust, and can suck dust from a suction port provided on the lower surface.
  • the function module 730 can analyze the image taken by the camera and determine the presence or absence of obstacles such as walls, furniture, and steps.
  • a camera module can be used to capture an image of the surroundings, and AI can be used to analyze the image to determine the presence or absence of obstacles such as walls, furniture or steps.
  • AI can be used to analyze the image to determine the presence or absence of obstacles such as walls, furniture or steps.
  • the automobile 7160 has an engine, tires, brakes, a steering device, a camera, and the like.
  • the functional module 730 controls to optimize the running state of the automobile 7160 based on data such as navigation information, speed, engine state, gear selection state, and brake usage frequency.
  • the image data taken by the camera is stored in the electronic component 720.
  • the semiconductor relay 700 and / or the functional module 730 can be incorporated into a TV device 7200 (television receiver), a smartphone 7210, a PC (personal computer) 7220, 7230, a game machine 7240, a game machine 7260, and the like.
  • the functional module 730 built into the TV device 7200 can function as an image engine.
  • the functional module 730 performs image processing such as noise removal and resolution up-conversion.
  • the smartphone 7210 is an example of a mobile information terminal.
  • the smartphone 7210 includes a microphone, a camera, a speaker, various sensors, and a display unit. These peripherals are controlled by the functional module 730.
  • PC7220 and PC7230 are examples of notebook PCs and stationary PCs, respectively.
  • a keyboard 7232 and a monitoring device 7233 can be connected to the PC 7230 wirelessly or by wire.
  • the game machine 7240 is an example of a portable game machine.
  • the game machine 7260 is an example of a stationary game machine.
  • a controller 7262 is connected to the game machine 7260 wirelessly or by wire.
  • the semiconductor relay 700 and / or the functional module 730 can also be incorporated in the controller 7262.
  • 11 Terminal, 12: Terminal, 13: Terminal, 14: Terminal, 15: Terminal, 16: Terminal, 100: Semiconductor relay, 101: Circuit, 102: Circuit, 104a: Transistor, 104c: Transistor, 110: Lighting circuit, 110A: lighting circuit, 111: light emitting element, 111A: light emitting element, 112: light emitting element, 112A: light emitting element, 114: semiconductor layer, 120: detection circuit, 121: light receiving element, 121A: light receiving element, 121B: light receiving element, 122: light receiving element, 122A: light receiving element, 122B: light receiving element, 130: memory, 131: transistor, 132: transistor, 133: capacitance, 140: switch circuit, 140A: switch circuit, 141a: transistor, 141b: transistor, 141c : Transistor, 144: Diode, 210: Substrate, 212: Semiconductor layer, 212a: n-type region, 212b: p-type region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

電気特性の良好な半導体リレーを提供する。 第１の回路および第２の回路を有する半導体リレーである。第１の回路は、第１の発光素子を有す る。第２の回路は、第１の受光素子、メモリ、および第１のスイッチを有する。メモリは、第２の スイッチを有する。第２のスイッチは、第２の半導体層を含む。第１のスイッチおよび第１の発光 素子は、第１の半導体層を用いて形成される。第１の半導体層、および第２の半導体層は、ガリウ ムを含み、第２の半導体層は、さらに、酸素を含む。第１の発光素子の点灯または消灯は、第１の 回路に与えられる第１の信号によって制御される。メモリには、第１の発光素子の射出した光を第 １の受光素子が電圧に変換することで生成する第１のデータが与えられる。第１のスイッチは、メ モリが記憶する第１のデータによって第１のスイッチの導通または非導通が制御される。

Description

半導体リレー、および半導体装置
　本発明の一態様は、半導体リレー、ラッチング型半導体リレー、および半導体装置に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、または入出力装置、を一例として挙げることができる。
　なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、通信装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、および電子機器は半導体装置を有している場合がある。
　半導体リレーは、第１の回路と、第２の回路とを有する。第２の回路は、第１の端子と、第２の端子とを有する。第１の回路に信号を与えることで、第２の回路が有するスイッチが制御され、第１の端子および第２の端子間の導通または非導通が制御される。具体的には、第１の回路に信号を与えることで発光素子が点灯し、第２の回路が有する受光素子には起電力が発生する。当該起電力によってスイッチが制御され、スイッチの導通または非導通が制御される。したがって、発光素子と、受光素子とを用いて信号の伝達を行う無接点の半導体リレーは、機械的な接点を持つリードリレーなどより信頼性に優れている。
　なお、半導体リレーの一つにラッチング型半導体リレーがある。ラッチング型半導体リレーは、上記スイッチの導通または非導通の状態を変更する場合に電力を必要とするが、状態を保持し続ける場合は、電力を必要としない。したがって、半導体リレーの消費電力を小さくすることができる。下記の特許文献１には、ラッチング機能を有する無接点の半導体リレーについて記載されている。また、ラッチング機能は、状態を記憶するために半導体層に金属酸化物を有するトランジスタを用いたメモリを用いた半導体リレーが開示されている。
特開２０１７−１２６９８６号公報
　電子機器は、演算量が増大するに従い消費する電力が増大する傾向にある。半導体リレーは、電子機器の消費電力の削減を目的として、機能モジュールまたは集積回路のパワーゲーティングを実現するために用いられる。機械的な接点を有するリードリレーなどに比べ、半導体リレーは、スイッチの抵抗値が大きいため当該スイッチが抵抗成分となり電力を消費してしまう課題がある。特に当該スイッチが機能モジュールまたは集積回路に対して電源電位を供給する配線の導通または非導通を制御するために用いられる場合、スイッチが有する抵抗成分が電力損失の要因になる問題がある。
　電子機器に用いられる半導体リレーは、実装領域の削減および重量の軽量化が求められる。特に、モバイル機器、ロボット、または車載機器などで大電力を扱う場合、実装領域または重量の制限により、リードリレーなどを用いることが難しい課題がある。したがって、半導体リレーには、大きな電力を供給できる低抵抗なスイッチ、小型化、および軽量化が求められる。
　半導体リレーは、第１の回路に発光素子を有し、第２の回路に受光素子を有する。発光素子は、受光素子と異なるプロセスで形成される。したがって、半導体リレーは、発光素子を有する第１の回路と、受光素子を有する第２の回路とが一つの筐体に収納される。つまり異なるプロセスで形成される第１の回路および第２の回路を用いるために、貼り合わせ、またはモールド加工などが必要となり製造コストが大きくなる問題がある。
　本発明の一態様は、新規な構成の半導体リレーを提供することを課題の一とする。または、本発明の一態様は、電気特性の良好な半導体リレーを提供することを課題の一とする。または、小型化した半導体リレーを提供することを課題の一とする。または、信頼性の高い半導体リレーを提供することを課題の一とする。
　本発明の一態様は、新規な構成の半導体装置を提供することを課題の一とする。本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、小型化した半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。
　なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
　本発明の一態様は、第１の回路および第２の回路を有する半導体リレーである。第１の回路は、第１の発光素子を有する。第２の回路は、第１の受光素子、メモリ、および第１のスイッチを有する。第１のスイッチおよび第１の発光素子は、第１の半導体層を用いて形成される。第１の半導体層は、ガリウムを含む。第１の発光素子の点灯または消灯は、第１の回路に与えられる第１の信号によって制御される。第１の信号によって第１の発光素子の射出した光は、第１の受光素子に与えられ、第１の受光素子は、当該光を電圧に変換することで第１のデータを生成する。メモリには、第１のデータが記憶され、第１のスイッチは、第１のデータによって導通または非導通が制御される、半導体リレーである。
　本発明の一態様は、第１の回路および第２の回路を有する半導体リレーである。第１の回路は、第１の発光素子および第２の発光素子を有する。第２の回路は、第１の受光素子、第２の受光素子、メモリ、および第１のスイッチを有する。第１のスイッチ、第１の発光素子および第２の発光素子は、第１の半導体層を用いて形成される。第１の半導体層は、ガリウムを含む。第１の発光素子の点灯または消灯は、第１の回路に与えられる第１の信号によって制御される。第２の発光素子の点灯または消灯は、第１の回路に与えられる第２の信号によって制御される。第１の信号によって第１の発光素子の射出した光は、第１の受光素子に与えられ、第１の受光素子は、当該光を電圧に変換することで第１のデータを生成する。メモリには、第２のスイッチを介して第１のデータが記憶され、第１のスイッチは、第１のデータによって導通または非導通が制御される。第１のスイッチは、メモリが記憶する第１のデータによって導通するように制御される。第２の信号によって第２の発光素子の射出した光は、第２の受光素子に与えられ、第２の受光素子は、当該光を電圧に変換することで第２のデータを生成する。メモリに記憶される第１のデータは、第２のデータによって初期化される。第１のスイッチは、メモリに記憶された第１のデータが初期化されることによって非導通になるように制御される、半導体リレーである。
　上記において、メモリは、第２のスイッチ、第３のスイッチ、および容量を有する。第２のスイッチおよび第３のスイッチは、第２の半導体層を用いて第１のスイッチより上方に形成される。容量は、第２の半導体層よりも上方に形成される。メモリは、第２のスイッチを制御することで第１のデータを容量に記憶し、第３のスイッチは第２のデータによってオン状態になる。第３のスイッチがオン状態になることで容量に記憶される第１のデータが初期化されると好ましい。
　上記において、第１の半導体層は、窒素を含み、第２の半導体層は、酸素を含むと好ましい。
　また、上記において、第１の半導体層は、窒素、または酸素を含み、第２の半導体層は、インジウム、亜鉛、および酸素を含むと好ましい。
　また、上記において、第１の受光素子の一部は、第１の発光素子と重なる位置に配置されている半導体リレーが好ましい。
　また、上記において、半導体リレーは、蛍光体を有する。蛍光体は、第１の発光素子と、第１の受光素子との間に配置される。蛍光体は、第１の発光素子の射出する光の波長を、第１の発光素子の射出する光より長波長に変換する半導体リレーが好ましい。
　また、上記において、第１の受光素子は、活性層を有する。活性層は、有機化合物を有する半導体リレーが好ましい。
　本発明の一態様は、第１の回路および第２の回路を有する半導体リレーである。第１の回路は、第１の発光素子、第２の発光素子、第１の端子、第２の端子、および第３の端子を有する。第２の回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第１の受光素子、第２の受光素子、容量、第４の端子、および第５の端子を有する。第１の端子は、第１の発光素子の電極の一方と電気的に接続され、第３の端子は、第２の発光素子の電極の一方と電気的に接続され、第２の端子は、第１の発光素子の電極の他方、および第２の発光素子の電極の他方と電気的に接続され、第１のトランジスタのゲートは、第２のトランジスタのソースまたはドレインの一方、第３のトランジスタのソースまたはドレインの一方、および容量の電極の一方と電気的に接続される。第２のトランジスタのソースまたはドレインの他方は、第２のトランジスタのゲート、および第１の受光素子の電極の一方と電気的に接続される。第３のトランジスタのゲートは、第２の受光素子の電極の一方と電気的に接続される。第４の端子は、第１のトランジスタのソースまたはドレインの一方と電気的に接続される。第５の端子は、第１のトランジスタのソースまたはドレインの他方、第３のトランジスタのソースまたはドレインの他方、容量の電極の他方、第１の受光素子の電極の他方、および第２の受光素子の電極の他方と電気的に接続される。第１の発光素子の射出する光は、第１の受光素子に与えられ、第２の発光素子の射出する光は、第２の受光素子に与えられる。第１のトランジスタのゲート、第２のトランジスタのソースまたはドレインの一方、および第３のトランジスタのソースまたはドレインの一方を電気的に接続する配線は、第１の発光素子が射出する光を第２の受光素子に入射させないように遮光する位置に設けられ、第２の発光素子が射出する光を第１の受光素子に入射させないように遮光する位置に設けられる半導体リレーである。
　上記において、本発明の一態様は、半導体リレーと、プロセッサとを有する半導体装置である。第１の回路は、プロセッサによって第１の信号または第２の信号が与えられる。第１の発光素子の点灯または消灯は、第１の回路に与えられる第１の信号によって制御される。第２の発光素子の点灯または消灯は、第１の回路に与えられる第２の信号によって制御される。第１の信号によって第１の発光素子の射出した光は、第１の受光素子に与えられる。第１の受光素子は、当該光を電圧に変換することで第１のデータを生成し、容量には、第２のトランジスタを介して第１のデータが記憶される。第１のトランジスタは、容量が記憶する第１のデータによって導通するように制御される。第２の信号によって第２の発光素子の射出した光は、第２の受光素子に与えられる。第２の受光素子は、当該光を電圧に変換することで第２のデータを生成し、容量に記憶される第１のデータは、第２のデータによって第３のトランジスタがオン状態になることで初期化される。第１のトランジスタは、容量が記憶する第１のデータが初期化されることによって非導通になるように制御される。プロセッサによって与えられる第１の信号の電圧幅よりも、第５の端子を基準に与えられる第４の端子の電圧幅の方が大きい半導体装置である。
　本発明の一態様は、新規な構成の半導体リレーを提供することができる。または、本発明の一態様は、電気特性の良好な半導体リレーを提供することができる。または、小型化した半導体リレーを提供することができる。または、信頼性の高い半導体リレーを提供することができる。
　本発明の一態様は、新規な構成の半導体装置を提供することができる。本発明の一態様は、電気特性の良好な半導体装置を提供することができる。または、小型化した半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。
　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。したがって本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は、半導体リレーを説明するブロック図である。
図２は、半導体リレーを説明する回路図である。
図３Ａおよび図３Ｂは、半導体リレーを説明する回路図である。
図４は、半導体リレーを説明する回路図である。
図５Ａは、半導体リレーの断面図である。図５Ｂは受光素子の断面図である。
図６Ａおよび図６Ｂは、半導体リレーの断面図である。
図７Ａおよび図７Ｂは、半導体リレーの断面図である。
図８Ａは、トランジスタの構成例を示す上面図である。図８Ｂおよび図８Ｃはトランジスタの構成例を示す断面図である。
図９Ａは、ＩＧＺＯの結晶構造の分類を説明する図である。図９Ｂは、石英ガラスのＸＲＤスペクトルを説明する図である。図９Ｃは、結晶性ＩＧＺＯのＸＲＤスペクトルを説明する図である。図９Ｄは、結晶性ＩＧＺＯの極微電子線回折パターンを説明する図である。
図１０は、電子機器の例を説明する図である。
　実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
　また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。
　また、上面図（「平面図」ともいう）や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
　また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。さらに、回路を説明する場合、「配線」には、抵抗が含まれる場合もある。
　また、本明細書等において、「抵抗」とは、配線の長さによって抵抗値を決める場合がある。または、抵抗は、配線で用いる導電層とは異なる抵抗率を有する導電層とコンタクトを介して接続して形成することもできる。または、半導体層に不純物をドーピングすることで抵抗値を決める場合がある。
　また、本明細書等において、電気回路における「端子」とは、電流の入力または充電電圧の入力または出力、および／または、信号の受信または送信が行われる部位をいう。よって、配線または電極の一部が端子として機能する場合がある。
　なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
　また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続される」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」と表現される場合であっても、異なる導電層によって形成される配線がコンタクトを介して一つの配線として形成される場合が含まれる。
　また、本明細書などにおいて、「平行」とは、例えば、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
　なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
　また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がないかぎり、レジストマスクは、エッチング処理終了後に除去するものとする。
　また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧と電位は互いに言い換えることが可能な場合が多い。本明細書などでは、特段の明示がないかぎり、電圧と電位を言い換えることができるものとする。
　なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
　また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
　なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
　なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態（「導通状態」ともいう）をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態（「非導通状態」ともいう）をいう。
　また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
　また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」ともいう）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
　また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
　また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
　また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、およびドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
（実施の形態１）
　本実施の形態では、本発明の一態様の半導体リレーについて説明する。最初に、リレーについて簡単に説明する。リレーには、機械的接点（以下、可動接点）を有する有接点リレーと、無接点リレーとがある。いずれのリレーも、第１の回路と、第２の回路とを有する。第２の回路は、第１の端子、第２の端子、およびスイッチを有する。第１の回路に与えられる第１の信号によって、第２の回路が有するスイッチを制御する。スイッチは、第１の端子、第２の端子間の導通または非導通を制御することができる。なお、スイッチには、トランジスタまたはダイオードなどを用いることができる。また、スイッチは、直流の信号、または交流の信号を制御することができる。
　次に、可動接点を有するリレーについて詳細に説明する。一例として、可動接点を有するリードリレーは、第１の回路が有する電磁コイルに信号を与えることで電磁力を生成する。当該電磁力によって生成される電圧によって、第２の回路が有するスイッチの導通または非導通が制御される。なお、リードリレーには、チャタリングと呼ばれる動作上の課題がある。チャタリングとは、可動接点が接触状態になる際に機械的振動を起こし、可動接点が導通または非導通を高速に繰り返す現象である。したがって、チャタリングは、電子機器に誤動作を発生させる要因の一つと考えられている。また、リードリレーによって電源電位を供給する配線の導通または非導通を制御する場合、チャタリングが発生する期間を考慮したタイミング設計またはローパスフィルタなどの電子部品の追加を必要とする課題がある。
　なお、リードリレーは、可動接点の電極の種類または構成などにより例えば１アンペア以上の大きな電流を制御することができる。しかし、リードリレーを用いて大きな電力を扱う場合、可動接点の接触時にスパークなどが発生する場合がある。したがって、可動接点は、可動接点表面の酸化による接触不良、隣り合う可動接点同士の融着などによる短絡などが発生する場合がある。また、リードリレーは、可動接点、または電磁コイルなどの構成要素を必要とするため小型化が難しい問題がある。したがってリードリレーを用いる場合、モバイル機器、ロボット、または車載機器などの電子機器を小型化することが難しい。
　特に、ロボット、または車載機器などの電子機器などでは、より大きな電圧または大きな電流の制御が求められる。例えばパワー半導体は、大きな電圧または大きな電流を制御できる素子として知られている。代表的なパワー半導体には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、またはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ　Ｅｎｈａｎｃｅｄ　Ｇａｔｅ　Ｔｒａｎｓｉｓｔｏｒ：電子注入促進型絶縁ゲートトランジスタ）などがある。
　次に、本発明の一態様である半導体リレーについて説明する。半導体リレーは、電磁コイルの代わりに、第１の発光素子と、第１の受光素子とを用いてスイッチの導通または非導通を制御する。第１の発光素子には、発光ダイオード（ＬＥＤ）、またはＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などのエレクトロルミネッセンス素子を用いることができる。また、第１の受光素子には、有機光センサ、フォトダイオード、またはフォトトランジスタを用いることができる。したがって、半導体リレーは、無接点リレーと言い換えることができる。例えば、半導体リレーには、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ−Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を用いたフォトモスリレーなどがある。なお、本実施の形態では、第１の受光素子に有機光センサを用いた例を示す。有機光センサを用いることで第１の受光素子を形成するためのプロセス温度を低くすることができる。また第１の受光センサにフォトダイオードを用いる場合は、第１の受光素子が検出できる光の波長範囲を可視光波長から赤外波長まで広く設定できる。
　さらに、半導体リレーについて詳細に説明する。半導体リレーは、第１の回路に第１の発光素子を有し、第２の回路に第１の受光素子、スイッチ、メモリ、第１の端子、および第２の端子を有する。第１の発光素子の点灯または消灯は、第１の回路に与えられる第１の信号によって制御される。第１の信号によって第１の発光素子の射出した光は、第１の受光素子に与えられ、第１の受光素子は、当該光を電圧に変換することで第１のデータを生成する。メモリには、第１のデータが記憶され、第１のスイッチは、第１のデータによって第１の端子および第２の端子間の導通または非導通が制御される。なお、当該スイッチは、以降の説明において登場する第２のスイッチまたは第３のスイッチと区別するために、第１のスイッチと言い換えることができる。
　機械的な接点を有するリードリレーなどに比べた場合、半導体リレーは、第１のスイッチにトランジスタ等の半導体素子を用いるために抵抗成分（例えば、トランジスタのコンダクタンス成分）の影響が大きくなる。つまり、第１のスイッチが半導体リレーの電力損失の要因になる場合がある。したがって、機能モジュールまたは集積回路などをパワーゲーティング制御する場合には、半導体リレーの導通時にはパワー半導体のように低損失な第１のスイッチが必要である。なお、半導体リレーは、第１のスイッチにトランジスタを用いることで、チャタリング対策が不要になる。したがって、半導体リレーは、リードリレーなどに比べ高速に動作させることができる。また、半導体リレーは、可動接点を用いないため小型化に好適である。また、半導体リレーは、リードリレーで発生する可動接点の酸化や融着などが発生しないため信頼性に優れている。
　最近の電子機器は、ＡＩ（Ａｒｔｉｆｉｃｉａｌ　Ｉｎｔｅｌｌｉｇｅｎｃｅ）などのハードウェア化により機能モジュールまたは集積回路などの演算量が増大するに従い消費する電力も増大している。ロボットなどの機能モジュールまたは集積回路などでは、モータを制御するため大きな電力を必要とする。よって、機能モジュールまたは集積回路などでパワーゲーティングを制御する場合には、小型であることが求められる。また、半導体リレーが導通している期間、パワー半導体のように大きな電力を扱える第１のスイッチが必要である。また、半導体リレーが非導通の期間、第１の回路に第１の信号を与え続けなくても動作することが求められる。
　本発明の一態様では、第２の回路がメモリを有する。メモリは、第２のスイッチと、容量とを有する。メモリには、第１の受光素子が検出した第１のデータが第２のスイッチを介して記憶される。よって、第１のスイッチの導通または非導通は、メモリに記憶された第１のデータによって制御される。
　なお、上述した半導体リレーは、第１の回路が、さらに、第２の発光素子を有し、且つ、第２の回路が、さらに、第２の受光素子を有し、且つ、第２の回路が有するメモリは、さらに、第３のスイッチを有する。なお、以降において説明を簡便にするために、第１の発光素子および第２の発光素子を、序数を付けずに発光素子と呼ぶ場合がある。第１の受光素子および第２の受光素子を、序数を付けずに受光素子と呼ぶ場合がある。
　続いて、上述した構成の半導体リレーの動作を説明する。第１の回路に与える第１の信号は、第１の発光素子の点灯または消灯を制御する。第１の回路に与える第２の信号は、第２の発光素子の点灯または消灯を制御する。メモリには、第１の受光素子が検出した第１のデータが記憶される。第１のスイッチは、メモリに記憶された第１のデータによって導通するように制御される。メモリに記憶される第１のデータは、第２の受光素子によって電圧に変換された第２のデータによって初期化される。第１のスイッチは、メモリが初期化されることによって非導通になるように制御される。
　つまり、半導体リレーは、第１の回路に与える第１の信号または第２の信号によって第１のスイッチの導通または非導通を制御することができる。言い換えれば、第１の信号または第２の信号は、第１のスイッチの導通または非導通を任意の時刻に切り替えることができる。第１の信号と、第２の信号とを相補的に与える場合に比べて、第１の信号が第２の信号と一部が重なるように制御することで第１のスイッチの導通または非導通を高速に切り替えることができる。
　次に、第１乃至第３のスイッチについて詳細に説明する。以降では、第１乃至第３のスイッチを第１乃至第３のトランジスタと言い換えて説明する。
　第１のトランジスタは、大きな電圧または大きな電流を扱うことができることが好ましい。例えば、第１のトランジスタには、ＩＧＢＴ、ＭＥＳＦＥＴなどを用いることができる。ただし、第１のトランジスタとしてＩＧＢＴを用いる場合、ソース端子がエミッタ端子に相当し、ドレイン端子がコレクタ端子に相当する。また、第１のトランジスタとして、シリコンやゲルマニウムなどの他、化合物半導体、または酸化物半導体を半導体層に含むトランジスタを用いても良い。大きな電力の制御を行う半導体リレーの場合、化合物半導体または酸化物半導体を用いたトランジスタは耐圧性が高く、大きな電流を流すことができるため、第１のトランジスタとして用いるのに好適である。
　本発明の一態様では、第１のトランジスタが第１の半導体層を有する。一例として、第１の半導体層には、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料である窒化ガリウム（ＧａＮ）または窒化シリコン（ＳｉＣ）などを含む化合物半導体、または酸化ガリウムなどを含む酸化物半導体などを用いることができる。
　一例として、化合物半導体の一つであるＧａＮは、例えばサファイア基板上に低温バッファ層を設けることで、サファイア基板上に単結晶のＧａＮをエピタキシャル成長させることで生成することができる。なお、サファイア基板の代わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板、またはシリコン基板を用いてもよい。
　なお、窒化物を用いる化合物半導体は、窒化シリコン、窒化アルミニウム、窒化ジルコニウム、窒化チタン、窒化亜鉛、窒化マグネシウム、窒化ガリウム、窒化タンタル、窒化ニオブ、窒化ビスマス、窒化イットリウム、窒化イリジウム、窒化インジウム、窒化スズ、窒化ニッケル、窒化ハフニウムなどの中から選択されてもよい。
　酸化物半導体は、化学気相成長法、スパッタリング法、または湿式法により作製可能であり、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能なため、ガラス基板上への成膜、或いはシリコンを用いた集積回路上への成膜が可能である。また、基板の大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。
　なお、酸化物半導体は、酸化シリコン、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化亜鉛、酸化マグネシウム、酸化ガリウム、酸化タンタル、酸化ニオブ、酸化ビスマス、酸化イットリウム、酸化イリジウム、酸化インジウム、酸化スズ、酸化ニッケル、酸化ハフニウム、ＩＴＯ（ｉｎｄｉｕｍ　ｔｉｎ　ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ　ｚｉｎｃ　ｏｘｉｄｅ（登録商標））、アルミニウムを添加した酸化亜鉛（Ａｌｕｍｉｎｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）、またはガリウムを添加した酸化亜鉛（Ｇａｌｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）などの中から選択してもよい。
　また、酸化物半導体または化合物半導体には、さらに、アルミニウム、イットリウム、銅、バナジウム、カドミウム、ベリリウム、ホウ素、ヒ素、リン、シリコン、チタン、鉄、ニッケル、亜鉛、錫、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
　続いて、第２または第３のトランジスタについて説明する。第２または第３のトランジスタは、オフ電流の小さなトランジスタを用いることが好ましい。第２または第３のトランジスタは、第２の半導体層を有する。第２または第３のトランジスタにオフ電流の小さなトランジスタを用いることで、機能モジュールまたは集積回路などをパワーゲーティングする期間、第１のデータを保持することができる。したがって、第１の発光素子を点灯または消灯を保持するための電力を削減することができる。例えば、第１のトランジスタの半導体層が酸化物半導体であり、且つ、第２または第３のトランジスタの半導体層が酸化物半導体の場合、第２の半導体層は、第１の半導体層と異なる酸化物半導体を有することが好ましい。
　なお、第２の半導体層に用いる酸化物半導体は、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、当該酸化物半導体膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
　また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
　なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
　第２の半導体層に酸化物半導体（金属酸化物と言い換えてもよい）を有するトランジスタをＯＳトランジスタと呼ぶ。
　また、ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
　第２の半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３等が好ましい。また、半導体層を構成する酸化物半導体がＩｎ−Ｚｎ酸化物の場合、Ｉｎ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｚｎを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝５：３、Ｉｎ：Ｚｎ＝１０：１、Ｉｎ：Ｚｎ＝１０：３等が好ましい。
　半導体層としては、キャリア濃度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア濃度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア濃度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
　なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。なお、ＯＳトランジスタについては、実施の形態２で詳細に説明する。
　発光素子は、第１のトランジスタと同じ第１の半導体層を用いて形成されることが好ましい。発光素子が、第１の半導体層を有することで、半導体リレーは、第１の回路と、第２の回路とを同一の基板上に形成することができる。
　第２または第３のトランジスタは、第１のトランジスタの上方に配置されることが好ましい。さらに、第１または第２の受光素子は、第２または第３のトランジスタの上方に形成されることが好ましい。第１または第２の受光素子は、活性層を有し、当該活性層は、有機化合物であることが好ましい。なお、第１または第２の受光素子が有する活性層は、可視光領域から赤外領域までの波長範囲のいずれか一の波長の光を検出できる。当該光の波長範囲は、４００ｎｍ乃至７８０ｎｍであることが好ましく、もしくは、３８０ｎｍ乃至１４００ｎｍであることがより好ましい。なお、第１または第２の受光素子が検出できる波長範囲は、それぞれ異なる波長範囲に限定することができる。当該波長範囲は、後述する蛍光体、カラーフィルタ、もしくは活性層に用いる材料によって選択することができる。
　また、第１の受光素子の一部は、第１の発光素子と重なる位置に配置され、第２の受光素子の一部は、第２の発光素子と重なる位置に配置されることが好ましい。したがって、第２のトランジスタのチャネル形成領域は、第２のトランジスタが有するゲート電極またはバックゲート電極によって第１の発光素子が射出する光から遮光されることが好ましい。また、第３のトランジスタのチャネル形成領域は、第３のトランジスタが有するゲート電極またはバックゲート電極によって第２の発光素子が射出する光から遮光されることが好ましい。第２または第３のトランジスタのチャネル形成領域に第２または第３の発光素子が射出する光が入射しないように遮光することで、第２または第３のトランジスタに入射した光による漏れ電流の生成を抑制することができる。
　さらに、第１のトランジスタのゲート、第２のトランジスタのソースまたはドレインの一方、および第３のトランジスタのソースまたはドレインの一方を電気的に接続する配線が、遮光機能を備えてもよい。例えば、第１の受光素子は、配線によって第２の発光素子が射出する光の一部または全てを遮光するように配置することができる。また第２の受光素子は、配線によって第１の発光素子が射出する光の一部または全てを遮光するように配置することができる。
　なお、第２の受光素子が生成する起電力が第２のトランジスタに与えられても第２のトランジスタのソース又はドレイン間に電流が流れない範囲内であれば、第１の発光素子が射出する光の一部が第２の受光素子に入射してもよい。また、第１の受光素子が生成する起電力が第１のトランジスタに与えられても第１のトランジスタのソース又はドレイン間に電流が流れない範囲内であれば、第２の発光素子が射出する光の一部が第１の受光素子に入射してもよい。
　さらに、半導体リレーは、蛍光体を有することができる。例えば、蛍光体を含む絶縁層を発光素子と、受光素子との間に配置することができる。蛍光体は、発光素子が射出する光の波長を、発光素子の射出する光より長波長に変換することができる。さらに具体的には、発光素子が射出する光の波長範囲が受光素子の検知できる波長範囲よりも短波長の場合、蛍光体は、発光素子が射出する光の波長範囲を受光素子が検知できる波長範囲（可視光領域から赤外領域までの波長範囲の光）に変換することができる。蛍光体は、発光素子が射出する光の波長を受光素子が検知できる波長範囲に変換することができる。したがって、第１の回路に与えられる第１の信号の選択性と伝達性が改善することで、確実に第２の回路に伝達できるようになる。
　なお、半導体リレーは、蛍光体を含む絶縁層の代わりにカラーフィルタを有することができる。発光素子が射出する光の波長範囲が広い場合、カラーフィルタは、受光素子が検知できる波長範囲の光のみを透過させることができる。したがって、カラーフィルタは、発光素子と、受光素子との間に配置することが好ましい。例えば、カラーフィルタを配置することで、第１乃至第３のトランジスタのチャネル形成領域に入射する光の波長範囲を限定することができる。カラーフィルタを設けることで、当該波長範囲以外の光が第１乃至第３のトランジスタのチャネル形成領域に入射することで第１乃至第３のトランジスタに漏れ電流が発生しないことが好ましい。
　なお、第１乃至第３のトランジスタのチャネル形成領域は、第２または第３のトランジスタの有するゲートもしくはバックゲート、トランジスタ間を接続する配線、蛍光体、またはカラーフィルタなどを用いて遮光されることが好ましい。
　続いて、第２の回路が有するメモリについて説明する。メモリは、第２または第３のトランジスタ、および容量を有する。容量は、第１のトランジスタのゲート、第２のトランジスタのソースまたはドレインの一方、および第３のトランジスタのソースまたはドレインの一方を電気的に接続する配線の一部を容量の電極の一方として用いる。なお、容量の電極の他方は、受光素子の電極の一方に接続される配線の一部を用いることができる。
　上述したように、第１の回路と、第２の回路と、を同一の基板上に形成することで新規な構成の半導体リレーを提供することができる。また、トランジスタが有するゲートまたはバックゲート、トランジスタ間を接続する配線、カラーフィルタ、または蛍光体などを用いて発光素子が射出する光を遮光することができる。したがって、第１の信号は、第２の信号からアイソレートされた半導体リレーを提供することができる。また、第１のトランジスタに、酸化物半導体、または化合物半導体を用いて低損失で大きな電力にも対応できる電気特性が良好な半導体リレーを提供することができる。また、第１の回路と、第２の回路とを同一の基板上に形成し、且つ発光素子と重なる位置に配置される受光素子を形成することで、小型化に適した構成の半導体リレーを提供することができる。また発光素子および受光素子を有することで、可動接点を有さない構成にすることで信頼性の高い半導体リレーを提供することができる。
　なお、発光素子の形成範囲とは、アノード電極、及びカソード電極を範囲として含む。また、受光素子の形成範囲とは、アノード電極、及びカソード電極のいずれか大きい範囲である。したがって、発光素子が、受光素子と重なるとは、発光素子の形成範囲の一部と、受光素子の形成範囲の一部とが重なることを意味する。
　続いて、本発明の一態様である半導体リレーについて図面を用いて詳細に説明する。
　図１は、半導体リレーを説明するブロック図である。半導体リレー１００は、回路１０１、回路１０２、端子１１、端子１２、端子１４、および端子１５を有する。回路１０１は、点灯回路１１０を有する。点灯回路１１０は、発光素子を有する。回路１０２は、検出回路１２０、メモリ１３０、スイッチ回路１４０を有する。
　端子１１は、点灯回路１１０の端子の一方と電気的に接続される。端子１２は、点灯回路１１０の端子の他方と電気的に接続される。検出回路１２０は、メモリ１３０と電気的に接続される。メモリ１３０は、スイッチ回路１４０と電気的に接続される。スイッチ回路１４０の端子の一方は端子１４と電気的に接続される。スイッチ回路１４０の端子の他方は端子１５と電気的に接続される。
　端子１１に第１の信号が与えられた場合、点灯回路１１０の点灯または非点灯が制御される。一例として、端子１１に第１の信号の“Ｈ”の電圧が与えられ、端子１２に第１の信号の“Ｌ”の電圧が与えられる場合、端子１２を基準として端子１１に正の電圧が印加される。端子１２を基準として端子１１に正の電圧が印加されることで、発光素子は、点灯する。点灯回路１１０が射出する光１５０は、検出回路１２０によって検出される。メモリ１３０には、検出回路１２０が検出した第１のデータが記憶される。よって、スイッチ回路１４０は、メモリ１３０に記憶された第１のデータによってスイッチ回路１４０の導通または非導通が制御される。よって、点灯回路１１０および検出回路１２０は、伝送回路の一つであるフォトカプラに相当すると言える。
　図２は、図１で説明した半導体リレー１００を詳細に説明する回路図である。点灯回路１１０は、発光素子１１１および発光素子１１２を有する。検出回路１２０は、受光素子１２１および受光素子１２２を有し、メモリ１３０は、第２のスイッチ、第３のスイッチ、容量１３３を有し、スイッチ回路１４０は、第１のスイッチを有する。以降では、第１のスイッチをトランジスタ１４１ａ、第２のスイッチをトランジスタ１３１、第３のスイッチをトランジスタ１３２と言い換えて説明する。
　端子１１は、発光素子１１１の電極の一方と電気的に接続され、端子１２は、発光素子１１１の電極の他方と電気的に接続される。また、端子１２は、発光素子１１２の電極の一方と電気的に接続され、端子１１は、発光素子１１２の電極の他方と電気的に接続される。
　トランジスタ１４１ａのゲートは、トランジスタ１３１のソースまたはドレインの一方、トランジスタ１３２のソースまたはドレインの一方、および容量１３３の電極の一方と電気的に接続される。トランジスタ１３２のソースまたはドレインの他方は、トランジスタ１３２のゲート、受光素子１２１の電極の一方と電気的に接続される。トランジスタ１３２のゲートは、受光素子１２２の電極の一方と電気的に接続される。端子１４は、トランジスタ１４１ａのソースまたはドレインの一方と電気的に接続される。端子１５は、トランジスタ１４１ａのソースまたはドレインの他方、トランジスタ１３２のソースまたはドレインの他方、容量１３３の電極の他方、受光素子１２１の電極の他方、および受光素子１２２の電極の他方と電気的に接続される。
　発光素子１１１の射出する光１５０ａは、受光素子１２１に与えられ、発光素子１１２の射出する光１５０ｂは、受光素子１２２に与えられる。なお、トランジスタ１４１ａのゲート、トランジスタ１３１のソースまたはドレインの一方、およびトランジスタ１３２のソースまたはドレインの一方を電気的に接続する配線は、発光素子１１１が射出する光１５０ａを受光素子１２２に入射させないように遮光する位置に設けられ、且つ発光素子１１２が射出する光１５０ｂを受光素子１２１に入射させないように遮光する位置に設けられる。
　端子１２には、端子１１に与えられる第１の信号と相補関係にある信号が与えられることが好ましい。一例として、端子１１に“Ｈ”の電圧が与えられる期間、端子１２は、“Ｌ”の電圧が与えられる。また、端子１１に“Ｌ”の電圧が与えられる期間、端子１２は、“Ｈ”の電圧が与えられる。つまり、端子１１には、端子１２に与えられる信号の反転した信号が与えられる。
　よって、発光素子１１１の電極の一方に“Ｈ”の電圧が与えられ、発光素子１１１の電極の他方に“Ｌ”の電圧が与えられる期間、発光素子１１１は光を射出する。具体的には、端子１１に、端子１２に与えられる信号の相補関係の信号が与えられることで、発光素子１１１が点灯している期間、発光素子１１２は消灯し、発光素子１１２が点灯している期間、発光素子１１１は消灯する。したがって半導体リレーの導通または非導通を一つの信号で制御することができる。
　受光素子１２１は、発光素子１１１が射出する光を検出する。受光素子１２１は、当該光を検出することで受光素子１２１の両端に起電力を生成する。当該起電力がトランジスタ１３１の閾値電圧よりも大きくなると、トランジスタ１３１を介して容量１３３に第１のデータが記憶される。つまり、容量１３３には、端子１１に与えられた第１の信号である“Ｈ”の電圧が記憶される。容量１３３に記憶された“Ｈ”の電圧は、トランジスタ１４１ａを導通にすることができる。なお、トランジスタ１４１ａが導通するとは、半導体リレー１００が導通すると言い換えてもよい。
　なお、容量１３３に記憶される信号は、端子１２に与えられる“Ｈ”の電圧によってトランジスタ１３２がオン状態になることで初期化される。つまり、容量１３３に記憶された信号は、トランジスタ１３２によって初期化されトランジスタ１４１ａを非導通にすることができる。なお、トランジスタ１４１ａが非導通になるとは、半導体リレー１００が非導通になると言い換えてもよい。
　なお、図２では、トランジスタ１３１のゲートと、トランジスタ１３１のソースまたはドレインの他方とが電気的に接続されることでダイオード接続を形成している。トランジスタ１３１がダイオード接続を形成することで、受光素子１２１が、発光素子１１２の反射光または迷光などによって小さな起電力が生成されたとしても、トランジスタ１３１がオン状態にはならず、容量１３３が記憶する信号に対して影響を与えない。つまり、ダイオード接続されるトランジスタ１３１はスイッチとして機能する。
　また、受光素子１２２に発光素子１１１の反射光または迷光などによって小さな起電力が生成されたとしても、トランジスタ１３２がオン状態にはならず、容量１３３が記憶する信号を初期化しない。
　また、トランジスタ１３１またはトランジスタ１３２は、それぞれバックゲートを有することができる。トランジスタ１３１のバックゲートは、トランジスタ１３１の電気的特性の変動を抑える効果があり、トランジスタ１３２のバックゲートは、トランジスタ１３２の電気的特性の変動を抑える効果がある。
　詳細は図５Ａで説明するが、トランジスタ１３１のバックゲートは、トランジスタ１３１のチャネル形成部を発光素子１１１または発光素子１１２が射出する光を反射することで遮光することができる。また、トランジスタ１３２のバックゲートは、トランジスタ１３２のチャネル形成部を発光素子１１２または発光素子１１１の射出する光を反射することで遮光することができる。なお、遮光するとは、発光素子１１１または発光素子１１２が射出する光を完全に遮断することが好ましい。ただし、遮光される光には、発光素子１１１または発光素子１１２が射出する光の強さ、面積などを減じた光も含まれる。例えば、発光素子１１１と受光素子１２１との間に設けられる絶縁膜によって発光素子１１１が射出する光が減衰する場合も含まれる。さらに異なる例として、当該絶縁膜が光を吸収する場合も含まれる。
　半導体リレー１００は、発光素子１１１または発光素子１１２が点灯状態から消灯状態に移行する期間、または消灯状態から点灯状態に移行する期間を有する。つまり、発光素子の応答時間、受光素子の応答時間、または容量１３３の充放電時間に起因するアクイジションタイム（Ａｃｑｕｉｓｉｔｉｏｎ　ｔｉｍｅ）が、半導体リレー１００のスイッチング速度に影響を与える。
　図３Ａは、半導体リレー１００のスイッチング速度を向上させる半導体リレー１００を説明する回路図である。図３Ａは、点灯回路１１０Ａを有する点が図２と異なっている。なお、点灯回路１１０Ａは、発光素子１１１、および発光素子１１２を有し、点灯回路１１０Ａは、端子１１乃至端子１３と電気的に接続される。端子１１は、発光素子１１１の電極の一方と電気的に接続される。端子１３は、発光素子１１２の電極の一方と電気的に接続される。端子１２は、発光素子１１１の電極の他方、および発光素子１１２の電極の他方と電気的に接続される。
　端子１１には、第１の信号が与えられ、端子１３には、第２の信号が与えられる。なお、端子１２には、“Ｌ”の電圧または第３の信号が与えられることが好ましい。一例として、端子１１に“Ｈ”の電圧が与えられる期間、端子１３は、“Ｌ”の電圧が与えられることが好ましい。また、端子１３に“Ｈ”の電圧が与えられる期間、端子１１は、“Ｌ”の電圧が与えられることが好ましい。容量１３３には、第１のデータによって“Ｈ”の電圧が与えられ、第２のデータによって容量１３３が初期化される。
　なお、端子１１に“Ｈ”の電圧が与えられている場合でも、端子１３に“Ｈ”の電圧を与えることができる。つまり、受光素子１２１によって電圧に変換された第１のデータによってトランジスタ１４１ａをオン状態にしている期間でも、受光素子１２２によって電圧に変換された第２のデータによって容量１３３を初期化し、トランジスタ１４１ａをオフ状態にすることができる。したがって、半導体リレー１００は、第１の信号および第２の信号によって高速なスイッチング速度を提供することができる。
　なお、第１の信号および第２の信号に“Ｌ”の電圧を与えた場合、半導体リレー１００は、容量１３３に記憶する第１のデータの電圧により、トランジスタ１４１ａの導通または非導通の状態を保持することができる。さらに、トランジスタ１３１またはトランジスタ１３２がＯＳトランジスタである場合、トランジスタ１４１ａの導通または非導通の状態を長い期間保持することができる。したがって、図３Ａの構成は、良好な半導体リレー１００のスイッチング速度および長期間の状態の保持ができるためパワーゲーティングに適している。
　図３Ｂは、図３Ａを詳細に説明する回路図である。一例として、図３Ｂは、検出回路１２０が有する受光素子１２１Ａが受光素子１２１Ａを有し、受光素子１２２Ａが受光素子１２２Ａを有する。
　最初に受光素子１２１Ａについて説明する。受光素子１２１Ａは、複数の受光素子１２１Ｂを有し、それぞれの受光素子１２１Ｂは、直列に接続されている。なお、図３Ｂでは、一例として、受光素子１２１Ａは、同じ電気的特性を有する３つの受光素子１２１Ｂが直列に接続されている。受光素子１２１Ｂは、同じ電気的特性を有するため、受光素子１２１Ａが生成する起電力は、受光素子１２１Ｂが有する閾値電圧の３倍の大きさになる。なお、受光素子１２１Ａが生成する起電力は、トランジスタ１４１ａをオン状態にするに足りる電圧であることが好ましい。言い換えれば、受光素子１２１Ａが生成する起電力が、トランジスタ１４１ａの閾値電圧よりも大きいことが好ましい。なお、直列に接続される受光素子１２１Ｂの数は、限定されない。
　受光素子１２２Ａが生成する起電力は、トランジスタ１３２をオン状態にするに足りる電圧であることが好ましい。一例として、図３Ｂでは受光素子１２２Ａは、１つの受光素子１２２Ｂを有している。言い換えると、受光素子１２２Ｂは、容量１３３に保持される第１のデータを初期化する時間を制御することができる。
　図３Ｂでは示していないが、一例として、受光素子１２２Ａは、同じ電気特性を有する２つの受光素子１２２Ｂが並列に接続されていてもよい。受光素子１２２Ｂが１つの場合に比べ、倍の速度で容量１３３から電荷を放電することができる。つまり、並列に接続される受光素子１２２Ｂの数に応じて半導体リレー１００がオン状態からオフ状態に移行する時間が短くなる。言い換えれば、受光素子１２２Ｂの数に応じて半導体リレー１００のスイッチング特性が向上する。
　なお、受光素子１２１Ａは、複数の受光素子１２１Ｂが直列または並列に接続されてもよい。また、受光素子１２２Ａは、複数の受光素子１２２Ｂが直列または並列に接続されてもよい。半導体リレー１００のスイッチング特性に応じてそれぞれ接続する受光素子の数を選択することができる。
　図４は、図３Ａとは異なる半導体リレー１００を説明する回路図である。図４は、スイッチ回路１４０Ａを有している点が異なっている。なお、スイッチ回路１４０Ａは、トランジスタ１４１ａ、トランジスタ１４１ｂ、およびダイオード１４４を有する。また、スイッチ回路１４０Ａは、端子１４乃至端子１６と電気的に接続されている。
　なお、スイッチ回路１４０の説明と重複する部分は、スイッチ回路１４０の説明を参酌することができるため説明を省略する。ここでは、スイッチ回路１４０Ａが、スイッチ回路１４０と異なる点について説明する。トランジスタ１４１ｂのゲートは、トランジスタ１４１ａのゲートと電気的に接続される。トランジスタ１４１ｂのソースまたはドレインの一方は、端子１６と電気的に接続される。トランジスタ１４１ｂのソースまたはドレインの他方は、端子１５と電気的に接続される。
　トランジスタ１４１ａのソースまたはドレインの一方は、ダイオード１４４を介してトランジスタ１３１のゲートと電気的に接続される。なお、ダイオード１４４のカソード端子は、端子１４と電気的に接続される。なお、ダイオード１４４は、トランジスタで構成することができる。端子１４には、半導体リレー１００に与えられる電圧の中で最も高い電圧が与えられる。したがって、ダイオード１４４は、半導体リレー１００の保護ダイオードとして機能する。一例として、半導体リレー１００の端子１４と端子１６とが半導体リレー１００の外側で電気的に接続する場合、ダイオード１４４は、端子１６に対しても保護ダイオードとして機能する。
　したがって、第１の回路に与えられる第１の信号の電圧幅よりも、端子１５を基準に与えられる端子４の電圧幅の方が大きい。つまり、第２の回路に接続される回路の動作電圧幅は、第１の回路に接続される回路の動作電圧よりも大きくすることができる。もしくは、第２の回路に接続される回路の動作電圧幅は、第１の回路が接続される回路の動作電圧と異なることができる。例えば、第２の回路の電源電圧は、第１の回路の電源電圧よりも小さいが、第２の回路のトランジスタ１４１ａは、大きな電流を流す場合などである。つまり、半導体リレー１００は、異なる電源電圧で動作する信号の伝達回路としての機能を有する。
　端子１４が端子１６と接続される場合、トランジスタ１４１ｂは、トランジスタ１４１ａと並列に接続される。したがって、トランジスタ１４１ａが、トランジスタ１４１ｂと同じ電気的特性を有する場合、端子１４および端子１６の間の抵抗成分が半分になるため、半導体リレー１００の扱える電流の大きさが２倍になる。したがって、半導体リレー１００が扱える電力が２倍になるため好適である。また、トランジスタ１４１ａおよびトランジスタ１４１ｂは、同じゲート容量を有する。したがって容量１３３と、当該ゲート容量とを合成容量として用いるメモリ１３０は、第１のデータをより長い期間保持することができる。また、トランジスタをスイッチとして使用する場合、トランジスタに起因する電力損失を低減することができる。
　次に、図５乃至図７は、半導体リレー１００の断面構造の一部を説明する図である。図５Ａでは、図３Ａで説明した半導体リレー１００における、発光素子１１１、発光素子１１２、受光素子１２１、受光素子１２２、トランジスタ１４１ａ、トランジスタ１３１、トランジスタ１３２、および容量１３３を図示している。
　一例として、トランジスタ１４１ａと、発光素子１１１、および発光素子１１２は、シリコン基板、サファイア基板、またはＳＯＩ基板上に形成される半導体層を用いて形成される。半導体層は、ガリウムを含む結晶構造であることが好ましい。半導体層にガリウムを含む例として、窒化ガリウム（以下、ＧａＮ）、または酸化ガリウム（ＧａＯｘ）などがある。異なる例として、半導体層に窒化シリコン（ＳｉＣ）を用いてもよい。
　図５Ａは、半導体層２１２にＧａＮを用いた半導体リレー１００について説明をする。例えばＧａＮは、基板２１０上に低温バッファ層を設け、基板２１０上の低温バッファ層上に単結晶のＧａＮをエピタキシャル成長させて生成することができる。図５Ａでは、当該バッファ層の記載を省略する。また、図５Ａでは、基板２１０にサファイア基板を用いた例を示している。
　トランジスタ１４１ａを形成する場合、半導体層２１２上に半導体層２１４をエピタキシャル成長させた半導体層を用いることが好ましい。半導体層２１２は、ＧａＮが好ましく、半導体層２１４は、ＡｌＧａＮが好ましい。例えば、窒化アルミニウム（ＡｌＮ）は、ＧａＮの約２倍のバンドギャップ（６．２ｅＶ）、ＧａＮの約４倍の静電破壊電界（１２ＭＶ／ｃｍ）、ＧａＮの約１．５倍の熱伝導率（２．９Ｗ／ｃｍＫ）と極めて優れた材料特性を有することが知られている。よって、ＡｌＮ、およびＡｌＮとＧａＮとの混晶であるＡｌＧａＮは、高出力、高周波デバイス材料として好ましい。ＡｌＧａＮをチャネル形成領域とするＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）は、ＧａＮをチャネル形成領域とするＨＥＭＴよりも、更に高耐圧動作が可能である。なお、ＧａＮと、ＡｌＧａＮとの界面には、ＧａＮと、ＡｌＧａＮの分極効果によって２次元電子ガス（２ＤＥＧ）が発生する。つまり、ＨＥＭＴ構造のトランジスタでは、２ＤＥＧがチャネル形成領域となる。
　また、発光素子１１１および発光素子１１２は、半導体層２１２および半導体層２１４に形成することができる。一例として、半導体層２１４および半導体層２１２にドーパントを添加することでｎ型領域２１２ａまたはｐ型領域２１２ｂを形成する。ｎ型領域２１２ａがｐ型領域２１２ｂと接することでｐｎ接合を形成し発光素子１１１または発光素子１１２を形成する。なお、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。
　一例として、ｎ型領域２１２ａは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などをドーパントとして添加することで形成する。また、ｐ型領域２１２ｂは、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ベリリウム（Ｂｅ）などをドーパントとして添加することで形成する。なお、ｎ型領域２１２ａまたはｐ型領域２１２ｂは、半導体層２１２および半導体層２１４に連続する領域で形成されることが好ましい。もしくは、ｎ型領域２１２ａまたはｐ型領域２１２ｂは、半導体層２１２のみに形成されてもよい。例えばイオンドーピング法を用いてｎ型領域２１２ａまたはｐ型領域２１２ｂを形成する場合、ドーパントが半導体層２１４を通過し、半導体層２１２に添加される場合がある。
　半導体層２１４上には、導電層２１６ａ乃至導電層２１６ｆが設けられる。導電層２１６ａは、発光素子１１１のカソード電極に相当し、導電層２１６ｂは、発光素子１１１のアノード電極に相当し、導電層２１６ａおよび導電層２１６ｂの間に形成されるｎ型領域２１２ａおよびｐ型領域２１２ｂによって発光素子１１１を形成する。また、導電層２１６ｅは、発光素子１１２のアノード電極に相当し、導電層２１６ｆは、発光素子１１２のカソード電極に相当し、導電層２１６ｅおよび導電層２１６ｆの間に形成されるｎ型領域２１２ａおよびｐ型領域２１２ｂによって発光素子１１２を形成する。なお、発光素子１１１または発光素子１１２において、ｎ型領域またはｐ型領域に応じてアノード電極またはカソード電極の位置を配置することができる。
　また、導電層２１６ｃがトランジスタ１４１ａのソースまたはドレインの一方の場合、導電層２１６ｄは、トランジスタ１４１ａのソースまたはドレインの他方に相当する。なお、導電層２１６ｃは、端子１４と接続する配線の一部としての機能を有し、導電層２１６ｄは、端子１５と接続する配線の一部としての機能を有する
　絶縁層２１８は、導電層２２０と半導体層２１４との間に挟まれて設けられる。なお、導電層２２０はゲート電極、絶縁層２１８は第１のゲート絶縁層と言い換えてもよい。第１のゲート絶縁層は、酸化シリコン、酸化アルミニウム、または酸化ハフニウムなどを用いることができる。例えば、第１のゲート絶縁層が、酸化シリコン、酸化アルミニウム、または酸化ハフニウムなどのいずれか一を含むことで、トランジスタ１４１ａのオフ電流が低減する。さらに、第１のゲート絶縁層を具体的に説明すると、第１のゲート絶縁層は、ＳｉＯ２膜、Ａｌ２Ｏ３膜、またはＨｆＯ２膜であることが好ましい。また、絶縁層２１８の一部は、ｎ型領域２１２ａまたはｐ型領域２１２ｂの上方と接する位置に設けられる。また、絶縁層２１８の一部は、導電層２１６ａ乃至導電層２１６ｆの一部を覆うように設けられる。
　また、トランジスタ１４１ａは、リセスゲート構造を有することが好ましい。図５Ａでは、トランジスタ１４１ａは、リセスゲート構造を有する例を示している。トランジスタ１４１ａがリセスゲート構造を有することで、トランジスタ１４１ａは、オフ電流が低減する。リセスゲート構造は、チャネル形成領域を形成するゲート電極と重なる位置の半導体層２１４の一部をエッチングし、半導体層２１４を薄層化することで形成する。エッチングにより薄層化される半導体層２１４の領域をリセス領域と呼ぶ。リセス領域は、ゲート電極に電圧が与えられていない状態（トランジスタ１４１ａがオフ状態）において、ゲート電極下に伸びた空乏層が２ＤＥＧによって形成されるチャネルをピンチオフできるようになるため高い閾値電圧（ノーマリーオフ）にする効果がある。また、非リセス領域は、２ＤＥＧの濃度が増大するために大きな電流を流すことができる。
　また、トランジスタ１４１ａがリセス領域を有する場合、発光素子１１１または発光素子１１２の半導体層２１４のリセス領域は、同一の工程でエッチングされることで形成される。発光素子１１１または発光素子１１２がリセス領域を有することでオフ電流を小さくすることができる。よって、発光素子１１１または発光素子１１２は、漏れ電流などによる点灯を抑制することができる。
　異なる例として、発光素子１１１または発光素子１１２は、リセス領域を設けなくてもよい。発光素子１１１または発光素子１１２は、リセス領域を設けないことで、発光素子１１１または発光素子１１２の応答性が向上する。また、回路１０１に与える第１の信号の信号振幅を小さくすることができる。第１の信号の信号振幅を小さくすることで、回路１０１を制御する回路の消費電力を小さくすることができる。
　絶縁層２１８上には、絶縁層２２２が設けられる。トランジスタ１４１ａ、発光素子１１１、または発光素子１１２の被形成面の表面凹凸を低減するために、絶縁層２２２に平坦化処理を行うことが好ましい。平坦化処理として特に限定はないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、やドライエッチング処理により行うことができる。
　また、平坦化機能を有する絶縁材料を用いて絶縁層２２２を形成することで、研磨処理を省略することもできる。絶縁層２２２には、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料としては、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層２２２を形成してもよい。
　絶縁層２２２上には、絶縁層２２４が積層される。絶縁層２２４は、半導体層２１２、または半導体層２１４などが含む水素の拡散を抑える機能を有することが好ましい。したがって、絶縁層２２４は、少なくとも窒素を含むことが好ましい。なお図５Ａでは示していないが、絶縁層２２４上に絶縁層２２４ａを積層することができる。絶縁層２２４は、絶縁層２２４ａよりも多くの窒素を含み、絶縁層２２４ａは絶縁層２２４よりも多くの酸素を含むことが好ましい。絶縁層２２４ａは、後述する半導体層２３０ａまたは半導体層２３０ｂに対し酸素を供給することができる。
　絶縁層２２４上には、トランジスタ１３１、トランジスタ１３２、容量、受光素子１２１、および受光素子１２２が設けられる。まず、トランジスタ１３１およびトランジスタ１３２について説明する。
　絶縁層２２４上には、導電層２２６ａが設けられる。導電層２２６ａ上には、絶縁層２２８が設けられる。絶縁層２２８上には、導電層２２６ａと重なる位置に半導体層２３０ａが配置される。なお、半導体層２３０ａは、トランジスタ１３１の半導体層である。また、絶縁層２２４上には、導電層２２６ｂが設けられる。導電層２２６ｂ上には、絶縁層２２８が設けられる。絶縁層２２８上には、導電層２２６ｂと重なる位置に半導体層２３０ｂが配置される。半導体層２３０ｂは、トランジスタ１３２の半導体層である。したがって、絶縁層２２８は、第２のゲート絶縁層と言い換えることができる。
　導電層２２６ａおよび導電層２２６ｂは、同一の材料及び同一の工程で形成することができる。また、絶縁層２２８は、トランジスタ１３１およびトランジスタ１３２に共通する絶縁層である。また、半導体層２３０ａおよび半導体層２３０ｂは、同一の材料及び同一の工程で形成することができる。
　導電層２２６ａは、トランジスタ１３１のゲート電極として機能する。また導電層２２６ｂは、トランジスタ１３１のゲート電極として機能する。また、導電層２２６ａは、発光素子１１１が射出する光１５０ｃが半導体層２３０ａに入射するのを防ぐことができる。また、導電層２２６ｂは、発光素子１１２が射出する光１５０ｄが半導体層２３０ｂに入射するのを防ぐことができる。
　半導体層２３０ａ上には、導電層２３２ａと導電層２３２ｂが設けられ、半導体層２３０ｂ上には、導電層２３２ｂと導電層２３２ｃが設けられる。また、導電層２２６ａ上に設けられた絶縁層２２８上に導電層２３２ａが設けられる。また、導電層２２６ｂ上に設けられた絶縁層２２８上に導電層２３２ｃが設けられる。また、半導体層２３０ａ上および半導体層２３０ｂ上に設けられた絶縁層２２８上に導電層２３２ｂが設けられ、且つ、導電層２３２ｂは、導電層２２０と接する。
　導電層２３２ｂの一部は、導電層２３２ｂと導電層２２０とを電気的に接続させるために設けたコンタクトホール内に露出する絶縁層２２２、絶縁層２２４、および絶縁層２２８のそれぞれの側壁と接する。また、絶縁層２３４は、導電層２３２、導電層２３２ａ乃至導電層２３２ｃ上に設けられる。また、絶縁層２２８の一部は、導電層２３２、絶縁層２２４、および絶縁層２３４の一部と接する。
　絶縁層２３４上には、導電層２３６ａ、導電層２３６ｂ、および導電層２３６ｃが設けられる。導電層２３６ａの一部は、導電層２３２ａと、導電層２２６ａの一部と接する。また、導電層２３６ａの一部は、導電層２３２ａと、導電層２２６ａとを電気的に接続させるために形成するコンタクトホール内に露出した絶縁層２２８の側壁の一部と、絶縁層２３４の側壁の一部と接する。
　導電層２３６ｃの一部は、導電層２２６ａの一部と接する。また、導電層２３６ｃの一部は、導電層２２６ａと電気的に接続させるために形成するコンタクトホール内に露出した絶縁層２２８の側壁の一部と、絶縁層２３４の側壁の一部と接する。
　導電層２３６ａは、半導体層２３０ａおよび絶縁層２３４と重なる位置に配置される。したがって、導電層２３６ａは、トランジスタ１３１のゲート電極の機能と、受光素子１２１と接続する配線の機能と、発光素子１１１が射出する光が半導体層２３０ａに入射するのを防ぐ遮光機能を有する。
　導電層２３６ｃは、半導体層２３０ｂおよび絶縁層２３４と重なる位置に配置される。したがって、導電層２３６ａは、トランジスタ１３１のゲート電極またはバックゲート電極の機能と、受光素子１２１と接続する配線の機能と、発光素子１１２が射出する光が半導体層２３０ｂに入射するのを防ぐ遮光機能を有する。
　導電層２３６ｂは、導電層２３２ｂの一部と重なる位置に配置され、さらに、絶縁層２３４を挟むように設けられる。したがって、容量１３３は、導電層２３６ｂと導電層２３２ｂとが絶縁層２３４を挟むように配置されることで形成される。
　導電層２３６ａ乃至導電層２３６ｃの上には、絶縁層２３８が設けられる。絶縁層２３８上には、導電層２４０ａ及び導電層２４０ｂが設けられる。導電層２４０ａは、受光素子１２１の画素電極に相当する。また、導電層２４０ｂは、受光素子１２２の画素電極に相当する。導電層２４０ａは、導電層２３６ａと接し、導電層２４０ｂは、導電層２３６ｃと接する。なお、絶縁層２１８、絶縁層２２２、絶縁層２２４、絶縁層２２８、絶縁層２３４、絶縁層２３８は、透光性を有することが好ましい。
　導電層２４０ａ上には有機センサ層２４２ａが設けられ、有機センサ層２４２ａ上には、導電層２４４ａが設けられる。また、導電層２４０ｂ上には有機センサ層２４２ｂが設けられ、有機センサ層２４２ｂ上には、導電層２４４ｂが設けられる。
　したがって、受光素子１２１は、導電層２４０ａ、有機センサ層２４２ａ、及び導電層２４４ａによって構成される。受光素子１２２は、導電層２４０ｂ、有機センサ層２４２ｂ、及び導電層２４４ｂによって構成される。なお受光素子１２１および受光素子１２２上には絶縁層２４６を設けることが好ましい。水などによる受光素子の劣化を抑制することができる。
　図５Ｂを用いて受光素子を説明する。図５Ｂでは、導電層２４０ａおよび導電層２４０ｂを導電層２４０とし、有機センサ層２４２ａおよび有機センサ層２４２ｂを有機センサ層２４２とし、導電層２４４ａおよび導電層２４４ｂを導電層２４４として説明する。
　有機センサ層２４２は、バッファ層２４２ｄ、活性層２４２ｅ、バッファ層２４２ｆを有する。バッファ層２４２ｄ及びバッファ層２４２ｆは、それぞれ、単層構造であってもよく、積層構造であってもよい。
　バッファ層２４２ｄは、例えば、正孔注入層及び正孔輸送層の一方または双方を有することができる。また、バッファ層２４２ｆは、例えば、電子注入層及び電子輸送層の一方または双方を有することができる。したがって、バッファ層２４２ｄが正孔注入層を有する場合、当該正孔注入層は、正孔輸送層として機能する。同様に、バッファ層２４２ｆが電子注入層を有する場合、当該電子注入層は、電子輸送層として機能する。
　正孔注入層は、陽極から発光素子に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料としては、芳香族アミン化合物や、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料を用いることができる。
　正孔輸送層は、活性層において入射した光に基づき発生した正孔を陽極に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料としては、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、フラン誘導体など）や芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い材料が好ましい。
　電子輸送層は、活性層において入射した光に基づき発生した電子を陰極に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。
　電子注入層は、陰極から発光素子に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料としては、アルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。電子注入性の高い材料としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
　活性層２４２ｅは、有機化合物を有する。例えば、活性層２４２ｅが有するｎ型半導体の材料としては、フラーレン（例えばＣ６０、Ｃ７０等）またはその誘導体等の電子受容性の有機半導体材料が挙げられる。また、活性層２４２ｅが有するｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ）　ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）やテトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）等の電子の有機半導体材料が挙げられる。また、活性層２４２ｅは、ｎ型半導体とｐ型半導体と共蒸着して形成することが好ましい。
　よって、発光素子１１１の上方に、受光素子１２１を配置することができ、且つ、発光素子１１２の上方に、受光素子１２２を配置することができる。したがって、半導体リレー１００は、発光素子と受光素子とを、一つの基板２１０上に形成することができるため、発光素子を有する回路１０１と、受光素子とスイッチとを有する回路１０２とを貼り合わせる工程を削減することができる。もしくはＩＣケースに回路１０１と、回路１０２とを固定する工程を削減することができる。
　また、導電層２３２ｂは、発光素子１１１と、発光素子１１２との間をアイソレートする機能を有する。したがって、導電層２３２ｂは、発光素子１１１が射出する光１５０ｃが受光素子１２２に入射するのを防ぐことができる。また、導電層２３２ｂは、発光素子１１２が射出する光１５０ｄが受光素子１２１に入射するのを防ぐことができる。なお、発光素子１１１と受光素子１２１との間隔は３μｍ以内が好ましく、さらに好ましくは１μｍ以内が好ましい。
　図６Ａは、図５Ａとは異なる半導体リレーを説明する図である。
　図６Ａは、半導体層２１４と導電層２１６ａ乃至導電層２１６ｆとのオーミック性を改善するために、半導体層２１４と導電層２１６ａ乃至導電層２１６ｆとの間に導電層２１５を設ける点が図５Ａと異なっている。なお、導電層２１５をオーミック電極と言い換えてもよい。オーミック電極には、導電性酸化物を用いることが好ましい。一例として、導電性酸化物は、酸化亜鉛膜を用いることができる。なお、酸化亜鉛膜は、ノンドープの状態でｎ型半導体の特性を有し、ドーピングが容易という特徴を有する。一例として、アルミニウムまたはガリウムのいずれか一をドープすることで、酸化亜鉛膜は、抵抗率が１０−３乃至１０−４Ω・ｃｍ程度になる。また、酸化亜鉛膜は、スパッタリング法で成膜することができる。
　図６Ｂは、図６Ａとは異なる半導体リレーを説明する図である。図６Ｂは、絶縁層２３８上に蛍光体を含む絶縁層２４８を設けている点が図６Ａと異なっている。発光素子と、受光素子との間に蛍光体が配置されることで、発光素子から射出された光（光１５０ａ、１５０ｂ）は、蛍光体によって当該光の波長よりも長波長な光に変換される。受光素子が検出できる波長範囲は、発光素子の射出する光の波長範囲よりも長波長な範囲であることが好ましい。また蛍光体を含む絶縁層２４８は、平坦化膜として機能することができる。したがって、受光素子が受光する領域の平坦性が向上する。つまり、受光素子のばらつき等が改善する。
　さらに、導電層２４４は、導電層２３６ｂ、絶縁層２３８、および絶縁層２４８と接することが好ましい。図５Ａまたは図６Ａでは図示していないが、導電層２４４と導電層２３６ｂとを接続するためには、コンタクトホールを介して接続しなければならないため、加工工程を必要とする。導電層２４４と、導電層２３６ｂを直接接続することで、配線距離を短くし、加工工程を削減することができる。したがって、半導体リレー１００のチップサイズを小さくし生産性を向上することができる、また、半導体リレー１００の加工工程を削減することで加工コストを低減することができる。また、導電層２４４は、有機センサ層２４２を覆うように配置することで、有機センサ層２４２を外部から侵入する水分などから保護することができる。
　図７Ａは、図６Ｂとは異なる半導体リレー１００を説明する図である。図７Ａは、発光素子１１１Ａおよび発光素子１１２Ａが、半導体層２１４上に形成される点が図６Ｂと異なっている。発光素子１１１Ａは、半導体層１１４上にエピタキシャル成長させた発光層２１３ａが設けられ、さらに発光層２１３ａ上にエピタキシャル成長させた半導体層２１５ａが設けられ、さらに半導体層２１５ａ上にエピタキシャル成長させた導電層２１７ａが設けられる。半導体層の２１７ａ上には、導電層２１６ａが設けられる。半導体層２１４は、ｎ型のＧａＮであり、発光層２１３ａは、インジウムを含むＧａＮであり、半導体層２１５ａは、ｐ型のＧａＮである。一例として、ｎ型のＧａＮにはシリコンまたはゲルマニウムなどを含み、ｐ型のＧａＮにはマグネシウム、亜鉛、カドミウム、またはベリリウムなどを含む。また、導電層２１７ａは、透光性を有する導電層である。
　発光素子１１１Ａおよび発光素子１１２Ａにおいて、発光層２１３ａおよび発光層２１３ｂ、または、半導体層２１５ａおよび半導体層２１５ｂ、または、導電層２１７ａおよび導電層２１７ｂは、それぞれ同一の材料及び同一の工程で形成することができる。なお、発光素子１１１Ａおよび発光素子１１２Ａは、ドライエッチング処理によって素子分離を行うことができる。
　半導体リレー１００は、発光素子１１１Ａおよび発光素子１１２Ａを素子分離するために設けた領域に、トランジスタ１４１ａを形成することが好ましい。また、発光素子１１１Ａおよび発光素子１１２Ａのそれぞれのアノード電極またはカソード電極、またはトランジスタ１４１ａのソースまたはドレインとして機能する導電層２１６ａ乃至導電層２１６ｆは、それぞれ同一の材料及び同一の工程で形成することができる。
　図７Ｂは、図７Ａとは異なる半導体リレー１００を説明する図である。図７Ｂは、トランジスタ１４１ａ、発光素子１１１、および発光素子１１２が、基板２５０上に形成される点が図７Ａと異なっている。基板２５０は、酸化ガリウムであることが好ましい。
　発光素子１１１Ａは、基板２５０上にエピタキシャル成長させた半導体層２５２が設けられ、半導体層２５２上にエピタキシャル成長させた発光層２１３ａが設けられ、さらに発光層２１３ａ上にエピタキシャル成長させた半導体層２１５ａが設けられ、さらに半導体層２１５ａ上にエピタキシャル成長させた導電層２１７ａが設けられる。半導体層の２１７ａ上には、導電層２１６ａが設けられる。なお、基板２５０は、一例としてマグネシウムを含む酸化ガリウムである。半導体層２５２は、一例として錫を含むｎ型の酸化ガリウムであり、発光層２１３ａは、インジウムを含むＧａＮであり、半導体層２１５ａは、ｐ型のＧａＮである。
　半導体リレー１００は、発光素子１１１Ａおよび発光素子１１２Ａを素子分離するために設けた領域に、トランジスタ１４１ｃを形成することが好ましい。なお、トランジスタ１４１ｃは、チャネル形成領域に酸化ガリウムを含むＭＥＳＦＥＴの構造を有するトランジスタである。さらに、発光素子１１１Ａおよび発光素子１１２Ａのそれぞれのアノード電極またはカソード電極、またはトランジスタ１４１ａのソースまたはドレインとして機能する導電層２１６ａ乃至導電層２１６ｆは、それぞれ同一の材料及び同一の工程で形成することができる。
　上述したように、回路１０１と、回路１０２と、を同一の基板上に形成することで新規な構成の半導体リレー１００を提供することができる。また、トランジスタ１３１およびトランジスタ１３２が有するゲートもしくはバックゲート、トランジスタ間を接続する導電層２３２ｂ、または蛍光体を含む絶縁層２４８などを用いて発光素子が射出する光を遮光することができる。したがって第１の信号は、第２の信号から良好にアイソレートされた半導体リレー１００を提供することができる。また、トランジスタ１０４ａまたはトランジスタ１０４ｃに、酸化物半導体、または化合物半導体を用いて低損失で大きな電力にも対応できる電気特性が良好な半導体リレー１００を提供することができる。また、回路１０１と、回路１０２とを同一の基板上に形成し、且つ発光素子と重なる位置に配置される受光素子を形成することで、小型化に適した構成の半導体リレー１００を提供することができる。また発光素子および受光素子を有することで、可動接点を有さない構成にすることで信頼性の高い半導体リレー１００を提供することができる。
　なお、発光素子の形成範囲とは、アノード電極、及びカソード電極を範囲として含む。また、受光素子の形成範囲とは、アノード電極、及びカソード電極のいずれか大きい範囲である。したがって、発光素子が、受光素子と重なるとは、発光素子の形成範囲の一部と、受光素子の形成範囲の一部とが重なることを意味する。
　上述したように、半導体リレー１００は、半導体プロセスを用いることで形成できるため、半導体装置と言い換えることができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
　本実施の形態では、本発明の一態様である半導体リレーに用いることができるトランジスタについて説明する。
＜トランジスタの構成例１＞
　図８Ａ、図８Ｂ、（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ３００、並びにトランジスタ３００周辺の上面図及び断面図である。実施の形態１等に示すトランジスタ１３１またはトランジスタ１３２に、トランジスタ３００を適用することができる。
　図８Ａは、トランジスタ３００の上面図である。また、図８Ｂ、図８Ｃは、トランジスタ３００の断面図である。ここで、図８Ｂは、図８ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ３００のチャネル長方向の断面図でもある。また、図８Ｃは、図８ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ３００のチャネル幅方向の断面図でもある。なお、図８Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
　トランジスタ３００は、基板（図示しない）の上に配置された金属酸化物３３０ａと、金属酸化物３３０ａの上に配置された金属酸化物３３０ｂと、金属酸化物３３０ｂの上に、互いに離隔して配置された導電体３４２ａ、及び導電体３４２ｂと、導電体３４２ａ上、及び導電体３４２ｂ上に配置され、導電体３４２ａと導電体３４２ｂの間に開口が形成された絶縁体３８０と、開口の中に配置された導電体３６０と、金属酸化物３３０ｂ、導電体３４２ａ、導電体３４２ｂ、及び絶縁体３８０と、導電体３６０と、の間に配置された絶縁体３５０と、金属酸化物３３０ｂ、導電体３４２ａ、導電体３４２ｂ、及び絶縁体３８０と、絶縁体３５０と、の間に配置された金属酸化物３３０ｃと、を有する。ここで、図８Ｂ、図８Ｃに示すように、導電体３６０の上面は、絶縁体３５０、絶縁体３５４、金属酸化物３３０ｃ、及び絶縁体３８０の上面と略一致することが好ましい。なお、以下において、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃをまとめて金属酸化物３３０という場合がある。また、導電体３４２ａ及び導電体３４２ｂをまとめて導電体３４２という場合がある。
　図８Ｂに示すように、トランジスタ３００は、導電体３４２ａ及び導電体３４２ｂの導電体３６０側の側面が、概略垂直な形状を有している。なお、図８に示すトランジスタ３００は、これに限られるものではなく、導電体３４２ａ及び導電体３４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体３４２ａ及び導電体３４２ｂの対向する側面が、複数の面を有していてもよい。
　また、図８Ｂ、図８Ｃに示すように、絶縁体３２４、金属酸化物３３０ａ、金属酸化物３３０ｂ、導電体３４２ａ、導電体３４２ｂ、及び金属酸化物３３０ｃと、絶縁体３８０と、の間に絶縁体３５４が配置されることが好ましい。ここで、絶縁体３５４は、図８Ｂ、図８Ｃに示すように、金属酸化物３３０ｃの側面、導電体３４２ａの上面と側面、導電体３４２ｂの上面と側面、金属酸化物３３０ａの側面、金属酸化物３３０ｂの側面、及び絶縁体３２４の上面と接する領域を有することが好ましい。
　なお、トランジスタ３００では、チャネルが形成される領域（以下、チャネル形成領域ともいう）と、その近傍において、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物３３０ｂと金属酸化物３３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ３００では、導電体３６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体３６０が単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
　例えば、金属酸化物３３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物３３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物３３０ａと同様の組成を有することが好ましい。
　ここで、導電体３６０は、トランジスタのゲート電極として機能し、導電体３４２ａ及び導電体３４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体３６０は、絶縁体３８０の開口、及び導電体３４２ａと導電体３４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体３６０、導電体３４２ａ及び導電体３４２ｂの配置は、絶縁体３８０の開口に対して、自己整合的に選択される。つまり、トランジスタ３００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置することができる。よって、導電体３６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ３００の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
　また、図８に示すように、導電体３６０は、絶縁体３５０の内側に設けられた導電体３６０ａと、導電体３６０ａの内側に埋め込まれるように設けられた導電体３６０ｂと、を有することが好ましい。
　また、トランジスタ３００は、図８Ａ、図８Ｂ、（Ｃ）に示すように、基板（図示しない）の上に配置された絶縁体３１４と、絶縁体３１４の上に配置された絶縁体３１６と、絶縁体３１６に埋め込まれるように配置された導電体３０５と、絶縁体３１６と導電体３０５の上に配置された絶縁体３２２と、絶縁体３２２の上に配置された絶縁体３２４と、を有することが好ましい。また、絶縁体３２４の上に金属酸化物３３０ａが配置されることが好ましい。
　また、トランジスタ３００の上に、層間膜として機能する絶縁体３７４、及び絶縁体３８１が配置されることが好ましい。ここで、絶縁体３７４は、導電体３６０、絶縁体３５０、絶縁体３５４、金属酸化物３３０ｃ、及び絶縁体３８０の上面に接して配置されることが好ましい。
　絶縁体３２２、絶縁体３５４、及び絶縁体３７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体３２２、絶縁体３５４、及び絶縁体３７４は、絶縁体３２４、絶縁体３５０、及び絶縁体３８０より水素透過性が低いことが好ましい。また、絶縁体３２２、及び絶縁体３５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体３２２、及び絶縁体３５４は、絶縁体３２４、絶縁体３５０、及び絶縁体３８０より酸素透過性が低いことが好ましい。
　ここで、絶縁体３２４、金属酸化物３３０、及び絶縁体３５０は、絶縁体３８０及び絶縁体３８１と、絶縁体３５４、及び絶縁体３７４によって離隔されている。ゆえに、絶縁体３２４、金属酸化物３３０、及び絶縁体３５０に、絶縁体３８０及び絶縁体３８１に含まれる水素等の不純物、及び過剰な酸素が、絶縁体３２４、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び絶縁体３５０に混入することを抑制することができる。
　また、トランジスタ３００と電気的に接続し、プラグとして機能する導電体３４０（導電体３４０ａ、及び導電体３４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体３４０の側面に接して絶縁体３４１（絶縁体３４１ａ、及び絶縁体３４１ｂ）が設けられる。つまり、絶縁体３５４、絶縁体３８０、絶縁体３７４、及び絶縁体３８１の開口の内壁に接して絶縁体３４１が設けられる。また、絶縁体３４１の側面に接して導電体３４０の第１の導電体が設けられ、さらに内側に導電体３４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体３４０の上面の高さと、絶縁体３８１の上面の高さは同程度にできる。なお、トランジスタ３００では、導電体３４０の第１の導電体及び導電体３４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体３４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
　また、トランジスタ３００は、チャネル形成領域を含む金属酸化物３３０（金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、金属酸化物３３０のチャネル形成領域となる金属酸化物としては、前述のようにバンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
　また、図８Ｂに示すように、金属酸化物３３０ｂは、導電体３４２と重ならない領域の膜厚が、導電体３４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体３４２ａ及び導電体３４２ｂを形成する際に、金属酸化物３３０ｂの上面の一部を除去することにより形成される。金属酸化物３３０ｂの上面には、導電体３４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物３３０ｂの上面の導電体３４２ａと導電体３４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを抑制することができる。
　本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
　本発明の一態様である表示装置に用いることができるトランジスタ３００の詳細な構成について説明する。
　導電体３０５は、金属酸化物３３０、及び導電体３６０と、重なる領域を有するように配置する。また、導電体３０５は、絶縁体３１６に埋め込まれて設けることが好ましい。ここで、導電体３０５の上面の平坦性を良好にすることが好ましい。例えば、導電体３０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体３０５の上に形成される、絶縁体３２４の平坦性を良好にし、金属酸化物３３０ｂ及び金属酸化物３３０ｃの結晶性の向上を図ることができる。
　ここで、導電体３６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体３０５は、第２のゲート（バックゲートともいう）電極として機能する場合がある。その場合、導電体３０５に印加する電位を、導電体３６０に印加する電位と連動させず、独立して変化させることで、トランジスタ３００の閾値電圧を制御することができる。特に、導電体３０５に負の電位を印加することにより、トランジスタ３００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体３０５に負の電位を印加したほうが、印加しない場合よりも、導電体３６０に印加する電位が０Ｖのときのトランジスタ３００のドレイン電流を小さくすることができる。
　また、導電体３０５は、金属酸化物３３０におけるチャネル形成領域よりも大きく設けるとよい。特に、図８Ｃに示すように、導電体３０５は、金属酸化物３３０のチャネル幅方向と交わる端部よりも外側の領域においても延伸していることが好ましい。つまり、金属酸化物３３０のチャネル幅方向における側面の外側において、導電体３０５と、導電体３６０とは、絶縁体を介して重畳していることが好ましい。
　上記構成を有することで、第１のゲート電極としての機能を有する導電体３６０の電界と、第２のゲート電極としての機能を有する導電体３０５の電界によって、金属酸化物３３０のチャネル形成領域を電気的に取り囲むことができる。
　また、図８Ｃに示すように、導電体３０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体３０５の下に、配線として機能する導電体を設ける構成にしてもよい。
　また、導電体３０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体３０５を単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
　また、導電体３０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電体を設けてもよい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電体を設けることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。
　導電体３０５の下に、酸素の拡散を抑制する機能を有する導電体を設けることにより、導電体３０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。したがって、導電体３０５としては、上記導電性材料を単層又は積層とすればよい。
　絶縁体３１４は、水又は水素等の不純物が、基板側からトランジスタ３００に混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。したがって、絶縁体３１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
　例えば、絶縁体３１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体３１４よりも基板側からトランジスタ３００側に拡散することを抑制することができる。又は、絶縁体３２４等に含まれる酸素が、絶縁体３１４よりも基板側に拡散することを抑制することができる。
　また、層間膜として機能する絶縁体３１６、絶縁体３８０、及び絶縁体３８１は、絶縁体３１４よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体３１６、絶縁体３８０、及び絶縁体３８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
　絶縁体３２２及び絶縁体３２４は、ゲート絶縁体としての機能を有する。
　ここで、金属酸化物３３０と接する絶縁体３２４は、加熱により酸素を脱離することが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体３２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物３３０に接して設けることにより、金属酸化物３３０中の酸素欠損を低減し、トランジスタ３００の信頼性を向上させることができる。
　絶縁体３２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、図８Ｃに示すように、絶縁体３２４は、絶縁体３５４と重ならず、且つ金属酸化物３３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体３２４において、絶縁体３５４と重ならず、且つ金属酸化物３３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
　絶縁体３２２は、絶縁体３１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ３００に混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体３２２は、絶縁体３２４より水素透過性が低いことが好ましい。絶縁体３２２、絶縁体３５４、及び絶縁体３７４によって絶縁体３２４、金属酸化物３３０、及び絶縁体３５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ３００に侵入することを抑制することができる。
　さらに、絶縁体３２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体３２２は、絶縁体３２４より酸素透過性が低いことが好ましい。絶縁体３２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物３３０が有する酸素が、基板側へ拡散することを低減できるので、好ましい。また、導電体３０５が、絶縁体３２４が有する酸素、及び金属酸化物３３０が有する酸素と反応することを抑制することができる。
　絶縁体３２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウムを用いることが好ましい。又は、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体３２２を形成した場合、絶縁体３２２は、金属酸化物３３０からの酸素の放出、及びトランジスタ３００の周辺部から金属酸化物３３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
　また、絶縁体３２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位を低減することが可能となる。
　なお、絶縁体３２２、及び絶縁体３２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体３２２の下に絶縁体３２４と同様の絶縁体を設ける構成にしてもよい。
　金属酸化物３３０は、金属酸化物３３０ａと、金属酸化物３３０ａ上の金属酸化物３３０ｂと、金属酸化物３３０ｂ上の金属酸化物３３０ｃと、を有する。金属酸化物３３０ｂ下に金属酸化物３３０ａを有することで、金属酸化物３３０ａよりも下方に形成された構造物から、金属酸化物３３０ｂへ不純物が拡散することを抑制することができる。また、金属酸化物３３０ｂ上に金属酸化物３３０ｃを有することで、金属酸化物３３０ｃよりも上方に形成された構造物から、金属酸化物３３０ｂへの不純物の拡散を抑制することができる。
　なお、金属酸化物３３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、金属酸化物３３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物３３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物３３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物３３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物３３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物３３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、金属酸化物３３０ｃは、金属酸化物３３０ａ又は金属酸化物３３０ｂに用いることができる金属酸化物を用いることができる。
　金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、金属酸化物３３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行った場合でも、金属酸化物３３０ｂから酸素が引き抜かれることを抑制することができる。よって、トランジスタ３００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
　また、金属酸化物３３０ａ及び金属酸化物３３０ｃの伝導帯下端のエネルギーが、金属酸化物３３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物３３０ａ及び金属酸化物３３０ｃの電子親和力が、金属酸化物３３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物３３０ｃは、金属酸化物３３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物３３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物３３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物３３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物３３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物３３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物３３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
　ここで、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び金属酸化物３３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物３３０ａと金属酸化物３３０ｂとの界面、及び金属酸化物３３０ｂと金属酸化物３３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、金属酸化物３３０ａと金属酸化物３３０ｂ、金属酸化物３３０ｂと金属酸化物３３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物３３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物３３０ａ及び金属酸化物３３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物３３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、又はＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物３３０ｃとして用いてもよい。
　具体的には、金属酸化物３３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物３３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物３３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物３３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］とＧａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］とＧａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と酸化ガリウムとの積層構造等が挙げられる。
　このとき、キャリアの主たる経路は金属酸化物３３０ｂとなる。金属酸化物３３０ａ、及び金属酸化物３３０ｃを上述の構成とすることで、金属酸化物３３０ａと金属酸化物３３０ｂとの界面、及び金属酸化物３３０ｂと金属酸化物３３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ３００は高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物３３０ｃを積層構造とした場合、上述の金属酸化物３３０ｂと、金属酸化物３３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物３３０ｃが有する構成元素が、絶縁体３５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物３３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体３５０側に拡散しうるＩｎを抑制することができる。絶縁体３５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物３３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
　金属酸化物３３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、金属酸化物３３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の表示装置を提供できる。
　金属酸化物３３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体３４２（導電体３４２ａ、及び導電体３４２ｂ）が設けられる。導電体３４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は酸素を吸収しても導電性を維持する材料であるため好ましい。
　金属酸化物３３０と接するように上記導電体３４２を設けることで、金属酸化物３３０の導電体３４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物３３０の導電体３４２近傍において、導電体３４２に含まれる金属と、金属酸化物３３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物３３０の導電体３４２近傍の領域においてキャリア密度が増加し、当該領域は低抵抗領域となる。
　ここで、導電体３４２ａと導電体３４２ｂの間の領域は、絶縁体３８０の開口に重畳して形成される。これにより、導電体３４２ａと導電体３４２ｂの間に導電体３６０を自己整合的に配置することができる。
　絶縁体３５０は、ゲート絶縁体として機能する。絶縁体３５０は、金属酸化物３３０ｃの上面に接して配置することが好ましい。絶縁体３５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　絶縁体３５０は、絶縁体３２４と同様に、絶縁体３５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体３５０の膜厚は、１ｎｍ以上２０ｎｍ以下とすることが好ましい。
　また、絶縁体３５０と導電体３６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体３５０から導電体３６０への酸素拡散を抑制する機能を有することが好ましい。これにより、絶縁体３５０に含まれる酸素による導電体３６０の酸化を抑制することができる。
　また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体３５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体３５０と当該金属酸化物との積層構造とすることで、トランジスタ３００を熱に対して安定、かつ比誘電率の高いトランジスタとすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位を低減することが可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）を薄くすることが可能となる。
　具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
　導電体３６０は、図８では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体３６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
　また、導電体３６０ａが酸素の拡散を抑制する機能を有することで、絶縁体３５０に含まれる酸素により導電体３６０ｂが酸化して導電体３６０ｂの導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
　また、導電体３６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体３６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体３６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
　また、図８Ａ、図８Ｃに示すように、金属酸化物３３０ｂの導電体３４２と重ならない領域、言い換えると、金属酸化物３３０のチャネル形成領域において、金属酸化物３３０の側面が導電体３６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体３６０の電界を、金属酸化物３３０の側面に作用させやすくなる。よって、トランジスタ３００のオン電流を増大させ、トランジスタ３００の周波数特性を向上させることができる。
　絶縁体３５４は、絶縁体３１４等と同様に、水又は水素等の不純物が、絶縁体３８０側からトランジスタ３００に混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。例えば、絶縁体３５４は、絶縁体３２４より水素透過性が低いことが好ましい。さらに、図８Ｂ、図８Ｃに示すように、絶縁体３５４は、金属酸化物３３０ｃの側面、導電体３４２ａの上面と側面、導電体３４２ｂの上面と側面、金属酸化物３３０ａの側面、金属酸化物３３０ｂの側面、及び絶縁体３２４の上面と接する領域を有することが好ましい。このような構成にすることで、絶縁体３８０に含まれる水素が、導電体３４２ａ、導電体３４２ｂ、金属酸化物３３０ａ、金属酸化物３３０ｂ、及び絶縁体３２４の上面又は側面から金属酸化物３３０に侵入することを抑制することができる。
　さらに、絶縁体３５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体３５４は、絶縁体３８０又は絶縁体３２４より酸素透過性が低いことが好ましい。
　絶縁体３５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体３５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体３２４の絶縁体３５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体３２４を介して金属酸化物３３０中に酸素を供給することができる。ここで、絶縁体３５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物３３０から絶縁体３８０へ拡散することを抑制することができる。また、絶縁体３２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物３３０から基板側へ拡散することを抑制することができる。このようにして、金属酸化物３３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物３３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
　絶縁体３５４としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、又はアルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
　水素に対してバリア性を有する絶縁体３５４によって絶縁体３２４、絶縁体３５０、及び金属酸化物３３０を覆うことで、絶縁体３８０は絶縁体３５４により絶縁体３２４、金属酸化物３３０、及び絶縁体３５０と離隔されている。これにより、トランジスタ３００の外方から水素等の不純物が浸入することを抑制できるので、トランジスタ３００の電気特性及び信頼性を良好なものとすることができる。
　絶縁体３８０は、絶縁体３５４を介して、絶縁体３２４、金属酸化物３３０、及び導電体３４２上に設けられる。例えば、絶縁体３８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
　絶縁体３８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体３８０の上面は、平坦化されていてもよい。
　絶縁体３７４は、絶縁体３１４等と同様に、水又は水素等の不純物が絶縁体３８０に混入することを抑制するバリア絶縁膜としての機能を有することが好ましい。絶縁体３７４としては、例えば、絶縁体３１４、絶縁体３５４等に用いることができる絶縁体を用いることができる。
　また、絶縁体３７４の上に、層間膜として機能する絶縁体３８１を設けることが好ましい。絶縁体３８１は、絶縁体３２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
　また、絶縁体３８１、絶縁体３７４、絶縁体３８０、及び絶縁体３５４に形成された開口に、導電体３４０ａ及び導電体３４０ｂを配置する。導電体３４０ａ及び導電体３４０ｂは、導電体３６０を挟んで対向して設ける。なお、導電体３４０ａ及び導電体３４０ｂの上面の高さは、絶縁体３８１の上面と、同一平面上としてもよい。
　なお、絶縁体３８１、絶縁体３７４、絶縁体３８０、及び絶縁体３５４の開口の内壁に接して、絶縁体３４１ａが設けられ、その側面に接して導電体３４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体３４２ａが位置しており、導電体３４０ａが導電体３４２ａと接する。同様に、絶縁体３８１、絶縁体３７４、絶縁体３８０、及び絶縁体３５４の開口の内壁に接して、絶縁体３４１ｂが設けられ、その側面に接して導電体３４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体３４２ｂが位置しており、導電体３４０ｂが導電体３４２ｂと接する。
　導電体３４０ａ及び導電体３４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体３４０ａ及び導電体３４０ｂは積層構造としてもよい。
　また、導電体３４０を積層構造とする場合、金属酸化物３３０ａ、金属酸化物３３０ｂ、導電体３４２、絶縁体３５４、絶縁体３８０、絶縁体３７４、絶縁体３８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体３８０に添加された酸素が導電体３４０ａ及び導電体３４０ｂに吸収されることを抑制することができる。また、絶縁体３８１より上層から水又は水素等の不純物が、導電体３４０ａ及び導電体３４０ｂを通じて金属酸化物３３０に混入することを抑制することができる。
　絶縁体３４１ａ及び絶縁体３４１ｂとしては、例えば、絶縁体３５４等に用いることができる絶縁体を用いればよい。絶縁体３４１ａ及び絶縁体３４１ｂは、絶縁体３５４に接して設けられるので、絶縁体３８０等から水又は水素等の不純物が、導電体３４０ａ及び導電体３４０ｂを通じて金属酸化物３３０に混入することを抑制することができる。また、絶縁体３８０に含まれる酸素が導電体３４０ａ及び導電体３４０ｂに吸収されることを抑制することができる。
　また、図示しないが、導電体３４０ａの上面、及び導電体３４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
（実施の形態３）
　本実施の形態では、他の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、およびＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）について説明する。
＜金属酸化物の構成＞
　ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
　また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図９Ａを用いて説明を行う。図９Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
　図９Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）と、Ｃｒｙｓｔａｌ（結晶）と、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、Ｃｒｙｓｔａｌｌｉｎｅの分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、およびｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
　なお、図９Ａに示す太枠内の構造は、Ａｍｏｒｐｈｏｕｓ（無定形）と、Ｃｒｙｓｔａｌ（結晶）との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、当該構造は、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓ（無定形）や、Ｃｒｙｓｔａｌ（結晶）とは全く異なる構造と言い換えることができる。
　なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、およびＣｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう）のＸＲＤスペクトルを図９Ｂ、図９Ｃに示す。また、図９Ｂが石英ガラス、図９Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図９Ｃに示す結晶性ＩＧＺＯの組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図９Ｃに示す結晶性ＩＧＺＯの厚さは、５００ｎｍである。
　図９Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、図９Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。なお、図９Ｃには、２θ＝３１°、またはその近傍に結晶相（ＩＧＺＯ　ｃｒｙｓｔａｌ　ｐｈａｓｅ）を明記してある。ＸＲＤスペクトルのピークにおいて、形状が左右非対称となる由来は当該結晶相（微結晶）に起因すると推定される。
　具体的には、図９Ｃに示す、結晶性ＩＧＺＯのＸＲＤスペクトルにおいて、２θ＝３４°またはその近傍にピークを有する。また、微結晶は、２θ＝３１°またはその近傍にピークを有する。酸化物半導体膜を、Ｘ線回折パターンを用いて評価する場合、図９Ｃに示すように、２θ＝３４°またはその近傍のピークよりも低角度側のスペクトルの幅が広くなる。これは、酸化物半導体膜中に、２θ＝３１°またはその近傍にピークを有する微結晶が内在することを示唆している。
　また、膜の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。基板温度を室温として成膜したＩＧＺＯ膜の回折パターンを図９Ｄに示す。なお、図９Ｄに示すＩＧＺＯ膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを用いて、スパッタリング法によって成膜される。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われた。
　図９Ｄに示すように、室温成膜したＩＧＺＯ膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩＧＺＯ膜は、結晶状態でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　なお、明確な結晶粒界（グレインバウンダリー）が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、または電界効果移動度の低下を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
　また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。したがって、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。
　また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　したがって、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。したがって、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
　本実施の形態は、上記実施の形態に示す半導体装置などが組み込まれた電子部品および電子機器の一例を示す。
＜電子機器＞
　次に、上記半導体リレーを備えた電子機器の例について図１０を用いて説明を行う。
　図１０の中央に半導体リレー７００の斜視図と、半導体リレー７００、電子部品７１０、複数の電子部品７２０が実装された機能モジュール７３０の斜視図と、を示す。なお、図１０では、半導体リレー７００が、機能モジュール７３０に実装される例を示している。一例として、電子部品７１０は、プロセッサであることが好ましい。また電子部品７２０は、メモリ、メモリモジュール、または集積回路などでもよい。一例として、集積回路は、画像処理回路、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、制御回路、または駆動回路などがある。
　一例として、プロセッサは、半導体リレー７００を用いてそれぞれのメモリまたはメモリモジュールのパワーゲーティングを制御することができる。なお、メモリには、ＯＳトランジスタを選択スイッチとして用いるＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ＲＡＭ）、またはフラッシュメモリなどを用いることが好ましい。
　上記における、機能モジュール７３０が、半導体リレー７００と、プロセッサとを有する例について説明する。なお、半導体リレー７００の説明は、実施の形態１を参酌することができるため詳細な説明は省略する。半導体リレー７００が有する第１の回路は、プロセッサによって第１の信号または第２の信号が与えられる。第１の発光素子の点灯または消灯は、第１の回路に与えられる第１の信号によって制御される。第２の発光素子の点灯または消灯は、第１の回路に与えられる第２の信号によって制御される。
　容量には、第１の受光素子によって電圧に変換された第１のデータが、第２のトランジスタを介して与えられる。なお、第１の受光素子には、第２のトランジスタを介して第１の発光素子の射出した光が与えられる。第１のトランジスタは、容量に記憶された第１のデータによって導通するように制御される。容量に記憶される第１のデータは、第２の受光素子によって電圧に変換された第２のデータによって第３のトランジスタがオン状態になることで初期化される。なお、第２の受光素子には、第２発光素子が射出した光が与えられる。第１のトランジスタは、容量に記憶された第１のデータが初期化されることによって非導通になるように制御される。したがって、半導体リレー７００は、メモリまたはメモリモジュールのパワーゲーティングを容易にすることができる。
　異なる例として、図１０では示していないが、機能モジュール７３０が有する電子部品にはモータなどが含まれる場合がある。もしくは、機能モジュール７３０がモータなどを駆動することができる。モータを制御するための信号には大きな電力（例えば、１０Ｖ以上、もしくは１００Ｖ以上の電圧、且つ１Ａ以上の電流）が必要な場合がある。一例として、プロセッサが出力する信号の電圧幅が３．３Ｖの場合、モータを制御する信号の配線と、電源電圧が与えられる配線との間に半導体リレー７００を設けることができる。したがって、モータを制御するためのドライバＩＣを用いなくても、プロセッサから直接制御できるようになる。なお、プロセッサ、またはモータの動作電圧は一例として示したものであり限定はされないものとする。
　また、異なる例として、半導体リレー７００、電子部品７１０、または電子部品７２０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）を用いてモジュール化、または１チップ化されてもよい。
　半導体リレー７００を他の基板に実装するには、例えば、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
　続いて、半導体リレー７００、もしくは機能モジュール７３０は、様々な電子機器に用いることができる。
　一例として、ロボット７１００は、機能モジュール７３０以外にも、バッテリ、マイクロフォンモジュール、カメラモジュール、スピーカ、ディスプレイ、各種センサ（照度センサ、赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなど）、および移動機構などを備える。機能モジュール７３０はプロセッサなどを有し、これら周辺機器を制御する機能を有する。機能モジュール７３０は、上述したセンサ群、またはロボットの稼働制御を行うモータのパワーゲーティングを制御することができる。したがってバッテリの消費電力を低減することができる。
　ロボット７１００において、は、マイクロフォン、およびスピーカを用いて、使用者とコミュニケーションをとることが可能である。したがって、マイクロフォンは、音声および環境音などの音響信号を検知および内容の解析することができる。なお、内容の解析には、ＡＩを用いることが好ましい。したがって、音声を解析する場合の演算量および消費電力は増大する。なお、ロボット７１００が停止中は、マイクロフォンによる音声の解析も停止する。したがってマイクロフォンは音声の解析中は大きな電力を必要とし、マイクロフォンの音声の解析の停止中はパワーゲーティングすることが好ましい。したがって機能モジュール７３０に実装される半導体リレーを用いることが好ましい。
　カメラモジュールは、ロボット７１００の周囲を撮像する機能を有する。また、ロボット７１００は、移動機構を用いて移動する機能を有する。ロボット７１００は、カメラモジュールを用いて周囲の画像を撮像し、ＡＩを用いて画像を解析して使用者の判別、および移動する際の障害物の有無などを察知することができる。したがってカメラモジュールは画像の解析中は大きな電力を必要とし、カメラモジュールの画像の解析の停止中はパワーゲーティングすることが好ましい。したがって機能モジュール７３０に実装される半導体リレーを用いることが好ましい。
　飛行体７１２０は、プロペラ制御モジュール、カメラモジュール、およびバッテリなどを有し、自律して飛行する機能を有する。機能モジュール７３０はこれら周辺機器を制御する機能を有する。飛行体７１２０は、カメラモジュールを用いて周囲の画像を撮像し、ＡＩを用いて画像を解析して移動する際の障害物の有無などを察知することができる。プロペラモジュールは、飛行体７１２０が移動する方向、風向き、風速などに応じて飛行体７１２０の状態制御を行う。プロペラモジュールは、モータを有する。当該モータの駆動中は大きな電力を必要とし、当該モータが停止中はパワーゲーティングすることが好ましい。したがって機能モジュール７３０に実装される半導体リレーを用いることが好ましい。
　掃除ロボット７１４０は、移動用のタイヤを駆動するモータ、上面に配置されたディスプレイ、側面に配置された複数のカメラ、ブラシ、操作ボタン、各種センサなどを有する。掃除ロボット７３００は自走し、ゴミを検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
　例えば、機能モジュール７３０は、カメラが撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。カメラモジュールを用いて周囲の画像を撮像し、ＡＩを用いて画像を解析して壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシに絡まりそうな物体を検知した場合は、ブラシの回転を止めることができる。
　自動車７１６０は、エンジン、タイヤ、ブレーキ、操舵装置、カメラなどを有する。例えば、機能モジュール７３０は、ナビゲーション情報、速度、エンジンの状態、ギアの選択状態、ブレーキの使用頻度などのデータに基づいて、自動車７１６０の走行状態を最適化するための制御を行う。例えば、カメラで撮影した画像データは電子部品７２０に記憶される。
　半導体リレー７００および／または機能モジュール７３０は、ＴＶ装置７２００（テレビジョン受像装置）、スマートフォン７２１０、ＰＣ（パーソナルコンピュータ）７２２０、７２３０、ゲーム機７２４０、ゲーム機７２６０等に組み込むことができる。
　例えば、ＴＶ装置７２００に内蔵された機能モジュール７３０は画像エンジンとして機能させることができる。例えば、機能モジュール７３０は、ノイズ除去、解像度アップコンバージョンなどの画像処理を行う。
　スマートフォン７２１０は、携帯情報端末の一例である。スマートフォン７２１０は、マイクロフォン、カメラ、スピーカ、各種センサ、および表示部を有する。機能モジュール７３０によってこれら周辺機器が制御される。
　ＰＣ７２２０、ＰＣ７２３０はそれぞれノート型ＰＣ、据え置き型ＰＣの例である。ＰＣ７２３０には、キーボード７２３２、およびモニタ装置７２３３が無線または有線により接続可能である。ゲーム機７２４０は携帯型ゲーム機の例である。ゲーム機７２６０は据え置き型ゲーム機の例である。ゲーム機７２６０には、無線または有線でコントローラ７２６２が接続されている。コントローラ７２６２に、半導体リレー７００および／または機能モジュール７３０を組み込むこともできる。
　本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
　１１：端子、１２：端子、１３：端子、１４：端子、１５：端子、１６：端子、１００：半導体リレー、１０１：回路、１０２：回路、１０４ａ：トランジスタ、１０４ｃ：トランジスタ、１１０：点灯回路、１１０Ａ：点灯回路、１１１：発光素子、１１１Ａ：発光素子、１１２：発光素子、１１２Ａ：発光素子、１１４：半導体層、１２０：検出回路、１２１：受光素子、１２１Ａ：受光素子、１２１Ｂ：受光素子、１２２：受光素子、１２２Ａ：受光素子、１２２Ｂ：受光素子、１３０：メモリ、１３１：トランジスタ、１３２：トランジスタ、１３３：容量、１４０：スイッチ回路、１４０Ａ：スイッチ回路、１４１ａ：トランジスタ、１４１ｂ：トランジスタ、１４１ｃ：トランジスタ、１４４：ダイオード、２１０：基板、２１２：半導体層、２１２ａ：ｎ型領域、２１２ｂ：ｐ型領域、２１３ａ：発光層、２１３ｂ：発光層、２１４：半導体層、２１５：導電層、２１５ａ：半導体層、２１５ｂ：半導体層、２１６ａ：導電層、２１６ｂ：導電層、２１６ｃ：導電層、２１６ｄ：導電層、２１６ｅ：導電層、２１６ｆ：導電層、２１７ａ：導電層、２１７ｂ：導電層、２１８：絶縁層、２２０：導電層、２２２：絶縁層、２２４：絶縁層、２２４ａ：絶縁層、２２６ａ：導電層、２２６ｂ：導電層、２２８：絶縁層、２３０ａ：半導体層、２３０ｂ：半導体層、２３２：導電層、２３２ａ：導電層、２３２ｂ：導電層、２３２ｃ：導電層、２３４：絶縁層、２３６ａ：導電層、２３６ｂ：導電層、２３６ｃ：導電層、２３８：絶縁層、２４０：導電層、２４０ａ：導電層、２４０ｂ：導電層、２４２：有機センサ層、２４２ａ：有機センサ層、２４２ｂ：有機センサ層、２４２ｄ：バッファ層、２４２ｅ：活性層、２４２ｆ：バッファ層、２４４：導電層、２４４ａ：導電層、２４４ｂ：導電層、２４６：絶縁層、２４８：絶縁層、２５０：基板、２５２：半導体層、７００：半導体リレー、７１０：電子部品、７２０：電子部品、７３０：機能モジュール、７１００：ロボット、７１２０：飛行体、７１４０：掃除ロボット、７１６０：自動車、７２００：ＴＶ装置、７２１０：スマートフォン、７２２０：ＰＣ、７２３０：ＰＣ、７２３２：キーボード、７２３３：モニタ装置、７２４０：ゲーム機、７２６０：ゲーム機、７２６２：コントローラ、７３００：掃除ロボット

Claims (10)

  1. 　第１の回路および第２の回路を有する半導体リレーであって、
    　前記第１の回路は、第１の発光素子を有し、
    　前記第２の回路は、第１の受光素子、メモリ、および第１のスイッチを有し、
    　前記第１のスイッチおよび前記第１の発光素子は、第１の半導体層を用いて形成され、
    　前記第１の半導体層は、ガリウムを含み、
    　前記第１の発光素子の点灯または消灯は、前記第１の回路に与えられる第１の信号によって制御され、
    　前記第１の信号によって前記第１の発光素子の射出した光は、前記第１の受光素子に与えられ、
    　前記第１の受光素子は、前記光を電圧に変換することで第１のデータを生成し、
    　前記メモリには、前記第１のデータが記憶され、
    　前記第１のスイッチは、前記第１のデータによって導通または非導通が制御される、半導体リレー。
  2. 　第１の回路および第２の回路を有する半導体リレーであって、
    　前記第１の回路は、第１の発光素子および第２の発光素子を有し、
    　前記第２の回路は、第１の受光素子、第２の受光素子、メモリ、および第１のスイッチを有し、
    　前記第１のスイッチ、前記第１の発光素子および前記第２の発光素子は、第１の半導体層を用いて形成され、
    　前記第１の半導体層は、ガリウムを含み、
    　前記第１の発光素子の点灯または消灯は、前記第１の回路に与えられる第１の信号によって制御され、
    　前記第２の発光素子の点灯または消灯は、前記第１の回路に与えられる第２の信号によって制御され、
    　前記第１の信号によって前記第１の発光素子の射出した光は、前記第１の受光素子に与えられ、
    　前記第１の受光素子は、前記光を電圧に変換することで第１のデータを生成し、
    　前記メモリには、前記第１のデータが記憶され、
    　前記第１のスイッチは、前記メモリが記憶する前記第１のデータによって導通するように制御され、
    　前記第２の信号によって前記第２の発光素子の射出した光は、前記第２の受光素子に与えられ、
    　前記第２の受光素子は、前記光を電圧に変換することで第２のデータを生成し、
    　前記メモリに記憶される前記第１のデータは、前記第２のデータによって初期化され、
    　前記第１のスイッチは、前記メモリに記憶された前記第１のデータが初期化されることによって非導通になるように制御される、半導体リレー。
  3. 　請求項２において、
    　前記メモリは、第２のスイッチ、第３のスイッチ、および容量を有し、
    　前記第２のスイッチおよび前記第３のスイッチは、第２の半導体層を用いて前記第１のスイッチより上方に形成され、
    　前記容量は前記第２の半導体層よりも上方に形成され、
    　前記メモリは、前記第２のスイッチを制御することで前記第１のデータを前記容量に記憶し、
    　前記第３のスイッチは、前記第２のデータによってオン状態になり、
    　前記第３のスイッチがオン状態になることで前記容量に記憶される前記第１のデータが初期化される、半導体リレー。
  4. 　請求項３において、
    　前記第１の半導体層は、窒素を含み、
    　前記第２の半導体層は、酸素を含む半導体リレー。
  5. 　請求項３において、
    　前記第１の半導体層は、窒素または酸素を含み、
    　前記第２の半導体層は、インジウム、亜鉛、および酸素を含む半導体リレー。
  6. 　請求項１乃至請求項５のいずれか一において、
    　前記第１の受光素子の一部は、前記第１の発光素子と重なる位置に配置されている半導体リレー。
  7. 　請求項１乃至請求項６のいずれか一において、
    　蛍光体を有し、
    　前記蛍光体は、前記第１の発光素子と、前記第１の受光素子との間に配置され、
    　前記蛍光体は、前記第１の発光素子の射出する光の波長を、前記第１の発光素子の射出する光より長波長に変換する、半導体リレー。
  8. 　請求項１乃至請求項７のいずれか一において、
    　前記第１の受光素子は、活性層を有し、
    　前記活性層は、有機化合物を有する、半導体リレー。
  9. 　第１の回路および第２の回路を有する半導体リレーであって、
    　前記第１の回路は、第１の発光素子、第２の発光素子、第１の端子、第２の端子、および第３の端子を有し、
    　前記第２の回路は、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第１の受光素子、第２の受光素子、容量、第４の端子、および第５の端子を有し、
    　前記第１の端子は、前記第１の発光素子の電極の一方と電気的に接続され、
    　前記第３の端子は、前記第２の発光素子の電極の一方と電気的に接続され、
    　前記第２の端子は、前記第１の発光素子の電極の他方、および前記第２の発光素子の電極の他方と電気的に接続され、
    　前記第１のトランジスタのゲートは、前記第２のトランジスタのソースまたはドレインの一方、前記第３のトランジスタのソースまたはドレインの一方、および前記容量の電極の一方と電気的に接続され、
    　前記第２のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのゲート、および前記第１の受光素子の電極の一方と電気的に接続され、
    　前記第３のトランジスタのゲートは、前記第２の受光素子の電極の一方と電気的に接続され、
    　前記第４の端子は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続され、
    　前記第５の端子は、前記第１のトランジスタのソースまたはドレインの他方、前記第３のトランジスタのソースまたはドレインの他方、前記容量の電極の他方、前記第１の受光素子の電極の他方、および前記第２の受光素子の電極の他方と電気的に接続され、
    　前記第１の発光素子の射出する光は、前記第１の受光素子に与えられ、
    　前記第２の発光素子の射出する光は、前記第２の受光素子に与えられ、
    　前記第１のトランジスタのゲート、前記第２のトランジスタのソースまたはドレインの一方、および前記第３のトランジスタのソースまたはドレインの一方を電気的に接続する配線は、前記第１の発光素子が射出する光を前記第２の受光素子に入射させないように遮光する位置に設けられ、前記第２の発光素子が射出する光を前記第１の受光素子に入射させないように遮光する位置に設けられる半導体リレー。
  10. 　請求項９に記載の前記半導体リレーと、プロセッサとを有する半導体装置であって、
    　前記第１の回路は、前記プロセッサによって第１の信号または第２の信号が与えられ、
    　前記第１の発光素子の点灯または消灯は、前記第１の回路に与えられる前記第１の信号によって制御され、
    　前記第２の発光素子の点灯または消灯は、前記第１の回路に与えられる前記第２の信号によって制御され、
    　前記第１の信号によって前記第１の発光素子の射出した光は、前記第１の受光素子に与えられ、
    　前記第１の受光素子は、前記光を電圧に変換することで第１のデータを生成し、
    　前記容量には、前記第２のトランジスタを介して前記第１のデータが記憶され、
    　前記第１のトランジスタは、前記容量が記憶する前記第１のデータによって導通するように制御され、
    　前記第２の信号によって前記第２の発光素子の射出した光は、前記第２の受光素子に与えられ、
    　前記第２の受光素子は、前記光を電圧に変換することで第２のデータを生成し、
    　前記容量に記憶される前記第１のデータは、前記第２のデータによって前記第３のトランジスタがオン状態になることで初期化され、
    　前記第１のトランジスタは、前記容量が記憶する前記第１のデータが初期化されることによって非導通になるように制御され、
    　前記プロセッサによって与えられる前記第１の信号の電圧幅よりも、前記第５の端子を基準に与えられる前記第４の端子の電圧幅の方が大きい、半導体装置。
PCT/IB2020/053291 2019-04-18 2020-04-07 半導体リレー、および半導体装置 WO2020212800A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080026016.3A CN113646905A (zh) 2019-04-18 2020-04-07 固态继电器以及半导体装置
KR1020217035421A KR20210154173A (ko) 2019-04-18 2020-04-07 반도체 릴레이 및 반도체 장치
US17/600,906 US11758745B2 (en) 2019-04-18 2020-04-07 Solid-state relay and semiconductor device
JP2021514661A JPWO2020212800A1 (ja) 2019-04-18 2020-04-07

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019079044 2019-04-18
JP2019-079044 2019-04-18

Publications (1)

Publication Number Publication Date
WO2020212800A1 true WO2020212800A1 (ja) 2020-10-22

Family

ID=72837780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2020/053291 WO2020212800A1 (ja) 2019-04-18 2020-04-07 半導体リレー、および半導体装置

Country Status (5)

Country Link
US (1) US11758745B2 (ja)
JP (1) JPWO2020212800A1 (ja)
KR (1) KR20210154173A (ja)
CN (1) CN113646905A (ja)
WO (1) WO2020212800A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024063929A (ja) * 2022-10-27 2024-05-14 株式会社東芝 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284623A (ja) * 1999-09-27 2001-10-12 Matsushita Electric Works Ltd 光応答型半導体スイッチ
JP2003115751A (ja) * 2001-10-09 2003-04-18 Matsushita Electric Works Ltd 半導体スイッチ素子の駆動回路及びそれを備えた半導体リレー
JP2009302587A (ja) * 2009-09-29 2009-12-24 Toshiba Corp 半導体発光装置
JP2011228623A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 光電変換素子及び撮像素子
JP2013232885A (ja) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体リレー
JP2014063927A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 光結合装置および半導体発光素子
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605142B2 (ja) * 1977-05-11 1985-02-08 株式会社日立製作所 半導体スイツチング装置
US5753928A (en) * 1993-09-30 1998-05-19 Siemens Components, Inc. Monolithic optical emitter-detector
TW457767B (en) 1999-09-27 2001-10-01 Matsushita Electric Works Ltd Photo response semiconductor switch having short circuit load protection
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP5690482B2 (ja) 2008-12-01 2015-03-25 株式会社半導体エネルギー研究所 発光素子、発光装置および照明装置
JP5759669B2 (ja) 2008-12-01 2015-08-05 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、および照明装置
KR101890569B1 (ko) 2009-05-29 2018-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 전자기기 및 조명 장치
US8389979B2 (en) 2009-05-29 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
WO2011162105A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, display, and electronic device
US9269921B2 (en) 2010-10-20 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Lighting device
JP5897876B2 (ja) 2010-11-19 2016-04-06 株式会社半導体エネルギー研究所 照明装置
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
US9324449B2 (en) 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
JP6227890B2 (ja) 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
US20130299841A1 (en) * 2012-05-11 2013-11-14 Infineon Technologies Austria Ag GaN-Based Optocoupler
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP2014199709A (ja) 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
WO2015118426A2 (en) 2014-02-06 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, lighting device, and electronic appliance
JP6560508B2 (ja) 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
US9324747B2 (en) 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI656631B (zh) 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
TWI790965B (zh) 2014-05-30 2023-01-21 日商半導體能源研究所股份有限公司 觸控面板
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
CN107004705B (zh) * 2014-11-14 2021-03-16 香港科技大学 具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管
TWI791952B (zh) 2014-12-18 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置、感測裝置和電子裝置
US10903440B2 (en) 2015-02-24 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
JP6671003B2 (ja) * 2016-03-16 2020-03-25 パナソニックＩｐマネジメント株式会社 電力変換回路
US10237929B2 (en) * 2016-04-27 2019-03-19 Sensor Electronic Technology, Inc. Solid-state lighting source with integrated electronic modulator
US10276490B2 (en) * 2017-07-20 2019-04-30 Avago Technologies International Sales Pte. Limited Isolation devices with faraday shields
US11871641B2 (en) 2018-07-27 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
WO2020075009A1 (ja) 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 センサ装置および半導体装置
US11659758B2 (en) 2019-07-05 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Display unit, display module, and electronic device
US11394014B2 (en) 2019-08-29 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Display unit, display module, and electronic device
TW202117694A (zh) 2019-09-27 2021-05-01 日商半導體能源研究所股份有限公司 顯示裝置、識別方法及程式

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284623A (ja) * 1999-09-27 2001-10-12 Matsushita Electric Works Ltd 光応答型半導体スイッチ
JP2003115751A (ja) * 2001-10-09 2003-04-18 Matsushita Electric Works Ltd 半導体スイッチ素子の駆動回路及びそれを備えた半導体リレー
JP2009302587A (ja) * 2009-09-29 2009-12-24 Toshiba Corp 半導体発光装置
JP2011228623A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 光電変換素子及び撮像素子
JP2013232885A (ja) * 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体リレー
JP2014063927A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 光結合装置および半導体発光素子
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP2015228495A (ja) * 2014-05-08 2015-12-17 株式会社Flosfia 結晶性積層構造体、半導体装置

Also Published As

Publication number Publication date
JPWO2020212800A1 (ja) 2020-10-22
US11758745B2 (en) 2023-09-12
US20220190270A1 (en) 2022-06-16
CN113646905A (zh) 2021-11-12
KR20210154173A (ko) 2021-12-20

Similar Documents

Publication Publication Date Title
JP6920529B2 (ja) 表示装置
JP7497504B2 (ja) 半導体装置
JP6410461B2 (ja) 半導体装置
TWI701818B (zh) 半導體裝置
JP7198884B2 (ja) 表示装置の作製方法
TW201407782A (zh) 半導體裝置
KR20230116807A (ko) 표시 장치의 제작 방법
WO2020212800A1 (ja) 半導体リレー、および半導体装置
US20230335605A1 (en) Semiconductor device
US20220052663A1 (en) Semiconductor device, electronic device, and artificial satellite
WO2020245692A1 (ja) 半導体装置
TW202240562A (zh) 顯示系統及電子裝置
WO2020245695A1 (ja) 半導体装置
US20220321006A1 (en) Semiconductor device and method for operating semiconductor device
KR20220154675A (ko) 반도체 장치 및 전자 기기
WO2020240340A1 (ja) 半導体装置
KR20240015740A (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP7536759B2 (ja) 半導体装置
WO2021229385A1 (ja) 半導体装置
US20230075180A1 (en) Semiconductor Device and Imaging Device
US11996133B2 (en) Memory circuit using oxide semiconductor
WO2022208221A1 (ja) 表示装置、電子機器、及び半導体装置の作製方法
US20230187556A1 (en) Semiconductor device and manufacturing method thereof
KR20230002671A (ko) 반도체 장치
JP2023010639A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20791072

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021514661

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217035421

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20791072

Country of ref document: EP

Kind code of ref document: A1