JP2017194680A - 半導体装置、電子部品、および電子機器 - Google Patents

半導体装置、電子部品、および電子機器 Download PDF

Info

Publication number
JP2017194680A
JP2017194680A JP2017075815A JP2017075815A JP2017194680A JP 2017194680 A JP2017194680 A JP 2017194680A JP 2017075815 A JP2017075815 A JP 2017075815A JP 2017075815 A JP2017075815 A JP 2017075815A JP 2017194680 A JP2017194680 A JP 2017194680A
Authority
JP
Japan
Prior art keywords
state
transistor
setting information
circuit
storage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017075815A
Other languages
English (en)
Inventor
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017194680A publication Critical patent/JP2017194680A/ja
Priority to JP2022005739A priority Critical patent/JP2022081471A/ja
Priority to JP2023106725A priority patent/JP2023153768A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Power Sources (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

【課題】インターフェース回路の低消費電力化を図ること。【解決手段】プロセッサと、設定情報を記憶するレジスタを有するインターフェース回路と、を有する。レジスタは、電源電圧が供給される状態で設定情報を記憶可能な第１の記憶回路と、電源電圧の供給が遮断される状態で設定情報を記憶可能な第２の記憶回路と、を有する。インターフェース回路は、第１の記憶回路に設定情報を記憶させる第１の状態と、第１の記憶回路に記憶した設定情報に基づいて動作を行う第２の状態と、第１の記憶回路に記憶した設定情報を第２の記憶回路に記憶させて電源電圧の供給が遮断される第３の状態と、電源電圧の供給を再開して第２の記憶回路に記憶した設定情報を第１の記憶回路に記憶させる第４の状態と、を切り替えて動作する。インターフェース回路は、機能デバイスの状態に応じて第２乃至第４の状態が切り替わる。【選択図】図１

Description

本発明の一態様は、半導体装置、電子部品、および電子機器に関する。
スマートフォン等の電子デバイスのシステムは、プロセッサと、ディスプレイデバイス、タッチセンサデバイス、通信デバイス、メモリデバイスなどの各種デバイスとが、各々のデバイスに対応するインターフェースを介して接続された構成をしている。
このようなシステムでは、インターフェース内の設定レジスタに各種の設定情報を格納させてから、動作させる（例えば特許文献１を参照）。この動作を初期化という。この初期化は、ディスプレイデバイス、タッチセンサデバイス、通信デバイス、メモリデバイスなどに対応した各インターフェースにおいて必要になる。なお、設定情報とは、対象となるデバイスの有無、デバイスの種類、デバイスのスペック、デバイスの駆動方法などの設定に関する情報である。このような構成とすることで、システムの拡張性や汎用性を高めることができる。初期化の後は、システムは通常動作が可能である。
ディスプレイデバイスは、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を画素に用いる構成が提案されている（例えば特許文献２を参照）。ＯＳトランジスタは、非導通状態時のリーク電流（オフ電流）が極めて低いため、静止画を表示する際、画像データに基づく映像信号の書き換え頻度（リフレッシュ）を減らし、低消費電力化を図ることができる。
米国特許出願公開第２００８／７７７２５号明細書 米国特許出願公開第２０１１／１４９１８５号明細書
特許文献２の構成のディスプレイデバイスを用いる場合、映像信号のリフレッシュを停止している期間、またはディスプレイデバイスへの次の画像データの送出が無い期間、表示用ドライバ、ディスプレイインターフェースなどは動作を停止することができる。加えて、電源電圧の供給を遮断することで、低消費電力化が可能となる。
ディスプレイインターフェースへの電源電圧の供給を遮断する構成において、静止画の表示から動画の表示に切り替わる場合、つまりディスプレイデバイスのリフレッシュ頻度をもとに戻す場合、ディスプレイインターフェースはディスプレイデバイスの表示を切り替えるよりも先に電源電圧を供給し、動作を再開させておく必要がある。
しかしながら、ディスプレイインターフェースの設定レジスタが揮発性レジスタであると、設定情報は、電源電圧の供給を遮断したことによって消えている。そのため、特許文献１の構成のように、あらためて初期化からやり直すことになる。つまり、ディスプレイインターフェースの動作の停止及び再開には、時間及び消費電力のペナルティーがかかるため、頻繁にはディスプレイインターフェースの電源を遮断することができなかった。つまり、ディスプレイデバイスを低いリフレッシュレートで駆動する場合であっても、ディスプレイインターフェースには電源電圧を供給し続けなくてはならず、低消費電力化が困難であった。
本発明の一態様は、インターフェースを介して接続される対象となるデバイスの状態に応じて、インターフェースへの電源電圧の供給を遮断した後に供給を再開する際における再度の初期化をなくして低消費電力化ができる、半導体装置を提供することを課題の一とする。
本発明の一態様は、ディスプレイインターフェースを介して接続される対象となるディスプレイデバイスへの映像信号の書き換え頻度に応じて、ディスプレイインターフェースへの電源電圧の供給を遮断した後に供給を再開する際における再度の初期化をなくして低消費電力化ができる、半導体装置を提供することを課題の一とする。
本発明の一態様は、プロセッサと、設定情報を記憶するレジスタを有するインターフェース回路と、を有する半導体装置であって、インターフェース回路は、プロセッサと機能デバイスとの間で入出力される信号を伝える機能を有し、レジスタは、電源電圧が供給される状態で設定情報を記憶可能な第１の記憶回路と、電源電圧の供給が遮断される状態で設定情報を記憶可能な第２の記憶回路と、を有し、インターフェース回路は、第１の記憶回路に設定情報を記憶させる第１の状態と、第１の記憶回路に記憶した設定情報に基づいて動作を行う第２の状態と、第１の記憶回路に記憶した設定情報を第２の記憶回路に記憶させて電源電圧の供給が遮断される第３の状態と、電源電圧の供給を再開して第２の記憶回路に記憶した設定情報を第１の記憶回路に記憶させる第４の状態と、を切り替えて動作する機能を有し、インターフェース回路は、機能デバイスの状態に応じて第２の状態乃至第４の状態が切り替わる機能を有する半導体装置である。
本発明の一態様は、プロセッサと、設定情報を記憶するレジスタを有するインターフェース回路と、フレームメモリと、を有する半導体装置であって、インターフェース回路は、プロセッサと表示パネルとの間で入出力される信号を伝える機能を有し、レジスタは、電源電圧が供給される状態で設定情報を記憶可能な第１の記憶回路と、電源電圧の供給が遮断される状態で設定情報を記憶可能な第２の記憶回路と、を有し、インターフェース回路は、第１の記憶回路に設定情報を記憶させる第１の状態と、第１の記憶回路に記憶した設定情報に基づいて動作を行う第２の状態と、第１の記憶回路に記憶した設定情報を第２の記憶回路に記憶させて電源電圧の供給が遮断される第３の状態と、電源電圧の供給を再開して第２の記憶回路に記憶した設定情報を第１の記憶回路に記憶させる第４の状態と、が切り替わる機能を有し、表示パネルは、画素に書き込まれた映像信号を書き換える動画表示状態と、画素に書き込まれた映像信号を書き換えない静止画表示状態と、を切り替えて動作する機能を有し、インターフェース回路は、表示パネルが動画表示状態時に第２の状態に切り替え、表示パネルが動画表示状態から静止画表示状態に移行時に第３の状態に切り替え、表示パネルが静止画表示状態から動画表示状態に移行時に第４の状態を経て第２の状態に切り替わる機能を有する半導体装置が好ましい。
本発明の一態様において、第２の記憶回路は、第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲートに電気的に接続され、第１のトランジスタは、第１のトランジスタを非導通状態とすることで第２のトランジスタのゲートの電荷を保持することができる機能を有する半導体装置が好ましい。
本発明の一態様において、フレームメモリは、第３のトランジスタを有し、第３のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、第３のトランジスタは、第３のトランジスタを非導通状態とすることで第３のトランジスタのソースまたはドレインの一方の電荷を保持することができる機能を有する半導体装置が好ましい。
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
本発明の一態様は、インターフェースを介して接続される対象となるデバイスの状態に応じて、インターフェースへの電源電圧の供給を遮断した後に供給を再開する際における再度の初期化をなくして低消費電力化ができる、半導体装置を提供することができる。
本発明の一態様は、ディスプレイインターフェースを介して接続される対象となるディスプレイデバイスへの映像信号の書き換え頻度に応じて、ディスプレイインターフェースへの電源電圧の供給を遮断した後に供給を再開する際における再度の初期化をなくして低消費電力化ができる、半導体装置を提供することができる。
半導体装置の構成例を説明するブロック図およびフローチャート。 半導体装置の構成例を説明するブロック図およびフローチャート。 半導体装置の構成例を説明するブロック図。 半導体装置の構成例を説明するブロック図。 半導体装置の状態例を説明する状態遷移図。 半導体装置の構成例を説明するブロック図。 半導体装置の構成例を説明するブロック図。 半導体装置の構成例を説明するブロック図。 半導体装置の構成例を説明する回路図。 半導体装置の構成例を説明するブロック図および回路図。 電子部品の作製方法例を説明するフローチャート、ダイシング工程前の半導体基板の上面図およびその拡大図、チップの拡大図、および電子部品の構成例を説明する斜視模式図。 電子機器を説明する図。
以下、実施の形態について、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
＜半導体装置の構成＞
半導体装置について、図１から図３までを参照して説明する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば半導体装置はプロセッサおよびインターフェースを有し、インターフェースを介して対象となる機能デバイスに接続される装置である。このような半導体装置の具体例としては、ディスプレイデバイス、タッチセンサデバイス、通信デバイス、メモリデバイスなどに対応するインターフェースを有するアプリケーションプロセッサがある。
図１（Ａ）は、本発明の一態様である半導体装置を説明するためのブロック図である。
半導体装置１０は、ＭＰＵ２０（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；単にプロセッサともいう）、インターフェース３０（以下Ｉ／Ｆ３０という）およびシステムバス５０を有する。Ｉ／Ｆ３０は、レジスタ３２（図中、Ｒｅｇ．と略記）を有する。レジスタ３２は、記憶回路３４および記憶回路３６を有する。
図１（Ａ）では、半導体装置１０の他、機能デバイス４０を図示している。機能デバイス４０は、Ｉ／Ｆ３０を介して半導体装置１０内の回路、例えばＭＰＵ２０との間で信号の送受信を行う。
機能デバイス４０としては、ディスプレイデバイス、タッチセンサデバイス、センサーデバイス、通信デバイス、メモリデバイスなどを挙げられる。
ＭＰＵ２０は、例えば、外部の機能デバイスまたは内部のメモリデバイスのアドレスを指定して必要なデータを読み出し、演算して得られるデータを出力する。ＭＰＵ２０と半導体装置１０内の他の回路の信号のやりとりは、システムバス５０を介して行われる。
Ｉ／Ｆ３０は、半導体装置１０から出力される信号を機能デバイス４０が受信できるような信号に変換する機能、あるいは、機能デバイス４０から出力される信号を受信し、半導体装置１０に取り込む機能を有する。換言すれば、Ｉ／Ｆ３０は、ＭＰＵ２０と機能デバイス４０との間で入出力される信号を仲介する機能を有する。
Ｉ／Ｆ３０の一例としては、機能デバイス４０がディスプレイの場合は、ＤＶＩ、ＨＤＭＩ（登録商標）、ｅＤＰ、ｉＤＰ、Ｖ−ｂｙ−Ｏｎｅ ＨＳ、ＦＰＤ−Ｌｉｎｋ ＩＩ、Ａｄｖａｎｃｅｄ ＰＰｍＬなどのインターフェース規格に即した信号に変換する回路が挙げられる。また、機能デバイス４０がＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）の場合は、ＤＤＲ、ＤＤＲ２、ＤＤＲ３などのインターフェース規格に即した信号に変換する回路が挙げられる。または、汎用的に各種機能デバイスに対して利用できるインターフェース規格である、ＰＣＩ、ＰＣＴ Ｅｘｐｒｅｓｓ、Ｉ２Ｃ、ＲＳ−２３２Ｃなどに即した信号に変換する回路が挙げられる。
Ｉ／Ｆ３０が有するレジスタ３２には、Ｉ／Ｆ３０の設定情報が記憶される。設定情報とは、例えば、対象となる機能デバイスの有無、機能デバイスの種類、機能デバイスのスペック、機能デバイスの駆動方法等の情報である。
レジスタ３２が有する記憶回路３４および記憶回路３６は、設定情報を記憶することができる。記憶回路３４は、レジスタ３２への電源電圧が供給される状態で設定情報を記憶可能な記憶回路である。記憶回路３６は、レジスタ３２への電源電圧の供給が遮断される状態で設定情報を記憶可能な記憶回路である。
レジスタ３２を有するＩ／Ｆ３０は、第１〜第４の状態を切り替えて動作する。第１の状態は、記憶回路３４に設定情報を記憶させる状態、つまり初期化の動作をしている状態に相当する。また第２の状態は、記憶回路３４に記憶した設定情報に基づいて動作を行う状態、つまり通常動作をしている状態に相当する。また第３の状態は、記憶回路３４に記憶した設定情報を記憶回路３６に記憶させて電源電圧の供給を遮断している状態、つまり電源遮断をしている状態に相当する。また第４の状態は、記憶回路３６に記憶させた設定情報を記憶回路３４に読み出すために電源電圧の供給を再開する状態に相当する。なお本明細書等において状態とは、回路が継続して行う動作の様子の他、ある時点での回路が行う動作の様子のことをいう。なお第１〜第４の状態は、第１〜第４の動作に言い換えることも可能である。
記憶回路３４に記憶した設定情報を記憶回路３６に記憶させることを、ストアするともいう。記憶回路３６に記憶した設定情報を記憶回路３４に読み出すことを、ロードするともいう。
記憶回路３４に設定情報を記憶させる第１の状態は、初期化の動作をしている状態に相当する。記憶回路３４に記憶した設定情報に基づいて動作を行う第２の状態は、通常動作をしている状態に相当する。記憶回路３４に記憶した設定情報を記憶回路３６に記憶させて電源電圧の供給が遮断される第３の状態は、電源遮断をしている状態に相当する。電源遮断することで、半導体装置１０の低消費電力化を図ることができる。
設定情報を記憶回路３４から記憶回路３６に記憶しておくことで、電源遮断をしている状態としても設定情報がレジスタ３２内から消失することを防ぐことができる。電源電圧の供給を再開して記憶回路３６に記憶した設定情報を記憶回路３４に読み出す第４の状態とすることで、通常動作に再び戻る際の初期化の動作を省略することができる。初期化の動作を再び行う必要がないため、初期化の動作に伴う分の消費電力を削減し、低消費電力化を図ることができる。
上述したレジスタ３２における第２〜第４の状態は、機能デバイス４０の状態に応じて切り替わることが好ましい。例えば、半導体装置１０と機能デバイス４０との間で信号が続いて入出力される状態では、第２の状態、すなわち通常動作とする。また、半導体装置１０と機能デバイス４０との間で信号が入出力されない状態では、設定情報を記憶回路３４から記憶回路３６に記憶し、第３の状態とする。再び半導体装置１０と機能デバイス４０との間で信号が続いて入出力される状態では、電源電圧の供給を再開して設定情報を記憶回路３６から記憶回路３４に読み出す第４の状態を経て、第２の状態、すなわち通常動作とする。
半導体装置１０と機能デバイス４０との間で信号が続いて入出力される状態は、例えば機能デバイス４０がディスプレイデバイスの場合で動画表示状態に相当する。動画表示を行う場合、ディスプレイインターフェースを介して画像データが続いて出力される。逆に、半導体装置１０と機能デバイス４０との間で信号が入出力されない状態では、例えば機能デバイス４０がディスプレイデバイスの場合で静止画表示状態に相当する。静止画表示を行う場合、ディスプレイデバイスの画素回路を画像データに基づく映像信号を長時間保持できる構成とすることで、ディスプレイインターフェースを介して画像データをディスプレイデバイスに出力しなくても表示をし続けることができる。そのため、この間のディスプレイインターフェースの動作を停止し、電源遮断をしている状態としても、ディスプレイデバイスは表示し続けることができる。
なお本明細書において、画像データはアプリケーションプロセッサで生成され、ディスプレイデバイスで表示する画像に応じたデジタル信号をいう。また映像信号は、画素回路において保持されることで階調表示を行うことができるアナログ信号をいう。
静止画表示を行う場合、ディスプレイデバイスの画素回路で画像データに基づく映像信号を長時間保持するための構成の一例としては、画素回路のトランジスタが非導通状態時のリーク電流（オフ電流）が極めて低いトランジスタとすることが好ましい。このようなトランジスタとしては、ＯＳトランジスタ）とすることが好ましい。
記憶回路３６は、電源遮断している状態でも設定情報を記憶し続けることができる。このような記憶回路としては、ＯＳトランジスタを有する記憶回路とすることが好ましい。ＯＳトランジスタは、ソース又はドレインの一方を、例えばシリコンをチャネル形成領域に有するトランジスタ（Ｓｉトランジスタ）のゲートに接続し、ＯＳトランジスタを非導通状態とすることでＳｉトランジスタのゲートの電荷を保持することができる。そのため、電源遮断している状態でも設定情報に応じた電荷を保持し続けることができる。
図１（Ｂ）は、上述したレジスタ３２における第１〜第４の状態の変化を説明するフローチャートである。まずステップＳ１１は、初期化をする。次いでステップＳ１２は、通常動作をする。次いでステップＳ１３では、ステップＳ１２の通常動作している状態を継続するか否かを判断し、継続する場合はステップＳ１２に戻り、継続しない場合はステップＳ１４に移行する。次いでステップＳ１４は、電源遮断する。次いでステップＳ１５では、ステップＳ１４の電源遮断している状態を継続するか否かを判断し、継続する場合はステップＳ１４に戻り、継続しない場合はステップＳ１６に移行する。次いでステップＳ１６では、電源電圧の供給を再開するか否かを判断し、再開する場合はステップＳ１２の通常動作に移行し、再開しない場合は動作を終了する。
比較例として図２（Ａ）には、図１（Ａ）における記憶回路３６がない半導体装置１０Ｄのブロック図の構成を図示する。
図２（Ａ）の構成の場合、電源遮断している状態でも設定情報を記憶できる記憶回路３６がないため、Ｉ／Ｆ３０への電源遮断している状態とすると記憶回路３４に記憶した設定情報が消失することになる。そのため半導体装置１０Ｄでは、レジスタ３２に電源電圧の供給を再開する場合、図２（Ｂ）のフローチャートに図示するように電源電圧の供給を再開するか否かを判断するステップＳ１６において、再開する場合には再度ステップＳ１１の初期化を行う必要がある。そのため、電源電圧の供給を遮断と再開を繰り返すたびに初期化を行うことになり、頻繁にＩ／Ｆ３０への電源遮断を行うことが却って消費電力の増加につながってしまう。
一方、本発明の一態様である図１（Ａ）の構成では、設定情報を記憶回路３４から記憶回路３６に記憶させるため、電源遮断している状態でレジスタ３２内からの設定情報の消失することを防ぐことができる。電源電圧の供給を再開時に記憶回路３６から記憶回路３４に設定情報を読み出すため、通常動作に再び戻る際の初期化を省略することができる。初期化を再び行う必要がないため、初期化に伴う分の消費電力を削減し、低消費電力化を図ることができる。
なお図１（Ａ）では、半導体装置１０の構成としてＭＰＵ２０、Ｉ／Ｆ３０およびシステムバス５０を図示したが、本発明の一態様は当該構成に限らない。例えば、図３（Ａ）に図示する半導体装置１０Ａのように、図１（Ａ）で示す構成の他、パワーコントローラ２１（図中、Ｐｏｗｅｒ Ｃｔｒｌ．）およびスタティックＲＡＭ２２（以下、ＳＲＡＭ２２）を有していてもよい。
パワーコントローラ２１は、例えば、機能デバイス４０の状態に応じてＩ／Ｆ３０への電源電圧の供給を遮断または再開させる機能を有する。当該構成とすることで、レジスタ３２での待機電力を抑制することができる。ＳＲＡＭ２２は、例えば、ＭＰＵ２０のプログラムメモリやワークメモリとして利用することができる。
図３（Ａ）では、半導体装置１０Ａの構成としてＭＰＵ２０、Ｉ／Ｆ３０、パワーコントローラ２１、ＳＲＡＭ２２およびシステムバス５０を図示したが、本発明の一態様は当該構成に限らない。例えば、図３（Ｂ）に図示する半導体装置１０Ｂのように複数の機能デバイス４０Ａ，４０Ｂに対応してＩ／Ｆ３０Ａ、Ｉ／Ｆ３０Ｂを有し、さらにＧＰＵ２３（Ｇｒａｐｈｉｃ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）およびＦＰＧＡ２４（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）を有していてもよい。
複数の機能デバイス４０Ａ、４０Ｂは、特定の構成に限らないが、例えばディスプレイデバイスおよびタッチセンサデバイスに相当する。この場合、複数の機能デバイス４０Ａ、４０Ｂの動作が相互に関係する。例えばタッチセンサデバイスでのタッチの検出の有無に従ってディスプレイデバイスの表示は切り替えて動作させることができる。具体的には、タッチの検出がある場合にタッチセンサデバイスに接続されるインターフェースに電源電圧の供給をし、タッチの検出がない場合にディスプレイデバイスを静止画表示させておいてディスプレイデバイスに接続されるインターフェースへの電源電圧の供給の遮断といった動作を行うことができる。そのため、半導体装置を含むシステム全体の低消費電力化を図ることができる。
ＧＰＵ２３およびＦＰＧＡ２４は、例えば、半導体装置１０Ｂをアプリケーションプロセッサとして用いる場合に設ける構成が有効である。このような構成とすることで、ＭＰＵ２０の処理の一部をＧＰＵ２３及びＦＰＧＡ２４に分担することが可能となり、半導体装置１０Ｂの性能を向上することが可能となる。なお、ＧＰＵ２３は、ディスプレイインターフェースに搭載する構成とすることも可能である。また、ＦＰＧＡ２４は、インターフェースに搭載する構成とすることも可能である。以上説明したように、本発明の一態様の半導体装置は、機能デバイスに応じて様々な回路を有し、複数の機能デバイスとインターフェースを仲介して接続することができる。
＜アプリケーションプロセッサへの適用例＞
図１（Ａ）で説明した半導体装置１０をアプリケーションプロセッサに適用した場合の例について、図４から図７までを参照して説明する。
図４は、本発明の一態様であるアプリケーションプロセッサを説明するためのブロック図である。
アプリケーションプロセッサ１０Ｃは、ＭＰＵ２０、パワーコントローラ２１、ＳＲＡＭ２２、ディスプレイインターフェース３０Ｃ（以下、ディスプレイＩ／Ｆ３０Ｃ）、メモリインターフェース３０Ｄ（以下、メモリＩ／Ｆ３０Ｄ）、スイッチ３８、およびシステムバス５０を有する。ディスプレイＩ／Ｆ３０Ｃは、フレームメモリ２５およびレジスタ３２を有する。レジスタ３２は、記憶回路３４および記憶回路３６を有する。
図４では、アプリケーションプロセッサ１０Ｃの他、ディスプレイデバイス４１およびＤＲＡＭ４５を図示している。ディスプレイデバイス４１は、ディスプレイコントローラ４２および表示部４３を有する。表示部４３は画素４４を有する。ディスプレイコントローラ４２は、ディスプレイＩ／Ｆ３０Ｃが有するフレームメモリ２５との間で画像データの送受信を行う。ＤＲＡＭ４５は、メモリＩ／Ｆ３０Ｄとの間で画像データの送受信を行う。
図４では、機能デバイスとしてディスプレイデバイス４１およびＤＲＡＭ４５、インターフェースとしてディスプレイＩ／Ｆ３０ＣおよびメモリＩ／Ｆ３０Ｄを挙げて説明するが、アプリケーションプロセッサ１０Ｃは他のインターフェースを有し、他の機能デバイスに接続される構成としてもよい。このような他の機能デバイスとしては、例えば、タッチセンサデバイス、センサーデバイス、通信デバイスなどが挙げられる。
ＭＰＵ２０は、入力されるデータを演算して得られるデータをフレームメモリ２５に記憶させる。例えばＭＰＵ２０は、ＤＲＡＭ４５から入力される画像データを演算することで所定のフォーマットに変換し、フレームメモリ２５に記憶させる。ＭＰＵ２０は、ディスプレイデバイス４１の表示の状態、およびディスプレイＩ／Ｆ３０Ｃの状態に応じて、パワーコントローラ２１、ＳＲＡＭ２２、ディスプレイＩ／Ｆ３０ＣおよびメモリＩ／Ｆ３０Ｄ等を制御するための信号を生成する。ＭＰＵ２０とアプリケーションプロセッサ１０Ｃ内の他の回路の信号のやりとりは、システムバス５０を介して行われる。
ディスプレイＩ／Ｆ３０Ｃは、アプリケーションプロセッサ１０Ｃから出力される信号をディスプレイコントローラ４２に入力できるような信号に変換する機能、あるいは、ディスプレイコントローラ４２から出力される信号をアプリケーションプロセッサ１０Ｃに入力できるような信号に変換する機能を有する。換言すれば、ディスプレイＩ／Ｆ３０Ｃは、ＭＰＵ２０とディスプレイデバイス４１との間で入出力される信号を伝える機能を有する。スイッチ３８はディスプレイＩ／Ｆ３０Ｃに電源電圧を与える配線間に設けられ、非導通状態とすることによって電源電圧の供給を遮断できる。
ディスプレイＩ／Ｆ３０Ｃの一例としては、ＤＶＩ、ＨＤＭＩ（登録商標）、デジタルＲＧＢ、アナログＲＧＢなどがある。
メモリＩ／Ｆ３０Ｄは、インターフェース規格に即した信号に変換する機能を有する。メモリＩ／Ｆ３０Ｄの一例としては、ＤＤＲ、ＤＤＲ２、ＤＤＲ３などのインターフェース規格に即した信号に変換する機能を有する回路が挙げられる。なお図４では図示を省略したが、メモリＩ／Ｆ３０Ｄは、ディスプレイＩ／Ｆ３０Ｃと同様に、レジスタ３２を有する。メモリＩ／Ｆ３０Ｄが有するレジスタ３２は、記憶回路３４，３６を備えていてもよいし、記憶回路３４のみでもよい。
ディスプレイＩ／Ｆ３０Ｃが有するレジスタ３２には、ディスプレイＩ／Ｆ３０Ｃの設定情報が記憶される。設定情報とは、例えば、対象となるディスプレイデバイスの有無、ディスプレイデバイスの種類、ディスプレイデバイスのスペック、ディスプレイデバイスの駆動方法等の情報である。
レジスタ３２が有する記憶回路３４および記憶回路３６は、設定情報を記憶することができる。記憶回路３４は、レジスタ３２への電源電圧が供給される状態で設定情報を記憶可能な記憶回路である。記憶回路３６は、レジスタ３２への電源電圧の供給が遮断される状態で設定情報を記憶可能な記憶回路である。
ディスプレイコントローラ４２は、ディスプレイＩ／Ｆ３０Ｃを介して入力される画像データをもとに、表示部４３で階調表示を行うための映像信号、および表示部４３を駆動するためのクロック信号およびスタートパルス等の各種信号を生成する。表示部４３は複数の画素４４を有する。複数の画素４４は、映像信号に応じて階調表示を行うためのトランジスタおよび表示素子を有する。
レジスタ３２を有するディスプレイＩ／Ｆ３０Ｃは、図１で説明したように、第１〜第４の状態をとることができる。つまり、初期化の動作をしている第１の状態と、通常動作をしている第２の状態と、電源遮断をしている第３の状態と、電源電圧の供給を再開する第４の状態をとることができる。当該動作は、ＭＰＵ２０の制御によって行なうことができる。
レジスタ３２は、第２〜第４の状態を取り得ることにより、電源遮断によってレジスタ３２内から設定情報が消失することを防ぐことができる。さらには、通常動作に再び戻る際の初期化の動作を省略することができる。初期化の動作を再び行う必要がないため、初期化の動作に伴う分の消費電力を削減し、低消費電力化を図ることができる。
上述したレジスタ３２における第２〜第４の状態は、ディスプレイデバイス４１の状態に応じて切り替わることが好ましい。ディスプレイデバイス４１は、表示部４３において、動画表示または静止画表示を行うことができる。ここでディスプレイデバイス４１が取り得る状態の一例について図５（Ａ）を用いて説明する。
表示部４３の表示は、図５（Ａ）に示すように２つのモードで切り替わる。一例として図５（Ａ）では、動画表示モード（図中、Ｖｉｄｅｏ ｍｏｄｅ）、静止画表示モード（図中、Ｉｍａｇｅ ｍｏｄｅ）を挙げている。動画表示モードを継続するか、動画表示モードから静止画表示モードに切り替えるか、あるいは静止画表示モードを継続するか、静止画表示モードから動画表示モードに切り替えるかについては、前後のフレーム期間で画像データを比較することで判定することができる。例えば動画表示モード中に、前後のフレーム期間で画像データが同じであれば動画表示モードから静止画表示モードへ切り替える。または動画表示モード中に、前後のフレーム期間で画像データが異なれば動画表示モードを継続する。または静止画表示モード中に、前後のフレーム期間で画像データが同じであれば静止画表示モードを継続する。または静止画表示モード中に、前後のフレーム期間で画像データが異なれば静止画表示モードから動画表示モードへ切り替える。
表示部４３の画素４４のトランジスタには、オフ電流の極めて低いＯＳトランジスタを用いる構成とする。当該構成とすることで、トランジスタを非導通状態にし続けることで、画素４４に画像データに基づく映像信号を静止画表示モードに長時間保持し続けることができる。そのため、静止画表示モードにおいては、ディスプレイＩ／Ｆ３０Ｃを介して画像データをディスプレイコントローラ４２に出力しなくても表示をし続けることができる。そのため、この間のディスプレイＩ／Ｆ３０Ｃの機能を停止し、電源電圧の供給を遮断しても表示し続けることができる。
またディスプレイＩ／Ｆ３０Ｃが取り得る状態について図５（Ｂ）を用いて説明する。図５（Ｂ）に示す第１〜第４の状態Ｃ１〜Ｃ４は、図１で説明した第１〜第４の状態に対応する。つまり第１の状態Ｃ１は初期化をしている状態（図中、Ｓｅｔ Ｕｐ）、第２の状態Ｃ２は通常動作をしている状態（図中、Ｎｏｒｍａｌ Ｏｐ．）、第３の状態Ｃ３は記憶回路３４に記憶した設定情報を記憶回路３６に記憶させて電源遮断している状態（図中、ＰｏｗｅｒＯＦＦ）、第４の状態Ｃ４は記憶回路３６に記憶させた設定情報を記憶回路３４に読み出すために電源電圧の供給を再開する状態（図中、ＰｏｗｅｒＯＮ）である。
例えば、上述したディスプレイデバイス４１が動画表示モードを継続する場合、ディスプレイＩ／Ｆ３０Ｃは第２の状態、すなわち通常動作を継続する。また、上述したディスプレイデバイス４１が動画表示モードから静止画表示モードに切り替わる場合、ディスプレイＩ／Ｆ３０Ｃは、設定情報を記憶（ストア）して第３の状態とする。また、ディスプレイデバイス４１が静止画表示モードを継続する場合、ディスプレイＩ／Ｆ３０Ｃは第３の状態、すなわち電源遮断する状態を継続する。また、ディスプレイデバイス４１が静止画表示モードから動画表示モードに切り替わる場合、ディスプレイＩ／Ｆ３０Ｃは、電源電圧の供給を再開する第４の状態を経て設定情報を読み出し（ロード）、第２の状態とする。
次いで図６（Ａ）、（Ｂ）、図７（Ａ）、（Ｂ）では、上述したディスプレイＩ／Ｆ３０Ｃの第１〜第４の状態Ｃ１〜Ｃ４に対応する、アプリケーションプロセッサ１０Ｃとディスプレイデバイス４１における信号の流れを説明する。なお図６（Ａ）、（Ｂ）、図７（Ａ）、（Ｂ）において、破線矢印は、各ブロック間で入出力される信号の流れを模式的に表している。
図６（Ａ）は、上述したディスプレイＩ／Ｆ３０Ｃの第１の状態Ｃ１に対応する、アプリケーションプロセッサ１０Ｃとディスプレイデバイス４１における信号の流れを説明する図である。図６（Ａ）に示すように第１の状態Ｃ１では、初期化を行うため、ＳＲＡＭ２２の記憶された設定情報ＤＣＯＮＦをシステムバス５０を介してレジスタ３２内の記憶回路３４に記憶させる。このとき、スイッチ３８は導通状態となるようパワーコントローラ２１によって制御する。なお、上記動作を実現する構成として、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）などの仕組みを利用してＳＲＡＭ２２から直接ディスプレイＩ／Ｆ３０Ｃに設定情報ＤＣＯＮＦを送信する構成、ＭＰＵ２０がプログラムで順次ＳＲＡＭ２２から設定情報ＤＣＯＮＦを読み出してディスプレイＩ／Ｆ３０Ｃに書き込む構成、が可能である。図６（Ａ）では前者の構成としている。
図６（Ｂ）は、上述したディスプレイＩ／Ｆ３０Ｃの第２の状態Ｃ２に対応する、アプリケーションプロセッサ１０Ｃとディスプレイデバイス４１における信号の流れを説明する図である。図６（Ｂ）に示すように第２の状態Ｃ２では、通常動作を行うため、ＤＲＡＭ４５から入力される画像データをＭＰＵ２０で演算することで所定のフォーマットに変換して得られる画像データを一旦ディスプレイＩ／Ｆ３０Ｃ内のフレームメモリ２５に記憶する。ディスプレイＩ／Ｆ３０Ｃは、フレームメモリ２５に記憶した画像データＤＳＩＧをディスプレイコントローラ４２に出力する。ディスプレイコントローラ４２は、画像データＤＳＩＧに基づいて映像信号ＶＶＩＤＥＯを生成し、表示部４３の画素４４に書き込む。なおディスプレイＩ／Ｆ３０Ｃは、連続して画像データＤＳＩＧを出力し続けるため、スイッチ３８は導通状態である。
図７（Ａ）は、上述したディスプレイＩ／Ｆ３０Ｃの第３の状態Ｃ３に対応する、アプリケーションプロセッサ１０Ｃとディスプレイデバイス４１における信号の流れを説明する図である。図７（Ａ）に示すように第３の状態Ｃ３では、画素４４に映像信号ＶＶＩＤＥＯが保持された状態となる。この状態では、ディスプレイＩ／Ｆ３０Ｃを介してディスプレイコントローラ４２への画像データＤＳＩＧの供給をなくすことができる。そのためパワーコントローラ２１は、スイッチ３８を非導通状態として、ディスプレイＩ／Ｆ３０Ｃへの電源電圧の供給を遮断することができる。レジスタ３２内の設定情報ＤＣＯＮＦは、電源電圧の供給を遮断によって消失するため、記憶回路３４から記憶回路３６へストアしておく。当該構成とすることで、電源電圧の供給を遮断してもレジスタ３２内に設定情報ＤＣＯＮＦを記憶することができる。
図７（Ｂ）は、上述したディスプレイＩ／Ｆ３０Ｃの第４の状態Ｃ４に対応する、アプリケーションプロセッサ１０Ｃとディスプレイデバイス４１における信号の流れを説明する図である。図７（Ｂ）に示すように第４の状態Ｃ４では、画素４４に映像信号ＶＶＩＤＥＯが保持された状態となる。この状態から画素４４に映像信号ＶＶＩＤＥＯを更新するため、ディスプレイＩ／Ｆ３０Ｃを介してディスプレイコントローラ４２への画像データＤＳＩＧの供給を再開する必要がある。そのためパワーコントローラ２１は、スイッチ３８を導通状態として、ディスプレイＩ／Ｆ３０Ｃへの電源電圧の供給を再開する。レジスタ３２内の設定情報ＤＣＯＮＦは、記憶回路３６から記憶回路３４へロードする。当該構成とすることで、初期化の動作を行う第１の状態Ｃ１を経ることなく、第２の状態Ｃ２である通常動作に戻ることができる。
なお図７（Ａ）に図示したようにディスプレイＩ／Ｆ３０Ｃへの電源電圧の供給を遮断している間、フレームメモリ２５では、電源電圧の供給が遮断されても一定時間データの記憶が可能なメモリセルが好ましい。例えば、ＯＳトランジスタを有するメモリセルとすることが好ましい。ＯＳトランジスタは、ソース又はドレインの一方をＳｉトランジスタのゲートに接続し、ＯＳトランジスタを非導通状態とすることでＳｉトランジスタのゲートの電荷を保持することができる。そのため、電源電圧の供給が遮断した状態でも設定情報に応じた電荷を保持し続けることができる。
＜レジスタに適用可能なメモリセル＞
図８（Ａ）、（Ｂ）および図９では、上述したレジスタ３２に適用可能な構成例について説明する。
レジスタ３２は、電源電圧が供給される状態で設定情報に相当するデータを記憶可能な記憶回路と、電源電圧の供給が遮断される状態で設定情報に相当するデータを記憶可能な記憶回路と、を有する。このような記憶回路を有するレジスタとして、図８（Ａ）に示す、バックアップ機能付きフリップフロップを適用することができる。
図８（Ａ）に図示するバックアップ機能付きフリップフロップ３３は、フリップフロップ３５およびバックアップ回路３７（図中、Ｂ／Ｕと図示）を有する。
フリップフロップ３５は、クロック信号ｃｌｋの論理に応じて入力されるデータの記憶または出力を行う機能を有する。
バックアップ回路３７は、バックアップデータ書き込み信号ｓｔｏｒｅおよびバックアップデータ読み出し信号ｌｏａｄが入力される。バックアップ回路３７は、バックアップデータ書き込み信号ｓｔｏｒｅに応じて、フリップフロップ３５内のノードＮの電圧、およびノードＮの反転した論理を記憶するノードＮＢの電圧が与えられる。バックアップ回路３７で記憶したノードＮの電圧およびノードＮＢの電圧は、バックアップデータ読み出し信号ｌｏａｄに応じて、フリップフロップ３５のノードＮおよびノードＮＢに与えられる。
なおバックアップ機能付きフリップフロップ３３において、バックアップ回路３７はフリップフロップ３５に対して複数設けられていてもよい。当該構成について図８（Ｂ）に示す。バックアップ回路３７＿１〜３７＿ｋ（ｋは自然数）のいずれか一は、バックアップデータ書き込み信号ｓｔｏｒｅ＿１〜ｓｔｏｒｅ＿ｋのいずれか一の信号に応じて、フリップフロップ３５内のノードＮの電圧、およびノードＮの反転した論理を記憶するノードＮＢの電圧が与えられる。バックアップ回路３７＿１〜３７＿ｋのいずれか一、で記憶したノードＮの電圧およびノードＮＢの電圧は、バックアップデータ読み出し信号ｌｏａｄ＿１〜ｌｏａｄ＿ｋのいずれか一に応じて、フリップフロップ３５のノードＮおよびノードＮＢに与えられる。当該構成とすることで、レジスタ３２は、複数の設定情報を記憶することができる。
図９は、バックアップ機能付きフリップフロップ３３の構成例を示す。
バックアップ機能付きフリップフロップ３３は、フリップフロップ３５およびバックアップ回路３７を有する。フリップフロップ３５は、スイッチ６３、スイッチ６４、インバータ回路６５、インバータ回路６６、インバータ回路６７、インバータ回路６８、スイッチ７７、スイッチ７８、インバータ回路７９、インバータ回路８５、インバータ回路８６およびインバータ回路８７を有する。バックアップ回路３７は、トランジスタ６９、トランジスタ７０、トランジスタ７１、容量素子７２、トランジスタ７３、トランジスタ７４、トランジスタ７５、および容量素子７６を有する。
スイッチ６３、スイッチ６４、スイッチ７７およびスイッチ７８とは、クロック信号ｃｌｋによって導通状態が制御される。各スイッチは、例えば、クロック信号ｃｌｋがローレベルで導通状態となり、ハイレベルで非導通状態となる。
フリップフロップ３５は、クロック信号ｃｌｋがローレベルとなり、次いでクロック信号ｃｌｋがハイレベルとなることで、データＤを取り込む。フリップフロップ３５は、スイッチ６４を導通状態とし続けることで取り込んだデータＤを出力信号Ｑとして記憶し続ける。
トランジスタ６９は、ゲートにバックアップデータ書き込み信号ｓｔｏｒｅを供給する配線とトランジスタ７３のゲートが接続される。トランジスタ６９は、ソースまたはドレインの一方に、フリップフロップ３５内のノードＮが接続される。トランジスタ６９は、ソースまたはドレインの他方にトランジスタ７１のゲートと容量素子７２の一方の電極が接続される。
トランジスタ７０は、ゲートにバックアップデータ読み出し信号ｌｏａｄを供給する配線とトランジスタ７４のゲートが接続される。トランジスタ７０は、ソースまたはドレインの一方に、フリップフロップ３５内のノードＮＢが接続される。トランジスタ７０は、ソースまたはドレインの他方にトランジスタ７１のソースまたはドレインの一方が接続される。
トランジスタ７１は、ソースまたはドレインの他方に接地電位が与えられる。
容量素子７２は他方の電極に接地電位が与えられる。
トランジスタ７３は、ゲートにバックアップデータ書き込み信号ｓｔｏｒｅを供給する配線とトランジスタ６９のゲートが接続される。トランジスタ７３は、ソースまたはドレインの一方に、フリップフロップ３５内のノードＮＢが接続される。トランジスタ７３は、ソースまたはドレインの他方にトランジスタ７５のゲートと容量素子７６の一方の電極が接続される。
トランジスタ７４は、ゲートにバックアップデータ読み出し信号ｌｏａｄを供給する配線とトランジスタ７０のゲートが接続される。トランジスタ７４は、ソースまたはドレインの一方に、フリップフロップ３５内のノードＮが接続される。トランジスタ７４は、ソースまたはドレインの他方にトランジスタ７５のソースまたはドレインの一方が接続される。
トランジスタ７５は、ソースまたはドレインの他方に接地電位が与えられる。
容量素子７６は他方の電極に接地電位が与えられる。
トランジスタ６９およびトランジスタ７３は、非導通状態とした際のリーク電流（オフ電流）が極めて少ないトランジスタとする。このようなトランジスタとして、ＯＳトランジスタを用いることが好ましい。トランジスタ６９およびトランジスタ７３にＯＳトランジスタを用いることで、当該トランジスタを非導通状態にし続けることで、容量素子７２および容量素子７６に保持されるデータの電位に応じた電荷を保持することができる。
フリップフロップ３５からバックアップ回路３７へのデータの書き込みは次のように行うことができる。まず、バックアップデータ書き込み信号ｓｔｏｒｅをハイレベルとすることでトランジスタ６９およびトランジスタ７３を導通状態とする。バックアップ回路３７における容量素子７２および容量素子７６には、ノードＮおよびノードＮＢの電圧に応じた電荷が与えられる。バックアップデータ書き込み信号ｓｔｏｒｅをローレベルとすることでトランジスタ６９およびトランジスタ７３を非導通状態とする。トランジスタ６９およびトランジスタ７３を非導通状態にし続けることで、容量素子７２および容量素子７６に保持されるデータに応じた電荷を保持することができる。
バックアップ回路３７からフリップフロップ３５へのデータの読み出しは次のようにおこなうことができる。まず、バックアップデータ読み出し信号ｌｏａｄをハイレベルとすることで、トランジスタ７０およびトランジスタ７４を導通状態とする。バックアップ回路３７は、データに応じた電荷によってトランジスタ７１とトランジスタ７５とのチャネル抵抗を異なる状態となっている。この状態で、バックアップ回路３７への電源電圧の供給を再開することでノードＮおよびノードＮＢに電位差を生じさせることができ、バックアップ回路３７からフリップフロップ３５へのデータの読み出しをすることができる。
＜フレームメモリに適用可能なメモリセル＞
図１０（Ａ）〜（Ｆ）では、上述したフレームメモリ２５に適用可能な構成例について説明する。
図１０（Ａ）は、フレームメモリ２５の構成例を説明するためのブロック図である。図１０（Ａ）に示すブロック図では、メモリセルアレイ９０、ワード線駆動回路９１、およびビット線駆動回路９２を図示している。
メモリセルアレイ９０は、ｍ行ｎ列（ｍ、ｎは自然数）のマトリクス状に設けられたメモリセルＭＣを有する。メモリセルＭＣは、ワード線ＷＬ＿１〜ＷＬ＿ｍおよびビット線ＢＬ＿１〜ＢＬ＿ｎに接続される。メモリセルＭＣは、ビット線およびワード線の他、電流を流すためのソース線、トランジスタのバックゲートに電圧を印加するための配線、または容量素子の一方の電極を固定電位にするための容量線等に接続されていてもよい。
ワード線駆動回路９１は、各行におけるメモリセルＭＣを選択するための信号を出力する回路である。ワード線ＷＬ＿１〜ＷＬ＿ｍは、書き込み用と読み出し用とに別々のワード線とがあってもよい。
ビット線駆動回路９２は、各列におけるメモリセルＭＣへのデータを書き込み、またはメモリセルＭＣからのデータの読み出しを行うための回路である。ビット線ＢＬ＿１〜ＢＬ＿ｎは、書き込み用と読み出し用とに別々のビット線とがあってもよい。
図１０（Ｂ）〜（Ｆ）には、図１０（Ａ）で説明したメモリセルＭＣが取り得る回路構成の一例を示す。
図１０（Ｂ）に示すメモリセルＭＣ＿Ａは、トランジスタＯＳ１および容量素子９３を有する。トランジスタＯＳ１は、ＯＳトランジスタである。ＯＳトランジスタは、極めてオフ電流の低い特性を有する。そのため、トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。そのため、電荷保持ノードＳＮに保持したデータのリフレッシュレートを小さくすることができる。
図１０（Ｃ）に示すメモリセルＭＣ＿Ｂは、トランジスタＯＳ２および容量素子９３を有する。トランジスタＯＳ２は、ＯＳトランジスタである。図１０（Ｂ）のトランジスタＯＳ１との違いは、ゲートとバックゲートとを電気的に接続し、双方よりワード線ＷＬの電圧を印加する点にある。このような構成とすることで、トランジスタＯＳ２を導通状態とした際にソースとドレインとの間を流れる電流量を増加させることができる。
図１０（Ｄ）に示すメモリセルＭＣ＿Ｃは、トランジスタＯＳ３および容量素子９３を有する。トランジスタＯＳ３は、ＯＳトランジスタである。図１０（Ｂ）のトランジスタＯＳ１との違いは、バックゲートとバックゲート線ＢＧＬとを電気的に接続し、バックゲートにゲートとは異なる電圧を印加する点にある。このような構成とすることで、トランジスタＯＳ３の閾値電圧を制御してソースとドレインとの間を流れる電流量を制御することができる。
図１０（Ｅ）に示すメモリセルＭＣ＿Ｄは、トランジスタＯＳ１、トランジスタＭ１および容量素子９３を有する。トランジスタＯＳ１のソースまたはドレインの一方は書き込みビット線ＷＢＬに接続される。トランジスタＯＳ１のソースまたはドレインの他方はトランジスタＭ１のゲート、および容量素子９３の一方の電極に接続される。トランジスタＯＳ１のゲートは書き込みワード線ＷＷＬに接続される。容量素子９３の他方の電極は、読み出しワード線ＲＷＬに接続される。トランジスタＭ１のソース又はドレインの一方は読み出しビット線ＲＢＬに接続される。トランジスタＭ１のソース又はドレインの他方はソース線ＳＬに接続される。トランジスタＭ１は、ｐチャネルトランジスタを図示したが、ｎチャネル型トランジスタでもよい。トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。トランジスタＭ１は、チャネル形成領域にシリコンを有するトランジスタ（Ｓｉトランジスタ）である。なおトランジスタＯＳ１は、上述したトランジスタＯＳ２、ＯＳ３と同様の構成とすることができる。
図１０（Ｆ）に示すメモリセルＭＣ＿Ｅは、トランジスタＯＳ１、トランジスタＭ１、トランジスタＭ２および容量素子９３を有する。トランジスタＯＳ１のソースまたはドレインの一方は書き込みビット線ＷＢＬに接続される。トランジスタＯＳ１のソースまたはドレインの他方はトランジスタＭ１のゲート、および容量素子９３の一方の電極に接続される。トランジスタＯＳ１のゲートは書き込みワード線ＷＷＬに接続される。容量素子９３の他方の電極は、容量線ＣＬに接続される。トランジスタＭ１のソース又はドレインの一方はトランジスタＭ２のソースまたはドレインの一方に接続される。トランジスタＭ１のソース又はドレインの他方はソース線ＳＬに接続される。トランジスタＭ２のゲートは読み出しワード線ＲＷＬに接続される。トランジスタＭ２のソース又はドレインの他方は読み出しビット線ＲＢＬに接続される。トランジスタＭ２は、ｐチャネルトランジスタを図示したが、ｎチャネル型トランジスタでもよい。トランジスタＯＳ１を非導通状態にすることで、電荷保持ノードＳＮにデータに応じた電荷を保持することができる。トランジスタＭ２は、Ｓｉトランジスタである。なおトランジスタＯＳ１は、上述したトランジスタＯＳ２、ＯＳ３と同様の構成とすることができる。
なお図１０（Ｂ）〜（Ｆ）に示すメモリセルの構成は、フレームメモリに記憶する画像データが増加する場合に特に有効である。フレームメモリのメモリセルをＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）で構成する場合と比べて、メモリセルを１〜３つとする構成は、回路面積の増加を抑制できる。特に図１０（Ｂ）〜（Ｄ）に示すメモリセルの構成は回路面積の増加の抑制に有効である。
またフレームメモリ内で、図１０（Ｂ）〜（Ｄ）のいずれか一のメモリセルと、図１０（Ｅ）または（Ｆ）に示すメモリセルとを組み合わせて用いる構成も有効である。図１０（Ｅ）および（Ｆ）で図示した構成は、ＯＳトランジスタのソースまたはドレインの一方と、Ｓｉトランジスタのゲートと、を電気的に接続することで、Ｓｉトランジスタのゲート端子に電荷を保持させ、不揮発性メモリとして用いる。当該不揮発性メモリに予めデータを記憶しておくことで、例えば不揮発性メモリと、低リフレッシュレートのメモリセルとをフレームメモリ内に混載させることができ、外部から入力される画像データの復号化を容易に実現することができる。
当該構成は、フレームメモリに記憶する画像データが増加する場合に特に有効である。フレームメモリのメモリセルをＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）で構成する場合、別途不揮発性メモリを混載する必要があるが、作製工程が複雑になり製造コストが増大する。ＯＳトランジスタで不揮発性メモリをフレームメモリ内に混載する構成とすることで、製造コストの増大を招くことなく、画像データの圧縮または解凍を行うことができる。
なお、図１０（Ｂ）〜（Ｆ）に示す回路構成はあくまで一例であり、本発明の一態様を実現可能であれば任意の構成とすることができる。
＜電子部品の作製方法例＞
図１１（Ａ）は、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１１（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
図１１（Ｂ）は、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１１（Ｃ）は、図１１（Ｂ）の部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。
複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１１（Ｄ）にチップ７１１０の拡大図を示す。
分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。上掲した実施の形態の半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができる。
完成した電子部品の斜視模式図を図１１（Ｅ）に示す。図１１（Ｅ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１１（Ｅ）に示すように、電子部品７０００は、リード７００１及びチップ７１１０を有する。
電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。電子部品７０００を搭載することで、電子機器の消費電力を削減することができる。または、電子機器を小型化することが容易になる。
電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明する。
図１２（Ａ）は、携帯型の情報端末であり、筐体８０１、筐体８０２、第１の表示部８０３ａ、第２の表示部８０３ｂなどによって構成されている。筐体８０１と筐体８０２の少なくとも一部には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られた携帯型の情報端末が実現される。
なお、第１の表示部８０３ａはタッチ入力機能を有するパネルとなっており、例えば図１２（Ａ）の左図のように、第１の表示部８０３ａに表示される選択ボタン８０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１２（Ａ）の右図のように第１の表示部８０３ａにはキーボード８０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
また、図１２（Ａ）に示す携帯型の情報端末は、図１２（Ａ）の右図のように、第１の表示部８０３ａ及び第２の表示部８０３ｂのうち、一方を取り外すことができる。第２の表示部８０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体８０２を持ち、他方の手で操作することができるため便利である。
図１２（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１２（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
更に、図１２（Ａ）に示す筐体８０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
図１２（Ｂ）は、電子ペーパーを実装した電子書籍端末８１０であり、筐体８１１と筐体８１２の２つの筐体で構成されている。筐体８１１及び筐体８１２には、それぞれ表示部８１３及び表示部８１４が設けられている。筐体８１１と筐体８１２は、軸部８１５により接続されており、該軸部８１５を軸として開閉動作を行うことができる。また、筐体８１１は、電源８１６、操作キー８１７、スピーカー８１８などを備えている。筐体８１１、筐体８１２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られた電子書籍端末が実現される。
図１２（Ｃ）は、テレビジョン装置であり、筐体８２１、表示部８２２、スタンド８２３などで構成されている。テレビジョン装置８２０の操作は、筐体８２１が備えるスイッチや、リモコン操作機８２４により行うことができる。筐体８２１及びリモコン操作機８２４には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られたテレビジョン装置が実現される。
図１２（Ｄ）は、スマートフォンであり、本体８３０には、表示部８３１と、スピーカー８３２と、マイク８３３と、操作ボタン８３４等が設けられている。本体８３０内には、先の実施の形態に示す半導体装置が設けられている。そのため誤動作が少なく、低消費電力化が図られたスマートフォンが実現される。
図１２（Ｅ）は、デジタルカメラであり、本体８４１、表示部８４２、操作スイッチ８４３などによって構成されている。本体８４１内には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られたデジタルカメラが実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が設けられている。このため、低消費電力化が図られた電子機器が実現される。
＜本明細書等の記載に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
１０ 半導体装置
１０Ａ 半導体装置
１０Ｂ 半導体装置
１０Ｃ アプリケーションプロセッサ
１０Ｄ 半導体装置
１０Ｅ アプリケーションプロセッサ
２０ ＭＰＵ
３０ Ｉ／Ｆ
３０Ａ Ｉ／Ｆ
３０Ｂ Ｉ／Ｆ
３０Ｃ ディスプレイＩ／Ｆ
３０Ｄ メモリＩ／Ｆ
３２ レジスタ
３３ フリップフロップ
３４ 記憶回路
３５ フリップフロップ
３６ 記憶回路
３７ バックアップ回路
３８ スイッチ
４０ 機能デバイス
４０Ａ 機能デバイス
４０Ｂ 機能デバイス
４１ ディスプレイデバイス
４２ ディスプレイコントローラ
４３ 表示部
４４ 画素
４５ ＤＲＡＭ
５０ システムバス
６３ スイッチ
６４ スイッチ
６５ インバータ回路
６６ インバータ回路
６７ インバータ回路
６８ インバータ回路
６９ トランジスタ
７０ トランジスタ
７１ トランジスタ
７２ 容量素子
７３ トランジスタ
７４ トランジスタ
７５ トランジスタ
７６ 容量素子
７７ スイッチ
７８ スイッチ
７９ インバータ回路
８５ インバータ回路
８６ インバータ回路
９０ メモリセルアレイ
９１ ワード線駆動回路
９２ ビット線駆動回路
ＭＣ メモリセル
ＭＣ＿Ａ メモリセル
ＭＣ＿Ｂ メモリセル
ＭＣ＿Ｃ メモリセル
ＭＣ＿Ｄ メモリセル
ＭＣ＿Ｅ メモリセル
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線
ＷＷＬ 書き込みワード線
ＲＷＬ 読み出しワード線
ＯＳ１ トランジスタ
９３ 容量素子
Ｍ１ トランジスタ
Ｍ２ トランジスタ
ＳＮ 電荷保持ノード
Ｓ１１ ステップ
Ｓ１２ ステップ
Ｓ１３ ステップ
Ｓ１４ ステップ
Ｓ１５ ステップ
Ｓ１６ ステップ
２１ パワーコントローラ
２２ ＳＲＡＭ
２３ ＧＰＵ
２４ ＦＰＧＡ
２５ フレームメモリ
７０００ 電子部品
７００１ リード
７００２ プリント基板
７００４ 回路基板
７１００ 半導体ウエハ
７１０２ 回路領域
７１０４ 分離領域
７１０６ 分離線
７１１０ チップ
８０１ 筐体
８０２ 筐体
８０３ａ 表示部
８０３ｂ 表示部
８０４ 選択ボタン
８０５ キーボード
８１０ 電子書籍端末
８１１ 筐体
８１２ 筐体
８１３ 表示部
８１４ 表示部
８１５ 軸部
８１６ 電源
８１７ 操作キー
８１８ スピーカー
８２０ テレビジョン装置
８２１ 筐体
８２２ 表示部
８２３ スタンド
８２４ リモコン操作機
８３０ 本体
８３１ 表示部
８３２ スピーカー
８３３ マイク
８３４ 操作ボタン
８４１ 本体
８４２ 表示部
８４３ 操作スイッチ

Claims (7)

  1. プロセッサと、設定情報を記憶するレジスタを有するインターフェース回路と、を有する半導体装置であって、
    前記インターフェース回路は、前記プロセッサと機能デバイスとの間で入出力される信号を伝える機能を有し、
    前記レジスタは、電源電圧が供給される状態で前記設定情報を記憶可能な第１の記憶回路と、前記電源電圧の供給が遮断される状態で前記設定情報を記憶可能な第２の記憶回路と、を有し、
    前記インターフェース回路は、前記第１の記憶回路に前記設定情報を記憶させる第１の状態と、前記第１の記憶回路に記憶した前記設定情報に基づいて動作を行う第２の状態と、前記第１の記憶回路に記憶した前記設定情報を前記第２の記憶回路に記憶させて前記電源電圧の供給が遮断される第３の状態と、前記電源電圧の供給を再開して前記第２の記憶回路に記憶した前記設定情報を前記第１の記憶回路に記憶させる第４の状態と、を切り替えて動作する機能を有し、
    前記インターフェース回路は、前記機能デバイスの状態に応じて前記第２の状態乃至前記第４の状態が切り替わる機能を有する、ことを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の記憶回路は、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第１のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタは、前記第１のトランジスタを非導通状態とすることで前記第２のトランジスタのゲートの電荷を保持する機能を有することを特徴とする半導体装置。
  3. プロセッサと、設定情報を記憶するレジスタを有するインターフェース回路と、フレームメモリと、を有する半導体装置であって、
    前記インターフェース回路は、前記プロセッサと表示パネルとの間で入出力される信号を伝える機能を有し、
    前記レジスタは、電源電圧が供給される状態で前記設定情報を記憶可能な第１の記憶回路と、前記電源電圧の供給が遮断される状態で前記設定情報を記憶可能な第２の記憶回路と、を有し、
    前記インターフェース回路は、前記第１の記憶回路に前記設定情報に記憶させる第１の状態と、前記第１の記憶回路に記憶した前記設定情報に基づいて動作を行う第２の状態と、前記第１の記憶回路に記憶した前記設定情報を前記第２の記憶回路に記憶させて前記電源電圧の供給が遮断される第３の状態と、前記電源電圧の供給を再開して前記第２の記憶回路に記憶した前記設定情報を前記第１の記憶回路に記憶させる第４の状態と、が切り替わる機能を有し、
    前記表示パネルは、画素に書き込まれた映像信号を書き換える動画表示状態と、前記画素に書き込まれた映像信号を書き換えない静止画表示状態と、を切り替えて動作する機能を有し、
    前記インターフェース回路は、前記表示パネルが前記動画表示状態時に前記第２の状態に切り替え、前記表示パネルが前記動画表示状態から前記静止画表示状態に移行時に前記第３の状態に切り替え、前記表示パネルが前記静止画表示状態から前記動画表示状態に移行時に前記第４の状態を経て前記第２の状態が切り替わる機能を有する、ことを特徴とする半導体装置。
  4. 請求項３において、
    前記第２の記憶回路は、第１のトランジスタと、第２のトランジスタと、を有し、
    前記第１のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
    前記第１のトランジスタは、前記第１のトランジスタを非導通状態とすることで前記第２のトランジスタのゲートの電荷を保持する機能を有することを特徴とする半導体装置。
  5. 請求項３または４において、
    前記フレームメモリは、第３のトランジスタを有し、
    前記第３のトランジスタは、チャネル形成領域となる半導体層に酸化物半導体を有し、
    前記第３のトランジスタは、前記第３のトランジスタを非導通状態とすることで前記第３のトランジスタのソースまたはドレインの一方の電荷を保持することができる機能を有することを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一項に記載の半導体装置と、
    当該半導体装置と電気的に接続されたリードと、
    を有することを特徴とする電子部品。
  7. 請求項６に記載の電子部品と、
    表示装置、タッチパネル、マイクロホン、スピーカー、操作キー、および筐体の少なくとも１つと、
    を有する電子機器。
JP2017075815A 2016-04-15 2017-04-06 半導体装置、電子部品、および電子機器 Withdrawn JP2017194680A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022005739A JP2022081471A (ja) 2016-04-15 2022-01-18 半導体装置
JP2023106725A JP2023153768A (ja) 2016-04-15 2023-06-29 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016081765 2016-04-15
JP2016081765 2016-04-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022005739A Division JP2022081471A (ja) 2016-04-15 2022-01-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2017194680A true JP2017194680A (ja) 2017-10-26

Family

ID=60038841

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017075815A Withdrawn JP2017194680A (ja) 2016-04-15 2017-04-06 半導体装置、電子部品、および電子機器
JP2022005739A Withdrawn JP2022081471A (ja) 2016-04-15 2022-01-18 半導体装置
JP2023106725A Pending JP2023153768A (ja) 2016-04-15 2023-06-29 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022005739A Withdrawn JP2022081471A (ja) 2016-04-15 2022-01-18 半導体装置
JP2023106725A Pending JP2023153768A (ja) 2016-04-15 2023-06-29 半導体装置

Country Status (6)

Country Link
US (2) US10430093B2 (ja)
JP (3) JP2017194680A (ja)
KR (1) KR102295315B1 (ja)
CN (1) CN109074296B (ja)
TW (1) TWI757282B (ja)
WO (1) WO2017178923A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019113839A (ja) * 2017-12-25 2019-07-11 株式会社リコー 頭部装着型表示装置および表示システム
WO2022118141A1 (ja) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 表示装置、および表示補正システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
TWI791009B (zh) * 2018-01-19 2023-02-01 力智電子股份有限公司 半導體元件
KR102632710B1 (ko) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
CN111552365B (zh) * 2020-04-02 2022-07-12 北京新忆科技有限公司 存储器芯片及其控制方法
CN112556988B (zh) * 2020-12-02 2023-09-26 海信视像科技股份有限公司 显示装置及其检测电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JP2011090252A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
JP2012025797A (ja) * 2010-07-20 2012-02-09 Sekisui Plastics Co Ltd ポリスチレン系樹脂発泡シート
JP2013009297A (ja) * 2011-01-05 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶素子、記憶装置、信号処理回路
JP2013137532A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2014099165A (ja) * 2012-10-17 2014-05-29 Semiconductor Energy Lab Co Ltd マイクロコントローラおよびその作製方法
JP2016054472A (ja) * 2014-01-24 2016-04-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6839855B2 (en) 1990-03-23 2005-01-04 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
DE69123770T2 (de) 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08320886A (ja) * 1995-05-26 1996-12-03 Hitachi Ltd 携帯型のデータ収集記録装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3560949B2 (ja) 2001-11-19 2004-09-02 ローム株式会社 データ保持装置およびデータ保持装置を有する電子回路
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4119198B2 (ja) 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4437464B2 (ja) 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008085554A (ja) 2006-09-27 2008-04-10 Brother Ind Ltd 情報処理装置、及びプログラム
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN107886916B (zh) 2009-12-18 2021-09-21 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR102275522B1 (ko) 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
EP2517355B1 (en) 2009-12-25 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
KR101861991B1 (ko) 2010-01-20 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 처리 회로 및 신호 처리 회로를 구동하기 위한 방법
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567736B (zh) 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
TWI541978B (zh) 2011-05-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之驅動方法
US8982607B2 (en) 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
KR102296696B1 (ko) * 2012-01-23 2021-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9355585B2 (en) * 2012-04-03 2016-05-31 Apple Inc. Electronic devices with adaptive frame rate displays
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
US9261939B2 (en) * 2013-05-09 2016-02-16 Apple Inc. Memory power savings in idle display case

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
JP2011090252A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
JP2012025797A (ja) * 2010-07-20 2012-02-09 Sekisui Plastics Co Ltd ポリスチレン系樹脂発泡シート
JP2013009297A (ja) * 2011-01-05 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶素子、記憶装置、信号処理回路
JP2013137532A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2014099165A (ja) * 2012-10-17 2014-05-29 Semiconductor Energy Lab Co Ltd マイクロコントローラおよびその作製方法
JP2016054472A (ja) * 2014-01-24 2016-04-14 株式会社半導体エネルギー研究所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019113839A (ja) * 2017-12-25 2019-07-11 株式会社リコー 頭部装着型表示装置および表示システム
JP7200637B2 (ja) 2017-12-25 2023-01-10 株式会社リコー 頭部装着型表示装置および表示システム
US11960096B2 (en) 2017-12-25 2024-04-16 Ricoh Company, Ltd. Head-mounted display device containing relay optical system between image display unit and light guide member and display system
WO2022118141A1 (ja) * 2020-12-06 2022-06-09 株式会社半導体エネルギー研究所 表示装置、および表示補正システム

Also Published As

Publication number Publication date
CN109074296A (zh) 2018-12-21
JP2023153768A (ja) 2023-10-18
KR20180134359A (ko) 2018-12-18
JP2022081471A (ja) 2022-05-31
US11068174B2 (en) 2021-07-20
CN109074296B (zh) 2023-09-12
WO2017178923A1 (en) 2017-10-19
KR102295315B1 (ko) 2021-08-30
US20170300261A1 (en) 2017-10-19
US20200019326A1 (en) 2020-01-16
US10430093B2 (en) 2019-10-01
TW201802679A (zh) 2018-01-16
TWI757282B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
TWI757282B (zh) 半導體裝置、電子構件及電子裝置
JP6010681B2 (ja) プログラマブルロジックデバイス
JP6761882B2 (ja) 半導体装置
KR102209584B1 (ko) 반도체 장치
US9305630B2 (en) Semiconductor device and method for driving the same
JP6935228B2 (ja) 半導体装置、電子部品、および電子機器
JP6917168B2 (ja) 半導体装置
JP7265986B2 (ja) 半導体装置、電子機器
US10277181B2 (en) Semiconductor device, display module, and electronic device
JP2019047405A (ja) 半導体装置、電子部品、および電子機器
JP7152386B2 (ja) 半導体装置
JP2018004923A (ja) 半導体装置、電子部品、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211109

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220119