CN109074296B - 半导体装置、电子构件及电子设备 - Google Patents

半导体装置、电子构件及电子设备 Download PDF

Info

Publication number
CN109074296B
CN109074296B CN201780021014.3A CN201780021014A CN109074296B CN 109074296 B CN109074296 B CN 109074296B CN 201780021014 A CN201780021014 A CN 201780021014A CN 109074296 B CN109074296 B CN 109074296B
Authority
CN
China
Prior art keywords
transistor
state
drain
source
setting information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780021014.3A
Other languages
English (en)
Other versions
CN109074296A (zh
Inventor
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN109074296A publication Critical patent/CN109074296A/zh
Application granted granted Critical
Publication of CN109074296B publication Critical patent/CN109074296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Power Sources (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

接口电路的功耗得到降低。本发明的半导体装置包括处理器以及具有储存设置信息的寄存器的接口电路。寄存器包括能够在供应电源电压时储存设置信息的第一存储电路以及能够在停止电源电压的供应时储存设置信息的第二存储电路。接口电路在第一状态、第二状态、第三状态与第四状态之间切换。在第一状态中，将设置信息储存在第一存储电路。在第二状态中，接口电路根据储存在第一存储电路的设置信息进行工作。在第三状态中，将储存在第一存储电路的设置信息储存在第二存储电路而停止电源电压的供应。在第四状态中，再次开始电源电压的供应而将储存在第二存储电路的设置信息储存在第一存储电路。接口电路根据功能装置的状态在第二状态、第三状态与第四状态之间切换。

Description

半导体装置、电子构件及电子设备
技术领域
本发明的一个实施方式涉及一种半导体装置、电子构件及电子设备。
背景技术
智能手机、处理器以及各种装置诸如显示装置、触摸传感装置、通信装置、存储装置等电子设备的系统通过对应于各装置的接口连接。
上述系统在接口中的建立寄存器中储存设置信息，然后进行工作(例如参照专利文献1)。将该工作称为初始化。该初始化在与显示装置、触摸传感装置、通信装置、存储装置等对应的各接口中需要进行。注意，设置信息是指对象的装置的有无、装置的种类、装置的规格、装置的驱动方法等与设置有关的信息。通过采用该结构，可以提高系统的扩展性及通用性。在进行初始化之后，系统能够进行常规工作。
作为显示装置，提出了将在沟道形成区域中包含氧化物半导体的晶体管(OS晶体管)用于像素的结构(例如，参照专利文献2)。OS晶体管在处于非导通状态时具有极低的泄漏电流(关态电流)，因此当显示静态图像时，可以降低基于图像数据的视频信号的改写频率(刷新工作)，而可以降低功耗。
[参考文献]
[专利文献]
[专利文献1]美国专利申请公开第2008/077725号说明书
[专利文献2]美国专利申请公开第2011/149185号说明书
发明内容
在使用专利文献2所示的结构的显示装置的情况下，在停止视频信号的刷新工作的期间中，或者在没有对显示装置发送下一个图像数据的期间中，显示用驱动器、显示接口等可以停止工作。再者，通过停止电源电压的供应，可以降低功耗。
在停止对显示接口供应电源电压的结构中，当显示从静态图像切换为动态图像时，即，当使显示装置的刷新工作的频率恢复到原来的频率时，显示接口需要在切换显示装置的显示之前供应电源电压，再次开始工作。
但是，在显示接口的建立寄存器为挥发性寄存器时，设置信息由于停止电源电压的供应而被消失。因此，如专利文献1的结构所示，再次进行设置信息的初始化。即，显示接口的工作的停止及再次开始在时间及功耗上不利，因此不能频繁地停止显示接口的电源。即，即使以低刷新速率驱动显示装置，需要对显示接口供应电源电压，从而难以实现低功耗化。
本发明的一个实施方式的目的之一是提供一种半导体装置，其中可以根据通过接口连接的装置的状态不进行在停止对接口供应电源电压之后再次开始时的初始化而降低功耗。
本发明的一个实施方式的另一个目的是提供一种半导体装置，其中可以根据通过显示接口连接的显示装置的视频信号的改写频率不进行在停止对显示接口供应电源电压之后再次开始时的初始化而降低功耗。
本发明的一个实施方式是一种半导体装置，包括处理器以及包括储存设置信息的寄存器的接口电路。接口电路具有传送在处理器与功能装置之间进行输入输出的信号的功能。寄存器包括能够在供应电源电压时储存设置信息的第一存储电路、以及能够在没有供应电源电压时储存设置信息的第二存储电路。接口电路具有在工作中在第一状态、第二状态、第三状态与第四状态之间切换的功能。在第一状态中，将设置信息储存在第一存储器。在第二状态中，根据储存在第一存储电路的设置信息进行工作。在第三状态中，将储存在第一存储电路的设置信息储存在第二存储电路而停止电源电压的供应。在第四状态中，再次开始电源电压的供应而使储存在第二存储电路的设置信息储存在第一存储电路。接口电路具有根据功能装置的状态在第二状态、第三状态与第四状态之间切换的功能。
本发明的一个实施方式是一种半导体装置，优选包括处理器、包括储存设置信息的寄存器的接口电路、以及帧存储器。接口电路优选具有传送在处理器与显示面板之间进行输入输出的信号的功能。寄存器优选包括能够在供应电源电压时储存设置信息的第一存储电路、以及能够在没有供应电源电压时储存设置信息的第二存储电路。接口电路优选具有在第一状态、第二状态、第三状态与第四状态之间切换的功能。在第一状态中，将设置信息储存在第一存储电路。在第二状态中，根据储存在第一存储电路的设置信息进行工作。在第三状态中，将储存在第一存储电路的设置信息储存在第二存储电路而停止电源电压的供应。在第四状态中，再次开始电源电压的供应而使储存在第二存储电路的设置信息储存在第一存储电路。显示面板优选具有在工作中切换动态图像显示状态与静态图像显示状态的功能。在动态图像显示状态中，视频信号改写写入到像素。在静态图像显示状态中，视频信号不改写写入到像素。接口电路优选具有如下功能：当显示面板处于动态图像显示状态时切换为第二状态，当显示面板从静态图像显示状态切换时切换为第三状态，并且当显示面板从静态图像显示状态转移到动态图像显示状态时经过第四状态切换为第二状态。
在根据本发明的一个实施方式的半导体装置中，第二存储电路优选包括第一晶体管和第二晶体管。第一晶体管优选在被用作沟道形成区域的半导体层中包含氧化物半导体。第一晶体管的源极和漏极中的一个优选与第二晶体管的栅极电连接。第一晶体管优选具有当成为非导通状态时保持第二晶体管的栅极的电荷的功能。
在根据本发明的一个实施方式的半导体装置中，帧存储器优选包括第三晶体管。第三晶体管优选在被用作沟道形成区域的半导体层中包含氧化物半导体，并且优选具有当成为非导通状态时保持第三晶体管的源极和漏极中的一个的电荷的功能。
注意，本发明的其他实施方式记载于以下实施方式中的说明及附图中。
本发明的一个实施方式可以提供一种半导体装置，其中可以根据通过接口连接的装置的状态不进行在停止对接口供应电源电压之后再次开始供应时的初始化而降低功耗。
本发明的一个实施方式可以提供一种半导体装置，其中可以根据通过显示接口连接的显示装置的视频信号的改写频率不进行在停止对显示接口供应电源电压之后再次开始供应时的初始化而降低功耗。
附图说明
在附图中：
图1A是说明半导体装置的结构实例的方框图，图1B是流程图；
图2A是说明半导体装置的结构实例的方框图，图2B是流程图；
图3A和图3B是分别说明半导体装置的结构实例的方框图；
图4是说明半导体装置的结构实例的方框图；
图5A和图5B是分别说明半导体装置的状态实例的状态迁移图；
图6A和图6B是分别说明半导体装置的结构实例的方框图；
图7A和图7B是分别说明半导体装置的结构实例的方框图；
图8A和图8B分别是说明半导体装置的结构实例的方框图；
图9是说明半导体装置的结构实例的电路图；
图10A至图10F是分别说明半导体装置的结构实例的方框图及电路图；
图11A是说明电子构件的制造方法实例的流程图，图11B是说明切割(dicing)工序之前的半导体晶片的俯视图，图11C是图11B的一部分的放大图，图11D是芯片的放大图，图11E是说明电子构件的结构实例的透视示意图；
图12A至图12E是分别说明电子设备的图。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施，并且所属技术领域的普通技术人员可以很容易地理解一个事实，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
〈半导体装置的结构〉
参照图1A和图1B、图2A和图2B以及图3A和图3B对本发明的半导体装置进行说明。
在本说明书等中，半导体装置通常是指通过利用半导体特性而能够工作的装置。例如，半导体装置是包括处理器及接口并通过接口与对象的功能装置连接的装置。作为上述半导体装置的具体例子，有包括与显示装置、触摸传感装置、通信装置、存储装置等对应的接口的应用处理器。
图1A是说明本发明的一个实施方式的半导体装置的方框图。
半导体装置10包括微处理器单元(MPU：Micro Processing Unit，也简称为处理器)20、接口30(以下，称为I/F30)及系统总线50。I/F30包括寄存器(附图中的“Reg.”)32。寄存器32包括存储电路34及存储电路36。
图1A除了半导体装置10之外还示出功能装置40。功能装置40与半导体装置10中的电路诸如MPU20之间通过I/F30进行信号的传送及接收。
作为功能装置40，可以举出显示装置、触摸传感装置、传感装置、通信装置、存储装置等。
例如，MPU20指定外部的功能装置或内部的存储装置的地址而读出所需要的数据，并输出通过运算得到的数据。MPU20与半导体装置10中的其他电路之间通过系统总线50进行信号的传送及接收。
I/F30具有将从半导体装置10输出的信号转换为功能装置40能够接收的信号的功能、或者接收从功能装置40输出的信号而将该信号供应到半导体装置10的功能。换言之，I/F30具有中介在MPU20与功能装置40之间进行输入输出的信号的功能。
在功能装置40为显示器的情况下，作为I/F30的例子，可以举出将信号转换为基于DVI、HDMI(注册商标)、eDP、iDP、V-by-One HS、FPD-Link II、Advanced PPmL等接口规格的信号的电路。在功能装置40为动态RAM(DRAM)时，作为I/F30的例子，可以举出将信号转换为基于DDR、DDR2、DDR3等接口规格的信号的电路。此外，作为I/F30的例子，可以举出将信号转换为基于能够广泛地用于各种功能装置的接口规格的PCI、PCT Express、I2C、RS-232C等的信号的电路。
I/F30中的寄存器32储存I/F30的设置信息。设置信息是指对象的功能装置的有无、功能装置的种类、功能装置的规格、功能装置的驱动方法等与设置有关的信息。
寄存器32中的存储电路34及存储电路36可以储存设置信息。存储电路34能够在对寄存器32供应电源电压时储存设置信息。存储电路36能够在停止对寄存器32供应电源电压时储存设置信息。
包括寄存器32的I/F30在工作中在第一状态、第二状态、第三状态与第四状态之间切换。第一状态相当于将设置信息储存在存储电路34的状态，即，进行初始化的状态。第二状态相当于根据储存在存储电路34的设置信息进行工作的状态，即，进行常规工作的状态。第三状态相当于将储存在存储电路34的设置信息储存在存储电路36而停止电源电压的供应的状态，即，停止电源的状态。第四状态相当于为了将储存在存储电路36的设置信息读出到存储电路34再次开始电源电压的供应的状态。注意，在本说明书等中，“状态”不但是指电路继续进行的工作的情况，而是指在某个时间电路进行的工作的情况。注意，第一至第四状态也可以被称为第一至第四工作。
将储存在存储电路34的设置信息储存在存储电路36的工作也被称为“储存(store)”。将储存在存储电路36的设置信息读出到存储电路34的工作也被称为“加载(load)”。
在存储电路34中储存设置信息的第一状态相当于进行初始化的状态。I/F30根据储存在存储电路34的设置信息进行工作的第二状态相当于进行常规工作的状态。将储存在存储电路34的设置信息储存在存储电路36而停止电源电压的供应的第三状态相当于停止电源的状态。通过停止电源，可以降低半导体装置10的功耗。
通过将储存在存储电路34的设置信息储存在存储电路36，即使停止电源也可以防止设置信息从寄存器32被消失。通过切换为再次开始电源电压的供应而将储存在存储电路36的设置信息加载到存储电路34的第四状态，可以省略再次恢复到常规工作时的初始化。因为不需要重新进行初始化，所以可以降低初始化所需要的功耗，从而可以实现低功耗化。
上述寄存器32的第二至第四状态优选根据功能装置40的状态切换。例如，在半导体装置10与功能装置40之间连续地进行信号的输入输出的状态下，寄存器32处于第二状态，即进行常规工作的状态。在半导体装置10与功能装置40之间不进行信号的输入输出的状态下，将储存在存储电路34的设置信息储存到存储电路36，由此寄存器32处于第三状态。在半导体装置10与功能装置40之间再次连续地进行信号的输入输出的状态下，经过再次开始电源电压的供应并将储存在存储电路36的设置信息加载到存储电路34的第四状态，寄存器32切换为第二状态，即进行常规工作的状态。
在功能装置40为显示装置的情况下，在半导体装置10与功能装置40之间连续地进行信号的输入输出的状态例如相当于动态图像显示状态。在进行动态图像显示时，图像数据通过显示接口连续地被输出。另一方面，在功能装置40为显示装置的情况下，在半导体装置10与功能装置40之间不进行信号的输入输出的状态例如相当于静态图像显示状态。在进行静态图像显示时，通过采用显示装置的像素电路能够长时间地保持基于图像数据的视频信号的结构，即使不将图像数据通过显示接口输出到显示装置，也可以继续显示图像。因此，即使停止上述期间的显示接口的工作而停止电源，显示装置也可以继续显示图像。
在本说明书中，图像数据是指生成在应用处理器中并与显示在显示装置的图像对应的数字信号。此外，视频信号是指能够在保持在像素电路时进行灰度显示的模拟信号。
在进行静态图像显示的情况下，作为在显示装置的像素电路中长时间地保持基于图像数据的视频信号的结构的一个例子，优选采用像素电路的晶体管处于非导通状态时的泄漏电流(关态电流)极低的晶体管。作为上述晶体管，优选使用OS晶体管。
存储电路36即使停止电源也可以保持设置信息。上述存储电路优选为具有OS晶体管的存储电路。例如，将OS晶体管的源极和漏极中的一个与在沟道形成区域中包含硅的晶体管(Si晶体管)的栅极连接，通过使OS晶体管成为非导通状态，由此可以保持Si晶体管的栅极的电荷。因此，即使停止电源也可以保持基于设置信息的电荷。
图1B是说明上述寄存器32的第一至第四状态的流程图。首先，在步骤S11中进行初始化。接着，在步骤S12中进行常规工作。接着，在步骤S13中判断是否继续步骤S12的进行常规工作的状态，当继续进行常规工作时返回到步骤S12，当不继续进行常规工作时转移到步骤S14。接着，在步骤S14中停止电源。在步骤S15中判断是否继续步骤S14的停止电源的状态，当继续停止电源时返回到步骤S14，当不继续停止电源时转移到步骤S16。在步骤S16中判断是否再次开始电源电压的供应，当再次开始电源电压的供应时转移到步骤S12的常规工作，在不再次开始电源电压的供应时结束工作。
作为比较例子，图2A示出不包括图1A所示的存储电路36的半导体装置10D的方框图。
图2A所示的结构不包括能够在停止电源时储存设置信息的存储电路36，因此在停止对I/F30供应电源时，储存在存储电路34的设置信息被消失。因此，在半导体装置10D中，当判断为对寄存器32再次开始电源电压的供应时，如图2B的流程图所示，在判断是否再次开始电源电压的供应的步骤S16中，需要重新进行步骤S11的初始化。因为，每一次反复进行电源电压的供应的停止及再次开始需要进行初始化，所以频繁地停止对I/F30供应电源却导致功耗的增大。
另一方面，在本发明的一个实施方式的图1A的结构中，将储存在存储电路34的设置信息储存在存储电路36，由此可以防止在停止电源的状态下设置信息从寄存器32被消失。因为在再次开始电源电压的供应时将储存在存储电路36中的设置信息加载到存储电路34，所以可以省略再次恢复到常规工作时的初始化。因为不需要重新进行初始化，所以可以降低初始化所需要的功耗，从而可以实现低功耗化。
在图1A中，作为半导体装置10的构成要素示出MPU20、I/F30及系统总线50，但是本发明的一个实施方式不局限于该结构。例如，如图3A所示的半导体装置10A，除了图1A所示的构成要素之外，本发明的一个实施方式还可以包括功率控制器21(在附图中，称为PowerCtrl.)及静态RAM22(以下，称为SRAM22)。
功率控制器21例如具有根据功能装置40的状态停止或再次开始对I/F30供应电源电压的功能。通过采用该结构，可以降低寄存器32的待机功率。SRAM22例如可以被用作MPU20的程序存储器或工作存储器。
在图3A中，作为半导体装置10A的构成要素示出MPU20、I/F30、功率控制器21、SRAM22及系统总线50，但是本发明的一个实施方式不局限于该结构。例如，如图3B所示的半导体装置10B，本发明的一个实施方式可以包括分别与功能装置40A、功能装置40B对应的I/F30A和I/F30B、以及GPU(Graphic Processing Unit)23和FPGA(Field Programmable GateArray)24。
虽然功能装置40A、40B不局限于特定的结构，但是功能装置40A、40B例如相当于显示装置及触摸传感装置。在此情况下，功能装置40A、40B的工作彼此相关。例如，根据触摸传感装置中的触摸检测的有无，切换显示装置的显示。具体而言，当检测出触摸时，对与触摸传感装置连接的接口供应电源电压，当没有检测出触摸时，可以在使显示装置显示静态图像的状态下进行停止对与触摸传感器连接的接口供应电源电压的工作。因此，可以降低包括半导体装置的系统整体的功耗。
例如，在将半导体装置10B用作应用处理器时，设置GPU23及FPGA24是有效的。通过采用该结构，可以使GPU23及FPGA24分担MPU20的处理的一部分，从而可以提高半导体装置10B的性能。另外，可以采用GPU23安装在显示接口中的结构。此外，可以采用FPGA24安装在接口中的结构。如上所述，本发明的一个实施方式的半导体装置根据功能装置包括各种电路，并可以通过接口与多个功能装置连接。
〈应用处理器的应用实例〉
参照图4、图5A和图5B、图6A和图6B以及图7A和图7B对将图1A所说明的半导体装置10应用于应用处理器的情况的例子进行说明。
图4是用来说明本发明的一个实施方式的应用处理器的方框图。
应用处理器10C包括MPU20、功率控制器21、SRAM22、显示接口30C(以下，被称为显示器I/F30C)、存储接口30D(以下，被称为存储器I/F30D)、开关38以及系统总线50。显示器I/F30C包括帧存储器25及寄存器32。寄存器32包括存储电路34及存储电路36。
图4除了应用处理器10C之外还示出显示装置41及DRAM45。显示装置41包括显示器控制器42及显示部43。显示部43包括像素44。显示器控制器42在与显示器I/F30C所包括的帧存储器25之间进行图像数据的传送及接收。DRAM45在与存储器I/F30D之间进行图像数据的传送及接收。
在图4中，以显示装置41及DRAM45为功能装置，以显示器I/F30C及存储器I/F30D为接口而进行说明，但是应用处理器10C可以通过其他接口与其他功能装置连接。作为其他功能装置，例如可以举出触摸传感装置、传感装置、通信装置等。
MPU20将对输入数据进行运算而获得的数据储存在帧存储器25。例如，MPU20通过对从DRAM45输入的图像数据进行运算而使其转换为规定的格式，并将该数据储存在帧存储器25。MPU20根据显示装置41的显示状态及显示器I/F30C的状态生成用来控制功率控制器21、SRAM22、显示器I/F30C及存储器I/F30D等的信号。MPU20与应用处理器10C中的其他电路通过系统总线50进行信号的交换。
显示器I/F30C具有将从应用处理器10C输出的信号转换为能够输入到显示器控制器42的信号的功能、或者将从显示器控制器42输出的信号转换为能够输入到应用处理器10C的信号的功能。换言之，显示器I/F30C具有传送在MPU20与显示装置41之间进行输入输出的信号的功能。开关38设置在显示器I/F30C与对显示器I/F30C供应电源电压的布线之间，在使其成为非导通状态时可以停止电源电压的供应。
作为显示器I/F30C的例子，有DVI、HDMI(注册商标)、数字RGB、模拟RGB等。
存储器I/F30D具有将信号转换为基于接口规格的信号的功能。作为存储器I/F30D的例子，可以举出具有将信号转换为基于DDR、DDR2、DDR3等接口规格的信号的功能的电路。注意，虽然图4中未图示，但是与显示器I/F30C同样，存储器I/F30D包括寄存器32。存储器I/F30D所包括的寄存器32既可以包括存储电路34、36，又可以包括存储电路34。
显示器I/F30C所包括的寄存器32储存显示器I/F30C的设置信息。设置信息例如是指对象的显示装置的有无、显示装置的种类、显示装置的规格、显示装置的驱动方法等与设置有关的信息。
寄存器32所包括的存储电路34及存储电路36可以储存设置信息。存储电路34是在对寄存器32供应电源电压的状态下能够储存设置信息的存储电路。存储电路36是在停止对寄存器32供应电源电压的状态下能够储存设置信息的存储电路。
显示器控制器42根据通过显示器I/F30C被输入的图像数据生成用来在显示部43中进行灰度显示的视频信号以及用来驱动显示部43的时钟信号和起始脉冲等各种信号。显示部43包括多个像素44。多个像素44分别包括用来根据视频信号进行灰度显示的晶体管及显示元件。
如图1A和图1B所示，包括寄存器32的显示器I/F30C可以处于第一至第四状态：进行初始化的第一状态；进行常规工作的第二状态；停止电源的第三状态；以及再次开始电源电压的供应的第四状态。该工作可以被MPU20控制。
寄存器32可能处于第二至第四状态，由此即使停止电源也可以防止储存在寄存器32的设置信息被消失。再者，可以省略再次恢复到常规工作时的初始化工作。因为不需要重新进行初始化工作，所以可以降低初始化所需要的功耗，从而可以实现低功耗化。
在上述寄存器32中的第二至第四状态优选根据显示装置41的状态而切换。显示装置41可以在显示部43中显示动态图像或静态图像。在此，参照图5A对显示装置41可能处于的状态的一个例子进行说明。
如图5A所示，显示部43的显示在两个模式之间切换。作为一个例子，图5A示出动态图像显示模式(在附图中，称为“Video mode”)、静态图像显示模式(在附图中，称为“Imagemode”)。通过对前后的两个帧期间的各图像数据进行比较，可以判断是否继续动态图像显示模式、是否从动态图像显示模式切换为静态图像显示模式、是否继续静态图像显示模式、或者是否从静态图像显示模式切换为动态图像显示模式。例如，在动态图像显示模式中，在前后的两个帧期间的图像数据相同时，将动态图像显示模式切换为静态图像显示模式。在动态图像显示模式中，在前后的两个帧期间的图像数据不同时，继续动态图像显示模式。在静态图像显示模式中，在前后的两个帧期间的图像数据相同时，继续静态图像显示模式。在静态图像显示模式中，在前后的两个帧期间的图像数据不同时，将静态图像显示模式切换为动态图像显示模式。
作为显示部43的像素44的晶体管，使用关态电流极低的OS晶体管。通过采用OS晶体管，使晶体管继续处于非导通状态，由此像素44可以在静态图像显示模式的期间长时间地保持基于图像数据的视频信号。因此，在静态图像显示模式中，即使不将图像数据通过显示器I/F30C输出到显示器控制器42，也可以继续显示。因此，即使在该模式中停止显示器I/F30C的功能且停止电源电压的供应，也可以继续显示。
参照图5B对显示器I/F30C可能处于的状态进行说明。图5B所示的第一至第四状态C1至C4分别对应于图1A和图1B所说明的第一至第四状态。即，第一状态C1是进行初始化工作的状态(在附图中，称为“Set Up”)，第二状态C2是进行常规工作的状态(在附图中，称为“Normal Op.”)，第三状态C3是将储存在存储电路34的设置信息储存在存储电路36而停止电源电压的供应的状态(在附图中，称为“PowerOFF”)，第四状态C4是为了将储存在存储电路36的设置信息加载到存储电路34再次开始电源电压的供应的状态(在附图中，称为“PowerON”)。
例如，在上述显示装置41继续处于动态图像显示模式时，显示器I/F30C继续处于第二状态，即进行常规工作的状态。在上述显示装置41从动态图像显示模式切换为静态图像显示模式时，显示器I/F30C储存设置信息，切换为第三状态。在显示装置41继续处于静态图像显示模式时，显示器I/F30C继续处于第三状态，即停止电源的状态。在显示装置41从静态图像显示模式切换为动态图像显示模式时，显示器I/F30C经过再次开始电源电压的供应的第四状态加载设置信息，切换为第二状态。
图6A和图6B以及图7A和图7B示出与上述显示器I/F30C的第一状态C1、第二状态C2、第三状态C3及第四状态C4对应的应用处理器10C和显示装置41之间的信号的流动。注意，在图6A、图6B、图7A和图7B中，虚线箭头示意性地表示在各方框之间进行输入输出的信号的流动。
图6A相当于上述显示器I/F30C的第一状态C1，并且示出应用处理器10C和显示装置41中的信号的流动。如图6A所示，在第一状态C1中，为了进行初始化工作，将储存在SRAM22的设置信息DCONF通过系统总线50储存在寄存器32中的存储电路34。此时，以开关38成为导通状态的方式由功率控制器21进行控制。作为实现上述工作的结构，可以采用利用DMA(Direct Memory Access)等方法，将设置信息DCONF从SRAM22直接发送到显示器I/F30C以及MPU20使用程序依次从SRAM22读出设置信息DCONF而将设置信息DCONF写入到显示器I/F30C。在图6A中，采用前者的结构。
图6B相当于上述显示器I/F30C的第二状态C2，并且示出应用处理器10C和显示装置41之间的信号的流动。如图6B所示，在第二状态C2中，为了进行常规工作，将通过MPU20的运算从DRAM45输入的图像数据转换为规定的格式而获得的图像数据储存在显示器I/F30C中的帧存储器25。显示器I/F30C将储存在帧存储器25的图像数据DSIG输出到显示器控制器42。显示器控制器42根据图像数据DSIG生成视频信号VVIDEO，将视频信号VVIDEO写入到显示部43的像素44。因为显示器I/F30C连续地输出图像数据DSIG，所以开关38成为导通状态。
图7A相当于上述显示器I/F30C的第三状态C3，并且示出应用处理器10C和显示装置41中的信号的流动。如图7A所示，在第三状态C3中，像素44保持视频信号VVIDEO。在该状态下，可以不通过显示器I/F30C对显示器控制器42供应图像数据DSIG。因此，功率控制器21可以使开关38成为非导通状态而停止对显示器I/F30C供应电源电压。寄存器32中的设置信息DCONF通过停止电源电压的供应而被消失，所以设置信息DCONF预先从存储电路34被储存到存储电路36。通过采用该结构，即使停止供应电源电压也可以在寄存器32中储存设置信息DCONF。
图7B相当于上述显示器I/F30C的第四状态C4，并且示出应用处理器10C和显示装置41中的信号的流动。如图7B所示，在第四状态C4中，像素44保持视频信号VVIDEO。为了从该状态使像素44中的视频信号VVIDEO更新，需要再次通过显示器I/F30C对显示器控制器42供应图像数据DSIG。因此，在功率控制器21中，使开关38成为导通状态，再次开始对显示器I/F30C供应电源电压。寄存器32中的设置信息DCONF从存储电路36被加载到存储电路34。通过采用该结构，可以不经过进行初始化工作的第一状态C1而恢复到第二状态C2的常规工作。
如图7A所示，作为帧存储器25，优选使用在停止对显示器I/F30C供应电源电压的期间，能够在固定期间中保持数据的存储单元。例如，优选使用具有OS晶体管的存储单元。在将OS晶体管的源极和漏极中的一个与Si晶体管的栅极连接并使OS晶体管成为非导通状态时，可以保持Si晶体管的栅极的电荷。因此，即使停止电源电压的供应也可以继续保持基于设置信息的电荷。
〈能够应用于寄存器的存储单元〉
图8A和图8B以及图9分别对能够应用于上述寄存器32的结构实例进行说明。
寄存器32包括在被供应电源电压的状态下能够储存对应于设置信息的数据的存储电路以及在停止电源电压的供应的状态下能够储存对应于设置信息的数据的存储电路。作为包括上述存储电路的寄存器，可以应用图8A所示的具有备份功能的触发器。
图8A所示的具有备份功能的触发器33包括触发器35及备份电路(附图中的“B/U”)37。
触发器35具有根据时钟信号clk的逻辑进行输入数据的储存或输出的功能。
备份电路37被输入备份数据写入信号store及备份数据读出信号load。备份电路37根据备份数据写入信号store被供应触发器35中的节点N的电压及储存节点N的反转逻辑的节点NB的电压。备份电路37所储存的节点N的电压及节点NB的电压根据备份数据读出信号load被供应到触发器35中的节点N及节点NB。
注意，如图8B所示，在具有备份功能的触发器33中，也可以对触发器35设置多个备份电路37。备份电路37_1至37_k(k为自然数)中的任一个根据备份数据写入信号store_1至store_k中的任一个被供应触发器35中的节点N的电压及储存节点N的反转逻辑的节点NB的电压。备份电路37_1至37_k中的任一个所储存的节点N的电压及节点NB的电压根据备份数据读出信号load_1至load_k中的任一个被供应到触发器35中的节点N及节点NB。通过采用该结构，寄存器32可以储存多个设置信息。
图9示出具有备份功能的触发器33的结构实例。
具有备份功能的触发器33包括触发器35及备份电路37。触发器35包括开关63、开关64、反相器电路65、反相器电路66、反相器电路67、反相器电路68、开关77、开关78、反相器电路79、反相器电路85、反相器电路86以及反相器电路87。备份电路37包括晶体管69、晶体管70、晶体管71、电容器72、晶体管73、晶体管74、晶体管75以及电容器76。
开关63、开关64、开关77及开关78的开启/关闭状态被时钟信号clk控制。例如，当时钟信号clk为低电平和高电平时各开关分别成为导通状态和非导通状态。
在时钟信号clk成为低电平，然后成为高电平时，触发器35储存数据D。通过使开关64成为导通状态，触发器35继续储存所储存的数据D作为输出信号Q。
晶体管69的栅极与供应备份数据写入信号store的布线及晶体管73的栅极连接。晶体管69的源极和漏极中的一个与触发器35中的节点N连接。晶体管69的源极和漏极中的另一个与晶体管71的栅极及电容器72的一个电极连接。
晶体管70的栅极与供应备份数据读出信号load的布线及晶体管74的栅极连接。晶体管70的源极和漏极中的一个与触发器35中的节点NB连接。晶体管70的源极和漏极中的另一个与晶体管71的源极和漏极中的一个连接。
晶体管71的源极和漏极中的另一个被供应接地电位。
电容器72的另一个电极被供应接地电位。
晶体管73的栅极与供应备份数据写入信号store的布线及晶体管69的栅极连接。晶体管73的源极和漏极中的一个与触发器35中的节点NB连接。晶体管73的源极和漏极中的另一个与晶体管75的栅极及电容器76的一个电极连接。
晶体管74的栅极与供应备份数据读出信号load的布线及晶体管70的栅极连接。晶体管74的源极和漏极中的一个与触发器35中的节点N连接。晶体管74的源极和漏极中的另一个与晶体管75的源极和漏极中的一个连接。
晶体管75的源极和漏极中的另一个被供应接地电位。
电容器76的另一个电极被供应接地电位。
晶体管69及晶体管73是成为非导通状态时的泄漏电流(关态电流)极低的晶体管。作为那样的晶体管，优选使用OS晶体管。在作为晶体管69及晶体管73使用OS晶体管时，通过使该晶体管69及晶体管74继续成为非导通状态，可以保持基于储存在电容器72及电容器76中的数据的电荷。
可以通过如下步骤将触发器35中的数据写入到备份电路37。首先，通过将备份数据写入信号store设定为高电平，使晶体管69及晶体管73成为导通状态。备份电路37中的电容器72及电容器76被供应基于节点N的电压及节点NB的电压的电荷。然后，通过将备份数据写入信号store设定为低电平，使晶体管69及晶体管73成为非导通状态。通过继续使晶体管69及晶体管73成为非导通状态，可以保持基于储存在电容器72及电容器76中的数据的电荷。
可以通过如下步骤将数据从备份电路37加载到触发器35。首先，通过将备份数据读出信号load设定为高电平，使晶体管70及晶体管74成为导通状态。在备份电路37中，晶体管71的沟道电阻与晶体管75的沟道电阻基于数据的电荷而不同。在该状态下，再次开始对备份电路37供应电源电压，使节点N与节点NB之间产生电位差，由此可以将数据从备份电路37加载到触发器35。
〈能够应用于帧存储器的存储单元〉
图10A至图10F分别示出能够应用于上述帧存储器25的结构实例。
图10A是用来说明帧存储器25的结构实例的方框图。图10A所示的方框图示出存储单元阵列90、字线驱动电路91及位线驱动电路92。
在存储单元阵列90中，存储单元MC被配置为m行n列(m和n都为自然数)的矩阵状。存储单元MC与字线WL_1至WL_m及位线BL_1至BL_n连接。存储单元MC与位线、字线、用来使电流流过的源极线、用来将电压供应到晶体管的背栅极的布线或者用来固定电容器的一个电极的电位的电容线等连接。
字线驱动电路91是输出用来选择各行的存储单元MC的信号的电路。作为字线WL_1至WL_m，也可以分别设置数据写入用字线和数据读出用字线。
位线驱动电路92是用来对各列的存储单元MC写入数据、或者从存储单元MC读出数据的电路。作为位线BL_1至BL_n，也可以分别设置数据写入用位线和数据读出用位线。
图10B至图10F分别示出图10A所示的存储单元MC的电路结构的一个例子。
图10B所示的存储单元MC_A包括晶体管OS1及电容器93。晶体管OS1是OS晶体管。OS晶体管具有关态电流极低的特性。因此，通过使晶体管OS1成为非导通状态，可以在电荷保持节点SN中保持基于数据的电荷，并且可以储存保持在电荷保持节点SN中的数据的刷新速率。
图10C所示的存储单元MC_B包括晶体管OS2及电容器93。晶体管OS2是OS晶体管。晶体管OS2与图10B所示的晶体管OS1之间的不同之处在于：将栅极与背栅极彼此电连接，从栅极和背栅极的两个供应字线WL的电压。通过采用该结构，可以增加在使晶体管OS2成为导通状态时流过源极与漏极之间的电流的量。
图10D所示的存储单元MC_C包括晶体管OS3及电容器93。晶体管OS3是OS晶体管。晶体管OS3与图10B所示的晶体管OS1之间的不同之处在于：将背栅极与背栅极线BGL彼此电连接，对背栅极施加的电压与对栅极施加的电压不同。通过采用该结构，可以通过控制晶体管OS3的阈值电压而控制流过源极与漏极之间的电流的量。
图10E所示的存储单元MC_D包括晶体管OS1、晶体管M1及电容器93。晶体管OS1的源极和漏极中的一个与写入位线WBL连接。晶体管OS1的源极和漏极中的另一个与晶体管M1的栅极及电容器93的一个电极连接。晶体管OS1的栅极与写入字线WWL连接。电容器93的另一个电极与读出字线RWL连接。晶体管M1的源极和漏极中的一个与读出位线RBL连接。晶体管M1的源极和漏极中的另一个与源极线SL连接。虽然在附图中晶体管M1为p沟道晶体管，但是晶体管M1也可以为n沟道晶体管。通过使晶体管OS1成为非导通状态，可以在电荷保持节点SN中保持基于数据的电荷。晶体管M1是在沟道形成区域中包含硅的晶体管(Si晶体管)。注意，晶体管OS1可以具有与上述晶体管OS2、OS3同样的结构。
图10F所示的存储单元MC_E包括晶体管OS1、晶体管M1、晶体管M2及电容器93。晶体管OS1的源极和漏极中的一个与写入位线WBL连接。晶体管OS1的源极和漏极中的另一个与晶体管M1的栅极及电容器93的一个电极连接。晶体管OS1的栅极与写入字线WWL连接。电容器93的另一个电极与电容线CL连接。晶体管M1的源极和漏极中的一个与晶体管M2的源极和漏极中的一个连接。晶体管M1的源极和漏极中的另一个与源极线SL连接。晶体管M2的栅极与读出字线RWL连接。晶体管M2的源极和漏极中的另一个与读出位线RBL连接。虽然在附图中晶体管M2为p沟道晶体管，但是晶体管M2也可以为n沟道晶体管。通过使晶体管OS1成为非导通状态，可以在电荷保持节点SN中储存基于数据的电荷。晶体管M2是Si晶体管。注意，晶体管OS1可以具有与上述晶体管OS2、OS3同样的结构。
注意，图10B至图10F所示的存储单元的结构尤其在帧存储器所储存的图像数据增大的情况下是有效的。与使用静态RAM(SRAM)形成帧存储器的存储单元的结构相比，在包括1至3个存储单元的结构中，可以抑制电路面积的增大。尤其是，图10B至图10D所示的存储单元的结构从抑制电路面积的增大的观点来看是有效的。
此外，使用在帧存储器中组合图10B至图10D中的任一个存储单元与图10E或图10F所示的存储单元的结构是有效的。在图10E及图10F所示的存储单元中，通过将OS晶体管的源极和漏极中的另一个与Si晶体管的栅极电连接，使Si晶体管的栅极保持电荷，将其用作非易失性存储器。通过预先将数据储存在该非易失性存储器，例如可以使非易失性存储器和低刷新速率的存储单元设置在帧存储器中，由此可以容易实现从外部输入的图像数据的译码。
这种结构尤其在帧存储器所储存的图像数据增大时是有效的。在由动态RAM(DRAM)构成帧存储器的存储单元的情况下，需要另行设置非易失性存储器，这导致制造工序的复杂化而制造成本的增大。通过采用将使用OS晶体管的非易失性存储器设置在帧存储器中的结构，可以进行图像数据的压缩或译码而不导致制造成本的增大。
注意，图10B至图10F所示的电路结构只是一个例子，只要能够实现本发明的一个实施方式，则可以采用任意结构。
〈电子构件的制造方法实例〉
图11A是示出电子构件的制造方法实例的流程图。电子构件也被称为半导体封装或IC用封装。该电子构件根据端子取出方向或端子的形状具有多个规格和名称。在本实施方式中，说明该电子构件的例子。
通过组装工序(后工序)，在印刷电路板上组合多个能够装卸的构件，可以完成包括晶体管的半导体装置。后工序可以通过进行图11A的各工序完成。具体而言，在由前工序得到的元件衬底完成(步骤ST71)之后，对衬底背面进行研磨。通过在该步骤中使衬底薄膜化，减少在前工序中的衬底的翘曲等，而实现构件的小型化。接着，进行将衬底分成多个芯片的“切割工序”(步骤ST72)。
图11B是进行切割工序之前的半导体晶片7100的俯视图。图11C是图11B的部分放大图。在半导体晶片7100上设置有多个电路区域7102。多个电路区域7102的每一个设置有本发明的一个实施方式的半导体装置。
多个电路区域7102的每一个都被分离区域7104围绕。分离线(也称为“切割线”)7106位于与分离区域7104重叠的位置上。在切割工序ST72中，通过沿着分离线7106切割半导体晶片7100，从半导体晶片7100切割出包括电路区域7102的芯片7110。图11D是芯片7110的放大图。
也可以在分离区域7104中设置导电层或半导体层。通过在分离区域7104中设置导电层或半导体层，可以缓和可能在切割工序中产生的ESD，而防止起因于切割工序的成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边将溶解有碳酸气体等降低了其电阻率的纯水供应给切削部一边进行切割工序。通过在分离区域7104中设置导电层或半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。由此，可以提高半导体装置的生产率。
在进行步骤ST72之后，在芯片接合(die bonding)工序(步骤ST73)中拾取分离后的芯片并将其安装且接合于引线框架上。在芯片接合工序中，芯片与引线框架的接合可以通过对产品选择合适的方法，诸如树脂或胶带等进行。作为接合方法，可以选择对产品适合的方法。例如，芯片与引线框架可以由树脂或胶带进行接合。在芯片接合工序中，芯片可以安装且接合于插入物(interposer)上。在引线键合(wire bonding)工序中，将引线框架的引线与芯片上的电极通过金属细线(wire)彼此电连接(步骤ST74)。作为金属细线可以使用银线或金线。引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
实施由环氧树脂等密封进行了引线键合的芯片的模塑(molding)工序(步骤ST75)。通过进行模塑工序，使电子构件的内部被树脂填充，可以减轻机械外力所导致的对设置在构件中的电路部及金属细线的损伤，还可以降低因水分或灰尘所导致的特性劣化。对引线框架的引线进行电镀处理。然后，对引线进行切断及成型加工(步骤ST76)。通过该电镀处理可以防止引线生锈，而在之后的工序中将电子构件安装于印刷电路板时，可以更加确实地进行焊接。接着，对封装表面实施印字处理(marking)(步骤ST77)。在进行检验工序(步骤ST78)之后，完成电子构件(步骤ST79)。通过组装包括上述实施方式的半导体装置的电子构件，可以提供功耗低的小型电子构件。
图11E是完成的电子构件的透视示意图。图11E示出作为电子构件的一个例子的QFP(Quad Flat Package：四侧引脚扁平封装)的透视示意图。如图11E所示，电子构件7000包括引线7001及芯片7110。
电子构件7000例如安装于印刷电路板7002。通过组合多个电子构件7000并使其在印刷电路板7002上彼此电连接，可以将多个电子构件7000安装于电子设备。完成的电路衬底7004设置于电子设备等的内部。在电子构件包括电子构件7000时，可以减少电子设备的功耗。或者，容易实现小型电子设备。
电子构件7000能够被用作如下各种领域的电子设备的电子构件(IC芯片)，诸如数字信号处理、软件无线电系统(software-defined radio systems)、航空电子系统(如通信设备、导航系统、自动驾驶系统(autopilot systems)、飞行管理系统等与航空有关的电子设备)、ASIC原型(ASIC prototyping)、医学图像处理、语音识别、加密、生物信息学(bioinformatics)、机械系统的模拟器及射电天文学中的射电望远镜等。作为上述电子设备的例子，可以举出拍摄装置(视频摄像机、数码相机等)、显示装置、个人计算机(PC)、移动电话、包括便携式的游戏机、便携式信息终端(智能手机或平板信息终端等)、电子书阅读器、可穿戴信息终端(时钟式信息终端、头戴式信息终端、护目镜型信息终端、眼镜型信息终端、袖章型信息终端、手镯型信息终端、项链型信息终端等)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及家庭用电器产品等。
接着，说明将电子构件用于计算机、便携式信息终端(包括移动电话、便携式游戏机以及音频再现装置等)、电子纸、电视装置(也称为电视或电视接收机)以及数码摄像机等电子设备的情况。
图12A示出便携式信息终端，其包括框体801、框体802、第一显示部803a和第二显示部803b等。在框体801和框体802的至少一部分中设置有上述实施方式所示的半导体装置。因此，可以实现低功耗的便携式信息终端。
注意，第一显示部803a为触摸面板，例如如图12A的左图所示，可以通过第一显示部803a显示的选择按钮804选择是进行“触摸输入”还是进行“键盘输入”。由于可以以各种各样的尺寸显示选择按钮，所以各个年龄层的人都能感觉到容易使用。例如，在选择了“键盘输入”时，如图12A的右图所示，在第一显示部803a中显示键盘805。由此，通过使用键盘905，与使用现有的信息终端的情况同样可以利用键盘输入迅速地进行文字输入等。
如图12A的右图所示，可以将第一显示部803a和第二显示部803b中的一个卸下。通过使第二显示部803b具有触摸输入功能，可以进一步减轻携带时的重量，并可以用一只手拿着框体802并用另一只手进行操作，所以很方便携带。
图12A所示的便携式信息终端可以具有：显示各种信息(例如静态图像、动态图像和文字图像等)的功能；在显示部上显示日历、日期、时间等的功能；操作或编辑显示在显示部上的数据的功能；利用各种软件(程序)控制处理的功能；等。另外，也可以在框体的背面或侧面设置外部连接端子(耳机端子、USB端子等)、记录介质插入部等。
此外，图12A所示的便携式信息终端可以以无线方式传送或接收信息。还可以通过无线方式从电子书籍服务器购买并下载所希望的书籍数据等。
此外，也可以使图12A所示的框体802具有天线、麦克风功能、无线通信功能，来将其用作移动电话。
图12B示出安装有电子纸的电子书阅读器810。该电子书阅读器包括两个框体亦即框体811及框体812。在框体811及框体812中分别设置有显示部813及显示部814。框体811及框体812由轴部815连接，并且可以以该轴部815为轴进行开闭动作。框体811设置有电源开关816、操作键817以及扬声器818等。在框体811和框体812中的至少一个中设置有包括PLD的上述实施方式所示的半导体装置。因此，可以实现低功耗的电子书阅读器。
图12C示出电视装置，其包括框体821、显示部822和支架823等。可以通过框体821的开关或遥控操作机824来进行电视装置820的操作。在框体821和遥控操作机824中设置有包括PLD的上述实施方式所示的半导体装置。因此，可以实现低功耗的电视装置。
图12D示出智能手机，在其主体830设置有显示部831、扬声器832、麦克风833和操作键834等。包括PLD的上述实施方式所示的半导体装置设置在主体830中。因此，可以实现误动作少且低功耗的智能手机。
图12E示出数码相机，其包括主体841、显示部842和操作开关843等。包括PLD的上述实施方式所示的半导体装置设置在主体841中。因此，可以实现小型化且工作高速化了的数码相机。
如上所述，本实施方式所示的电子设备都包括任何上述实施方式的半导体装置。因此，可以实现低功耗的电子设备。
〈关于本说明书等的记载的附记〉
在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而使用的。因此，该序数词不限制构成要素的个数或顺序。因此，该序数词不限制构成要素的个数或顺序。
在本说明书等中，在框图中根据功能对构成要素进行分类并以彼此独立的方框表示。然而，在实际的电路等中难以根据功能对构成要素进行分类，有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此，方框图中的方框不局限于说明书中说明的构成要素，而可以根据情况适当地以其他记载说明。
在附图中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料形成的构成要素或者同时形成的构成要素等，并且有时不重复其说明。
在本说明书等中，为了说明晶体管的连接关系，记载为“源极和漏极中的一个”(或者第一电极或第一端子)和“源极和漏极中的另一个”(或者第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等改变的缘故。注意，根据情况也可以将晶体管的源极和漏极适当地称为源极(或漏极)端子或源极(或漏极)电极等。
在本说明书等中，可以适当地调换“电压”和“电位”。“电压”的记载是指与基准电位之间的电位差。例如，在基准电位为接地电位时，可以将“电压”换称为“电位”。接地电位不一定意味着0V。电位是相对值，对布线等供应的电位有时根据基准电位而变化。
在本说明书等中，开关是通过变为导通状态(开启状态)或非导通状态(关闭状态)来判断是否使电流流过的元件。或者，开关具有选择并切换电流路径的功能。
例如，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，可以使用任何元件，而不局限于特定的元件。
当作为开关使用晶体管时，晶体管的“导通状态”是指视为晶体管的源极与漏极电短路的状态。另外，晶体管的“非导通状态”是指视为晶体管的源极与漏极电断开的状态。当将晶体管仅用作开关时，对晶体管的极性(导电型)没有特别的限制。
在本说明书等中，“A与B连接”除了包括A与B直接彼此连接的情况以外，还包括A与B彼此电连接的情况。在此，“A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时，能够在A和B之间进行电信号的发送及接收的情况。
符号说明
10：半导体装置，10A：半导体装置，10B：半导体装置，10C：应用处理器，10D：半导体装置，10E：应用处理器，20：MPU，30：I/F，30A：I/F，30B：I/F，30C：显示器I/F，30D：存储器I/F，32：寄存器，33：触发器，34：存储电路，35：触发器，36：存储电路，37：备份电路，38：开关，40：功能装置，40A：功能装置，40B：功能装置，41：显示装置，42：显示器控制器，43：显示部，44：像素，45：DRAM，50：系统总线，63：开关，64：开关，65：反相器电路，66：反相器电路，67：反相器电路，68：反相器电路，69：晶体管，70：晶体管，71：晶体管，72：电容器，73：晶体管，74：晶体管，75：晶体管，76：电容器，77：开关，78：开关，79：反相器电路，85：反相器电路，86：反相器电路，90：存储单元阵列，91：字线驱动电路，92：位线驱动电路，MC：存储单元，MC_A：存储单元，MC_B：存储单元，MC_C：存储单元，MC_D：存储单元，MC_E：存储单元，WL：字线，BL：位线，SL：源极线，WWL：写入字线，RWL：读出字线，OS1：晶体管，93：电容器，M1：晶体管，M2：晶体管，SN：电荷保持节点，S11：步骤，S12：步骤，S13：步骤，S14：步骤，S15：步骤，S16：步骤，21：功率控制器，22：SRAM，23：GPU，24：FPGA，25：帧存储器，7000：电子构件，7001：引线，7002：印刷电路板，7004：电路衬底，7100：半导体晶片，7102：电路区域，7104：分离区域，7106：分离线，7110：芯片，801：框体，802：框体，803a：显示部，803b：显示部，804：选择按钮，805：键盘，810：电子书阅读器，811：框体，812：框体，813：显示部，814：显示部，815：轴部，816：电源，817：操作键，818：扬声器，820：电视装置，821：框体，822：显示部，823：支架，824：遥控操作机，830：主体，831：显示部，832：扬声器，833：麦克风，834：操作按钮，841：主体，842：显示部，843：操作开关。
本申请基于2016年4月15日提交到日本专利局的日本专利申请No.2016-081765，通过引用将其完整内容并入在此。

Claims (7)

1.一种半导体装置，包括：
处理器；以及
包括用来储存设置信息的寄存器的接口电路，
其中，所述接口电路传送在所述处理器与功能装置之间进行输入输出的信号，
所述寄存器包括能够在供应电源电压时储存所述设置信息的第一存储电路、以及能够在停止所述电源电压的供应时储存所述设置信息的第二存储电路，
所述接口电路在第一状态、第二状态、第三状态与第四状态之间切换：在所述第一状态中，将所述设置信息储存在所述第一存储电路，在所述第二状态中，所述接口电路根据储存在所述第一存储电路的所述设置信息进行工作，在所述第三状态中，将储存在所述第一存储电路的所述设置信息储存在所述第二存储电路而停止所述电源电压的所述供应，在第四状态中，再次开始所述电源电压的所述供应而将储存在所述第二存储电路的所述设置信息储存在所述第一存储电路，
所述接口电路根据所述功能装置的状态在所述第二状态、所述第三状态与所述第四状态之间切换，
所述第二存储电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，
所述第一晶体管在被用作沟道形成区域的半导体层中包含氧化物半导体，
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极电连接，
所述第二晶体管的源极和漏极中的一个与所述第三晶体管的源极和漏极中的一个电连接，
所述第四晶体管的源极和漏极中的一个与所述第五晶体管的栅极电连接，
所述第五晶体管的源极和漏极中的一个与所述第六晶体管的源极和漏极中的一个电连接，
所述第二晶体管的所述源极和所述漏极中的另一个与所述第五晶体管的所述源极和所述漏极中的另一个电连接，
所述第三晶体管的所述源极和所述漏极中的另一个直接连接至所述第四晶体管的所述源极和所述漏极中的另一个，
所述第六晶体管的所述源极和所述漏极中的另一个直接连接至所述第一晶体管的所述源极和所述漏极中的另一个，
所述第一晶体管的栅极与所述第四晶体管的栅极电连接，
并且，所述第三晶体管的栅极与所述第六晶体管的栅极电连接。
2.根据权利要求1所述的半导体装置，
其特征在于，所述第一晶体管当成为非导通状态时保持所述第二晶体管的所述栅极的电荷。
3.一种半导体装置，包括：
处理器；
包括用来储存设置信息的寄存器的接口电路；以及
帧存储器，
其中，所述接口电路传送在所述处理器与显示面板之间进行输入输出的信号，
所述寄存器包括能够在供应电源电压时储存所述设置信息的第一存储电路、以及能够在停止所述电源电压的供应时储存所述设置信息的第二存储电路，
所述接口电路在第一状态、第二状态、第三状态与第四状态之间切换：在所述第一状态中，将所述设置信息储存在所述第一存储电路，在所述第二状态中，所述接口电路根据储存在所述第一存储电路的所述设置信息进行工作，在所述第三状态中，将储存在所述第一存储电路的所述设置信息储存在所述第二存储电路而停止所述电源电压的所述供应，在第四状态中，再次开始所述电源电压的所述供应而将储存在所述第二存储电路的所述设置信息储存在所述第一存储电路，
所述显示面板通过在动态图像显示状态与静态图像显示状态之间切换进行工作，
在所述动态图像显示状态中，改写写入到像素的视频信号，
在所述静态图像显示状态中，不改写写入到所述像素的所述视频信号，
所述接口电路当所述显示面板处于所述动态图像显示状态时切换为所述第二状态，当所述显示面板从所述动态图像显示状态转移到所述静态图像显示状态时切换为所述第三状态，当所述显示面板从所述静态图像显示状态转移到所述动态图像显示状态时经过所述第四状态切换为所述第二状态，
所述第二存储电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，
所述第一晶体管在被用作沟道形成区域的半导体层中包含氧化物半导体，
所述第一晶体管的源极和漏极中的一个与所述第二晶体管的栅极电连接，
所述第二晶体管的源极和漏极中的一个与所述第三晶体管的源极和漏极中的一个电连接，
所述第四晶体管的源极和漏极中的一个与所述第五晶体管的栅极电连接，
所述第五晶体管的源极和漏极中的一个与所述第六晶体管的源极和漏极中的一个电连接，
所述第二晶体管的所述源极和所述漏极中的另一个与所述第五晶体管的所述源极和所述漏极中的另一个电连接，
所述第三晶体管的所述源极和所述漏极中的另一个直接连接至所述第四晶体管的所述源极和所述漏极中的另一个，
所述第六晶体管的所述源极和所述漏极中的另一个直接连接至所述第一晶体管的所述源极和所述漏极中的另一个，
所述第一晶体管的栅极与所述第四晶体管的栅极电连接，
并且，所述第三晶体管的栅极与所述第六晶体管的栅极电连接。
4.根据权利要求3所述的半导体装置，
其特征在于，所述第一晶体管当成为非导通状态时保持所述第二晶体管的所述栅极的电荷。
5.根据权利要求3所述的半导体装置，
其特征在于，所述第三晶体管在被用作沟道形成区域的半导体层中包含氧化物半导体。
6.一种电子构件，包括：
权利要求1或3所述的半导体装置；以及
与所述半导体装置电连接的引线。
7.一种电子设备，包括：
权利要求6所述的电子构件；以及
显示装置、触摸面板、麦克风、扬声器、操作键和框体中的至少一个。
CN201780021014.3A 2016-04-15 2017-04-05 半导体装置、电子构件及电子设备 Active CN109074296B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-081765 2016-04-15
JP2016081765 2016-04-15
PCT/IB2017/051931 WO2017178923A1 (en) 2016-04-15 2017-04-05 Semiconductor device, electronic component, and electronic device

Publications (2)

Publication Number Publication Date
CN109074296A CN109074296A (zh) 2018-12-21
CN109074296B true CN109074296B (zh) 2023-09-12

Family

ID=60038841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021014.3A Active CN109074296B (zh) 2016-04-15 2017-04-05 半导体装置、电子构件及电子设备

Country Status (6)

Country Link
US (2) US10430093B2 (zh)
JP (3) JP2017194680A (zh)
KR (1) KR102295315B1 (zh)
CN (1) CN109074296B (zh)
TW (1) TWI757282B (zh)
WO (1) WO2017178923A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
JP7200637B2 (ja) * 2017-12-25 2023-01-10 株式会社リコー 頭部装着型表示装置および表示システム
TWI791009B (zh) * 2018-01-19 2023-02-01 力智電子股份有限公司 半導體元件
KR102632710B1 (ko) * 2019-12-10 2024-02-02 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
CN111552365B (zh) * 2020-04-02 2022-07-12 北京新忆科技有限公司 存储器芯片及其控制方法
CN112556988B (zh) * 2020-12-02 2023-09-26 海信视像科技股份有限公司 显示装置及其检测电路
KR20230112706A (ko) * 2020-12-06 2023-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 보정 시스템
KR20240015369A (ko) * 2022-07-27 2024-02-05 에스케이하이닉스 주식회사 메모리 컨트롤러, 메모리 장치 및 이를 포함하는 스토리지 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737707A (zh) * 2011-03-30 2012-10-17 株式会社半导体能源研究所 半导体装置及其驱动方法
US20140108836A1 (en) * 2012-10-17 2014-04-17 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
US20140337649A1 (en) * 2013-05-09 2014-11-13 Apple Inc. Memory Power Savings in Idle Display Case

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04211819A (ja) * 1990-03-23 1992-08-03 Matsushita Electric Ind Co Ltd 情報処理装置
EP0448350B1 (en) 1990-03-23 1996-12-27 Matsushita Electric Industrial Co., Ltd. Hand held data processing apparatus having reduced power consumption
US6804791B2 (en) 1990-03-23 2004-10-12 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08320886A (ja) * 1995-05-26 1996-12-03 Hitachi Ltd 携帯型のデータ収集記録装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3560949B2 (ja) 2001-11-19 2004-09-02 ローム株式会社 データ保持装置およびデータ保持装置を有する電子回路
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4119198B2 (ja) 2002-08-09 2008-07-16 株式会社日立製作所 画像表示装置および画像表示モジュール
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4437464B2 (ja) 2005-06-01 2010-03-24 株式会社ルネサステクノロジ 半導体装置及びデータ処理システム
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008085554A (ja) 2006-09-27 2008-04-10 Brother Ind Ltd 情報処理装置、及びプログラム
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011090252A (ja) * 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
CN102668377B (zh) 2009-12-18 2015-04-08 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
KR101763660B1 (ko) 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR102275522B1 (ko) 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR102712211B1 (ko) 2009-12-25 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
JP2012025797A (ja) * 2010-07-20 2012-02-09 Sekisui Plastics Co Ltd ポリスチレン系樹脂発泡シート
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
US8760903B2 (en) * 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
US9142320B2 (en) 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
TWI541978B (zh) 2011-05-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之驅動方法
US8982607B2 (en) 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
TWI591611B (zh) 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
SG10201605470SA (en) * 2012-01-23 2016-08-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US9355585B2 (en) * 2012-04-03 2016-05-31 Apple Inc. Electronic devices with adaptive frame rate displays
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
JP6521643B2 (ja) * 2014-01-24 2019-05-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737707A (zh) * 2011-03-30 2012-10-17 株式会社半导体能源研究所 半导体装置及其驱动方法
US20140108836A1 (en) * 2012-10-17 2014-04-17 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
US20140337649A1 (en) * 2013-05-09 2014-11-13 Apple Inc. Memory Power Savings in Idle Display Case

Also Published As

Publication number Publication date
US10430093B2 (en) 2019-10-01
KR20180134359A (ko) 2018-12-18
CN109074296A (zh) 2018-12-21
US20200019326A1 (en) 2020-01-16
TW201802679A (zh) 2018-01-16
JP2017194680A (ja) 2017-10-26
JP2023153768A (ja) 2023-10-18
KR102295315B1 (ko) 2021-08-30
WO2017178923A1 (en) 2017-10-19
TWI757282B (zh) 2022-03-11
US20170300261A1 (en) 2017-10-19
US11068174B2 (en) 2021-07-20
JP2022081471A (ja) 2022-05-31

Similar Documents

Publication Publication Date Title
CN109074296B (zh) 半导体装置、电子构件及电子设备
KR101492425B1 (ko) 반도체장치
CN1577622B (zh) 存储器电路及包含其的显示装置和电子设备
US10088886B2 (en) Semiconductor device comprising power gating device
JP6935228B2 (ja) 半導体装置、電子部品、および電子機器
JP6917168B2 (ja) 半導体装置
KR101960971B1 (ko) 표시 장치
KR102469151B1 (ko) 반도체 장치, 전자 기기
US10277181B2 (en) Semiconductor device, display module, and electronic device
JP7152386B2 (ja) 半導体装置
JP2019047405A (ja) 半導体装置、電子部品、および電子機器
CN110383381B (zh) 控制电路、半导体存储器设备、信息处理设备以及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant