JP2017092486A - 電気素子 - Google Patents

Abstract

【課題】例えばフラットケーブルとして用いられる電気素子を簡易な工程で基板に実装できる構造を備えた電子機器、およびその電気素子を提供する。【解決手段】電子機器は、基板２０１と基板２０１に実装される電気素子１０１とを備える。電気素子１０１は、平坦な第１主面Ｓ１と第２主面Ｓ２を有する可変形性の基材１０と、基材１０に形成された導体パターンとを備える。これら導体パターンにより、第１接続部ＣＮ１、第２接続部ＣＮ２、伝送線路部ＣＡ、および電気素子側接合パターンＢ１が構成される。基板２０１には、電気素子の第１接続部が接続される第３接続部ＣＮ３、電気素子の第２接続部ＣＮ２が接続される第４接続部ＣＮ４、電気素子側接合パターンＢ１が接合される基板側接合パターンＢ２を備える。【選択図】図１

Description

本発明は、基板に実装される、平坦な可変形性を有する電気素子に関する発明である。

高周波回路や高周波素子を接続するための高周波伝送線路として、回路基板に形成される伝送線路以外は、一般的に同軸ケーブルが使用されている。近年は、移動体通信端末をはじめとする高周波電子機器の高機能化や小型化に伴って、端末筺体内に同軸ケーブルを収容するためのスペースを十分に確保できない場合がある。そこで、薄い基材シートにて積層化されたストリップライン型伝送線路を備えたフラットケーブルが利用されることがある。このフラットケーブルは、２つのグランド導体間に信号線路導体を挟み込んだ構造を有し、薄板状であるので、同軸ケーブルに比べて幅方向の寸法はやや大きいものの、厚み方向の寸法を小さくできるため、端末筺体に薄い隙間しかない場合に有用である。

しかし、フラットケーブルの両端に設けられる同軸コネクタは、金属薄板に折り曲げ加工を施し、これを樹脂モールドする等、複雑な製造プロセスを必要とするため、小型で高精度のものを作るのが難しく、高価である。また、コネクタをフラットケーブルに搭載するための実装工程も必要となり、コネクタが小型化するほど、高い位置精度が要求され、製造が難しくなる。

そこで、例えば特許文献１に開示されているように、着脱自在のコネクタを用いない構造のフラットケーブルが利用されることがある。

図３０は、特許文献１に示されているフラットケーブル４０の基板７０への実装構造を示す斜視図である。このフラットケーブル４０は、絶縁体５４に、２つのグランド導体間に信号線路導体を挟み込んだ構造のストリップライン型伝送線路が構成されたケーブルである。基板７０にはガイド部材８０が実装される。ガイド部材８０は、フラットケーブル４０の接続部を備えている。フラットケーブル４０の端部の下面には信号端子およびグランド端子が形成されている。フラットケーブルの端部には、上記信号端子およびグランド端子を貫通する貫通孔が形成されていて、それらの内部に導電性接合材ＰＳ１が印刷形成されている。

国際公開第２０１４／００２７５７号

図３０に示されるようなフラットケーブル４０は次のような工程で基板７０に実装される。

（１）先ず、ガイド部材８０を基板７０に表面実装する。

（２）フラットケーブル４０をガイド部材８０に装着する。

（３）導電性接合材ＰＳ１の形成位置に加熱治具を押し当てることにより、導電性接合材ＰＳ１を溶融させ、フラットケーブル４０の信号端子およびグランド端子をガイド部材８０に電気的に接続する。

上記工程では、工数が多く、従来のコネクタ付きフラットケーブルの場合と同様に、フラットケーブルを接続するためだけの工程が必要となる。

それゆえ、本発明の主たる目的は、例えばフラットケーブルとして用いられ、簡易な工程で基板に実装できる構造を備えた電気素子を提供することにある。

（１）本発明の電気素子は、
平坦な第１主面と第２主面を有する可変形性の基材と、前記基材に形成された導体パターンとを備え、
前記導体パターンにより、基板に形成された回路に接続するための第１接続部および第２接続部、前記第１接続部および前記第２接続部に接続される伝送線路部、ならびに、前記第１接続部および前記第２接続部とは異なる位置に配置され、前記基板に形成された導体に接続するための接合パターンが構成され、
前記第１接続部、前記第２接続部および前記接合パターンは、前記基材の第１主面に露出されており、
前記接合パターンは、前記伝送線路部の前記第１接続部近傍または前記第２接続部近傍の少なくとも一方に設けられる、
ことを特徴とする。

この構成により、電気素子をその他の表面実装部品と同様に基板上に一括して表面実装できるので、実装のための工程数を大幅に削減できる。また、コネクタを設ける必要がないので、部品点数を削減できる。さらに、コネクタ分の高さ（厚み）が低減できる。

また、この構成により、接合パターンによるセルフアライメント機能により第１接続部および第２接続部と基板との位置ズレを起こりにくくできる。したがって、第１接続部と基板との接続が安定し、第２接続部と基板との接続が安定する。

（２）上記（１）において、前記接合パターンは、前記第１接続部と前記伝送線路部との境界から前記伝送線路部の延伸方向の長さの１／３までの範囲内、および前記第２接続部と前記伝送線路部との境界から前記伝送線路部の延伸方向の長さの１／３までの範囲内の少なくとも一方に設けられていてもよい。

（３）上記（１）または（２）において、前記基材は、平面視で、前記基材の面方向にカーブしている部分を有していてもよい。

（４）上記（１）から（３）のいずれかにおいて、前記伝送線路部が形成された部分の基材は、前記第１接続部および前記第２接続部が形成された部分の基材よりも幅が狭くてもよい。

（５）上記（１）から（４）のいずれかにおいて、前記伝送線路部の延伸方向における前記接合パターンの長さは、前記延伸方向と直交する方向における前記接合パターンの幅よりも大きくてもよい。

（６）上記（１）から（５）のいずれかにおいて、前記接合パターンは、前記基材の面方向にカーブしている部分を有していてもよい。

（７）上記（１）から（６）のいずれかにおいて、前記接合パターンは複数形成されていてもよい。

（８）上記（７）において、前記基材の面方向において、異なる方向に長手方向を有する複数の前記接合パターンを含んでいてもよい。

（９）上記（１）から（８）のいずれかにおいて、前記伝送線路部は、グランド導体パターンと信号導体パターンとを備えるストリップライン構造、またはマイクロストリップライン構造を有していてもよい。

（１０）上記（９）において、前記接合パターンは、前記グランド導体パターンと導通する導体パターン、または前記グランド導体パターンの一部であってもよい。

（１１）上記（１）から（１０）のいずれかにおいて、両面粘着テープをさらに備え、前記両面粘着テープは、前記伝送線路部の前記接合パターンが形成されていない部分に配置されていてもよい。

本発明によれば、電気素子をその他の表面実装部品と同様に基板上に一括して表面実装できるので、実装のための工程数を大幅に削減できる。また、コネクタやガイド部材を設ける必要がないので、部品点数の削減および低背化ができる。

図１は第１の実施形態に係る電子機器の主要部の分解斜視図である。 図２は第１の実施形態に係る電子機器３０１の主要部の斜視図である。 図３は電気素子１０１が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。 図４は電気素子１０１の実装面側を見た平面図である。 図５は基板２０１への電気素子１０１の実装工程での状態を示す断面図である。 図６は基板２０１へ電気素子１０１を実装した状態を示す断面図である。 図７は第２の実施形態に係る電気素子１０２Ａの平面図である。 図８は第２の実施形態に係る別の電気素子１０２Ｂの平面図である。 図９は第３の実施形態に係る電子機器３０３の主要部の断面図である。 図１０（Ａ）は、第４の実施形態に係る電気素子１０４Ａの斜視図、図１０（Ｂ）は、第４の実施形態に係る別の電気素子１０４Ｂの斜視図である。 図１１は電気素子１０４Ａが備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。 図１２（Ａ）は、第５の実施形態に係る電気素子１０５Ａの斜視図、図１２（Ｂ）は、第５の実施形態に係る別の電気素子１０５Ｂの斜視図である。 図１３は第６の実施形態に係る電子機器の主要部の分解斜視図である。 図１４は第６の実施形態に係る電子機器３０６の主要部の斜視図である。 図１５（Ａ）は第７の実施形態に係る電気素子１０７の斜視図であり、図１５（Ｂ）は電気素子１０７の断面図である。 図１６は電気素子１０７が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。 図１７は基板２０１へ電気素子１０７を実装した状態を示す断面図である。 図１８は第７の実施形態に係る電子機器３０７の一部の簡易的な回路図である。 図１９は第８の実施形態に係る電気素子が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。 図２０は第９の実施形態に係る電子機器の主要部の斜視図である。 図２１は第９の実施形態に係る電気素子１０９の第２接続部ＣＮ２付近の断面図である。 図２２は電気素子１０９の第２接続部ＣＮ２付近の分解斜視図である。 図２３は、基板２１０Ａへ電気素子１１０Ａを実装した状態の第２接続部ＣＮ２付近の様子を示す断面図である。 図２４（Ａ）は、基板２１０Ｂへ電気素子１１０Ｂを実装した状態の第２接続部ＣＮ２付近の様子を示す断面図であり、図２４（Ｂ）は図２４（Ａ）において、電気素子１１０Ｂの実装する前の基板２１０Ｂの状態を示す断面図である。 図２５は第１１の実施形態に係る電気素子１１１が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。 図２６（Ａ）は第１１の実施形態に係る電気素子１１１の断面図である。図２６（Ｂ）は電気素子１１１の基板２０１への実装工程での状態を示す概略断面図である。図２６（Ｃ）は参考例の電気素子１１１Ｃの基板２０１への実装工程での状態を示す概略断面図である。 図２７は、第１２の実施形態に係る電気素子用トレイの構成を示す図であり、複数の電気素子１１２の収納時および搬送時の状態を示す斜視図である。 図２８は、トレイ５００の一部、電気素子１１２および先端治具４００の構成を示す斜視図である。 図２９は基板２０１への電気素子１１２の実装工程での状態を示す断面図である。 図３０は、特許文献１に示されているフラットケーブル４０の基板７０への実装構造を示す斜視図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点について説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１は第１の実施形態に係る電子機器の主要部の分解斜視図であり、図２は電子機器の主要部の斜視図である。

図２に示すように、本実施形態の電子機器３０１は、基板２０１と、この基板２０１に実装された電気素子１０１とを備える。基板２０１には電気素子１０１以外の素子も実装されるが、図１、図２では現れていない。

図１、図２に示す電気素子１０１は、平坦な第１主面Ｓ１と第２主面Ｓ２を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。可変形性の基材１０は、外力により弾性変形または塑性変形する可撓性の基材である。基材１０は例えば液晶ポリマーシートの積層体である。各種導体パターンは液晶ポリマーシートに貼付された銅箔がパターンニングされたものである。

電気素子１０１は、基板２０１に形成された回路に接続するための第１接続部ＣＮ１および第２接続部ＣＮ２、第１接続部ＣＮ１および第２接続部ＣＮ２に接続される伝送線路部ＣＡ、ならびに、第１接続部ＣＮ１および第２接続部ＣＮ２とは異なる位置に配置された（露出された）電気素子側接合パターンＢ１を備える。

第１接続部ＣＮ１、第２接続部ＣＮ２および電気素子側接合パターンＢ１は、基材１０の第１主面Ｓ１に露出されている。

第１接続部ＣＮ１は下部グランド導体パターン２２Ｅ１および信号導体パターン３１で構成される。また、第２接続部ＣＮ２は下部グランド導体パターン２２Ｅ２および信号導体パターン３２で構成される。

基板２０１は、電気素子１０１の第１接続部ＣＮ１が接続される第３接続部ＣＮ３、電気素子の第２接続部ＣＮ２が接続される第４接続部ＣＮ４、電気素子１０１の接合パターンＢ１が接合される基板側接合パターンＢ２を備える。

第３接続部ＣＮ３はグランド導体パターン５１および信号導体パターン６１で構成される。また、第４接続部ＣＮ４はグランド導体パターン５２および信号導体パターン６２で構成される。

第１接続部ＣＮ１の下部グランド導体パターン２２Ｅ１および信号導体パターン３１は、第３接続部ＣＮ３のグランド導体パターン５１および信号導体パターン６１にそれぞれはんだ付けされ、第２接続部ＣＮ２の下部グランド導体パターン２２Ｅ２および信号導体パターン３２は、第４接続部ＣＮ４のグランド導体パターン５２および信号導体パターン６２にそれぞれはんだ付けされる。

電気素子１０１の伝送線路部ＣＡは、第１接続部ＣＮ１および第２接続部ＣＮ２よりも幅が狭く、電気素子側接合パターンＢ１は伝送線路部ＣＡに設けられている。このことにより、電気素子１０１と基板２０１との電気的接続を容易に行うことができ、且つ伝送線路部ＣＡを限られた範囲に通すことができ、伝送線路部ＣＡ付近の空間を有効利用できる。

電気素子側接合パターンＢ１および基板側接合パターンＢ２はそれぞれ複数形成されている。このことにより、伝送線路部ＣＡの幅が狭く、第１接続部ＣＮ１と第２接続部ＣＮ２との間（第３接続部ＣＮ３と第４接続部ＣＮ４との間）が長い形状であっても、すなわち変形しやすい形状であっても、電気素子１０１の形状を一定に保ったまま、基板２０１に対して電気素子１０１を高精度に実装できる。

図３は電気素子１０１が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。図４は電気素子１０１の実装面側を見た平面図である。

絶縁体層１１，１２，１３には上部グランド導体パターン２１、信号導体パターン３０、下部グランド導体パターン２２がそれぞれ形成されている。上部グランド導体パターン２１には、複数の導体非形成部（導体開口）ＣＷが形成されている。すなわち、上部グランド導体パターン２１は梯子状またはメッシュ状に形成されている。上部グランド導体パターン２１の第１端部は第１接続部用の上部グランド導体パターン２１Ｅ１として形成されている。同様に、上部グランド導体パターン２１の第２端部は第２接続部用の上部グランド導体パターン２１Ｅ２として形成されている。下部グランド導体パターン２２の第１端部は第１接続部用の下部グランド導体パターン２２Ｅ１として形成されている。同様に、下部グランド導体パターン２２の第２端部は第２接続部用の下部グランド導体パターン２２Ｅ２として形成されている。上部グランド導体パターン２１，２１Ｅ１，２１Ｅ２と下部グランド導体パターン２２，２２Ｅ１，２２Ｅ２とは複数の層間接続導体ＶＧを介して接続される。

絶縁体層１３には、第１接続部用および第２接続部用の信号導体パターン３１，３２が形成されている。これら信号導体パターン３１，３２は層間接続導体ＶＳを介して信号導体パターン３０の両端に接続される。

保護膜９には、開口Ｈａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅ，Ｈｆ，Ｈｇ，Ｈｈおよび複数の開口Ｈ１が形成されている。開口Ｈｂ，Ｈｃ，Ｈｄは絶縁体層１３に形成されている下部グランド導体パターン２２Ｅ１を部分的に露出させ、開口Ｈａは絶縁体層１３に形成されている信号導体パターン３１を露出させる。同様に、開口Ｈｆ，Ｈｇ，Ｈｈは絶縁体層１３に形成されている下部グランド導体パターン２２Ｅ２を部分的に露出させ、開口Ｈｅは絶縁体層１３に形成されている信号導体パターン３２を露出させる。

複数の開口Ｈ１は絶縁体層１３に形成されている下部グランド導体パターン２２を部分的に露出する。これら露出部が電気素子側接合パターンＢ１である。この構造により、電気素子側接合パターン専用の導体パターンを設ける必要がなく、電気素子１０１は薄型化できる。

図５は基板２０１への電気素子１０１の実装工程での状態を示す断面図である。図６は基板２０１へ電気素子１０１を実装した状態を示す断面図である。

基板２０１に形成されている、グランド導体パターン５１，５２、信号導体パターン６１，６２、および基板側接合パターンＢ２の表面にはそれぞれはんだが塗布されている。

電気素子１０１は、平坦な可変形性を有する電気素子であるが、真空吸着チャックに先端治具４００を取り付ける。この先端治具４００は電気素子１０１の第２主面全体を覆う大きさの吸着面を備える。複数の電気素子１０１は予めパレットに収納されている。先端治具４００が取り付けられた真空吸着チャックはパレットから電気素子１０１をピックアップし、基板２０１の所定位置へ載置する。その後、基板２０１をリフロー炉を通過させることで、他の素子と共に一括リフローはんだ法によりはんだ付けされる。すなわち、電気素子１０１は他の素子と同様に、表面実装部品として実装される。

上記はんだ付け時に、保護膜９に形成された開口（窪み）にはんだが収まるようにセルフアライメント作用が発生する。このことにより、電気素子１０１は基板２０１に対して高精度に実装される。

また、電気素子側接合パターンＢ１および基板側接合パターンＢ２が等間隔で設けられていると、第１接続部ＣＮ１と第２接続部ＣＮ２との間（第３接続部ＣＮ３と第４接続部ＣＮ４との間）が長くても、リフローはんだ法による一括接合時に基板に対する電気素子の異常な移動を抑制できる。

上記はんだ付けにより、基板２０１に形成されている第３接続部ＣＮ３のグランド導体パターン５１および信号導体パターン６１に第１接続部ＣＮ１の下部グランド導体パターン２２Ｅ１および信号導体パターン３１がそれぞれ接続される。同様に、第４接続部ＣＮ４のグランド導体パターン５２および信号導体パターン６２に第２接続部ＣＮ２の下部グランド導体パターン２２Ｅ２および信号導体パターン３２がそれぞれ接続される。また、基板側接合パターンＢ２に電気素子側接合パターンＢ１が接合される。

基板側接合パターンＢ２はグランド電極であり、電気素子１０１の伝送線路部ＣＡのグランド導体パターンは基板側接合パターンＢ２に電気的にも導通される。このことにより、電気素子１０１の伝送線路のグランド電位が安定化される。

《第２の実施形態》
第２の実施形態では、端部の２つの接続部が長尺状部の両端にはない形状の電気素子の例、および３つ以上の接続部を備える電気素子の例について示す。

図７は第２の実施形態に係る電気素子１０２Ａの平面図である。電気素子１０２Ａは、基板に形成された回路に接続するための第１接続部ＣＮ１および第２接続部ＣＮ２を備える。また、電気素子１０２Ａは、第１接続部ＣＮ１と第２接続部ＣＮ２に接続される伝送線路部ＣＡ１，ＣＡ２，ＣＡ３を備える。さらに、電気素子１０２Ａは、第１接続部ＣＮ１と第２接続部ＣＮ２との間に配置された電気素子側接合パターンＢ１ａ，Ｂ１ｂ，Ｂ１ｃを備える。

電気素子１０２Ａの平面形状は第１の実施形態で示した電気素子１０１と異なるが、電気素子１０２Ａの基本的な構成は電気素子１０１と同様である。このように、２つの接続部が長尺状部の両端にはない形状の電気素子についても本発明は適用できる。

図８は第２の実施形態に係る別の電気素子１０２Ｂの平面図である。電気素子１０２Ｂは、基板に形成された回路に接続するための第１接続部ＣＮ１、第２接続部ＣＮ２および第３接続部ＣＮ３を備える。また、電気素子１０２Ｂは、第１接続部ＣＮ１と第３接続部ＣＮ３に接続される伝送線路部ＣＡ１、および第２接続部ＣＮ２と第３接続部ＣＮ３に接続される伝送線路部ＣＡ２を備える。さらに、電気素子１０２Ｂは、第１接続部ＣＮ１と第３接続部ＣＮ３との間に配置された電気素子側接合パターンＢ１ａ、および第２接続部ＣＮ２と第３接続部ＣＮ３との間に配置された電気素子側接合パターンＢ１ｂを備える。

電気素子１０２Ｂは３つの接続部を備えている点で、第１の実施形態で示した電気素子１０１と異なるが、電気素子１０２Ｂの基本的な構成は電気素子１０１と同様である。このように、３つ以上の接続部を備える電気素子についても本発明は適用できる。

《第３の実施形態》
図９は第３の実施形態に係る電子機器３０３の主要部の断面図である。本実施形態の電子機器３０３は、基板２０３と、この基板２０３に実装された電気素子１０３とを備える。図９に示す電気素子１０３は、それぞれ部分的に平坦な第１主面Ｓ１と第２主面Ｓ２を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。

電気素子１０３の基本的構成は第１の実施形態で示した電気素子１０１と同じであるが、実装前に伝送線路部がクランク形状にフォーミングされたものである。基板２０３は段差部を備えている。

電気素子１０３は塑性変形性を有し、金型で容易にフォーミングでき、単体で所定形状を維持できる。したがって、この電気素子１０３をピックアップする場合、電気素子１０３の形状に合う真空吸着チャックの先端治具を用いる。または、電気素子１０３の主要な平坦部を吸着する。

《第４の実施形態》
第４の実施形態では、複数の信号導体パターンを備える電気素子の例を示す。

図１０（Ａ）は、第４の実施形態に係る電気素子１０４Ａの斜視図、図１０（Ｂ）は、第４の実施形態に係る別の電気素子１０４Ｂの斜視図である。先ず、主に図１０（Ａ）の構成について述べる。

図１０（Ａ）に示す電気素子１０４Ａは、平坦な第１主面Ｓ１と第２主面Ｓ２を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。可変形性の基材１０は、外力により弾性変形または塑性変形する可撓性の基材である。基材１０は例えば液晶ポリマーシートの積層体である。各種導体パターンは液晶ポリマーシートに貼付された銅箔がパターンニングされたものである。

電気素子１０４Ａは、基板に形成された回路に接続するための第１接続部ＣＮ１および第２接続部ＣＮ２、第１接続部ＣＮ１および第２接続部ＣＮ２に接続される伝送線路部ＣＡ、ならびに、第１接続部ＣＮ１および第２接続部ＣＮ２とは異なる位置に配置された（露出された）複数の電気素子側接合パターンＢ１を備える。

第１接続部ＣＮ１、第２接続部ＣＮ２および電気素子側接合パターンＢ１は、基材１０の第１主面Ｓ１に露出されている（第１の実施形態で図１に示した視点とは逆に、電気素子１０４Ａの実装面を上面にして描いている。）。

第１接続部ＣＮ１は下部グランド導体パターン２２Ｅ１、第１信号導体パターン３１Ａおよび第２信号導体パターン３１Ｂで構成される。また、第２接続部ＣＮ２は下部グランド導体パターン２２Ｅ２、第１信号導体パターン３２Ａおよび第２信号導体パターン３２Ｂで構成される。

図１１は電気素子１０４Ａが備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。

絶縁体層１１には上部グランド導体パターン２１が形成されている。絶縁体層１２には、第２信号導体パターン３０Ｂおよび複数の層間接続導体ＶＧが形成されている。絶縁体層１３には、中間グランド導体パターン２３，２３Ｅ１，２３Ｅ２および複数の層間接続導体ＶＧ，ＶＳＢが形成されている。絶縁体層１４には、第１信号導体パターン３０Ａ、グランド導体パターン２４Ｅ１，２４Ｅ２および複数の層間接続導体ＶＧ，ＶＳＢが形成されている。絶縁体層１５には、下部グランド導体パターン２２および複数の層間接続導体ＶＧ，ＶＳＡ，ＶＳＢが形成されている。

上部グランド導体パターン２１には、複数の導体非形成部（導体開口）ＣＷが形成されている。すなわち、上部グランド導体パターン２１は梯子状またはメッシュ状に形成されている。上部グランド導体パターン２１の第１端部は第１接続部用の上部グランド導体パターン２１Ｅ１として形成されている。同様に、上部グランド導体パターン２１の第２端部は第２接続部用の上部グランド導体パターン２１Ｅ２として形成されている。中間グランド導体パターン２３の第１端部は第１接続部用の中間グランド導体パターン２３Ｅ１として形成されている。同様に、中間グランド導体パターン２３の第２端部は第２接続部用の中間グランド導体パターン２３Ｅ２として形成されている。下部グランド導体パターン２２の第１端部は第１接続部用の下部グランド導体パターン２２Ｅ１として形成されている。同様に、下部グランド導体パターン２２の第２端部は第２接続部用の下部グランド導体パターン２２Ｅ２として形成されている。

上部グランド導体パターン２１，２１Ｅ１，２１Ｅ２と中間グランド導体パターン２３，２３Ｅ１，２３Ｅ２とは複数の層間接続導体ＶＧを介して接続される。中間グランド導体パターン２３，２３Ｅ１，２３Ｅ２と下部グランド導体パターン２２，２２Ｅ１，２２Ｅ２とは複数の層間接続導体ＶＧを介して接続される。

上記第１信号導体パターン３０Ａ、下部グランド導体パターン２２、および中間グランド導体パターン２３によって第１信号線路が構成される。また、第２信号導体パターン３０Ｂ、上記上部グランド導体パターン２１、および中間グランド導体パターン２３によって第２信号線路が構成される。

第１信号導体パターン３０Ａの第１端は層間接続導体ＶＳＡを介して第１信号導体パターン３１Ａに接続される。同様に、第１信号導体パターン３０Ａの第２端は層間接続導体ＶＳＡを介して第１信号導体パターン３２Ａに接続される。

第２信号導体パターン３０Ｂの第１端は複数の層間接続導体ＶＳＢを介して第２信号導体パターン３１Ｂに接続される。同様に第２信号導体パターン３０Ｂの第２端は複数の層間接続導体ＶＳＢを介して第２信号導体パターン３２Ｂに接続される。

保護膜９には、開口Ｈ１１Ａ，Ｈ１１Ｂ，Ｈ１２Ａ，Ｈ１２Ｂ，複数の開口Ｈ２４および複数の開口Ｈ１が形成されている。開口Ｈ２４は絶縁体層１５に形成されている下部グランド導体パターン２２Ｅ１，２２Ｅ２を部分的に露出させ、開口Ｈ１１Ａ，Ｈ１２Ａは絶縁体層１５に形成されている第１信号導体パターン３１Ａ，３２Ａを露出させる。同様に、開口Ｈ１１Ｂ，Ｈ１２Ｂは絶縁体層１５に形成されている第２信号導体パターン３１Ｂ，３２Ｂを露出させる。第１信号導体パターン３１Ａ，３２Ａは第１信号導体パターン３０Ａの信号端子、第２信号導体パターン３１Ｂ，３２Ｂは第２信号導体パターン３０Ｂの信号端子として用いられる。複数の開口Ｈ２４から露出する下部グランド導体パターン２２Ｅ１，２２Ｅ２はそれぞれグランド端子として用いられる。複数の開口Ｈ１は絶縁体層１５に形成されている下部グランド導体パターン２２を部分的に露出する。これら露出部が電気素子側接合パターンＢ１である。

上記構造により、電気素子１０４Ａは、第１信号線路と第２信号線路を備えるフラットケーブルとして用いることができる。

図１０（Ａ）および図１１に示したように、第１信号導体パターン３１Ａと第２信号導体パターン３１Ｂとの間に下部グランド導体パターン２２Ｅ１が形成されていて、第１信号導体パターン３２Ａと第２信号導体パターン３２Ｂとの間にそれぞれ下部グランド導体パターン２２Ｅ２が形成されている。また、第１信号導体パターン３０Ａの信号端子（第１信号導体パターン３１Ａ，３２Ａ）および第２信号導体パターン３０Ｂの信号端子（第２信号導体パターン３１Ｂ，３２Ｂ）に近接してグランド端子（開口Ｈ２４の露出部）が配置されている。これにより、第１信号線路と第２信号線路とのクロストークを抑制できる。

なお、一般に、伝送信号の周波数が高いほど、伝送損失は大きくなるので、上記第１信号線路に周波数の高い信号を通過させ、第２信号線路に周波数の低い信号が通過するように、この２つの信号線路を割り当てることが好ましい。このことにより、配線の長い第２信号線路で発生する伝送ロスが特性に大きな影響を及ぼすことを抑制できる。

図１０（Ｂ）に示す電気素子１０４Ｂは、伝送線路部ＣＡに対する第１接続部ＣＮ１および第２接続部ＣＮ２の位置関係が上記電気素子１０４Ａとは異なる。電気素子１０４Ｂでは、伝送線路部ＣＡの延伸方向の中心線を軸として線対称の関係で第１接続部ＣＮ１および第２接続部ＣＮ２が設けられている。

図１０（Ｂ）に示す電気素子１０４Ｂでは、幅広の接続部ＣＮ１，ＣＮ２および幅狭の伝送線路部ＣＡの第１側面を３辺とする平面空間ＯＰ１が構成される。同様に、幅広の接続部ＣＮ１，ＣＮ２および幅狭の伝送線路部ＣＡの第２側面を３辺とする平面空間ＯＰ２が構成される。これに対し、図１０（Ａ）に示す電気素子１０４Ａでは、接続部ＣＮ１，ＣＮ２は、伝送線路部ＣＡに対し伝送線路部ＣＡの延伸方向の中心軸に直交する方向にオフセットし、第１接続部ＣＮ１と第２接続部ＣＮ２のオフセット方向は上記中心軸を基準にして逆方向である。これにより、幅広の接続部ＣＮ１および幅狭の伝送線路部ＣＡの第１側面を２辺とする平面空間ＯＰ１が構成される。同様に、幅広の接続部ＣＮ２および幅狭の伝送線路部ＣＡの第２側面を２辺とする平面空間ＯＰ２が構成される。図１０（Ａ）に示す電気素子１０４Ａによれば、電気素子１０４Ｂと比較して空きスペースを大きく確保できるので、周辺部材の配置の自由度を高められる。

《第５の実施形態》
図１２（Ａ）は、第５の実施形態に係る電気素子１０５Ａの斜視図、図１２（Ｂ）は、第５の実施形態に係る別の電気素子１０５Ｂの斜視図である。先ず、主に図１２（Ａ）の構成について述べる。

本実施形態の電気素子１０５Ａは、第４の実施形態で図１０（Ｂ）に示した電気素子１０４Ｂとは、電気素子側接合パターンＢ１のパターンが異なる。伝送線路部ＣＡの中央部には、電気素子側接合パターンＢ１は形成されていない。本実施形態では、電気素子側接合パターンＢ１は、伝送線路部ＣＡの第１接続部ＣＮ１近傍および第２接続部ＣＮ２近傍にそれぞれ設けられている。

電気素子１０５Ａでは、電気素子側接合パターンＢ１が、伝送線路部ＣＡの第１接続部ＣＮ１近傍および第２接続部ＣＮ２近傍に設けられ、それぞれ基板側接合パターンに接合される。言い換えると、電気素子１０５Ａでは、電気素子側接合パターンＢ１は、電気素子１０５の長さ方向の中央部よりも、第１接続部ＣＮ１近傍および第２接続部ＣＮ２側に偏って配置されている。これにより、電気素子側接合パターンＢ１によるセルフアライメント機能により第１接続部ＣＮ１および第２接続部ＣＮ２と基板との位置ズレを起こりにくくできる。したがって、第１接続部ＣＮ１の下部グランド導体パターン２２Ｅ１、第１信号導体パターン３１Ａおよび第２信号導体パターン３１Ｂと、基板に形成される第３接続部のグランド導体パターンおよび信号導体パターンとの間の接続が安定する。同様に、第２接続部ＣＮ２の下部グランド導体パターン２２Ｅ２、第１信号導体パターン３２Ａおよび第２信号導体パターン３２Ｂと、基板に形成される第４接続部のグランド導体パターンおよび信号導体パターンとの間の接続が安定する。

また、電気素子側接合パターンＢ１を第１接続部ＣＮ１近傍および第２接続部ＣＮ２近くに配置することで、電気素子１０５Ａの基板への実装後に、振動等による応力が集中しやすい第１接続部ＣＮ１と伝送線路部ＣＡとの境界や、第２接続部ＣＮ２と伝送線路部ＣＡとの境界の変形が抑制される。したがって、第１接続部ＣＮ１の下部グランド導体パターン２２Ｅ１、第１信号導体パターン３１Ａ、第２信号導体パターン３１Ｂと、基板に形成される第３接続部のグランド導体パターンおよび信号導体パターンとの間の接続が安定する。同様に、第２接続部ＣＮ２の下部グランド導体パターン２２Ｅ２、第１信号導体パターン３２Ａおよび第２信号導体パターン３２Ｂと、基板に形成される第４接続部のグランド導体パターンおよび信号導体パターンとの間の接続が安定する。

なお、電気素子１０５Ａでは、電気素子側接合パターンＢ１が、伝送線路部ＣＡの第１接続部ＣＮ１近傍および第２接続部ＣＮ２近傍にそれぞれ設けられる構成例を示したが、これに限定されるものではない。電気素子側接合パターンＢ１は、伝送線路部ＣＡの第１接続部ＣＮ１近傍のみに設けられていてもよいし、伝送線路部ＣＡの第２接続部ＣＮ２近傍のみに設けられていてもよい。また、限られた数の基板側接合パターンＢ２で最良の効果を得ようとする場合には、電気素子側接合パターンＢ１は、第１接続部ＣＮ１および第２接続部ＣＮ２の一方または両方の近傍に設けられることが好ましい。

図１２（Ｂ）に示す電気素子１０５Ｂは、伝送線路部ＣＡに対する第１接続部ＣＮ１および第２接続部ＣＮ２の位置関係が上記電気素子１０５Ａとは異なる。図１２（Ｂ）に示す電気素子１０５Ｂでは、接続部ＣＮ１，ＣＮ２は、伝送線路部ＣＡに対し伝送線路部ＣＡの延伸方向の中心軸に直交する方向にずれた位置に形成され、第１接続部ＣＮ１と第２接続部ＣＮ２のずれた方向は上記中心軸を基準にして同方向である。すなわち、電気素子１０５Ｂの平面形状はコの字状（Ｃ字状）である。

また、電気素子１０５Ｂの電気素子側接合パターンＢ１は、伝送線路部ＣＡの延伸方向に沿って設けられ、且つ、伝送線路部ＣＡの第１接続部ＣＮ１近傍および第２接続部ＣＮ２近傍に設けられている。

電気素子１０５Ｂの平面形状は電気素子１０５Ａと異なるが、電気素子１０５Ｂの基本的な構成は電気素子１０５Ａと同様である。このように、２つの接続部が長尺状部の両端にはない形状の電気素子についても本発明は適用できる。

なお、本発明における「伝送線路部の第１接続部近傍」「伝送線路部の第２接続部近傍」とは、伝送線路部ＣＡにおける第１接続部ＣＮ１および第２接続部ＣＮ２の極近傍のみを言うものではない。例えば、第１接続部ＣＮ１と伝送線路部ＣＡとの境界から、伝送線路部ＣＡの延伸方向の長さの１／３までの範囲を「伝送線路部の第１接続部近傍」といい、第２接続部ＣＮ２と伝送線路部ＣＡとの境界から、伝送線路部ＣＡの延伸方向の長さ１／３までの範囲を「伝送線路部の第２接続部近傍」という。

《第６の実施形態》
第６の実施形態では、伝送線路部に両面粘着テープを備える電気素子およびその電気素子を備える電子機器の例について示す。図１３は第６の実施形態に係る電子機器の主要部の分解斜視図であり、図１４は第６の実施形態に係る電子機器３０６の主要部の斜視図である。

図１４に示すように、本実施形態の電子機器３０６は、基板２０６と、この基板２０６に実装された電気素子１０６および回路素子９３とを備える。

本実施形態の電気素子１０６は、両面粘着テープＴ１をさらに備える点で、第５の実施形態で図１２（Ａ）に示した電気素子１０５Ａと異なる。両面粘着テープＴ１は、伝送線路部ＣＡの中央部に貼付されている。言い換えると、両面粘着テープＴ１は、伝送線路部ＣＡの電気素子側接合パターンＢ１が形成されていない部分に配置されている。

基板２０６は、第３接続部ＣＮ３、第４接続部ＣＮ４、基板側接合パターンＢ２、回路素子９３、回路素子９３が接続される基板側配線パターンＢ３を備える。基板側配線パターンＢ３は、縦方向（伝送線路部ＣＡの延伸方向とは直交する方向）に延びる導体パターンである。回路素子９３の端子はこの基板側配線パターンＢ３にはんだ付けされ、電気的に接続される。

第３接続部ＣＮ３は複数のグランド導体パターン５１および信号導体パターン６１Ａ，６１Ｂで構成される。また、第４接続部ＣＮ４は複数のグランド導体パターン５２および信号導体パターン６２Ａ，６２Ｂで構成される。

第１接続部ＣＮ１の複数の下部グランド導体パターン２２Ｅ１、第１信号導体パターン３１Ａおよび第２信号導体パターン３１Ｂは、第３接続部ＣＮ３の複数のグランド導体パターン５１および信号導体パターン６１Ａ，６１Ｂにそれぞれはんだ付けされ、第２接続部ＣＮ２の複数の下部グランド導体パターン２２Ｅ２、第１信号導体パターン３２Ａおよび第２信号導体パターン３２Ｂは、第４接続部ＣＮ４の複数のグランド導体パターン５２および信号導体パターン６２Ａ，６２Ｂにそれぞれはんだ付けされる。

本実施形態では、伝送線路部ＣＡの中央部は、両面粘着テープＴ１によって基板２０６上に接続される。これにより、基板２０６側に基板側接合パターンＢ２を形成するスペースがない等の事情がある場合、すなわち本実施形態では基板側配線パターンＢ３の存在により、基板側接合パターンＢ２が配置できない場合であっても、両面粘着テープＴ１により伝送線路部ＣＡを基板２０６に接合できるため、伝送線路部ＣＡの位置ずれを防止でき、電気素子１０６の形状を一定に保つことができる。

なお、本実施形態では、一つの両面粘着テープＴ１を伝送線路部ＣＡの中央部に配置した例を示したが、これに限定されるものではない。電気素子は、複数の両面粘着テープＴ１を備えていてもよいし、伝送線路部ＣＡの中央部以外に両面粘着テープＴ１が配置されていてもよい。

《第７の実施形態》
第７の実施形態では、チップ部品を備える電気素子およびその電気素子を備える電子機器の例について示す。図１５（Ａ）は第７の実施形態に係る電気素子１０７の斜視図であり、図１５（Ｂ）は電気素子１０７の断面図である。

電気素子１０７は、平坦な第１主面Ｓ１と第２主面Ｓ２を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。可変形性の基材１０は、外力により弾性変形または塑性変形する可撓性の基材である。基材１０は例えば液晶ポリマーシートの積層体である。各種導体パターンは例えば液晶ポリマーシートに貼付された銅箔がパターンニングされたものである。

電気素子１０７は、実装先の基板に形成された回路に接続するための第１接続部ＣＮ１、第２接続部ＣＮ２および第５接続部ＣＮ５を備える。また、電気素子１０７は、第１接続部ＣＮ１および第５接続部ＣＮ５に接続される伝送線路部ＣＡ１、ならびに、第２接続部ＣＮ２および第５接続部ＣＮ５に接続される伝送線路部ＣＡ２を備える。伝送線路部ＣＡ１，ＣＡ２には、電気素子側接合パターンＢ１を備える。

第１接続部ＣＮ１、第２接続部ＣＮ２および電気素子側接合パターンＢ１は、基材１０の第１主面Ｓ１に露出されている。

第１接続部ＣＮ１は下部グランド導体パターン２２Ｅ１および信号導体パターン３１で構成される。また、第２接続部ＣＮ２は下部グランド導体パターン２２Ｅ２および信号導体パターン３２で構成される。

第５接続部ＣＮ５には、キャビティＣＶが形成されていて、このキャビティＣＶ内にチップ部品９０が設けられている。チップ部品９０は、第１端子９１および第２端子９２を有し、第１端子９１は信号導体パターン３０の所定位置に接続されている。第２端子９２は露出されている。このチップ部品９０の第２端子は下部グランド導体パターン２２Ｅ１，２２Ｅ２、信号導体パターン３１，３２および電気素子側接合パターンＢ１と実質的に同じ高さにある。

図１６は電気素子１０７が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。

絶縁体層１１，１２，１３には上部グランド導体パターン２１、信号導体パターン３０、下部グランド導体パターン２２がそれぞれ形成されている。上部グランド導体パターン２１の第１端部は第１接続部用の上部グランド導体パターン２１Ｅ１として形成されている。同様に、上部グランド導体パターン２１の第２端部は第２接続部用の上部グランド導体パターン２１Ｅ２として形成されている。下部グランド導体パターン２２の第１端部は第１接続部用の下部グランド導体パターン２２Ｅ１として形成されている。同様に、下部グランド導体パターン２２の第２端部は第２接続部用の下部グランド導体パターン２２Ｅ２として形成されている。上部グランド導体パターン２１，２１Ｅ１，２１Ｅ２と下部グランド導体パターン２２，２２Ｅ１，２２Ｅ２とは複数の層間接続導体ＶＧを介して接続される。

絶縁体層１３には、第１接続部用および第２接続部用の信号導体パターン３１，３２が形成されている。これら信号導体パターン３１，３２は層間接続導体ＶＳを介して信号導体パターン３０の両端に接続される。

保護膜９には、開口Ｈａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅ，Ｈｆ，Ｈｇ，Ｈｈおよび複数の開口Ｈ１が形成されている。開口Ｈｂ，Ｈｃ，Ｈｄは絶縁体層１３に形成されている下部グランド導体パターン２２Ｅ１を部分的に露出させ、開口Ｈａは絶縁体層１３に形成されている信号導体パターン３１を露出させる。同様に、開口Ｈｆ，Ｈｇ，Ｈｈは絶縁体層１３に形成されている下部グランド導体パターン２２Ｅ２を部分的に露出させ、開口Ｈｅは絶縁体層１３に形成されている信号導体パターン３２を露出させる。

複数の開口Ｈ１は絶縁体層１３に形成されている下部グランド導体パターン２２を部分的に露出する。これら露出部が電気素子側接合パターンＢ１である。

絶縁体層１３にはキャビティＣＶ（絶縁体層１３の状態では貫通孔）が形成されている。このキャビティＣＶに入れられるチップ部品９０（図１５（Ａ）（Ｂ）に示したチップ部品９０）の第１端子９１は信号導体パターン３０に電気的に接続される。

図１７は、電気素子１０７が基板２０１に実装されて構成される電子機器３０７の断面図である。基板２０１は、電気素子１０７の第１接続部ＣＮ１が接続される第３接続部ＣＮ３、電気素子の第２接続部ＣＮ２が接続される第４接続部ＣＮ４、電気素子１０７の接合パターンＢ１が接合される基板側接合パターンＢ２、第５接続部５３を備える。

第３接続部ＣＮ３はグランド導体パターン５１および信号導体パターン６１で構成される。また、第４接続部ＣＮ４はグランド導体パターン５２および信号導体パターン６２で構成される。グランド導体パターン５１，５２および信号導体パターン６１，６２は端子として用いられるパッド状導体パターンとして形成されていてもよい。

第１接続部ＣＮ１の下部グランド導体パターン２２Ｅ１および信号導体パターン３１は、第３接続部ＣＮ３のグランド導体パターン５１および信号導体パターン６１にそれぞれはんだ付けされ、第２接続部ＣＮ２の下部グランド導体パターン２２Ｅ２および信号導体パターン３２は、第４接続部ＣＮ４のグランド導体パターン５２および信号導体パターン６２にそれぞれはんだ付けされる。チップ部品９０の第２端子９２は基板２０１側の第５接続部５３にはんだ付けされる。本実施形態において第５接続部５３はグランド導体パターンである。

図１８は本実施形態の電子機器３０７の一部の簡易的な回路図である。図１８において、伝送線路Ｌ１は第１接続部ＣＮ１および第３接続部ＣＮ３から第５接続部５３までの部分に相当する。伝送線路Ｌ２は第２接続部ＣＮ２および第４接続部ＣＮ４から第５接続部５３までの部分に相当する。キャパシタＣはチップ部品９０に相当する。

本実施形態によれば、伝送線路の所定位置に回路素子がシャントに接続された回路を容易に構成できる。

《第８の実施形態》
第８の実施形態では、各絶縁体層に形成される各種導体パターンのうち、特に接続部の導体パターンに特徴を有する電気素子の例を示す。

図１９は第８の実施形態に係る電気素子が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。第４の実施形態で図１１に示した電気素子とは特に接続部の導体パターンが異なる。

本実施形態では、第１信号導体パターン３０Ａに繋がる層間接続導体ＶＳＡと周囲の下部グランド導体パターン２２Ｅ１との間隔よりも、第２信号導体パターン３０Ｂに繋がる層間接続導体ＶＳＢと周囲の下部グランド導体パターン２２Ｅ１との間隔が狭い。

なお、本実施形態では、上部グランド導体パターン２１には、図１１に示した複数の導体非形成部（導体開口）ＣＷは形成されていない。

層間接続導体ＶＳＢは層間接続導体ＶＳＡに比べて積層方向に長いので、層間接続導体ＶＳＢは層間接続導体ＶＳＡに比べてインダクタンス成分が大きい。一方、層間接続導体ＶＳＢと、下部グランド導体パターン２２Ｅ１、グランド導体パターン２４Ｅ１、中間グランド導体パターン２３Ｅ１との間に生じるキャパシタンス成分は、層間接続導体ＶＳＡと、下部グランド導体パターン２２Ｅ１、グランド導体パターン２４Ｅ１との間に生じるキャパシタンス成分より大きい。そのため、第１信号導体パターン３０Ａを含む伝送線路の接続部におけるインピーダンスと第２信号導体パターン３０Ｂを含む伝送線路の接続部におけるインピーダンスとを、揃えることができる。

《第９の実施形態》
第９の実施形態では、第８の実施形態と同様に、各絶縁体層に形成される各種導体パターンのうち、特に接続部の導体パターンに特徴を有する電気素子の例を示す。

図２０は第９の実施形態に係る電子機器の主要部の斜視図である。図２１は第９の実施形態に係る電気素子１０９の第２接続部ＣＮ２付近の断面図である。本実施形態に係る電気素子１０９は、第８の実施形態で示した電気素子１０８とは特に接続部の導体パターン、および基材を構成する絶縁体層の積層数が異なる。電気素子１０９は他の表面実装部品９４Ａ，９４Ｂ等と同様に、基板２０９に実装されている。

図２１に示す電気素子１０９は、平坦な第１主面Ｓ１と第２主面を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。電気素子１０９の第２接続部ＣＮ２は、図２１に示すように、第２接続端部３２ＡＥ，３２ＢＥで構成される。これら第２接続端部３２ＡＥ，３２ＢＥは、基板２０９にそれぞれ接続される。

図２２は電気素子１０９の第２接続部ＣＮ２付近の分解斜視図である。

絶縁体層１１には上部グランド導体パターン２１が形成されている。絶縁体層１２には第２線状導体３０ＢＰおよび層間接続導体ＶＳＢが形成されている。第２線状導体３０ＢＰは、一端に形成された平面状の導体パターンである平面導体Ｃ３２ＢＰを有する。絶縁体層１３には、中間グランド導体パターン２３および層間接続導体ＶＳＢが形成されている。絶縁体層１４には、第１線状導体３０ＡＰ、平面導体Ｃ３２ＢＶおよび層間接続導体ＶＳＡ，ＶＳＢが形成されている。平面導体Ｃ３２ＢＶは、図２１に示すように、層間接続導体ＶＳＢに接続された平面状の導体パターンである。絶縁体層１５には、下部グランド導体パターン２２および層間接続導体ＶＳＡ，ＶＳＢが形成されている。絶縁体層１６には第２接続端部３２ＡＥ，３２ＢＥおよび層間接続導体ＶＳＡ，ＶＳＢが形成されている。第２接続端部３２ＡＥは層間接続導体ＶＳＡの一端に接続され、第２接続端部３２ＢＥは層間接続導体ＶＳＢの一端に接続される。

本実施形態では、第１線状導体３０ＡＰが第１主面Ｓ１に平行である。層間接続導体ＶＳＡは、第１線状導体３０ＡＰと第１接続端部（図示省略）との間を接続し、第１線状導体３０ＡＰと第２接続端部３２ＡＥとの間を接続する。

本実施形態に係る第１信号導体パターンは、第１線状導体３０ＡＰと、第１接続部の第１主面Ｓ１に露出する第１接続端部と、第２接続部ＣＮ２の第１主面Ｓ１に露出する第２接続端部３２ＡＥと、第１層間接続導体（層間接続導体ＶＳＡ）とで構成される。

本実施形態では、第２線状導体３０ＢＰが第１主面Ｓ１に平行である。また、平面導体Ｃ３２ＢＰ，Ｃ３２ＢＶおよび第２接続端部３２ＢＥは、本発明における「容量形成用平面導体」に相当する。層間接続導体ＶＳＢは、第２線状導体３０ＢＰと第１接続端部（図示省略）との間を接続し、および第２線状導体３０ＢＰと第２接続端部３２ＢＥとの間を接続する、本発明における「第２層間接続導体」に相当する。

本実施形態に係る第２信号導体パターンは、第２線状導体３０ＢＰと、第１接続部の第１主面Ｓ１に露出する第１接続端部と、第２接続部ＣＮ２の第１主面Ｓ１に露出する第２接続端部３２ＢＥと、第２層間接続導体（層間接続導体ＶＳＢ）とで構成される。

また、本実施形態では、容量形成用平面導体（平面導体Ｃ３１Ｂ，Ｃ３２Ｂおよび信号導体パターン３２Ｂ）が第２信号導体パターンの一部である導体パターンであり、また第２信号導体パターンの複数箇所に接続されている。具体的に説明すると、それぞれの容量形成用平面導体は、第２線状導体３０ＢＰの一部であって第２層間接続導体とつながる一端に形成される導体パターン、第２接続端部３２ＢＥ、および第２層間接続導体の経路の途中に接続される導体パターンである。

第２線状導体３０ＢＰは、図２１に示すように、基材１０の厚み方向（図２１における上下方向）において、第１線状導体３０ＡＰよりも第２主面Ｓ２側に配置されている。そのため、第１線状導体３０ＡＰおよび第１層間接続導体等で構成される第１信号導体パターンよりも、第２線状導体３０ＢＰおよび第２層間接続導体等で構成される第２信号導体パターンの線路長の方が長い。したがって、第２信号導体パターンのインダクタンス成分は第１信号導体パターンのインダクタンス成分に比べて大きくなりやすい。

一方、図２１に示すように、容量形成用平面導体は、基材１０の厚み方向から視て、その一部がグランド導体パターン（上部グランド導体パターン２１、中間グランド導体パターン２３および下部グランド導体パターン２２）に重なる。

言い換えると、容量形成用平面導体は、その一部がグランド導体パターンと対向するため、容量形成用平面導体とグランド導体パターンとが対向する部分にそれぞれ容量が形成される。したがって、第１信号導体パターンよりも経路長の長い第２信号導体パターンに、グランド導体パターンに重なる容量形成用平面導体を設けることにより、第２信号導体パターンの端部まで規定（例えば５０Ω）の特性インピーダンスに定めることができる（調整できる）。

なお、本実施形態では、容量形成用平面導体の一部がグランド導体パターンに重なる電気素子を例として示したが、この構成に限定されるものではない。容量形成用平面導体の全体がグランド導体パターンに重なる構成であってもよい。

また、容量形成用平面導体とグランド導体パターンとが対向する部分に形成される容量を調整するため、容量形成用平面導体の面積を大きくしたり、グランド導体パターンの導体開口部（図２１における中間グランド導体パターン２３の導体開口部ＣＰ１、および下部グランド導体パターン２２の導体開口部ＣＰ２）を小さくすることで、容量形成用平面導体とグランド導体パターンとの対向面積を大きくしてもよい。また、対向する容量形成用平面導体とグランド導体パターンとの間隙を調整することによって、容量形成用平面導体とグランド導体パターンとが対向する部分に形成される容量を調整してもよい。

本実施形態では、容量形成用平面導体が、第２線状導体３０ＢＰの一部である導体パターン、第２層間接続導体の経路の途中に接続される導体パターン、および第２接続端部３２ＢＥである例を示したが、この構成に限定されるものではない。容量形成用平面導体は、第２線状導体３０ＢＰの一部である導体パターン、第２層間接続導体の経路の途中に接続される導体パターン、および第２接続端部のいずれかいずれかであればよい。また、本実施形態では、電気素子１０９が３つのグランド導体パターン（上部グランド導体パターン２１、中間グランド導体パターン２３および下部グランド導体パターン２２）を備える例を示したが、この構成に限定されるものではない。電気素子が備えるグランド導体パターンは１つであってもよく、４つ以上であってもよい。

また、本実施形態では、容量形成用平面導体が、電気素子１０９の第２接続部ＣＮ２側にのみ設けられている例を示したが、この構成に限定されるものではない。容量形成用平面導体は、電気素子の第１接続部側（例えば、図１における第１接続部ＣＮ１）にのみ設けられていてもよい。すなわち、容量形成用平面導体は、第２線状導体３０ＢＰの一部であって、他端に形成された平面状の導体パターン、第１接続端部、および第２線状導体３０ＢＰと第１接続端部との間を接続する層間接続導体の経路の途中に接続されている導体パターンのいずれかであってもよい。さらに、電気素子の第１接続部側および第２接続部ＣＮ２側の両方に設けられていてもよい。

《第１０の実施形態》
第１０の実施形態では、基板に形成されたグランド導体と電気素子との間に容量を形成する構成の例と、第２信号導体パターンの端部の特性インピーダンスを調整する他の例を示す。

図２３は、基板２１０Ａへ電気素子１１０Ａを実装した状態の第２接続部ＣＮ２付近の様子を示す断面図である。電気素子１１０Ａは、基板２１０Ａに実装されている。基板２１０Ａは内部に基板側グランド導体７１が形成されている。

図２３に示す電気素子１１０Ａは、平坦な第１主面Ｓ１と第２主面を有する可変形性の基材１０と、この基材１０に形成された各種導体パターンとを備える。電気素子１１０Ａの第２接続部ＣＮ２は、図２３に示すように、第２接続端部３２ＡＥ３２ＢＥおよび下部グランド導体パターン２２Ｅ２で構成される。

第２接続部ＣＮ２の第２接続端部３２ＡＥ，３２ＢＥおよび下部グランド導体パターン２２Ｅ２は、第４接続部ＣＮ４の信号導体パターン６２Ａ，６２Ｂおよびグランド導体パターン５２にそれぞれはんだ付けされる。

本実施形態では、第１線状導体３０ＡＰが第１主面Ｓ１に平行であり、第２接続端部３２ＡＥは、第２接続部ＣＮ２の第１主面に露出して基板２１０Ａに接続される。層間接続導体ＶＳＡは、第１線状導体３０ＡＰと第１接続端部との間を接続し、第１線状導体３０ＡＰと第２接続端部３２ＡＥとの間を接続する、本発明における「第１層間接続導体」に相当する。

本実施形態に係る第１信号導体パターンは、第１線状導体３０ＡＰと、第１接続部の第１主面Ｓ１に露出して基板２１０Ａに接続される第１接続端部（図示省略）と、第２接続端部３２ＡＥと、第１層間接続導体（層間接続導体ＶＳＡ）とで構成される。

本実施形態では、第２線状導体３０ＢＰが第１主面Ｓ１に平行であり、第２接続端部３２ＢＥが、第２接続部ＣＮ２の第１主面に露出して基板２１０Ａに接続される。層間接続導体ＶＳＢは、第２線状導体３０ＢＰと第１接続端部との間を接続し、第２線状導体３０ＢＰと第２接続端部３２ＢＥとの間を接続する、本発明における「第２層間接続導体」に相当する。

本実施形態に係る第２信号導体パターンは、第２線状導体３０ＢＰと、第１接続部の第１主面Ｓ１に露出して基板２１０Ａに接続される第１接続端部（図示省略）と、第２接続端部３２ＢＥと、第２層間接続導体（層間接続導体ＶＳＢ）とで構成される。

第２線状導体は、図２３に示すように、基材１０の厚み方向（図２３における上下方向）において、第１線状導体３０ＡＰよりも第２主面Ｓ２側に配置されている。そのため、少なくとも第２層間接続導体の分だけ第２信号導体パターンよりも第１信号導体パターンの線路長の方が長くなる。したがって、第２信号導体パターンのインダクタンス成分は第２信号導体パターンよりも大きくなりやすく、第１信号導体パターンと第２信号導体パターンとの間に特性インピーダンスのずれが生じやすくなる。

しかし、図２３に示すように、第２信号導体パターンの第２接続端部３２ＢＥは、基板２１０Ａを平面視して、その一部が基板側グランド導体７１に近接して重なる。

言い換えると、第２接続端部３２ＢＥは、その一部が基板側グランド導体７１と対向するため、第２信号導体パターンの第２接続端部３２ＢＥと基板側グランド導体７１とが対向する部分に容量が形成される。したがって、第２信号導体パターンの第２接続端部３２ＢＥと基板側グランド導体７１との間に容量を形成することにより、第２信号導体パターンの端部まで規定（例えば５０Ω）の特性インピーダンスに定めることができる（調整できる）。

なお、本実施形態では、第２信号導体パターンの第２接続端部３２ＢＥの一部がグランド導体に重なる構成を例として示したが、この構成に限定されるものではない。第２信号導体パターンの第２接続端部３２ＢＥの全体が、基板側グランド導体７１に重なる構成であってもよい。

また、第２信号導体パターンの第２接続端部３２ＢＥと基材側グランド導体７１とが対向する部分に形成される容量を調整するため、第２接続端部３２ＢＥおよび基板側グランド導体７１の面積を大きくすることで、第２接続端部３２ＢＥと基板側グランド導体７１との対向面積を大きくしてもよい。また、対向する第２信号導体パターンの第２接続端部３２ＢＥと基板側グランド導体７１との間隙を調整することによって、第２接続端部３２ＢＥと基板側グランド導体７１とが対向する部分に形成される容量を調整してもよい。

なお、図２３に示す電気素子１１０Ａでは、第２信号導体パターンの第２接続端部３２ＢＥと基板側グランド導体７１との間にのみ容量を形成する例を示したが、この構成に限定されるものではない。第２信号導体パターンの第１接続端部と基板側グランド導体７１との間にのみ容量を形成してもよい。また、第２信号導体パターンの第１接続端部と基板側グランド導体７１との間、および第２接続端部３２ＢＥと基板側グランド導体７１との間の両方に容量を形成してもよい。

次に、第２信号導体パターンの端部の特性インピーダンスを調整する他の例を示す。

図２４（Ａ）は、基板２１０Ｂへ電気素子１１０Ｂを実装した状態の第２接続部ＣＮ２付近の様子を示す断面図であり、図２４（Ｂ）は図２４（Ａ）において、電気素子１１０Ｂの実装する前の基板２１０Ｂの状態を示す断面図である。基板２１０Ｂは実装面の構造が基板２１０Ａと異なり、電気素子１１０Ｂは第１主面Ｓ１の構造が電気素子１１０Ａと異なる。電気素子１１０Ｂは、基板２１０Ｂに実装されている。基板２１０Ｂは内部に基板側グランド導体７１が形成されている。

第２接続部ＣＮ２の第２接続端部３２Ａ，３２Ｂおよび下部グランド導体パターン２２Ｅ２は、第４接続部ＣＮ４の信号導体パターン６２Ａ，６２Ｂおよびグランド導体パターン５２にそれぞれはんだ付けされる。

基板２１０Ｂは、図２４（Ｂ）に示すように、第１領域Ｅ１および第２領域Ｅ２を有する（含む）。第１領域Ｅ１は、基板２１０Ｂの、第１信号導体パターンの第２接続端部３２ＡＥに接続される部分（信号導体パターン６２Ａ）を含んだ領域である。第２領域Ｅ２は、第２信号導体パターンの第２接続端部３２ＢＥに接続される部分（信号導体パターン６２Ｂ）を含んだ領域である。

図２４（Ａ）および図２４（Ｂ）に示すように、基板２１０Ｂの第２領域Ｅ２の実装面の高さは、第１領域Ｅ１の実装面の高さよりも高く、基板２１０Ｂに実装された電気素子１１０Ｂの第１主面Ｓ１が、基板２１０Ｂの第１領域Ｅ１および第２領域Ｅ２に沿って配置されている。そのため、第２接続部ＣＮ２の第２層間接続導体（層間接続導体ＶＳＢ）の長さは、図２３に示す電気素子１１０Ａにおける第２接続部ＣＮ２の第２層間接続導体の長さよりも短い。

電気素子１１０Ｂでは、第２層間接続導体の合計長さ（第１接続部および第２接続部ＣＮ２の層間接続導体ＶＳＢの合計長さ）が、第１層間接続導体の合計長さ（第１接続部および第２接続部ＣＮ２の層間接続導体ＶＳＡの合計長さ）と近似する（図示省略）。

そのため、第２線状導体３０ＢＰが、基材１０の厚み方向において、第１線状導体３０ＡＰよりも第２主面Ｓ２側に配置されている構成であっても、第１信号導体パターンと第２信号導体パターンとの線路長の差は小さくなる。したがって、第２信号導体パターンのインダクタンス成分と第１信号導体パターンのインダクタンス成分とが揃い、第１信号導体パターンと第２信号導体パターンとの間に生じる特性インピーダンスのずれを小さくできる。

なお、第１領域Ｅ１は、基板２１０Ｂの、第１信号導体パターンの第１接続端部にのみ接続される部分を含んだ領域であってもよく、第１信号導体パターンの第１接続端部および第２接続端部の両方に接続される部分を含んだ領域であってもよい。すなわち、第１領域は、第１信号導体パターンの第１接続端部および第２接続端部の少なくとも一方に接続される部分を含んだ領域であればよい。

また、第２領域Ｅ２も同様に、基板２１０Ｂの、第２信号導体パターンの第１接続端部にのみ接続される部分を含んだ領域であってもよく、第２信号導体パターンの第１接続端部および第２接続端部の両方に接続される部分を含んだ領域であってもよい。すなわち、第２領域は、第２信号導体パターンの第１接続端部および第２接続端部の少なくとも一方に接続される部分を含んだ領域であればよい。

《第１１の実施形態》
第１１の実施形態では、各絶縁体層に形成される各種導体パターンのうち、特に積層方向の厚みの異なる導体パターンを有する電気素子の例を示す。

図２５は第１１の実施形態に係る電気素子１１１が備える各絶縁体層およびそれらに形成される各種導体パターンを示す平面図である。図２６（Ａ）は第１１の実施形態に係る電気素子１１１の断面図である。図２６（Ｂ）は電気素子１１１の基板２０１への実装工程での状態を示す概略断面図である。図２６（Ｃ）は参考実施例の電気素子１１１Ｃの基板２０１への実装工程での状態を示す概略断面図である。

本実施形態の電気素子１１１は、第１の実施形態で図３、図５等に示した電気素子１０１とは、上部グランド導体パターン２１のパターンおよび膜厚が異なる。電気素子１１１の上部グランド導体パターン２１には、図３に示した導体非形成部ＣＷは形成されていない。本実施形態では、上部グランド導体パターン２１の厚みは、下部グランド導体パターン２２や信号導体パターン３０の厚みより厚く、この例では２倍の厚みである。

なお、カバーフィルム１７に形成された、開口Ｈａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅ，Ｈｆ，Ｈｇ，Ｈｈおよび複数の開口Ｈ１は、第１の実施形態で図３に示した保護膜９に形成されたものと同じである。図２６（Ａ）に表れているように、開口Ｈ１にはプリコートはんだＳＯが形成されている。

参考実施例の電気素子１１１Ｃは、上部グランド導体パターン２１の厚みは、下部グランド導体パターン２２や信号導体パターン３０の厚みと同じである。

絶縁体層１１，１２，１３およびカバーフィルム１７は加熱プレスにより圧着されるが、この圧着時、樹脂である絶縁体層１１，１２，１３およびカバーフィルム１７の収縮により、積層方向の断面で樹脂の比率が異なると、樹脂比率の高い側が凹側になるように、電気素子が反る可能性がある。

本実施形態の電気素子１１１では、実装面側Ａ１の導体パターン（下部グランド導体パターン２２、信号導体パターン３０等）の導体比率Ra1と、実装面とは反対側Ａ２の導体パターン（上部グランド導体パターン２１等）の導体比率Ra2の関係は、Ra1≦Ra2である。例えば、実装面側Ａ１の銅箔厚みは18μm、実装面とは反対側Ａ２の銅箔厚みは36μmである。ここで、実装面側Ａ１とそれとは反対側Ａ２は、カバーフィルム１７を含めた樹脂層全体の積層方向の中心から実装面側がＡ１、中心から実装面とは反対面側がＡ２である。また、ここでいう導体パターンには、層間接続導体（ビア）やプリコートはんだＳＯは含まない。

本実施形態によれば、電気素子１１１の実装面とは反対側の面において凹となるような反りが抑制される。なお、実装面側Ａ１とそれとは反対側Ａ２の導体比率を調整するために、本実施形態のように銅箔厚みを調整する代わりにＡ１側またはＡ２側にダミーの導体パターンを設けることも有効である。

基板２０１への電気素子１１１の実装工程は、第１の実施形態で図５等に示したとおりである。参考実施例の電気素子１１１Ｃでは、図２６（Ｃ）に示すように、反っているため、先端治具４００が取り付けられた真空吸着チャックによる電気素子１１１Ｃのピックアップ、搬送のいずれも行ないにくい可能性がある。また、電気素子１１１Ｃ側接合パターンと基板側接合パターンとが接触しにくく接合が行いにくい可能性がある。

これに対し、本実施形態によれば、図２６（Ｂ）に示すように、電気素子１１１は平坦性が高い。特に、実装面とは反対側の面で、剛体としての導体パターンの比率が高いことにより平坦性を高くできるので、上記ピックアップおよび搬送のいずれも行いやすく、基板側接合パターンとの接合が行いやすくなる。

《第１２の実施形態》
第１２の実施形態では、電子機器の製造方法に関する、電気素子の搬送時および基板への実装時の取り扱い方法の例について示す。

図２７は複数の電気素子１１２の収納時および搬送時の状態を示す斜視図である。トレイ５００は複数の電気素子１１２を載置する載置部を備える。電気素子１１２の構成は第１の実施形態で示した電気素子１０１と基本的に同じである。違いは後述する。

図２８は、上記トレイ５００の一部、電気素子１１２および搬送装置の先端治具４００の構成を示す斜視図である。トレイ５００には凹部５００Ｇおよび凸部５００Ｍが形成されている。電気素子１１２は凹部５００Ｇに収納された状態で、凸部５００Ｍにより面方向の移動が制限される。すなわち凹部５００Ｇおよび凸部５００Ｍは電気素子１１２の位置ずれを防止する。特に、凸部５００Ｍは電気素子１０５の伝送線路部ＣＡを幅方向に挟むように形成されている。そのため、伝送線路部ＣＡでも正確に吸着できるようになる。

先端治具４００は、搬送装置の真空吸着チャックに取り付けられて、吸着ヘッドを構成する。先端治具４００の下面には、第１接続部ＣＮ１、第２接続部ＣＮ２および伝送線路部ＣＡをそれぞれ吸着する吸着部４００Ｃ１，４００Ｃ２，４００Ｃ３を備えている。吸着部４００Ｃ１，４００Ｃ２，４００Ｃ３にはそれぞれ吸引口４００Ｓが形成されている。

トレイ５００に形成されている凹部５００Ｇのうち、縦方向（伝送線路部ＣＡの延伸方向とは直交する方向）に溝状に延びる部分は吸着部４００Ｃ３が干渉しない位置に形成されている。そのため、吸着部４００Ｃ３はトレイ５００を吸引することなく、電気素子１１２の伝送線路部ＣＡを適切に吸引できる。

製造した電気素子１１２を搬送する際、トレイ５００に多数の電気素子１１２を載置し、このトレイの単位で扱う。また、電気素子１１２を基板に実装する際には、自動実装機を用いて、トレイ５００から電気素子１１２をピックアップし、基板へ搭載する。

図２９は基板２０１への電気素子１１２の実装工程での状態を示す断面図である。基板２０１への電気素子１１２の実装方法は、第１の実施形態で図５に示した方法と基本的には同じである。第１２の実施形態の電気素子１１２は、伝送線路部用の吸着部４００Ｃ３の近傍に電気素子側接合パターンＢ１が形成されていない。（吸着部４００Ｃ３は少なくとも平面視で電気素子側接合パターンＢ１と重ならない。）したがって、伝送線路部用の吸着部４００Ｃ３の近傍に電気素子側接合パターンＢ１が形成されているときと比較して、電気素子１０１の基板２０１への搭載時に、吸着部４００Ｃ３が、基板側接合パターンＢ２に印刷されているはんだを吸着しにくい。そのため、吸着部４００Ｃ３のはんだ吸い込みによる目詰まりが防止される。

なお、第１接続部ＣＮ１、第２接続部ＣＮ２用の吸着部４００Ｃ１，４００Ｃ２は幅広の第１接続部ＣＮ１、第２接続部ＣＮ２を吸着するので、第１接続部ＣＮ１、第２接続部ＣＮ２の近傍に基板側接合パターンＢ２があっても、搭載時に吸着部４００Ｃ１，４００Ｃ２が基板側接合パターンＢ２に印刷されているはんだを吸着することはない。

《他の実施形態》
以上に示した実施形態では、伝送線路部に１つのストリップラインが構成された例を示したが、グランド導体パターンを共用し、複数の信号導体パターンを備える（複数芯の）ストリップラインを構成する場合にも同様に適用できる。

以上に示した実施形態では、ストリップライン型の伝送線路を構成する例を示したが、マイクロストリップライン、コプレーナライン、またはスロットライン等の他の形式の伝送線路を構成する場合にも同様に適用できる。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。例えば、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ｂ１，Ｂ１ａ，Ｂ１ｂ，Ｂ１ｃ…電気素子側接合パターン
Ｂ２…基板側接合パターン
Ｂ３…基板側配線パターン
ＣＡ，ＣＡ１，ＣＡ２，ＣＡ３…伝送線路部
ＣＮ１…第１接続部
ＣＮ２…第２接続部
ＣＮ３…第３接続部
ＣＮ４…第４接続部
ＣＰ１，ＣＰ２…導体開口部
ＣＶ…キャビティ
ＣＷ…導体非形成部
Ｅ１…第１領域
Ｅ２…第２領域
Ｈ１…開口
Ｈａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅ，Ｈｆ，Ｈｇ，Ｈｈ…開口
ＯＰ１，ＯＰ２…空間
ＰＳ１…導電性接合材
Ｓ１…第１主面
Ｓ２…第２主面
ＳＯ…プリコートはんだ
Ｔ１…両面粘着テープ
ＶＧ，ＶＳ，ＶＳＡ，ＶＳＢ…層間接続導体
９…保護膜
１０…基材
１１〜１６…絶縁体層
１７…カバーフィルム
２１，２１Ｅ１，２１Ｅ２…上部グランド導体パターン
２２，２２Ｅ１，２２Ｅ２…下部グランド導体パターン
２３，２３Ｅ１，２３Ｅ２…中間グランド導体パターン
２４Ｅ１，２４Ｅ２…グランド導体パターン
３０，３１，３２…信号導体パターン
３０Ａ，３１Ａ，３２Ａ…第１信号導体パターン
３０Ｂ，３１Ｂ，３２Ｂ…第２信号導体パターン
３０ＡＰ…第１線状導体
３０ＢＰ…第２線状導体
３２ＡＥ…第１信号導体パターンの第２接続端部
３２ＢＥ…第２信号導体パターンの第２接続端部（容量形成用平面導体）
Ｃ３２ＢＰ，Ｃ３２ＢＶ…平面導体（容量形成用平面導体）
４０…フラットケーブル
５１，５２…グランド導体パターン
５３…第５接続部（グランド導体パターン）
５４…絶縁体
６１，６２…信号導体パターン
７０…基板
７１…基板側グランド導体
８０…ガイド部材
９０…チップ部品
９１…第１端子
９２…第２端子
９３…回路素子
１０１，１０２Ａ，１０２Ｂ，１０３，１０４Ａ，１０４Ｂ，１０５Ａ，１０５Ｂ，１０６，１０７，１０９，１１０Ａ，１１０Ｂ，１１１，１１１Ｃ，１１２…電気素子
２０１，２０３，２０６，２０８，２０９，２１０Ａ，２１０Ｂ…基板
３０１，３０３，３０５，３０６…電子機器
４００…先端治具
４００Ｃ１，４００Ｃ２，４００Ｃ３…吸引部
４００Ｓ…吸引口
５００…トレイ
５００Ｇ…凹部
５００Ｍ…凸部

Claims (11)

1. 平坦な第１主面と第２主面を有する可変形性の基材と、前記基材に形成された導体パターンとを備え、
   前記導体パターンにより、基板に形成された回路に接続するための第１接続部および第２接続部、前記第１接続部および前記第２接続部に接続される伝送線路部、ならびに、前記第１接続部および前記第２接続部とは異なる位置に配置され、前記基板に形成された導体に接続するための接合パターンが構成され、
   前記第１接続部、前記第２接続部および前記接合パターンは、前記基材の第１主面に露出されており、
   前記接合パターンは、前記伝送線路部の前記第１接続部近傍または前記第２接続部近傍の少なくとも一方に設けられる、
   ことを特徴とする電気素子。
2. 前記接合パターンは、前記第１接続部と前記伝送線路部との境界から前記伝送線路部の延伸方向の長さの１／３までの範囲内、および前記第２接続部と前記伝送線路部との境界から前記伝送線路部の延伸方向の長さの１／３までの範囲内の少なくとも一方に設けられる、請求項１に記載の電気素子。
3. 前記基材は、平面視で、前記基材の面方向にカーブしている部分を有する、請求項１または２に記載の電気素子。
4. 前記伝送線路部が形成された部分の基材は、前記第１接続部および前記第２接続部が形成された部分の基材よりも幅が狭い、請求項１から３のいずれかに記載の電気素子。
5. 前記伝送線路部の延伸方向における前記接合パターンの長さは、前記延伸方向と直交する方向における前記接合パターンの幅よりも大きい、請求項１から４のいずれかに記載の電気素子。
6. 前記接合パターンは、前記基材の面方向にカーブしている部分を有する、請求項１から５のいずれかに記載の電気素子。
7. 前記接合パターンは複数形成されている、請求項１から請求項６のいずれかに記載の電気素子。
8. 前記基材の面方向において、異なる方向に長手方向を有する複数の前記接合パターンを含む、請求項７に記載の電気素子。
9. 前記伝送線路部は、グランド導体パターンと信号導体パターンとを備えるストリップライン構造、またはマイクロストリップライン構造を有する、請求項１から８のいずれかに記載の電気素子。
10. 前記接合パターンは、前記グランド導体パターンと導通する導体パターン、または前記グランド導体パターンの一部である、請求項９に記載の電気素子。
11. 両面粘着テープをさらに備え、
    前記両面粘着テープは、前記伝送線路部の前記接合パターンが形成されていない部分に配置されている、請求項１から１０のいずれかに記載の電気素子。

Images