JPH07283502A - 積層セラミック部品 - Google Patents
積層セラミック部品Info
- Publication number
- JPH07283502A JPH07283502A JP6869494A JP6869494A JPH07283502A JP H07283502 A JPH07283502 A JP H07283502A JP 6869494 A JP6869494 A JP 6869494A JP 6869494 A JP6869494 A JP 6869494A JP H07283502 A JPH07283502 A JP H07283502A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- electrode
- ground
- board
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】搭載されるプリント配線基板のたわみに対する
接合強度が大きく、且つ、高周波領域においても使用可
能な積層セラミック基板を提供する。 【構成】内部にコンデンサ回路及び／またはインダクタ
ンス回路を有する板状または直方体形に形成した積層基
板１と、該積層基板１の裏面１ａに設けたグランド用端
子電極２ａを含む複数個の第１端子電極２とを有し、前
記回路と前記第１端子電極２とをビアホールにより接続
してなる積層セラミック本体８を備え、前記積層基板１
の裏面１ａにはフレキシブル基板４を対向して設け、該
フレキシブル基板４の周辺には湾曲部４ｃを形成し、該
湾曲部４ｃには、前記第１端子電極２に対応した入出力
用端子電極５１及びグランド用端子電極５２を含む第２
端子電極５を複数個設け、前記第１端子電極２を前記第
２端子電極５に接続固定したことを特徴とする。
接合強度が大きく、且つ、高周波領域においても使用可
能な積層セラミック基板を提供する。 【構成】内部にコンデンサ回路及び／またはインダクタ
ンス回路を有する板状または直方体形に形成した積層基
板１と、該積層基板１の裏面１ａに設けたグランド用端
子電極２ａを含む複数個の第１端子電極２とを有し、前
記回路と前記第１端子電極２とをビアホールにより接続
してなる積層セラミック本体８を備え、前記積層基板１
の裏面１ａにはフレキシブル基板４を対向して設け、該
フレキシブル基板４の周辺には湾曲部４ｃを形成し、該
湾曲部４ｃには、前記第１端子電極２に対応した入出力
用端子電極５１及びグランド用端子電極５２を含む第２
端子電極５を複数個設け、前記第１端子電極２を前記第
２端子電極５に接続固定したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、積層セラミック部品に
関し、特に、例えば通信機器のフロントエンドやコンピ
ュータの入出力モジュール等に応用できる積層セラミッ
ク部品に関する。
関し、特に、例えば通信機器のフロントエンドやコンピ
ュータの入出力モジュール等に応用できる積層セラミッ
ク部品に関する。
【０００２】
【従来の技術】従来、積層セラミック部品には、図７で
示すように、内部にコンデンサ回路及び／またはインダ
クタンス回路を有する板状または直方体形に形成した積
層基板２１と、その周辺側面から上面に形成した端子電
極２２で構成した積層セラミック本体２３が知られてい
る。このような積層セラミック本体２３は、プリント配
線基板２４に搭載され、端子電極２２において半田付
（図示せず）することにより積層セラミック部品３０を
構成する。
示すように、内部にコンデンサ回路及び／またはインダ
クタンス回路を有する板状または直方体形に形成した積
層基板２１と、その周辺側面から上面に形成した端子電
極２２で構成した積層セラミック本体２３が知られてい
る。このような積層セラミック本体２３は、プリント配
線基板２４に搭載され、端子電極２２において半田付
（図示せず）することにより積層セラミック部品３０を
構成する。
【０００３】また、図８で示すように、積層基板２１の
周辺側面に沿って下方に延び次いで水平に外側に延びる
リード端子２５を形成した積層セラミック本体２６が知
られている。このような積層セラミック本体２６は、リ
ード端子２５の端部２５ａを介してプリント配線基板２
４に半田付することにより積層セラミック部品４０を構
成する。
周辺側面に沿って下方に延び次いで水平に外側に延びる
リード端子２５を形成した積層セラミック本体２６が知
られている。このような積層セラミック本体２６は、リ
ード端子２５の端部２５ａを介してプリント配線基板２
４に半田付することにより積層セラミック部品４０を構
成する。
【０００４】
【発明が解決しようとする課題】ところが、このような
従来の積層セラミック部品３０は、高周波領域では端子
電極２２のインダクタンス成分によりインピーダンスが
大きくなり、使用可能な周波数の上限は制約されてい
た。また、端子電極２２においてプリント配線基板２４
と直接半田付がなされているため、プリント配線基板２
４のたわみに対する接合強度が小さいという欠点があっ
た。
従来の積層セラミック部品３０は、高周波領域では端子
電極２２のインダクタンス成分によりインピーダンスが
大きくなり、使用可能な周波数の上限は制約されてい
た。また、端子電極２２においてプリント配線基板２４
と直接半田付がなされているため、プリント配線基板２
４のたわみに対する接合強度が小さいという欠点があっ
た。
【０００５】一方、積層セラミック部品４０では、プリ
ント配線基板２４のたわみをリード端子２５が吸収する
ため、プリント配線基板２４との接合強度は比較的大き
いものの、反面、リード端子２５は、その端部２５ａが
外側に延びる分、積層セラミック部品３０の端子電極２
２より長さが長いため、インダクタンス成分は大きくな
る。そのため、積層セラミック部品４０の使用可能な周
波数の上限は、積層セラミック部品３０よりさらに低く
制約されていた。
ント配線基板２４のたわみをリード端子２５が吸収する
ため、プリント配線基板２４との接合強度は比較的大き
いものの、反面、リード端子２５は、その端部２５ａが
外側に延びる分、積層セラミック部品３０の端子電極２
２より長さが長いため、インダクタンス成分は大きくな
る。そのため、積層セラミック部品４０の使用可能な周
波数の上限は、積層セラミック部品３０よりさらに低く
制約されていた。
【０００６】それゆえ、本発明の主たる目的は、搭載さ
れるプリント配線基板のたわみに対する接合強度が大き
く、且つ、高周波領域においても使用可能な積層セラミ
ック基板を提供することである。
れるプリント配線基板のたわみに対する接合強度が大き
く、且つ、高周波領域においても使用可能な積層セラミ
ック基板を提供することである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、内部にコンデンサ回路及び／またはイ
ンダクタンス回路を有する板状または直方体形に形成し
た積層基板と、該積層基板の裏面に設けたグランド用端
子電極を含む複数個の第１端子電極とを有し、前記回路
と前記第１端子電極とをビアホールにより接続してなる
積層セラミック本体を備え、前記積層基板の裏面にはフ
レキシブル基板を対向して設け、該フレキシブル基板の
周辺には湾曲部を形成し、該湾曲部には、前記第１端子
電極に対応した入出力用端子電極及びグランド用端子電
極を含む第２端子電極を複数個設け、前記第１端子電極
を前記第２端子電極に接続固定したことを特徴とする。
めに、本発明は、内部にコンデンサ回路及び／またはイ
ンダクタンス回路を有する板状または直方体形に形成し
た積層基板と、該積層基板の裏面に設けたグランド用端
子電極を含む複数個の第１端子電極とを有し、前記回路
と前記第１端子電極とをビアホールにより接続してなる
積層セラミック本体を備え、前記積層基板の裏面にはフ
レキシブル基板を対向して設け、該フレキシブル基板の
周辺には湾曲部を形成し、該湾曲部には、前記第１端子
電極に対応した入出力用端子電極及びグランド用端子電
極を含む第２端子電極を複数個設け、前記第１端子電極
を前記第２端子電極に接続固定したことを特徴とする。
【０００８】そして、前記第２端子電極の入出力用端子
電極を、マイクロストリップライン構造、或いはコプレ
ーナーライン構造、また或いはストリップライン構造と
したことを特徴とする。
電極を、マイクロストリップライン構造、或いはコプレ
ーナーライン構造、また或いはストリップライン構造と
したことを特徴とする。
【０００９】また、前記積層基板の裏面に第１グランド
電極を形成し、前記第１端子電極のグランド用端子電極
を前記第１グランド電極に接続し、前記積層基板の裏面
に対向する前記フレキシブル基板の一方主面に、前記第
１グランド電極と対応した第２グランド電極を形成し、
前記第２端子電極のグランド用端子電極を前記第２グラ
ンド電極に接続し、前記第１グランド電極を前記第２グ
ランド電極に半田付けしたことを特徴とする。
電極を形成し、前記第１端子電極のグランド用端子電極
を前記第１グランド電極に接続し、前記積層基板の裏面
に対向する前記フレキシブル基板の一方主面に、前記第
１グランド電極と対応した第２グランド電極を形成し、
前記第２端子電極のグランド用端子電極を前記第２グラ
ンド電極に接続し、前記第１グランド電極を前記第２グ
ランド電極に半田付けしたことを特徴とする。
【００１０】
【作用】上記の構成によれば、積層セラミック部品をプ
リント配線基板に搭載した場合、プリント配線基板のた
わみをフレキシブル基板が吸収することにより、プリン
ト配線基板のたわみに対する接合強度が向上する。
リント配線基板に搭載した場合、プリント配線基板のた
わみをフレキシブル基板が吸収することにより、プリン
ト配線基板のたわみに対する接合強度が向上する。
【００１１】また、第２端子電極の入出力用端子電極
は、マイクロストリップライン構造、コプレーナーライ
ン構造、ストリップライン構造のいずれかの構造とな
り、高周波領域においても、フレキシブル基板に設けた
入出力用端子電極を備える第２端子電極と積層基板はイ
ンピーダンス整合をなすことができる。
は、マイクロストリップライン構造、コプレーナーライ
ン構造、ストリップライン構造のいずれかの構造とな
り、高周波領域においても、フレキシブル基板に設けた
入出力用端子電極を備える第２端子電極と積層基板はイ
ンピーダンス整合をなすことができる。
【００１２】さらにまた、第１端子電極のグランド用端
子電極を第１グランド電極に、第２端子電極のグランド
用端子電極を第２グランド電極に接続することにより、
第１端子電極と第２端子電極のグランド用端子電極の接
地面を大きくし、残留インダクタンス成分が小さくする
ことができる。
子電極を第１グランド電極に、第２端子電極のグランド
用端子電極を第２グランド電極に接続することにより、
第１端子電極と第２端子電極のグランド用端子電極の接
地面を大きくし、残留インダクタンス成分が小さくする
ことができる。
【００１３】
【実施例】以下、本発明による積層セラミック部品の実
施例を図面を用いて説明する。図１において、１は積層
基板であり、積層基板１は内部にコンデンサ回路及び／
またはインダクタンス回路を有し、板状または直方体形
に形成したものである。積層基板１の裏面１ａには、長
辺付近にビアホールによって外部に引き出された第１端
子電極２が一定間隔で複数個設けられ、さらに幅方向の
中央付近に２つの第１固着用電極３が設けられる。
施例を図面を用いて説明する。図１において、１は積層
基板であり、積層基板１は内部にコンデンサ回路及び／
またはインダクタンス回路を有し、板状または直方体形
に形成したものである。積層基板１の裏面１ａには、長
辺付近にビアホールによって外部に引き出された第１端
子電極２が一定間隔で複数個設けられ、さらに幅方向の
中央付近に２つの第１固着用電極３が設けられる。
【００１４】また、積層基板１の裏面１ａに対向して、
略矩形状のポリイミド等の樹脂シートにより形成される
フレキシブル基板４が設けられる。このフレキシブル基
板４の一方主面４ａには、長辺側端縁から垂直に細長い
短冊状に延びる第２端子電極５が、第１端子電極２に対
応して複数個設けられ、さらに幅方向の中央付近に第１
固着用電極３に対応して２つの第２固着用電極６が設け
られる。そして、フレキシブル基板４の長辺付近を湾曲
させることで湾曲部４ｃを形成し、これにより第２端子
電極５も湾曲して、第２端子電極５の長辺側端縁に達す
る一端５ａが下方に、他端５ｂが上方に位置することに
なる。ここで、図２に示すように、第２端子電極５の入
出力用端子電極５１は、その裏側の他方主面４ｂにグラ
ンドパターン７が設けられたマイクロストリップライン
構造となっている。
略矩形状のポリイミド等の樹脂シートにより形成される
フレキシブル基板４が設けられる。このフレキシブル基
板４の一方主面４ａには、長辺側端縁から垂直に細長い
短冊状に延びる第２端子電極５が、第１端子電極２に対
応して複数個設けられ、さらに幅方向の中央付近に第１
固着用電極３に対応して２つの第２固着用電極６が設け
られる。そして、フレキシブル基板４の長辺付近を湾曲
させることで湾曲部４ｃを形成し、これにより第２端子
電極５も湾曲して、第２端子電極５の長辺側端縁に達す
る一端５ａが下方に、他端５ｂが上方に位置することに
なる。ここで、図２に示すように、第２端子電極５の入
出力用端子電極５１は、その裏側の他方主面４ｂにグラ
ンドパターン７が設けられたマイクロストリップライン
構造となっている。
【００１５】そして、これらフレキシブル基板４の第２
端子電極５の他端５ｂと積層基板１の第１端子電極２を
各々半田付して導通させ、さらにフレキシブル基板４の
第２固着用電極６と積層基板１の第１固着用電極３を各
々半田付して固着させることで、積層セラミック本体８
を構成する。
端子電極５の他端５ｂと積層基板１の第１端子電極２を
各々半田付して導通させ、さらにフレキシブル基板４の
第２固着用電極６と積層基板１の第１固着用電極３を各
々半田付して固着させることで、積層セラミック本体８
を構成する。
【００１６】このように構成された積層セラミック本体
８は、プリント配線基板９に搭載され、フレキシブル基
板４の第２端子電極５の一端５ａを介して半田付される
ことにより積層セラミック部品５０を構成する。そし
て、積層セラミック部品５０は、プリント配線基板９の
たわみをフレキシブル基板４が吸収することにより、プ
リント配線基板９のたわみに対する接合強度が、従来の
約３倍以上に向上する。
８は、プリント配線基板９に搭載され、フレキシブル基
板４の第２端子電極５の一端５ａを介して半田付される
ことにより積層セラミック部品５０を構成する。そし
て、積層セラミック部品５０は、プリント配線基板９の
たわみをフレキシブル基板４が吸収することにより、プ
リント配線基板９のたわみに対する接合強度が、従来の
約３倍以上に向上する。
【００１７】また、積層セラミック部品５０において
は、フレキシブル基板４の第２端子電極５の入出力用端
子電極５１をマイクロストリップライン構造とすること
で、高周波領域においても、積層基板１とインピーダン
ス整合がなされる。これにより、積層セラミック部品５
０は、従来に比べインピーダンスの不連続点を低減で
き、使用可能な周波数帯は最大１０ＧＨｚまで見込まれ
る。ここで、第２端子電極５の入出力用端子電極５１の
構造はマイクロストリップライン構造に限らず、図３に
示すように、第２端子電極５の周囲にグランドパターン
１０を設けたコプレーナーライン構造にしてもよい。ま
た或いは、図４に示すように、第２端子電極５をフレキ
シブル基板４に内蔵して、その一端５ａと他端５ｂをフ
レキシブル基板４の一方主面４ａに設けた２つのランド
電極１１とビアホールによって導通し、さらにランド電
極１１の周囲にグランドパターン１２ａを設け、その裏
側の他方主面４ｂにグランドパターン１２ｂが設けられ
たストリップライン構造にしてもよく、マイクロストリ
ップライン構造と同様の効果が得られる。
は、フレキシブル基板４の第２端子電極５の入出力用端
子電極５１をマイクロストリップライン構造とすること
で、高周波領域においても、積層基板１とインピーダン
ス整合がなされる。これにより、積層セラミック部品５
０は、従来に比べインピーダンスの不連続点を低減で
き、使用可能な周波数帯は最大１０ＧＨｚまで見込まれ
る。ここで、第２端子電極５の入出力用端子電極５１の
構造はマイクロストリップライン構造に限らず、図３に
示すように、第２端子電極５の周囲にグランドパターン
１０を設けたコプレーナーライン構造にしてもよい。ま
た或いは、図４に示すように、第２端子電極５をフレキ
シブル基板４に内蔵して、その一端５ａと他端５ｂをフ
レキシブル基板４の一方主面４ａに設けた２つのランド
電極１１とビアホールによって導通し、さらにランド電
極１１の周囲にグランドパターン１２ａを設け、その裏
側の他方主面４ｂにグランドパターン１２ｂが設けられ
たストリップライン構造にしてもよく、マイクロストリ
ップライン構造と同様の効果が得られる。
【００１８】さらに、図５に示すように、積層基板１の
裏面１ａに第１グランド電極１３を形成し、フレキシブ
ル基板４の一方主面４ａに、第１グランド電極１３と対
応した第２グランド電極１４を形成する。そして、第１
端子電極２のグランド用端子電極２ａを第１グランド電
極１３に、第２端子電極５のグランド用端子電極５２を
第２グランド電極１４に接続し、第１グランド電極１３
と第２グランド電極１４を半田付して固着する。この結
果、上述した第１端子電極２と第２端子電極５は接地面
が大きくなり、残留インダクタンス成分が小さくなり、
より理想的なグランド電極に近づくことができる。
裏面１ａに第１グランド電極１３を形成し、フレキシブ
ル基板４の一方主面４ａに、第１グランド電極１３と対
応した第２グランド電極１４を形成する。そして、第１
端子電極２のグランド用端子電極２ａを第１グランド電
極１３に、第２端子電極５のグランド用端子電極５２を
第２グランド電極１４に接続し、第１グランド電極１３
と第２グランド電極１４を半田付して固着する。この結
果、上述した第１端子電極２と第２端子電極５は接地面
が大きくなり、残留インダクタンス成分が小さくなり、
より理想的なグランド電極に近づくことができる。
【００１９】なお、上述の実施例では、積層基板１の裏
面１ａの長辺付近に第１端子電極２を設けたが、第１端
子電極２を設ける位置は限定されるものではなく、フレ
キシブル基板４もそれに対応した形状をとる。例えば、
積層基板１の裏面１ａの短辺付近にも第１端子電極２を
設けた場合では、図６に示すように、フレキシブル基板
４は、その短辺側に、第２端子電極５が設けられた湾曲
部４ｃが形成される。
面１ａの長辺付近に第１端子電極２を設けたが、第１端
子電極２を設ける位置は限定されるものではなく、フレ
キシブル基板４もそれに対応した形状をとる。例えば、
積層基板１の裏面１ａの短辺付近にも第１端子電極２を
設けた場合では、図６に示すように、フレキシブル基板
４は、その短辺側に、第２端子電極５が設けられた湾曲
部４ｃが形成される。
【００２０】また、積層基板１とフレキシブル基板４を
固着する手段は、積層基板１の第１固着用電極３とフレ
キシブル基板４の第２固着用電極６を半田付する手段に
限らず、接着材による固着でもよい。そして、積層基板
１の第１端子電極２とフレキシブル基板４の第２端子電
極５の数が多く、それらを半田付することで十分固着力
が得られる場合は、他に積層基板１とフレキシブル基板
４を固着する手段を設ける必要はない。
固着する手段は、積層基板１の第１固着用電極３とフレ
キシブル基板４の第２固着用電極６を半田付する手段に
限らず、接着材による固着でもよい。そして、積層基板
１の第１端子電極２とフレキシブル基板４の第２端子電
極５の数が多く、それらを半田付することで十分固着力
が得られる場合は、他に積層基板１とフレキシブル基板
４を固着する手段を設ける必要はない。
【００２１】
【発明の効果】以上説明したように、本発明にかかる積
層セラミック部品よれば、プリント配線基板のたわみを
フレキシブル基板が吸収することにより、プリント配線
基板のたわみに対する接合強度が、従来の約３倍以上に
向上する。
層セラミック部品よれば、プリント配線基板のたわみを
フレキシブル基板が吸収することにより、プリント配線
基板のたわみに対する接合強度が、従来の約３倍以上に
向上する。
【００２２】また、高周波領域においても、フレキシブ
ル基板の第２端子電極の入出力用端子電極と積層基板の
インピーダンス整合がなされることにより、従来に比べ
インピーダンスの不連続点を低減でき、使用可能な周波
数帯は最大１０ＧＨｚまで見込まれる。
ル基板の第２端子電極の入出力用端子電極と積層基板の
インピーダンス整合がなされることにより、従来に比べ
インピーダンスの不連続点を低減でき、使用可能な周波
数帯は最大１０ＧＨｚまで見込まれる。
【００２３】さらにまた、第１端子電極と第２端子電極
のそれぞれのグランド用端子電極の接地面を大きくし、
残留インダクタンス成分が小さくすることによって、よ
り理想的なグランド電極に近づけることができる。
のそれぞれのグランド用端子電極の接地面を大きくし、
残留インダクタンス成分が小さくすることによって、よ
り理想的なグランド電極に近づけることができる。
【図１】本発明の実施例における積層セラミック部品を
示す分解斜視図である。
示す分解斜視図である。
【図２】本発明の実施例における積層セラミック部品を
示す要部斜視図である。
示す要部斜視図である。
【図３】図２に示した第２端子電極の変形例を示す要部
斜視図である。
斜視図である。
【図４】図２に示した第２端子電極の他の変形例を示す
要部斜視図である。
要部斜視図である。
【図５】図１に示した積層セラミック部品の変形例を示
す分解斜視図である。
す分解斜視図である。
【図６】図１に示した積層セラミック部品の他の変形例
を示す分解斜視図である。
を示す分解斜視図である。
【図７】従来の積層セラミック部品を示す分解斜視図で
ある。
ある。
【図８】他の従来の積層セラミック部品を示す分解斜視
図である。
図である。
１ 積層基板 １ａ 裏面 ２ 第１端子電極 ２ａ グランド用端子電極 ４ フレキシブル基板 ４ｃ 湾曲部 ５ 第２端子電極 ５１ 入出力用端子電極 ５２ グランド用端子電極 ８ 積層セラミック本体 ５０ 積層セラミック部品
Claims (5)
- 【請求項１】内部にコンデンサ回路及び／またはインダ
クタンス回路を有する板状または直方体形に形成した積
層基板と、該積層基板の裏面に設けたグランド用端子電
極を含む複数個の第１端子電極とを有し、前記回路と前
記第１端子電極とをビアホールにより接続してなる積層
セラミック本体を備え、 前記積層基板の裏面にはフレキシブル基板を対向して設
け、該フレキシブル基板の周辺には湾曲部を形成し、該
湾曲部には、前記第１端子電極に対応した入出力用端子
電極及びグランド用端子電極を含む第２端子電極を複数
個設け、前記第１端子電極を前記第２端子電極に接続固
定したことを特徴とする積層セラミック部品。 - 【請求項２】前記第２端子電極の入出力用端子電極を、
マイクロストリップライン構造としたことを特徴とする
請求項１記載の積層セラミック部品。 - 【請求項３】前記第２端子電極の入出力用端子電極を、
コプレーナーライン構造としたことを特徴とする請求項
１記載の積層セラミック部品。 - 【請求項４】前記第２端子電極の入出力用端子電極を、
ストリップライン構造としたことを特徴とする請求項１
記載の積層セラミック部品。 - 【請求項５】前記積層基板の裏面に第１グランド電極を
形成し、前記第１端子電極のグランド用端子電極を前記
第１グランド電極に接続し、前記積層基板の裏面に対向
する前記フレキシブル基板の一方主面に、前記第１グラ
ンド電極と対応した第２グランド電極を形成し、前記第
２端子電極のグランド用端子電極を前記第２グランド電
極に接続し、前記第１グランド電極を前記第２グランド
電極に半田付けしたことを特徴とする請求項２〜４にい
ずれかに記載の積層セラミック部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6869494A JPH07283502A (ja) | 1994-04-06 | 1994-04-06 | 積層セラミック部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6869494A JPH07283502A (ja) | 1994-04-06 | 1994-04-06 | 積層セラミック部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283502A true JPH07283502A (ja) | 1995-10-27 |
Family
ID=13381134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6869494A Pending JPH07283502A (ja) | 1994-04-06 | 1994-04-06 | 積層セラミック部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283502A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016088592A1 (ja) * | 2014-12-01 | 2016-06-09 | 株式会社村田製作所 | 電子機器、電気素子および電気素子用トレイ |
-
1994
- 1994-04-06 JP JP6869494A patent/JPH07283502A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016088592A1 (ja) * | 2014-12-01 | 2016-06-09 | 株式会社村田製作所 | 電子機器、電気素子および電気素子用トレイ |
| JP6070908B2 (ja) * | 2014-12-01 | 2017-02-01 | 株式会社村田製作所 | 電子機器 |
| JP6070909B2 (ja) * | 2014-12-01 | 2017-02-01 | 株式会社村田製作所 | 電子機器、電気素子および電気素子用トレイ |
| CN106465541A (zh) * | 2014-12-01 | 2017-02-22 | 株式会社村田制作所 | 电子设备、电气元件以及电气元件用托盘 |
| JPWO2016088693A1 (ja) * | 2014-12-01 | 2017-04-27 | 株式会社村田製作所 | 電子機器 |
| JPWO2016088592A1 (ja) * | 2014-12-01 | 2017-04-27 | 株式会社村田製作所 | 電子機器、電気素子および電気素子用トレイ |
| US10424824B2 (en) | 2014-12-01 | 2019-09-24 | Murata Manufacturing Co., Ltd. | Electronic apparatus, electrical element, and electrical element tray |
| CN111447737A (zh) * | 2014-12-01 | 2020-07-24 | 株式会社村田制作所 | 电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252605B2 (ja) | 電子部品及びその製造方法 | |
| KR19980701445A (ko) | 전자 회로 구조체(electronic circuit structure) | |
| US9913376B2 (en) | Bridging electronic inter-connector and corresponding connection method | |
| US6949819B2 (en) | Jumper chip component and mounting structure therefor | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JPH07283502A (ja) | 積層セラミック部品 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JPH02913Y2 (ja) | ||
| JPH0353703A (ja) | 電子部品の端子構造 | |
| JPH053402A (ja) | 混成集積回路装置 | |
| JPH03127521A (ja) | 無線受信機 | |
| JP2661570B2 (ja) | 高周波装置 | |
| KR0123080B1 (ko) | 마이크로파 트랜지스터의 장착구조 | |
| JPH10200223A (ja) | 印刷配線基板装置 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPH09321505A (ja) | マイクロ波回路 | |
| JPH01112793A (ja) | 回路基板 | |
| JP3660539B2 (ja) | 方向性結合器 | |
| EP1408576A1 (en) | Band-pass filter | |
| JPH03110768A (ja) | 配線パターン接続用チップ | |
| JPH07240483A (ja) | 高周波半導体装置のパッケージ | |
| JPH04274310A (ja) | 表面実装部品 | |
| JP2001168235A (ja) | 高周波回路用パッケージ | |
| JPH01141402A (ja) | マイクロ波集積回路装置 | |
| JPH02177394A (ja) | マイクロ波回路構造 |