JPH02177394A - マイクロ波回路構造 - Google Patents
マイクロ波回路構造Info
- Publication number
- JPH02177394A JPH02177394A JP63334817A JP33481788A JPH02177394A JP H02177394 A JPH02177394 A JP H02177394A JP 63334817 A JP63334817 A JP 63334817A JP 33481788 A JP33481788 A JP 33481788A JP H02177394 A JPH02177394 A JP H02177394A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- chip
- circuit board
- strip line
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000005284 excitation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波回路構造に関し、特にペアチップ（
裸のチップ）を直接印刷配線にマウントする方式のマイ
クロ波回路構造に関する。
裸のチップ）を直接印刷配線にマウントする方式のマイ
クロ波回路構造に関する。
半導体デバイスにより構成されるマイクロ波回路では、
周波数が高く波長が短いため、接地導体、中心導体共に
電気的不連続を極力小さくし、またボンディングインダ
クタンスを減らす必要がある。
周波数が高く波長が短いため、接地導体、中心導体共に
電気的不連続を極力小さくし、またボンディングインダ
クタンスを減らす必要がある。
第４図は従来のマイクロ波回路構造の一例を示すペアチ
ップめ断面図である。第４図において、ベース１００の
一部に台座１００ａを設はチップ１０２と回路基板１０
１の表面に大きな段差が生じないようにした上で短いボ
ンディングワイヤ１０３で接続を行なっている。
ップめ断面図である。第４図において、ベース１００の
一部に台座１００ａを設はチップ１０２と回路基板１０
１の表面に大きな段差が生じないようにした上で短いボ
ンディングワイヤ１０３で接続を行なっている。
上述した従来のマイクロ波回路構造は、チップと回路基
板とが分離され、それらがベース上に搭載される構造で
あるため、組立が複雑であり、チップが必要とされる部
分で回路基板が分割されるので必然的に規模の大きい回
路ができないばかりでなく、信頼性を高めることが容易
でなく、またコスト高になるという欠点がある。さらに
、この種の回路構造では、回路もチップも自由空間に開
いた構造になっているため回路全体を電磁遮蔽する必要
があるが、ここで遮蔽された閉じた空間が大きいと他の
不要なモードを励振することになり、遮蔽する単位は非
常に小さい規模にならざるを得なかった。
板とが分離され、それらがベース上に搭載される構造で
あるため、組立が複雑であり、チップが必要とされる部
分で回路基板が分割されるので必然的に規模の大きい回
路ができないばかりでなく、信頼性を高めることが容易
でなく、またコスト高になるという欠点がある。さらに
、この種の回路構造では、回路もチップも自由空間に開
いた構造になっているため回路全体を電磁遮蔽する必要
があるが、ここで遮蔽された閉じた空間が大きいと他の
不要なモードを励振することになり、遮蔽する単位は非
常に小さい規模にならざるを得なかった。
本発明のマイクロ波回路構造は、多層の回路基板による
遮蔽されたストリップラインと、このストリップライン
の中心導体から前記回路基板表面の接続パッドにこの中
心導体を導出する導通路と、前記回路基板に対し直接フ
ェースダウンボンディングされたチップと、このチップ
の裏面側の導体を前記回路基板表面の接地導体面に接続
するストリップ導体とを備えることを特徴とする。
遮蔽されたストリップラインと、このストリップライン
の中心導体から前記回路基板表面の接続パッドにこの中
心導体を導出する導通路と、前記回路基板に対し直接フ
ェースダウンボンディングされたチップと、このチップ
の裏面側の導体を前記回路基板表面の接地導体面に接続
するストリップ導体とを備えることを特徴とする。
次に、本発明について第１図〜第３図を参照して説明す
る。
る。
第１図は本発明のマイクロ波回路ｙＩ造の一実施例の断
面図で、＜ａ）はストリップラインの中心導体を含む面
の断面を示し、（ｂ）は（ａ）におけるＡ−Ａ線断面を
示している。
面図で、＜ａ）はストリップラインの中心導体を含む面
の断面を示し、（ｂ）は（ａ）におけるＡ−Ａ線断面を
示している。
第１図（ａ）において、１は多層回路基板、２はマイク
ロ波増、幅回路１周波数混合器等の回路を含むチップ、
３はチップ２裏面の導体２ａと多層回路基板１表面の接
地導体’１０ａとを接続するストリップ導体である。ｌ
ａは誘導体層であり導体間と分離絶縁している。１１は
ストリップライン中心導体であり、その両側の接地導体
１０ａ。
ロ波増、幅回路１周波数混合器等の回路を含むチップ、
３はチップ２裏面の導体２ａと多層回路基板１表面の接
地導体’１０ａとを接続するストリップ導体である。ｌ
ａは誘導体層であり導体間と分離絶縁している。１１は
ストリップライン中心導体であり、その両側の接地導体
１０ａ。
１０ｂはそのスト９・ツブライン線路の外導体として働
く、ストリップラインの導体幅は所定の特性インピーダ
ンスを持つように決められている。
く、ストリップラインの導体幅は所定の特性インピーダ
ンスを持つように決められている。
１２はバイアス回路１低周波信号回路等を司る導体面で
あって必要に応じさらに追加されることもある。１５は
チップ２のボンディング用のパッドでマイクロ波信号用
のもの、１３はそのバッド１５とストリップライン中心
導体１１を結ぶ導通路である。１６はチップ２の表面と
多層回路基板１とを接続する半田バンブである。尚１４
はバイアス電源その他の低周波信号線をチップ２に供給
するために多層回路基板１の所望用途の導体面１２ａと
チップ２側のバッド１５との間を接続している導通路で
ある。
あって必要に応じさらに追加されることもある。１５は
チップ２のボンディング用のパッドでマイクロ波信号用
のもの、１３はそのバッド１５とストリップライン中心
導体１１を結ぶ導通路である。１６はチップ２の表面と
多層回路基板１とを接続する半田バンブである。尚１４
はバイアス電源その他の低周波信号線をチップ２に供給
するために多層回路基板１の所望用途の導体面１２ａと
チップ２側のバッド１５との間を接続している導通路で
ある。
第１図（ｂ）に示すように、チップ２表面と多層回路基
板１表面とは、ストリップライン中心導体１１との間は
半田バンブ１６により、またストリップライン中心導体
１１の両側の接地導体１０ａ、１０ｂとは半田バンブ１
７により両方とも非常に短い寸法で接続されている。従
って接続に伴うインピーダンス不連続は小さい値に保た
れる。１９は２つの接地導体１０ａ、１０ｂを短絡する
導通路であり、実際にはインピーダンスＯではなく有限
の値を持つが、不要モード励振を抑制するサプレッサと
して十分働く、この導通路１つの本数は必要に応じ決定
する。
板１表面とは、ストリップライン中心導体１１との間は
半田バンブ１６により、またストリップライン中心導体
１１の両側の接地導体１０ａ、１０ｂとは半田バンブ１
７により両方とも非常に短い寸法で接続されている。従
って接続に伴うインピーダンス不連続は小さい値に保た
れる。１９は２つの接地導体１０ａ、１０ｂを短絡する
導通路であり、実際にはインピーダンスＯではなく有限
の値を持つが、不要モード励振を抑制するサプレッサと
して十分働く、この導通路１つの本数は必要に応じ決定
する。
第２図、第３図は本発明の一実施例、他の実施例の構造
を示す斜視図である。
を示す斜視図である。
第２図に示す一実施例では、チップ２裏面と多層回路基
板（図示省略）表面の接地導体とを幅広ストリップ導体
３Ａで接続しており、ストリップラインの伝播軸に直交
する方向は信号伝送路の連続性にはあまり重要でないが
遮蔽を完全にするという意味では必要な場合がある。そ
の場合には第３図に示すように、４面についてチップ２
裏面と多層回路基板（図示省略）表面とを幅広ストリッ
プ導体３Ａ、３Ｂにより接続すればよい。
板（図示省略）表面の接地導体とを幅広ストリップ導体
３Ａで接続しており、ストリップラインの伝播軸に直交
する方向は信号伝送路の連続性にはあまり重要でないが
遮蔽を完全にするという意味では必要な場合がある。そ
の場合には第３図に示すように、４面についてチップ２
裏面と多層回路基板（図示省略）表面とを幅広ストリッ
プ導体３Ａ、３Ｂにより接続すればよい。
以上説明したように本発明は、遮蔽されたストリップラ
インに対して回路ないし回路素子を含むチップをフェー
スダウンボンディングし、それも中心導体、接地導体双
方を接近させかつ短い距離で接続し、さらにチップ裏面
の金属面をストリップラインを内部に含む多層回路基板
の表面に幅広ストリップライン導体で接続することによ
り、マイクロ波信号線路として不連続が非常に小さく、
従って信号のミスマツチにより反射の小さな回路構造が
得られる。
インに対して回路ないし回路素子を含むチップをフェー
スダウンボンディングし、それも中心導体、接地導体双
方を接近させかつ短い距離で接続し、さらにチップ裏面
の金属面をストリップラインを内部に含む多層回路基板
の表面に幅広ストリップライン導体で接続することによ
り、マイクロ波信号線路として不連続が非常に小さく、
従って信号のミスマツチにより反射の小さな回路構造が
得られる。
またマイクロ波信号を限定されたドメイン〈領域）に閉
じ込めてしまうことができるので大きな規模の高周波回
路を１枚の多層回路基板上に構成することが可能となり
、細かなサイズに分割されることを余（１になくされて
いたマイクロ波回路を大規模に簡素に、従って低コスト
で実現できる効果がある。
じ込めてしまうことができるので大きな規模の高周波回
路を１枚の多層回路基板上に構成することが可能となり
、細かなサイズに分割されることを余（１になくされて
いたマイクロ波回路を大規模に簡素に、従って低コスト
で実現できる効果がある。
第 １
已
Ｃα）
第１図は本発明のマイクロ波回路構造の一実施例の断面
図、第２図、第３図は本発明の一実施例、他の実施例の
構造を示す斜視図、第４図は従来のマイクロ波回路ｔＲ
造の一例を示す断面図である。 １・・・多層回路基板、１ａ・・・誘導体層、２・・・
チップ、２ａ・・・導体、３・・・ストリップ導体、３
Ａ。 ３Ｂ・・・幅広ストリップ導体、１０ａ、１０ｂ・・・
接地導体、１１・・・ストリップライン中心導体、１２
・・・導体面、１３．１４．．１９・・・導通路、１５
・・・パッド、１６，１７．１８・・・半田バンブ。 １１ニストノっ７゛中−じ峡 １３、１４ ’導通上５ １６、Ｉδ 、＃田ｌ＼′〕フ。
図、第２図、第３図は本発明の一実施例、他の実施例の
構造を示す斜視図、第４図は従来のマイクロ波回路ｔＲ
造の一例を示す断面図である。 １・・・多層回路基板、１ａ・・・誘導体層、２・・・
チップ、２ａ・・・導体、３・・・ストリップ導体、３
Ａ。 ３Ｂ・・・幅広ストリップ導体、１０ａ、１０ｂ・・・
接地導体、１１・・・ストリップライン中心導体、１２
・・・導体面、１３．１４．．１９・・・導通路、１５
・・・パッド、１６，１７．１８・・・半田バンブ。 １１ニストノっ７゛中−じ峡 １３、１４ ’導通上５ １６、Ｉδ 、＃田ｌ＼′〕フ。
Claims (1)
- 多層の回路基板による遮蔽されたストリップラインと、
このストリップラインの中心導体から前記回路基板表面
の接続パッドにこの中心導体を導出する導通路と、前記
回路基板に対し直接フェースダウンボンディングされた
チップと、このチップの裏面側の導体を前記回路基板表
面の接地導体面に接続するストリップ導体とを備えるこ
とを特徴とするマイクロ波回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334817A JPH02177394A (ja) | 1988-12-27 | 1988-12-27 | マイクロ波回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334817A JPH02177394A (ja) | 1988-12-27 | 1988-12-27 | マイクロ波回路構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177394A true JPH02177394A (ja) | 1990-07-10 |
Family
ID=18281549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334817A Pending JPH02177394A (ja) | 1988-12-27 | 1988-12-27 | マイクロ波回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794912A (ja) * | 1993-07-12 | 1995-04-07 | Nec Corp | マイクロ波回路の実装構造 |
| US7888788B2 (en) * | 2005-11-28 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device with reduced cross talk |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50132466A (ja) * | 1974-04-08 | 1975-10-20 | ||
| JPS6249691A (ja) * | 1985-08-29 | 1987-03-04 | 大倉電気株式会社 | プリント配線板内部の高周波接続線 |
-
1988
- 1988-12-27 JP JP63334817A patent/JPH02177394A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50132466A (ja) * | 1974-04-08 | 1975-10-20 | ||
| JPS6249691A (ja) * | 1985-08-29 | 1987-03-04 | 大倉電気株式会社 | プリント配線板内部の高周波接続線 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794912A (ja) * | 1993-07-12 | 1995-04-07 | Nec Corp | マイクロ波回路の実装構造 |
| US7888788B2 (en) * | 2005-11-28 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device with reduced cross talk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821007A (en) | Strip line circuit component and method of manufacture | |
| JPH0321089B2 (ja) | ||
| JPH0812887B2 (ja) | 高速集積回路パツケ−ジ | |
| JP2611582B2 (ja) | 電子回路一体形平面アンテナ | |
| JPH10327004A (ja) | 同軸コネクタを有する回路モジュール | |
| JPH02177394A (ja) | マイクロ波回路構造 | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JPH08250911A (ja) | 高周波気密モジュール | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JPS60153603A (ja) | 共平面回路 | |
| JP2758321B2 (ja) | 回路基板 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| JPH03129902A (ja) | 多層ストリップ線路 | |
| JPH0258402A (ja) | 広帯域結合回路 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPH06244602A (ja) | マイクロ波集積回路およびそのパッケージ | |
| JP3463720B2 (ja) | 高周波回路用パッケージ | |
| JP2966613B2 (ja) | 高周波用半導体パッケージ | |
| JP2846987B2 (ja) | 高周波用半導体装置 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JPH03129903A (ja) | 多層マイクロストリップ線路 | |
| JPH02241102A (ja) | Ｍｉｃサーキユレーターの実装方法 | |
| JP2001177012A (ja) | 高周波用配線基板 |